JP6627522B2 - 半導体装置用部材及び半導体装置の製造方法、及び半導体装置用部材 - Google Patents

半導体装置用部材及び半導体装置の製造方法、及び半導体装置用部材 Download PDF

Info

Publication number
JP6627522B2
JP6627522B2 JP2016006148A JP2016006148A JP6627522B2 JP 6627522 B2 JP6627522 B2 JP 6627522B2 JP 2016006148 A JP2016006148 A JP 2016006148A JP 2016006148 A JP2016006148 A JP 2016006148A JP 6627522 B2 JP6627522 B2 JP 6627522B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
manufacturing
metal
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016006148A
Other languages
English (en)
Other versions
JP2017126698A (ja
Inventor
真二 佐野
真二 佐野
悦宏 小平
悦宏 小平
全紀 早乙女
全紀 早乙女
一永 大西
一永 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016006148A priority Critical patent/JP6627522B2/ja
Priority to US15/364,702 priority patent/US10153246B2/en
Priority to CN201611093776.8A priority patent/CN106997874B/zh
Publication of JP2017126698A publication Critical patent/JP2017126698A/ja
Priority to US16/184,451 priority patent/US11107787B2/en
Application granted granted Critical
Publication of JP6627522B2 publication Critical patent/JP6627522B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2956—Disposition
    • H01L2224/29561—On the entire surface of the core, i.e. integral coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/2969—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/80048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80355—Bonding interfaces of the bonding area having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、他の部材とはんだにより接合され得る半導体装置用部材及び半導体装置の製造方法、及び半導体装置用部材に関する。半導体装置用部材は、パワー半導体モジュール等の半導体装置に用いることができる。
パワー半導体モジュールの一例は、絶縁板及び回路板を有する積層基板と、おもて面に電極を有し、裏面が上記回路板に固定された半導体チップと、接続端子と、を備えている。積層基板は、絶縁板のおもて面に回路板が配置され、裏面に金属板が配置され積層された一体構造になっている。回路板及び金属板の材料は一般的には銅やアルミニウムである。半導体チップは、回路板にはんだで接合されている。また、接続端子が、回路板にはんだで接合される場合もある。更に、放熱板が、金属板にはんだで接合される場合もある。
パワー半導体モジュールの組み立ての際は、積層基板の回路板上で半導体チップとの接合位置にはんだを配置し、このはんだ上に半導体チップを配置して、加熱することではんだを溶融させて接合していた。接続端子と回路板とをはんだで接合する場合も同様であった。また、積層基板の金属板と放熱板との間にはんだを配置して加熱することではんだを溶融させて接合していた。
はんだ接合の前に積層基板の回路板及び金属板の表面に、酸化、腐食防止のために、防錆剤が被覆されることがある。防錆剤として、ベンゾトリアゾール系防錆剤が一般的に用いられている（特許文献１）。
特開２０１２−１１４４２９号公報
ベンゾトリアゾール系防錆剤を用いて積層基板の回路板又は金属板の表面に形成された防錆性被膜は、はんだ接合時において回路板又は金属板の表面に残存しはんだ濡れ性を阻害し、または、はんだ接合時に気化して気泡となり、はんだ中に多量のボイドが発生する場合があった。はんだ中のボイドの量が多いと、はんだ接合部の機械的な信頼性が低下したり、熱抵抗が大きくなって、パワー半導体モジュールの性能を十分に発揮できないことがあった。
また、特許文献１の防錆性被膜は、表面に有機ハロゲン化物を含有するため、当該有機ハロゲン化物がはんだ接合部に残存すると、高温高湿環境下において腐食、及び、高温高湿バイアス環境下において絶縁性の低下を招くおそれがあった。はんだ接合前に有機ハロゲン化物を洗浄により除去する場合は、製造コストの増加が予想される。
回路板又は金属板の表面に防錆剤を使用しない積層基板も存在する。しかし、防錆剤を使用しない積層基板は、はんだ付けの前の積層基板の保管時や輸送時に回路板又は金属板の表面に酸化、腐食等の化学変化を生じるおそれがあった。
パワー半導体モジュールは、近年は高電流密度化やそれに伴う高温動作保証が求められていることから、はんだ接合部中のボイドの量は、できる限り少なくすることが求められている。また、パワー半導体モジュールの積層基板に限らず、はんだ接合部中のボイドの量を低減することは、はんだ接合部の信頼性を向上させるために好ましい。
本発明は、上記の問題を有利に解決するものであり、製造コストを増加させることなく、はんだ接合部に多量のボイドが発生することを抑制できる半導体装置用部材及び半導体装置の製造方法及び半導体装置用部材を提供することを目的とする。
本発明の第１の態様は、金属部を備える第１の部材を有し、前記金属部が第２の部材とはんだで接合され得る半導体装置用部材の製造方法である。半導体装置用部材の製造方法は、上記第１の部材を用意する工程と、上記第１の部材の上記金属部の表面に、保管時又は輸送時の表面の化学変化を抑制し、はんだ接合時に処理剤を塗布し、上記はんだの固相線温度以下の温度で気化する処理被膜を形成する工程と、を備える。
また、本発明の第２の態様は半導体装置の製造方法である。上記半導体装置の製造方法は、金属部を備える第１の部材を有し、上記金属部の表面に、保管時又は輸送時の表面の化学変化を抑制し、はんだ接合時にはんだの固相線温度以下の温度で気化する処理被膜が形成された半導体装置用部材を用意する工程と、上記処理被膜を間に挟んで上記金属部と前記第２の部材が対向するように、上記第１の部材及び第２の部材を配置する工程と、上記はんだが溶融する前に上記処理被膜を加熱、気化させた後、上記はんだを溶融させて、上記第１の部材と前記第２の部材とを接合する工程と、を備える。
また、本発明の第３の態様における半導体装置用部材は、他の部材とはんだで接合され得る金属部を備え、上記金属部の表面が、前記表面の全面を覆って、保管時又は輸送時の表面の化学変化を抑制し、はんだ接合時に上記はんだの固相線温度以下の温度で気化する処理被膜で被覆されていることを特徴とする。ここでいう気化とは、処理被膜を構成する化合物が、加熱によって蒸発、昇華、あるいは、熱分解することを指す。
本発明によれば、はんだで接合される金属部を備える第１の部材の上記金属部の表面を、処理剤にて、上記はんだの固相線温度以下で気化する処理被膜を形成することで、はんだ接合時において、はんだが溶融する前に処理被膜が気化するので、はんだ接合部に多量のボイドが発生することを抑制することができる。
本発明の実施形態１の製造方法を説明するフロー図である。 積層基板の模式的な断面図である。 処理被膜が被覆された積層基板の模式的な断面図である。 はんだ接合時の加熱温度と経過時間との関係を示すグラフである。 パワー半導体モジュールの組み立て時における主要部の模式的な断面図である。 処理被膜が被覆された（ａ）はんだ及び（ｂ）接続端子の模式的な断面図である。 本発明の実施形態２の製造方法を説明するフロー図である。 実施例１と比較例１についてのＸＰＳの分析結果を示す棒グラフである。 超音波探傷装置により実施例２の試料を観察した画像の模写図である。 超音波探傷装置により比較例２の試料を観察した画像の模写図である。
（実施形態１）
以下、本発明の半導体装置用部材の製造方法及び半導体装置用部材の実施形態１について、図面を参照しつつ具体的に説明する。
図１に、本発明の実施形態１の製造方法を説明するフロー図を示す。まず、はんだで接合され得る金属部を備える第１の部材を用意する（Ｓ１）。次に、第１の部材の金属部の表面を処理剤で表面処理する（Ｓ２）。
本発明において、半導体装置用部材は、金属部を備える第１の部材を有し、当該金属部の表面が処理被膜で覆われているものである。金属部は第２の部材とはんだで接合され得る。換言すれば、半導体装置用部材は、上記第１の部材を含み、当該第１の部材の表面に処理被膜を備えている。処理被膜は、第１の部材の金属部以外の表面を覆っていてもよい。
上記ステップＳ１を、図２に示す本実施形態の第１の部材の一例である積層基板１の模式的な断面図で説明する。積層基板１は、半導体装置、より具体的にはパワー半導体モジュールに用いられる。図２において、積層基板１は、絶縁板１ａと、絶縁板１ａのおもて面、換言すれば主面に設けられた回路板１ｂと、絶縁板１ａの裏面に設けられた金属板１ｃとが積層された構造を有している。回路板１ｂと金属板１ｃとが、本実施形態の第１の部材の金属部に対応する。上記ステップＳ２の後、回路板１ｂ及び金属板１ｃのいずれか一方、または両方が他の部材とはんだで接合され得る。
絶縁板１ａは例えば酸化アルミニウムや窒化珪素、窒化アルミニウム等の絶縁性セラミックからなる。絶縁性セラミックの他に、絶縁板１ａは、ポリイミド等の絶縁性樹脂やガラスエポキシ材を含む部材を用いることもできる。
回路板１ｂは、絶縁板１ａのおもて面上に選択的に形成されていて、これにより所定の電気回路を構成している。回路板１ｂは、銅、銅合金、アルミニウム、アルミニウム合金などからなる。金属板１ｃは、絶縁板１ａの裏面に形成されている。金属板１ｃは、銅、銅合金、アルミニウム、アルミニウム合金などからなる。
積層基板１として、例えばＤＣＢ（Direct Copper Bonding）基板等を用いることができる。ＤＣＢ基板は、絶縁板１ａに回路板１ｂ、金属板１ｃが直接接合されている基板である。絶縁板１ａが絶縁性のため、回路板１ｂと金属板１ｃとは電気的に絶縁されている。
積層基板１は、パワー半導体モジュールにおいて、回路板１ｂのおもて面に、後述する半導体チップ３（図５参照）が対向して配置され、回路板１ｂと半導体チップ３とがはんだ４に接触した状態で加熱されて、はんだ接合される。また、接続端子５の一端が、回路板１ｂのおもて面に対向して配置され、回路板１ｂと接続端子５とがはんだ４に接触した状態で加熱されて、はんだ接合される。更に、金属板１ｃの裏面に放熱板６が対向して配置され、金属板１ｃと放熱板６とがはんだ７に接触した状態で加熱されて、はんだ接合される。本実施形態においては、積層基板１にはんだ接合される半導体チップ３、接続端子５又は放熱板６が、本発明の第２の部材に相当する。
上記ステップＳ２を、図３に示す本実施形態の半導体装置用部材１１の模式的な断面図で説明する。図３に示すように、図２に示した積層基板１の回路板１ｂの表面は、処理剤により表面処理される。また、金属板１ｃの表面は、処理剤により表面処理される。これらの表面処理により、積層基板１の回路板１ｂ、金属板１ｃ及び絶縁板１ａの表面に、処理被膜２が被覆された半導体装置用部材１１が製造される。
処理被膜２は、はんだ４又ははんだ７の固相線温度以下で気化する処理被膜である。処理剤は、従来から防錆剤として用いられてきたベンゾトリアゾール系処理剤とは異なり、非ベンゾトリアゾール系処理剤である。
図４に、はんだ接合時の加熱温度を縦軸に、経過時間を横軸にしたグラフを示す。図４は、従来の処理剤を用いた従来例１と本発明で用いる処理剤を用いた本発明例とを比較して説明するグラフである。図４において、はんだ接合時は、常温から加熱して、はんだが十分に溶融する所定の温度Ｔ１に保持してはんだを接合させる。図示した加熱作業を行うはんだ接合工程において、従来から防錆剤として用いられてきたベンゾトリアゾール系処理剤を用いた従来例１は、処理被膜の気化温度Ｔ２が、はんだの固相線温度Ｔｓ、換言すれば、はんだが溶融し始める温度と重複しているか、Ｔｓより高い。このため、はんだが溶融し始めた後においても処理被膜は気化し続ける、又は半導体装置用部材１１の回路板１ｂ、金属板１ｃの表面に残存し、はんだ濡れ性を阻害する。したがって、はんだ接合部中にボイドが多量に発生するおそれがあった。
これに対して、図４に示す本発明例は、処理被膜の気化温度Ｔ３が、はんだの固相線温度Ｔｓ以下となっている。このため、処理被膜は、常温からＴｓに昇温させるまでの時間で気化が完了する。したがって、はんだが溶融し始めた後においては、処理被膜は気化することはなく、又は半導体装置用部材１１の回路板１ｂ、金属板１ｃの表面に残存することもない。よって、はんだ接合部中にボイドが発生することを抑制することができ、ひいては信頼性の高いはんだ接合部を有する半導体装置を得ることができる。
従来例２として、はんだ接合前の前処理として、半導体装置用部材１１単体に対して、処理被膜を気化させるための加熱処理を行った場合には、従来から防錆剤として用いられてきたベンゾトリアゾール系処理剤を用いた場合でも、接合後のはんだ中にボイドが発生することを抑制することは可能である。しかし、前処理は製造工程を増加させ、製造コストの増加を招く。したがって、本発明では図４に示した、はんだの固相線温度Ｔｓ以下で気化する処理被膜を用いる。
積層基板１の回路板１ｂ又は金属板１ｃに接合されるはんだは、Ａｇ、Ｃｕ、Ｓｂ、
Ｎｉ、Ｇｅ、Ｐ、Ｉｎ、Ｂｉ及びＰｂから選ばれる少なくとも一種の金属と、Ｓｎとからなる合金である。はんだは不可避の不純物を含んでもよい。鉛含有はんだでもよいし、鉛フリーはんだでもよい。鉛フリーはんだは、人体に有害な鉛を含まず、廃棄物として自然環境に対する影響が小さいので好ましい。はんだの好適な成分系は、例えばＰｂ−Ｓｎ系、Ｐｂ−Ａｇ−Ｓｎ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｃｕ−Ａｇ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅ系、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｐ系、Ｓｎ−Ｃｕ−Ｎｉ系、Ｓｎ−Ｉｎ−Ａｇ−Ｂｉ系等が挙げられる。これらの成分系の代表的な組成と固相線温度、液相線温度を表１に示す。なお、図中の％は質量％のことである。
Figure 0006627522
本発明で用いる処理被膜２は、表１で示した成分組成のはんだにおいて、表１で示した固相線温度以下で気化する処理被膜である。ここでいう気化温度は、はんだ接合時の加熱が通常は、常圧（大気圧）で行われることから、常圧（大気圧）での気化温度である。処理被膜２は、当該固相線温度よりも１０℃以上低い温度で気化するものが、より好ましい。
パワー半導体モジュールの組み立て時に用いられるはんだは、表１から理解されるように、およそ２００〜３００℃の固相線温度である。したがって、本発明で用いる処理被膜２は、気化温度が８０〜２５０℃であるものが、はんだが溶融する前に処理被膜２を十分に気化することができるので、好ましく、最適は１００〜２００℃である。８０℃未満であると保管途中や輸送途中に気化し、部材使用直前までの化学変化を抑制できない。なお、従来から防錆剤として用いられているベンゾトリアゾール系処理被膜の気化温度は２５０℃〜３００℃程度である。
本発明で用いる処理剤は、カルボン酸、カルボン酸の金属塩及びカルボン酸エステルから選ばれる少なくとも一種の有機物を含む。カルボン酸は、脂肪酸であることが好ましく、カルボン酸の金属塩は脂肪酸の金属塩であることが好ましく、カルボン酸エステルは脂肪酸エステルであることが好ましい。
有機物は、具体的には、ギ酸、酢酸、プロパン酸、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、ウンデカン酸、ドデカン酸、トリデカン酸、テトラデカン酸、ペンタデカン酸、ヘキサデカン酸、ヘプタデカン酸、オクタデカン酸、ノナデカン酸、イコサン酸、プロペン酸、ブテン酸、ペンテン酸、ヘキセン酸、ヘプテン酸、オクテン酸、ノネン酸、デセン酸、ウンデセン酸、ドデセン酸、トリデセン酸、テトラデセン酸、ペンタデセン酸、ヘキサデセン酸、ヘプタデセン酸、オクタデセン酸、ノナデセン酸、イコセン酸、２−エチルサキサン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、ウンデカン二酸、ドデカン二酸、トリデカン二酸、テトラデカン二酸、ペンタデカン二酸、ヘキサデカン二酸、ヘプタデカン二酸、フタル酸、イソフタル酸、テレフタル酸、リンゴ酸、クエン酸等のカルボン酸、
これらのカルボン酸のアルカリ金属塩、例えばカリウム塩、ナトリウム塩、
これらのカルボン酸のアンモニウム塩
これらのカルボン酸のエステル化合物
を例示することができる。
本発明で用いる処理剤は、上記有機物の炭素数が１〜２５程度、又は分子量が３０〜４００ｇ／ｍｏｌ程度であることが、処理被膜２の気化温度を８０〜２５０℃の範囲内にすることができるので好ましい。
処理剤は、上記の有機物の１種又は２種以上を、水又はアルコールに溶解させて調製することができる。
調製された処理剤は、積層基板１の表面に、ディップコーティングやスピンコーティンクやスプレーコーティングやはけを用いた塗布法により回路板１ｂや金属板１ｃの表面に被覆され、上記処理剤の被膜が形成される。
処理剤の被膜は、回路板１ｂや金属板１ｃの表面に物理吸着されている。この点は、従来から防錆剤として用いられていたベンゾトリアゾール系処理剤が、回路板１ｂや金属板１ｃの表面の金属（例えば銅）と反応して、化学吸着している点と相違している。処理被膜２は、回路板１ｂや金属板１ｃの表面を覆い、防錆機能を有するので、積層基板１の保管時、輸送時は、回路板１ｂ、金属板１ｃの酸化、腐食等の化学変化を抑制することができる。
処理被膜２は、通常はフラックス成分を含まないので、はんだ接合時の加熱により気化した後は、回路板１ｂや金属板１ｃに清浄な露出面が得られる。したがって、接合時には良好なはんだ濡れ性が得られる。このことは、フラックス成分を含まない板はんだを用いても、信頼性高くはんだ接合できることを意味する。したがって、本発明の半導体装置用部材の製造方法は、はんだとして板はんだを用いる場合に、効果が顕著である。
処理被膜２は、通常はフラックス成分を含まないので、代わりに、はんだ接合時の雰囲気を、還元性雰囲気にすることが、良好なはんだ接合を行う上で好ましい。還元性雰囲気は、具体的にはＨ２ガス雰囲気、Ｈ２とＮ２の混合ガス雰囲気等が挙げられる。
（実施形態２）
上述した実施形態１は、第１の部材が積層基板１である例であったが、本発明の半導体装置用部材の製造方法は、第１の部材が積層基板１に限定されない。
図５に、パワー半導体モジュール２１の組み立て時における主要部の模式的な断面図を示す。なお、図中の積層基板１は、図３に示した積層基板１と同様の構成を有しているため同一符号を付している。したがって、以下の説明では積層基板１についての重複する説明は省略する。積層基板１の回路板１ｂ、金属板１ｃ及び絶縁板１ａの表面に、処理被膜２が被覆されている。
積層基板１の回路板１ｂの領域１ｂａのおもて面と、半導体チップ３の裏面との間に、はんだ４が接合されている。回路板１ｂの別の領域１ｂｂのおもて面と、接続端子５との間に、はんだ４が接合されている。金属板１ｃの裏面と、放熱板６との間に、はんだ７が接合されている。
半導体チップ３のおもて面に形成されている電極には、導電ポストの一方の端部が配置されてはんだ接合や、ボンディングワイヤの一端が接合され得る。
図５に示した断面図において、半導体チップ３の裏面電極は、処理被膜２が被覆されている。また、接続端子５の下端は、処理被膜２が被覆されている。また、放熱板６は、処理被膜２が被覆されている。このように、本実施形態において、処理剤で表面処理して処理被膜２を被覆する第１の部材は、積層基板１に限られず、半導体チップ３、半導体チップ３の裏面に配置はんだ４（板はんだ）、接続端子５、放熱板６及びはんだ７から選択される少なくとも一つの部材であってもよい。はんだの表面に処理被膜２が被覆されてもよい。図６に、（ａ）はんだ４（板はんだ）や（ｂ）予めはんだ４１で被覆した接続端子５の表面をそれぞれ処理被膜２で被覆した例を示す。この場合、はんだ自体が第１の部材に相当する。
これらの部材に被覆された処理被膜２は、各部材の保管時又は輸送時の表面の化学変化抑制の機能を有する。また、はんだ接合時は、常温からの昇温過程で、はんだが溶融する前に気化するので、はんだ接合部のボイドの発生を抑制することができる。本実施形態においては、上記第１の部材にはんだ接合される部材が、本発明の第２の部材に相当する。例えば、放熱板６や接続端子５が第１の部材である場合、積層基板１が第２の部材に相当する。
次に半導体装置用部材１１，２１を用いた半導体装置の製造方法を説明する。図７は半導体装置の製造方法のフロー図を示す。半導体装置は、金属部を備える第１の部材を有し、上記金属部の表面に、はんだの固相線温度以下の温度で気化する処理被膜が形成された半導体装置用部材を用意する工程（Ｓ１０）と、上記処理被膜を間に挟んで上記金属部と第２の部材が対向するように、上記第１の部材及び第２の部材を配置する工程（Ｓ２０）と、上記はんだが溶融する前に上記処理被膜を加熱、気化させた後、上記はんだを溶融させて、上記第１の部材と上記第２の部材とを接合する工程（Ｓ３０）と、を備える方法により製造される。
一例では、図３又は図５に示す処理被膜２が形成された積層基板１を用意し、処理被膜２を間に挟んで回路板１ｂと半導体チップ３及び接続端子５とが対向するように、また、金属板１ｃと放熱板６が対向するように、積層基板１、半導体チップ３、接続端子５及び放熱板６を配置する。ここで、さらに処理被膜２と半導体チップ３及び接続端子５の間にはんだ４を、処理被膜２と放熱板６との間にはんだ７をそれぞれ配置する。続いて、はんだ４，７が溶融する前に処理被膜２を加熱、気化させた後、はんだ４，７を溶融させて、積層基板１、半導体チップ３、接続端子５及び放熱板６を接合する。
ここで、半導体チップ３の電極、接続端子５や放熱板６に処理被膜２を形成しておいてもよい。
他の例では、図６に示す処理被膜２が形成されたはんだ４または接続端子５を用意し、処理被膜２を間に挟んではんだ４と金属板１ｃまたは放熱板６とが対向するように、また、接続端子５と回路板１ｂとが対向するように、はんだ４や接続端子５等を配置する。続いて、はんだ４，４１が溶融する前に処理被膜２を加熱、気化させた後、はんだ４，４１を溶融させて、はんだ４と金属板１ｃまたは放熱板６とを、また、接続端子５と回路板１ｂとを接合する。
なお、半導体装置の製造工程において、金属部の表面に、処理剤を塗布し、上記処理被膜を形成する工程を備えてもよい。また、上記はんだを溶融させ、上記第１の部材と前記第２の部材とを接合する工程を、還元性雰囲気で行ってもよい。
＜試験１＞
積層基板１と、処理剤として本発明に用いる処理剤と、従来から防錆剤として用いられているベンゾトリアゾール系処理剤とを用意した。本発明に用いる処理剤２は、純正化学株式会社から購入したペンタン酸メチル１質量％と純水９９質量パーセントを混合し、それを水酸化カリウムにてｐＨ＝１１になるように調製したものである。形成された処理被膜は、気化温度が１６０〜１９０℃である。ベンゾトリアゾール系処理剤は、日本マクダーミッド株式会社の製品名Ｍｅｔｅｘ Ｍ６６７であり、ベンゾトリアゾール（ＢＴＡ）を有効成分とし、イソプロピルアルコールを１５〜２５質量％、水酸化カリウムを１〜５質量％含有している。
（実施例１）
積層基板１の表面に、処理被膜として本発明の処理被膜２をコーティング後、２００℃で１０秒保持する加熱を行った。
（比較例１）
比較のために、従来から防錆剤として用いられているベンゾトリアゾール系処理被膜を積層基板１の表面にコーティング後、一つの試料は２００℃で１０秒保持する加熱を、もう一つの試料は２６０℃で１０秒保持する加熱を、もう一つの試料は３２０℃で１０秒保持する加熱を行った。
加熱後の積層基板１の表面をＸＰＳにより分析し、当該表面の窒素元素（Ｎ）及び炭素元素(Ｃ)の半定量値を求めた。
その結果を表２に示し、また図８に棒グラフで示した。なお、表２及び図８中には、参考のために処理剤を塗布せず、また、加熱も行わなかった積層基板をＸＰＳにより分析した結果も併せて示した。
Figure 0006627522
表２及び図８より、本発明で用いる処理被膜２は、２００℃で１０秒という、はんだが溶融し始めない低温であって、はんだ接合時の昇温過程を模した短時間の加熱によって、処理剤を塗布せず、また、加熱も行わなかった積層基板と同等のＮ量及びＣ量を示した。この結果、被膜が消失していると推定された。これに対し、ベンゾトリアゾール系処理被膜は、２６０℃で１０秒の加熱でも、処理剤を塗布せず、また、加熱も行わなかった積層基板に比べてＮ量及びＣ量が多く、気化は不十分であると考えられた。また、ベンゾトリアゾール系処理被膜は、３２０℃で１０秒の加熱では、加熱も行わなかった積層基板と同等のＮ量及びＣ量を示したが、３２０℃という温度は、はんだの固相線温度Ｔｓより高温と考えられた。
＜試験２＞
（実施例２）
パワー半導体モジュールを組み立てるに際し、積層基板１の回路板１ｂを、本発明で用いる処理剤で表面処理した。表面処理後の当該回路板１ｂの表面にはんだ４を配置させ、はんだ４に対向させて半導体チップ３を配置した後、３２０℃に加熱して回路板１ｂと半導体チップ３とを接合した。処理剤は試験１で用いた処理剤と同じであった。はんだは、Ｓｎ−３％Ａｇ−０．５％Ｃｕはんだであり、固相線温度は２１７℃であった。
（比較例２）
比較のため、積層基板１の回路板１ｂを、従来から防錆剤として用いられているベンゾトリアゾール系処理剤で表面処理した以外は、上記実施例２と同様にして回路板１ｂと半導体チップ３とをはんだ接合した。
回路板１ｂと半導体チップ３との間のはんだ接合部におけるボイドを、超音波探傷（ＳＡＴ）装置により観察した。観察結果を画像化し、ボイドの面積率を求めた。
実施例２及び比較例２の試料について、観察した画像の模写図を図９及び図１０に示す。図９及び図１０は、パワー半導体モジュールを、絶縁基板１の表面に対して垂直な方向から見た画像であり、半導体チップ３の領域にボイドＢＤが観察される。図９が本発明で用いる処理剤で表面処理した場合であり、図１０が従来から防錆剤として用いられているベンゾトリアゾール系処理剤で表面処理した場合である。図９と図１０との対比から、本発明で用いる処理剤で表面処理した実施例２は、図１０に示した比較例に比べてボイドＢＤが格段に減少していることが分かる。ボイドの面積率は、実施例２が０．２％であり、比較例２が４．２％であった。
以上、本発明の半導体装置用部材の製造方法及び半導体装置用部材を図面及び実施形態を用いて具体的に説明したが、本発明の半導体装置用部材の製造方法及び半導体装置用部材は、実施形態及び図面の記載に限定されるものではなく、本発明の趣旨を逸脱しない範囲で幾多の変形が可能である。
１ 積層基板
１ａ 絶縁板
１ｂ 回路板
１ｃ 金属板
２ 処理被膜
３ 半導体チップ
４ はんだ
５ 接続端子
６ 放熱板
７ はんだ
２１ パワー半導体モジュール

Claims (15)

  1. 金属部を備える第１の部材を有し、前記金属部が第２の部材とはんだで接合され得る半導体装置用部材の製造方法であって、
    前記第１の部材を用意する工程と、
    前記金属部の表面の全面を覆って、処理剤を塗布し、保管時又は輸送時の表面の化学変化を抑制し、はんだ接合時に前記はんだの固相線温度以下の温度で気化する処理被膜を形成する工程と、
    を備える半導体装置用部材の製造方法。
  2. 前記処理被膜の気化温度が８０〜２５０℃である請求項１記載の半導体装置用部材の製造方法。
  3. 前記処理剤が、カルボン酸、カルボン酸の金属塩、カルボン酸のアンモニウム塩、及びカルボン酸エステルから選ばれる少なくとも一種の有機物を含む請求項１記載の半導体装置用部材の製造方法。
  4. 前記有機物が、炭素数１〜２５である請求項３記載の半導体装置用部材の製造方法。
  5. 前記有機物が、分子量３０〜４００ｇ／ｍｏｌである請求項３記載の半導体装置用部材の製造方法。
  6. 前記はんだが、Ａｇ、Ｃｕ、Ｓｂ、Ｎｉ、Ｇｅ、Ｐ、Ｉｎ、Ｂｉ及びＰｂから選ばれる少なくとも一種の金属と、Ｓｎとからなる合金である請求項１記載の半導体装置用部材の製造方法。
  7. 前記はんだが、板はんだである請求項１記載の半導体装置用部材の製造方法。
  8. 前記第１の部材が、半導体チップ、積層基板、放熱板、はんだ及び接続端子から選ばれる少なくとも一種の部材である請求項１記載の半導体装置用部材の製造方法。
  9. 前記第１の部材が、半導体装置の部材の一つである、絶縁板、回路板及び金属板を備える積層基板であり、前記回路板及び前記金属板の少なくとも一方の表面に、前記処理被膜を形成する、請求項１記載の半導体装置用部材の製造方法。
  10. 半導体装置の製造方法であって、
    金属部を備える第１の部材を有し、前記金属部の表面の全面を覆って、保管時又は輸送時の表面の化学変化を抑制し、はんだ接合時にはんだの固相線温度以下の温度で気化する処理被膜が形成された半導体装置用部材を用意する工程と、
    前記処理被膜を間に挟んで前記金属部と第２の部材が対向するように、前記第１の部材及び第２の部材を配置する工程と、
    前記はんだが溶融する前に前記処理被膜を加熱、気化させた後、前記はんだを溶融させて、前記第１の部材と前記第２の部材とを接合する工程と、
    を備える半導体装置の製造方法。
  11. 前記金属部の表面に、処理剤を塗布し、前記処理被膜を形成する工程をさらに備える請求項１０記載の半導体装置の製造方法。
  12. 前記はんだを溶融させ、前記第１の部材と前記第２の部材とを接合する工程を、還元性雰囲気で行う請求項１０記載の半導体装置の製造方法。
  13. 前記第１の部材が、半導体チップ、積層基板、放熱板及び接続端子から選ばれる少なく
    とも一種の部材であり、
    前記処理被膜と前記第２の部材の間にさらに前記はんだを配置し、前記第１の部材及び第２の部材を配置する請求項１０記載の半導体装置の製造方法。
  14. 前記金属部が前記はんだである請求項１０記載の半導体装置の製造方法。
  15. 他の部材とはんだで接合され得る金属部を備え、前記金属部の表面が、前記表面の全面を覆って、保管時又は輸送時の表面の化学変化を抑制し、はんだ接合時に前記はんだの固相線温度以下の温度で気化する処理被膜で被覆されている半導体装置用部材。
JP2016006148A 2016-01-15 2016-01-15 半導体装置用部材及び半導体装置の製造方法、及び半導体装置用部材 Active JP6627522B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016006148A JP6627522B2 (ja) 2016-01-15 2016-01-15 半導体装置用部材及び半導体装置の製造方法、及び半導体装置用部材
US15/364,702 US10153246B2 (en) 2016-01-15 2016-11-30 Method for producing member for semiconductor device and semiconductor device, and member for semiconductor device
CN201611093776.8A CN106997874B (zh) 2016-01-15 2016-12-01 半导体装置用部件、半导体装置以及它们的制造方法
US16/184,451 US11107787B2 (en) 2016-01-15 2018-11-08 Member for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016006148A JP6627522B2 (ja) 2016-01-15 2016-01-15 半導体装置用部材及び半導体装置の製造方法、及び半導体装置用部材

Publications (2)

Publication Number Publication Date
JP2017126698A JP2017126698A (ja) 2017-07-20
JP6627522B2 true JP6627522B2 (ja) 2020-01-08

Family

ID=59314900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016006148A Active JP6627522B2 (ja) 2016-01-15 2016-01-15 半導体装置用部材及び半導体装置の製造方法、及び半導体装置用部材

Country Status (3)

Country Link
US (2) US10153246B2 (ja)
JP (1) JP6627522B2 (ja)
CN (1) CN106997874B (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855275A (en) * 1971-04-30 1974-12-17 Halcon International Inc Treatment of terephthalic acid reaction
US6232657B1 (en) * 1996-08-20 2001-05-15 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module
JP3193305B2 (ja) * 1996-08-20 2001-07-30 株式会社東芝 複合回路基板
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
JP2003197827A (ja) 2001-12-25 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
US7026376B2 (en) * 2003-06-30 2006-04-11 Intel Corporation Fluxing agent for underfill materials
US20050217757A1 (en) * 2004-03-30 2005-10-06 Yoshihiro Miyano Preflux, flux, solder paste and method of manufacturing lead-free soldered body
JP2006222381A (ja) * 2005-02-14 2006-08-24 Olympus Corp 電子部品の実装方法及びその製造装置
DE102005053553A1 (de) * 2005-11-08 2007-05-16 Heraeus Gmbh W C Lotpasten mit harzfreien Flussmittel
WO2008105397A1 (ja) 2007-02-26 2008-09-04 Senju Metal Industry Co., Ltd. 粘着性と濡れ性を有するはんだ付け用回路基板
JP5545234B2 (ja) 2011-01-31 2014-07-09 三菱電機株式会社 半導体装置およびその製造方法
CN103443919A (zh) * 2011-03-31 2013-12-11 三菱化学株式会社 三维集成电路叠层体、以及三维集成电路叠层体用层间填充材料
US8685858B2 (en) * 2011-08-30 2014-04-01 International Business Machines Corporation Formation of metal nanospheres and microspheres
JP6042956B1 (ja) * 2015-09-30 2016-12-14 オリジン電気株式会社 半田付け製品の製造方法

Also Published As

Publication number Publication date
US11107787B2 (en) 2021-08-31
US20190081020A1 (en) 2019-03-14
JP2017126698A (ja) 2017-07-20
US10153246B2 (en) 2018-12-11
CN106997874A (zh) 2017-08-01
CN106997874B (zh) 2022-04-29
US20170207187A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
KR100412765B1 (ko) 납땜재, 그 납땜재를 사용한 디바이스 및 그 납땜재를 사용한 디바이스의 제조방법
JP3942816B2 (ja) 金属間のロウ付け接合方法
TWI494441B (zh) Bi-Sn high temperature solder alloy
JPS59145553A (ja) 複合構造体及びその形成方法
CN105473274B (zh) 连接至铝
JP5878290B2 (ja) 鉛フリーはんだ合金
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP6627522B2 (ja) 半導体装置用部材及び半導体装置の製造方法、及び半導体装置用部材
JP5691598B2 (ja) フラックスおよび電気的接続構造の形成方法
JP2001246493A (ja) ハンダ材及びこれを用いたデバイス又は装置並びにその製造方法
JP4396162B2 (ja) 鉛フリーソルダペースト
JP4617485B2 (ja) はんだ合金、金属化フィルムコンデンサ端面電極材料、金属化フィルムコンデンサ
TW201309409A (zh) 多層結構之高溫焊料及其製造方法
JP2002185130A (ja) 電子回路装置及び電子部品
JPH11350190A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP7423040B2 (ja) フラックスとはんだ付け方法
JP2007103462A (ja) 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
JP3596445B2 (ja) 半田接合方法ならびに実装構造
JP4391299B2 (ja) はんだ材料およびはんだ付け物品
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JP2004031724A (ja) ワークの半田付け方法及び半田付け実装体
JP4535429B2 (ja) 半導体装置の製造方法
RU1779519C (ru) Флюс дл низкотемпературной пайки и лужени

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6627522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250