JP2007103462A - 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法 - Google Patents

端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法 Download PDF

Info

Publication number
JP2007103462A
JP2007103462A JP2005288270A JP2005288270A JP2007103462A JP 2007103462 A JP2007103462 A JP 2007103462A JP 2005288270 A JP2005288270 A JP 2005288270A JP 2005288270 A JP2005288270 A JP 2005288270A JP 2007103462 A JP2007103462 A JP 2007103462A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
terminal pad
pad
based material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005288270A
Other languages
English (en)
Inventor
Yasuo Tanaka
康雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005288270A priority Critical patent/JP2007103462A/ja
Priority to KR1020060091352A priority patent/KR20070037325A/ko
Priority to CNB200610154045XA priority patent/CN100550363C/zh
Priority to US11/523,657 priority patent/US7436073B2/en
Publication of JP2007103462A publication Critical patent/JP2007103462A/ja
Priority to US12/230,905 priority patent/US7947593B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Abstract

【課題】端子パッドと半田とを接合する接合部分の熱ストレスに対する耐性を向上させることにより、端子パッドと半田との接合の信頼性を向上させる。
【解決手段】下地１０５の上に形成された端子パッド１２０と、半田２４０と、端子パッドと半田との間に、端子パッドの成分とＺｎ系の材料２３０との反応生成物２６０とを備える。
【選択図】図２

Description

この発明は、下地の上に形成された端子パッドと半田とが良好に接合されている端子パッドと半田の接合構造に関する。また、その接合構造を有する半導体装置、およびその半導体装置の製造方法に関する。
半導体装置としては、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）等の、加熱処理によって溶融した半田を備える半導体チップが、広く普及している。
ＢＧＡやＬＧＡ等の半田は、半導体装置が製造される際に、半導体装置の露出面に形成された端子パッドと接合する（例えば、特許文献１参照）。また、ＢＧＡやＬＧＡ等の半田は、半導体装置が基板に実装される際に、基板の端子パッドと接合する。
以下、特許文献１に開示されている従来例の端子パッドと半田との接合構造（以下、単に接合構造と称する場合もある）につき、この接合構造を有する半導体装置を例にして、詳細に説明する。なお、従来例の接合構造は、印刷またはメッキにより、端子パッドの直上に、半田を配置する構成となっていた。
以下、図１１を参照して、特許文献１に開示されている、従来例の接合構造を有する半導体装置の構成につき説明する。なお、ここでは、半導体装置として、ＢＧＡを備える半導体チップ、すなわち、端子パッドの上に半田ボールを搭載している半導体チップを例にして、説明する。
なお、図１１は、各構成要素の形状、大きさおよび配置関係を、概略的に示してあるに過ぎない。また、半導体装置の断面構造は、製品によって異なるので、ここでは、詳細な説明を省略する。
従来例の接合構造を有する半導体装置（以下、単に従来例の半導体装置と称する）１００は、図１１に示すように、半導体素子を構成する種々の半導体素子が形成されている領域である下地１０５と、下地１０５の上に形成された導電層１１０と、導電層１１０の上に形成された絶縁層１１５および端子パッド１２０とを備えている。
なお、端子パッド１２０は、Ｃｕ（銅）によって構成されているのが一般的である。そこで、ここでは、この端子パッド１２０をＣｕパッドとして、説明する。
半導体装置１００は、Ｃｕパッド１２０の上に、フラックス１３０が印刷され、さらに、フラックス１３０の上に、半田ボール１４０が搭載される。
以下、図１２（Ａ）〜(Ｄ）を参照して、従来例の半導体装置の製造工程につき説明する。なお、図１２は、各工程段階で得られた要部の断面の切り口を示している。
図１２（Ａ）に示すように、半導体装置１００の下地１０５の上に、端子パッド１２０が形成された構造体を用意する。この構造体は、下地１０５の上に、例えば、配線、その他の所要の導電層１１０が設けられていて、この導電層１１０の上に、Ｃｕパッドが端子パッド１２０として設けられている。さらに、下地１０５の上には、このＣｕパッド１２０の周囲を埋め込む絶縁層１１５が設けられている。Ｃｕパッド１２０の頂面は、絶縁層１１５の上面と同一平面にある。なお、Ｃｕパッド１２０の頂面は、外部に露出しているが、その露出面は、Ｃｕパッド１２０と大気中の酸素とが反応することによって生成された酸化膜（図示せず）によって覆われている。
次に、図１２（Ｂ）に示すように、Ｃｕパッド１２０の上に、フラックス１３０を塗布する。これにより、Ｃｕパッド１２０の露出面に形成された酸化膜を除去し、半田とＣｕパッド１２０とを接合し易くする。
次に、図１２（Ｃ）に示すように、フラックス１３０の上に、半田ボール１４０を搭載する。
なお、従来の半田は、例えばＳｎ−Ｐｂ系などの、Ｐｂ（鉛）を含有する材料が使用されていた。ここで、「Ｓｎ−Ｐｂ系」とは、ＳｎとＰｂとの混合物（以下、Ｓｎ−Ｐｂと称する）そのもの、または、他の材料を数〜数十重量％程度含有するＳｎ−Ｐｂ混合物を意味している。以下、材料名に「系」を付記して表記している場合は、その材料そのもの、または、他の材料を数〜数十重量％程度含有するその材料を意味しているものとする。
しかしながら、Ｐｂを含有する半田は、周囲の環境を破壊したり、半導体装置の製造装置を著しく腐食する等の不具合があるため、その使用が規制されつつある。そのため、近年では、使用される半田は、Ｐｂを含有する半田（以下、Ｐｂ半田と称する）から、Ｐｂを含有しない半田（以下、Ｐｂフリー半田と称する）に代わりつつある。なお、Ｐｂフリー半田は、ＳｎとＡｇとＣｕとの混合物を含む半田（以下、Ｓｎ−Ａｇ−Ｃｕ系半田と称する）が主流となっている。
次に、図１２（Ｄ）に示すように、半田ボール１４０をリフローするための加熱処理（以下、リフロー処理と称する）を行って、半田ボール１４０を溶融する。
このリフロー処理により、半田ボール１４０は、溶融して、Ｃｕパッド１２０に接合し、ＢＧＡ１５０を形成する。
このとき、半田ボール１４０は、Ｃｕパッド１２０との接合部分でＣｕパッド１２０と反応し、これによって、Ｃｕパッド１２０と半田ボール１４０との間に、金属間反応生成物１６０の層を形成する。なお、半田ボール１４０の材料が例えばＳｎ−Ｐｂ系半田やＳｎ−Ａｇ−Ｃｕ系半田である場合は、金属間反応生成物１６０として、ＣｕとＳｎとの反応生成物（以下、Ｃｕ−Ｓｎ反応生成物と称する）、具体的にはＣｎ６Ｓｎ５などが形成される。
以上によって、ＢＧＡ、すなわち、溶融した半田ボール１４０を備える半導体チップが製造される。なお、ＬＧＡを備える半導体チップも、図１２に示す製造工程とほぼ同様の工程によって製造される。
ＢＧＡやＬＧＡ等の半田は、上述のように、半導体装置が基板に実装される際に、基板の端子パッドに接合される。
以下、図１３を参照して、従来例の実装構造につき説明する。
図１３（Ａ）に示すように、基板５００には、端子パッド５２０が予め定められた位置に配置されている。
なお、端子パッド５２０は、Ｃｕ（銅）によって構成されているのが一般的である。そこで、ここでは、この端子パッド５２０をＣｕパッドとして、説明する。
従来例の実装構造では、Ｃｕパッド１２０が形成されている側の面とＣｕパッド５２０が形成されている側の面とが対向するように、半導体装置１００と基板５００とを配置する。図１３（Ａ）に示す例では、Ｃｕパッド１２０が形成されている側の面を下向きにして、半導体装置１００を基板５００の上に配置している。
この状態で、リフロー処理、すなわち、ＢＧＡ１５０をリフローするための加熱処理を行って、ＢＧＡ１５０を溶融する。
このリフロー処理により、図１３（Ｂ）に示すように、ＢＧＡ１５０は、溶融して、Ｃｕパッド５２０に接合する。
このとき、ＢＧＡ１５０は、Ｃｕパッド５２０との接合部分でＣｕパッド５２０と反応し、これによって、Ｃｕパッド５２０との接合部分に、金属間反応生成物（以下、金属間反応生成物と称する）５４０の層を形成する。なお、ＢＧＡ１５０の材料が例えばＳｎ−Ａｇ−Ｃｕ系半田である場合は、金属間反応生成物５４０として、Ｃｕ−Ｓｎ反応生成物が形成される。
このようにして、ＢＧＡやＬＧＡ等は、基板５００の端子パッド５２０に接合される。
特開２００２−２６１１０５号公報（段落６９〜７６、図１７）
しかしながら、従来例の半導体装置には、端子パッドと半田との間の接合の信頼性が低いという課題があった。以下、この課題につき説明する。
半導体装置は、例えば、以下の（Ａ）〜（Ｃ）のケースで、熱ストレスを受ける。
（Ａ）半導体装置は、半導体装置を製造する際のリフロー処理、すなわち、半導体装置の内部の端子パッドと半田とを加熱および冷却して接合する処理時に、熱ストレスを受ける。
（Ｂ）半導体装置は、内部に端子パッドと半田との接合構造を備えている半導体装置を、基板に実装する際のリフロー処理、すなわち、基板の端子パッドと半導体装置の半田とが加熱および冷却して接合する処理時に、熱ストレスを受ける。
（Ｃ）半導体装置は、内部に端子パッドと半田との接合構造を備えている半導体装置が搭載された製品を稼動する際の作動と停止処理時に、熱ストレスを受ける。
従来例の半導体装置は、上記（Ａ）〜（Ｃ）のケースで受ける熱ストレスが要因となって、主に以下の（１）〜（３）の理由により、端子パッドと半田との間にクラックが発生し易かった。なお、ここでいう「端子パッドと半田との間」とは、半導体装置の内部の端子パッドと半田との間に限らず、基板の端子パッドと半導体装置の半田との間の両方を意味している。
（１）従来例の半導体装置は、端子パッドと半田との間の接合部分に、Ｃｕ−Ｓｎ反応生成物層が金属間反応生成物として形成されている。
このＣｕ−Ｓｎ反応生成物層は、加熱による熱膨張率、および、冷却または放熱による熱収縮率が比較的大きい。そのため、このＣｕ−Ｓｎ反応生成物層は、上記（Ｂ）と（Ｃ）のケースで受ける熱ストレスに対する耐性が低い。そのため、従来例の半導体装置は、温度差の大きな環境下で、クラックが半田と端子パッドとの間の接合部分に発生し易かった。
なお、上記（Ｂ）と（Ｃ）のケースで受ける熱ストレスは、特に接合部分の下部、すなわち、Ｃｕ−Ｓｎ反応生成物層の端子パッド側領域に集中する。そのため、クラックは、接合部分の下部、すなわち、Ｃｕ−Ｓｎ反応生成物層の端子パッド側領域に発生し易くなっていた。
（２）近年、半田は、Ｐｂ半田の主流であるＳｎ−Ｐｂ系半田に代わって、Ｐｂフリー半田の主流であるＳｎ−Ａｇ−Ｃｕ系半田が使用されつつある。
半田の上記（Ａ）〜（Ｃ）のケースで受ける熱ストレスに対する耐性は、半田の硬度が高くなると、低下する傾向にある。
Ｓｎ−Ｐｂ系半田は、比較的軟らかい材料であるのに対し、Ｓｎ−Ａｇ−Ｃｕ系半田は、Ｓｎ−Ｐｂ系半田よりも硬い材料である。したがって、Ｓｎ−Ａｇ−Ｃｕ系半田は、Ｓｎ−Ｐｂ系半田よりも、上記（Ａ）〜（Ｃ）のケースで受ける熱ストレスに対する耐性が低い。そのため、Ｓｎ−Ａｇ−Ｃｕ系半田は、Ｓｎ−Ｐｂ系半田よりも、熱ストレスが接合部分の下部に集中し易くなり、これにより、クラックが半田と端子パッドとの間の接合部分の下部に発生し易くなっていた。
（３）半導体装置は、狭ピッチ化および薄型化する傾向にある。そのため、半導体装置は、端子の径が小さくなり、また、端子の高さが低くなってきている。
端子の径が小さくなり、また、端子の高さが低くなると、半田と端子パッドとの間の接合部分のスペースは、小さくなる。そのため、半導体装置は、上記（Ａ）〜（Ｃ）のケースで受ける熱ストレスが接合部分の下部に集中し易くなり、これにより、クラックが半田と端子パッドとの間の接合部分の下部に発生し易くなっていた。
このように、従来例の半導体装置は、上記（１）〜（３）の理由により、端子パッドと半田との間にクラックが発生し易かった。
半導体装置は、クラックが発生すると、そのクラックにより、端子パッドと半田との間が接合不良となる。
したがって、従来例の半導体装置によれば、上記（１）〜（３）の理由により、すなわち、（１）接合部分にＣｕ−Ｓｎ反応生成物層が形成されることにより、（２）半田が軟らかいＳｎ−Ｐｂ系半田に代わって硬いＳｎ−Ａｇ−Ｃｕ系半田が使用されることにより、および（３）半導体装置が狭ピッチ化および薄型化することにより、端子パッドと半田との間の接合の信頼性が低下していた。
これによって、従来例の半導体装置には、端子パッドと半田との間の接合の信頼性が低いという課題があった。
この半田と端子パッドとの間の接合の信頼性が低いという課題は、半導体装置の信頼性を評価する上で重要な課題であるとともに、解決が非常に困難な課題である。
この出願の発明者は、Ｚｎ（亜鉛）系の材料が有する以下の（１）〜（３）の特性に着目して、鋭意検証した結果、端子パッドと半田との間にＺｎを含有する合金層を形成すれば、従来例の課題を解決できることを見出した。
Ｚｎ系の材料は、以下の３つの特性を有している。
すなわち、Ｚｎ系の材料は、
（１）Ｃｕ−Ｓｎ反応生成物よりも、加熱による熱膨張率、および、冷却または放熱による熱収縮率が小さいという特性、
（２）Ｐｂフリー半田の材料の主流となっているＳｎ−Ａｇ−Ｃｕ系半田よりも、軟らかいという特性、および、
（３）上記（１）および（２）の特性を有する他の材料よりも、酸化性が低いという特性、を有している。
この発明は、上述の課題を解決するために、端子パッドと半田との間に、これら（１）〜（３）の特性を有するＺｎを含有する合金層を形成することにより、端子パッドと半田との間の接合の信頼性を向上させた端子パッドと半田の接合構造、この接合構造を有する半導体装置、およびその半導体装置の製造方法を提供することを目的とする。
このような、第１の発明の端子パッドと半田の接合構造は、下地の上に形成された端子パッドと、半田と、端子パッドと半田との間に、端子パッドの成分とＺｎ系の材料との反応生成物層とを備えている。
なお、端子パッドは、Ｃｕで構成されているのが一般的である。ただし、端子パッドは、他の材料によって構成することができる。さらには、端子パッドは、様々な材料が重なって構成された多層構造にすることもできる。具体的には、端子パッドは、Ｃｕパッドの上に、Ｎｉ（ニッケル）を配置し、さらに、その上に、Ｐｄ（パラジウム）やＡｕ（金）、または、その他の材料を配置した構造にすることができる。
また、半田は、Ｐｂフリー半田に限らず、Ｐｂ半田を用いてもよい。
また、Ｚｎ系の材料とは、例えば、ほぼ１００％のＺｎや、フラックスを１０重量％程度含有するＳｎ−Ｚｎ系半田ペースト等である。Ｚｎ系の材料は、成分がほぼ１００％のＺｎである場合に、メッキやスパッタ等によって、また、成分がＳｎ−Ｚｎ系半田ペースト等である場合に、印刷またはメッキによって、端子パッドと半田との間の接合部分の下部、すなわち、端子パッドの直上に配置されている。なお、この発明は、特に、成分がほぼ１００％のＺｎである場合に、ＬＧＡを備えた半導体装置に適用することが可能となる。
第２の発明の半導体装置は、第１の発明の端子パッドと半田の接合構造を備えている。
第３の発明の半導体装置の製造方法は、第２の発明の半導体装置を製造する方法である。第３の発明の半導体装置の製造方法は、下地の上に形成された端子パッドの上に、Ｚｎ系の材料を配置する工程と、Ｚｎ系の材料の上に、半田を配置する工程と、リフロー処理、すなわち、半田をリフローするための加熱処理を行って、端子パッドと半田との間に、端子パッドの成分とＺｎ系の材料との反応生成物層を形成する工程とを有する。
第１の発明の端子パッドと半田の接合構造によれば、端子パッドと半田との間に、端子パッドの成分とＺｎ系の材料との反応生成物層を備えている。
Ｚｎ系の材料は、上述の（１）〜（３）の特性を有している。そのため、この端子パッドと半田の接合構造によれば、端子パッドと半田との間の接合部分の熱ストレスに対する耐性を向上させることができる。これにより、熱ストレスによってクラックが最終的には接合部分に発生するものの、その発生を遅延させることができる。その結果、端子パッドと半田との間の接合の信頼性を従来例よりも向上させることができる。
第２の発明の半導体装置によれば、第１の発明と同様の原理により、端子パッドと半田との間の接合部分の熱ストレスに対する耐性を向上させることができ、これにより、熱ストレスによるクラックが接合部分に発生するのを遅延させることができる。その結果、端子パッドと半田との間の接合の信頼性を従来例よりも向上させることができる。
第３の発明の半導体装置の製造方法によれば、第２の発明の半導体装置を製造することができる。
以下、図を参照して、この発明の実施の形態につき説明する。なお、各図は、各構成要素の形状、大きさおよび配置関係を、この発明を理解できる程度に、概略的に示してあるに過ぎない。よって、この発明は、図示例のみに限定されるものではない。また、各図において、従来例と同様な構成要素（図１１〜図１３参照）については、同一の符号を付し、それらの重複する説明を省略する。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。また、各工程図は、各工程段階で得られた構造体の要部の断面の切り口を示している。また、半導体装置の断面構造は、製品によって異なるので、ここでは、詳細な説明を省略する。
［実施の形態例１］
この発明の端子パッドと半田の接合構造（以下、単に接合構造と称する場合もある）は、下地の上に形成された端子パッド１２０と、半田２４０との間に、端子パッドの成分とＺｎ系の材料との反応生成物層とを備えている（図２（Ｄ）、図６（Ｂ）、図８（Ｄ）、および、図９（Ｂ）参照）。
この発明の接合構造は、端子パッドと半田とがともに半導体装置に設けられている箇所に適用することができる。また、この発明の接合構造は、端子パッドが基板に設けられており、半田が半導体装置に設けられている箇所にも適用することもできる。
以下、実施の形態例１の接合構造につき、この接合構造を有する半導体装置を例にして、詳細に説明する。なお、実施の形態例１は、印刷により、端子パッドの上に、Ｚｎ系の材料（例えばＺｎ系半田ペースト、フラックス含有Ｓｎ−Ｚｎ系半田ペースト、その他）を配置する構成となっている。
＜半導体装置の構成＞
以下、図１を参照して、実施の形態例１の接合構造を有する半導体装置（以下、実施の形態例１の半導体装置と称する）の構成につき説明する。なお、ここでは、半導体装置として、ＢＧＡを備える半導体チップを例にして、説明する。
図１に示すように、実施の形態例１の半導体装置２００は、種々の半導体素子が形成されている領域である下地１０５と、下地１０５の上に形成された導電層１１０と、導電層１１０の上に形成された絶縁層１１５および端子パッド１２０とを備えている。なお、図１中、半導体装置を構成する他の構成要素の図示を省略している。以下、端子パッド１２０として、Ｃｕパッドを例に上げて説明する。なお、Ｃｕパッド１２０の頂面は、絶縁層１１５の上面と同一平面内にある。
図１に示すように、実施の形態例１の半導体装置２００は、Ｃｕパッド１２０の上に、印刷によって、Ｚｎ系の材料２３０を配置している。
なお、Ｚｎ系の材料２３０としては、例えば、フラックスを含有するＳｎ−Ｚｎ系半田（以下、フラックス含有Ｓｎ−Ｚｎ系半田または単にＳｎ−Ｚｎ系半田と称する）、その他がある。ここでは、Ｚｎ系の材料２３０は、例えば、組成の比率がＳｎを９１重量％としＺｎを９重量％とするＳｎ−Ｚｎ系半田ペーストであるものとして、説明する。なお、「Ｓｎ−Ｚｎ系」とは、ＳｎとＺｎとの混合物（以下、Ｓｎ−Ｚｎと称する）そのもの、または、他の材料を数〜数十重量％程度含有するＳｎ−Ｚｎ混合物を意味している。以下、材料名に「系」を付記して表記している場合は、その材料そのもの、または、他の材料を数〜数十重量％程度含有するその材料を意味しているものとする。Ｓｎ−Ｚｎ系半田ペースト２３０としては、フラックスを１０重量％程度含有するものが一般的である。
なお、図１中、ｗはＣｕパッド１２０とＺｎ系の材料２３０の幅を示し、ｈ１はＺｎ系の材料２３０の高さを示している。Ｃｕパッド１２０とＺｎ系の材料２３０の幅ｗは、１００〜４００μｍ程度である。Ｚｎ系の材料２３０の高さｈ１は、１０〜６０μｍ程度である。
Ｚｎ系の材料２３０の上には、Ｐｂフリー半田ボール２４０が搭載される。
なお、Ｐｂフリー半田ボール２４０の材料としては、ＳｎとＡｇとＣｕの混合物を含む半田、すなわち、Ｓｎ−Ａｇ−Ｃｕ系半田が主流となっている。そこで、ここでは、Ｐｂフリー半田ボール２４０をＳｎ−Ａｇ−Ｃｕ系半田ボールとして、説明する。
なお、図１中、Ｈは、Ｐｂフリー半田ボール２４０の直径を示している。Ｐｂフリー半田ボール２４０の直径Ｈは、１００〜４５０μｍ程度である。
＜Ｚｎ系の材料の特性＞
ところで、Ｚｎ系の材料２３０は、既に説明した通り、３つの特性（１）〜（３）を有する。
Ｚｎ系の材料２３０は、上記（１）の特性により、熱ストレスに対する耐性がＣｕ−Ｓｎ反応生成物よりも高い。そのため、Ｚｎ系の材料２３０は、Ｃｕ−Ｓｎ反応生成物よりも、熱ストレスの集中を緩和することができる。
また、Ｚｎ系の材料２３０は、上記（２）の特性により、熱ストレスがＳｎ−Ａｇ−Ｃｕ系半田よりも分散し易い。そのため、Ｚｎ系の材料２３０は、Ｓｎ−Ａｇ−Ｃｕ系半田よりも、熱ストレスの集中を緩和することができる。
さらに、Ｚｎ系の材料２３０は、上記（３）の特性により、他の材料よりも、特に優れて端子パッド１２０を保護することができる。これは、以下の理由による。
すなわち、上記（１）および（２）の特性を満たす材料としては、例えばＭｇ（マグネシウム）等がある。しかしながら、Ｍｇは、酸化性がＺｎ系の材料２３０よりも高いため、端子パッド１２０を保護することができない。これに対して、Ｚｎ系の材料２３０は、酸化性を有しているものの、その酸化性は、Ｍｇよりも低く、端子パッド１２０の保護膜として有効に利用できる程度のものである。そのため、Ｚｎ系の材料２３０は、Ｍｇ等の他の材料よりも、特に優れて端子パッド１２０を保護することができる。
半導体装置２００は、上記（１）〜（３）の特性を有するＺｎ系の材料２３０を、Ｃｕパッド１２０の直上に配置しているので、従来例の半導体装置１００よりも、半導体装置２００の内部の端子パッド１２０と半田２４０との間の接合部分の熱ストレスに対する耐性を向上させることができる。そのため、半導体装置２００は、熱ストレスによってクラックが半導体装置２００の内部の端子パッド１２０と半田２４０との間の接合部分に最終的には発生するものの、その発生を遅延させることができる。その結果、半導体装置２００は、半導体装置２００の内部の端子パッド１２０と半田２４０との間の接合の信頼性を向上させることができる。
＜半導体装置の製造工程＞
以下、図２（Ａ）〜（Ｄ）および図３を参照して、半導体装置２００の製造工程につき説明する。
図２（Ａ）に示すように、半導体装置２００の下地１０５の上に、端子パッド１２０が形成されている構造体を用意する。この構造体は、下地１０５の上に、例えば、配線、その他の所要の導電層１１０が設けられていて、この導電層１１０の上に、Ｃｕパッドが端子パッド１２０として設けられている。さらに、下地１０５の上には、このＣｕパッド１２０の周囲を埋め込む絶縁層１１５が設けられている。Ｃｕパッド１２０の頂面は、絶縁層１１５の上面と同一平面にある。なお、Ｃｕパッド１２０の頂面は、外部に露出しているが、その露出面は、Ｃｕパッド１２０と大気中の酸素とが反応することによって生成された酸化膜（図示せず）によって覆われている。
次に、図２（Ｂ）に示すように、Ｃｕパッド１２０の露出面の上に、印刷によって、Ｚｎ系の材料（ここでは、Ｓｎ−Ｚｎ系半田ペースト）２３０を配置する。これにより、半導体装置２００の端子パッド１２０の直上に、Ｐｂフリー半田ボール（ここでは、Ｓｎ−Ａｇ−Ｃｕ系半田ボール）２４０よりも軟らかいＺｎ系の材料を配置する。なお、Ｓｎ−Ｚｎ系半田ペースト２３０としては、フラックスを１０重量％程度含有するものが一般的である。Ｓｎ−Ｚｎ系半田ペースト２３０は、含有するフラックスにより、Ｃｕパッド１２０の露出面の酸化膜を除去する。
次に、図２（Ｃ）に示すように、Ｚｎ系の材料２３０の上に、Ｐｂフリー半田ボール２４０を搭載する。
次に、図２（Ｄ）に示すように、図３に示す処理温度に沿ってリフロー処理を行って、Ｐｂフリー半田ボール２４０を溶融する。
なお、図３は、リフロー処理時の半導体装置２００の表面の温度を表すグラフ図である。図３中、縦軸は温度を示し、横軸は時間を示し、Ａはリフロー処理時の最高温度を示し、ｔはリフロー処理時の処理時間を示している。リフロー処理時の最高温度Ａは、例えば２３５〜２６０℃（すなわち、２３５℃以上かつ２６０℃以下）程度である。リフロー処理時の処理時間ｔは、１枚あたり４〜５分程度である。
このリフロー処理により、Ｐｂフリー半田ボール２４０は、溶融して、Ｚｎ系の材料２３０とともに、Ｃｕパッド１２０に接合し、ＢＧＡ２５０を形成する。
このとき、Ｚｎ系の材料２３０は、Ｃｕパッド１２０との接合部分でＣｕパッド１２０と反応し、これによって、Ｐｂフリー半田ボール２４０とＣｕパッド１２０との間に、Ｚｎを含有する金属間反応生成物（以下、Ｚｎ含有金属間反応生成物または単に金属間反応生成物と称する）２６０の層を形成する。なお、ここでは、Ｚｎ系の材料２３０の材料がＳｎ−Ｚｎ系半田ペーストであるので、金属間反応生成物２６０として、Ｃｕ−Ｚｎ反応生成物が形成される。
なお、Ｚｎ系の材料２３０は、含有するフラックスの活性力を高めるなどの調整が必要になる場合がある。また、Ｚｎは、酸化し易い金属である。そこで、リフロー処理時は、窒素雰囲気で行う必要がある。
半導体装置２００は、熱ストレスが半田ボール２４０とＣｕパッド１２０との接合部分に集中し易いので、この接合部分に上記（１）〜（３）の特性を有するＺｎ系の材料２３０を配置している。これにより、半導体装置２００は、接合部分の熱ストレスに対する耐性が向上する。
なお、半導体装置２００としては、図２（Ｄ）に示す工程のものを、製品として出荷する。ただし、技術的には、図２（Ｂ）に示す工程のものを、製品として出荷することが可能である。
ところで、Ｚｎ系の材料２３０とＰｂフリー半田ボール２４０の材料を、ともに、Ｓｎ−Ｚｎ反応生成物にする構成も考えられる。すなわち、Ｃｕパッド１２０の上にフラックス含有Ｓｎ−Ｚｎ系ペーストをＺｎ系の材料２３０として印刷し、さらに、フラックス含有Ｓｎ−Ｚｎ系ペーストの上にＳｎ−Ｚｎ半田ボールをＰｂフリー半田ボール２４０として搭載する構成も考えられる。
しかしながら、このような構成は、以下の問題があるため、好ましくない。
すなわち、このような構成は、
（１）Ｓｎ−Ｚｎ反応生成物が、酸化し易い材料であるため、安定した半導体装置２００を製造することができないという問題、および、
（２）Ｚｎ系の材料２３０とＰｂフリー半田ボール２４０とをＳｎ−Ｚｎ反応生成物だけで構成すると、耐湿性、すなわち、高湿の環境下で長期に変質することなく状態を維持する特性が低いため、例えば高温かつ高湿の環境下で半導体装置２００を使用することにより、Ｚｎ系の材料２３０とＰｂフリー半田ボール２４０の中のＺｎが徐々に酸化されてしまい、半田２４０とＣｕパッド１２０との接合強度が低下し易いという問題を有している。
したがって、Ｚｎ系の材料２３０とＰｂフリー半田ボール２４０は、ともに、Ｓｎ−Ｚｎ反応生成物によって構成しないことが好ましい。
Ｚｎ系の材料２３０とＰｂフリー半田ボール２４０の組み合わせとしては、Ｚｎ系の材料２３０をフラックス含有Ｓｎ−Ｚｎ系半田とし、Ｐｂフリー半田ボール２４０をＳｎ−Ａｇ−Ｃｕ系半田とする構成が、上記（１）および（２）の問題を生じないので、最も好ましい。
＜半導体装置の熱ストレスに対する耐性の評価＞
以下、図１、図４、および図５を参照して、半導体装置２００の熱ストレスに対する耐性の評価につき説明する。
半導体装置２００に対しては、以下の手法によって、熱ストレスに対する耐性を評価する。
評価処理は、例えば、Ｃｕパッド１２０とＺｎ系の材料２３０の幅ｗを１００〜４００μｍとし、Ｚｎ系の材料２３０の高さｈ１を４０〜６０μｍとし、Ｐｂフリー半田ボール２４０の直径Ｈを１００〜４５０μｍとする、半導体装置２００に対して行う（図１参照）。
この半導体装置２００を、図４に示すように、基板５００の両面に実装する。なお、図４中、Ｗ１は半導体装置２００の一辺を示している。半導体装置２００の一辺Ｗ１は、例えば６ｍｍ程度である。
次に、基板５００の両面に実装された半導体装置２００を、図５に示す処理温度に沿って、加熱処理と冷却処理を交互に行う。
なお、図５は、加熱処理時および冷却処理時の半導体装置２００の表面の温度を表すグラフ図である。図５中、縦軸は温度を示し、横軸は時間を示し、ａ０は常温（具体的には１５℃）を示し、ａ１は加熱処理時の最高温度を示し、ｂ１は冷却処理時の最低温度を示している。加熱処理時の最高温度ａ１は、＋数百℃、冷却処理時の最低温度ｂ１は、−数十℃である。
評価処理では、加熱処理と冷却処理との組み合わせを１サイクルとし、これを数百〜数千回繰り返す。これによって、半導体装置２００に熱ストレスをかける。
最後に、半導体装置２００内の半田２４０とＣｕパッド１２０との接合部分における、抵抗値の変化を測定する。このとき、接合部分にクラックが入っていれば、抵抗値が正常な半導体装置、すなわち、クラックが入っていない半導体装置よりも大きくなる。
実施の形態例１の半導体装置２００によれば、従来例の半導体装置１００よりも、半導体装置２００の内部のＣｕパッド１２０と半田２４０との接合部分におけるクラックの発生を遅延させることができる。
なお、半導体装置２００は、実際の評価処理では、Ｚｎ系の材料２３０の高さｈ１が４０〜６０μｍの間の場合に、良好な結果を得ることができた。しかしながら、半導体装置２００は、Ｚｎ系の材料２３０の高さｈ１が４０μｍ未満の場合でも、良好な結果を得られる可能性がある。ただし、半導体装置２００は、Ｚｎ系の材料２３０の高さｈ１が小さくなりすぎると、基板との接合における信頼性や耐湿性が低下する傾向にある。基板との接合における信頼性や耐湿性は、半導体装置２００の信頼性を評価する上で最も重要な項目である。そのため、Ｚｎ系の材料２３０の高さｈ１は、小さくなりすぎるのは、好ましくない。また逆に、半導体装置２００は、Ｚｎ系の材料２３０の高さｈ１が６０μｍよりも大きな場合でも、良好な結果を得られる可能性がある。ただし、半導体装置２００は、Ｚｎ系の材料２３０の高さｈ１が大きくなりすぎると、基板との接合における信頼性や耐湿性が低下する傾向にある。そのため、Ｚｎ系の材料２３０の高さｈ１は、大きくなりすぎても、好ましくない。Ｚｎ系の材料２３０の高さｈ１は、許容値を考慮すると、１０〜６０μｍ程度にすると概ねよい。
＜半導体装置の実装構造＞
従来例の接合構造を有する半導体装置の実装構造（以下、従来例の実装構造と称する）は、基板５００の端子パッド（以下、Ｃｕパッドと称する）５２０の上に、半導体装置１００のＢＧＡ１５０を直接搭載していた（図１３（Ａ）参照）。
これに対して、実施の形態例１の接合構造を有する半導体装置の実装構造（以下、実施の形態例１の実装構造と称する）は、基板５００のＣｕパッド５２０の上に、Ｚｎ系の材料を配置し、そのＺｎ系の材料の上に、半導体装置２００のＢＧＡ２５０を搭載する。
以下、図６を参照して、実施の形態例１の実装構造につき説明する。
図６（Ａ）に示すように、基板５００には、Ｃｕパッド５２０とＺｎ系の材料５３０とが予め定められた位置に配置されている。
なお、Ｚｎ系の材料５３０としては、Ｚｎ系の材料２３０と同様に、例えば、フラックスを含有するＳｎ−Ｚｎ系半田（以下、フラックス含有Ｓｎ−Ｚｎ系半田または単にＳｎ−Ｚｎ系半田と称する）、その他がある。ここでは、Ｚｎ系の材料５３０をＳｎ−Ｚｎ系半田ペーストとして、説明する。図６（Ａ）に示す例では、Ｚｎ系の材料（ここでは、フラックス含有Ｓｎ−Ｚｎ系半田ペースト）５３０は、印刷によって、Ｃｕパッド５２０の上に、配置されている。
実施の形態例１の実装構造では、Ｃｕパッド１２０が形成されている側の面とＣｕパッド５２０が形成されている側の面とが対向するように、半導体装置２００と基板５００とを配置する。図６（Ａ）に示す例では、Ｃｕパッド１２０が形成されている側の面を下向きにして、半導体装置２００を基板５００の上に配置している。
このとき、半導体装置２００のＢＧＡ２５０と基板５００のＣｕパッド５２０との間には、Ｚｎ系の材料５３０が配置されている。
この状態で、ＢＧＡ２５０をリフロー処理、すなわち、ＢＧＡ２５０をリフローするための加熱処理を行って、ＢＧＡ２５０を溶融する。
このリフロー処理により、図６（Ｂ）に示すように、ＢＧＡ２５０は、溶融して、Ｚｎ系の材料５３０とともに、Ｃｕパッド５２０に接合する。
このとき、Ｚｎ系の材料５３０は、Ｃｕパッド５２０との接合部分でＣｕパッド５２０と反応し、これによって、ＢＧＡ２５０とＣｕパッド５２０との間に、Ｚｎを含有する金属間反応生成物（以下、Ｚｎ含有金属間反応生成物または単に金属間反応生成物と称する）５５０の層を形成する。なお、ここでは、Ｚｎ系の材料５３０の材料がＳｎ−Ｚｎ系半田ペーストであるので、Ｚｎ含有金属間反応生成物５５０として、Ｃｕ−Ｚｎ反応生成物が形成される。
図６に示す実施の形態例１の実装構造は、上記（１）〜（３）の特性を有するＺｎ系の材料５３０を、半導体装置２００のＢＧＡ２５０と基板５００の端子パッド５２０との間に配置しているので、半導体装置２００のＢＧＡ２５０と基板５００の端子パッド５２０との間の接合部分の熱ストレスに対する耐性を向上させることができる。そのため、この実装構造は、熱ストレスによってクラックが半導体装置２００のＢＧＡ２５０と基板５００の端子パッド５２０との間の接合部分に最終的には発生するものの、その発生を遅延させることができる。その結果、この実装構造は、半導体装置２００のＢＧＡ２５０と基板５００の端子パッド５２０との間の接合の信頼性を向上させることができる。
以上の通り、実施の形態例１の接合構造によれば、半導体装置２００の内部の端子パッド１２０とＢＧＡ２５０、すなわち、溶融したＰｂフリー半田ボール２４０との間の接合の信頼性を従来例の接合構造よりも向上させることができる。
さらに、実施の形態例１の接合構造によれば、基板５００の端子パッド５２０と半導体装置２００のＢＧＡ２５０との間の接合の信頼性を従来例の接合構造よりも向上させることができる。
なお、半導体装置２００の内部の端子パッド１２０とＢＧＡ２５０の間および基板５００の端子パッド５２０と半導体装置２００のＢＧＡ２５０との間の接合の信頼性が従来例の接合構造よりも向上すると、ＢＧＡ２５０を構成するＰｂフリー半田ボール２４０の使用量は、従来例の半導体装置１００よりも少ない量に抑えることができる。そのため、実施の形態例１の接合構造によれば、半導体装置２００を従来例の半導体装置１００よりも薄く製造することができる。
［実施の形態例２］
以下、実施の形態例２の接合構造につき、この接合構造を有する半導体装置を例にして、詳細に説明する。なお、実施の形態例２は、メッキにより、端子パッドの上に、Ｚｎ系の材料（ここでは、Ｚｎ）を配置する構成となっている。
＜半導体装置の構成＞
以下、図７を参照して、実施の形態例２の接合構造を有する半導体装置（以下、実施の形態例２の半導体装置と称する）の構成につき説明する。なお、ここでは、半導体装置として、ＬＧＡを備える半導体チップを例にして、説明する。
実施の形態例１では、半導体装置２００として、ＢＧＡを備える半導体チップを例にして、説明した。この半導体装置２００は、半田端子、すなわち、Ｃｕパッド１２０の露出面からＢＧＡ２５０の先端（図２（Ｄ）参照）までの高さが比較的高く、その高さは例えば０．５ｍｍピッチ端子の場合に２５０μｍ程度である。
これに対し、実施の形態例２では、半導体装置７００として、ＬＧＡを備える半導体チップを例にして、説明する。この半導体装置７００は、半田端子、すなわち、Ｃｕパッド１２０の露出面からＬＧＡ７５０の先端（図８（Ｄ）参照）までの高さが、半導体装置２００の半田端子よりも低く、その高さは１００μｍ以下である。
図７に示すように、実施の形態例２の半導体装置７００は、Ｃｕパッド１２０の上に、メッキによって、Ｚｎ７３０の層を、配置している。
なお、図７中、ｗはＣｕパッド１２０とＺｎ７３０の幅を示し、ｈ２はＺｎ７３０の層の高さを示している。Ｃｕパッド１２０とＺｎ７３０の幅ｗは、１００〜４００μｍ程度である。Ｚｎ７３０の層の高さｈ２は、０．１〜５μｍ程度である。
Ｚｎ７３０の上には、印刷によって、Ｐｂフリー半田ペースト７４０が配置される。
なお、Ｐｂフリー半田ペース７４０の材料としては、Ｓｎ−Ａｇ−Ｃｕ系半田が主流となっている。そこで、ここでは、Ｐｂフリー半田ボール７４０をＳｎ−Ａｇ−Ｃｕ系半田ペーストとして、説明する。
なお、図７中、ｈ３は、Ｐｂフリー半田ペースト７４０の高さを示している。Ｐｂフリー半田ペースト７４０の高さｈ３は、２０〜３０μｍ程度である。
ところで、Ｚｎ７３０は、Ｚｎ系の材料２３０と同様に、実施の形態例１の＜Ｚｎ系の材料の特性＞の章で説明した上記（１）〜（３）の３つの特性を有する。
したがって、半導体装置７００は、実施の形態例１の半導体装置２００と同様の作用効果を奏することができる。
すなわち、半導体装置７００は、半導体装置７００の内部の端子パッド１２０と半田７４０との間の接合部分の熱ストレスによるクラックの発生を遅延させることができる。その結果、半導体装置７００は、半導体装置７００の内部の端子パッド１２０と半田７４０との間の接合の信頼性を向上させることができる。
＜半導体装置の製造工程＞
以下、図８（Ａ）〜（Ｄ）および図３を参照して、半導体装置７００の製造工程につき説明する。
図８（Ａ）に示すように、半導体装置７００の下地１０５の上に、端子パッド１２０が形成されている構造体を用意する。この構造体は、図２（Ａ）に示す半導体装置２００の構造体と同様のものであるので、ここでは、詳細な説明を省略する。
次に、図８（Ｂ）に示すように、Ｃｕパッド１２０の露出面から酸化膜を除去し、その後、Ｃｕパッド１２０の上に、メッキによって、Ｚｎ７３０を配置する。これにより、半導体装置７００の端子パッド１２０の直上に、Ｐｂフリー半田ペースト（ここでは、Ｓｎ−Ａｇ−Ｃｕ系半田ペースト）７４０よりも軟らかいＺｎ系の材料を配置する。
次に、図８（Ｃ）に示すように、Ｚｎ７３０の上に、印刷によって、Ｐｂフリー半田ペースト７４０を配置する。
次に、図８（Ｄ）に示すように、図３に示す処理温度に沿ってリフロー処理を行って、Ｐｂフリー半田ペースト７４０を溶融する。
このリフロー処理により、Ｐｂフリー半田ペースト７４０は、溶融して、Ｚｎ７３０とともに、Ｃｕパッド１２０に接合し、ＬＧＡ７５０を形成する。
このとき、Ｚｎ７３０は、Ｃｕパッド１２０との接合部分でＣｕパッド１２０と反応し、これによって、Ｐｂフリー半田ペースト７４０とＣｕパッド１２０との間に、Ｚｎを含有する金属間反応生成物（以下、Ｚｎ含有金属間反応生成物または単に金属間反応生成物と称する）７６０の層を形成する。なお、ここでは、金属間反応生成物７６０として、Ｃｕ−Ｚｎ反応生成物が形成される。
なお、Ｚｎは、酸化し易い金属である。そこで、リフロー処理時は、窒素雰囲気で行う必要がある。
半導体装置７００は、熱ストレスが半田７４０とＣｕパッド１２０との接合部分に集中し易いので、この接合部分に上記（１）〜（３）の特性Ｚｎ７３０を配置している。これにより、半導体装置７００は、実施の形態例１の半導体装置２００と同様に、接合部分における熱ストレスに対する耐性が向上する。
なお、半導体装置７００としては、図８（Ｂ）に示す工程のものを、製品として出荷することができる。
＜半導体装置の熱ストレスに対する耐性の評価＞
半導体装置７００に対しては、実施の形態例１と同様の手法によって、熱ストレスに対する耐性を評価する。
評価処理は、例えば、０．５ｍｍピッチ端子の場合に、Ｃｕパッド１２０とＺｎ７３０の幅ｗを１００〜４００μｍとし、Ｚｎ７３０の高さｈ２を０．１〜５μｍとし、Ｐｂフリー半田ペースト７４０の印刷高さｈ３を６０〜７０μｍとする、半導体装置７００に対して行う（図７参照）。なお、半田端子の高さは、例えば、０．２ｍｍピッチ端子の場合に、４０μｍ前後で、端子ピッチに応じて変更する場合がある。
実施の形態例２の半導体装置７００によれば、実施の形態例１の半導体装置２００と同様に、従来例の半導体装置１００よりも、半導体装置７００の内部のＣｕパッド１２０と半田７４０との接合部分におけるクラックの発生を遅延させることができる。
＜半導体装置の実装構造＞
以下、図９を参照して、実施の形態例２の接合構造を有する半導体装置の実装構造（以下、実施の形態例２の実装構造と称する）につき説明する。
図９（Ａ）に示すように、基板５００には、Ｃｕパッド５２０が予め定められた位置に配置され、Ｃｕパッド５２０の上には、メッキによって、Ｚｎ５３５の層が配置されている。
実施の形態例２の実装構造では、Ｃｕパッド１２０が形成されている側の面とＣｕパッド５２０が形成されている側の面とが対向するように、半導体装置７００と基板５００とを配置する。図９（Ａ）に示す例では、Ｃｕパッド１２０が形成されている側の面を下向きにして、半導体装置７００を基板５００の上に配置している。
このとき、半導体装置７００のＬＧＡ７５０と基板５００のＣｕパッド５２０との間には、Ｚｎ５３５の層が配置されている。
この状態で、ＬＧＡ７５０をリフロー処理、すなわち、ＬＧＡ７５０をリフローするための加熱処理を行って、ＬＧＡ７５０を溶融する。
このリフロー処理により、図９（Ｂ）に示すように、ＬＧＡ７５０は、溶融して、Ｚｎ５３５とともに、Ｃｕパッド５２０に接合する。
このとき、Ｚｎ５３５は、Ｃｕパッド５２０との接合部分でＣｕパッド５２０と反応し、これによって、ＬＧＡ７５０とＣｕパッド５２０との間に、Ｚｎ含有金属間反応生成物５５０の層を形成する。なお、ここでは、Ｚｎ含有金属間反応生成物５５０として、Ｃｕ−Ｚｎ反応生成物が形成される。
図９に示す実施の形態例２の実装構造は、上記（１）〜（３）の特性を有するＺｎ５３５を、半導体装置７００のＬＧＡ７５０と基板５００の端子パッド５２０との間に配置しているので、半導体装置７００のＬＧＡ７５０と基板５００の端子パッド５２０との間の接合部分の熱ストレスに対する耐性を向上させることができる。そのため、この実装構造は、熱ストレスによってクラックが半導体装置７００のＬＧＡ７５０と基板５００の端子パッド５２０との間の接合部分に最終的には発生するものの、その発生を遅延させることができる。その結果、この実装構造は、半導体装置７００のＬＧＡ７５０と基板５００の端子パッド５２０との間の接合の信頼性を向上させることができる。
以上の通り、実施の形態例２の接合構造によれば、半田端子の高さが実施の形態例１の半導体装置２００よりも低いにもかかわらず、半導体装置７００の内部の端子パッド１２０とＬＧＡ７５０、すなわち、溶融したＰｂフリー半田ペースト７４０との間の接合の信頼性を従来例の接合構造よりも向上させることができる。
さらに、実施の形態例２の接合構造によれば、基板５００の端子パッド５２０と半導体装置７００のＬＧＡ７５０との間の接合の信頼性を従来例の接合構造よりも向上させることができる。
なお、半導体装置７００の内部の端子パッド１２０とＬＧＡ７５０の間および基板５００の端子パッド５２０と半導体装置７００のＬＧＡ７５０との間の接合の信頼性が従来例の接合構造よりも向上すると、ＬＧＡ７５０を構成するＰｂフリー半田ペースト７４０の使用量は、従来例のＬＧＡを備える半導体装置よりも少ない量に抑えることができる。そのため、実施の形態例２の接合構造によれば、半導体装置７００を従来例のＬＧＡを備える半導体装置よりも薄く製造することができる。
なお、実施の形態例２の接合構造は、半田端子の高さが高いＢＧＡを備える半導体装置２００にも適用することができる。しかしながら、メッキによって、Ｚｎ５３５の層を基板５００に予め配置するため、実施の形態例１の実装構造よりも、コストが高くなる。
この発明は、上述の実施の形態例に限定されることなく、この発明の要旨を逸脱しない範囲で種々の変更や変形を行うことができる。
例えば、端子パッドは、様々な材料が重なって構成された多層構造にすることができる。図１０は、半導体装置の変形例の構成図である。図１０に示すように、端子パッドは、Ｃｕパッド１２０の上に、Ｎｉ（ニッケル）１２２を配置し、さらに、その上に、Ｐｄ（パラジウム）１２４を配置した構造にすることができる。なお、Ｐｄ（パラジウム）１２４の代わりに、Ａｕ（金）やその他の材料を配置してもよい。
また、例えば、実施の形態例１の製造方法を、ＬＧＡを備える半導体装置に適用してもよい。なお、この場合の製造工程は、Ｓｎ−Ｚｎ半田ペーストを一度印刷した後、半導体装置をリフロー炉に通す。その後、例えばＳｎ−Ａｇ−Ｃｕ系などのＰｂフリー半田ペーストを印刷して、再度、半導体装置をリフロー炉に通すことになる。ただし、これにより製造されたＬＧＡを備える半導体装置は、実施の形態例２の製造方法により製造されたＬＧＡを備える半導体装置７００よりも、半田端子の高さを低くすることができない。
また、実施の形態例１および２の接合構造は、半田がＰｂ半田であっても、実施することができる。
また、例えば、実施の形態例２のＺｎ５３５の層は、電解メッキ、無電解メッキ、スパッタ、蒸着などの手段によって、形成してもよい。
実施の形態例１の接合構造を有する半導体装置の構成図である。 実施の形態例１の接合構造を有する半導体装置の製造工程図である。 リフロー処理時の温度グラフ図である。 評価処理の説明図（１）である。 評価処理の説明図（２）である。 実施の形態例１の接合構造を有する半導体装置の実装工程図である。 実施の形態例２の接合構造を有する半導体装置の構成図である。 実施の形態例２の接合構造を有する半導体装置の製造工程図である。 実施の形態例２の接合構造を有する半導体装置の実装工程図である。 半導体装置の変形例の構成図である。 従来例の接合構造を有する半導体装置の構成図である。 従来例の接合構造を有する半導体装置の製造工程図である。 従来例の接合構造を有する半導体装置の実装工程図である。
符号の説明
２００ …半導体装置
１０５ …下地
１１０ …導電層
１１５ …絶縁層
１２０ …端子パッド（Ｃｕパッド）
２３０ …Ｚｎ系の材料（フラックス含有Ｓｎ−Ｚｎ系半田ペースト）
２４０ …Ｐｂフリー半田ボール（Ｓｎ−Ａｇ−Ｃｕ系半田ボール）
２５０ …ＢＧＡ
２６０ …Ｚｎ含有金属間反応生成物（Ｃｕ−Ｚｎ）

Claims (9)

  1. 下地の上に形成された端子パッドと、
    半田と、
    前記端子パッドと前記半田との間に、前記端子パッドの成分とＺｎ系の材料との反応生成物層とを備える
    ことを特徴とする端子パッドと半田の接合構造。
  2. 請求項１に記載の端子パッドと半田の接合構造において、
    前記端子パッドと前記半田は、半導体装置に設けられており、
    前記反応生成物層は、前記半導体装置の内部の前記端子パッドと前記半田との間に形成されている
    ことを特徴とする端子パッドと半田の接合構造。
  3. 請求項１に記載の端子パッドと半田の接合構造において、
    前記端子パッドは、基板に設けられており、
    前記半田は、半導体装置に設けられており、
    前記反応生成物層は、前記基板の前記端子パッドと前記半導体装置の前記半田との間に形成されている
    ことを特徴とする端子パッドと半田の接合構造。
  4. 下地の上に形成された端子パッドと、
    半田と、
    前記端子パッドと前記半田との間に、前記端子パッドの成分とＺｎ系の材料との反応生成物層とを備える
    ことを特徴とする半導体装置。
  5. 半導体装置の製造方法において、
    下地の上に形成された端子パッドの上に、Ｚｎ系の材料を配置する工程と、
    前記Ｚｎ系の材料の上に、半田を配置する工程と、
    前記半田をリフローするための加熱処理を行って、前記端子パッドと前記半田との間に、前記端子パッドの成分とＺｎ系の材料との反応生成物層を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記端子パッドの上に、印刷によって前記Ｚｎ系の材料を配置する工程と、
    前記Ｚｎ系の材料の上に、半田ボールを搭載する工程と、
    前記半田ボールをリフローするための加熱処理を行って、前記端子パッドと前記半田ボールとの間に、前記端子パッドの成分とＺｎ系の材料との反応生成物層を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記反応生成物層は、前記端子パッドの成分と、前記端子パッドの上に印刷によって配置された１０〜６０μｍの厚さの前記Ｚｎ系の材料とによって形成されている
    ことを特徴とする半導体装置の製造方法。
  8. 請求項５に記載の半導体装置の製造方法において、
    前記端子パッドの上に、メッキによって前記Ｚｎの材料を配置する工程と、
    前記Ｚｎ系の材料の上に、半田ペーストを印刷する工程と、
    前記半田ペーストをリフローするための加熱処理を行って、前記端子パッドと前記半田ペーストとの間に、前記端子パッドの成分とＺｎ系の材料との反応生成物層を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記反応生成物層は、前記端子パッドの成分と、前記端子パッドの上にメッキによって配置された０．１〜５μｍの厚さのＺｎ系の材料とによって形成されている
    ことを特徴とする半導体装置の製造方法。
JP2005288270A 2005-09-30 2005-09-30 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法 Pending JP2007103462A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005288270A JP2007103462A (ja) 2005-09-30 2005-09-30 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
KR1020060091352A KR20070037325A (ko) 2005-09-30 2006-09-20 단자 패드와 땜납의 접합 구조, 당해 접합 구조를 갖는반도체 장치, 및 그 반도체 장치의 제조 방법
CNB200610154045XA CN100550363C (zh) 2005-09-30 2006-09-20 端子焊盘与焊料的键合构造、具有该键合构造的半导体器件和该半导体器件的制造方法
US11/523,657 US7436073B2 (en) 2005-09-30 2006-09-20 Junction structure for a terminal pad and solder, and semiconductor device having the same
US12/230,905 US7947593B2 (en) 2005-09-30 2008-09-08 Method of manufacturing a semiconductor device having an intermetallic terminal pad and solder junction structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005288270A JP2007103462A (ja) 2005-09-30 2005-09-30 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007103462A true JP2007103462A (ja) 2007-04-19

Family

ID=37959339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005288270A Pending JP2007103462A (ja) 2005-09-30 2005-09-30 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法

Country Status (4)

Country Link
US (2) US7436073B2 (ja)
JP (1) JP2007103462A (ja)
KR (1) KR20070037325A (ja)
CN (1) CN100550363C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467718B (zh) * 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
IN2014DN07833A (ja) * 2012-03-20 2015-04-24 Alpha Metals
KR102510801B1 (ko) * 2015-04-03 2023-03-17 인텔 코포레이션 Cu 표면 마감 상의 zn 도핑된 솔더들을 가지는 반도체 디바이스 및 솔더 인터커넥트를 형성하는 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258131A (ja) * 1991-02-13 1992-09-14 Fujitsu Ltd 半田バンプ形成方法及び半田ボール
JP2001094004A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JP2001093929A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置およびその製造方法
JP2001298051A (ja) * 2000-04-17 2001-10-26 Tamura Seisakusho Co Ltd はんだ接続部
JP2001298111A (ja) * 2000-04-12 2001-10-26 Sharp Corp 半導体装置、その実装構造およびその実装方法
JP2001313458A (ja) * 2000-04-28 2001-11-09 Mec Kk 電極表面処理法
JP2001335962A (ja) * 2000-05-26 2001-12-07 Mec Kk 電極の表面処理法
JP2002016211A (ja) * 2000-06-29 2002-01-18 Fujitsu Ltd 電子回路モジュールおよび回路ユニット
JP2002185130A (ja) * 2000-12-11 2002-06-28 Fujitsu Ltd 電子回路装置及び電子部品
JP2002261105A (ja) * 2000-06-12 2002-09-13 Hitachi Ltd 電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261624A (ja) * 1997-03-19 1998-09-29 Nec Corp エッチング方法及び多層配線構造
US6281046B1 (en) * 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP2003317413A (ja) * 2002-04-26 2003-11-07 Hitachi Ltd ディスク装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258131A (ja) * 1991-02-13 1992-09-14 Fujitsu Ltd 半田バンプ形成方法及び半田ボール
JP2001094004A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JP2001093929A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体装置およびその製造方法
JP2001298111A (ja) * 2000-04-12 2001-10-26 Sharp Corp 半導体装置、その実装構造およびその実装方法
JP2001298051A (ja) * 2000-04-17 2001-10-26 Tamura Seisakusho Co Ltd はんだ接続部
JP2001313458A (ja) * 2000-04-28 2001-11-09 Mec Kk 電極表面処理法
JP2001335962A (ja) * 2000-05-26 2001-12-07 Mec Kk 電極の表面処理法
JP2002261105A (ja) * 2000-06-12 2002-09-13 Hitachi Ltd 電子機器
JP2002016211A (ja) * 2000-06-29 2002-01-18 Fujitsu Ltd 電子回路モジュールおよび回路ユニット
JP2002185130A (ja) * 2000-12-11 2002-06-28 Fujitsu Ltd 電子回路装置及び電子部品

Also Published As

Publication number Publication date
US7436073B2 (en) 2008-10-14
US20070096339A1 (en) 2007-05-03
US7947593B2 (en) 2011-05-24
CN100550363C (zh) 2009-10-14
KR20070037325A (ko) 2007-04-04
US20090017610A1 (en) 2009-01-15
CN1941350A (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
TWI230105B (en) Solder
TWI233684B (en) Electronic device
TWI505899B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
JP5614507B2 (ja) Ｓｎ−Ｃｕ系鉛フリーはんだ合金
JP2002307188A (ja) Ｚｎ−Ａｌ系はんだを用いた製品
US9773721B2 (en) Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part
JP2011138968A (ja) 面実装部品のはんだ付け方法および面実装部品
JPWO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JP2006269903A (ja) 半導体装置用リードフレーム
JP2006066716A (ja) 半導体装置
WO2014115858A1 (ja) 配線基板およびその製造方法
JP2003230980A (ja) 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
JP2002261104A (ja) 半導体装置および電子機器
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2010099736A (ja) 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品
JP2005340268A (ja) トランジスタパッケージ
JP2007103462A (ja) 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP2007123577A (ja) 半導体装置
JP6784053B2 (ja) 電子装置の製造方法
JP2009158725A (ja) 半導体装置およびダイボンド材
JP2008034514A (ja) 半導体装置
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
JP2000101014A (ja) 半導体装置
JP2019076946A (ja) 鉛フリーはんだ合金、及び、電子回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110510