JP2002016211A - 電子回路モジュールおよび回路ユニット - Google Patents
電子回路モジュールおよび回路ユニットInfo
- Publication number
- JP2002016211A JP2002016211A JP2000196925A JP2000196925A JP2002016211A JP 2002016211 A JP2002016211 A JP 2002016211A JP 2000196925 A JP2000196925 A JP 2000196925A JP 2000196925 A JP2000196925 A JP 2000196925A JP 2002016211 A JP2002016211 A JP 2002016211A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- electrode
- solder
- layer
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 鉛フリーはんだを用いてフリップチップ接合
により接続される半導体チップにおいて、実装時の繰り
返し加熱による接続の信頼性低下を防止する電子回路モ
ジュールを提供することを目的とする。 【解決手段】 半導体チップ２は、ＮｉまたはＮｉ合金
からなる第一の電極４を有し、第一の電極４は表面にＳ
ｎ基合金である合金Ａからなるはんだバンプ３を有し、
モジュール基板５は、ＮｉまたはＮｉ合金からなる第二
の電極８を有し、第二の電極８は表面にＺｎを含むＳｎ
基合金である合金Ｂからなるはんだバンプ６を有し、合
金Ｂの融点は合金Ａの融点よりも低く、合金Ａと合金Ｂ
の接合後のはんだは、Ｎｉと合金化するように構成す
る。
により接続される半導体チップにおいて、実装時の繰り
返し加熱による接続の信頼性低下を防止する電子回路モ
ジュールを提供することを目的とする。 【解決手段】 半導体チップ２は、ＮｉまたはＮｉ合金
からなる第一の電極４を有し、第一の電極４は表面にＳ
ｎ基合金である合金Ａからなるはんだバンプ３を有し、
モジュール基板５は、ＮｉまたはＮｉ合金からなる第二
の電極８を有し、第二の電極８は表面にＺｎを含むＳｎ
基合金である合金Ｂからなるはんだバンプ６を有し、合
金Ｂの融点は合金Ａの融点よりも低く、合金Ａと合金Ｂ
の接合後のはんだは、Ｎｉと合金化するように構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器の高密度
な実装に必要な、はんだ電極を有する半導体チップのモ
ジュール基板への搭載方法に関し、特に近年の地球環境
問題に鑑み、有害な鉛を含まないいわゆる鉛フリーはん
だによる接合方法に係わる。
な実装に必要な、はんだ電極を有する半導体チップのモ
ジュール基板への搭載方法に関し、特に近年の地球環境
問題に鑑み、有害な鉛を含まないいわゆる鉛フリーはん
だによる接合方法に係わる。
【０００２】近年、半導体の微細化・高集積化に伴う電
極端子数の増加に対応するため、従来のＱＦＰ（Quad F
lat Package)やＳＯＰ（Small Outline Package)などの
周辺部に電極リードピンを有する半導体パッケージに代
わり、パッケージの裏面に格子状にはんだバンプを配置
したいわゆるＢＧＡ(Ball Grid Array) パッケージが実
用化されている。なお、電極上にはんだを形成した突起
電極のうち、比較的大きいものをはんだボール、小さい
ものをはんだバンプと呼ぶ傾向がみられるが、定義が明
確ではないためここでは一括してはんだバンプと呼ぶこ
ととする。
極端子数の増加に対応するため、従来のＱＦＰ（Quad F
lat Package)やＳＯＰ（Small Outline Package)などの
周辺部に電極リードピンを有する半導体パッケージに代
わり、パッケージの裏面に格子状にはんだバンプを配置
したいわゆるＢＧＡ(Ball Grid Array) パッケージが実
用化されている。なお、電極上にはんだを形成した突起
電極のうち、比較的大きいものをはんだボール、小さい
ものをはんだバンプと呼ぶ傾向がみられるが、定義が明
確ではないためここでは一括してはんだバンプと呼ぶこ
ととする。
【０００３】はんだバンプとしては、Ｓｎ−Ｐｂ共晶は
んだやＳｎ−Ｐｂ共晶はんだに少量のＡｇやＧｅを添加
した融点１８３℃近辺のはんだが用いられている。
んだやＳｎ−Ｐｂ共晶はんだに少量のＡｇやＧｅを添加
した融点１８３℃近辺のはんだが用いられている。
【０００４】はんだバンプは、また、半導体集積回路の
チップ（ベアチップともいい、以降半導体チップと呼
ぶ）を、直接モジュール基板上にフェイスダウンで実装
する、いわゆるフリップチップ実装においても用いられ
ており、半導体チップの表面にはんだバンプを格子状に
形成したものが用いられている。なお、モジュール基板
とは、一つあるいは複数個の機能を有する電子回路を形
成する基板を意味している。
チップ（ベアチップともいい、以降半導体チップと呼
ぶ）を、直接モジュール基板上にフェイスダウンで実装
する、いわゆるフリップチップ実装においても用いられ
ており、半導体チップの表面にはんだバンプを格子状に
形成したものが用いられている。なお、モジュール基板
とは、一つあるいは複数個の機能を有する電子回路を形
成する基板を意味している。
【０００５】はんだバンプを用い、半導体チップをモジ
ュール基板上に複数搭載したモジュール（ＭＣＭ：Mult
i Chip Module)とすることで信号遅延の短縮が図れるこ
とから、はんだバンプは高速コンピュータの分野で採用
されている。
ュール基板上に複数搭載したモジュール（ＭＣＭ：Mult
i Chip Module)とすることで信号遅延の短縮が図れるこ
とから、はんだバンプは高速コンピュータの分野で採用
されている。
【０００６】また、樹脂パッケージ内における半導体チ
ップとパッケージとの内部接続においてもワイヤボンデ
ィングに換えてはんだバンプが採用されつつあり、ピン
数の多いパッケージなどで既に実用化されている。
ップとパッケージとの内部接続においてもワイヤボンデ
ィングに換えてはんだバンプが採用されつつあり、ピン
数の多いパッケージなどで既に実用化されている。
【０００７】ところで、これまでのはんだバンプとして
は、鉛系高温はんだ（例えばＰｂ−５Ｓｎなど）が用い
られてきた。これは、鉛系高温はんだを用いることで、
表面実装部品をモジュール基板または半導体チップを取
り付ける基板であるマザーボードにＳｎ−Ｐｂ共晶はん
だで搭載する際に、樹脂パッケージやＭＣＭ内部のはん
だバンプの溶融を防ぐという効果があるからである。
は、鉛系高温はんだ（例えばＰｂ−５Ｓｎなど）が用い
られてきた。これは、鉛系高温はんだを用いることで、
表面実装部品をモジュール基板または半導体チップを取
り付ける基板であるマザーボードにＳｎ−Ｐｂ共晶はん
だで搭載する際に、樹脂パッケージやＭＣＭ内部のはん
だバンプの溶融を防ぐという効果があるからである。
【０００８】一方、鉛系高温はんだの接合には３５０℃
もの高温が必要である。ＭＣＭのマザーボードには、熱
膨張率が小さく、耐熱性に優れたセラミックスが使用さ
れてきたが、最近では、より安価なガラスエポキシ板等
をコア材とする樹脂製のマザーボードを適用したいとの
ニーズが高まってきている。
もの高温が必要である。ＭＣＭのマザーボードには、熱
膨張率が小さく、耐熱性に優れたセラミックスが使用さ
れてきたが、最近では、より安価なガラスエポキシ板等
をコア材とする樹脂製のマザーボードを適用したいとの
ニーズが高まってきている。
【０００９】しかし、樹脂製のマザーボードは３５０℃
もの高温には耐えられない。そこで、マザーボード側に
Ｓｎ−Ｐｂ共晶はんだバンプを形成しておき、これに半
導体チップ側の鉛系のはんだバンプを押しつけて、共晶
はんだの融点以上に加熱して接続する方法も開発されて
いる。
もの高温には耐えられない。そこで、マザーボード側に
Ｓｎ−Ｐｂ共晶はんだバンプを形成しておき、これに半
導体チップ側の鉛系のはんだバンプを押しつけて、共晶
はんだの融点以上に加熱して接続する方法も開発されて
いる。
【００１０】
【従来の技術】近年、酸性雨の拡大に伴い、鉛を含む廃
棄物からの鉛イオンの溶け出し量が増加し、地下水の汚
染が問題になってきている。１９８０年代後半、国民の
多くが地下水を飲料水としている米国で大規模な調査が
行われ、水源の鉛汚染が深刻な状況にあることが明らか
になった。
棄物からの鉛イオンの溶け出し量が増加し、地下水の汚
染が問題になってきている。１９８０年代後半、国民の
多くが地下水を飲料水としている米国で大規模な調査が
行われ、水源の鉛汚染が深刻な状況にあることが明らか
になった。
【００１１】鉛汚染の原因の一つが廃電子製品のはんだ
からの溶出である。電子機器における鉛使用量の削減
は、今後、地球環境保護の観点から避けて通れない課題
であり、鉛を含まない代替はんだ材料の調査や接合技術
の開発が進められている。
からの溶出である。電子機器における鉛使用量の削減
は、今後、地球環境保護の観点から避けて通れない課題
であり、鉛を含まない代替はんだ材料の調査や接合技術
の開発が進められている。
【００１２】例えば、米国ではＮＣＭＳ（National Cen
ter for Manufacturing Science)を中心とするコンソー
シアムが、1992年から96年にかけて候補材料の評価を実
施した。ＮＣＭＳのファイナルレポート（１９９７年８
月発行）によれば、挿入実装部品を搭載するためのフロ
ーソルダリングおよび表面実装部品を搭載するためのリ
フローソルダリング用の鉛フリーはんだ材料が詳細に検
討されている。日本においても同様に、例えば回路実装
学会や溶接学会において鉛フリーはんだの研究発表が活
発に行われている。
ter for Manufacturing Science)を中心とするコンソー
シアムが、1992年から96年にかけて候補材料の評価を実
施した。ＮＣＭＳのファイナルレポート（１９９７年８
月発行）によれば、挿入実装部品を搭載するためのフロ
ーソルダリングおよび表面実装部品を搭載するためのリ
フローソルダリング用の鉛フリーはんだ材料が詳細に検
討されている。日本においても同様に、例えば回路実装
学会や溶接学会において鉛フリーはんだの研究発表が活
発に行われている。
【００１３】これらの研究報告においては、いずれもリ
ードピンを有する部品の搭載技術が中心であったが、こ
こにきてＢＧＡのようなはんだバンプを有する部品に関
する研究、報告がなされるようになってきた。
ードピンを有する部品の搭載技術が中心であったが、こ
こにきてＢＧＡのようなはんだバンプを有する部品に関
する研究、報告がなされるようになってきた。
【００１４】ＢＧＡなど、はんだバンプを有する部品の
鉛フリー化は、鉛フリーはんだ材料が一本化されていな
いこともあり、非常に難しい問題である。先のＮＣＭＳ
のレポートや、日本電子工業振興協会の「鉛フリーはん
だのロードマップ」（９８年２月月報）でも明らかにさ
れているように、Ｓｎ−Ｐｂ共晶系をそのまま代替でき
る材料はない。
鉛フリー化は、鉛フリーはんだ材料が一本化されていな
いこともあり、非常に難しい問題である。先のＮＣＭＳ
のレポートや、日本電子工業振興協会の「鉛フリーはん
だのロードマップ」（９８年２月月報）でも明らかにさ
れているように、Ｓｎ−Ｐｂ共晶系をそのまま代替でき
る材料はない。
【００１５】このため、ＮＣＭＳや電子協によって推奨
されているのは、融点の異なるものとしてＳｎ−Ａｇ共
晶（融点２２１℃）やＳｎ−Ａｇ共晶にＢｉを少量添加
したもの（融点２１０℃近辺）、Ｓｎ−Ｚｎ共晶（融点
１９９℃）やＳｎ−Ｚｎ共晶にＢｉを少量添加したもの
（融点１９０℃近辺）、Ｓｎ−Ｂｉ共晶（融点１３８
℃）などである。
されているのは、融点の異なるものとしてＳｎ−Ａｇ共
晶（融点２２１℃）やＳｎ−Ａｇ共晶にＢｉを少量添加
したもの（融点２１０℃近辺）、Ｓｎ−Ｚｎ共晶（融点
１９９℃）やＳｎ−Ｚｎ共晶にＢｉを少量添加したもの
（融点１９０℃近辺）、Ｓｎ−Ｂｉ共晶（融点１３８
℃）などである。
【００１６】製品の耐熱性を優先する場合にはＳｎ−Ａ
ｇ共晶系を、リフローはんだ付け時の部品の熱損傷防止
を優先する場合にはＳｎ−Ｚｎ共晶系やＳｎ−Ｂｉ系を
というように、はんだ材料を使い分けていく必要があ
る。しかし、ここにきてＳｎ−Ａｇ共晶系が、部品の電
極の鉛フリー化を待たずに採用できることや、いわゆる
「高温はんだ」としての実績から、製品適用が一部で始
まっている。これを受けた形でＢＧＡやＣＳＰなどのは
んだバンプにもＳｎ−Ａｇ共晶系を用いた研究事例（例
えば、第６回エレクトロニクスにおける接合・実装技
術、Ｐ２２３〜２２８）が報告されるようになってき
た。
ｇ共晶系を、リフローはんだ付け時の部品の熱損傷防止
を優先する場合にはＳｎ−Ｚｎ共晶系やＳｎ−Ｂｉ系を
というように、はんだ材料を使い分けていく必要があ
る。しかし、ここにきてＳｎ−Ａｇ共晶系が、部品の電
極の鉛フリー化を待たずに採用できることや、いわゆる
「高温はんだ」としての実績から、製品適用が一部で始
まっている。これを受けた形でＢＧＡやＣＳＰなどのは
んだバンプにもＳｎ−Ａｇ共晶系を用いた研究事例（例
えば、第６回エレクトロニクスにおける接合・実装技
術、Ｐ２２３〜２２８）が報告されるようになってき
た。
【００１７】一方で、フリップチップ接合を用いて半導
体チップをモジュール基板に接合する場合、実装工程に
おいて少なくとも２〜３回の熱履歴がはんだバンプの接
続部に加わることになる。
体チップをモジュール基板に接合する場合、実装工程に
おいて少なくとも２〜３回の熱履歴がはんだバンプの接
続部に加わることになる。
【００１８】まず、半導体チップをモジュール基板に接
合するときの加熱、次いで半導体チップをモジュール基
板に搭載したモジュールをマザーボードに搭載する際の
加熱があり、さらに近年の高密度実装においては両面実
装が一般的になりつつあるので、この場合にはさらにマ
ザーボードの反対面に部品を搭載するための加熱が加わ
ることになる。
合するときの加熱、次いで半導体チップをモジュール基
板に搭載したモジュールをマザーボードに搭載する際の
加熱があり、さらに近年の高密度実装においては両面実
装が一般的になりつつあるので、この場合にはさらにマ
ザーボードの反対面に部品を搭載するための加熱が加わ
ることになる。
【００１９】このように、はんだバンプの接合部は繰り
返し熱印加を受けるため、接合界面においていわゆる
「電極食われ」が生じ、接続部の信頼性が著しく低下し
てしまうことになる。
返し熱印加を受けるため、接合界面においていわゆる
「電極食われ」が生じ、接続部の信頼性が著しく低下し
てしまうことになる。
【００２０】
【発明が解決しようとする課題】半導体チップ側および
マザーボード側の電極は、一般にＣｕやＮｉを含むの
で、はんだバンプはＣｕやＮｉと接合することになる。
したがって、はんだバンプと電極が接合された場合、接
合界面にはＳｎと電極材料であるＣｕやＮｉとの金属間
化合物、例えばＳｎ−Ｃｕ化合物、Ｓｎ−Ｎｉ化合物が
生成していることになる。
マザーボード側の電極は、一般にＣｕやＮｉを含むの
で、はんだバンプはＣｕやＮｉと接合することになる。
したがって、はんだバンプと電極が接合された場合、接
合界面にはＳｎと電極材料であるＣｕやＮｉとの金属間
化合物、例えばＳｎ−Ｃｕ化合物、Ｓｎ−Ｎｉ化合物が
生成していることになる。
【００２１】このため、上記のように繰り返し熱ストレ
スが加わると、接合界面においてＳｎの拡散反応が進行
し、結果として電極食われを生じやすい。半導体チップ
の接合部におけるこのような現象は接続不良の原因とな
るため、是非とも回避したい問題である。
スが加わると、接合界面においてＳｎの拡散反応が進行
し、結果として電極食われを生じやすい。半導体チップ
の接合部におけるこのような現象は接続不良の原因とな
るため、是非とも回避したい問題である。
【００２２】鉛フリーはんだの場合、半導体チップをモ
ジュール基板に接続するはんだと、モジュールをマザー
ボードに接続するはんだは、共にＳｎ−Ａｇ共晶系のも
のを用いる場合が頻繁に生じることになり、はんだが同
一になる、あるいは融点の極めて近いはんだとなる可能
性が高い。この場合、半導体チップの接続部が繰り返し
熱印加される毎にはんだバンプの溶融が発生することに
なり、上記の電極食われの問題はますます深刻になる。
ジュール基板に接続するはんだと、モジュールをマザー
ボードに接続するはんだは、共にＳｎ−Ａｇ共晶系のも
のを用いる場合が頻繁に生じることになり、はんだが同
一になる、あるいは融点の極めて近いはんだとなる可能
性が高い。この場合、半導体チップの接続部が繰り返し
熱印加される毎にはんだバンプの溶融が発生することに
なり、上記の電極食われの問題はますます深刻になる。
【００２３】したがって本発明は、鉛フリーはんだを用
いてフリップチップ接合により接続される半導体チップ
において、実装時の繰り返し加熱による接続の信頼性低
下を防止する電子回路モジュールを提供することにあ
る。
いてフリップチップ接合により接続される半導体チップ
において、実装時の繰り返し加熱による接続の信頼性低
下を防止する電子回路モジュールを提供することにあ
る。
【００２４】
【課題を解決するための手段】本発明者らが課題を解決
するために鋭意検討を行った結果、上に述べた課題は、
本発明の第一の発明の〔請求項１〕によれば、半導体チ
ップとモジュール基板とを有し、該半導体チップは、Ｎ
ｉまたはＮｉ合金からなる第一の電極を有し、該第一の
電極は、表面にＳｎ基合金である合金Ａからなるはんだ
バンプを有し、該モジュール基板は、ＮｉまたはＮｉ合
金からなる第二の電極を有し、該第二の電極は、表面に
Ｚｎを含むＳｎ基合金である合金Ｂからなるはんだバン
プを有し、該合金Ｂの融点は、該合金Ａの融点よりも低
く、該合金Ａと該合金Ｂとが溶融接合したはんだは、Ｎ
ｉと合金化してなる電子回路モジュールとすることで達
成される。
するために鋭意検討を行った結果、上に述べた課題は、
本発明の第一の発明の〔請求項１〕によれば、半導体チ
ップとモジュール基板とを有し、該半導体チップは、Ｎ
ｉまたはＮｉ合金からなる第一の電極を有し、該第一の
電極は、表面にＳｎ基合金である合金Ａからなるはんだ
バンプを有し、該モジュール基板は、ＮｉまたはＮｉ合
金からなる第二の電極を有し、該第二の電極は、表面に
Ｚｎを含むＳｎ基合金である合金Ｂからなるはんだバン
プを有し、該合金Ｂの融点は、該合金Ａの融点よりも低
く、該合金Ａと該合金Ｂとが溶融接合したはんだは、Ｎ
ｉと合金化してなる電子回路モジュールとすることで達
成される。
【００２５】すなわち、モジュール基板の第二の電極上
に供給する合金ＢをＺｎを含有するものとし、かつ融点
が半導体チップの第一の電極上に形成された合金Ａの融
点よりも低いものとしておく。
に供給する合金ＢをＺｎを含有するものとし、かつ融点
が半導体チップの第一の電極上に形成された合金Ａの融
点よりも低いものとしておく。
【００２６】半導体チップとモジュール基板の接続時
に、合金Ｂと合金Ａを圧着した状態から加熱を行うと、
まず合金Ｂが溶けて、合金Ａが溶融した合金Ｂに侵入す
ることになる。このとき、合金Ｂの表面酸化膜は、合金
Ａのバンプにより機械的にバンプ周辺部へと排掃され
る。その後さらに接続部の温度が上昇すると、合金Ａの
バンプも溶融して、合金Ｂと一体化する。したがって、
あらかじめ合金Ａおよび合金Ｂの組成、供給量を調整し
ておくことで一体化したはんだバンプは所望の組成とな
り、さらに第一の電極および第二の電極のＮｉまたはＮ
ｉ合金と合金化することになる。
に、合金Ｂと合金Ａを圧着した状態から加熱を行うと、
まず合金Ｂが溶けて、合金Ａが溶融した合金Ｂに侵入す
ることになる。このとき、合金Ｂの表面酸化膜は、合金
Ａのバンプにより機械的にバンプ周辺部へと排掃され
る。その後さらに接続部の温度が上昇すると、合金Ａの
バンプも溶融して、合金Ｂと一体化する。したがって、
あらかじめ合金Ａおよび合金Ｂの組成、供給量を調整し
ておくことで一体化したはんだバンプは所望の組成とな
り、さらに第一の電極および第二の電極のＮｉまたはＮ
ｉ合金と合金化することになる。
【００２７】この際、Ｚｎが選択的にＮｉまたはＮｉ合
金と反応するために、接合界面には拡散反応により成長
しやすいＳｎ−Ｎｉ化合物ではなく、Ｚｎ−Ｎｉ化合物
が形成される。このＺｎ−Ｎｉ化合物は熱ストレスによ
る成長がＳｎ−Ｎｉ化合物に比較して極めて遅く、多数
回の熱履歴によっても接合部の信頼性の低下を招かない
という効果がある。
金と反応するために、接合界面には拡散反応により成長
しやすいＳｎ−Ｎｉ化合物ではなく、Ｚｎ−Ｎｉ化合物
が形成される。このＺｎ−Ｎｉ化合物は熱ストレスによ
る成長がＳｎ−Ｎｉ化合物に比較して極めて遅く、多数
回の熱履歴によっても接合部の信頼性の低下を招かない
という効果がある。
【００２８】次いで、上に述べた課題は、本発明の第二
の発明の〔請求項２〕によれば、合金Ａは、９０重量％
を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少な
くとも一方とを含むＳｎ基合金である電子回路モジュー
ルとすることで達成される。
の発明の〔請求項２〕によれば、合金Ａは、９０重量％
を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少な
くとも一方とを含むＳｎ基合金である電子回路モジュー
ルとすることで達成される。
【００２９】合金ＡのＡｇまたはＣｕの含有量が２〜５
重量％であるのは、Ｓｎ−Ａｇ共晶系の共晶点が３．５
重量％Ａｇであるので、含有量を２〜５重量％とするこ
とで融点が２２０℃付近となり、合金Ｂよりも高めにす
ることができ、かつ合金Ｂと合金Ａとが溶融接合したは
んだはＺｎを１〜５重量％含むＳｎ基合金とすることが
できるからである。
重量％であるのは、Ｓｎ−Ａｇ共晶系の共晶点が３．５
重量％Ａｇであるので、含有量を２〜５重量％とするこ
とで融点が２２０℃付近となり、合金Ｂよりも高めにす
ることができ、かつ合金Ｂと合金Ａとが溶融接合したは
んだはＺｎを１〜５重量％含むＳｎ基合金とすることが
できるからである。
【００３０】次いで、上に述べた課題は、本発明の第三
の発明の〔請求項３〕によれば、合金Ｂは、２〜１０重
量％のＺｎと７０〜９５重量％のＳｎとを含むＳｎ合金
である電子回路モジュールとすることで達成される。
の発明の〔請求項３〕によれば、合金Ｂは、２〜１０重
量％のＺｎと７０〜９５重量％のＳｎとを含むＳｎ合金
である電子回路モジュールとすることで達成される。
【００３１】すなわち、合金Ｂの組成をこの成分とする
ことで、融点が１９０〜２１０℃付近のはんだとするこ
とができる。
ことで、融点が１９０〜２１０℃付近のはんだとするこ
とができる。
【００３２】合金ＢのＺｎの含有量が２〜１０重量％で
あるのは、Ｚｎが２重量％以上であれば、Ｓｎ−Ｚｎ共
晶系の液相線を下げる効果があり、１０重量％以上では
はんだの反応性が大きくなるからである。
あるのは、Ｚｎが２重量％以上であれば、Ｓｎ−Ｚｎ共
晶系の液相線を下げる効果があり、１０重量％以上では
はんだの反応性が大きくなるからである。
【００３３】次いで、上に述べた課題は、本発明の第四
の発明の〔請求項４〕によれば、合金Ａと合金Ｂとが溶
融接合したはんだは、０．５〜５．０重量％のＺｎを含
むＳｎ基合金はんだとする電子回路モジュールとするこ
とで達成される。
の発明の〔請求項４〕によれば、合金Ａと合金Ｂとが溶
融接合したはんだは、０．５〜５．０重量％のＺｎを含
むＳｎ基合金はんだとする電子回路モジュールとするこ
とで達成される。
【００３４】すなわち、Ｚｎを最終的に０．５重量％以
上とすることで、十分なＺｎ−Ｎｉ層が形成される。Ｚ
ｎが５重量％以上では、接合後のはんだの融点が下がっ
てしまい、階層接合に適した融点が保てなくなる。
上とすることで、十分なＺｎ−Ｎｉ層が形成される。Ｚ
ｎが５重量％以上では、接合後のはんだの融点が下がっ
てしまい、階層接合に適した融点が保てなくなる。
【００３５】はんだバンプの大きさは、半導体チップの
はんだバンプのほうが大きく、例えばモジュール基板の
はんだの４〜５倍の体積であるのが一般的である。この
ため、合金Ｂの亜鉛の含有量を２〜１０重量％とした。
はんだバンプのほうが大きく、例えばモジュール基板の
はんだの４〜５倍の体積であるのが一般的である。この
ため、合金Ｂの亜鉛の含有量を２〜１０重量％とした。
【００３６】次いで、上に述べた課題は、本発明の第五
の発明の〔請求項５〕によれば、第一の電極と合金Ａと
が溶融接合した第一の界面は、Ｓｎ−Ｎｉ層およびＺｎ
−Ｎｉ層を有し、第二の電極と合金Ｂとが溶融接合した
第二の界面は、Ｚｎ−Ｎｉ層を有する電子回路モジュー
ルとすることで達成される。
の発明の〔請求項５〕によれば、第一の電極と合金Ａと
が溶融接合した第一の界面は、Ｓｎ−Ｎｉ層およびＺｎ
−Ｎｉ層を有し、第二の電極と合金Ｂとが溶融接合した
第二の界面は、Ｚｎ−Ｎｉ層を有する電子回路モジュー
ルとすることで達成される。
【００３７】すなわち、第一の電極と合金Ａとが溶融接
合した第一の界面および第二の電極と合金Ｂとが溶融接
合した第二の界面にＺｎ−Ｎｉ層を形成することで、繰
り返し熱履歴が生じても電極食われが発生しなくなるか
らである。
合した第一の界面および第二の電極と合金Ｂとが溶融接
合した第二の界面にＺｎ−Ｎｉ層を形成することで、繰
り返し熱履歴が生じても電極食われが発生しなくなるか
らである。
【００３８】次いで、上に述べた課題は、本発明の第六
の発明の〔請求項６〕によれば、第一の電極は、最下層
から順にＡｌ層、Ｔｉ層、Ｎｉ層で構成され、Ｎｉ層
は、表面がＡｕまたはＰｄの少なくとも一方で被覆され
ている電子回路モジュールとすることで達成される。
の発明の〔請求項６〕によれば、第一の電極は、最下層
から順にＡｌ層、Ｔｉ層、Ｎｉ層で構成され、Ｎｉ層
は、表面がＡｕまたはＰｄの少なくとも一方で被覆され
ている電子回路モジュールとすることで達成される。
【００３９】すなわち、Ａｌ電極を用いる場合には、は
んだとの接合界面が熱履歴によって信頼性が低下しない
ようにするためには、ＮｉまたはＮｉ合金で被覆してお
くことが好ましいが、Ａｌ上に直接Ｎｉ合金を形成する
と、その密着力が不十分であるために接続不良を発生す
ることがあるので、Ａｌ層とＮｉ層との間にＴｉ層を介
在させることでこの現象を回避することができるからで
ある。
んだとの接合界面が熱履歴によって信頼性が低下しない
ようにするためには、ＮｉまたはＮｉ合金で被覆してお
くことが好ましいが、Ａｌ上に直接Ｎｉ合金を形成する
と、その密着力が不十分であるために接続不良を発生す
ることがあるので、Ａｌ層とＮｉ層との間にＴｉ層を介
在させることでこの現象を回避することができるからで
ある。
【００４０】次いで、上に述べた課題は、本発明の第七
の発明の〔請求項７〕によれば、第一の電極は、最下層
から順にＣｕ層、Ｎｉ層で構成され、Ｎｉ層は、表面が
ＡｕまたはＰｄの少なくとも一方で被覆されている電子
回路モジュールとすることで達成される。
の発明の〔請求項７〕によれば、第一の電極は、最下層
から順にＣｕ層、Ｎｉ層で構成され、Ｎｉ層は、表面が
ＡｕまたはＰｄの少なくとも一方で被覆されている電子
回路モジュールとすることで達成される。
【００４１】すなわち、Ｃｕ電極を用いる場合には、Ｃ
ｕとＮｉまたはＮｉ合金との密着力が十分であるために
接続不良を起こしにくいので、Ｃｕ層の上に直接Ｎｉ合
金を形成することができる。
ｕとＮｉまたはＮｉ合金との密着力が十分であるために
接続不良を起こしにくいので、Ｃｕ層の上に直接Ｎｉ合
金を形成することができる。
【００４２】次いで、上に述べた課題は、本発明の第八
の発明の〔請求項８〕によれば、第二の電極は、最下層
から順にＣｕ層、Ｎｉ層で構成され、Ｎｉ層は、表面が
ＡｕまたはＰｄの少なくとも一方で被覆されている電子
回路モジュールとすることで達成される。
の発明の〔請求項８〕によれば、第二の電極は、最下層
から順にＣｕ層、Ｎｉ層で構成され、Ｎｉ層は、表面が
ＡｕまたはＰｄの少なくとも一方で被覆されている電子
回路モジュールとすることで達成される。
【００４３】すなわち、Ｃｕ電極を用いる場合には、Ｃ
ｕとＮｉまたはＮｉ合金との密着力が十分であるために
接続不良を起こしにくいので、Ｃｕ層の上に直接Ｎｉ合
金を形成することができる。
ｕとＮｉまたはＮｉ合金との密着力が十分であるために
接続不良を起こしにくいので、Ｃｕ層の上に直接Ｎｉ合
金を形成することができる。
【００４４】次いで、上に述べた課題は、本発明の第九
の発明の〔請求項９〕によれば、マザーボードと請求項
１記載の電子回路モジュールとを有し、マザーボード
は、表面に合金Ｃからなるはんだバンプを有し、合金Ｃ
は、融点が１９０℃以下のＳｎ合金である回路ユニット
とすることで達成される。
の発明の〔請求項９〕によれば、マザーボードと請求項
１記載の電子回路モジュールとを有し、マザーボード
は、表面に合金Ｃからなるはんだバンプを有し、合金Ｃ
は、融点が１９０℃以下のＳｎ合金である回路ユニット
とすることで達成される。
【００４５】すなわち、合金Ｃの融点を１９０℃以下の
Ｓｎ合金としておくことで、半導体チップの第一の電極
の表面の合金Ａからなるはんだバンプとモジュール基板
の第二の電極の表面の合金Ｂからなるはんだバンプとが
溶融接合したはんだを溶融させることなくマザーボード
と電子回路モジュールとを接合できる、すなわち階層接
合が可能となる。
Ｓｎ合金としておくことで、半導体チップの第一の電極
の表面の合金Ａからなるはんだバンプとモジュール基板
の第二の電極の表面の合金Ｂからなるはんだバンプとが
溶融接合したはんだを溶融させることなくマザーボード
と電子回路モジュールとを接合できる、すなわち階層接
合が可能となる。
【００４６】最後に、上に述べた課題は、本発明の第十
の発明の〔請求項１０〕によれば、合金Ｃは、８０重量
％を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少
なくとも一方と、１８重量％以下のＢｉまたはＩｎの少
なくとも一方とを含むＳｎ合金である回路ユニットとす
ることで達成される。
の発明の〔請求項１０〕によれば、合金Ｃは、８０重量
％を超えるＳｎと、２〜５重量％のＡｇまたはＣｕの少
なくとも一方と、１８重量％以下のＢｉまたはＩｎの少
なくとも一方とを含むＳｎ合金である回路ユニットとす
ることで達成される。
【００４７】すなわち、この組成の合金Ｃとすること
で、融点を１９０℃以下とすることができる。
で、融点を１９０℃以下とすることができる。
【００４８】図１は、本発明による一実施例の半導体チ
ップとモジュール基板との構成を示す図である。
ップとモジュール基板との構成を示す図である。
【００４９】図２は、本発明による一実施例のモジュー
ルをマザーボードに搭載した構成を示す図である。
ルをマザーボードに搭載した構成を示す図である。
【００５０】図３は、本発明のフローを説明する図であ
る。
る。
【００５１】図３の（１）は、合金Ｂからなるはんだバ
ンプと合金Ａからなるはんだバンプを圧着した状態を示
している。図３の（２）は、合金Ｂからなるはんだバン
プが溶融し、表面酸化膜が突き破られ、排出される状態
を示している。図３の（３）は、合金Ｂからなるはんだ
バンプと合金Ａからなるはんだバンプが共に溶融し、一
体化する状態を示したものであり、図３の（４）は、Ｎ
ｉまたはＮｉ合金からなる半導体チップの第一の電極お
よびＮｉまたはＮｉ合金からなるモジュール基板の第二
の電極が、溶融したＺｎを含む一体化したはんだと反応
し、溶融接合した界面にＮｉ−Ｚｎ層が形成された状態
を示したものである。
ンプと合金Ａからなるはんだバンプを圧着した状態を示
している。図３の（２）は、合金Ｂからなるはんだバン
プが溶融し、表面酸化膜が突き破られ、排出される状態
を示している。図３の（３）は、合金Ｂからなるはんだ
バンプと合金Ａからなるはんだバンプが共に溶融し、一
体化する状態を示したものであり、図３の（４）は、Ｎ
ｉまたはＮｉ合金からなる半導体チップの第一の電極お
よびＮｉまたはＮｉ合金からなるモジュール基板の第二
の電極が、溶融したＺｎを含む一体化したはんだと反応
し、溶融接合した界面にＮｉ−Ｚｎ層が形成された状態
を示したものである。
【００５２】
【発明の実施の形態】以下、実施例により本発明をさら
に詳細に説明するが、本発明はこれらに限定されるもの
ではない。
に詳細に説明するが、本発明はこれらに限定されるもの
ではない。
【００５３】本発明にしたがって半導体チップをフリッ
プチップ接合によりモジュール基板上に搭載し、さらに
半導体チップを搭載したモジュールをマザーボードに搭
載し、その効果を確認した。
プチップ接合によりモジュール基板上に搭載し、さらに
半導体チップを搭載したモジュールをマザーボードに搭
載し、その効果を確認した。
【００５４】半導体チップとモジュール基板との構成を
図１に示す。ここで、符号１はモジュールを、２は半導
体チップを、３は合金Ａからなるはんだバンプを、４は
第一の電極を、５はモジュール基板を、６は合金Ｂから
なるはんだバンプを、７は表面酸化膜を、８は第二の電
極をそれぞれ示している。
図１に示す。ここで、符号１はモジュールを、２は半導
体チップを、３は合金Ａからなるはんだバンプを、４は
第一の電極を、５はモジュール基板を、６は合金Ｂから
なるはんだバンプを、７は表面酸化膜を、８は第二の電
極をそれぞれ示している。
【００５５】また、半導体チップをモジュール基板に搭
載したモジュールを、マザーボードに搭載した構成を図
２に示す。ここで、符号９は合金Ｃからなるはんだバン
プを、１０はマザーボードを、１１はＢＧＡをそれぞれ
示している。
載したモジュールを、マザーボードに搭載した構成を図
２に示す。ここで、符号９は合金Ｃからなるはんだバン
プを、１０はマザーボードを、１１はＢＧＡをそれぞれ
示している。
【００５６】半導体チップ２は、Ａ，Ｂ二系統の独立し
たデイジーチェインパターンが形成された１３ｍｍ角の
ものを使用した。なお、第一の電極４は２５０μｍピッ
チの格子状で合計２０２５個あり、第一の電極４の構成
はＡｌ電極上に下から０．１μｍ厚さのＴｉ、２μｍ厚
さのＮｉ、０．３μｍ厚さのＡｕとした。
たデイジーチェインパターンが形成された１３ｍｍ角の
ものを使用した。なお、第一の電極４は２５０μｍピッ
チの格子状で合計２０２５個あり、第一の電極４の構成
はＡｌ電極上に下から０．１μｍ厚さのＴｉ、２μｍ厚
さのＮｉ、０．３μｍ厚さのＡｕとした。
【００５７】また、モジュール１は、厚さ０．５ｍｍの
アルミナ基板上に厚さ５μｍのＣｕ配線を形成し、ポリ
イミド絶縁膜で被覆したものをモジュール基板５として
用い、モジュール基板５の半導体チップ２との接続側お
よびマザーボード１０との接続側の第二の電極８の構成
は、共にＣｕ電極上に下から２μｍ厚さのＮｉ、０．３
μｍ厚さのＡｕとした。
アルミナ基板上に厚さ５μｍのＣｕ配線を形成し、ポリ
イミド絶縁膜で被覆したものをモジュール基板５として
用い、モジュール基板５の半導体チップ２との接続側お
よびマザーボード１０との接続側の第二の電極８の構成
は、共にＣｕ電極上に下から２μｍ厚さのＮｉ、０．３
μｍ厚さのＡｕとした。
【００５８】このモジュール基板５に、上に示した半導
体チップ２を２個配置したモジュール（マイクロチップ
モジュールともいう）を用いた。また、マザーボード１
０は、厚さ０．５ｍｍのアルミナ基板上に、厚さ５μｍ
のＣｕ配線および厚さ１０μｍのポリイミド絶縁膜を交
互に配置し、３層配線とした構造のものを用いた。
体チップ２を２個配置したモジュール（マイクロチップ
モジュールともいう）を用いた。また、マザーボード１
０は、厚さ０．５ｍｍのアルミナ基板上に、厚さ５μｍ
のＣｕ配線および厚さ１０μｍのポリイミド絶縁膜を交
互に配置し、３層配線とした構造のものを用いた。
【００５９】最表層のＣｕ配線上には２μｍ厚さのＮ
ｉ、０．３μｍ厚さのＡｕ膜を形成した。
ｉ、０．３μｍ厚さのＡｕ膜を形成した。
【００６０】そして、以下に示すプロセスで半導体チッ
プ２をモジュール基板５の上に接続してモジュール１と
し、さらにこのモジュール１をマザーボード１０に搭載
した。
プ２をモジュール基板５の上に接続してモジュール１と
し、さらにこのモジュール１をマザーボード１０に搭載
した。
【００６１】イ．フリップチップ実装によりはんだバン
プ同士が接合するモジュール基板の該当位置に、予備は
んだ法で合金ＢとしてＳｎ−８Ｚｎ−３Ｂｉ（融点約１
９０℃）のはんだを供給した。
プ同士が接合するモジュール基板の該当位置に、予備は
んだ法で合金ＢとしてＳｎ−８Ｚｎ−３Ｂｉ（融点約１
９０℃）のはんだを供給した。
【００６２】ロ．半導体チップをフリップチップボンダ
を用いてモジュール基板上に載せ、合金Ａとしては、半
導体チップの電極上に形成したＳｎ−３．５Ａｇ（融点
２２１℃）のはんだバンプをモジュール基板の電極と位
置合わせしてモジュール基板の予備はんだと圧着させた
状態でピーク温度２４０℃で加熱し、半導体チップとモ
ジュール基板とを接合した。なお、はんだ濡れの確保と
半導体チップの仮固定のために、半導体チップ上に予め
ロジンフラックスを塗布しておいた。
を用いてモジュール基板上に載せ、合金Ａとしては、半
導体チップの電極上に形成したＳｎ−３．５Ａｇ（融点
２２１℃）のはんだバンプをモジュール基板の電極と位
置合わせしてモジュール基板の予備はんだと圧着させた
状態でピーク温度２４０℃で加熱し、半導体チップとモ
ジュール基板とを接合した。なお、はんだ濡れの確保と
半導体チップの仮固定のために、半導体チップ上に予め
ロジンフラックスを塗布しておいた。
【００６３】ハ．デイジーチェインの導通試験を行い、
半導体チップ上の２０２５個の全ての電極が接続されて
いることを確認した。
半導体チップ上の２０２５個の全ての電極が接続されて
いることを確認した。
【００６４】ニ．半導体チップを搭載したモジュールを
マザーボードの片面上に、図示していない他の電子部品
と共に合金ＣとしてＳｎ−３．５Ａｇ−１６．５Ｂｉの
はんだで接続した。
マザーボードの片面上に、図示していない他の電子部品
と共に合金ＣとしてＳｎ−３．５Ａｇ−１６．５Ｂｉの
はんだで接続した。
【００６５】以上のプロセスにより、複数個（本実施例
では２個）の半導体チップをフリップチップ接続したモ
ジュールをマザーボード上に搭載した。
では２個）の半導体チップをフリップチップ接続したモ
ジュールをマザーボード上に搭載した。
【００６６】そしてこのマザーボードに搭載したモジュ
ールについて再度のデイジーチェインの導通試験を行
い、半導体チップ上の全ての電極が接続されていること
を確認した。
ールについて再度のデイジーチェインの導通試験を行
い、半導体チップ上の全ての電極が接続されていること
を確認した。
【００６７】この確認の後に、はんだバンプ接合部の断
面観察およびＥＰＭＡ（Electron Probe Micro Analyse
r ）での分析を行ったところ、接合界面にＺｎ−Ｎｉ層
が形成されていることが確認された。このＺｎ−Ｎｉ層
は熱履歴によっては厚みを増したり、成長したりするこ
とはなかった。
面観察およびＥＰＭＡ（Electron Probe Micro Analyse
r ）での分析を行ったところ、接合界面にＺｎ−Ｎｉ層
が形成されていることが確認された。このＺｎ−Ｎｉ層
は熱履歴によっては厚みを増したり、成長したりするこ
とはなかった。
【００６８】比較のために、モジュール基板上に、Ｓｎ
−８Ｚｎ−３Ｂｉを予備はんだすることなしに半導体チ
ップをフリップチップ接合により内部接続した場合に
は、上記と同様の熱履歴を経た後にデイジーチェインの
導通試験を行ったところ、５０％以上で接続不良が発生
した。
−８Ｚｎ−３Ｂｉを予備はんだすることなしに半導体チ
ップをフリップチップ接合により内部接続した場合に
は、上記と同様の熱履歴を経た後にデイジーチェインの
導通試験を行ったところ、５０％以上で接続不良が発生
した。
【００６９】なお、本実施例では合金ＡとしてＳｎ−
３．５Ａｇのはんだを用いたが、基本的にはＳｎ−Ａｇ
共晶またはこれに少量のＢｉ、Ｃｕを添加して融点を１
９０〜２２０℃としたものが適切である。しかし、Ｂｉ
の添加量は１３８℃近辺の低温融解が起こらないよう
に、５重量％以下とすることが好ましい。
３．５Ａｇのはんだを用いたが、基本的にはＳｎ−Ａｇ
共晶またはこれに少量のＢｉ、Ｃｕを添加して融点を１
９０〜２２０℃としたものが適切である。しかし、Ｂｉ
の添加量は１３８℃近辺の低温融解が起こらないよう
に、５重量％以下とすることが好ましい。
【００７０】また、本実施例では合金ＢとしてＳｎ−８
Ｚｎ−３Ｂｉのはんだを用いたが、基本的にはＳｎ−Ｚ
ｎ共晶またはこれに少量のＢｉまたはＣｕなどの添加元
素を加えた融点が２００℃以下のものが好ましい。
Ｚｎ−３Ｂｉのはんだを用いたが、基本的にはＳｎ−Ｚ
ｎ共晶またはこれに少量のＢｉまたはＣｕなどの添加元
素を加えた融点が２００℃以下のものが好ましい。
【００７１】また、本実施例では合金ＣとしてＳｎ−
３．５Ａｇ−１６．５Ｂｉのはんだを用いたが、基本的
には融点が１９０℃以下の鉛を含まないはんだであれば
好ましく、例えば８０重量％を超えるＳｎと、７〜１０
重量％のＺｎと、１０重量％以下のＢｉまたはＩｎの少
なくとも一方とを含むＳｎ合金や、４０〜６０重量％の
Ｓｎと、６０〜４０重量％のＢｉとを含むＳｎ合金など
が好ましい。
３．５Ａｇ−１６．５Ｂｉのはんだを用いたが、基本的
には融点が１９０℃以下の鉛を含まないはんだであれば
好ましく、例えば８０重量％を超えるＳｎと、７〜１０
重量％のＺｎと、１０重量％以下のＢｉまたはＩｎの少
なくとも一方とを含むＳｎ合金や、４０〜６０重量％の
Ｓｎと、６０〜４０重量％のＢｉとを含むＳｎ合金など
が好ましい。
【００７２】なお、これらの合金Ａおよび合金Ｂにおい
て、ソフトエラーを防止するには、α粒子カウント数が
０．１cph/cm2 以下のはんだが望ましい。
て、ソフトエラーを防止するには、α粒子カウント数が
０．１cph/cm2 以下のはんだが望ましい。
【００７３】さらに、合金Ａおよび合金Ｂとを用いてバ
ンプ接合を行った後、アンダーフィル（エポキシ樹脂等
によって基板と部品との隙間を充填すること）を行って
もよい。こうすることによって応力や湿度からバンプ接
合部分を保護することができる。
ンプ接合を行った後、アンダーフィル（エポキシ樹脂等
によって基板と部品との隙間を充填すること）を行って
もよい。こうすることによって応力や湿度からバンプ接
合部分を保護することができる。
【００７４】また、モジュール基板の第二の電極への合
金Ｂの供給は、電極ピッチが２５０μｍ以下の場合には
基板の第二の電極に形成したはんだによって行うことが
好ましいが、電極ピッチが２５０μｍ以上であればはん
だペーストによる供給も可能である。
金Ｂの供給は、電極ピッチが２５０μｍ以下の場合には
基板の第二の電極に形成したはんだによって行うことが
好ましいが、電極ピッチが２５０μｍ以上であればはん
だペーストによる供給も可能である。
【００７５】さらに、半導体チップの第一の電極および
モジュール基板の第二の電極の最表面は、ＡｕまたはＰ
ｄで被覆することによってはんだバンプの濡れが良くな
るので有効である。この場合、接合時にははんだバンプ
内に拡散して電極上には残存せず、また、はんだバンプ
内で金属間化合物を作らない程度の量、例えば１００μ
ｍ径のはんだバンプの場合には０．５μｍ厚以下が好ま
しい。 （付記１） 半導体チップとモジュール基板とを有し、
該半導体チップは、ＮｉまたはＮｉ合金からなる第一の
電極を有し、該第一の電極は、表面にＳｎ基合金である
合金Ａからなるはんだバンプを有し、該モジュール基板
は、ＮｉまたはＮｉ合金からなる第二の電極を有し、該
第二の電極は、表面にＺｎを含むＳｎ基合金である合金
Ｂからなるはんだバンプを有し、該合金Ｂの融点は、該
合金Ａの融点よりも低く、該合金Ａと該合金Ｂとが溶融
接合したはんだは、Ｎｉと合金化してなることを特徴と
する電子回路モジュール。 （付記２） 前記合金Ａは、９０重量％を超えるＳｎ
と、２〜５重量％のＡｇまたはＣｕの少なくとも一方と
を含むＳｎ基合金であることを特徴とする付記１記載の
電子回路モジュール。 （付記３） 前記合金Ｂは、２〜１０重量％のＺｎと７
０〜９５重量％のＳｎとを含むＳｎ合金であることを特
徴とする付記１記載の電子回路モジュール。 （付記４） 前記合金Ａと前記合金Ｂとが溶融接合した
はんだは、０．５〜５．０重量％のＺｎを含むＳｎ基合
金はんだであることを特徴とする付記１記載の電子回路
モジュール。 （付記５） 前記第一の電極と前記合金Ａとが溶融接合
した第一の界面は、Ｓｎ−Ｎｉ層およびＺｎ−Ｎｉ層を
有し、前記第二の電極と前記合金Ｂとが溶融接合した第
二の界面は、Ｚｎ−Ｎｉ層を有することを特徴とする付
記１記載の電子回路モジュール。 （付記６） 前記第一の電極は、最下層から順にＡｌ
層、Ｔｉ層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡ
ｕまたはＰｄの少なくとも一方で被覆されていることを
特徴とする付記１記載の電子回路モジュール。 （付記７） 前記第一の電極は、最下層から順にＣｕ
層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたは
Ｐｄの少なくとも一方で被覆されていることを特徴とす
る付記１記載の電子回路モジュール。 （付記８） 前記第二の電極は、最下層から順にＣｕ
層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたは
Ｐｄの少なくとも一方で被覆されていることを特徴とす
る付記１記載の電子回路モジュール。 （付記９）マザーボードと、付記１記載の電子回路モジ
ュールとを有し、該マザーボードは、表面に合金Ｃから
なるはんだバンプを有し、該合金Ｃは、融点が１９０℃
以下のＳｎ合金であることを特徴とする回路ユニット。 （付記１０） 前記合金Ｃは、８０重量％を超えるＳｎ
と、２〜５重量％のＡｇまたはＣｕの少なくとも一方
と、１８重量％以下のＢｉまたはＩｎの少なくとも一方
とを含むＳｎ合金であることを特徴とする付記９記載の
回路ユニット。 （付記１１） 前記合金Ｃは、８０重量％を超えるＳｎ
と、７〜１０重量％のＺｎと、１０重量％以下のＢｉま
たはＩｎの少なくとも一方とを含むＳｎ合金であること
を特徴とする付記９記載の回路ユニット。 （付記１２） 前記合金Ｃは、４０〜６０重量％のＳｎ
と、６０〜４０重量％のＢｉとを含むＳｎ合金であるこ
とを特徴とする付記９記載の回路ユニット。
モジュール基板の第二の電極の最表面は、ＡｕまたはＰ
ｄで被覆することによってはんだバンプの濡れが良くな
るので有効である。この場合、接合時にははんだバンプ
内に拡散して電極上には残存せず、また、はんだバンプ
内で金属間化合物を作らない程度の量、例えば１００μ
ｍ径のはんだバンプの場合には０．５μｍ厚以下が好ま
しい。 （付記１） 半導体チップとモジュール基板とを有し、
該半導体チップは、ＮｉまたはＮｉ合金からなる第一の
電極を有し、該第一の電極は、表面にＳｎ基合金である
合金Ａからなるはんだバンプを有し、該モジュール基板
は、ＮｉまたはＮｉ合金からなる第二の電極を有し、該
第二の電極は、表面にＺｎを含むＳｎ基合金である合金
Ｂからなるはんだバンプを有し、該合金Ｂの融点は、該
合金Ａの融点よりも低く、該合金Ａと該合金Ｂとが溶融
接合したはんだは、Ｎｉと合金化してなることを特徴と
する電子回路モジュール。 （付記２） 前記合金Ａは、９０重量％を超えるＳｎ
と、２〜５重量％のＡｇまたはＣｕの少なくとも一方と
を含むＳｎ基合金であることを特徴とする付記１記載の
電子回路モジュール。 （付記３） 前記合金Ｂは、２〜１０重量％のＺｎと７
０〜９５重量％のＳｎとを含むＳｎ合金であることを特
徴とする付記１記載の電子回路モジュール。 （付記４） 前記合金Ａと前記合金Ｂとが溶融接合した
はんだは、０．５〜５．０重量％のＺｎを含むＳｎ基合
金はんだであることを特徴とする付記１記載の電子回路
モジュール。 （付記５） 前記第一の電極と前記合金Ａとが溶融接合
した第一の界面は、Ｓｎ−Ｎｉ層およびＺｎ−Ｎｉ層を
有し、前記第二の電極と前記合金Ｂとが溶融接合した第
二の界面は、Ｚｎ−Ｎｉ層を有することを特徴とする付
記１記載の電子回路モジュール。 （付記６） 前記第一の電極は、最下層から順にＡｌ
層、Ｔｉ層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡ
ｕまたはＰｄの少なくとも一方で被覆されていることを
特徴とする付記１記載の電子回路モジュール。 （付記７） 前記第一の電極は、最下層から順にＣｕ
層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたは
Ｐｄの少なくとも一方で被覆されていることを特徴とす
る付記１記載の電子回路モジュール。 （付記８） 前記第二の電極は、最下層から順にＣｕ
層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたは
Ｐｄの少なくとも一方で被覆されていることを特徴とす
る付記１記載の電子回路モジュール。 （付記９）マザーボードと、付記１記載の電子回路モジ
ュールとを有し、該マザーボードは、表面に合金Ｃから
なるはんだバンプを有し、該合金Ｃは、融点が１９０℃
以下のＳｎ合金であることを特徴とする回路ユニット。 （付記１０） 前記合金Ｃは、８０重量％を超えるＳｎ
と、２〜５重量％のＡｇまたはＣｕの少なくとも一方
と、１８重量％以下のＢｉまたはＩｎの少なくとも一方
とを含むＳｎ合金であることを特徴とする付記９記載の
回路ユニット。 （付記１１） 前記合金Ｃは、８０重量％を超えるＳｎ
と、７〜１０重量％のＺｎと、１０重量％以下のＢｉま
たはＩｎの少なくとも一方とを含むＳｎ合金であること
を特徴とする付記９記載の回路ユニット。 （付記１２） 前記合金Ｃは、４０〜６０重量％のＳｎ
と、６０〜４０重量％のＢｉとを含むＳｎ合金であるこ
とを特徴とする付記９記載の回路ユニット。
【００７６】
【発明の効果】以上説明したように、本発明の電子回路
モジュールとすることによって、接合後のはんだバンプ
中のＺｎが選択的にＮｉまたはＮｉ合金と反応するの
で、拡散反応によって成長しやすいＳｎ−Ｎｉ金属間化
合物ではなく、Ｚｎ−Ｎｉ金属間化合物が形成されるた
め、多数回の熱履歴によっても接合部の信頼性の低下を
招かないという効果が得られ、また、Ｓｎと電極材料で
あるＮｉまたはＮｉ合金との拡散を防止するバリア層と
しても働く。
モジュールとすることによって、接合後のはんだバンプ
中のＺｎが選択的にＮｉまたはＮｉ合金と反応するの
で、拡散反応によって成長しやすいＳｎ−Ｎｉ金属間化
合物ではなく、Ｚｎ−Ｎｉ金属間化合物が形成されるた
め、多数回の熱履歴によっても接合部の信頼性の低下を
招かないという効果が得られ、また、Ｓｎと電極材料で
あるＮｉまたはＮｉ合金との拡散を防止するバリア層と
しても働く。
【図１】 本発明による一実施例の半導体チップとモジ
ュール基板との構成を示す図。
ュール基板との構成を示す図。
【図２】 本発明による一実施例のモジュールをマザー
ボードに搭載した構成を示す図。
ボードに搭載した構成を示す図。
【図３】 本発明のフローを説明する模式図。
１ モジュール ２ 半導体チップ ３ 合金Ａからなるはんだバンプ ４ 第一の電極 ５ モジュール基板 ６ 合金Ｂからなるはんだバンプ ７ 表面酸化膜 ８ 第二の電極 ９ 合金Ｃからなるはんだバンプ １０ マザーボード １１ ＢＧＡ（Ball Grid Array)
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５０５ Ｈ０１Ｌ 25/04 Ｚ ５０７ 21/92 ６０２Ｈ ５１２ ６０３Ｂ (72)発明者 赤松 俊也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5E319 AA03 AB05 AC01 AC02 AC04 AC17 BB04 BB05 CC33 CD25 CD29 GG03 GG13 5E343 AA02 AA11 BB09 BB15 BB17 BB18 BB23 BB24 BB34 BB44 BB48 BB54 BB61 BB71 GG18 5F044 KK02 KK18 LL01 QQ03 QQ05 QQ06
Claims (10)
- 【請求項１】 半導体チップとモジュール基板とを有
し、 該半導体チップは、ＮｉまたはＮｉ合金からなる第一の
電極を有し、該第一の電極は、表面にＳｎ基合金である
合金Ａからなるはんだバンプを有し、 該モジュール基板は、ＮｉまたはＮｉ合金からなる第二
の電極を有し、該第二の電極は、表面にＺｎを含むＳｎ
基合金である合金Ｂからなるはんだバンプを有し、 該合金Ｂの融点は、該合金Ａの融点よりも低く、該合金
Ａと該合金Ｂとが溶融接合したはんだは、Ｎｉと合金化
してなることを特徴とする電子回路モジュール。 - 【請求項２】 前記合金Ａは、９０重量％を超えるＳｎ
と、２〜５重量％のＡｇまたはＣｕの少なくとも一方と
を含むＳｎ基合金であることを特徴とする請求項１記載
の電子回路モジュール。 - 【請求項３】 前記合金Ｂは、２〜１０重量％のＺｎと
７０〜９５重量％のＳｎとを含むＳｎ合金であることを
特徴とする請求項１記載の電子回路モジュール。 - 【請求項４】 前記合金Ａと前記合金Ｂとが溶融接合し
たはんだは、０．５〜５．０重量％のＺｎを含むＳｎ基
合金はんだであることを特徴とする請求項１記載の電子
回路モジュール。 - 【請求項５】 前記第一の電極と前記合金Ａとが溶融接
合した第一の界面は、Ｓｎ−Ｎｉ層およびＺｎ−Ｎｉ層
を有し、前記第二の電極と前記合金Ｂとが溶融接合した
第二の界面は、Ｚｎ−Ｎｉ層を有することを特徴とする
請求項１記載の電子回路モジュール。 - 【請求項６】 前記第一の電極は、最下層から順にＡｌ
層、Ｔｉ層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡ
ｕまたはＰｄの少なくとも一方で被覆されていることを
特徴とする請求項１記載の電子回路モジュール。 - 【請求項７】 前記第一の電極は、最下層から順にＣｕ
層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたは
Ｐｄの少なくとも一方で被覆されていることを特徴とす
る請求項１記載の電子回路モジュール。 - 【請求項８】 前記第二の電極は、最下層から順にＣｕ
層、Ｎｉ層で構成され、該Ｎｉ層は、表面がＡｕまたは
Ｐｄの少なくとも一方で被覆されていることを特徴とす
る請求項１記載の電子回路モジュール。 - 【請求項９】 マザーボードと、請求項１記載の電子回
路モジュールとを有し、 該マザーボードは、表面に合金Ｃからなるはんだバンプ
を有し、 該合金Ｃは、融点が１９０℃以下のＳｎ合金であること
を特徴とする回路ユニット。 - 【請求項１０】 前記合金Ｃは、８０重量％を超えるＳ
ｎと、２〜５重量％のＡｇまたはＣｕの少なくとも一方
と、１８重量％以下のＢｉまたはＩｎの少なくとも一方
とを含むＳｎ合金であることを特徴とする請求項９記載
の回路ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196925A JP4366838B2 (ja) | 2000-06-29 | 2000-06-29 | 電子回路モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000196925A JP4366838B2 (ja) | 2000-06-29 | 2000-06-29 | 電子回路モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016211A true JP2002016211A (ja) | 2002-01-18 |
| JP4366838B2 JP4366838B2 (ja) | 2009-11-18 |
Family
ID=18695346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000196925A Expired - Fee Related JP4366838B2 (ja) | 2000-06-29 | 2000-06-29 | 電子回路モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4366838B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006098219A1 (ja) * | 2005-03-14 | 2006-09-21 | Sumitomo Bakelite Co., Ltd. | 半導体装置 |
| JP2007103462A (ja) * | 2005-09-30 | 2007-04-19 | Oki Electric Ind Co Ltd | 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法 |
| US7214561B2 (en) | 2003-06-16 | 2007-05-08 | Kabushiki Kaisha Toshiba | Packaging assembly and method of assembling the same |
| JP2007123577A (ja) * | 2005-10-28 | 2007-05-17 | Nec Electronics Corp | 半導体装置 |
| CN101573789A (zh) * | 2006-12-28 | 2009-11-04 | 英特尔公司 | 包括其凸块形成位点上的焊料帽的微电子管芯及其制造方法 |
| JP2010238887A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN102197477A (zh) * | 2008-09-16 | 2011-09-21 | 艾格瑞系统有限公司 | 具有改进的机械性能的无Pb焊料凸点 |
| JP2014160822A (ja) * | 2014-02-24 | 2014-09-04 | Agere Systems Inc | 改良された機械的特性を有するＰｂフリーのハンダ・バンプ |
| JP2018160603A (ja) * | 2017-03-23 | 2018-10-11 | 株式会社デンソー | はんだ接合体およびその製造方法 |
-
2000
- 2000-06-29 JP JP2000196925A patent/JP4366838B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7214561B2 (en) | 2003-06-16 | 2007-05-08 | Kabushiki Kaisha Toshiba | Packaging assembly and method of assembling the same |
| KR100906047B1 (ko) * | 2005-03-14 | 2009-07-03 | 스미토모 베이클리트 컴퍼니 리미티드 | 반도체 장치 |
| WO2006098219A1 (ja) * | 2005-03-14 | 2006-09-21 | Sumitomo Bakelite Co., Ltd. | 半導体装置 |
| US7759794B2 (en) | 2005-03-14 | 2010-07-20 | Sumitomo Bakelite Company, Ltd. | Semiconductor device |
| US7947593B2 (en) | 2005-09-30 | 2011-05-24 | Oki Semiconductor Co., Ltd. | Method of manufacturing a semiconductor device having an intermetallic terminal pad and solder junction structure |
| JP2007103462A (ja) * | 2005-09-30 | 2007-04-19 | Oki Electric Ind Co Ltd | 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法 |
| JP2007123577A (ja) * | 2005-10-28 | 2007-05-17 | Nec Electronics Corp | 半導体装置 |
| US8071472B2 (en) | 2005-10-28 | 2011-12-06 | Renesas Electronics Corporation | Semiconductor device with solder balls having high reliability |
| CN101573789A (zh) * | 2006-12-28 | 2009-11-04 | 英特尔公司 | 包括其凸块形成位点上的焊料帽的微电子管芯及其制造方法 |
| CN102197477A (zh) * | 2008-09-16 | 2011-09-21 | 艾格瑞系统有限公司 | 具有改进的机械性能的无Pb焊料凸点 |
| JP2012503309A (ja) * | 2008-09-16 | 2012-02-02 | アギア システムズ インコーポレーテッド | 改良された機械的特性を有するＰｂフリーのハンダ・バンプ |
| US8779587B2 (en) | 2008-09-16 | 2014-07-15 | Agere Systems Llc | PB-free solder bumps with improved mechanical properties |
| US9443821B2 (en) | 2008-09-16 | 2016-09-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Pb-free solder bumps with improved mechanical properties |
| JP2010238887A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2014160822A (ja) * | 2014-02-24 | 2014-09-04 | Agere Systems Inc | 改良された機械的特性を有するＰｂフリーのハンダ・バンプ |
| JP2018160603A (ja) * | 2017-03-23 | 2018-10-11 | 株式会社デンソー | はんだ接合体およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4366838B2 (ja) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486411B2 (en) | Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate | |
| KR100548114B1 (ko) | 땜납 박 및 반도체 장치 및 전자 장치 | |
| JP4051893B2 (ja) | 電子機器 | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| KR100719905B1 (ko) | Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자 | |
| KR100724030B1 (ko) | 반도체 모듈 | |
| US6297559B1 (en) | Structure, materials, and applications of ball grid array interconnections | |
| US20020079577A1 (en) | Advanced electronic package | |
| JP2002301588A (ja) | はんだ箔および半導体装置および電子装置 | |
| JPH071179A (ja) | 無鉛すず−ビスマスはんだ合金 | |
| JP2003303842A (ja) | 半導体装置およびその製造方法 | |
| US6917113B2 (en) | Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly | |
| US20070023910A1 (en) | Dual BGA alloy structure for improved board-level reliability performance | |
| KR101279291B1 (ko) | 납프리 땜납 접속 구조체 및 땜납 볼 | |
| US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
| US20020155024A1 (en) | Lead-free solder compositions | |
| KR20030011541A (ko) | 반도체장치와 그 제조방법 및 전자장치 | |
| JP2002305213A (ja) | はんだ箔および半導体装置および電子装置 | |
| JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
| JP4432541B2 (ja) | 電子機器 | |
| KR100568496B1 (ko) | 주석-인듐 합금층을 갖는 필름 회로 기판 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| WO1997001866A1 (en) | Ball grid array package utilizing solder coated spheres | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |