CN1941350A - 端子焊盘与焊料的键合构造、具有该键合构造的半导体器件和该半导体器件的制造方法 - Google Patents

端子焊盘与焊料的键合构造、具有该键合构造的半导体器件和该半导体器件的制造方法 Download PDF

Info

Publication number
CN1941350A
CN1941350A CNA200610154045XA CN200610154045A CN1941350A CN 1941350 A CN1941350 A CN 1941350A CN A200610154045X A CNA200610154045X A CN A200610154045XA CN 200610154045 A CN200610154045 A CN 200610154045A CN 1941350 A CN1941350 A CN 1941350A
Authority
CN
China
Prior art keywords
semiconductor device
terminal pad
mentioned
scolder
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610154045XA
Other languages
English (en)
Other versions
CN100550363C (zh
Inventor
田中康雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1941350A publication Critical patent/CN1941350A/zh
Application granted granted Critical
Publication of CN100550363C publication Critical patent/CN100550363C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Abstract

本发明通过提高键合端子焊盘和焊料的键合部分对热应力的耐受性，来提高端子焊盘与焊料之间的键合的可靠性。本发明的键合构造具备：在基底(105)上形成的端子焊盘(120)、焊料(240)和在端子焊盘与焊料之间的、端子焊盘的成分与Zn系材料(230)之间的反应生成物(260)。

Description

端子焊盘与焊料的键合构造、具有该键合构造 的半导体器件和该半导体器件的制造方法
技术领域
本发明涉及良好地键合在基底上形成的端子焊盘和焊料的端子焊盘和焊料的键合构造。此外，还涉及具有该键合构造的半导体器件以及该半导体器件的制造方法。
背景技术
作为半导体器件，具备BGA(网格焊球阵列)或LGA(网格焊台阵列)等通过加热处理而熔融的焊料的半导体芯片得到广泛普及。
BGA或LGA等的焊料，在制造半导体器件时，与在半导体器件的露出面上形成的端子焊盘进行键合(例如，参照专利文献1)。此外，BGA或LGA等的焊料，在把半导体器件安装到基板上时，与基板的端子焊盘进行键合。
以下，以具有该键合构造的半导体器件为例，详细地说明公开于专利文献1中的现有例的端子焊盘与焊料之间的键合构造(以下，有时候也简称为键合构造)。另外，现有例的键合构造的构成为通过印刷或电镀把焊料配置在端子焊盘的正上方。
以下，参照图11，对公开于专利文献1中的、具有现有例的键合构造的半导体器件的构成进行说明。在这里，作为半导体器件，以具备BGA的半导体芯片，即在端子焊盘上安装了焊料球的半导体芯片为例进行说明。
另外，图11只是示意性地示出了各个构成要素的形状、大小和配置关系。此外，由于半导体器件的剖面构造因产品而异，故在这里省略其详细说明。
如图11所示，具有现有例的键合构造的半导体器件(以下，简称为现有例的半导体器件)100具备：作为形成有构成半导体器件的各种半导体元件的区域的基底105；在基底105上形成的导电层110；在导电层110上形成的绝缘层115和端子焊盘120。
另外，端子焊盘120通常是用Cu(铜)构成的。在这里，把该端子焊盘120作为Cu焊盘进行说明。
在半导体器件100中，把助焊剂130印刷到Cu焊盘120上。并且在助焊剂130上安装焊料球140。
以下，参照图12的(A)～(D)，对现有例的半导体器件的制造工序进行说明。另外，图12示出了在各个工序阶段中所得到的主要部分的剖面的切口。
如图12(A)所示，准备在半导体器件100的基底105上形成了端子焊盘120的构造体。该构造体中，在基底105上，设置有例如布线和其它所需要的导电层110，在该导电层110上，设置Cu焊盘作为端子焊盘120。并且在基底105上，设置把该Cu焊盘120的周围埋入进去的绝缘层115。Cu焊盘120的顶面与绝缘层115的上表面处于同一平面上。另外，Cu焊盘120的顶面虽然露出在外部，但是其露出面被因Cu焊盘120与大气中的氧进行反应而生成的氧化膜(未图示)覆盖。
其次，如图12(B)所示，向Cu焊盘120上涂敷助焊剂130。由此，除去在Cu焊盘120的露出面上形成的氧化膜，使得易于键合焊料和Cu焊盘120。
其次，如图12(C)所示，把焊料球140安装到助焊剂130上。
另外，现有的焊料使用的是例如Sn-Pb系等的含有Pb(铅)的材料。在这里，所谓‘Sn-Pb系’，意味着Sn与Pb的混合物(以下，称为Sn-Pb)本身或含有几个～几十个重量％左右的其它材料的Sn-Pb混合物。以下，在把‘系’附加到材料名称上进行说明时，意味着该材料本身或含有几个～几十个重量％左右的其它材料的该材料。
但是，含有Pb的焊料，由于存在着破坏周围的环境或者显著地腐蚀半导体器件的制造装置等的缺点，故其使用正受到限制。因此，在近些年来，可使用的焊料正在由不含Pb的焊料(以下，称为无Pb焊料)代替含Pb的焊料(以下，称为Pb焊料)。另外，无Pb焊料中，含有Sn、Ag和Cu的混合物的焊料(以下，称为Sn-Ag-Cu系焊料)已成为主流。
其次，如图12(D)所示，进行用来使焊料球140回流(reflow)的加热处理(以下，称为回流处理)，使焊料球140熔融。
通过该回流处理，焊料球140熔融而键合到Cu焊盘120上，形成BGA150。
这时，焊料球140在与Cu焊盘120的键合部分处与Cu焊盘120进行反应，由此，在Cu焊盘120与焊料球140之间形成金属间反应生成物160的层。另外，在焊料球140的材料是例如Sn-Pb系的焊料或Sn-Ag-Cu系焊料的情况下，作为金属间反应生成物160形成Cu与Sn之间的反应生成物(以下，称为Cu-Sn反应生成物)，具体地说，形成Cu6Sn5等。
由此，可以制造具备BGA，即具备熔融的焊料球140的半导体芯片。另外，具备LGA的半导体芯片，也可以用与图12所示的制造工序大致同样的工序制造。
如上所述，BGA或LGA等的焊料在把半导体器件安装到基板上时，键合到基板的端子焊盘上。
以下，参照图13，对现有例的安装构造进行说明。
如图13(A)所示，在基板500上，把端子焊盘520配置在预定位置上。
另外，端子焊盘520一般是用Cu(铜)构成的。因此，此处把该端子焊盘520作为Cu焊盘进行说明。
在现有例的安装构造中，配置半导体器件100以及基板500，使得形成有Cu焊盘120这一侧的面和形成有Cu焊盘520的一侧的面对置。在图13(A)的例子中，使形成有Cu焊盘120这一侧的面朝下，把半导体器件100配置在基板500上。
在该状态下，进行回流处理，即，进行用来使BGA150回流的加热处理，使BGA150熔融。
通过该回流处理，如图13(B)所示，BGA150熔融而键合到Cu焊盘520上。
这时，BGA150在与Cu焊盘520的键合部分处与Cu焊盘520进行反应，由此，在与Cu焊盘520的键合部分形成金属间反应生成物(以下，称为金属间反应生成物)540的层。另外，在BGA150的材料是例如Sn-Ag-Cu系焊料的情况下，作为金属间反应生成物540形成Cu-Sn反应生成物。
这样一来，把BGA或LGA等键合到基板500的端子焊盘520上。
[专利文献1]日本专利申请特开2002-261105号公报(段落69～76，图17)
但是，在现有例的半导体器件中，却存在着端子焊盘与焊料之间的键合的可靠性低的课题。以下，对该课题进行说明。
例如，在以下的(A)～(C)的情形下，半导体器件受到热应力。
(A)在制造半导体器件时的回流处理，即，在对半导体器件内部的端子焊盘和焊料加热及冷却而进行键合处理时，半导体器件受到热应力。
(B)在进行把在内部具备端子焊盘和焊料之间的键合构造的半导体器件安装到基板上时的回流处理，即，在进行基板的端子焊盘和半导体器件的焊料因加热及冷却而进行键合的处理时，半导体器件受到热应力。
(C)在使安装了在内部具备端子焊盘和焊料之间的键合构造的半导体器件的产品运行时的动作以及停止处理时，半导体器件受到热应力。
现有例的半导体器件，以在上述(A)～(C)的情形中所受到的热应力为主要原因，主要由于以下的(1)～(3)的理由，而易于在端子焊盘与焊料之间产生裂纹。另外，这里所说的‘端子焊盘与焊料之间’，并不限于半导体器件的内部的端子焊盘与焊料之间，意味着基板的端子焊盘和半导体器件的焊料之间这两者。
(1)现有例的半导体器件，在端子焊盘与焊料之间的键合部分上，作为金属间反应生成物形成有Cu-Sn反应生成物层。
该Cu-Sn反应生成物层，因加热而产生的热膨胀率和因冷却或散热而产生的热收缩率比较大。因此，该Cu-Sn反应生成物层，对在上述(B)和(C)的情形下所受到的热应力的耐受性低。因此，现有例的半导体器件，在温度差大的环境下，易于在焊料与端子焊盘之间的键合部分上产生裂纹。
另外，在上述(B)和(C)的情形下所受到的热应力特别集中到键合部分的下部，即，集中到Cu-Sn反应生成物层的端子焊盘一侧区域内。因此，裂纹易于在键合部分的下部，即，易于在Cu-Sn反应生成物层的端子焊盘一侧区域内产生。
(2)近些年来，焊料不再使用作为Pb焊料的主流的Sn-Pb系焊料，而正在代之以使用作为无Pb焊料的主流的Sn-Ag-Cu系的焊料。
焊料对在上述(A)～(C)的情形下所受到的热应力的耐受性，具有若焊料的硬度变高则耐受性就要降低的倾向。
相对于Sn-Pb系焊料是比较软的材料，Sn-Ag-Cu系焊料是比Sn-Pb系焊料更硬的材料。因此，Sn-Ag-Cu系焊料与Sn-Pb系焊料相比，对在上述(A)～(C)的情形下所受到的热应力的耐受性低。因此，Sn-Ag-Cu系焊料与Sn-Pb系焊料相比，热应力易于集中到键合部分的下部，因此，在焊料与端子焊盘之间的键合部分的下部，易于产生裂纹。
(3)半导体器件具有窄步距化和薄型化的倾向。因此，半导体器件中，端子的直径在变小，而且端子的高度也在变低。
当端子的直径变小而且端子的高度变低时，焊料与端子焊盘之间的键合部分的空间就变小。因此，半导体器件在上述(A)～(C)的情形下所受到的热应力易于集中到键合部分的下部，因此，易于在焊料与端子焊盘之间的键合部分的下部产生裂纹。
如上所述，现有例的半导体器件，由于上述(1)～(3)的理由，端子焊盘与焊料之间易于产生裂纹。
在半导体器件中，一旦产生裂纹，则由于该裂纹的存在，将导致端子焊盘与焊料之间的键合缺陷。
因此，根据现有例的半导体器件，由于上述(1)～(3)的理由，即，由于(1)在键合部分上形成Cu-Sn反应生成物层，(2)焊料中使用硬的Sn-Ag-Cu系焊料取代软的Sn-Pb系焊料，以及(3)半导体器件窄步距化和薄型化，降低了端子焊盘与焊料之间的键合的可靠性。
因此，在现有例的半导体器件中，存在着端子焊盘与焊料之间的键合的可靠性低这样的课题。
端子焊盘与焊料之间的键合的可靠性低这样的课题，既是在评价半导体器件的可靠性方面重要的课题，同时，也是非常难于解决的课题。
本申请的发明人着眼于Zn(锌)系材料所具有的以下(1)～(3)的特性，专心进行研究的结果，发现如果在端子焊盘与焊料之间形成含Zn的合金层，则可以解决现有例的课题。
Zn系材料具有以下3个特性。
即，Zn系材料具有：
(1)与Cu-Sn反应生成物相比，因加热而产生的热膨胀率和因冷却或散热而产生的热收缩率小的特性。
(2)与已成为无Pb焊料的材料的主流的Sn-Ag-Cu系焊料相比，更软的特性。
(3)与具有上述(1)和(2)的特性的其它材料相比，氧化性更低的特性。
发明内容
为了解决上述的课题，本发明的目的在于提供，通过在端子焊盘与焊料之间形成含有具有这些(1)～(3)的特性的Zn的合金层，来提高端子焊盘与焊料之间的键合的可靠性的端子焊盘与焊料的键合构造、具有该键合构造的半导体器件和该半导体器件的制造方法。
这样的第1发明的端子焊盘与焊料的键合构造，具备：在基底上形成的端子焊盘；焊料；在端子焊盘与焊料之间的、端子焊盘的成分与Zn系材料之间的反应生成物层。
另外，端子焊盘一般是用Cu构成的。但是，端子焊盘也可以用其它材料构成。此外，端子焊盘也可以做成为重叠各种材料而构成的多层构造。具体地说，端子焊盘可以做成为在Cu焊盘上配置Ni(镍)，并且在其上配置Pd(钯)、Au(金)或者其它的材料的构造。
此外，焊料并不限于无Pb焊料，也可以使用Pb焊料。
此外，所谓Zn系材料，例如，是大体上为100％的Zn或含有10重量％左右的助焊剂的Sn-Zn系焊料膏等。Zn系材料，在成分是大体上为100％的Zn的情况下，通过电镀或溅射等，而且在成分是Sn-Zn系焊料膏等的情况下，通过印刷或电镀，配置在端子焊盘与焊料之间的键合部分的下部，即，配置在端子焊盘的正上方。另外，本发明特别是在成分是大体上为100％的Zn的情况下，可以在具备LGA的半导体器件中应用。
第2发明的半导体器件，具备第1发明的端子焊盘与焊料的键合构造。
第3发明的半导体器件的制造方法，是制造第2发明的半导体器件的方法。第3发明的半导体器件的制造方法，具有：在基底上形成的端子焊盘上，配置Zn系材料的工序；在Zn系材料上，配置焊料的工序；进行回流处理，即，进行用来使焊料回流的加热处理，在端子焊盘与焊料之间，形成端子焊盘的成分与Zn系材料之间的反应生成物层的工序。
根据第1发明的端子焊盘与焊料之间的键合构造，在端子焊盘与焊料之间具备端子焊盘的成分与Zn系材料之间的反应生成物层。
Zn系材料具有上述(1)～(3)的特性。因此，根据该端子焊盘与焊料的键合构造，可以提高端子焊盘与焊料之间的键合部分对热应力的耐受性。借助于此，尽管最终会因热应力而在键合部分上产生裂纹，但是可以延迟该状况的产生。其结果是与现有例相比可以提高端子焊盘与焊料之间的键合的可靠性。
根据第2发明的半导体器件，由于与第1发明同样的原理，可以提高端子焊盘与焊料之间的键合部分对热应力的耐受性。因此，可以延迟由热应力引起的裂纹在键合部分上的产生。其结果是与现有例相比可以提高端子焊盘与焊料之间的键合的可靠性。
根据第3发明的半导体器件的制造方法，可以制造第2发明的半导体器件。
附图说明
图1是具有实施形态例1的键合构造的半导体器件的构成图。
图2是具有实施形态例1的键合构造的半导体器件的制造工序图。
图3是回流处理时的温度曲线图。
图4是评价处理的说明图(1)。
图5是评价处理的说明图(2)。
图6是具有实施形态例1的键合构造的半导体器件的安装工序图。
图7是具有实施形态例2的键合构造的半导体器件的构成图。
图8是具有实施形态例2的键合构造的半导体器件的制造工序图。
图9是具有实施形态例2的键合构造的半导体器件的安装工序图。
图10是半导体器件的变形例的构成图。
图11是具有现有例的键合构造的半导体器件的构成图。
图12是具有现有例的键合构造的半导体器件的制造工序图。
图13是具有现有例的键合构造的半导体器件的安装工序图。
具体实施方式
以下，参照附图，对本发明的实施形态进行说明。另外，各附图只是以可以理解本发明的程度示意地示出了各个构成要素的形状、大小和配置关系。因此，本发明并不仅限于图示例。此外，在各附图中，对于与现有例同样的构成要素(参照图11～图13)，赋予同一附图标记而省略其重复说明。此外，在各附图中，对于共用的构成要素或同样的构成要素等，赋予同一附图标记而省略其重复说明。此外，各个工序图示出了在各个工序阶段所得到的构造体的主要部分的剖面的切口。此外，由于半导体器件的剖面构造因产品而异，故在此省略其详细说明。
(实施形态例1)
本发明的端子焊盘与焊料的键合构造(以下，有时候也简称为键合构造)，在基底上形成的端子焊盘120与焊料240之间，具备端子焊盘的成分与Zn系材料之间的反应生成物层(参照图2(D)、图6(B)、图8(D)和图9(B))。
本发明的键合构造，可以应用于在半导体器件内同时设置有端子焊盘和焊料的位置。此外，本发明的键合构造，也可以应用于在基板上设置端子焊盘的位置以及在半导体器件上设置焊料的位置。
以下，以具有该键合构造的半导体器件为例，对实施形态例1的键合构造进行详细说明。另外，实施形态例1的构成为：通过印刷，在端子焊盘上配置Zn系材料(例如，Zn系焊料膏、含助焊剂Sn-Zn系焊料膏、其它材料)。
<半导体器件的构成>
以下，参照图1，对具有实施形态例1的键合构造的半导体器件(以下，称为实施形态例1的半导体器件)的构成进行说明。另外，在这里，作为半导体器件，以具备BGA的半导体芯片为例进行说明。
如图1所示，实施形态例1的半导体器件200具备：作为形成有各种半导体元件的区域的基底105；在基底105上形成的导电层110；在导电层110上形成的绝缘层115和端子焊盘120。另外，在图1中，省略了构成半导体器件的其它构成要素的图示。以下，作为端子焊盘120，以Cu焊盘为例进行说明。另外，Cu焊盘120的顶面，处于与绝缘层115的上表面同一平面内。
如图1所示，实施形态例1的半导体器件200，通过印刷，把Zn系材料230配置在Cu焊盘120上。
另外，作为Zn系材料230，有例如含助焊剂的Sn-Zn系焊料(以下，称为含助焊剂Sn-Zn系焊料或简称为Sn-Zn系焊料)和其它材料。在此，假定Zn系材料230是例如组成的比率是Sn为91重量％、Zn为9重量％的Sn-Zn系焊料膏来进行说明。另外，所谓‘Sn-Zn系’，意味着Sn与Zn的混合物(以下，称为Sn-Zn)本身或含有几个～几十个重量％左右的其它材料的Sn-Zn混合物。以下，在把‘系’附加到材料名称上进行说明时，意味着该材料本身或含有几个～几十个重量％左右的其它材料的该材料。作为Sn-Zn系材料膏230，一般含有10重量％左右的助焊剂。
另外，在图1中，w表示Cu焊盘120和Zn系材料230的宽度，h1表示Zn系材料230的高度。Cu焊盘120和Zn系材料230的宽度w为100～400微米左右。Zn系材料230的高度h1为10～60微米左右。
在Zn系材料230上安装无Pb焊料球240。
另外，作为无Pb焊料球240的材料，主流是含有Sn、Ag和Cu的混合物的焊料，即Sn-Ag-Cu系焊料。于是，在这里，把无Pb焊料球240作为Sn-Ag-Cu系焊料球进行说明。
另外，在图1中，H表示无Pb焊料球240的直径。无Pb焊料球240的直径H为100～450微米左右。
<Zn系材料的特性>
如前面的说明，Zn系材料230具有3个特性(1)～(3)。
根据上述(1)的特性，Zn系材料230对热应力的耐受性比Cu-Sn反应生成物更高。因此，与Cu-Sn反应生成物相比，Zn系材料230可以更好地缓和热应力的集中。
此外，根据上述(2)的特性，Zn系材料230的热应力比Sn-Ag-Cu系焊料更易于分散。因此，与Sn-Ag-Cu系焊料相比，Zn系材料230可以更好地缓和热应力的集中。
再有，根据上述(3)的特性，Zn系材料230与其它材料相比，可以特别出色地保护端子焊盘120。其理由如下。
即，作为满足上述(1)和(2)的特性的材料，有例如Mg(镁)等。但是，Mg由于氧化性比Zn系材料230高，故不能保护端子焊盘120。相对于此，Zn系材料230尽管具有氧化性，但是，其氧化性比Mg低，作为端子焊盘120的保护膜可以有效地利用。因此，Zn系材料230与Mg等的其它材料相比，可以特别出色地保护端子焊盘120。
半导体器件200，由于把具有上述(1)～(3)的特性的Zn系材料230配置在Cu焊盘120的正上方，故与现有例的半导体器件100相比，可以提高对半导体器件200内部的端子焊盘120和焊料240之间的键合部分的热应力的耐受性。因此，半导体器件200，尽管最终会由于热应力而在半导体器件200内部的端子焊盘120和焊料240之间的键合部分上产生裂纹，但是可以延迟该裂纹的产生。其结果是，半导体器件200可以提高半导体器件200内部的端子焊盘120和焊料240之间的键合的可靠性。
<半导体器件的制造工序>
以下，参照图2(A)～(D)和图3，对半导体器件200的制造工序进行说明。
如图2(A)所示，准备在半导体器件200的基底105上形成有端子焊盘120的构造体。该构造体中，在基底105上设置有例如布线和其它所需要的导电层110，在该导电层110上设置Cu焊盘作为端子焊盘120。并且在基底105上设置把该Cu焊盘120的周围埋入进去的绝缘层115。Cu焊盘120的顶面与绝缘层115的上表面处于同一平面上。另外，Cu焊盘120的顶面虽然露出在外部，但是其露出面被因Cu焊盘120与大气中的氧进行反应而生成的氧化膜(未图示)所覆盖。
其次，如图2(B)所示，通过印刷，向Cu焊盘120的露出面上，配置Zn系材料(在这里是Sn-Zn系焊料膏)230。由此，把比无Pb焊料球(在这里是Sn-Ag-Cu系焊料球)240更软的Zn系材料，配置到半导体器件200的端子焊盘120的正上方。另外，作为Sn-Zn系焊料膏230，一般含有10重量％左右的助焊剂。Sn-Zn系焊料膏230，利用所含有的助焊剂，除去Cu焊盘120的露出面的氧化膜。
其次，如图2(C)所示，把无Pb焊料球240安装到Zn系材料230上。
其次，如图2(D)所示，按照图3所示的处理温度进行回流处理，使无Pb焊料球240熔融。
另外，图3是示出了回流处理时的半导体器件200的表面温度的曲线图。在图3中，纵轴表示温度，横轴表示时间，A表示回流处理时的最高温度，t表示回流处理时的处理时间。回流处理时的最高温度A例如为235～260℃(即，在235℃以上且在260℃以下)左右。回流处理时的处理时间t，每一块为4～5分钟左右。
根据该回流处理，无Pb焊料球240熔融，与Zn系材料230一起键合到Cu焊盘120上，形成BGA250。
这时，Zn系材料230，在与Cu焊盘120之间的键合部分处与Cu焊盘120进行反应，由此，在无Pb焊料球240与Cu焊盘120之间形成含有Zn的金属间反应生成物(以下，称为含Zn金属间反应生成物或简称为金属间反应生成物)260的层。另外，在这里，由于Zn系材料230的材料是Sn-Zn系焊料膏，故作为金属间反应生成物260，形成Cu-Zn反应生成物。
另外，Zn系材料230有时候需要进行提高所含有的助焊剂的活性力等的调整。此外，Zn是易于氧化的金属。所以，回流处理时必须在氮气氛中进行。
半导体器件200中，由于热应力易于集中到无Pb焊料球240与Cu焊盘120之间的键合部分上，故在该键合部分上配置具有上述(1)～(3)特性的Zn系材料230。由此，提高半导体器件200的键合部分对热应力的耐受性。
另外，作为半导体器件200，把图2(D)所示的工序的器件作为产品出厂。但是，在技术上也可以把图2(B)所示的工序的器件作为产品出厂。
然而，也可以考虑把Zn系材料230和无Pb焊料球240的材料，都做成为Sn-Zn反应生成物的构成。即，考虑把含助焊剂Sn-Zn系膏作为Zn系材料230印刷到Cu焊盘120上，并且把Sn-Zn焊料球作为无Pb焊料球240安装到含助焊剂Sn-Zn系膏上的构成。
但是，由于这样的构成存在着以下的问题，故不是优选的。
即，这样的构成具有：
(1)由于Sn-Zn反应生成物是易于氧化的材料，故不能制造稳定的半导体器件200的问题，以及
(2)若仅仅用Sn-Zn反应生成物构成Zn系材料230和无Pb焊料球240，则由于耐湿性低，即，在高湿的环境下长期维持状态而不会变质的特性低，故具有由于例如在高温而且高湿的环境下使用半导体器件200，而使得Zn系材料230和无Pb焊料球240中的Zn逐渐被氧化，焊料240与Cu焊盘120之间的键合强度易于降低的问题。
因此，理想的是不要都用Sn-Zn反应生成物构成Zn系材料230和无Pb焊料球240。
作为Zn系材料230和无Pb焊料球240的组合，由于把Zn系材料230定为含助焊剂Sn-Zn系焊料，把无Pb焊料球240定为Sn-Ag-Cu系焊料的构成，不会产生上述(1)和(2)的问题，故是最为理想的。
<半导体器件对热应力的耐受性的评价>
下面，参照图1、图4、以及图5，说明半导体器件200对热应力的耐受性的评价。
对于半导体器件200，用以下的方法评价对热应力的耐受性。
例如，对于把Cu焊盘120和Zn系材料230的宽度w做成为100～400微米，把Zn系材料230的高度h1做成为40～60微米，把无Pb焊料球240的直径H做成为100～450微米的半导体器件200进行评价处理(参照图1)。
如图4所示，把该半导体器件200安装到基板500的两面上。另外，在图4中，W1表示半导体器件200的一边。半导体器件200的一边W1例如是6mm左右。
其次，按照图5所述的处理温度对已安装到基板500的两面上的半导体器件200交互地进行加热处理和冷却处理。
另外，图5是示出了加热处理时和冷却处理时的半导体器件200的表面温度的曲线图。在图5中，纵轴表示温度，横轴表示时间，a0表示常温(具体地说为15℃)，a1表示加热处理时的最高温度，b1表示冷却处理时的最低温度。加热处理时的最高温度a1为+几百℃，冷却处理时的最低温度b1为-几十℃。
在评价处理中，把加热处理和冷却处理的组合作为1个周期，几百～几千次地反复进行该周期。由此，对半导体器件200施加热应力。
最后，测量半导体器件200内的焊料240与Cu焊盘120之间的键合部分处的电阻值的变化。这时，如果在键合部分上产生了裂纹，则电阻值比正常的半导体器件，即比未产生裂纹的半导体器件更大。
根据实施形态例1的半导体器件200，与现有例的半导体器件100相比，可以延迟半导体器件200内部的焊料240与Cu焊盘120之间的键合部分处的裂纹的产生。
另外，在实际的评价处理中，在Zn系材料230的高度h1处于40～60微米之间的情况下，半导体器件200可以得到良好的结果。但是，即便是在Zn系材料230的高度h1小于40微米的情况下，半导体器件200也具有得到良好的结果的可能性。但是，如果Zn系材料230的高度h1过小，则半导体器件200具有与基板键合的可靠性和耐湿性等降低的倾向。与基板键合的可靠性和耐湿性等，在评价半导体器件200的可靠性方面是最为重要的项目。因此，Zn系材料230的高度h1过小是不理想的。此外，反之，即便是在Zn系材料230的高度h1比60微米大的情况下，半导体器件200也具有得到良好的结果的可能性。但是，若Zn系材料230的高度h1过大，则半导体器件200具有与基板键合的可靠性和耐湿性等降低的倾向。因此，Zn系材料230的高度h1过大也是不理想的。考虑Zn系材料230的高度h1的允许值，则大致上可设为10～60微米左右。
<半导体器件的安装构造>
在具有现有例的键合构造的半导体器件的安装构造(以下，称为现有例的安装构造)中，直接把半导体器件100的BGA150安装到基板500的端子焊盘(以下，称为Cu焊盘)520上(参照图13(A))。
相对于此，在具有实施形态例1的键合构造的半导体器件的安装构造(以下，称为实施形态例1的安装构造)中，则把Zn系材料配置到基板500的Cu焊盘520上，把半导体器件200的BGA250安装到该Zn系材料上。
以下，参照图6，对实施形态例1的安装构造进行说明。
如图6(A)所示，在基板500上，把Cu焊盘520和Zn系材料530配置到预定位置上。
另外，作为Zn系材料530，与Zn系材料230同样，有例如含助焊剂的Sn-Zn系焊料(以下，称为含助焊剂Sn-Zn系焊料或简称为Sn-Zn系焊料)和其它材料。在这里，把Zn系材料530作为Sn-Zn系焊料膏进行说明。在图6(A)所示的例子中，通过印刷，Zn系材料(在这里，是含助焊剂Sn-Zn系焊料膏)530被配置到Cu焊盘520上。
在实施形态例1的安装构造中，配置半导体器件200以及基板500，使得形成有Cu焊盘120这一侧的面和形成有Cu焊盘520的一侧的面对置。在图6(A)所示的例子中，使形成有Cu焊盘120这一侧的面朝下把半导体器件200配置在基板500上。
这时，在半导体器件200的BGA250与基板500的Cu焊盘520之间配置有Zn系材料530。
在该状态下，对BGA250进行回流处理，即，进行用来使BGA250回流的加热处理，使BGA250熔融。
根据该回流处理，如图6(B)所示，BGA250熔融，与Zn系材料530一起键合到Cu焊盘520上。
这时，Zn系材料530，在与Cu焊盘520之间的键合部分处与Cu焊盘520进行反应，由此，在BGA250与Cu焊盘520之间形成含有Zn的金属间反应生成物(以下，称为含Zn金属间反应生成物或简称为金属间反应生成物)550的层。另外，在这里，由于Zn系材料530的材料是Sn-Zn系焊料膏，故作为含Zn金属间反应生成物550，形成Cu-Zn反应生成物。
图6所示的实施形态例1的安装构造中，由于把具有上述(1)～(3)特性的Zn系材料530配置在半导体器件200的BGA250与基板500的端子焊盘520之间，故可以提高半导体器件200的BGA250与基板500的端子焊盘520之间的键合部分对热应力的耐受性。因此，尽管该安装构造最终会因热应力而在半导体器件200的BGA250与基板500的端子焊盘520之间的键合部分上产生裂纹，但是可以延迟该裂纹的产生。其结果是，该安装构造可以提高半导体器件200的BGA250与基板500的端子焊盘520之间的键合的可靠性。
如上所述，根据实施形态例1的键合构造，与现有例的键合构造相比，可以进一步提高半导体器件200内部的端子焊盘120与BGA250即熔融的无Pb焊料球240之间的键合的可靠性。
此外，根据实施形态例1的键合构造，与现有例的键合构造相比，可以进一步提高基板500的端子焊盘520与半导体器件200的BGA250之间的键合的可靠性。
另外，如果半导体器件200内部的端子焊盘120与BGA250之间以及基板500的端子焊盘520与半导体器件200的BGA250之间的键合的可靠性比现有例的键合构造进一步提高，则构成BGA250的无Pb焊料球240的使用量，就可以抑制为比现有例的半导体器件100更少的量。因此，根据实施形态例1的键合构造，可以把半导体器件200制造得比现有例的半导体器件100更薄。
(实施形态例2)
以下，以具有该键合构造的半导体器件为例，详细说明实施形态例2的键合构造。另外，实施形态例2的构成为通过电镀把Zn系材料(在这里是Zn)配置在端子焊盘上。
<半导体器件的构成>
以下，参照图7，对具有实施形态例2的键合构造的半导体器件(以下，称为实施形态例2的半导体器件)的构成进行说明。另外，在这里，作为半导体器件，以具备LGA的半导体芯片为例进行说明。
在实施形态例1中，作为半导体器件200，是以具备BGA的半导体芯片为例进行了说明。在该半导体器件200中，焊料端子即从Cu焊盘120的露出面到BGA250的顶端(参照图2(D))为止的高度比较高，该高度在例如0.5mm步距端子的情况下为250微米左右。
相对于此，在实施形态例2中，作为半导体器件700，以具备LGA的半导体芯片为例进行说明。在该半导体器件700中，焊料端子即从Cu焊盘120的露出面到LGA750的顶端(参照图8(D))为止的高度，比半导体器件200的焊料端子更低，该高度在100微米以下。
如图7所示，实施形态例2的半导体器件700，通过电镀，把Zn730的层配置到Cu焊盘120上。
另外，在图7中，w表示Cu焊盘120和Zn730的宽度，h2表示Zn730的层的高度。Cu焊盘120和Zn730的宽度w为100～400微米左右。Zn730的层的高度h2为0.1～5微米左右。
通过印刷，在Zn730上配置无Pb焊料膏740。
另外，作为无Pb焊料膏740的材料，主流是Sn-Ag-Cu系焊料。于是，在这里，把无Pb焊料球240作为Sn-Ag-Cu系焊料膏进行说明。
另外，在图7中，h3表示无Pb焊料膏740的高度。无Pb焊料膏740的高度h3为20～30微米左右。
此外，与Zn系材料230同样，Zn730也具有在实施形态例1的<Zn系材料的特性>那一章中所说明的上述(1)～(3)的3个特性。
因此，半导体器件700可以得到与实施形态例1的半导体器件200同样的作用效果。
即，半导体器件700可以延迟产生由于半导体器件700内部的端子焊盘120与焊料740之间的键合部分的热应力所引起的裂纹。其结果是，半导体器件700可以提高半导体器件700内部的端子焊盘120与焊料740之间的键合的可靠性。
<半导体器件的制造工序>
以下，参照图8(A)～(D)和图3，对半导体器件700的制造工序进行说明。
如图8(A)所示，准备在半导体器件700的基底105上形成有端子焊盘120的构造体。由于该构造体与图2(A)所示的半导体器件200的构造体是同样的，故在这里，省略其详细说明。
其次，如图8(B)所示，从Cu焊盘120的露出面除去氧化膜，然后，通过电镀，把Zn730配置到Cu焊盘120上。由此，把比无Pb焊料膏(在这里，是Sn-Ag-Cu系焊料膏)740更软的Zn系材料配置到半导体器件700的端子焊盘120的正上方。
其次，如图8(C)所示，通过印刷，把无Pb焊料膏740配置到Zn730上。
其次，如图8(D)所示，按照图3所示的处理温度进行回流处理，使无Pb焊料膏740熔融。
根据该回流处理，无Pb焊料膏740熔融，与Zn730一起键合到Cu焊盘120上，形成LGA750。
这时，Zn730在与Cu焊盘120之间的键合部分处与Cu焊盘120进行反应，由此，在无Pb焊料膏740与Cu焊盘120之间形成含有Zn的金属间反应生成物(以下，称为含Zn金属间反应生成物或简称为金属间反应生成物)760的层。另外，在这里，作为金属间反应生成物760，形成Cu-Zn反应生成物。
另外，Zn是易于氧化的金属。于是，回流处理时，必须在氮气氛中进行。
半导体器件700，由于热应力易于集中到焊料740与Cu焊盘120之间的键合部分上，故把具有上述(1)～(3)特性的Zn730配置到该键合部分处。由此，半导体器件700，与实施形态例1的半导体器件200同样，可以提高键合部分处对热应力的耐受性。
另外，作为半导体器件700，可以把图8(B)所示的工序的器件作为产品出厂。
<半导体器件对热应力的耐受性的评价>
对于半导体器件700，用与实施形态例1同样的方法，评价对热应力的耐受性。
例如，在0.5mm步距端子的情况下，对把Cu焊盘120和Zn730的宽度w做成为100～400微米，把Zn730的高度h2做成为0.1～5微米，把无Pb焊料膏740的印刷高度h3做成为60～70微米的半导体器件700进行评价处理(参照图7)。另外，例如，在0.2mm步距端子的情况下，焊料端子的高度为40微米左右，有时候根据端子步距进行变更。
根据实施形态例2的半导体器件700，与实施形态例1的半导体器件200同样，与现有例的半导体器件100相比，可以延迟在半导体器件700内部的Cu焊盘120与焊料740之间的键合部分处的裂纹的产生。
<半导体器件的安装构造>
以下，参照图9，对具有实施形态例2的键合构造的半导体器件的安装构造(以下，称为实施形态例2的安装构造)进行说明。
如图9(A)所示，在基板500上，把Cu焊盘520配置在预定位置上，通过电镀，在Cu焊盘520上配置Zn535的层。
在实施形态例2的安装构造中，配置半导体器件700以及基板500，使得形成有Cu焊盘120这一侧的面和形成有Cu焊盘520的一侧的面对置。在图9(A)所示的例子中，使形成有Cu焊盘120这一侧的面朝下把半导体器件700配置在基板500上。
这时，在半导体器件700的LGA750与基板500的Cu焊盘520之间配置有Zn535的层。
在该状态下对LGA750进行回流处理，即，进行用来使LGA750回流的加热处理，使LGA750熔融。
通过该回流处理，如图9(B)所示，LGA750熔融，与Zn535一起键合到Cu焊盘520上。
这时，Zn535在与Cu焊盘520之间的键合部分处与Cu焊盘520进行反应，由此，在LGA750与Cu焊盘520之间形成含Zn金属间反应生成物550的层。另外，在这里，作为含Zn金属间反应生成物550形成Cu-Zn反应生成物。
图9所示的实施形态例2的安装构造，由于把具有上述(1)～(3)特性的Zn535配置在半导体器件700的LGA750与基板500的端子焊盘520之间，故可以提高半导体器件700的LGA750与基板500的端子焊盘520之间的键合部分对热应力的耐受性。因此，尽管该安装构造最终会因热应力而在半导体器件700的LGA750与基板500的端子焊盘520之间的键合部分上产生裂纹，但是可以延迟该裂纹的产生。其结果是，该安装构造可以提高半导体器件700的LGA750与基板500的端子焊盘520之间的键合的可靠性。
如上所述，根据实施形态例2的键合构造，与现有例的键合构造相比，尽管焊料端子的高度比实施形态例1的半导体器件200更低，却可以提高半导体器件700内部的端子焊盘120与LGA750，即，与熔融后的无Pb焊料膏740之间的键合的可靠性。
此外，根据实施形态例2的键合构造，与现有例的键合构造相比可以进一步提高基板500的端子焊盘520与半导体器件700的LGA750之间的键合的可靠性。
另外，如果半导体器件700内部的端子焊盘120与LGA750之间以及基板500的端子焊盘520与半导体器件700的LGA750之间的键合的可靠性比现有例的键合构造进一步提高，则构成LGA750的无Pb焊料膏740的使用量，就可以抑制为比具备现有例的LGA的半导体器件更少的量。因此，根据实施形态例2的键合构造，可以把半导体器件700制造得比具备现有例的LGA的半导体器件更薄。
另外，实施形态例2的键合构造，也可以应用在具备焊料端子的高度高的BGA的半导体器件200中。但是，由于通过电镀预先把Zn535的层配置到基板500上，故与实施形态例1的安装构造相比，成本更高。
本发明在不偏离本发明的要旨的范围内可以进行各种变更或变形而并不限定于上述的实施形态例。
例如，端子焊盘可以做成为重叠各种材料而构成的多层构造。图10是半导体器件的变形例的构成图。如图10所示，端子焊盘可以做成为把Ni(镍)122配置在Cu焊盘120上，并且在其上配置Pd(钯)124的构造。另外，也可以代替Pd(钯)124而配置Au(金)或其它材料。
此外，例如也可以把实施形态例1的制造方法应用于具备LGA的半导体器件。另外，该情况下的制造工序中，在印刷了一次Sn-Zn焊料膏之后，使半导体器件通过回流炉。然后，印刷例如Sn-Ag-Cu系等的无Pb焊料膏，再次使半导体器件通过回流炉。但是，具备由此所制造的LGA的半导体器件，不能使焊料端子的高度比具备用实施形态例2的制造方法所制造的LGA的半导体器件700更低。
此外，即便是焊料为Pb焊料，也可以实施实施形态例1和2的键合构造。
此外，例如，实施形态例2的Zn535的层，也可以利用电解电镀、无电解电镀、溅射、蒸镀等的方法形成。

Claims (9)

1.一种端子焊盘与焊料的键合构造，其特征在于具备：
在基底上形成的端子焊盘；
焊料；以及
在上述端子焊盘与上述焊料之间的、上述端子焊盘的成分与Zn系材料之间的反应生成物层。
2.根据权利要求1所述的端子焊盘与焊料的键合构造，其特征在于：
上述端子焊盘与上述焊料设置在半导体器件内，
上述反应生成物层形成于上述半导体器件内部的上述端子焊盘与上述焊料之间。
3.根据权利要求1所述的端子焊盘与焊料的键合构造，其特征在于：
上述端子焊盘设置在基板上，
上述焊料设置在半导体器件上，
上述反应生成物层形成于上述基板的上述端子焊盘与上述半导体器件的上述焊料之间。
4，一种半导体器件，其特征在于具备：
在基底上形成的端子焊盘；
焊料；以及
在上述端子焊盘与上述焊料之间的、上述端子焊盘的成分与Zn系材料之间的反应生成物层。
5.一种半导体器件的制造方法，其特征在于具备如下的工序：
在基底上形成的端子焊盘上配置Zn系材料的工序；
在上述Zn系材料上配置焊料的工序；以及
进行使上述焊料回流的加热处理，在上述端子焊盘与上述焊料之间形成上述端子焊盘的成分与Zn系材料之间的反应生成物层的工序。
6.根据权利要求5所述的半导体器件的制造方法，其特征在于具有如下的工序：
通过印刷，在上述端子焊盘上配置上述Zn系材料的工序；
在上述Zn系材料上安装焊料球的工序；以及
进行使上述焊料球回流的加热处理，在上述端子焊盘与上述焊料球之间形成上述端子焊盘的成分与Zn系材料之间的反应生成物层的工序。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于：
上述反应生成物层由上述端子焊盘的成分和通过印刷配置到上述端子焊盘上的厚度10～60微米的上述Zn系材料形成。
8.根据权利要求5所述的半导体器件的制造方法，其特征在于具有如下的工序：
通过电镀，在上述端子焊盘上配置上述Zn系材料的工序；
在上述Zn系材料上印刷焊料膏的工序；
进行使上述焊料膏回流的加热处理，在上述端子焊盘与上述焊料膏之间形成上述端子焊盘的成分与Zn系材料之间的反应生成物层的工序。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于：
上述反应生成物层由上述端子焊盘的成分和通过电镀配置到上述端子焊盘上的厚度0.1～5微米的Zn系材料形成。
CNB200610154045XA 2005-09-30 2006-09-20 端子焊盘与焊料的键合构造、具有该键合构造的半导体器件和该半导体器件的制造方法 Expired - Fee Related CN100550363C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005288270 2005-09-30
JP2005288270A JP2007103462A (ja) 2005-09-30 2005-09-30 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1941350A true CN1941350A (zh) 2007-04-04
CN100550363C CN100550363C (zh) 2009-10-14

Family

ID=37959339

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610154045XA Expired - Fee Related CN100550363C (zh) 2005-09-30 2006-09-20 端子焊盘与焊料的键合构造、具有该键合构造的半导体器件和该半导体器件的制造方法

Country Status (4)

Country Link
US (2) US7436073B2 (zh)
JP (1) JP2007103462A (zh)
KR (1) KR20070037325A (zh)
CN (1) CN100550363C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467718B (zh) * 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
US9801285B2 (en) * 2012-03-20 2017-10-24 Alpha Assembly Solutions Inc. Solder preforms and solder alloy assembly methods
WO2016161339A1 (en) * 2015-04-03 2016-10-06 Intel Corporation Zn doped solders on cu surface finish for thin fli application

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258131A (ja) * 1991-02-13 1992-09-14 Fujitsu Ltd 半田バンプ形成方法及び半田ボール
JPH10261624A (ja) * 1997-03-19 1998-09-29 Nec Corp エッチング方法及び多層配線構造
JP2001094004A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JP3526420B2 (ja) * 1999-09-24 2004-05-17 株式会社東芝 半導体装置およびその製造方法
JP3626659B2 (ja) * 2000-04-12 2005-03-09 シャープ株式会社 半導体装置、その実装構造およびその実装方法
JP3475147B2 (ja) * 2000-04-17 2003-12-08 株式会社タムラ製作所 はんだ接続部
US6281046B1 (en) * 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
JP2001313458A (ja) * 2000-04-28 2001-11-09 Mec Kk 電極表面処理法
JP2001335962A (ja) * 2000-05-26 2001-12-07 Mec Kk 電極の表面処理法
TWI248384B (en) * 2000-06-12 2006-02-01 Hitachi Ltd Electronic device
JP4366838B2 (ja) * 2000-06-29 2009-11-18 富士通株式会社 電子回路モジュールの製造方法
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP2002185130A (ja) * 2000-12-11 2002-06-28 Fujitsu Ltd 電子回路装置及び電子部品
JP2003317413A (ja) * 2002-04-26 2003-11-07 Hitachi Ltd ディスク装置

Also Published As

Publication number Publication date
US20070096339A1 (en) 2007-05-03
US20090017610A1 (en) 2009-01-15
KR20070037325A (ko) 2007-04-04
CN100550363C (zh) 2009-10-14
US7947593B2 (en) 2011-05-24
JP2007103462A (ja) 2007-04-19
US7436073B2 (en) 2008-10-14

Similar Documents

Publication Publication Date Title
CN1294635C (zh) 凸起的形成方法、半导体器件的制造方法
CN1237595C (zh) 具有树脂部件作为加固件的焊料球的形成
CN1190840C (zh) 半导体装置用引线框架
CN1572129A (zh) 焊料包覆球及其制造方法和半导体连接构造的形成方法
CN1314058C (zh) 叠层陶瓷电子元件及其生产方法
CN1096116C (zh) 半导体器件及其制造方法
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1873939A (zh) 半导体器件的制造方法
CN1227721C (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1882224A (zh) 配线基板及其制造方法
CN1369911A (zh) 导线框、使用该导线框的半导体装置及其制造方法
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1221026C (zh) 由树脂制成应力吸收层的倒装片型半导体器件及制造方法
CN1956632A (zh) 用于镀覆印刷电路板的方法以及由此制造的印刷电路板
CN1943045A (zh) 半导体发光元件安装件以及使用它的半导体发光装置
CN1893051A (zh) 半导体器件
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1327263A (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1750284A (zh) 半导体元件及其制造方法和电子部件单元
CN1344014A (zh) 半导体器件和半导体组件
CN1235284C (zh) 用于半导体和功率模件的绝缘衬底板
CN1764344A (zh) 布线电路板
CN1677781A (zh) 半导体激光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20120920