CN1314058C - 叠层陶瓷电子元件及其生产方法 - Google Patents

叠层陶瓷电子元件及其生产方法 Download PDF

Info

Publication number
CN1314058C
CN1314058C CNB03149000XA CN03149000A CN1314058C CN 1314058 C CN1314058 C CN 1314058C CN B03149000X A CNB03149000X A CN B03149000XA CN 03149000 A CN03149000 A CN 03149000A CN 1314058 C CN1314058 C CN 1314058C
Authority
CN
China
Prior art keywords
electrode
width
angle
electronic components
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB03149000XA
Other languages
English (en)
Other versions
CN1471114A (zh
Inventor
山内真
清水昭宏
川端和昭
平浩明
松本宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002199816A external-priority patent/JP3879605B2/ja
Priority claimed from JP2002346116A external-priority patent/JP3918095B2/ja
Priority claimed from JP2003017775A external-priority patent/JP4753275B2/ja
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1471114A publication Critical patent/CN1471114A/zh
Application granted granted Critical
Publication of CN1314058C publication Critical patent/CN1314058C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

本发明提供一种高度可靠的单片陶瓷电容器，这种单片陶瓷电容器没有诸如剥落等结构缺陷，不会受到外部水分的影响，本发明还提供一种该新型单片陶瓷电容器的生产方法。内电极的引线部分设计的形状包括一个锥形部分，其中，越接近陶瓷元件的端面，其宽度越逐步减小，相对于引线部分的内电极的端部分调节成基本上是矩形的形状。其间有上述陶瓷层的相互面对的一对内电极在层压时，它们相互的位置有位错，使一个内电极的基本上是矩形的部分中的角部分接近另一个内电极的上述锥形部分，但是又在其外面。

Description

叠层陶瓷电子元件及其生产方法
技术领域
本发明涉及一种叠层陶瓷电子元件，该元件包括多个其间叠加有陶瓷层的内电极，相互面对的内电极交替引出到陶瓷元件相对侧的端面上，使内电极和端面上的外电极相连，本发明还涉及一种叠层陶瓷电子元件的生产方法。
发明背景
在单片陶瓷电容器中，例如，如图18所示，多个内电极52和其间的陶瓷层53一起层压在陶瓷元件51中，内电极52交替引出到陶瓷元件51相对侧的端面上，内电极52和端面上的外电极54相连。
一般用下述方法生产具有上述结构的单片陶瓷电容器。例如，如图19所示，将用丝网印刷法或其它合适方法通过涂覆导电膏而在其表面上提供内电极图形52a的陶瓷生薄板53a层压在一起。其上没有内电极的陶瓷生薄板(假薄板)53b层压在顶和底表面上，然后进行气压粘结和煅烧。导电膏涂覆在煅烧层压品(陶瓷元件)51的两个端面上，然后进行焙烧，形成一对外电极54(图18)。
在具有上述结构的单片陶瓷电容器中，水分可从端面上的内电极52的暴露部分进入陶瓷元件51的内部，从而降低电容器的性能，还可能出现剥落现象。
为了解决上述问题，如图20A和20B所示，有人提出一种单片陶瓷电容器，其中，为了防止水分从外部进入和剥落现象的发生，内电极52的引线部分55的宽度W小于其它部分(电容形成部分)56的宽度W0(日本未审公开专利申请8-97071和日本未审公开专利申请11-97284)。
但是，如图21所示，在引线部分55的宽度W减小的单片陶瓷电容器中，内电极52在其角部分(图20B中的区域A)、引线部分55和电容形成部分56之间的边线部分(图20B中的区域B)及其它部分中的厚度增加，因此，在进行层压时将产生内应力。结果导致的问题是抗热震性降低，从而出现裂纹，这将降低其性能。具体来说，当用丝网印刷法通过印刷导电膏形成内电极图形时，内电极52在上述角部分A和边线部分B中的厚度可能增加，因此而产生的问题是内应力增加，而抗热震性降低。
发明内容
为了解决上述问题，本发明的优选实施方案是提供一种高度可靠的单片陶瓷电容器，这种单片陶瓷电容器没有诸如剥落等结构缺陷，不会受到外部水分的影响，本发明还提供一种该新型单片陶瓷电容器的生产方法。
本发明的优选实施方案提供下述结构和生产方法。
根据本发明的一个优选实施方案，一种叠层陶瓷电子元件，其包括提供在陶瓷元件中且中间有陶瓷层的相互面对的多个内电极，相互面对的内电极通过延续自各个内电极主要部分的各个引线部分延伸至陶瓷元件一对端面的各个端面上，使内电极与一对端面上的一对外电极的各个外电极连接，其中，一对内电极中的每一个内电极都有包括在主要部分中的至少一个角部分和在延伸自主要部分的部分中宽度在一个方向上逐步减小的部分的二维形状，并且其中，这一对内电极的排列方式是：该一对内电极中的一个内电极的角部分和另一个内电极的宽度在一个方向上逐步减小的部分与其间的陶瓷层相互邻接，而一个内电极的角部分不会重叠在另一个内电极上，或者是另一个内电极的角部分和一个内电极的宽度在一个方向上逐步减小的部分与其间的陶瓷层相互邻接，而另一个内电极的角部分不会重叠在一个内电极上。
在上述叠层陶瓷电子元件中，宽度在一个方向上逐步减小的部分优选在内电极的引线部分中，角部分优选在与引线部分相对的其间有内电极主要部分中心的部分中。
在优选实施方案的叠层陶瓷电子元件中，宽度在一个方向上逐步减小的部分的宽度优选线性减小。
在优选实施方案的叠层陶瓷电子元件中，宽度在一个方向上逐步减小的部分的宽度优选以约40至约80度的角度减小。
在优选实施方案的上述叠层陶瓷电子元件中，宽度在一个方向上逐步减小的部分的宽度优选以约60至约80度的角度减小。
在优选实施方案的上述叠层陶瓷电子元件中，宽度在一个方向上逐步减小的部分的外电极侧宽度优选是内电极主要部分宽度的约2/3至约3/4。
一种生产具有上述结构的叠层陶瓷电子元件的方法，其包括下述步骤：用丝网印刷法将导电膏涂覆在陶瓷生薄板的一个表面上，在陶瓷生薄板表面上产生具有上述形状的电极图形，层压多个陶瓷生薄板，使中间有陶瓷层的相互面对的一对内电极具有上述位置关系。
在生产叠层陶瓷电子元件的一个优选实施方案中，内电极优选包括位于内电极主要部分的两侧在此相互接触的一个部分中的角部分和位于引线部分中的宽度在一个方向上逐步减小的部分。
在上述叠层陶瓷电子元件中，一对内电极中的每一个内电极都有下述二维形状：在四个角部分的每一个中都至少有一个曲线和一个倒角直线，在一对内电极中，一个内电极的一个角部分中的曲线和倒角直线之一的长度可以不同于另一个内电极中面对该角部分且宽度在一个方向上逐步减小的部分中的曲线和倒角直线之一的长度。
在上述叠层陶瓷电子元件中，一个角部分优选位于内电极中相对于引线部分的端部分中。
在优选实施方案的叠层陶瓷电子元件中，另一个内电极的一个角部分中的曲线或倒角直线的长度优选不同于一个内电极中面对该角部分且宽度在一个方向上逐步减小的部分中的曲线或倒角直线的长度。
在另一个优选实施方案的叠层陶瓷电子元件中，宽度在一个方向上逐步减小的部分的宽度优选以约40至约80度的角度线性减小。
在另一个优选实施方案的叠层陶瓷电子元件中，宽度在一个方向上逐步减小的部分的宽度优选以约60至约80度的角度线性减小。
在另一个优选实施方案的叠层陶瓷电子元件中，宽度在一个方向上逐步减小的部分的外电极侧宽度优选是内电极主要部分宽度的约2/3至约3/4。
从下面结合附图的本发明优选实施方案的详述部分可以清楚地看到本发明的其它特点、部件、步骤、特征和优点。
附图简述
图1A和1B是示出定义本发明优选实施方案的单片陶瓷电容器的内电极的视图。图1A是示出一对内电极形状的透视图，图1B是示出一对内电极重叠状态的平面图。
图2是示出本发明一个优选实施方案的单片陶瓷电容器结构及其生产方法的透视分解图。
图3是示出用本发明一个优选实施方案的单片陶瓷电容器的生产方法生产的单片陶瓷电容器的剖视图。
图4A和4B是示出构成本发明另一个优选实施方案的单片陶瓷电容器的内电极的视图。图4A是示出一对内电极形状的透视图，图4B是示出一对内电极重叠状态的平面图。
图5是本发明第三个优选实施方案的单片陶瓷电容器的剖视图。
图6A是示出本发明第三个优选实施方案的单片陶瓷电容器的一对内电极的图形的平面图。图6B是示出内电极重叠状态的平面图。
图7A是示出本发明第四个优选实施方案的单片陶瓷电容器的一对内电极的图形的平面图。图7B是示出内电极重叠状态的平面图。
图8A是示出与第三个优选实施方案相关的对比实施例1的单片陶瓷电容器的一对内电极的图形的平面图。图8B是示出内电极重叠状态的平面图。
图9是示出与本发明第三个优选实施方案相关的对比实施例2的单片陶瓷电容器的一对内电极的图形的平面图。
图10是示出与本发明第三个优选实施方案相关的对比实施例3的单片陶瓷电容器的一对内电极的图形的平面图。
图11是示出与本发明第三个和第四个优选实施方案相关的第一个改进实施例的单片陶瓷电容器的视图。
图12是示出与本发明第三个和第四个优选实施方案相关的第二个改进实施例的单片陶瓷电容器的视图。
图13是示出与本发明第三个和第四个优选实施方案相关的第三个改进实施例的单片陶瓷电容器的视图。
图14A和14B是示出构成本发明一个优选实施方案的单片陶瓷电容器的内电极的视图。图14A是示出一对内电极形状的透视图，图14B是示出一对内电极重叠状态的平面图。
图15是示出本发明一个优选实施方案的单片陶瓷电容器结构及其生产方法的透视分解图。
图16是示出用本发明一个优选实施方案的单片陶瓷电容器的生产方法生产的单片陶瓷电容器的剖视图。
图17A和17B是示出构成本发明另一个优选实施方案的单片陶瓷电容器的内电极的视图。图17A是示出一对内电极形状的透视图，图17B是示出一对内电极重叠状态的平面图。
图18是传统单片陶瓷电容器的剖视图。
图19是示出传统单片陶瓷电容器结构及其生产方法的透视分解图。
图20A和20B是示出另一种传统单片陶瓷电容器结构的视图。图20A是示出一对内电极形状的透视图，图20B是示出一对内电极重叠状态的平面图。
图21是示意性示出内电极的角部分等的厚度增加状态的剖视图。
具体实施方式
具体来说，本发明包括下述生产方法(1-1)和结构形式(1-2)。
(1-1)：根据本发明的一个优选实施方案，一种生产叠层陶瓷电子元件的方法，其包括层压多个陶瓷生薄板的步骤，而每一个陶瓷生薄板的表面上都有通过丝网印刷法形成的由导电膏制成的内电极图形。得到的叠层陶瓷电子元件包括在陶瓷元件中且其间有陶瓷层的相互面对的多个内电极，相互面对的内电极交替引出到陶瓷元件相对侧的端面上，使内电极和端面上的外电极相连。
在该方法中，内电极的引线部分设计的形状包括一个锥形部分，其中，越接近陶瓷元件的端面，其宽度越逐步减小，相对于上述引线部分的内电极的端部分基本上是矩形。其间有上述陶瓷层的相互面对的一对内电极在层压时，它们相互的位置有位错，使一个内电极的基本上是矩形的部分中的角部分接近另一个内电极的上述锥形部分，但是又在其外面。
因此，可以防止厚部分如内电极的角部分重叠，从而可以防止内应力的发生。从而可以有效地生产一种高度可靠的叠层陶瓷电子元件，这种叠层陶瓷电子元件没有诸如剥落等结构缺陷，不会受到外部水分的影响。
(1-2)一种叠层陶瓷电子元件，其包括多个内电极，内电极具有用丝网印刷法形成的图形，它们相互面对，中间有陶瓷层，这些内电极在陶瓷元件中，相互面对的内电极交替引出到陶瓷元件相对侧的端面上，使内电极和端面上的外电极相连。
在该叠层陶瓷电子元件中，一个内电极的引线部分上有锥形部分，其中，越接近陶瓷元件的端面，其宽度越逐步减小，相对于上述引线部分的内电极的端部分优选基本上是矩形。在其间有上述陶瓷层的相互面对的一对内电极中，一个内电极的相对于上述引线部分的基本上是矩形的部分中的角部分的排列位置是接近另一个内电极的上述锥形部分，但是又在其外面。
因此，可以防止厚部分如内电极的角部分重叠，从而可以防止内应力的发生。从而可以防止诸如剥落等结构缺陷的发生，可以防止外部水分的影响。从而可以大大改进叠层陶瓷电子元件的可靠性。
在本发明优选实施方案的叠层陶瓷电子元件中，与传统叠层陶瓷电子元件相比，虽然只有内电极的角部分中的很小的区域对形成电容不起作用，但是却可以防止内部缺陷的发生，在基本不降低有效电容的情况下可以大大改进其可靠性。
在本发明中，只需将内电极的锥形部分提供在引线部分的一个部分中。例如，关于形状，还可以使引线部分具有越接近端面宽度越逐步减小的锥形部分和在接近端面处平行于内电极引线方向的平行部分。
下面更详细地描述叠层陶瓷电子元件的上述生产方法及其结构。
第一个优选实施方案
(1)准备作为陶瓷原料粉末的钛酸钡基材料、作为树脂粘结剂的聚乙烯醇缩丁醛、作为增塑剂的邻苯二甲酸二辛酯、作为溶剂的乙醇和甲苯，将这些材料混合、分散，制成陶瓷浆。
(2)用这种陶瓷浆制成厚度约为3μm的陶瓷生薄板。
(3)如图1A和1B所示，用丝网印刷法将包括以碱金属粉末作为导电组分的导电膏印刷在陶瓷生薄板3a(陶瓷层3)的表面上，从而形成内电极图形2a(内电极2)，其中，引线部分5是锥形，越接近陶瓷生薄板3a的端部分，其宽度越逐步减小，与引线部分5(锥形部分5a)相对的端部分6的角部分7的角度基本上是直角，使端部分6基本上是矩形。
(4)用下述方法形成层压品：将300片其上有这种内电极图形2a(内电极2)的陶瓷生薄板3a层压在一起，再在其顶部和底部层压没有内电极图形的陶瓷生薄板(假薄板)3b。得到的层压品挤压后切成大小约为3.2mm长×1.6mm宽×1.6mm高的产品，从而制成未煅烧的元件1a。图2是示出该陶瓷元件1a结构的透视分解图。
如图1B所示，当层压陶瓷生薄板3a时，内电极图形2a层压时的相互位置是一个内电极2a的基本上是矩形的部分中的角部分7接近另一个内电极图形2a的锥形部分5a，但是又在其外面。
(5)然后进行除油，再在温度约为1300℃的受控气氛N2+H2(H2＝5％)下在炉子中进行煅烧。
(6)煅烧后，如图3所示，将Cu糊涂覆在陶瓷元件1的两个端面上，然后焙烧。在其上继续进行Ni电镀和Sn电镀，形成一对外电极4。
如图3所示，在用这种方法形成的单片陶瓷电容器的结构中，中间有陶瓷层3的多个内电极2层压在陶瓷元件1中，中间有陶瓷层的相互面对的内电极2交替引出到陶瓷元件1的两个相对端面上，使内电极和端面上的外电极相连。
对于本发明优选实施方案的单片陶瓷电容器，测定煅烧后是否有结构缺陷，进行裂纹加速评价和热震试验，从而测定其性能。此时，在测定单片陶瓷电容器(实施例1-1和实施例1-2)的性能时，内电极的位错量控制在约50μm或约250μm。
通过观察内电极引线部分中的剥落缺陷验证煅烧后是否有结构缺陷。
通过测定基于在高温高压蒸汽中暴露约50小时的PCT试验(高温负载试验)的IR绝缘电阻)的降低进行裂纹加速评价。
通过将单片陶瓷电容器(芯片)浸没在约300℃或约350℃的焊料中并检查是否有裂纹出现来进行热震试验。
测定结果示于表1。
用类似于上述实施例1-1和实施例1-2中使用的方法，测定下述单片陶瓷电容器的性能：如图19所示的其中的内电极的形状基本上是矩形的传统单片陶瓷电容器(对比实施例1)，如图20A和20B所示的其中内电极的引线部分的宽度W小于电容形成部分的宽度W0的传统单片陶瓷电容器(对比实施例2)，其中内电极的引线部分的宽度W小于电容形成部分的宽度W0从而形成一个锥形部分而内电极的位置相互没有位错(即，一个内电极的基本上是矩形的角部分重叠在锥形部分的基底端部分上)的单片陶瓷电容器(对比实施例3)。测定结果也示于表1。此时，每一个实施例的引线部分的宽度W都相同。
                                        表1
  电极的位错量   内电极引线部分中的剥落缺陷   基于PCT试验的IR降低率   热震试验，以缺陷发生率表示   电容
  300℃   350℃
  实施例1-1   50μm   小于0.1ppm   0.0％   0/100   0/100   10.19μF
  实施例1-2   250μm   小于0.1ppm   0.0％   0/100   0/100   10.05μF
  对比实施例1   0μm   100ppm   0.1％   0/100   3/100   10.20μF
  对比实施例2   0μm   小于0.1ppm   0.0％   1/100   10/100   10.20μF
  对比实施例3   0μm   小于0.1ppm   0.0％   0/100   4/100   10.20μF
从表1可以清楚地看出：除包括基本上是矩形的内电极的对比实施例1外，其中内电极的引线部分的宽度W小于电容形成部分的宽度W0的每一种电容器的引线部分中的剥落缺陷都小于约0.1ppm，并且没有基于PCT试验的IR降低。另一方面，对于对比实施例1来说，引线部分中的剥落缺陷增加到约100ppm，而基于PCT试验的IR降低约0.1％。
但是，在热震试验中，其中内电极的引线部分的宽度W小于电容形成部分的宽度W0的对比实施例2和对比实施例3的裂纹发生率均大于包括基本上是矩形的内电极的对比实施例1的裂纹发生率。其原因是在对比实施例2和对比实施例3中，内电极的引线部分的宽度W小于电容形成部分的宽度W0，从而使一些部分如内电极的引线部分和电容形成部分之间的边线增加，在用丝网印刷法印刷和形成内电极图形的过程中电极厚度很可能增加。
另一方面，从表1可以清楚地看出：在其中包括锥形部分且内电极放置时相互有位错的实施例1-1和实施例1-2的单片陶瓷电容器中，在热震试验过程中没有出现裂纹。其原因是内电极的位置相互存在位错，从而避免了在丝网印刷过程中电极厚度很可能增加的部分相重叠。
如上所述，根据第一个优选实施方案，在内电极的引线部分中基本上没有出现剥落缺陷，基于PCT试验的IR降低性能得到很大改善，并且避免了在热震试验过程中产生裂纹，从而提供了一种具有优异性能的单片陶瓷电容器。
在根据第一个优选实施方案(实施例1-1和实施例1-2的样品)的单片陶瓷电容器中，因为与对比实施例1-3的单片陶瓷电容器传统相比，只有内电极的角部分中的很小的区域对形成电容不起作用，所以如表1所示，有效电容基本上没有降低。在这种情况下，尽管由于热震造成的内应力随位错量的增加而降低，但是有效电容也相应降低。在根据上述第一个优选实施方案的单片陶瓷电容器中，如果位错量大于约300μm，则与本征电容相比，有效电容至少减小约10％。
第二个优选实施方案
图4A和4B是示出本发明第二个优选实施方案的单片陶瓷电容器的视图。图4A是示出一对内电极形状的透视图，图4B是示出一对内电极重叠状态的平面图。在图4A和4B中，用与图1中相同的标号表示的部分表示相同或相应的部分。
在第二个优选实施方案中，如图4A和4B所示，内电极2的引线部分15的形状是具有在越接近端部其宽度越逐步减小的锥形部分15a和平行于内电极引线方向的平行部分15b，平行部分15b形成在比锥形部分15a更靠近端部的一侧，其宽度W1小于电容形成部分的宽度W0，
在根据本发明第二个优选实施方案的单片陶瓷电容器中，如图4A和4B所示，当在内电极2的形状中有锥形部分15a和平行部分15b时，可以得到等同于如图1-3所示的根据第一个优选实施方案的单片陶瓷电容器的效果。
本发明不限于上述第一个和第二个优选实施方案。例如，锥形部分的两个边可以是曲线，基本上是矩形的部分的角部分可以轻微进行圆整。在本发明的保护范围内，可以对下述方面进行各种应用和改动：用丝网印刷法涂覆的导电膏的种类、印刷图形(内电极图形)的具体形状、用作介电材料的陶瓷种类、内电极层的层压数目、外电极的布置和图形等。
本发明的优选实施方案还包括下述具体结构(2-1)-(2-3)。
(2-1)一种叠层陶瓷电子元件，其包括在陶瓷元件中的中间有陶瓷层的相互面对的多个内电极，相互面对的内电极交替引出到陶瓷元件相对侧的端面上，使内电极和端面上的外电极相连。一对内电极中的每一个内电极的引线侧都包括越接近陶瓷元件的引线侧端面其宽度越逐步减小的引线侧宽度减小部分，一对内电极中的每一个内电极的相对于引线侧的端部的形状是切去角部分的尖端，一对内电极中的一个内电极的引线侧宽度减小部分和另一个内电极的切去尖端的端侧角部分不会互相面对。
因此，可以防止出现残余应力，可以抑制或防止诸如剥落的结构缺陷的发生。
在本发明的各种优选实施方案中，只需将内电极的引线侧宽度减小部分提供在内电极的引线部分一侧的一个部分中。例如，也可以提供越接近陶瓷元件的引线侧端面其宽度越逐步减小的锥形部分作为引线侧宽度减小部分，还可以在引线方向上比引线侧宽度减小部分(锥形部分)更接近端部的一侧中提供平行于内电极引线方向的平行部分或者在引线方向上比引线侧宽度减小部分更接近端部的一侧中提供越接近端部其宽度越逐步减小的宽度减小部分。
通过将内电极引线部分的宽度调节至小于电容形成部分的宽度，可以有效防止外部水分的进入，从而大大改善其可靠性。
(2-2)：一种叠层陶瓷电子元件，其包括在一对相互面对的内电极中的每一个内电极中的引线侧宽度减小部分，以具有越接近陶瓷元件的引线侧端面其宽度越逐步减小的锥形部分，每一个端部的角部分都有其尖端部分被倾斜切去的锥形部分，一对相互面对的内电极中的一个内电极中的引线侧宽度减小部分的锥形部分的锥形侧的长度不同于另一个内电极的端侧角部分的锥形部分的长度，因此，引线侧宽度减小部分的锥形部分和端侧角部分的锥形部分不会直接面对。
因此，可以可靠地防止引线侧宽度减小部分的锥形部分和端侧角部分的锥形部分直接面对，从而可以抑制或防止出现残余应力。
(2-3)：一种叠层陶瓷电子元件，其包括在一对相互面对的内电极中的每一个内电极中的引线侧宽度减小部分，以具有具有预定曲率半径的圆形，使得越接近陶瓷元件的引线侧端面，其宽度越逐步减小，一对相互面对的内电极中的每一个内电极中的端侧角部分都有具有预定曲率半径的圆形，一对相互面对的内电极中的一个内电极中的引线侧宽度减小部分的曲率半径不同于另一个内电极的端侧角部分的曲率半径，因此，引线侧宽度减小部分和端侧角部分不会直接面对。
因此，可以可靠地防止引线侧宽度减小部分和端侧角部分直接面对，二者之间有合适的位置或接近的对应关系，从而可以抑制或防止出现残余应力。
下面更详细地描述结构(2-1)-(2-3)。
第三个优选实施方案
图5是本发明的一个优选实施方案的叠层陶瓷电子元件的剖视图。图6A是示出内电极图形的平面图。图6B是示出内电极重叠状态的平面图。
如图5和图6A和6B所示，根据第三个优选实施方案的单片陶瓷电容器，其结构是：在陶瓷元件1中层压多个内电极2a和2b，内电极2a和2b之间有作为介电层的陶瓷层3，相互面对的内电极2a和2b交替引出到陶瓷元件1相对侧的端面上，使内电极和端面上的外电极4a和4b相连。
在根据第三个优选实施方案的单片陶瓷电容器中，相互面对的一对内电极2a和2b交替引出到陶瓷元件1相对侧的端面上，一对内电极2a和2b的引线侧提供有具有越接近陶瓷元件1的引线侧端面其宽度越逐步减小的锥形部分(引线侧宽度减小部分)12a和12b，一对内电极2a和2b的相对于引线侧的端侧角部分13a和13b具有其中角部分的尖端被切去的锥形。
另外，在比引线侧宽度减小部分12a和12b更接近端部(陶瓷元件1的引线侧端面)的一侧中提供平行于内电极2a和2b引线方向且其宽度小于内电极2a和2b的电容形成部分Ca和Cb的宽度的平行部分14a和14b。
相互面对的一对内电极中的一个内电极2a(2b)的引线侧宽度减小部分12a(12b)的锥形部分的斜边T1的长度和另一个内电极2b(2a)的端侧角部分13b(13a)的锥形部分的斜边T2的长度不同(T1＞T2)，因此，引线侧宽度减小部分12a和12b的锥形部分和端侧角部分13a和13b的锥形部分在构成图形时不会直接面对。
在第三个优选实施方案中，斜边T1的长度大于斜边T2的长度。但是，斜边(T1和T2)长度的大小关系可以相反。
在根据第三个优选实施方案的单片陶瓷电容器中，相互面对的内电极2a和2b优选具有相同的旋转对称形状，但是也可以具有不同的形状。
下面说明该单片陶瓷电容器的生产方法。
(1)制备主要包括介电陶瓷如钛酸钡基陶瓷的陶瓷浆。将这种陶瓷浆薄板制模，从而制成陶瓷生薄板。
(2)将含Ni粉的导电膏印刷在基本上是矩形的陶瓷生薄板上，从而印刷其形状对应于内电极2a和2b(图5和图6A和6B)的内电极图形。
(3)交替而重复地层压适当数目的陶瓷生薄板，在其顶部和底部层压其上没有内电极图形的基本上是矩形的陶瓷生薄板。然后根据需要进行气压粘结，从而制成未煅烧陶瓷层压品。
(4)在预定条件下对未煅烧陶瓷层压品进行除油，然后进行煅烧。以这种方式焙烧内电极图形，形成内电极2a和2b(图5和图6A和6B)。煅烧陶瓷生薄板，从而形成陶瓷层3(图5)，因此而形成陶瓷元件1(图5)。
(5)涂覆含Cu的导电膏，然后煅烧，从而形成外电极4a和4b(图5)。
(6)然后在外电极4a和4b上进行Ni电镀和Sn电镀(图中未示出)，从而形成图5所示的单片陶瓷电容器(成品)。
这种单片陶瓷电容器的尺寸优选是约3.2mm(长)×1.6mm(宽)×1.6mm(高)，陶瓷层(介电层)3的厚度约为2μm，电极薄板的数目是460。
在上述第三个优选实施方案中，制备作为下述试验实施例1-6的单片陶瓷电容器，其中，相互面对的内电极中的一个内电极2a(2b)的引线侧宽度减小部分12a(12b)的锥形部分的斜边T1的长度和另一个内电极2b(2a)的端侧角部分13b(13a)的锥形部分的斜边T2的长度是不同的。
(1)试验实施例1
试验实施例1的单片陶瓷电容器具有的结构中包括引线侧宽度减小部分12a和12b及端侧角部分13a和13b，在引线侧宽度减小部分12a和12b具有的形状中，基本上是等边直角三角形的长度为240μm(T1＝339μm)的两个直角边在内电极2a和2b的引线侧中被切去，在端侧角部分13a和13b具有的形状中，基本上是等边直角三角形的长度为120μm(T2＝170μm)的两个直角边在内电极2a和2b的端侧中被切去。
(2)试验实施例2
试验实施例2的单片陶瓷电容器具有的结构中包括端侧角部分13a和13b，在端侧角部分13a和13b具有的形状中，基本上是等边直角三角形的长度为160μm(T2＝226μm)的两个直角边在内电极2a和2b的端侧中被切去。引线侧宽度减小部分12a和12b和试验实施例1中的相同。
(3)试验实施例3
试验实施例3的单片陶瓷电容器具有的结构中包括端侧角部分13a和13b，在端侧角部分13a和13b具有的形状中，基本上是等边直角三角形的长度为80μm(T2＝113μm)的两个直角边在内电极2a和2b的端侧中被切去。引线侧宽度减小部分12a和12b和试验实施例1中的相同。
(4)试验实施例4
试验实施例4的单片陶瓷电容器具有的结构中包括端侧角部分13a和13b，在端侧角部分13a和13b具有的形状中，基本上是等边直角三角形的长度为40μm(T2＝57μm)的两个直角边在内电极2a和2b的端侧中被切去。引线侧宽度减小部分12a和12b和试验实施例1中的相同。
(5)试验实施例5
试验实施例5的单片陶瓷电容器具有的结构中包括端侧角部分13a和13b，在端侧角部分13a和13b具有的形状中，基本上是等边直角三角形的长度为200μm(T2＝283μm)的两个直角边在内电极2a和2b的端侧中被切去。引线侧宽度减小部分12a和12b和试验实施例1中的相同。
(6)试验实施例6
试验实施例6的单片陶瓷电容器具有的结构中包括端侧角部分13a和13b，在端侧角部分13a和13b具有的形状中，基本上是等边直角三角形的长度为320μm(T2＝452μm)的两个直角边在内电极2a和2b的端侧中被切去。引线侧宽度减小部分12a和12b和试验实施例1中的相同。
为了对比，制备下面的对比实施例1、2和3的单片陶瓷电容器。
(1)对比实施例1
如图8A和8B所示，在该对比实施例1的单片陶瓷电容器中，一对内电极2a和2b的引线侧提供有具有越接近陶瓷元件1的引线侧端面其宽度越逐步减小的锥形部分(引线侧宽度减小部分)12a和12b，一对内电极2a和2b的相对于引线侧的端侧角部分13a和13b具有其中角部分的尖端被切去的锥形。但是，在该结构中，相互面对的一对内电极中的一个内电极2a(2b)的引线侧宽度减小部分12a(12b)的锥形部分的斜边T1的长度和另一个内电极2b(2a)的端侧角部分13b(13a)的锥形部分的斜边T2的长度相同，因此，当一对内电极2a和2b的电容形成部分Ca和Cb相互面对时，引线侧宽度减小部分12a和12b的锥形部分和端侧角部分13a和13b的锥形部分将直接相互面对(参见图8B)。其它结构与上述第三个优选实施方案的单片陶瓷电容器相同。
在对比实施例1中，引线侧宽度减小部分12a和12b与端侧角部分13a和13b都有其中基本上是等边直角三角形的长度为240μm的两个直角边被切去的锥形。
(2)对比实施例2
如图9所示，在对比实施例2的单片陶瓷电容器的结构中，一对内电极2a和2b的引线侧引出到陶瓷元件的端部，而其宽度没有明显变化，一对内电极2a和2b的相对于引线侧的端侧角部分13a和13b具有其中角部分的尖端被切去的锥形。其它结构与上述第三个优选实施方案的单片陶瓷电容器相同。
在对比实施例2中，端侧角部分13a和13b有其中基本上是等边直角三角形的长度约为240μm的两个直角边被切去的锥形。
(3)对比实施例3
如图10所示，在对比实施例3的单片陶瓷电容器的结构中，提供基本上是矩形的内电极2a和2b，内电极2a和2b的引线侧引出到陶瓷元件的端部，而其宽度没有明显变化，一对内电极2a和2b的相对于引线侧的端侧角部分13a和13b具有基本上是直角的形状。其它结构与上述第三个优选实施方案的单片陶瓷电容器相同。
评价试验
为了评价如上所述制备的第三个优选实施方案的单片陶瓷电容器和对比实施例1、2和3的单片陶瓷电容器，进行下述试验。
试验1
第三个优选实施方案的单片陶瓷电容器和对比实施例1、2和3的单片陶瓷电容器的每一种100个单元地浸没在约400℃的焊料槽内，浸没速度约为40mm/s，然后观察裂纹的产生情况。
试验2
第三个优选实施方案的单片陶瓷电容器和对比实施例1、2和3的单片陶瓷电容器的每一种100个单元地浸没在温度保持约70℃的约10％的柠檬酸二氢铵水溶液内，浸没时间约为24小时，然后观察裂纹的产生情况。观察结果示于表2。
因为试验1和试验2都是施加大负荷的加速试验，所以在表2中每一种样品都有很高的裂纹发生率。但是，这是在苛刻试验条件下得到的评价值，因此，当产品在常规条件下使用时不会有如此高的裂纹发生率。
                   表2
  试验1   试验2
  试验实施例1   20/100   15/100
  试验实施例2   21/100   32/100
  试验实施例3   20/100   33/100
  试验实施例4   42/100   58/100
  试验实施例5   35/100   62/100
  试验实施例6   21/100   22/100
  对比实施例1   40/100   89/100
  对比实施例2   80/100   92/100
  对比实施例3   98/100   100/100
如表2所示，在其中的内电极2a和2b基本上是矩形的对比实施例3的单片陶瓷电容器的情况下，几乎所有的电容器在试验1和试验2中都出现裂纹。
在提供有具有其中端侧角部分13a和13b的尖端被简单切去的图形的内电极2a和2b的对比实施例2的单片陶瓷电容器的情况下，虽然在试验1和试验2中的裂纹发生率小于对比实施例3的裂纹发生率，但是在大多数电容器中观察到裂纹的发生。
在其中一对内电极2a和2b的引线侧提供有具有锥形的部分(引线侧宽度减小部分)12a和12b及也具有锥形的端侧角部分13a和13b的对比实施例1的单片陶瓷电容器的情况下，虽然相互面对的一对内电极中的一个内电极2a(2b)的引线侧宽度减小部分12a(12b)的锥形部分的斜边T1的长度和另一个内电极2b(2a)的端侧角部分13b(13a)的锥形部分的斜边T2的长度相同，尽管在试验1中的裂纹发生率小于对比实施例3和2的裂纹发生率，但是在试验2的大多数电容器中观察到裂纹的发生。因此，不能得到充分的可靠性。
相反，在实施例1-5(T1＞T2)和实施例6(T1＜T2)的单片陶瓷电容器的情况下，其中，调节引线侧宽度减小部分12a和12b及端侧角部分13a和13b，使之具有锥形部分，相互面对的内电极中的一个内电极2a(2b)的引线侧宽度减小部分12a(12b)的锥形部分的斜边T1的长度和另一个内电极2b(2a)的端侧角部分13b(13a)的锥形部分的斜边T2的长度是不同的，在试验1和试验2中的裂纹发生率都大幅降低。
其原因是：在第三个优选实施方案的单片陶瓷电容器的情况下，因为一个内电极2a(2b)的引线侧宽度减小部分12a(12b)的斜边T1的长度不同于另一个内电极2b(2a)的端侧角部分13b(13a)的斜边T2的长度，所以即使当一对内电极2a和2b的电容形成部分Ca和Cb直接相互面对时，引线侧宽度减小部分12a和12b的锥形部分和端侧角部分13a和13b的锥形部分也不会直接相互面对。从而能够有效抑制煅烧后残余应力的产生。
如上所述，在第三个优选实施方案的单片陶瓷电容器中，在不牺牲有效电容的条件下可以有效抑制或防止残余应力的产生，还可以防止如剥落的内部缺陷的产生。在第三个优选实施方案的单片陶瓷电容器中，因为内电极2a和2b的引线部分的宽度小于电容形成部分的宽度，所以可以抑制水分从外部进入，从而可以大大改善其可靠性。
在表2中，与试验实施例1-3和试验实施例6相比，试验实施例4在试验1和试验2中的裂纹发生率较大。其原因可以认为是，在试验实施例4中，为了形成单片陶瓷电容器的端侧角部分13a和13b而切去的基本上是等边直角三角形的两个直角边的长度约为40μm，因此T2较小。
与试验实施例1-3和试验实施例6相比，试验实施例5在试验1和试验2中的裂纹发生率较大。其原因可以认为是，试验实施例5中的单片陶瓷电容器的引线侧宽度减小部分12a和12b的斜边T1的大小与端侧角部分13b和13a的斜边T2的大小相互比较接近。
因此，从试验实施例1-3和试验实施例6可以清楚地看出：将T2调节到至少约100μm(当T2＝57μm时，试验实施例4在试验1和试验2中的裂纹发生率高，当T2＝113μm时，试验实施例3在试验1和试验2中的裂纹发生率低)且将斜边T1和T2的差别调节到至少约100μm时(当T1和T2的差调节至约57μm时，试验实施例5在试验1和试验2中的裂纹发生率高，当T1和T2的差调节至约113μm时，试验实施例2和6在试验1和试验2中的裂纹发生率低)，可以进一步降低裂纹发生率。
第四个优选实施方案
图7A和7B是示出根据本发明另一个实施方案(第四个优选实施方案)的叠层陶瓷电子元件(该优选实施方案中的单片陶瓷电容器)的关键部分的结构的视图。图7A是示出内电极的图形的平面图。图7B是示出内电极重叠状态的平面图。
在第四个优选实施方案的单片陶瓷电容器中，我们讨论的是交替引出到陶瓷元件1相对侧的端面上的一对内电极2a和2b，一对内电极2a和2b的引线侧提供有具有越接近陶瓷元件1的引线侧端面其宽度越逐步减小的圆形部分(引线侧宽度减小部分)12a和12b，一对内电极2a和2b的相对于引线侧的端侧角部分13a和13b是圆形。
另外，在比引线侧宽度减小部分12a和12b更接近端部(陶瓷元件1的引线侧端面)的一侧中提供平行于内电极2a和2b引线方向且其宽度小于电容形成部分Ca和Cb的宽度的平行部分14a和14b。
相互面对的内电极中的一个内电极2a(2b)的引线侧宽度减小部分12a(12b)的曲率半径大于另一个内电极的端侧角部分13b(13a)的曲率半径。但是，两个曲率半径的大小关系可以相反。
在第四个优选实施方案中，通过使引线侧宽度减小部分12a和12b与端侧角部分13a和13b具有有预定曲率半径的圆形，并且使相互面对的内电极中的一个内电极2a(2b)的引线侧宽度减小部分12a(12b)的曲率半径不同于另一个内电极2b(2a)的端侧角部分13b(13a)的曲率半径，可以得到类似于上述第三个优选实施方案的单片陶瓷电容器的效果。
即，在根据第四个优选实施方案的单片陶瓷电容器中，即使一对内电极2a和2b的电容形成部分Ca和Cb直接相互面对，也可以防止引线侧宽度减小部分12a和12b与端侧角部分13a和13b直接相互面对。从而能够抑制或防止残余应力的产生。
在上述第三个和第四个优选实施方案中，本发明是参照下述情况进行描述的：在比引线侧宽度减小部分12a和12b更接近端部的一侧中提供基本上平行于内电极2a和2b引线方向且其宽度小于电容形成部分Ca和Cb的宽度的平行部分14a和14b。但是，如图11和12所示，可以采用在比引线侧宽度减小部分12a和12b更接近端部的一侧中提供不是平行部分的形状。
如图13所示，在比引线侧宽度减小部分12a和12b更接近端部的一侧中提供越接近陶瓷元件1的引线侧端面其宽度越逐步增加的宽度增加部分15。
在各个优选实施方案中都是参照单片陶瓷电容器进行描述的。但是，本发明可广泛地应用于各种具有在陶瓷元件中层压其间有陶瓷层的多个内电极的叠层陶瓷电子元件，如叠层变阻器和叠层LC复合组件。
在其它方面，本发明不限于上述第三个和第四个优选实施方案。在本发明的保护范围内，可以对下述方面进行各种应用和改动：内电极的引线侧宽度减小部分和端侧角部分的具体形状、陶瓷元件的尺寸、内电极层的层压数目、内电极的构成材料、用作介电材料的陶瓷种类、外电极的布置和图形等。
本发明还包括下述结构和生产方法(3-1)-(3-4)。
(3-1)：一种叠层陶瓷电子元件，其包括在陶瓷元件中的中间有陶瓷层的相互面对的多个内电极，相互面对的内电极交替引出到陶瓷元件相对侧的端面上，使内电极和端面上的外电极相连。调节内电极的引线部分，使其具有越接近陶瓷元件的端面其宽度越逐步减小的锥形部分，陶瓷元件的端面和内电极锥形部分之间的角θ在平面图中是约40°至约80°，陶瓷元件端面上内电极的引线部分宽度W是内电极主要部分的宽度W0的约2/3至约3/4。
因此可以抑制或防止外部水分的进入、发生剥离或其他问题，还可以大大改善抗热震性和抗机械冲击性，从而大大改善其可靠性。
陶瓷元件的端面和内电极锥形部分之间的角θ在平面图中优选是约40°至约80°。其原因如下：如果角θ小于约40°，则抗热震性和抗机械冲击性下降，如果角θ大于约80°，则很可能发生水分从外部进入和剥落现象。
陶瓷元件端面上内电极的引线部分宽度W优选是内电极主要部分宽度W0的约2/3至约3/4。其原因如下：如果宽度W小于宽度W0的约2/3，则抗热震性和抗机械冲击性的改善效应不充分，并且其导电的可靠性下降，如果宽度W大于宽度W0的约3/4，则很可能发生水分从外部进入和剥落现象。
(3-2)：在叠层陶瓷电子元件中，陶瓷元件的端面和内电极锥形部分之间的角θ在平面图中是约60°至约80°。
因此可以抑制或防止外部水分的进入及剥落现象的发生，还可以大大改善抗热震性和抗机械冲击性，从而大大改善其可靠性。
(3-3)：一种生产具有下述结构的叠层陶瓷电子元件的方法：在陶瓷元件中提供有中间有陶瓷层的相互面对的多个内电极，相互面对的内电极交替引出到陶瓷元件相对侧的端面上，使内电极和端面上的外电极相连，该方法包括层压其上有内电极图形的多个陶瓷生薄板的步骤，其中，内电极的引线部分具有越接近陶瓷元件的端面其宽度越逐步减小的锥形部分，陶瓷元件的端面和内电极锥形部分之间的角θ在平面图中是约40°至约80°，陶瓷元件端面上内电极的引线部分宽度W是内电极主要部分宽度W0的约2/3至约3/4，然后进行气压粘结以形成层压品，该方法还包括煅烧上述层压品的步骤和在包括上述煅烧层压品的两个端面的区域中形成与通过煅烧上述内电极图形形成的内电极引线部分电连接的外电极的步骤。
因此可以抑制或防止外部水分的进入及剥落现象和其他问题的发生，可以有效生产高度可靠的具有优异抗热震性和抗机械冲击性的叠层陶瓷电子元件。
(3-4)：在叠层陶瓷电子元件的生产方法中，将平面图中的陶瓷元件的端面和内电极锥形部分之间的角θ调节至约60°至约80°。
因此可以抑制或防止外部水分的进入、剥落现象及其它问题的发生，还可以可靠而有效地生产高度可靠的具有优异抗热震性和抗机械冲击性的叠层陶瓷电子元件。
下面将更详细地说明结构和生产方法(3-1)-(3-4)。
第五个优选实施方案
在第五个优选实施方案中，如透视分解图15和剖面图16所示，下面参照具有下述结构的叠层陶瓷电子元件(单片陶瓷电容器)进行描述：在陶瓷元件1中提供有中间有陶瓷层3的相互面对的多个内电极2(图16)，相互面对的内电极2交替引出到陶瓷元件1相对侧的端面上，使内电极和端面上的外电极4相连。
(1)生产这种单片陶瓷电容器时，将作为陶瓷原料粉末的钛酸钡基材料、树脂粘结剂、增塑剂和溶剂混合、分散，制成陶瓷浆。
(2)用这种陶瓷浆制成厚度约为3μm的陶瓷生薄板。
(3)如图14A和14B所示，将包括以碱金属粉末作为导电组分的导电膏丝网印刷在该陶瓷生薄板上，从而形成其上有具有预定形状的内电极图形2a的陶瓷生薄板3a。内电极图形2a具有越接近陶瓷元件1的端部分其宽度越逐步减小的锥形部分5a(图16)。
在制备陶瓷生薄板3a时，陶瓷生薄板3a的端部分(陶瓷元件1的端面(图16))和内电极图形2a(内电极2)引线部分5的锥形部分5a之间的角θ在平面图中是约30°、40°、50°、60°、70°、80°或85°(表3中标号为1-7的样品)。另外还制备具有传统图形的陶瓷生薄板，其中，角θ约为90°且引线部分宽度与内电极主要部分宽度相同(表3中标号为8的样品)。另外还制备在其图形中角θ约为90°而引线部分宽度约为内电极主要部分宽度的3/4的陶瓷生薄板(表3中标号为9的样品)。
(4)如图15所示，将其上有内电极图形2a(内电极2)的陶瓷生薄板3a(300片)和其上没有内电极图形的陶瓷生薄板(假薄板)3b层压在一起。得到的层压品挤压后切成大小约为3.2mm长×1.6mm宽×1.6mm高的产品，从而制成未煅烧的陶瓷元件1a。
(5)然后进行除油，再在温度约为1300℃的受控气氛N2+H2(H2＝5％)下在炉子中进行煅烧。
(6)煅烧后，如图16所示，将Cu糊涂覆在陶瓷元件1的两个端面上，然后焙烧。在其上继续进行Ni电镀和Sn电镀，形成一对外电极4。
如图16所示，在用这种方法形成的单片陶瓷电容器的结构中，中间有陶瓷层3的多个内电极2层压在陶瓷元件1中，中间有陶瓷层3的相互面对的内电极2交替引出到陶瓷元件1的两个相对端面上，使内电极和端面上的外电极相连。
对于上述方法制备的单片陶瓷电容器，测定煅烧后是否有结构缺陷(剥落缺陷)，进行裂纹加速评价和热震试验，从而测定其性能。
通过观察内电极引线部分中的剥落缺陷验证煅烧后是否有结构缺陷。
通过测定基于在高温高压蒸汽中暴露约50小时的PCT试验(高温负载试验)的IR(绝缘电阻)的降低进行裂纹加速评价。
通过将单片陶瓷电容器浸没在约300℃或约350℃的焊料中并检查是否有裂纹出现来进行热震试验。
测定结果示于表3。
                                            表3
  样品标号   角θ(°)   W/W0   内电极引线部分中的剥落缺陷发生率(ppm)   基于PCT试验的IR降低率(％)   基于热震试验的缺陷发生率
  ΔT
  300℃   350℃
  1*   30   3/4   0.1＞   0.10   1/100   10/100
  2   40   3/4   0.05＞   0.0   1/100   3/100
  3   50   3/4   0.03＞   0.0   0/100   2/100
  4   60   3/4   0.01＞   0.0   0/100   1/100
  5   70   3/4   0.01＞   0.0   0/100   0/100
  6   80   3/4   0.02＞   0.0   0/100   1/100
  7*   85   3.5/4   50   0.10   1/100   3/100
  8*   90   4/4   100   0.15   1/100   5/100
  9*   90   3/4   50＞   0.10   2/100   8/100
在表3中，带星号的样品表示超出本发明保护范围的样品。
在第五个优选实施方案中，至于样品1-6，陶瓷元件端面上内电极的引线部分宽度W设置为内电极主要部分6宽度W0的约3/4(W/W0＝3/4)。但是，因为其中角θ太大的样品7和8不能满足W/W0＝3/4的条件，所以将其比调节到表3所示的值(当角θ是85°时，W/W0＝3.5/4，当角θ是90°时，W/W0＝4/4)。
至于样品9，将引线部分的宽度W调节到内电极主要部分6宽度W0的约3/4，并且引线部分没有锥形。
从表3可以清楚地看出：至于其中角θ约为40°、50°、60°、70°和80°的本发明各种优选实施方案中的样品2-6，所有样品在内电极的引线部分中的剥落缺陷发生率，基于PCT试验的IR降低率和基于热震试验的缺陷发生率都很小，从而能够生产可靠性高的单片陶瓷电容器。从表3可以清楚地看出：特别是对于其中角θ约为60°至约80°的样品4、5和6，能够生产出可靠性高的单片陶瓷电容器。
相反，至于其中角θ约为30°的样品1和其中角θ分别约为85°和90°的样品7和8，可以清楚地看出：在内电极的引线部分中的剥落缺陷发生率，基于PCT试验的IR降低率和基于热震试验的缺陷发生率都很大，因此无法生产可靠性高的单片陶瓷电容器。
同样，至于将引线部分的宽度调节到小于内电极主要部分宽度(3/4)且引线部分没有锥形(θ＝90°)的样品9，可以清楚地看出：在内电极的引线部分中的剥落缺陷发生率，基于PCT试验的IR降低率和基于热震试验的缺陷发生率都很大，因此无法生产可靠性高的单片陶瓷电容器。
第六个优选实施方案
用与上述第五个优选实施方案类似的方法，制备各种样品(单片陶瓷电容器)11-33，其中，将角θ调节到约35°、40°、60°、70°、80°和85°并且改变W/W0，测定内电极2的引线部分5的宽度W和内电极主要部分6的宽度W0关系，W/W0和角θ及其性能。在第六个优选实施方案中，以与上述第五个优选实施方案类似的方式，观察煅烧后是否有结构缺陷(剥落缺陷)，进行裂纹加速评价和热震试验，从而测定其性能。
测定结果示于表4。
                                            表4
  样品标号   角θ(°)   W/W0   内电极引线部分中的剥落缺陷发生率(ppm)   基于PCT试验的IR降低率(％)   基于热震试验的缺陷发生率
  ΔT
  300℃   350℃
  11*   35   2/3   50   1.5％   5/100   40/100
  12*   35   3/4   50   1.5％   5/100   35/100
  13*   40   1/4   10   0.1％   4/100   20/100
  14*   40   1/3   8   0.1％   3/100   15/100
  15*   40   1/2   7   0.1％   3/100   4/100
  16   40   2/3   1＞   0.0％   1/100   1/100
  17   40   3/4   1＞   0.0％   1/100   1/100
  18*   60   1/4   5＞   0.1％   2/100   15/100
  19*   60   1/3   3＞   0.1％   1/100   12/100
  20*   60   1/2   2＞   0.0％   0/100   3/100
  21   60   2/3   0.1＞   0.0％   0/100   0/100
  22   60   3/4   0.1＞   0.0％   0/100   0/100
  23*   70   1/4   1＞   0.1％   1/100   10/100
  24*   70   1/3   0.5＞   0.1％   1/100   10/100
  25*   70   1/2   2＞   0.0％   0/100   1/100
  26   70   2/3   0.05＞   0.0％   0/100   0/100
  27   70   3/4   0.05＞   0.0％   0/100   0/100
  28*   80   1/4   1＞   0.1％   2/100   20/100
  29*   80   1/3   1＞   0.1％   1/100   15/100
  30*   80   1/2   2   0.0％   0/100   1/100
  31   80   2/3   0.1＞   0.0％   0/100   0/100
  32   80   3/4   0.1＞   0.0％   0/100   0/100
  33*   85*   3.5/4   50   1.0％   4/100   10/100
在表4中，带星号的样品表示超出本发明保护范围的样品。
从表4可以清楚地看出：至于其中陶瓷元件的端面和内电极锥形部分之间的角θ是约40°至约80°且内电极2的引线部分5的宽度W是内电极主要部分6的宽度W0的约2/3至约3/4(W/W0)的满足本发明要求的每一个样品(样品16、17、21、22、26、27、31和32)，所有样品在内电极的引线部分中的剥落缺陷发生率，基于PCT试验的IR降低率和基于热震试验的缺陷发生率都很小，从而能够生产可靠性高的单片陶瓷电容器。从表4可以清楚地看出：特别是对于其中角θ约为60°至约80°且W/W0是约2/3至约3/4的样品21、22、26、27、31和32，能够生产出可靠性高的单片陶瓷电容器。
相反，至于其中角θ和W/W0中的任意一项不满足本发明要求的样品(带星号的样品)，可以清楚地看出：剥落缺陷发生率，基于PCT试验的IR降低率和基于热震试验的缺陷发生率中至少有一项很大，因此无法生产可靠性高的单片陶瓷电容器。
第七个优选实施方案
图17A和17B是示出本发明第七个优选实施方案的叠层陶瓷电子元件(单片陶瓷电容器)的视图。图17A是示出一对内电极形状的透视图，图17B是示出一对内电极重叠状态的平面图。在图17A和17B中，用与图14A和14B中相同的标号表示的部分表示相同或相应的部分。
在第七个优选实施方案中，如图17A和17B所示，内电极2的引线部分15的形状是具有在越接近端部其宽度越逐步减小的锥形部分15a和形成在比锥形部分15a更靠近端部的一侧中且平行于引线方向的宽度为W1的平行部分15b。在第七个优选实施方案中，平行部分15b的宽度W1等于内电极2的引线部分的宽度W。
如图17A和17B所示，在第七个优选实施方案的单片陶瓷电容器中，即使内电极2具有锥形部分15a和平行部分15b这样的形状，如果锥形部分15的角θ(图17B)和W/W0满足本发明的要求，也可以得到等同于上述第五个优选实施方案的单片陶瓷电容器的效果。
本发明不限于上述第五、第六和第七个优选实施方案。例如，锥形部分可以是曲线。另外，内电极的形状细节没有具体限定，角部分可以进行一定程度的圆整。在本发明的保护范围内，可以对下述方面进行各种应用和改动：用作内电极的导电膏的种类、印刷图形(内电极图形)的具体形状、用作介电材料的陶瓷种类、内电极层的层压数目、和外电极的设置位置和图形等。

Claims (14)

1、一种叠层陶瓷电子元件，其包括：
陶瓷元件；
提供在所说的陶瓷元件中的多个内电极，所说的多个内电极和其间的陶瓷层相互面对，所说的相互面对的内电极通过延伸自各个内电极主要部分的各个引线部分延伸至陶瓷元件一对端面的各个端面上，使内电极与所述一对端面上的一对外电极的各个外电极连接；其中：
所述多个内电极的一对内电极中的每一个内电极都具有包括在所述主要部分中的至少一个角部分和在延伸自所述主要部分的内电极部分中宽度在一个方向上逐步减小的部分的二维形状，
所述一对内电极的位置关系至少是下述中的一种：
这一对内电极中的一个内电极的角部分和另一个内电极的宽度在一个方向上逐步减小的部分与其间的陶瓷层按电极-陶瓷层-电极方式相互叠层，而所述一个内电极的角部分不会重叠在另一个内电极上；和
另一个内电极的角部分和一个内电极的宽度在一个方向上逐步减小的部分与其间的陶瓷层按电极-陶瓷层-电极方式相互叠层，而另一个内电极的角部分不会重叠在所述一个内电极上。
2、根据权利要求1的叠层陶瓷电子元件，其中，宽度在一个方向上逐步减小的部分位于所述内电极的引线部分中，角部分位于与引线部分相对的其间有内电极主要部分中心的部分中。
3、根据权利要求2的叠层陶瓷电子元件，其中，宽度在一个方向上逐步减小的部分的宽度线性减小。
4、根据权利要求3的叠层陶瓷电子元件，其中，宽度在一个方向上逐步减小的部分的宽度以40至80度的角度减小。
5、根据权利要求2的叠层陶瓷电子元件，其中，宽度在一个方向上逐步减小的部分的宽度以60至80度的角度减小。
6、根据权利要求1的叠层陶瓷电子元件，其中，宽度在一个方向上逐步减小的部分的外电极侧宽度是内电极主要部分宽度的2/3至3/4。
7、一种叠层陶瓷电子元件的生产方法，
所述叠层陶瓷电子元件包括：
陶瓷元件；
提供在所说的陶瓷元件中的多个内电极，所说的多个内电极和其间的陶瓷层相互面对，所说的相互面对的内电极通过延伸自各个内电极主要部分的各个引线部分延伸至陶瓷元件一对端面的各个端面上，使内电极与所述一对端面上的一对外电极的各个外电极连接；其中：
所述多个内电极的一对内电极中的每一个内电极都具有包括在所述主要部分中的至少一个角部分和在延伸自所述主要部分的内电极部分中宽度在一个方向上逐步减小的部分的二维形状，
所述方法包括下述步骤：
用丝网印刷法将导电膏涂覆在陶瓷生薄板的一个表面上，在陶瓷生薄板表面上产生具有上述二维形状的电极图形；和
层压多个陶瓷生薄板，使中间有陶瓷层的相互面对的一对内电极具有如下所述位置关系中的至少一种：
这一对内电极中的一个内电极的角部分和另一个内电极的宽度在一个方向上逐步减小的部分与其间的陶瓷层按电极-陶瓷层-电极方式相互叠层，而所述一个内电极的角部分不会重叠在另一个内电极上；和
另一个内电极的角部分和一个内电极的宽度在一个方向上逐步减小的部分与其间的陶瓷层按电极-陶瓷层-电极方式相互叠层，而另一个内电极的角部分不会重叠在所述一个内电极上。
8、根据权利要求7的叠层陶瓷电子元件的生产方法，其还包括下述步骤：
将包括Cu的导电膏涂覆在陶瓷元件的端面上；和
在导电膏上进行Ni电镀和Sn电镀，形成外电极。
9、根据权利要求1的叠层陶瓷电子元件，其中，所述一对内电极中的每一个内电极都有下述二维形状：在四个角部分的每一个中都至少有一个曲线和一个倒角直线，在一对内电极中，一个内电极的一个角部分中的曲线和倒角直线中至少一个的长度不同于另一个内电极中面对该角部分且宽度在一个方向上逐步减小的部分中的曲线和倒角直线中至少一个的长度。
10、根据权利要求9的叠层陶瓷电子元件，其中，一个角部分位于内电极中相对于引线部分的端部分中。
11、根据权利要求9的叠层陶瓷电子元件，其中，另一个内电极的一个角部分中的曲线和倒角直线中至少一个的长度不同于一个内电极中面对该角部分且宽度在一个方向上逐步减小的部分中的曲线和倒角直线中至少一个的长度。
12、根据权利要求9的叠层陶瓷电子元件，其中，宽度在一个方向上逐步减小的部分的宽度以40至80度的角度线性减小。
13、根据权利要求9的叠层陶瓷电子元件，其中，宽度在一个方向上逐步减小的部分的宽度以60至80度的角度线性减小。
14、根据权利要求9的叠层陶瓷电子元件，其中，宽度在一个方向上逐步减小的部分的外电极侧宽度是内电极主要部分宽度的2/3至3/4。
CNB03149000XA 2002-07-09 2003-07-09 叠层陶瓷电子元件及其生产方法 Expired - Lifetime CN1314058C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002199816A JP3879605B2 (ja) 2002-07-09 2002-07-09 積層セラミックコンデンサ及びその製造方法
JP2002199816 2002-07-09
JP2002346116 2002-11-28
JP2002346116A JP3918095B2 (ja) 2002-11-28 2002-11-28 積層セラミック電子部品及びその製造方法
JP2003017775 2003-01-27
JP2003017775A JP4753275B2 (ja) 2003-01-27 2003-01-27 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
CN1471114A CN1471114A (zh) 2004-01-28
CN1314058C true CN1314058C (zh) 2007-05-02

Family

ID=30449180

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03149000XA Expired - Lifetime CN1314058C (zh) 2002-07-09 2003-07-09 叠层陶瓷电子元件及其生产方法

Country Status (2)

Country Link
US (1) US6829134B2 (zh)
CN (1) CN1314058C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110326072A (zh) * 2017-03-03 2019-10-11 株式会社村田制作所 层叠陶瓷电容器及其制造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
DE102004029411B4 (de) * 2004-06-18 2006-07-06 Epcos Ag Keramischer Mehrschichtkondensator
WO2006022060A1 (ja) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法
KR100587006B1 (ko) 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
JP4293553B2 (ja) * 2005-05-31 2009-07-08 Ｔｄｋ株式会社 積層型電子部品及び積層セラミックコンデンサ
US20080105297A1 (en) * 2005-11-28 2008-05-08 Mitsubishi Electric Corporation Solar Cell
KR100887124B1 (ko) * 2007-08-06 2009-03-04 삼성전기주식회사 적층형 칩 커패시터
JP4548471B2 (ja) * 2007-10-18 2010-09-22 株式会社村田製作所 コンデンサアレイおよびその製造方法
JP5217584B2 (ja) * 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
KR100956237B1 (ko) * 2008-05-08 2010-05-04 삼성전기주식회사 적층형 칩 커패시터
JP5245611B2 (ja) * 2008-07-28 2013-07-24 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
JP2012532455A (ja) 2009-07-01 2012-12-13 ケメット エレクトロニクス コーポレーション 高電圧能力を有する高静電容量の多層
JP5035319B2 (ja) * 2009-10-23 2012-09-26 Ｔｄｋ株式会社 積層型コンデンサ
KR101197787B1 (ko) * 2010-10-29 2012-11-05 삼성전기주식회사 적층형 세라믹 캐패시터 및 이의 제조방법
KR101228688B1 (ko) * 2010-11-25 2013-02-01 삼성전기주식회사 적층형 세라믹 캐패시터
KR101843184B1 (ko) * 2011-06-16 2018-03-29 삼성전기주식회사 적층형 칩 소자 및 그 제조방법
KR101872524B1 (ko) * 2011-11-14 2018-06-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20130063234A (ko) * 2011-12-06 2013-06-14 삼성전기주식회사 적층 세라믹 전자 부품
KR101412900B1 (ko) * 2012-11-06 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101376843B1 (ko) * 2012-11-29 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조
KR101422946B1 (ko) * 2012-12-11 2014-07-23 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101422945B1 (ko) 2012-12-11 2014-07-23 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20140080019A (ko) * 2012-12-20 2014-06-30 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2015026841A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
KR20140038916A (ko) * 2013-10-31 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6380162B2 (ja) 2014-05-09 2018-08-29 株式会社村田製作所 積層セラミック電子部品
KR20160013703A (ko) 2014-07-28 2016-02-05 삼성전기주식회사 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기
JP6266583B2 (ja) 2015-12-07 2018-01-24 太陽誘電株式会社 積層セラミックコンデンサ
JP6302456B2 (ja) * 2015-12-07 2018-03-28 太陽誘電株式会社 積層セラミックコンデンサ
US10424438B2 (en) * 2016-01-18 2019-09-24 Apple Inc. Reduced electrical terminations in surface-mount technology components
JP6848399B2 (ja) * 2016-12-02 2021-03-24 株式会社村田製作所 積層電子部品の製造方法
WO2019108885A1 (en) * 2017-12-01 2019-06-06 Avx Corporation Low aspect ratio varistor
US11295893B2 (en) * 2018-02-16 2022-04-05 KYOCERA AVX Components Corporation Self-aligning capacitor electrode assembly having improved breakdown voltage
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102126414B1 (ko) * 2018-10-05 2020-06-24 삼성전기주식회사 적층 세라믹 전자부품
JP2022018664A (ja) * 2020-07-16 2022-01-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20220048221A (ko) * 2020-10-12 2022-04-19 삼성전기주식회사 적층형 커패시터
KR20220050485A (ko) * 2020-10-16 2022-04-25 삼성전기주식회사 적층형 커패시터
KR20220056457A (ko) * 2020-10-28 2022-05-06 삼성전기주식회사 적층형 커패시터
KR20220072411A (ko) * 2020-11-25 2022-06-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US11837405B2 (en) * 2020-11-30 2023-12-05 KYOCERA AVX Components Corporation Multilayer ceramic capacitor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513350A (en) * 1984-02-02 1985-04-23 Sprague Electric Company Monolithic ceramic capacitor and method for manufacturing to predetermined capacity value
JPH0997071A (ja) * 1995-09-29 1997-04-08 Yamaha Corp エンベロープ検出方法
JPH1197284A (ja) * 1997-09-19 1999-04-09 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサの製造方法
US6061227A (en) * 1997-06-30 2000-05-09 Taiyo Yuden Co., Ltd. Multilayer LC complex component
US6072687A (en) * 1997-11-10 2000-06-06 Murata Manufacturing Co., Ltd. Multilayer capacitor
US6104599A (en) * 1997-03-19 2000-08-15 Tdk Corporation Chip type laminated ceramic capacitor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671919A (en) 1979-11-16 1981-06-15 Tdk Electronics Co Ltd Capacitor
JPS5691433A (en) 1979-12-26 1981-07-24 Fujitsu Ltd Preparation of semiconductor device
JPH0492624A (ja) 1990-08-08 1992-03-25 Inax Corp シートペーパー供給装置
JPH0897071A (ja) 1994-09-29 1996-04-12 Kyocera Corp 積層型磁器コンデンサ
JP2000124064A (ja) 1998-10-21 2000-04-28 Tdk Corp 積層チップ部品
JP2000277380A (ja) 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
EP1297543B1 (en) * 2000-07-06 2005-10-19 Phycomp Holding B.V. Ceramic multilayer capacitor array

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513350A (en) * 1984-02-02 1985-04-23 Sprague Electric Company Monolithic ceramic capacitor and method for manufacturing to predetermined capacity value
JPH0997071A (ja) * 1995-09-29 1997-04-08 Yamaha Corp エンベロープ検出方法
US6104599A (en) * 1997-03-19 2000-08-15 Tdk Corporation Chip type laminated ceramic capacitor
US6061227A (en) * 1997-06-30 2000-05-09 Taiyo Yuden Co., Ltd. Multilayer LC complex component
JPH1197284A (ja) * 1997-09-19 1999-04-09 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサの製造方法
US6072687A (en) * 1997-11-10 2000-06-06 Murata Manufacturing Co., Ltd. Multilayer capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110326072A (zh) * 2017-03-03 2019-10-11 株式会社村田制作所 层叠陶瓷电容器及其制造方法
CN110326072B (zh) * 2017-03-03 2021-10-29 株式会社村田制作所 层叠陶瓷电容器及其制造方法

Also Published As

Publication number Publication date
CN1471114A (zh) 2004-01-28
US6829134B2 (en) 2004-12-07
US20040027787A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
CN1314058C (zh) 叠层陶瓷电子元件及其生产方法
CN1242661C (zh) 制造多层陶瓷基板的方法
CN1166957C (zh) 半导体器件测试用探针及其制造方法和使用它的探针装置
CN1591720A (zh) 层压固体电解电容器及不劣化元件增加元件层压数目的层压传输线装置
CN1670978A (zh) 电子装置的制造方法
CN1300089A (zh) 单块陶瓷电子元件及其制造方法和陶瓷糊浆及其制造方法
CN101055802A (zh) 积层电容器
CN1961434A (zh) 叠层型压电元件及其制造方法
CN1484855A (zh) 陶瓷接合体
CN1710679A (zh) 陶瓷电子部件及其制造方法
CN1820331A (zh) 共模噪声滤波器
CN1170940A (zh) 电阻器及其制造方法
CN1477691A (zh) 探针板和半导体芯片的测试方法、电容器及其制造方法
CN1914134A (zh) 陶瓷材料组合物、陶瓷衬底和不可逆电路元件
CN1776844A (zh) 电介体陶瓷组合物和电子部件
CN1538468A (zh) 叠层陶瓷电容器、叠层陶瓷电容器的安装结构及电容器组件
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1235284C (zh) 用于半导体和功率模件的绝缘衬底板
CN1576835A (zh) 传感器的制造方法和传感器
CN1856886A (zh) 积层型压电元件
CN101034693A (zh) 半导体器件以及半导体器件的制造方法
CN1309162C (zh) 具有高耐电力性的弹性表面波元件及其制造方法
CN101030480A (zh) 叠层型陶瓷电子部件的制造方法
CN1701220A (zh) 负荷传感器及其制造方法
CN1917104A (zh) 抑制剂粒子、其制造方法、电极糊剂、电子器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070502