JPS63208251A - 集積回路のパツケ−ジ構造 - Google Patents
集積回路のパツケ−ジ構造Info
- Publication number
- JPS63208251A JPS63208251A JP4012687A JP4012687A JPS63208251A JP S63208251 A JPS63208251 A JP S63208251A JP 4012687 A JP4012687 A JP 4012687A JP 4012687 A JP4012687 A JP 4012687A JP S63208251 A JPS63208251 A JP S63208251A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- wiring board
- cap
- bellows
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000007789 sealing Methods 0.000 claims abstract 2
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 239000000919 ceramic Substances 0.000 abstract description 4
- 238000003466 welding Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229910000833 kovar Inorganic materials 0.000 abstract 2
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 239000007767 bonding agent Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＩＣのパッケージ構造に関し、特ＫＬＳ１．Ｖ
Ｌ８Ｉ等の消費電力が大きく、高密度実装が要求され、
艮好な放熱特性が必要とされるリードフレーム付のＩＣ
のパッケージ構造に関するものである。
Ｌ８Ｉ等の消費電力が大きく、高密度実装が要求され、
艮好な放熱特性が必要とされるリードフレーム付のＩＣ
のパッケージ構造に関するものである。
従来の技術
従来、この種のＩＣのパッケージ構造の一例は第２図に
示すように、上面に複数の内部接続端子６と外周のコバ
ー枠９を、下面忙外部端子５を有するセラミ、りなどの
四角形の配線基板１と、ゴムなどの高弾性体１０と、こ
の高弾性体１ｏを挾んで配線基板１上に搭載され、リー
ドフレーム４を内部接続端子６の夫々に熱圧着で接続さ
れる工Ｃ２と、このＩＣ２の上面に塗布される良熱伝導
性の接着剤８と、このＩＯ２上に被せ本体と枠体３１と
下面の四角形の縁部とを有する金属製キャラグ３とから
なシ、このキャップ３の枠体３１を配線基板１のコバー
枠９にシーム溶接し℃気＠制止すると、高弾性体１０が
圧縮されて、ＩＣ２の寸法および配線基板１上への組立
のほらつきを吸収して、キャップ３の内面とＩＣ２の上
面とが接着剤８によって接着され、ＩＣ２の発熱がキヤ
。
示すように、上面に複数の内部接続端子６と外周のコバ
ー枠９を、下面忙外部端子５を有するセラミ、りなどの
四角形の配線基板１と、ゴムなどの高弾性体１０と、こ
の高弾性体１ｏを挾んで配線基板１上に搭載され、リー
ドフレーム４を内部接続端子６の夫々に熱圧着で接続さ
れる工Ｃ２と、このＩＣ２の上面に塗布される良熱伝導
性の接着剤８と、このＩＯ２上に被せ本体と枠体３１と
下面の四角形の縁部とを有する金属製キャラグ３とから
なシ、このキャップ３の枠体３１を配線基板１のコバー
枠９にシーム溶接し℃気＠制止すると、高弾性体１０が
圧縮されて、ＩＣ２の寸法および配線基板１上への組立
のほらつきを吸収して、キャップ３の内面とＩＣ２の上
面とが接着剤８によって接着され、ＩＣ２の発熱がキヤ
。
グ３へ放熱されるものであった。
したがって、ＩＣ２が配線基板１上に強固に固定されて
いないため、接着がはがれ易く、またシーム溶接時にリ
ードフレーム４の変形が起り易く、更に加熱時に高弾性
体１０の熱膨張圧よってリードフレーム４に応力が加わ
って断線などが生じるという欠点があった。
いないため、接着がはがれ易く、またシーム溶接時にリ
ードフレーム４の変形が起り易く、更に加熱時に高弾性
体１０の熱膨張圧よってリードフレーム４に応力が加わ
って断線などが生じるという欠点があった。
発明が解決しようとする間鴎点
本発明の目的は、上記の欠点、すなわちＩＣが配線基板
に強固に固定されていないため、接着がはがれ易く、リ
ードフレームの変形が発生し易く、また加熱時にリード
フレームに応力が加わるという問題点を解決したＩＣの
パッケージ構造を提供することにある。
に強固に固定されていないため、接着がはがれ易く、リ
ードフレームの変形が発生し易く、また加熱時にリード
フレームに応力が加わるという問題点を解決したＩＣの
パッケージ構造を提供することにある。
間萌点を解決するための手段
本発明は上述のｒＳＳ点点解決するために、上面に複数
個の内部接続端子を、外周にコバー枠を有する四角形の
配線基板と、リードフレーム付きのＩＣと、このＩＣの
上面の良熱伝導性の接着剤と、弾性を有するベローズ枠
体と下面の四角形の縁部とを有し、ベローズ枠体を引き
伸して縁部を配線基板上面外周のコバー枠上にシーム溶
接するようにした金ＩＡ Ｒ＋ ヤッグとからなる構成
を採用するものである。
個の内部接続端子を、外周にコバー枠を有する四角形の
配線基板と、リードフレーム付きのＩＣと、このＩＣの
上面の良熱伝導性の接着剤と、弾性を有するベローズ枠
体と下面の四角形の縁部とを有し、ベローズ枠体を引き
伸して縁部を配線基板上面外周のコバー枠上にシーム溶
接するようにした金ＩＡ Ｒ＋ ヤッグとからなる構成
を採用するものである。
作用
本発明は上述のように構成したので、目Ｃ嶽基板上て搭
載されたＩＣの上面に接着剤を塗布して金属コ壇キャッ
プを被せ、キャップ本体内面にＩＣを接着しまた後、ベ
ローズ枠体の縁部を引き下げて配鞠基板上の外周のコバ
ー枠上にシーム溶接する。
載されたＩＣの上面に接着剤を塗布して金属コ壇キャッ
プを被せ、キャップ本体内面にＩＣを接着しまた後、ベ
ローズ枠体の縁部を引き下げて配鞠基板上の外周のコバ
ー枠上にシーム溶接する。
との時ベローズ枠体は引き伸はされているため、ＩＣ＆
配線基板の方向に押し付けることとなシ、接着が剥れに
くく、放熱が良好に行われる。またフレームリードに加
熱時などに無理な力が加わることがない０ 実施例 次に本発明の実施例について図面を参照して説明する。
配線基板の方向に押し付けることとなシ、接着が剥れに
くく、放熱が良好に行われる。またフレームリードに加
熱時などに無理な力が加わることがない０ 実施例 次に本発明の実施例について図面を参照して説明する。
本発明の一冥雄側を縦断面図で示す第１図を参照すると
、本発明のＩＣのノくツケージ構造は、上面に複数の内
部接続端子６と外周のコノ（−砕９を、下面に外部端子
５を有するセラミックなどの四角形の配線基板１と、こ
の配線基板１上に搭載される’ｒ Ａ Ｂ ７ｉ式のリ
ードフレーム４を有する’ｌ’ＡＢＩＣ２と、本体と弾
性を有するベローズ伏の枠体７と下面の縁部とよシなシ
ＴＡＢＩＣの実装高さより若干浅い金属製キャップ３と
からなっている。
、本発明のＩＣのノくツケージ構造は、上面に複数の内
部接続端子６と外周のコノ（−砕９を、下面に外部端子
５を有するセラミックなどの四角形の配線基板１と、こ
の配線基板１上に搭載される’ｒ Ａ Ｂ ７ｉ式のリ
ードフレーム４を有する’ｌ’ＡＢＩＣ２と、本体と弾
性を有するベローズ伏の枠体７と下面の縁部とよシなシ
ＴＡＢＩＣの実装高さより若干浅い金属製キャップ３と
からなっている。
次に本実施例の動作について第１図を用いて説明する。
ＴＡＢ ＩＣ２はリードフレーム４を切断されて配線基
板１の内部接続端子６に位置決めされ接続される。ＴＡ
ＢＩＣ２の上面には良熱伝導性を有する接着剤８が塗布
され、キャップ３が被せられる。接着剤８によりてＴＡ
Ｂ ＩＣ２とキａｒｔグ３とが接着された後、ベローズ
吠０枠体７を引き延げしてギヤ、グ３の縁部を配線基板
１のコバー枠９上に押しつけてシーム溶接を行い、気密
封止を行う。したがりてベローズ次の枠体７０弾性と引
き伸し寸法範囲とを適当に選ぶことによシ、ＴＡＢＩＣ
２の組立てのばらつきを吸収して適正な力が１’ＡＢＩ
Ｃ２に加わるようになる。
板１の内部接続端子６に位置決めされ接続される。ＴＡ
ＢＩＣ２の上面には良熱伝導性を有する接着剤８が塗布
され、キャップ３が被せられる。接着剤８によりてＴＡ
Ｂ ＩＣ２とキａｒｔグ３とが接着された後、ベローズ
吠０枠体７を引き延げしてギヤ、グ３の縁部を配線基板
１のコバー枠９上に押しつけてシーム溶接を行い、気密
封止を行う。したがりてベローズ次の枠体７０弾性と引
き伸し寸法範囲とを適当に選ぶことによシ、ＴＡＢＩＣ
２の組立てのばらつきを吸収して適正な力が１’ＡＢＩ
Ｃ２に加わるようになる。
発明の効果
以上に説明したように１本発明によれば、ベローズ伏の
枠体を有する金属製キャップを使用し、ＩＣＫ接着固定
し、周囲をセラミ、り基板に封止することにより、ＩＣ
および組立て上の寸法のばらつきをキャップのベローズ
枠体によシ吸収できるという効果がある。また弾性を有
するベローズ吠の構造となっているため、常にＩＣをセ
ラミ。
枠体を有する金属製キャップを使用し、ＩＣＫ接着固定
し、周囲をセラミ、り基板に封止することにより、ＩＣ
および組立て上の寸法のばらつきをキャップのベローズ
枠体によシ吸収できるという効果がある。また弾性を有
するベローズ吠の構造となっているため、常にＩＣをセ
ラミ。
り基板に押しつける力が加わっているため、キ、ヤッグ
とＩＣとの接着が剥れＫくく、リードフレームに力が加
わ９て変形、断線などが生じる恐れがないという効果が
ある。
とＩＣとの接着が剥れＫくく、リードフレームに力が加
わ９て変形、断線などが生じる恐れがないという効果が
ある。
第ｉｉ＋ａ）は本発明の一実施例の縦断面図、第１図（
ｂ）は第１図においてキャップを取除いた状態の平面図
、第２図は従来の一例の縦断面図である。 １・・・・・・配球基板、２・・・・・・集積回路（Ｉ
Ｃ）、３・・・・・・キャップ、４・・・・・・リード
、５・・・・・・外部端子、６・・・・・・内部接続端
子、７・・・・・・ベローズ枠体、８・・・・・・接着
剤、９・・・・・・コバー枠。 （ｂ） Ｍ１図
ｂ）は第１図においてキャップを取除いた状態の平面図
、第２図は従来の一例の縦断面図である。 １・・・・・・配球基板、２・・・・・・集積回路（Ｉ
Ｃ）、３・・・・・・キャップ、４・・・・・・リード
、５・・・・・・外部端子、６・・・・・・内部接続端
子、７・・・・・・ベローズ枠体、８・・・・・・接着
剤、９・・・・・・コバー枠。 （ｂ） Ｍ１図
Claims (1)
- 上面に複数の内部接続端子を、上面外周にコバー枠を有
する四角形の配線基板と、この配線基板上に高弾性体を
挾んで搭載され、リードフレームが前記内部接続端子の
夫々に接続される集積回路（以下ＩＣという）と、この
ＩＣ上に塗布される接着剤と、この接着剤の塗布された
ＩＣ上に被せられ、本体と下面外周より延びる枠体と下
面の四角形の縁部とを有し、この縁部を前記配線基板上
のコバー枠にシーム溶接して気密封止を行う金属性キャ
ップとからなるＩＣのパッケージ構造において、前記高
弾性体を取除いて、前記ＩＣを直接前記配線基板上に搭
載し、前記キャップの枠体を弾性を有するベローズ構造
として、前記配線基板上に前記ＩＣを押しつけて封止す
るように構成したことを特徴とするＩＣのパッケージ構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012687A JPS63208251A (ja) | 1987-02-25 | 1987-02-25 | 集積回路のパツケ−ジ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012687A JPS63208251A (ja) | 1987-02-25 | 1987-02-25 | 集積回路のパツケ−ジ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63208251A true JPS63208251A (ja) | 1988-08-29 |
Family
ID=12572122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4012687A Pending JPS63208251A (ja) | 1987-02-25 | 1987-02-25 | 集積回路のパツケ−ジ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63208251A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5257162A (en) * | 1992-11-20 | 1993-10-26 | Intel Corporation | Bellows lid for c4 flip-chip package |
| US6495397B2 (en) | 2001-03-28 | 2002-12-17 | Intel Corporation | Fluxless flip chip interconnection |
| US6713318B2 (en) | 2001-03-28 | 2004-03-30 | Intel Corporation | Flip chip interconnection using no-clean flux |
| US7345883B2 (en) * | 1992-05-20 | 2008-03-18 | Seiko Epson Corporation | Processing device |
| US7804688B2 (en) | 1992-05-20 | 2010-09-28 | Seiko Epson Corporation | Apparatus including processor |
-
1987
- 1987-02-25 JP JP4012687A patent/JPS63208251A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345883B2 (en) * | 1992-05-20 | 2008-03-18 | Seiko Epson Corporation | Processing device |
| US7583505B2 (en) | 1992-05-20 | 2009-09-01 | Seiko Epson Corporation | Processor apparatus |
| US7804688B2 (en) | 1992-05-20 | 2010-09-28 | Seiko Epson Corporation | Apparatus including processor |
| US5257162A (en) * | 1992-11-20 | 1993-10-26 | Intel Corporation | Bellows lid for c4 flip-chip package |
| US6495397B2 (en) | 2001-03-28 | 2002-12-17 | Intel Corporation | Fluxless flip chip interconnection |
| US6713318B2 (en) | 2001-03-28 | 2004-03-30 | Intel Corporation | Flip chip interconnection using no-clean flux |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0784342B1 (en) | Pressure contact type semiconductor device and assembly method therefor | |
| KR100307465B1 (ko) | 파워모듈 | |
| JP5061717B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| WO1999004433A3 (en) | Mcm semiconductor device assemblies and circuits | |
| EP0977251A4 (en) | RESIN-SEALED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE | |
| JPS6376444A (ja) | チツプキヤリア | |
| JP3109847U (ja) | 特性インピーダンスを低減できる樹脂パッケージ半導体装置 | |
| JPS63208251A (ja) | 集積回路のパツケ−ジ構造 | |
| JP2841854B2 (ja) | 半導体装置 | |
| JPH05198701A (ja) | 半導体装置用パッケージ | |
| JPS62241355A (ja) | 半導体装置 | |
| JP3673047B2 (ja) | 固体イメージセンサ装置 | |
| JPH0638458B2 (ja) | チツプキヤリアとその製造方法 | |
| JP3149631B2 (ja) | 半導体装置及びその実装装置及びその実装方法 | |
| WO2023223881A1 (ja) | 電子装置 | |
| JP2646994B2 (ja) | ヒートシンク付ピングリッドアレイ | |
| JP2694879B2 (ja) | 半導体装置 | |
| JP3013612B2 (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH11126858A (ja) | 薄型半導体装置 | |
| JP2894214B2 (ja) | 半導体装置 | |
| JPH05283550A (ja) | チップキャリア | |
| JPH07106470A (ja) | 半導体装置 | |
| KR960000149Y1 (ko) | 반도체 장치 | |
| JP3439890B2 (ja) | 半導体装置及びその製造方法 |