JPH05283550A - チップキャリア - Google Patents

チップキャリア

Info

Publication number
JPH05283550A
JPH05283550A JP4023053A JP2305392A JPH05283550A JP H05283550 A JPH05283550 A JP H05283550A JP 4023053 A JP4023053 A JP 4023053A JP 2305392 A JP2305392 A JP 2305392A JP H05283550 A JPH05283550 A JP H05283550A
Authority
JP
Japan
Prior art keywords
cap
substrate
spacer
chip carrier
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4023053A
Other languages
English (en)
Inventor
Yukio Yamaguchi
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4023053A priority Critical patent/JPH05283550A/ja
Publication of JPH05283550A publication Critical patent/JPH05283550A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

(57)【要約】 【目的】 キャップやICの高さのバラツキを吸収し
て、キャップにICを均一に取り付ける。 【構成】 基板1の中央部の凹み11にスペーサ6を設
け、予め成形されたリード7を有するIC5を乗せて、
基板1上のパッド2とリード7とを接続する。また、キ
ャップ8をIC5の裏面に接着剤9で付けると共に、基
板1とで封止する。このとき、スペーサ6は、IC5を
キャップ8に押さえつけるが、中央部分に空間61を有
する筒状ゴム62のため、スペーサ変位に対する力が小
さいが、IC5やキャップ8の高さのバラツキを吸収し
て均一に押さえつけられる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子装置等に使用され
る配線基板にICを実装するために用いるチップキャリ
アに関する。
【0002】
【従来の技術】この種のチップキャリアは基板上にIC
をフェイスダウンで実装し、ICを覆うキャップを基板
に接着する構造で、ICと基板の間にスペーサを配置し
スペーサの弾性力によりICをキャップの方向に押し付
けていた。
【0003】
【発明が解決しようとする課題】上述した従来のチップ
キャリアでは、ゴムが硬いため、キャップやICの高さ
寸法の公差によりICをキャップへ押さえる力がはらつ
き、ICとキャップとの間の接着剤の厚さがばらつい
て、それにより放熱性がばらつくという欠点がある。
【0004】
【課題を解決するための手段】本発明のチップキャリア
は、パッドを有する基板と、リードを前記パッドに接続
して前記基板にフェイスダウンで実装されるICと、前
記基板とで前記ICを封止するキャップと、前記ICお
よび前記キャップの間に付着された接着剤と、前記IC
および前記基板の間に設けられた中空の筒状のゴムとを
備えている。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。
【0006】図1は本発明の一実施例の縦断面図であ
る。基板1は上面に複数のパッド2、下面に複数の入出
力用バンプ3を有し、パッド2とバンプ3とは内部配線
4により接続されている。基板1には上面の中央に、ス
ペーサ6が入る凹み11を設けている。基板1のIC5
と対向した凹み11の部分には、中心部分が空間61か
らなる垂直方向に開いた筒状ゴム62から成る構造のス
ペーサ6が、接着剤10などにより凹み11の底面ある
いは側面のどちらか一方または両方に固定される。図2
(a)に円筒状のスペーサ6の斜視図を示す。
【0007】複数のリード7を有するIC5は、リード
7を所定の形状に成形された後、基板1上に、回路及び
リード7を有する面を下向き(フェイスダウン)に実装
される。そしてリード7とパッド2は金金熱圧着法や半
田(例えば、Sn10/Pb90wt%)などにより電
気的に接続される。他のICとの接続は基板1を通して
バンプ3(基板1下面)により行われる。そしてキャッ
プ8はIC5の裏面と接着剤9で熱を伝えるために接着
される。このように、IC5で発生する熱はキャップ8
を通して上に伝える。
【0008】キャップ8を取り付ける前の基板1の上面
からIC5の裏面までの高さが、キャップ8のIC5の
裏面と接着される部分の深さより、高いためにスペーサ
6によりIC5の裏面とキャップ8との間の接着剤9
を、押さえ付ける。これにより接着剤9は薄く均一にす
ることができ、放熱性が優れている。
【0009】しかしながら、スペーサ6が従来のチップ
キャリアのように一体形状のゴムのブロックの場合には
大きさにもよるが5Kg程度の内部応力が発生する。こ
れは、基板1とキャップ8とを接着あるいはシーム溶接
などでの接合によりハーメチック封止をする上で、応力
のために付かなかったり、はがれたりする。
【0010】そこで、本実施例はスペーサ6を中心に空
間61を有する筒状ゴム62としたため、スペーサ6の
変位に対する力が、空間61を有していない場合に比べ
て500g程度と小さくなり、必要最小限の応力に緩和
できる。また、基板1とキャップ8とを接着などの接合
が5Kg程度の内部応力に耐える場合には、基板1の上
面からIC5の裏面までの高さと、キャップ8のIC5
の裏面と接着される部分の深さの差を大きくする(基板
1上面からIC5裏面までの高さをスペーサ6により大
きくする)ことが可能になり、IC5やキャップ8の高
さ方向のばらつきを吸収して均一に押さえつけられる。
【0011】なお、スペーサ6としては図2(b)に示
すように角筒状のものでもよい。
【0012】
【発明の効果】以上説明したように本発明は、ICとキ
ャップとの接着が均一にできるので放熱性において信頼
性の高いチップキャリアを得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す縦断面である。
【図2】図1中スペーサ6の斜視図である。
【符号の説明】
1 基板 2 パッド 3 バンプ 4 内部配線 5 IC 6 スペーサ 7 リード 8 キャップ 9,10 接着剤 11 凹み 61 空間 62 ゴム

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 パッドを有する基板と、リードを前記パ
    ッドに接続して前記基板にフェイスダウンで実装される
    ICと、前記基板とで前記ICを封止するキャップと、
    前記ICおよび前記キャップの間に付着された接着剤
    と、前記ICおよび前記基板の間に設けられた中空の筒
    状のゴムとを含むことを特徴とするチップキャリア。
  2. 【請求項2】 中空の筒状のゴムは少くとも一部分が基
    板に設けられた凹みに入っている請求項1記載のチップ
    キャリア。
JP4023053A 1992-02-10 1992-02-10 チップキャリア Pending JPH05283550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4023053A JPH05283550A (ja) 1992-02-10 1992-02-10 チップキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4023053A JPH05283550A (ja) 1992-02-10 1992-02-10 チップキャリア

Publications (1)

Publication Number Publication Date
JPH05283550A true JPH05283550A (ja) 1993-10-29

Family

ID=12099706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4023053A Pending JPH05283550A (ja) 1992-02-10 1992-02-10 チップキャリア

Country Status (1)

Country Link
JP (1) JPH05283550A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548487A (en) * 1991-09-27 1996-08-20 Siemens Nixdorf Informationssysteme Aktiengesellchaft Flat circuit module mounting using an elastic pad in a depression of a circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548487A (en) * 1991-09-27 1996-08-20 Siemens Nixdorf Informationssysteme Aktiengesellchaft Flat circuit module mounting using an elastic pad in a depression of a circuit board

Similar Documents

Publication Publication Date Title
KR950004467A (ko) 반도체장치 및 그 제조방법
JPS6376444A (ja) チツプキヤリア
JP2000332055A (ja) フリップチップ実装構造及び実装方法
KR930024140A (ko) 반도체장치 및 그 제조방법
JP4069574B2 (ja) ディスプレイドライバモジュールおよびその製造方法
JPH05226487A (ja) 半導体装置
KR940027134A (ko) 반도체집적회로장치의 제조방법
JPH05283550A (ja) チップキャリア
JPH10308413A (ja) 電子部品及び電子部品搭載モジュール
JPS59219942A (ja) チツプキヤリア
JPH0917827A (ja) 半導体装置
JPH06103731B2 (ja) 半導体パッケ−ジ
JPH0529484A (ja) Icチツプの実装構造
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JP2822990B2 (ja) Csp型半導体装置
JPH04346249A (ja) チップキャリア
JPH10335576A (ja) 複数のicチップを備えた半導体装置の構造
JPH10107204A (ja) 半導体装置及びその製造方法
JPS59224147A (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JP2004247347A (ja) 半導体装置とその製造方法
JPH01124249A (ja) 集積回路
JPH0485842A (ja) チップキャリア
JP2570880B2 (ja) チップキャリア