JPH01124249A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH01124249A JPH01124249A JP62283451A JP28345187A JPH01124249A JP H01124249 A JPH01124249 A JP H01124249A JP 62283451 A JP62283451 A JP 62283451A JP 28345187 A JP28345187 A JP 28345187A JP H01124249 A JPH01124249 A JP H01124249A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- wiring board
- cap
- circuit component
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007789 sealing Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract 2
- 239000000463 material Substances 0.000 abstract 1
- TVWHTOUAJSGEKT-UHFFFAOYSA-N chlorine trioxide Chemical compound [O]Cl(=O)=O TVWHTOUAJSGEKT-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関し、特に集積回路素子を収容する
パッケージ内に回路部品素子を組込んだ集積回路に関す
る。
パッケージ内に回路部品素子を組込んだ集積回路に関す
る。
従来から、Ｔ Ａ Ｂ （Ｔ ａｐｅ Ａ ｕｔｏ
ｍａｔｅｄＢ ｏｎｄｉｎｇ）方式により組立てられた
集積回路素子（以下ＴＡＢ・ＩＣと称する）をパッケー
ジ内に収容した集積回路に、電源のリップル除去用容量
素子又は回路終端用抵抗素子等の回路部品素子も一緒に
組込んだものが用いられてきた。
ｍａｔｅｄＢ ｏｎｄｉｎｇ）方式により組立てられた
集積回路素子（以下ＴＡＢ・ＩＣと称する）をパッケー
ジ内に収容した集積回路に、電源のリップル除去用容量
素子又は回路終端用抵抗素子等の回路部品素子も一緒に
組込んだものが用いられてきた。
第２図は従来の集積回路の一例の縦断面図である。第２
図において、回路部品素子２０４は配線基板２０１とキ
ャップ２０２でできる空間２１１に実装されている。
図において、回路部品素子２０４は配線基板２０１とキ
ャップ２０２でできる空間２１１に実装されている。
第３図は第２図の従来例において、回路部品素子の実装
方法を変えたキャップ部の縦断面図である。第３図にお
いては、回路部品素子３０４はキャップ３０２に設けら
れた凹所３１２に実装されている（例えば、実願昭５８
−４１９１７号参照）。
方法を変えたキャップ部の縦断面図である。第３図にお
いては、回路部品素子３０４はキャップ３０２に設けら
れた凹所３１２に実装されている（例えば、実願昭５８
−４１９１７号参照）。
上述した従来の集積回路には、回路部品素子を実装する
ことにより次に述べるような問題点がある。
ことにより次に述べるような問題点がある。
第２図及び第３図においてキャップ側に回路部品素子が
あるために、ＴＡＢ・ＩＣのチップ部をキャップに接着
することができず、ＴＡＢ−ＩＣから発生する熱をキャ
ップから放熱するという、効率の良い方法を使うことが
できない。
あるために、ＴＡＢ・ＩＣのチップ部をキャップに接着
することができず、ＴＡＢ−ＩＣから発生する熱をキャ
ップから放熱するという、効率の良い方法を使うことが
できない。
又、第２図に示すように、回路部品素子２０４を入れる
ための空間２１１が、実質的に回路部品素子２０４の占
める空間よりも大きくなり、集積回路の大きさが必要以
上に大きくなっている。
ための空間２１１が、実質的に回路部品素子２０４の占
める空間よりも大きくなり、集積回路の大きさが必要以
上に大きくなっている。
又、第３図に示すように、回路部品素子３０４をキャッ
プ３０２の凹所３１２に入れるためには、キヤ・ツブ３
０２の厚みを厚くしなければならず、結局、集積回路の
形状が大きくなってしまうなどの問題点がある。
プ３０２の凹所３１２に入れるためには、キヤ・ツブ３
０２の厚みを厚くしなければならず、結局、集積回路の
形状が大きくなってしまうなどの問題点がある。
本発明の目的は、ＴＡＢ−ＩＣの発生する熱をキャップ
を通して、効率よく放熱することができ、且つ、パッケ
ージの形状を必要以上に大きくすることなく、回路部品
素子を実装した集積回路を提供することにある。
を通して、効率よく放熱することができ、且つ、パッケ
ージの形状を必要以上に大きくすることなく、回路部品
素子を実装した集積回路を提供することにある。
本発明の集積回路は、配線基板と、前記配線基板上に実
装される部品を密封するためのキャップと、前記配線基
板に端子面を下方に向けて実装され且つ前記キャップの
内面上部にチップ部を接着された集積回路素子と、前記
配線基板上に実装され且つ内部配線により前記集積回路
素子のいずれかの端子に接続される回路部品素子と、前
記配線基板と前記集積回路素子との間に挟まれた状態で
取付られ且つ前記回路部品素子が前記配線基板上に実装
されるための空間となる穴を中央部に有した絶縁弾性体
とを備えて構成されている。
装される部品を密封するためのキャップと、前記配線基
板に端子面を下方に向けて実装され且つ前記キャップの
内面上部にチップ部を接着された集積回路素子と、前記
配線基板上に実装され且つ内部配線により前記集積回路
素子のいずれかの端子に接続される回路部品素子と、前
記配線基板と前記集積回路素子との間に挟まれた状態で
取付られ且つ前記回路部品素子が前記配線基板上に実装
されるための空間となる穴を中央部に有した絶縁弾性体
とを備えて構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の縦断面図である。
配線基板１０１にＴＡＢ−ＩＣ１０３が端子面を下方に
向けて、ＴＡＢ−ＩＣ１０３のチップ部がキャップ１０
２と接着されるようにして実装される。これによってＴ
ＡＢ・ＩＣの発生する熱をキャップを通して、効率よく
放熱することができる。キャップ１０２は配線基板１０
１と接着され、ＴＡＢ・ＩＣ１０３を密封する。ＴＡＢ
・■ＣｌＯ３のリード１０７は配線基板１０１の表面に
形成されたリード用パッド１０８に接続され、内部配線
１０６によって入出力パッド１１０と接続されている。
向けて、ＴＡＢ−ＩＣ１０３のチップ部がキャップ１０
２と接着されるようにして実装される。これによってＴ
ＡＢ・ＩＣの発生する熱をキャップを通して、効率よく
放熱することができる。キャップ１０２は配線基板１０
１と接着され、ＴＡＢ・ＩＣ１０３を密封する。ＴＡＢ
・■ＣｌＯ３のリード１０７は配線基板１０１の表面に
形成されたリード用パッド１０８に接続され、内部配線
１０６によって入出力パッド１１０と接続されている。
配線基板１０１とＴＡＢ−ＩＣ１０３の間には、絶縁性
のゴムのような絶縁弾性体１０５が挟まれた状態で取付
られて、ＴＡＢ・ＩＣ１０３をキャップ１０２に押しつ
け、ＴＡＢ・ＩＣ１０３のチップ部とキャップ１０２を
接着させる機能を持っている。
のゴムのような絶縁弾性体１０５が挟まれた状態で取付
られて、ＴＡＢ・ＩＣ１０３をキャップ１０２に押しつ
け、ＴＡＢ・ＩＣ１０３のチップ部とキャップ１０２を
接着させる機能を持っている。
又、絶縁弾性体１０５は中央部に穴が開いており、この
穴の中で回路部品素子１０４が配線基板上に実装される
。このように回路部品素子の実装空間として、配線基板
とＴＡＢ−ＩＣとの間隙を活用することにより、集積回
路のパッケージの内部空間を必要以上に拡大することな
く、回路部品素子の実装が可能となる。配線基板１０１
の上には、リード用パッド１０８の外に回路部品素子用
パッド１０９が形成されており、回路部品素子１０４の
電極がその回路部品素子用パッド１０９に接続される。
穴の中で回路部品素子１０４が配線基板上に実装される
。このように回路部品素子の実装空間として、配線基板
とＴＡＢ−ＩＣとの間隙を活用することにより、集積回
路のパッケージの内部空間を必要以上に拡大することな
く、回路部品素子の実装が可能となる。配線基板１０１
の上には、リード用パッド１０８の外に回路部品素子用
パッド１０９が形成されており、回路部品素子１０４の
電極がその回路部品素子用パッド１０９に接続される。
回路部品素子用パッド１０９は、内部配線１０６によっ
てＴＡＢ−ＩＣのいずれかの端子に接続される。
てＴＡＢ−ＩＣのいずれかの端子に接続される。
以上説明したように、本発明は、配線基板の上に端子面
を下方に向けてＴＡＢ−ＩＣを実装し、更に、中央部に
回路部品素子を収容するための空間を設けた絶縁弾性体
を、配線基板とＴＡＢ−ＩＣとの間に取付けることによ
り、ＴＡＢ・ＩＣのチップ部がキャップと接着され、Ｔ
ＡＢ・ＩＣの発生する熱をキャップを通して、効率よく
放熱することが可能となる効果、及び集積回路のパッケ
ージ内部の間隙を活用してパッケージの形状を必要以上
に大きくすることなく、回路部品素子の実装を可能にす
るという効果を有する。
を下方に向けてＴＡＢ−ＩＣを実装し、更に、中央部に
回路部品素子を収容するための空間を設けた絶縁弾性体
を、配線基板とＴＡＢ−ＩＣとの間に取付けることによ
り、ＴＡＢ・ＩＣのチップ部がキャップと接着され、Ｔ
ＡＢ・ＩＣの発生する熱をキャップを通して、効率よく
放熱することが可能となる効果、及び集積回路のパッケ
ージ内部の間隙を活用してパッケージの形状を必要以上
に大きくすることなく、回路部品素子の実装を可能にす
るという効果を有する。
第１図は本発明の一実施例の集積回路の縦断面図、第２
図は従来の集積回路の一例の縦断面図、第３図は第２図
の従来例において回路部品素子の実装方法を変えたキャ
ップ部の縦断面図である。 １０１．２０１・・・・・・配線基板、 １０２゜２０
２．３０２・・・・・・キャップ、１０３・・・・・・
ＴＡＢ−ＩＣ１１０４，２０４，３０４・・・・・・回
路部品素子、１０５・−・・・・絶縁弾性体、１０６・
・・・・・内部配線、１０７・・・・・・リード、１０
８・・・・・・リード用パッド、１０９・・・・・・回
路部品素子用パッド、１１０・・・・・・入出力用パッ
ド、２１１・・・・・・空間、３１２・・・・・・凹所
。 代理人 弁理士 内 原 音 牛 １ 図
図は従来の集積回路の一例の縦断面図、第３図は第２図
の従来例において回路部品素子の実装方法を変えたキャ
ップ部の縦断面図である。 １０１．２０１・・・・・・配線基板、 １０２゜２０
２．３０２・・・・・・キャップ、１０３・・・・・・
ＴＡＢ−ＩＣ１１０４，２０４，３０４・・・・・・回
路部品素子、１０５・−・・・・絶縁弾性体、１０６・
・・・・・内部配線、１０７・・・・・・リード、１０
８・・・・・・リード用パッド、１０９・・・・・・回
路部品素子用パッド、１１０・・・・・・入出力用パッ
ド、２１１・・・・・・空間、３１２・・・・・・凹所
。 代理人 弁理士 内 原 音 牛 １ 図
Claims (1)
- 配線基板と、前記配線基板上に実装される部品を密封
するためのキャップと、前記配線基板に端子面を下方に
向けて実装され且つ前記キャップの内面上部にチップ部
を接着された集積回路素子と、前記配線基板上に実装さ
れ且つ内部配線により前記集積回路素子のいずれかの端
子に接続される回路部品素子と、前記配線基板と前記集
積回路素子との間に挟まれた状態で取付られ且つ前記回
路部品素子が前記配線基板上に実装されるための空間と
なる穴を中央部に有した絶縁弾性体とを備えたことを特
徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283451A JPH01124249A (ja) | 1987-11-09 | 1987-11-09 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283451A JPH01124249A (ja) | 1987-11-09 | 1987-11-09 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01124249A true JPH01124249A (ja) | 1989-05-17 |
Family
ID=17665714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62283451A Pending JPH01124249A (ja) | 1987-11-09 | 1987-11-09 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01124249A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264726A (en) * | 1989-07-21 | 1993-11-23 | Nec Corporation | Chip-carrier |
| US6313521B1 (en) | 1998-11-04 | 2001-11-06 | Nec Corporation | Semiconductor device and method of manufacturing the same |
-
1987
- 1987-11-09 JP JP62283451A patent/JPH01124249A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264726A (en) * | 1989-07-21 | 1993-11-23 | Nec Corporation | Chip-carrier |
| US6313521B1 (en) | 1998-11-04 | 2001-11-06 | Nec Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889323A (en) | Semiconductor package and method of manufacturing the same | |
| EP0977251A4 (en) | RESIN-SEALED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE | |
| KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
| JPS63249345A (ja) | フレキシブル搭載基板 | |
| SG77704A1 (en) | Semiconductor device and method of fabricating the same | |
| JPS6376444A (ja) | チツプキヤリア | |
| KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
| JP2002033429A (ja) | 半導体装置 | |
| JPH05121644A (ja) | 電子回路デバイス | |
| JP3353501B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0846134A (ja) | 半導体装置 | |
| JPH01124249A (ja) | 集積回路 | |
| JPH11317478A (ja) | 半導体装置用ヒ―トスプレッダと半導体装置用パッケ―ジ | |
| JP2002009404A (ja) | 放熱板付きプリント配線板 | |
| JPH06103731B2 (ja) | 半導体パッケ−ジ | |
| JPH046860A (ja) | 半導体装置 | |
| JPH01186700A (ja) | プリント配線板構造体 | |
| JP3113560B2 (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPH01114061A (ja) | 半導体パッケージ | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JP2929934B2 (ja) | リードの熱圧着ヘッド | |
| JPH04159799A (ja) | 混成集積回路 | |
| JPH05283550A (ja) | チップキャリア | |
| JPH0810737B2 (ja) | チップキャリア及びその製造方法 |