JPH11126858A - 薄型半導体装置 - Google Patents
薄型半導体装置Info
- Publication number
- JPH11126858A JPH11126858A JP9290813A JP29081397A JPH11126858A JP H11126858 A JPH11126858 A JP H11126858A JP 9290813 A JP9290813 A JP 9290813A JP 29081397 A JP29081397 A JP 29081397A JP H11126858 A JPH11126858 A JP H11126858A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- recess
- semiconductor device
- support plate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置を薄型に製造する。
【解決手段】 支持板（１）の一方の主面（１ａ）は、
一方の端部（１ｃ）側に形成され且つ回路基板（６）を
固着した第１の凹部（２）と、第１の凹部（２）より上
方に突出し且つ第１の凹部（２）より他方の主面（１
ｂ）から離間して形成された凸部（３）と、第１の凹部
（２）と凸部（３）との間に形成された段差部（９）と
を有する。第１の凹部（２）から離間して凸部（３）に
形成された第２の凹部（１０）には、半導体素子（４）
が固着される。回路基板（６）の上面（６ａ）は、最大
厚み部となる凸部（３）に対して実質的に同一高さにあ
るか又は低い。半導体素子（４）の上面（４ａ）及び回
路基板（６）の上面（６ａ）は凸部（３）の上面（３
ａ）から突出しない。
一方の端部（１ｃ）側に形成され且つ回路基板（６）を
固着した第１の凹部（２）と、第１の凹部（２）より上
方に突出し且つ第１の凹部（２）より他方の主面（１
ｂ）から離間して形成された凸部（３）と、第１の凹部
（２）と凸部（３）との間に形成された段差部（９）と
を有する。第１の凹部（２）から離間して凸部（３）に
形成された第２の凹部（１０）には、半導体素子（４）
が固着される。回路基板（６）の上面（６ａ）は、最大
厚み部となる凸部（３）に対して実質的に同一高さにあ
るか又は低い。半導体素子（４）の上面（４ａ）及び回
路基板（６）の上面（６ａ）は凸部（３）の上面（３
ａ）から突出しない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
支持板上に回路基板及び半導体素子を固着した薄型の半
導体装置に関する。
支持板上に回路基板及び半導体素子を固着した薄型の半
導体装置に関する。
【０００２】
【従来の技術】支持板上に回路基板を固着した構造の半
導体装置（ハイブリッドＩＣ）は公知である。例えば、
特開平５−３１５４７４号公報に示されるように、この
種の半導体装置は、放熱基板と、放熱基板の一方の端部
に配置された外部リードと、放熱基板の上面に固着され
た半導体チップ及び回路基板と、半導体チップ、回路基
板及び外部リードとを電気的に接続するリード細線と、
放熱基板、外部リードの端部、半導体チップ、回路基板
及びリード細線を封止する封止樹脂とを備えた混成集積
回路を構成する。放熱基板は、半導体チップ及び回路基
板から発生する熱を放熱する作用がある。
導体装置（ハイブリッドＩＣ）は公知である。例えば、
特開平５−３１５４７４号公報に示されるように、この
種の半導体装置は、放熱基板と、放熱基板の一方の端部
に配置された外部リードと、放熱基板の上面に固着され
た半導体チップ及び回路基板と、半導体チップ、回路基
板及び外部リードとを電気的に接続するリード細線と、
放熱基板、外部リードの端部、半導体チップ、回路基板
及びリード細線を封止する封止樹脂とを備えた混成集積
回路を構成する。放熱基板は、半導体チップ及び回路基
板から発生する熱を放熱する作用がある。
【０００３】また、実願平２−６８１１６号（実開平４
−２６５４７号）には半導体素子を固定する放熱板に半
導体素子と同一形状の凹部を形成した樹脂封止半導体装
置が開示されている。この半導体装置では、半導体素子
を放熱板の凹部にはめ込むため、樹脂封止後の半導体素
子と樹脂との接触面積が小さくなり、樹脂応力を軽減で
きる。
−２６５４７号）には半導体素子を固定する放熱板に半
導体素子と同一形状の凹部を形成した樹脂封止半導体装
置が開示されている。この半導体装置では、半導体素子
を放熱板の凹部にはめ込むため、樹脂封止後の半導体素
子と樹脂との接触面積が小さくなり、樹脂応力を軽減で
きる。
【０００４】
【発明が解決しようとする課題】半導体素子（チップ）
に比べて一般に肉厚の回路基板を有するこの種の半導体
装置は、回路基板なしで半導体素子のみを支持板に固着
した半導体装置より厚みが増大する。電子機器の軽薄短
小化が進む今日では、厚みの大きい半導体装置は電子装
置の実装密度が低下するため、望ましくない。
に比べて一般に肉厚の回路基板を有するこの種の半導体
装置は、回路基板なしで半導体素子のみを支持板に固着
した半導体装置より厚みが増大する。電子機器の軽薄短
小化が進む今日では、厚みの大きい半導体装置は電子装
置の実装密度が低下するため、望ましくない。
【０００５】そこで、本発明は、電力用半導体素子及び
回路基板を固着した支持板を有する従来の半導体装置に
比べて薄型でありしかも良好な放熱特性を有する半導体
装置を提供することを目的とする。
回路基板を固着した支持板を有する従来の半導体装置に
比べて薄型でありしかも良好な放熱特性を有する半導体
装置を提供することを目的とする。
【０００６】
【課題を達成するための手段】本発明による薄型半導体
装置は、一方の主面（１ａ）及び平坦な他方の主面（１
ｂ）を有する支持板（１）と、支持板（１）の一方の主
面（１ａ）に固着された半導体素子（４）及び回路基板
（６）と、支持板（１）の一方の端部（１ｃ）側に配置
された外部リード（５）と、半導体素子（４）、回路基
板（６）及び外部リード（５）を電気的に接続するリー
ド細線（７）と、支持板（１）の一方の主面（１ａ）、
外部リード（５）の端部、半導体素子（４）、回路基板
（６）及びリード細線（７）を被覆する樹脂封止体
（８）とを備えている。支持板（１）の一方の主面（１
ａ）は、一方の端部（１ｃ）側に形成され且つ回路基板
（６）を固着した第１の凹部（２）と、第１の凹部
（２）より上方に突出し且つ第１の凹部（２）より他方
の主面（１ｂ）から離間して形成された凸部（３）と、
第１の凹部（２）と凸部（３）との間に形成された段差
部（９）と、第１の凹部（２）から離間して凸部（３）
に形成され且つ前記半導体素子（４）を固着した第２の
凹部（１０）とを有する。半導体素子（４）の上面（４
ａ）及び回路基板（６）の上面（６ａ）は凸部（３）の
上面（３ａ）から突出しない。
装置は、一方の主面（１ａ）及び平坦な他方の主面（１
ｂ）を有する支持板（１）と、支持板（１）の一方の主
面（１ａ）に固着された半導体素子（４）及び回路基板
（６）と、支持板（１）の一方の端部（１ｃ）側に配置
された外部リード（５）と、半導体素子（４）、回路基
板（６）及び外部リード（５）を電気的に接続するリー
ド細線（７）と、支持板（１）の一方の主面（１ａ）、
外部リード（５）の端部、半導体素子（４）、回路基板
（６）及びリード細線（７）を被覆する樹脂封止体
（８）とを備えている。支持板（１）の一方の主面（１
ａ）は、一方の端部（１ｃ）側に形成され且つ回路基板
（６）を固着した第１の凹部（２）と、第１の凹部
（２）より上方に突出し且つ第１の凹部（２）より他方
の主面（１ｂ）から離間して形成された凸部（３）と、
第１の凹部（２）と凸部（３）との間に形成された段差
部（９）と、第１の凹部（２）から離間して凸部（３）
に形成され且つ前記半導体素子（４）を固着した第２の
凹部（１０）とを有する。半導体素子（４）の上面（４
ａ）及び回路基板（６）の上面（６ａ）は凸部（３）の
上面（３ａ）から突出しない。
【０００７】半導体素子（４）の上面（４ａ）及び回路
基板（６）の上面（６ａ）は凸部（３）の上面（３ａ）
から突出しないので、第１の凹部（２）及び第２の凹部
（１０）により回路基板（６）及び半導体素子（４）の
厚みを吸収して、半導体装置を薄型に形成することがで
きる。
基板（６）の上面（６ａ）は凸部（３）の上面（３ａ）
から突出しないので、第１の凹部（２）及び第２の凹部
（１０）により回路基板（６）及び半導体素子（４）の
厚みを吸収して、半導体装置を薄型に形成することがで
きる。
【０００８】本発明の実施の形態では、第２の凹部（１
０）での支持板（１）の厚み（ｔ2)は第１の凹部（２）
での支持板（１）の厚み（ｔ1)より肉厚であり、放熱性
が向上する。凸部（３）の上面（３ａ）、半導体素子
（４）の上面（４ａ）及び回路基板（６）の上面（６
ａ）を実質的に同一平面に形成すると、ワイヤボンディ
ングを円滑に行うことができる。
０）での支持板（１）の厚み（ｔ2)は第１の凹部（２）
での支持板（１）の厚み（ｔ1)より肉厚であり、放熱性
が向上する。凸部（３）の上面（３ａ）、半導体素子
（４）の上面（４ａ）及び回路基板（６）の上面（６
ａ）を実質的に同一平面に形成すると、ワイヤボンディ
ングを円滑に行うことができる。
【０００９】
【発明の実施の形態】以下、混成集積回路に適用した本
発明による薄型半導体装置の実施の形態を図１〜図２に
ついて説明する。
発明による薄型半導体装置の実施の形態を図１〜図２に
ついて説明する。
【００１０】図１及び図２に示すように、本発明による
薄型半導体装置（１）は、一方の主面（１ａ）及び平坦
な他方の主面（１ｂ）を有する支持板（１）と、支持板
（１）の一方の主面（１ａ）に固着された電力用半導体
素子（パワートランジスタ）（４）及び回路基板（６）
と、支持板（１）の一方の端部（１ｃ）側に配置された
外部リード（５）と、半導体素子（４）、回路基板
（６）及び外部リード（５）を電気的に接続するリード
細線（７）と、支持板（１）の一方の主面（１ａ）及び
他方の主面（１ｂ）、外部リード（５）の端部、半導体
素子（４）、回路基板（６）及びリード細線（７）を被
覆する樹脂封止体（８）とを備えている。支持板（１）
の一方の主面（１ａ）は、一方の端部（１ｃ）側に形成
された第１の凹部（２）と、第１の凹部（２）よりも一
方の端部（１ｃ）から離間して形成された凸部（３）
と、第１の凹部（２）と凸部（３）との間に形成された
段差部（９）と、第１の凹部（２）から離間して凸部
（３）に形成され且つ半導体素子（４）を固着した第２
の凹部（１０）とを備えている。また、半導体装置
（１）を固定するねじを挿入する貫通孔（３ｂ）が凸部
（３）に形成される。
薄型半導体装置（１）は、一方の主面（１ａ）及び平坦
な他方の主面（１ｂ）を有する支持板（１）と、支持板
（１）の一方の主面（１ａ）に固着された電力用半導体
素子（パワートランジスタ）（４）及び回路基板（６）
と、支持板（１）の一方の端部（１ｃ）側に配置された
外部リード（５）と、半導体素子（４）、回路基板
（６）及び外部リード（５）を電気的に接続するリード
細線（７）と、支持板（１）の一方の主面（１ａ）及び
他方の主面（１ｂ）、外部リード（５）の端部、半導体
素子（４）、回路基板（６）及びリード細線（７）を被
覆する樹脂封止体（８）とを備えている。支持板（１）
の一方の主面（１ａ）は、一方の端部（１ｃ）側に形成
された第１の凹部（２）と、第１の凹部（２）よりも一
方の端部（１ｃ）から離間して形成された凸部（３）
と、第１の凹部（２）と凸部（３）との間に形成された
段差部（９）と、第１の凹部（２）から離間して凸部
（３）に形成され且つ半導体素子（４）を固着した第２
の凹部（１０）とを備えている。また、半導体装置
（１）を固定するねじを挿入する貫通孔（３ｂ）が凸部
（３）に形成される。
【００１１】支持板（１）は例えば銅板により形成さ
れ、半導体素子（４）は例えばシリコンにより形成さ
れ、第２の凹部（１０）に半田等のろう材により接着さ
れる。回路基板（６）は例えばセラミック又は樹脂によ
り形成され、支持板（１）の第１の凹部（２）に接着剤
により接着される。リードフレームから支持板（１）を
プレス成形する際に、第１の凹部（２）、凸部（３）、
貫通孔（３ｂ）及び第２の凹部（１０）を有する支持板
（１）を一度に形成することができる。
れ、半導体素子（４）は例えばシリコンにより形成さ
れ、第２の凹部（１０）に半田等のろう材により接着さ
れる。回路基板（６）は例えばセラミック又は樹脂によ
り形成され、支持板（１）の第１の凹部（２）に接着剤
により接着される。リードフレームから支持板（１）を
プレス成形する際に、第１の凹部（２）、凸部（３）、
貫通孔（３ｂ）及び第２の凹部（１０）を有する支持板
（１）を一度に形成することができる。
【００１２】回路基板（６）の上面（６ａ）は、最大厚
み部となる凸部（３）に対して実質的に同一高さにある
か又は低い。半導体素子（４）の上面（４ａ）及び回路
基板（６）の上面（６ａ）は凸部（３）の上面（３ａ）
から突出しない。
み部となる凸部（３）に対して実質的に同一高さにある
か又は低い。半導体素子（４）の上面（４ａ）及び回路
基板（６）の上面（６ａ）は凸部（３）の上面（３ａ）
から突出しない。
【００１３】半導体素子（４）の上面（４ａ）及び回路
基板（６）の上面（６ａ）は凸部（３）の上面（３ａ）
から突出しないので、第１の凹部（２）及び第２の凹部
（１０）により回路基板（６）及び半導体素子（４）の
厚みを吸収して、半導体装置を薄型に形成することがで
きる。
基板（６）の上面（６ａ）は凸部（３）の上面（３ａ）
から突出しないので、第１の凹部（２）及び第２の凹部
（１０）により回路基板（６）及び半導体素子（４）の
厚みを吸収して、半導体装置を薄型に形成することがで
きる。
【００１４】第２の凹部（１０）での支持板（１）の厚
み（ｔ2)は第１の凹部（２）での支持板（１）の厚み
（ｔ1)より肉厚であり、支持板（１）の肉厚の第２の凹
部（１０）に電力用半導体素子（４）を固着するため、
放熱性は良好である。凸部（３）の上面（３ａ）、半導
体素子（４）の上面及び回路基板（６）の上面を実質的
に同一平面に形成すると、外部リード（５）、半導体素
子（４）及び回路基板（６）の接合部を略同一面上に保
持することができ、リード細線（７）を接合するワイヤ
ボンディングを円滑に行うことができる。
み（ｔ2)は第１の凹部（２）での支持板（１）の厚み
（ｔ1)より肉厚であり、支持板（１）の肉厚の第２の凹
部（１０）に電力用半導体素子（４）を固着するため、
放熱性は良好である。凸部（３）の上面（３ａ）、半導
体素子（４）の上面及び回路基板（６）の上面を実質的
に同一平面に形成すると、外部リード（５）、半導体素
子（４）及び回路基板（６）の接合部を略同一面上に保
持することができ、リード細線（７）を接合するワイヤ
ボンディングを円滑に行うことができる。
【００１５】また、回路基板（６）より十分に肉薄の抵
抗及びコンデンサ等の表面実装型の電気・電子素子を回
路基板（６）上に固着しても、半導体装置は実質的に肉
厚化しない。更に、半導体素子（４）よりも外部リード
（５）側に回路基板（６）を配置するため、大きい引出
し角度θ（図２）でリード細線（７）を半導体素子
（４）から回路基板（６）又は外部リード（５）に接続
できるため、良好なワイヤボンディングが可能となる。
半導体素子（４）の電極に接続するリード細線（７）は
回路基板（６）上の電極を介して外部リード（５）に接
続することにより、リード細線（７）の弛みを防止する
ことができる。
抗及びコンデンサ等の表面実装型の電気・電子素子を回
路基板（６）上に固着しても、半導体装置は実質的に肉
厚化しない。更に、半導体素子（４）よりも外部リード
（５）側に回路基板（６）を配置するため、大きい引出
し角度θ（図２）でリード細線（７）を半導体素子
（４）から回路基板（６）又は外部リード（５）に接続
できるため、良好なワイヤボンディングが可能となる。
半導体素子（４）の電極に接続するリード細線（７）は
回路基板（６）上の電極を介して外部リード（５）に接
続することにより、リード細線（７）の弛みを防止する
ことができる。
【００１６】
【発明の効果】前記のように、本発明では、半導体装置
の薄型化によって省スペース化が可能となり実装密度を
増加することができる。
の薄型化によって省スペース化が可能となり実装密度を
増加することができる。
【図１】 本発明による薄型半導体装置の断面図
【図２】 本発明による薄型半導体装置の平面図
（１）・・支持板、 （１ａ）・・一方の主面、 （１
ｂ）・・他方の主面、（１ｃ）・・一方の端部、
（９）・・段差部、 （２）・・第１の凹部、 （３）
・・凸部、 （３ａ）・・上面、 （４）・・半導体素
子、 （４ａ）・・上面、 （５）・・外部リード、
（６）・・回路基板、 （６ａ）・・上面、（７）・・
リード細線、 （８）・・樹脂封止体、 （１０）・・
第２の凹部、
ｂ）・・他方の主面、（１ｃ）・・一方の端部、
（９）・・段差部、 （２）・・第１の凹部、 （３）
・・凸部、 （３ａ）・・上面、 （４）・・半導体素
子、 （４ａ）・・上面、 （５）・・外部リード、
（６）・・回路基板、 （６ａ）・・上面、（７）・・
リード細線、 （８）・・樹脂封止体、 （１０）・・
第２の凹部、
Claims (3)
- 【請求項１】 一方の主面（１ａ）及び平坦な他方の主
面（１ｂ）を有する支持板（１）と、該支持板（１）の
一方の主面（１ａ）に固着された半導体素子（４）及び
回路基板（６）と、前記支持板（１）の一方の端部（１
ｃ）側に配置された外部リード（５）と、前記半導体素
子（４）、回路基板（６）及び外部リード（５）を電気
的に接続するリード細線（７）と、前記支持板（１）の
一方の主面（１ａ）、外部リード（５）の端部、半導体
素子（４）、回路基板（６）及びリード細線（７）を被
覆する樹脂封止体（８）とを備えた半導体装置におい
て、 前記支持板（１）の一方の主面（１ａ）は、前記一方の
端部（１ｃ）側に形成され且つ前記回路基板（６）を固
着した第１の凹部（２）と、該第１の凹部（２）より上
方に突出し且つ前記第１の凹部（２）より前記他方の主
面（１ｂ）から離間して形成された凸部（３）と、前記
第１の凹部（２）と凸部（３）との間に形成された段差
部（９）と、前記第１の凹部（２）から離間して前記凸
部（３）に形成され且つ前記半導体素子（４）を固着し
た第２の凹部（１０）とを有し、 前記半導体素子（４）の上面（４ａ）及び回路基板
（６）の上面（６ａ）は前記凸部（３）の上面（３ａ）
から突出しないことを特徴とする薄型半導体装置。 - 【請求項２】 前記第２の凹部（１０）での前記支持板
（１）の厚み（ｔ2)は、前記第１の凹部（２）での前記
支持板（１）の厚み（ｔ1)より肉厚である請求項１に記
載の薄型半導体装置。 - 【請求項３】 前記凸部（３）の上面（３ａ）、前記半
導体素子（４）の上面（４ａ）及び前記回路基板（６）
の上面（６ａ）を実質的に同一平面に形成した請求項１
又は２のいずれかに記載の薄型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9290813A JPH11126858A (ja) | 1997-10-23 | 1997-10-23 | 薄型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9290813A JPH11126858A (ja) | 1997-10-23 | 1997-10-23 | 薄型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11126858A true JPH11126858A (ja) | 1999-05-11 |
Family
ID=17760825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9290813A Pending JPH11126858A (ja) | 1997-10-23 | 1997-10-23 | 薄型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11126858A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128555A (ja) * | 2004-11-01 | 2006-05-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2009200525A (ja) * | 2009-05-29 | 2009-09-03 | Mitsubishi Electric Corp | 半導体装置 |
-
1997
- 1997-10-23 JP JP9290813A patent/JPH11126858A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128555A (ja) * | 2004-11-01 | 2006-05-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US7642640B2 (en) | 2004-11-01 | 2010-01-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing process thereof |
| JP2009200525A (ja) * | 2009-05-29 | 2009-09-03 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307465B1 (ko) | 파워모듈 | |
| US6650006B2 (en) | Semiconductor package with stacked chips | |
| US7642640B2 (en) | Semiconductor device and manufacturing process thereof | |
| US7994633B2 (en) | Substrate for electrical device | |
| US20040036172A1 (en) | Semiconductor device package with integrated heatspreader | |
| JP2003115681A (ja) | 電子部品の実装構造 | |
| JP2971449B2 (ja) | 半導体装置、その製造方法及び半導体装置のリードフレーム | |
| JPH11126858A (ja) | 薄型半導体装置 | |
| JP3183064B2 (ja) | 半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH07263618A (ja) | 混成集積回路装置 | |
| JP4013780B2 (ja) | 半導体装置の実装構造 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JP2004047955A (ja) | 半導体装置 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| JP2000049271A (ja) | 半導体装置 | |
| JP3348581B2 (ja) | ボールグリッドアレイパッケージ型半導体装置 | |
| JPH11219969A (ja) | 半導体装置 | |
| JP2968704B2 (ja) | 半導体装置 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH05109940A (ja) | 混成集積回路 | |
| JP3918748B2 (ja) | 半導体装置 | |
| JP2904175B2 (ja) | 集積回路装置の実装構造および集積回路実装用ケース | |
| JPH07221211A (ja) | 半導体装置 | |
| JPH05144985A (ja) | 混成集積回路装置 |