JPH05144985A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH05144985A JPH05144985A JP3302025A JP30202591A JPH05144985A JP H05144985 A JPH05144985 A JP H05144985A JP 3302025 A JP3302025 A JP 3302025A JP 30202591 A JP30202591 A JP 30202591A JP H05144985 A JPH05144985 A JP H05144985A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- substrate
- frame member
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
(57)【要約】
【目的】 基板上に搭載された回路素子を密封するケー
ス材を不要とすると共に放熱効果を向上させることを目
的とする。 【構成】 所望形状の導電路（２）が形成され、その導
電路（２）に回路素子（３）及びリード端子（７）が固
着された混成集積回路基板（１）の裏面に、周端辺に枠
部材（５）が接着された放熱板（４）を当接配置し、枠
部材（５）内に絶縁樹脂（６）を充填し、基板（１）を
樹脂（６）内に埋設する。
ス材を不要とすると共に放熱効果を向上させることを目
的とする。 【構成】 所望形状の導電路（２）が形成され、その導
電路（２）に回路素子（３）及びリード端子（７）が固
着された混成集積回路基板（１）の裏面に、周端辺に枠
部材（５）が接着された放熱板（４）を当接配置し、枠
部材（５）内に絶縁樹脂（６）を充填し、基板（１）を
樹脂（６）内に埋設する。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置に関
し、特に気密封止用のケース材が不要な混成集積回路に
関する。
し、特に気密封止用のケース材が不要な混成集積回路に
関する。
【０００２】
【従来の技術】図２を参照すると、従来の混成集積回路
は絶縁金属基板（７０）、この絶縁金属基板（７０）上
に、絶縁層（７６）を介して形成した各種パッド（７
８）、導電路、所定のパッド（７８）上に固着したパワ
ー素子（８０）、集積回路素子（８２）等の半導体素
子、チップコンデンサ、あるいはチップ抵抗（８６）、
並びに外部リード（８８）および搭載素子を気密封止す
るケース材（９０）等から構成される。
は絶縁金属基板（７０）、この絶縁金属基板（７０）上
に、絶縁層（７６）を介して形成した各種パッド（７
８）、導電路、所定のパッド（７８）上に固着したパワ
ー素子（８０）、集積回路素子（８２）等の半導体素
子、チップコンデンサ、あるいはチップ抵抗（８６）、
並びに外部リード（８８）および搭載素子を気密封止す
るケース材（９０）等から構成される。
【０００３】絶縁金属基板（７０）には放熱特性および
加工性を考慮して略２ｍｍ厚のアルミニウム（７２）が
使用され、絶縁性の向上のためにその表面が陽極酸化処
理（その酸化膜を符号７４で示す）される。各種パッド
（７８）および導電路は、ポリイミド樹脂等の接着性を
有する熱硬化性絶縁樹脂と略３５μｍ厚の銅箔とのクラ
ッド材を温度１５０℃〜１７０℃、１平方センチメート
ル当り５０〜１００Ｋｇの圧力で絶縁金属基板（７０）
にホットプレスした後、その銅箔をフォトエッチングす
る等して所定パターンに形成される。なお、回路素子が
ワイヤーボンディングされるパッド（７８）にはニッケ
ルメッキが施される。また、前記熱硬化性絶縁樹脂はこ
のホットプレス工程で完全硬化して略３５μｍ厚の絶縁
層（７６）となる。
加工性を考慮して略２ｍｍ厚のアルミニウム（７２）が
使用され、絶縁性の向上のためにその表面が陽極酸化処
理（その酸化膜を符号７４で示す）される。各種パッド
（７８）および導電路は、ポリイミド樹脂等の接着性を
有する熱硬化性絶縁樹脂と略３５μｍ厚の銅箔とのクラ
ッド材を温度１５０℃〜１７０℃、１平方センチメート
ル当り５０〜１００Ｋｇの圧力で絶縁金属基板（７０）
にホットプレスした後、その銅箔をフォトエッチングす
る等して所定パターンに形成される。なお、回路素子が
ワイヤーボンディングされるパッド（７８）にはニッケ
ルメッキが施される。また、前記熱硬化性絶縁樹脂はこ
のホットプレス工程で完全硬化して略３５μｍ厚の絶縁
層（７６）となる。
【０００４】パワー素子（８０）あるいは集積回路素子
（８２）等の半導体素子およびその他の回路素子にはチ
ップ部品が使用される。パワー素子（８０）はヒートシ
ンク（８４）を介して所定のパッド（７８）に半田固着
され、集積回路素子（８２）は銀ペースト等により所定
のパッド（７８）に半田固着される。また、チップコン
デンサ、あるいはチップ抵抗（８６）、外部リード（８
８）等の異型部品は半田固着される。
（８２）等の半導体素子およびその他の回路素子にはチ
ップ部品が使用される。パワー素子（８０）はヒートシ
ンク（８４）を介して所定のパッド（７８）に半田固着
され、集積回路素子（８２）は銀ペースト等により所定
のパッド（７８）に半田固着される。また、チップコン
デンサ、あるいはチップ抵抗（８６）、外部リード（８
８）等の異型部品は半田固着される。
【０００５】樹脂製のケース材（９０）は、例えばエポ
キシ含浸ポリエステル不織布を接着シート（図示しな
い）として、加熱圧着して（１２５℃、８時間）絶縁金
属基板（７０）の終辺部で固着され、搭載回路素子を気
密封止する。外部リード（８８）が固着されるこのケー
ス材（９０）の凹部にはエポキシ樹脂が充填され、さら
にこれを硬化（１２５℃、略８時間）して、外部リード
（８８）の固着部の機械的強度が向上される。
キシ含浸ポリエステル不織布を接着シート（図示しな
い）として、加熱圧着して（１２５℃、８時間）絶縁金
属基板（７０）の終辺部で固着され、搭載回路素子を気
密封止する。外部リード（８８）が固着されるこのケー
ス材（９０）の凹部にはエポキシ樹脂が充填され、さら
にこれを硬化（１２５℃、略８時間）して、外部リード
（８８）の固着部の機械的強度が向上される。
【０００６】
【発明が解決しようとする課題】従来の混成集積回路
は、絶縁金属基板（７０）上に搭載するチップ形状の半
導体素子を気密封止するためのケース材（９０）が必要
であり、さらには、このケース材（９０）を絶縁金属基
板（７０）に固着するためには、上記したように高温
度、長時間の熱処理が必要である問題を有している。
は、絶縁金属基板（７０）上に搭載するチップ形状の半
導体素子を気密封止するためのケース材（９０）が必要
であり、さらには、このケース材（９０）を絶縁金属基
板（７０）に固着するためには、上記したように高温
度、長時間の熱処理が必要である問題を有している。
【０００７】また、ケース材（９０）の存在のため、表
面実装方式の混成集積回路装置には複雑な折曲形状の外
部リードを必要とする問題も有している。さらに、ケー
ス材（９０）と搭載素子との間にマージンが必要である
ため、混成集積回路装置厚が大きくなる問題も有してい
る。さらに、従来の混成集積回路ではパワー素子とその
パワー素子を駆動させる小信号素子とが夫々別に搭載さ
れているため約１０Ａ以上の大出力を有するパワー用の
混成集積回路が実現できる。しかし、最近、パワー部と
そのパワー部を駆動させる小信号部とが１チップ化され
た（例えば高耐圧用のＭＯＳＦＥＴ等）ＬＳＩ素子が出
現し、かかる素子のパワー出力は前述した従来の混成集
積回路の如き、大出力ではなく約１〜１０Ａ位の大きさ
の出力である。
面実装方式の混成集積回路装置には複雑な折曲形状の外
部リードを必要とする問題も有している。さらに、ケー
ス材（９０）と搭載素子との間にマージンが必要である
ため、混成集積回路装置厚が大きくなる問題も有してい
る。さらに、従来の混成集積回路ではパワー素子とその
パワー素子を駆動させる小信号素子とが夫々別に搭載さ
れているため約１０Ａ以上の大出力を有するパワー用の
混成集積回路が実現できる。しかし、最近、パワー部と
そのパワー部を駆動させる小信号部とが１チップ化され
た（例えば高耐圧用のＭＯＳＦＥＴ等）ＬＳＩ素子が出
現し、かかる素子のパワー出力は前述した従来の混成集
積回路の如き、大出力ではなく約１〜１０Ａ位の大きさ
の出力である。
【０００８】その出力による放熱性を考慮するとヒート
シンクの厚みは最低でも２．５〜３ｍｍ位の厚みが必要
であり、パワー部の電極と導電路とを接続する約２００
μ径の太いＡｌワイヤ線はボンディング接続できるもの
の、小信号部の電極と導電路とを接続する約４０μ径の
細いＡｌワイヤ線はボンディング接続が行えず、パワー
部と小信号部とを備えた、いわゆるパワーモノＩＣを従
来の混成集積回路では実装することができなかった。
シンクの厚みは最低でも２．５〜３ｍｍ位の厚みが必要
であり、パワー部の電極と導電路とを接続する約２００
μ径の太いＡｌワイヤ線はボンディング接続できるもの
の、小信号部の電極と導電路とを接続する約４０μ径の
細いＡｌワイヤ線はボンディング接続が行えず、パワー
部と小信号部とを備えた、いわゆるパワーモノＩＣを従
来の混成集積回路では実装することができなかった。
【０００９】
【課題を解決するための手段】本発明は、上述した課題
に鑑みて為されたものであり、所望形状の導電路が形成
され、その導電路に複数の回路素子及び外部リード端子
が固着接続された混成集積回路基板の裏面に、周端部に
枠部材が固着された放熱板を当接させ、枠部材内に絶縁
樹脂を充填して、基板を埋設したことを特徴とする。
に鑑みて為されたものであり、所望形状の導電路が形成
され、その導電路に複数の回路素子及び外部リード端子
が固着接続された混成集積回路基板の裏面に、周端部に
枠部材が固着された放熱板を当接させ、枠部材内に絶縁
樹脂を充填して、基板を埋設したことを特徴とする。
【００１０】
【作用】この様に本発明に依れば、放熱板とその周端部
に設けられた枠部材とで形成された空間領域内に基板が
配置され、その空間領域内に樹脂が充填されることによ
り、基板上に搭載された回路素子等を密封するためのケ
ース材が不要となる。従って、ケース材を基板に接着す
るための長時間の固着工程が不要となる。
に設けられた枠部材とで形成された空間領域内に基板が
配置され、その空間領域内に樹脂が充填されることによ
り、基板上に搭載された回路素子等を密封するためのケ
ース材が不要となる。従って、ケース材を基板に接着す
るための長時間の固着工程が不要となる。
【００１１】また、放熱板上に基板が搭載される構造と
なり、基板自体がヒートシンクの役割を果すために、基
板上に直接パワー系の素子を搭載することができる。そ
の結果、従来の構造では実装不可能であった、パワー回
路部とそのパワー回路部を駆動させる小信号系回路とが
１チップ化されたパワーモノ型のパワー半導体素子を固
着実装することができる。即ち、細線（約３０μ〜４０
μ）と太線（約２００μ〜３００μ）とのボンディング
ワイヤ接続を必要とするパワー半導体素子をヒートシン
ク上に固着実装することができる。
なり、基板自体がヒートシンクの役割を果すために、基
板上に直接パワー系の素子を搭載することができる。そ
の結果、従来の構造では実装不可能であった、パワー回
路部とそのパワー回路部を駆動させる小信号系回路とが
１チップ化されたパワーモノ型のパワー半導体素子を固
着実装することができる。即ち、細線（約３０μ〜４０
μ）と太線（約２００μ〜３００μ）とのボンディング
ワイヤ接続を必要とするパワー半導体素子をヒートシン
ク上に固着実装することができる。
【００１２】
【実施例】以下に図１に示した実施例に基づいて本発明
を説明する。図１は本発明の混成集積回路装置の断面図
であり、（１）は混成集積回路基板、（２）は導電路、
（３）は回路素子、（４）は放熱板、（５）は枠部材、
（６）は絶縁樹脂である。
を説明する。図１は本発明の混成集積回路装置の断面図
であり、（１）は混成集積回路基板、（２）は導電路、
（３）は回路素子、（４）は放熱板、（５）は枠部材、
（６）は絶縁樹脂である。
【００１３】混成集積回路基板（１）は良熱伝導性に優
れたアルミニウム基板が用いられ、その表面は周知技術
である陽極酸化法により、酸化アルミニウム膜が形成さ
れている。基板（１）上には従来例で説明した如く、エ
ポキシ樹脂等の絶縁樹脂層（図示しない）を介して、銅
箔あるいは、金属メッキ等の手段により、所望形状の導
電路（２）が形成されている。
れたアルミニウム基板が用いられ、その表面は周知技術
である陽極酸化法により、酸化アルミニウム膜が形成さ
れている。基板（１）上には従来例で説明した如く、エ
ポキシ樹脂等の絶縁樹脂層（図示しない）を介して、銅
箔あるいは、金属メッキ等の手段により、所望形状の導
電路（２）が形成されている。
【００１４】その導電路（２）の所望位置には、トラン
ジスタ、チップ抵抗、チップコンデンサー及びパワー半
導体素子等の複数の回路素子（３）が半田等のろう材に
より固着されている。また、導電路（２）の一部分は基
板（１）の周端辺に延在され、その延在された先端部に
は外部リード端子（７）が固着される。本実施例におい
ては、外部リード端子（７）は基板（１）の相対向する
側辺に固着される。又、外部リード端子（７）は表面実
装を可能とするためにクランク形状に折曲げ形成し、所
望機能を有した混成集積回路が形成される。
ジスタ、チップ抵抗、チップコンデンサー及びパワー半
導体素子等の複数の回路素子（３）が半田等のろう材に
より固着されている。また、導電路（２）の一部分は基
板（１）の周端辺に延在され、その延在された先端部に
は外部リード端子（７）が固着される。本実施例におい
ては、外部リード端子（７）は基板（１）の相対向する
側辺に固着される。又、外部リード端子（７）は表面実
装を可能とするためにクランク形状に折曲げ形成し、所
望機能を有した混成集積回路が形成される。
【００１５】かかる混成集積回路は、放熱特性を良好と
するために、基板（１）には放熱板（放熱フィン等）
（４）が当接される。放熱板（４）の周端辺近傍には、
絶縁材料から形成された枠部材（５）があらかじめ仮接
着されている。かかる枠部材（５）は基板（１）を囲む
ように放熱板（４）に仮接着され、且つ、その高さは基
板（１）上に搭載した回路素子（３）面より若干高くな
るように設定される。本実施例で用いられる基板（１）
の厚みが略１．５〜２ｍｍであるために、枠部材（５）
の高さは少なくとも略２〜３．５ｍｍ程度あれば良い。
但し、基板（１）上に搭載する素子の高さによって枠部
材（５）の高さが変更されることは説明するまでもな
い。
するために、基板（１）には放熱板（放熱フィン等）
（４）が当接される。放熱板（４）の周端辺近傍には、
絶縁材料から形成された枠部材（５）があらかじめ仮接
着されている。かかる枠部材（５）は基板（１）を囲む
ように放熱板（４）に仮接着され、且つ、その高さは基
板（１）上に搭載した回路素子（３）面より若干高くな
るように設定される。本実施例で用いられる基板（１）
の厚みが略１．５〜２ｍｍであるために、枠部材（５）
の高さは少なくとも略２〜３．５ｍｍ程度あれば良い。
但し、基板（１）上に搭載する素子の高さによって枠部
材（５）の高さが変更されることは説明するまでもな
い。
【００１６】枠部材（５）が仮接着された放熱板（４）
に基板（１）を当接配置すると、図１に示す如く、基板
（１）は枠部材（５）に囲まれた領域に収納配置され、
外部リード端子（７）のみが枠部材（５）外に突出され
ることになる。枠部材（５）内に基板（１）を収納する
ように、基板（１）と放熱板（４）とを当接配置した
後、枠部材（５）内の領域にエポキシ樹脂等の絶縁樹脂
（６）を充填・熱硬化し、基板（１）を樹脂（６）で埋
設する。絶縁樹脂（６）は、基板（１）上の回路素子
（３）を密封封止すると共に、基板（１）放熱板（４）
及び枠部材（５）の３者を固着一体化する。従って、基
板（１）上に搭載された回路素子は従来の如く、ケース
材を用いることなく、絶縁樹脂（６）のみで封止保護す
ることができる。
に基板（１）を当接配置すると、図１に示す如く、基板
（１）は枠部材（５）に囲まれた領域に収納配置され、
外部リード端子（７）のみが枠部材（５）外に突出され
ることになる。枠部材（５）内に基板（１）を収納する
ように、基板（１）と放熱板（４）とを当接配置した
後、枠部材（５）内の領域にエポキシ樹脂等の絶縁樹脂
（６）を充填・熱硬化し、基板（１）を樹脂（６）で埋
設する。絶縁樹脂（６）は、基板（１）上の回路素子
（３）を密封封止すると共に、基板（１）放熱板（４）
及び枠部材（５）の３者を固着一体化する。従って、基
板（１）上に搭載された回路素子は従来の如く、ケース
材を用いることなく、絶縁樹脂（６）のみで封止保護す
ることができる。
【００１７】ところで、本発明の混成集積回路装置で
は、上述した如く、樹脂（６）によって、基板（１）と
放熱板（４）とが一体化される構造となる。従って、パ
ワートランジスタ等のパワー半導体素子（３）を基板
（１）上に搭載する場合であっても、従来の如き、ヒー
トシンクを用いることなく、基板（１）上に直接搭載す
ることができる。その結果、従来構造では、搭載するこ
とが困難であったパワー回路部とそのパワー回路部を駆
動させる小信号系回路とが１チップ化された、例えば高
耐圧用ＭＯＳＦＥＴ等のパワーモノＩＣを搭載すること
ができる。
は、上述した如く、樹脂（６）によって、基板（１）と
放熱板（４）とが一体化される構造となる。従って、パ
ワートランジスタ等のパワー半導体素子（３）を基板
（１）上に搭載する場合であっても、従来の如き、ヒー
トシンクを用いることなく、基板（１）上に直接搭載す
ることができる。その結果、従来構造では、搭載するこ
とが困難であったパワー回路部とそのパワー回路部を駆
動させる小信号系回路とが１チップ化された、例えば高
耐圧用ＭＯＳＦＥＴ等のパワーモノＩＣを搭載すること
ができる。
【００１８】
【発明の効果】以上に詳述した様に、本発明の混成集積
回路装置では、基板上に搭載された回路素子を気密封止
するためのケース材が不要となる。その結果、ケース材
を固着するための長時間の固着工程が不要となり、極め
て短時間で混成集積回路装置を製造することができる。
回路装置では、基板上に搭載された回路素子を気密封止
するためのケース材が不要となる。その結果、ケース材
を固着するための長時間の固着工程が不要となり、極め
て短時間で混成集積回路装置を製造することができる。
【００１９】又、本発明では基板と放熱板とが樹脂によ
り一体化されるために、従来のヒートシンクを用いるこ
となく、基板に直接パワー素子を固着することができ
る。その結果、従来では搭載できなかったパワー回路部
とそのパワー回路部を駆動させる小信号系回路とが１チ
ップ化されたパワーモノＩＣを搭載することができる。
り一体化されるために、従来のヒートシンクを用いるこ
となく、基板に直接パワー素子を固着することができ
る。その結果、従来では搭載できなかったパワー回路部
とそのパワー回路部を駆動させる小信号系回路とが１チ
ップ化されたパワーモノＩＣを搭載することができる。
【図１】図１は本発明の混成集積回路装置を示す断面図
である。
である。
【図２】図２は従来の混成集積回路を示す断面図であ
る。
る。
（１） 混成集積回路基板 （２） 導電路 （３） 回路素子 （４） 放熱板 （５） 枠部材 （６） 絶縁樹脂 （７） 外部リード端子
Claims (2)
- 【請求項１】 所望形状の導電路が形成され、前記導電
路上に複数の回路素子及び外部リード端子が固着接続さ
れた混成集積回路基板と、 前記基板に当接配置された放熱板と、 前記放熱板の周端部に前記基板を囲むように固着配置さ
れた枠部材と、 前記枠部材内に充填された絶縁樹脂とを具備したことを
特徴とする混成集積回路装置。 - 【請求項２】 所望形状の導電路が形成され、前記導電
路に接続されたパワー回路部とそのパワー回路部を駆動
させる小信号系回路部とが１チップ化されたパワー半導
体素子及び外部リード端子が固着接続された混成集積回
路基板と、 前記基板に当接配置された放熱板と、 前記放熱板の周端部に前記基板を囲むように固着配置さ
れた枠部材と、 前記枠部材内に充填された絶縁樹脂とを具備したことを
特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302025A JPH05144985A (ja) | 1991-11-18 | 1991-11-18 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302025A JPH05144985A (ja) | 1991-11-18 | 1991-11-18 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144985A true JPH05144985A (ja) | 1993-06-11 |
Family
ID=17903996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3302025A Pending JPH05144985A (ja) | 1991-11-18 | 1991-11-18 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144985A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964247A (ja) * | 1995-08-22 | 1997-03-07 | Samsung Electron Co Ltd | 金属の回路基板を有するチップスケールのパッケージ |
| JP2011096996A (ja) * | 2009-10-29 | 2011-05-12 | Samsung Electro-Mechanics Co Ltd | 放熱構造物及びその製造方法 |
| CN113437026A (zh) * | 2020-03-23 | 2021-09-24 | 株式会社东芝 | 半导体装置 |
| CN113437026B (zh) * | 2020-03-23 | 2024-04-26 | 株式会社东芝 | 半导体装置 |
-
1991
- 1991-11-18 JP JP3302025A patent/JPH05144985A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964247A (ja) * | 1995-08-22 | 1997-03-07 | Samsung Electron Co Ltd | 金属の回路基板を有するチップスケールのパッケージ |
| JP2011096996A (ja) * | 2009-10-29 | 2011-05-12 | Samsung Electro-Mechanics Co Ltd | 放熱構造物及びその製造方法 |
| CN113437026A (zh) * | 2020-03-23 | 2021-09-24 | 株式会社东芝 | 半导体装置 |
| JP2021150575A (ja) * | 2020-03-23 | 2021-09-27 | 株式会社東芝 | 半導体装置 |
| CN113437026B (zh) * | 2020-03-23 | 2024-04-26 | 株式会社东芝 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| JPH1012812A (ja) | 電力用半導体装置 | |
| JP2005064479A (ja) | 回路モジュール | |
| JP2000294723A (ja) | 積層型半導体装置およびその製造方法 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06177295A (ja) | 混成集積回路装置 | |
| JPH0730215A (ja) | 混成集積回路装置 | |
| JPH05144985A (ja) | 混成集積回路装置 | |
| JPH04137756A (ja) | 混成集積回路 | |
| JP2564771B2 (ja) | 放熱板付き半導体装置及びその製造方法 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JPH0563113A (ja) | 樹脂封止型半導体装置 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0451582A (ja) | 混成集積回路装置 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JP3296626B2 (ja) | 混成集積回路装置 | |
| JPH11251497A (ja) | 電子回路モジュール | |
| JPS627145A (ja) | 電力半導体装置 |