JP4924920B2 - Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法 - Google Patents

Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法 Download PDF

Info

Publication number
JP4924920B2
JP4924920B2 JP2006177913A JP2006177913A JP4924920B2 JP 4924920 B2 JP4924920 B2 JP 4924920B2 JP 2006177913 A JP2006177913 A JP 2006177913A JP 2006177913 A JP2006177913 A JP 2006177913A JP 4924920 B2 JP4924920 B2 JP 4924920B2
Authority
JP
Japan
Prior art keywords
alloy solder
substrate
solder layer
alloy
bonding surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006177913A
Other languages
English (en)
Other versions
JP2008010545A (ja
Inventor
石川  雅之
正好 小日向
昭史 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2006177913A priority Critical patent/JP4924920B2/ja
Publication of JP2008010545A publication Critical patent/JP2008010545A/ja
Application granted granted Critical
Publication of JP4924920B2 publication Critical patent/JP4924920B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

この発明は、Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法に関するものであり、特に使用中に発生した熱を放出する必要のある素子、例えば、LED(発光ダイオード)素子の接合面全面を基板に接合する方法に関するものである。
LED(発光ダイオード)素子、GaAs光素子、GaAs高周波素子、熱伝素子などの半導体素子と基板との接合、特に熱がこもると破損や特性の著しい低下に繋がるようなLED(発光ダイオード)素子と基板との接合には、接合部の熱伝導性が非常に重要であるところから、熱伝導性が良くかつ信頼性が高い接合部を形成するAu−Sn合金はんだが用いられていた。このAu−Sn合金はんだは、通常、Au−Sn合金はんだバンプを基板の上に載せ、Au−Sn合金はんだバンプの上に素子を載せてリフロー処理することにより素子と基板を接合するので、素子と基板とは部分的に接合していた。前記Au−Sn合金はんだはSn:15〜25質量%(好ましくはSn:20質量%)を含有し、残りがAuおよび不可避不純物からなる組成を有するAu−Sn共晶合金からなることが知られている(特許文献1参照)
Au−Sn合金はんだによる素子と基板の接合は、素子の接合面全面にAu−Snはんだ合金層が形成されている方が素子の熱が放熱されやすいので好ましい。そのために、図3(a)に示されるように、予め素子1の接合面全体に薄いAu−Snはんだ合金膜3をスパッタまたはメッキにより形成した素子がすでに市販されており、この市販されている素子を図3(c)に示されるように基板上に載置し、この状態でリフロー処理することにより素子を基板に接合するとされている。

特開平5−90329号公報

しかし、一般に、基板はセラミックの積層や樹脂層で構成されているのでその接合面は平坦ではなく、図3(b)に示されるように、基板4の接合面に凹凸2がある。一方、市販の素子の表面に形成されているAu−Snはんだ合金膜は厚さが1〜3μmの極めて薄い層であるので、極めて薄いAu−Snはんだ合金膜3を有する市販の素子を前記凹凸2がある基板の上に図3(c)に示されるように載置し、この状態でリフロー処理すると、図3(d)に示されるように、Au−Sn合金はんだ接合部9に濡れ不足による未接合部(以下、ボイドという)5が生成し、素子1と基板4との接合面積が少なくなって素子1に発生した熱の放熱性が悪くなるので好ましくない。また、素子の表面に形成されているAu−Snはんだ合金膜をスパッタ又はメッキにより厚くしようとすると、コストがかかりすぎる。
そこで、本発明者らは、かかる課題を解決すべく研究を行った。その結果、
(イ)図1(a)に示されるように、素子1の接合面を上向きにしてその上にAu−Sn合金はんだペースト6を搭載または塗布し、この状態のまま非酸化性雰囲気中でリフロー処理すると、図1(b)に示されるように、Au−Sn合金はんだペースト6は溶融して素子1の接合面全面に拡がって溶融Au−Sn合金はんだ層を形成し、この素子1の接合面全面に形成された表面滑らかな溶融Au−Sn合金はんだ層は冷却すると凝固して少なくとも5μm程度の比較的厚い凝固Au−Sn合金はんだ層7を簡単に形成することができる、
(ロ)この凝固したAu−Sn合金はんだ層7を有する素子1を反転させて、図1(c)に示されるように凝固Au−Sn合金はんだ層7を有する素子1を凝固Au−Sn合金はんだ層7が基板4に接するように素子1を基板4の上に載置し、この状態で非酸化性雰囲気中でリフロー処理すると、図1(d)に示されるように、Au−Sn合金はんだ接合部9が形成され、凝固Au−Sn合金はんだ層7は厚さが厚いので、このAu−Sn合金はんだ接合部9にはボイドが発生することなく素子1を基板4に接合することが出来る、
(ハ)図1(a)に示されるように素子1の接合面を上向きにしてその上に搭載または塗布するAu−Sn合金はんだペースト6の量が多いと、図2(a)に示されるように溶融Au−Sn合金はんだ層が素子の接合面の上に盛り上がって凸状に形成され、この盛り上がって凸状に形成された溶融Au−Sn合金はんだ層が凝固して盛り上がった凸状の凝固Au−Sn合金はんだ層8が形成され、この盛り上がった凸状の凝固Au−Sn合金はんだ層8を有する素子1を基板4の上に図2(b)に示されるように載置し、この状態で非酸化性雰囲気中でリフロー処理すると、盛り上がって形成された凝固Au−Sn合金はんだ層8の中央が最も厚みがあるので、リフロー処理中に溶融したAu−Sn合金はんだが素子の自重とはんだの濡れ力によって外方向(図2(b)におけるA方向)に流れ出し、凝固Au−Sn合金はんだ層8と基板4の間に隙間があっても、溶融したAu−Sn合金はんだの外方向流出によって隙間にあった空気を外方向におしだして隙間をAu−Sn合金はんだが埋め、冷却して形成されたAu−Sn合金はんだ接合部9にはボイドの発生が一層少なくなるように素子1を基板4に接合することができるので一層好ましい、などの研究結果が得られたのである。

この発明は、かかる研究結果に基づいてなされたものであって、

(1)素子の接合面上にAu−Sn合金はんだペーストを搭載または塗布した状態のまま非酸化性雰囲気中でリフロー処理することにより素子の接合面全面にAu−Sn合金はんだ層を形成し、ついで、この素子の接合面全面に形成されたAu−Sn合金はんだ層を下向きにしてAu−Sn合金はんだ層が基板に接するように素子を基板の上に載置し、この状態を保持したまま非酸化性雰囲気中でリフロー処理する素子を基板に接合する方法、

(2)素子の接合面上にAu−Sn合金はんだペーストを搭載または塗布した状態のまま非酸化性雰囲気中でリフロー処理することにより素子の接合面全面にAu−Sn合金はんだ層をAu−Sn合金はんだ層表面が凸状になるように形成し、ついで、この素子の接合面全面に表面が凸状になるよう形成されたAu−Sn合金はんだ層を下向きにしてAu−Sn合金はんだ層が基板に接するように素子を基板の上に載置し、この状態を保持したまま非酸化性雰囲気中でリフロー処理する素子を基板に接合する方法、に特徴を有するものである。
素子の接合面全面に形成されたAu−Sn合金はんだ層または素子の接合面全面に表面が凸状になるように形成されたAu−Sn合金はんだ層は洗浄してフラックスを除去したのち、素子の接合面全面に形成されたAu−Sn合金はんだ層を下向きにしてAu−Sn合金はんだ層が基板に接するように素子を基板の上に載置し、この状態を保持したまま非酸化性雰囲気中でリフロー処理することが一層好ましい。

この発明の素子を基板に接合する方法で使用するAu−Sn合金はんだペーストは、Sn:15〜25質量%(好ましくはSn:20質量%)を含有し、残りがAuおよび不可避不純物からなる組成を有するAu−Sn共晶合金ガスアトマイズ粉末とロジン、活性剤、溶剤および増粘剤からなる市販のフラックスとを混合して作られる。
この発明のAu−Sn合金はんだペーストを用いた接合方法によると、基板と素子の間のAu−Sn合金はんだ接合部にボイドの発生が少なくなって接合部の熱伝導性が劣化せず、したがって、使用中に素子に発生した熱が放熱し易くなり、産業上優れた効果をもたらすものである。
Sn:20質量%を含有し、残部がAuからなる成分組成を有する粉末が80%以上含まれるAu−Sn合金はんだ粉末を用意し、このAu−Sn合金はんだ粉末を市販のRMAタイプのロジン系フラックスに、ロジン系フラックス:7質量%を含有し残部がAu−Sn合金はんだ粉末の配合組成となるように配合し混練してAu−Sn合金はんだペーストを作製した。このAu−Sn合金はんだペーストは三菱マテリアル株式会社製金錫合金ペーストとして市販されているものである。

さらに、基板として厚さ:1mmのアルミナ板に厚さ:5μmのNiめっきを施し、さらにその上に厚さ:1μmのAuめっきを施した基板を用意した。さらに通常のLED素子の接合面に2μmのAu−Sn合金はんだスパッタ膜が形成されているLED素子を購入し用意した。
実施例1

先に用意したLED素子の接合面を上向きにし、このLED素子の接合面上に先に用意したAu−Sn合金はんだペーストをピン転写法により0.4mg塗布し、このAu−Sn合金はんだペーストを塗布したLED素子の接合面を上向きにした状態で窒素雰囲気中の熱対流型炉に装入して200℃に60秒間保持したのち、さらに310℃、30秒間保持することによりリフロー処理を施し、ついで冷却することによりLED素子の接合面にAu−Sn合金はんだ層を形成した。この接合面にAu−Sn合金はんだ層を形成したLED素子を先に用意した基板の上にAu−Sn合金はんだ層が基板に接するように載置し、このLED素子を載せた基板を窒素雰囲気中の熱対流型炉に装入して200℃に60秒間保持したのち、さらに310℃、30秒間保持することによりリフロー処理を施し、LED素子と基板を接合した。
このLED素子を接合した基板を透過X線装置(ToshibaIT&ControlSystem‘sTOSMICRON−6090FP)を用いてX線写真を撮り、画像処理(2値化)処理して接合面積%を求め、その結果を表1に示した。
従来例1
接合面にAu−20Snスパッタ膜が形成されている市販のLED素子を先に用意した基板の上に載置し、かかる状態で窒素雰囲気中の熱対流型炉に装入して200℃に60秒間保持したのち、さらに310℃、30秒間保持することによりリフロー処理を施し、ついで冷却することにより基板とLED素子をAu−Sn合金はんだ接合部を介して接合した。

このLED素子を接合した基板を透過X線装置(ToshibaIT&ControlSystem‘sTOSMICRON−6090FP)を用いてX線写真を撮り、画像処理(2値化)処理して接合面積%を求め、その結果を表1に示した。
Figure 0004924920
表1に示される結果から、実施例1による接合面積は従来例1による接合面積に比べて格段に大きいことから、実施例1の本発明方法によると、基板と素子との間に形成されているAu−Sn合金はんだ接合層に発生するボイドは従来例1に比べて格段に少ないことが分かり、Au−Sn合金はんだ接合層に発生するボイドが少ないこの発明の素子と基板の接合方法は特に熱がこもることが好ましくないLED素子などの接合に優れた効果を有することが分かる。
この発明の方法により基板と素子を接合する工程を説明するための側面説明図である。 この発明の方法により基板と素子を接合する工程を説明するための側面説明図である。 従来の方法により基板と素子を接合する工程を説明するための側面説明図である。
符号の説明
1:素子、2:凹凸、3:Au−Sn合金はんだ層、4:基板、5:ボイド、6:Au−Sn合金はんだペースト、7:凝固Au−Sn合金はんだ層、8:凸状の凝固Au−Sn合金はんだ層、9:Au−Sn合金はんだ接合部

Claims (5)

  1. 素子の接合面上にAu−Sn合金はんだペーストを搭載または塗布した状態のまま非酸化性雰囲気中でリフロー処理することにより素子の接合面全面にAu−Sn合金はんだ層を形成し、ついで、この素子の接合面全面に形成されたAu−Sn合金はんだ層を下向きにしてAu−Sn合金はんだ層が基板に接するように素子を基板の上に載置し、この状態を保持したまま非酸化性雰囲気中でリフロー処理することを特徴とする素子を基板に接合する方法。
  2. 素子の接合面上にAu−Sn合金はんだペーストを搭載または塗布した状態のまま非酸化性雰囲気中でリフロー処理することにより素子の接合面全面にAu−Sn合金はんだ層をAu−Sn合金はんだ層表面が凸状になるように形成し、ついで、この素子の接合面全面に表面が凸状になるよう形成されたAu−Sn合金はんだ層を下向きにしてAu−Sn合金はんだ層が基板に接するように素子を基板の上に載置し、この状態を保持したまま非酸化性雰囲気中でリフロー処理することを特徴とする素子を基板に接合する方法。
  3. 請求項1の素子の接合面全面に形成されたAu−Sn合金はんだ層または請求項2の素子の接合面全面に表面が凸状になるように形成されたAu−Sn合金はんだ層を洗浄したのちこの素子の接合面全面に形成されたAu−Sn合金はんだ層を下向きにしてAu−Sn合金はんだ層が基板に接するように素子を基板の上に載置し、この状態を保持したまま非酸化性雰囲気中でリフロー処理することを特徴とする素子を基板に接合する方法。
  4. 前記素子は発光ダイオード素子であることを特徴とする請求項1、2または3記載のAu−Sn合金はんだペーストを用いた素子を基板に接合する方法。
  5. 前記Au−Sn合金はんだペーストは、Sn:15〜25質量%を含有し、残りがAuおよび不可避不純物からなる組成を有するAu−Sn合金粉末とフラックスとを混合して得られたAu−Sn合金はんだペーストであことを特徴とする請求項1、2または3記載のAu−Sn合金はんだペーストを用いた素子を基板に接合する方法。
JP2006177913A 2006-06-28 2006-06-28 Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法 Active JP4924920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006177913A JP4924920B2 (ja) 2006-06-28 2006-06-28 Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006177913A JP4924920B2 (ja) 2006-06-28 2006-06-28 Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法

Publications (2)

Publication Number Publication Date
JP2008010545A JP2008010545A (ja) 2008-01-17
JP4924920B2 true JP4924920B2 (ja) 2012-04-25

Family

ID=39068508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006177913A Active JP4924920B2 (ja) 2006-06-28 2006-06-28 Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法

Country Status (1)

Country Link
JP (1) JP4924920B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302229A (ja) * 2008-06-12 2009-12-24 Mitsubishi Materials Corp 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
KR101565184B1 (ko) * 2008-06-12 2015-11-02 미쓰비시 마테리알 가부시키가이샤 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법
WO2011010450A1 (ja) * 2009-07-24 2011-01-27 パナソニック株式会社 半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法
US8482015B2 (en) 2009-12-03 2013-07-09 Toyoda Gosei Co., Ltd. LED light emitting apparatus and vehicle headlamp using the same
JP5899623B2 (ja) 2011-02-10 2016-04-06 三菱マテリアル株式会社 はんだ接合用積層体および接合体
WO2013024837A1 (ja) * 2011-08-16 2013-02-21 株式会社アルバック 部品の製造方法及び部品
JP5849691B2 (ja) * 2011-12-28 2016-02-03 日亜化学工業株式会社 発光素子の実装方法
JP6070927B2 (ja) * 2012-09-12 2017-02-01 三菱マテリアル株式会社 Au−Sn合金含有ペースト、Au−Sn合金薄膜及びその成膜方法
JP6083217B2 (ja) * 2012-12-04 2017-02-22 三菱マテリアル株式会社 Au−Sn−Bi合金粉末ペースト及びAu−Sn−Bi合金薄膜の成膜方法
JP5966921B2 (ja) * 2012-12-28 2016-08-10 トヨタ自動車株式会社 半導体モジュールの製造方法
CN105458430A (zh) * 2014-09-03 2016-04-06 清华大学 一种金属板接合体的制造方法
JP6888900B2 (ja) * 2014-11-13 2021-06-18 三菱マテリアル株式会社 Au−Sn合金はんだペースト、Au−Sn合金はんだ層の製造方法、及びAu−Sn合金はんだ層
CN104955282A (zh) * 2015-06-30 2015-09-30 苏州合欣美电子科技有限公司 一种led显示屏的回流焊接方法
JP2017199842A (ja) * 2016-04-28 2017-11-02 株式会社光波 Led光源装置
WO2020039989A1 (ja) 2018-08-21 2020-02-27 三菱マテリアル株式会社 電子部品及び電子部品の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543852A (en) * 1978-09-25 1980-03-27 Hitachi Ltd Pellet bonding
JPS63197345A (ja) * 1987-02-12 1988-08-16 Oki Electric Ind Co Ltd 半導体素子のダイスボンデイング方法
JPH04282891A (ja) * 1991-03-11 1992-10-07 Toyota Autom Loom Works Ltd 混成集積回路装置の製造方法
JP2002158238A (ja) * 2000-11-16 2002-05-31 Mitsubishi Electric Corp 電子部品の接合方法、電子装置の製造方法、及び電子装置
JP2003260588A (ja) * 2002-03-08 2003-09-16 Mitsubishi Materials Corp 濡れ広がりの少ないはんだペースト用Au−Sn合金粉末
JP3809806B2 (ja) * 2002-03-29 2006-08-16 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4600672B2 (ja) * 2005-08-31 2010-12-15 三菱マテリアル株式会社 Au−Sn合金はんだペーストを用いた基板と素子の接合方法

Also Published As

Publication number Publication date
JP2008010545A (ja) 2008-01-17

Similar Documents

Publication Publication Date Title
JP4924920B2 (ja) Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法
JP5363789B2 (ja) 光半導体装置
US6740544B2 (en) Solder compositions for attaching a die to a substrate
JPWO2011027820A1 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
JP2016515763A (ja) In−bi−ag接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成
JP5849421B2 (ja) 半田及び半田を用いた半導体装置並びに半田付け方法
JP4600672B2 (ja) Au−Sn合金はんだペーストを用いた基板と素子の接合方法
JP4877046B2 (ja) 半導体装置およびその製造方法
JP2010056399A (ja) 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
TW202027899A (zh) 混合合金焊膏、其製造方法以及焊接方法
JP4747281B2 (ja) Au−Sn合金はんだペーストを用いた基板と素子の接合方法
JP5062710B2 (ja) Au−Sn合金はんだペーストを用いた基板と素子の接合方法
JP5758242B2 (ja) 鉛フリー接合材料
TWI334752B (en) Manufacturing method of circuit device
JP4947345B2 (ja) Au−Sn合金はんだペーストを用いた基板と素子の接合方法
JP6089243B2 (ja) 接合構造体の製造方法
JP2011035155A (ja) 半導体装置の製造方法
JP2014146635A (ja) はんだ接合方法およびはんだボールと電極との接合構造体
JP2009226472A (ja) ピン転写用Au−Sn合金はんだペースト
JP2007313548A (ja) クリーム半田
JP2006159266A (ja) 電子部品、及び電子部品の製造方法
JP5391584B2 (ja) ボイド発生の少ないAu−Sn合金はんだペーストを用いた基板と素子の接合方法
JP4747280B2 (ja) Au−Sn合金はんだペーストを用いた基板と素子の接合方法
TW200531250A (en) A method of making a microelectronic assembly
JP4590783B2 (ja) はんだボールの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4924920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150