JP5849691B2 - 発光素子の実装方法 - Google Patents

発光素子の実装方法 Download PDF

Info

Publication number
JP5849691B2
JP5849691B2 JP2011287070A JP2011287070A JP5849691B2 JP 5849691 B2 JP5849691 B2 JP 5849691B2 JP 2011287070 A JP2011287070 A JP 2011287070A JP 2011287070 A JP2011287070 A JP 2011287070A JP 5849691 B2 JP5849691 B2 JP 5849691B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
mounting
light
emitting elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011287070A
Other languages
English (en)
Other versions
JP2013138043A (ja
Inventor
山田　元量
元量 山田
泉野　訓宏
訓宏 泉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2011287070A priority Critical patent/JP5849691B2/ja
Publication of JP2013138043A publication Critical patent/JP2013138043A/ja
Application granted granted Critical
Publication of JP5849691B2 publication Critical patent/JP5849691B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Description

本発明は、発光装置に搭載される発光素子を実装する方法に関するものである。
近年、様々な電子部品が提案され、また実用化されており、これらに求められる性能も高くなっている。特に電子部品には、厳しい使用環境下でも長時間性能を維持することが求められている。発光ダイオード（ＬＥＤ：Light Emitting Diode）をはじめとする発光装置も同様で、一般照明分野、車載照明分野等で求められる性能は日増しに高まっており、更なる小型化、高効率化、高出力（高輝度）化、高信頼性が要求されている。
ここで、高効率化のためには、用いる発光素子自体の光の出力効率を向上させることが重要になる。発光素子の効率を上げるには、素子を小型にして発光素子内での光の伝搬距離を短くし、発光素子内での光吸収を少なくする事が有効である。また、高出力化のためには、用いる発光素子の面積を大きくする必要がある。
従って高効率化、高出力化の為には小さい発光素子を複数個搭載するのが有効である。
特開２０１１−９２９８号公報
しかしながら複数の発光素子を搭載すると、どうしても発光素子同士の間隔を設けなければならず発光装置の大型化が避けられなくなる。このような課題に対処するために、出来るだけ発光素子同士の間隔を狭くして実装エリアを小さくする必要がある。
発光素子を発光装置に実装するには接着剤に相当する部材を用いるが、一般的にこの部材はペースト状態である。従って隣り合うペースト状の接合部材同士が接触すると表面張力で引っ張り合い、発光素子の実装位置がずれてしまう問題がある。特に平面視が長方形の発光素子を用いる場合は、ペースト径を発光素子長辺に合わせて大きくしなければならず、発光素子長辺側の発光素子間隔を狭める事に限界がある。
本発明は、上記問題点に鑑みてなされたものであり、発光素子を狭ピッチで実装する発光素子の実装方法を提供することを目的とする。
前記課題を解決するために、本発明に係る発光素子の実装方法は、複数の発光素子を基体に実装する方法であって、複数の発光素子の載置領域にわたって、３０μｍ以下の厚みの接合部材を前記基体上に配置する工程と、前記接合部材上に前記複数の発光素子を配置する工程と、前記接合部材を硬化して前記基体と前記発光素子とを固着させる工程と、を有することを特徴とする。
また、本発明に係る発光素子の別の実装方法は、複数の発光素子を基体に実装する方法であって、複数の発光素子の載置領域にわたって、フラックスを含有する接合部材を配置する工程と、前記接合部材上に、その実装面に金属膜が形成された、前記複数の発光素子を配置する工程と、前記接合部材の少なくとも一部が揮発する温度よりも高い温度に加熱して前記基体と前記発光素子とを固着させる工程と、を有することを特徴とする。
また、本発明は、前記発光素子の固着後において、隣接する発光素子間の間隔が接合部材厚みの２倍から２５０μｍの範囲内であることを特徴とする上記した発光素子の実装方法である。
また、本発明は、前記接合部材の配置方法として、ピン転写、パッド印刷、スクリーン印刷、ディスペンス、噴霧のうちのいずれかの方法を用いることを特徴とする上記した発光素子の実装方法である。
また、本発明は、前記接合部材を形成した後、少なくとも１０分の静置時間を有し、その後に発光素子を配置することを特徴とする上記した発光素子の実装方法である。
また、本発明は、前記接合部材は、エポキシ樹脂又はシリコーン樹脂を含有することを特徴とする上記した発光素子の実装方法である。
また、本発明は、前記接合部材がＳｉ−Ｏ結合を有していることを特徴とする上記した発光素子の実装方法である。
また、本発明は、前記接合部材にロジンが含有されることを特徴とする上記した発光素子の実装方法である。
本発明に係る発光素子の実装方法によれば、複数の発光素子を用いた場合に発光素子の間隔を狭くする事ができ、発光装置をより小型に形成することができる。また同じ発光装置のサイズであれば、より多くの発光素子、またはより大きい発光素子を搭載する事が可能となり、同じ投入電力であれば発光素子の単位面積あたりの投入電力を小さくする事ができるため、発光効率を向上させる事が可能となる。よって、本発明に係る発光素子の実装方法によれば、高効率でより小型の発光装置を提供することができる。
本発明の実施形態に係る発光素子の実装方法を説明する概略断面図である。 本発明の実施形態に係る発光素子の実装方法を説明する概略断面図である。 本発明の実施形態に係る発光素子の実装方法を説明する概略断面図である。 本発明の実施形態に係る発光素子の実装方法を説明する概略断面図である。
以下、本発明に係る発光素子の実装方法について、図面を参照しながら説明する。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
［第１実施形態］
本実施形態に係る発光素子の実装方法は、図１〜図３に示すように、主として、複数の発光素子の載置領域にわたって、３０μｍ以下の厚みの接合部材を前記基体上に配置する工程（以下、「第１−１の工程」ともいう）と、前記接合部材上に前記複数の発光素子を配置する工程（以下、「第２−１の工程」ともいう）と、前記接合部材を硬化して前記基体と前記発光素子とを固着させる工程（以下、「第３−１の工程」ともいう）と、を有する。
（第１−１の工程）
第１−１の工程は図１に示すように、複数の発光素子の載置領域にわたって、３０μｍ以下の厚みの接合部材１０３を基体１０１上に配置する工程である。接合部材１０３は、発光素子１０４を基体１０１に固着させる部材である。基体１０１に発光素子１０４が固定されればよく、基体１０１に直接接合されていなくてもよい。例えば図１に示すように基体１０１表面に配置された導電部材１０２ｂに接合部材１０３が配置されていても良い。
接合部材を薄く配置する方法としては、パッド印刷、スクリーン印刷等の印刷法や転写法、又は、ディスペンス、噴霧等を用いることが好ましい。例えば、図１に示すようにスタンプピン１１２の先端から吐出させた接合部材１０３をピン転写することにより、３０μｍ以下の厚みで接合部材を配置することができる。また、発光素子を被覆する封止部材等を配置させるためのキャビティ構造を持つ発光装置においても、接合部材を薄く均一に配置させることができるため好ましい。また、印刷法としては、パッド印刷やスクリーン印刷を採用することができる。
（第２−１の工程）
第２−１の工程は図２に示すように、接合部材１０３上に複数の発光素子１０４を配置する工程である。接合部材１０３の厚み（図２のＡ）は３０μｍ以下とされており、従来よりも薄く塗布されているため、隣接する発光素子１０４同士が引き合う程の表面張力が生じることがない。また、接合部材１０３が複数の発光素子１０４の載置領域にわたって設けられているため、隣接する発光素子用の接合部材が予め繋がっており、隣接する接合部材同士の接触による発光素子のずれの問題を抑制することができる。さらに、１つ１つの発光素子に対して複数回接合部材を塗布する必要がないため、工程時間を短縮することができる。
なお、粘度の低い接合部材を用いて接合部材の厚みを厚くすると、複数の発光素子を配置した際に表面張力が働き、複数の発光素子は接合部材の中心に引き寄せられる。接合部材を配置させた際には粘度が高い状態であっても、硬化中に粘度が低下する接合部材を用いる場合は同様の問題が発生する。本実施形態では、接合部材の厚みを広い面に薄く形成することで接合部材の量を少なくし、表面張力の影響をできるだけ少なくする。これにより、接合部材上に配置される発光素子の位置ズレを抑制することができる。
なお、「３０μｍ以下の厚みの接合部材を配置する」とは、発光素子を配置させる工程の前に３０μｍ以下とされていればよい。つまり、接合部材を塗布した直後は３０μｍ以上となる領域があったとしても発光素子を実装する前に、接合部材が硬化しない温度および時間で加熱する事で接合部材の粘度を下げ、その表面をより平坦化させることで発光素子の載置領域を３０μｍ以下とさせることができる。このように接合部材を平坦化させた後に発光素子を実装することで、実装精度が向上するため好ましい。
また、接合部材を塗布した後、所定の時間、例えば少なくとも１０分の静置時間を有することで、接合部材を平坦化することもできる。
（第３−１の工程）
第３−１の工程は、接合部材１０３を硬化して基体１０１と発光素子１０４とを固着させる工程である。図３に示すように基体１０１と発光素子１０４との固着後において、隣接する発光素子間の間隔（図３のＢ）は例えば、接合部材１０３の厚みの２倍から２５０μｍの範囲内程度とすることができる。２５０μｍ以下、さらに好ましくは１５０μｍ程度とすることで、隣接する発光素子を極めて近接に配置することができるため好ましい。
発光素子を載置した後、それぞれの発光素子を導電性ワイヤ１０６などで電気的に接続し、発光素子１０４及び導電性ワイヤ１０６を被覆するように封止部材１０９を充填することで、発光素子が狭ピッチで実装された発光装置１００とすることができる。
なお、本実施形態では説明を分かり易くするため、実装される発光素子の数を２つとして図示しているが、発光素子は２つ以上であれば良い。例えば、１００〜２００個など、多くの発光素子が実装される所謂ＣＯＢタイプの発光装置における発光素子の実装においても、本実施形態に係る実装方法を好適に用いることができる。
以下本実施形態の各構成について詳述する。
（基体）
基体１０１は、発光素子１０４を載置するための部材であり、発光素子の電極と電気的に接続される導電部材１０２ａ、１０２ｃを備える。基体１０１の材料としては、絶縁性部材が好ましく、発光素子１０４から放出される光や外光等が透過しにくい部材が好ましい。また、ある程度の強度を有するものが好ましい。より具体的には、セラミックス（Ａｌ２Ｏ３、ＡｌＮ等）、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂、ＢＴレジン（bismaleimide triazine resin）、ポリフタルアミド（ＰＰＡ）等の樹脂が挙げられる。基体１０１の材料に樹脂を用いる場合は、ガラス繊維や、ＳｉＯ２、ＴｉＯ２、Ａｌ２Ｏ３等の無機フィラーを樹脂に混合し、機械的強度の向上、熱膨張率の低減、光反射率の向上等を図ることもできる。
また、図１のような凹部を有するキャビティ構造ではなく、凹部を備えない平板や、逆に凸形状の物でもかまわない。凹部が設けられる場合は、発光素子との電気的接続をワイヤボンディングなどで採れるだけの十分な大きさがあれば良く、その形状は限定されない。例えば、凹部の開口方向から見て、凹部の開口の形状が、略四角形、円形などの形状が挙げられる。側面の角度も特に限定されない。例えば、開口方向に向かって広がるように傾斜されていても良いし、例えばパラボラ状のように側面が放物面であってもよいし、底面と略垂直とされていてもよい。
（導電部材）
導電部材は基体１０１の表面に露出するように設けられる。接合部材１０３が塗布される導電部材１０２ｂは発光素子１０４の実装領域を有している。また、導電部材１０２ｂを挟むように配置された導電部材１０２ａ及び１０２ｃは、発光素子１０４等の電子部品と電気的に接続され、これら電子部品に外部からの電流（電力）を供給するための部材である。基体の凹部内に形成された導電部材１０２ａ及び１０２ｃは、基体１０１の下部に配置された導電部材１０２ａ及び１０２ｃと内部配線（図示しない）によりそれぞれ電気的に接続されており、基体１０１の下部に配置された導電部材１０２ａ及び１０２ｂが正負の外部電極とされている。このような構成により、導電部材１０２ａ、１０２ｃを、通電させるための電極材として用いる以外に、放熱部材としての機能を付与させることができる。
導電部材１０２ｂは発光素子１０４を機械的に接続するためのものであり、主に放熱部材および光反射部材として機能する。特に１０２ｂは、電気的に他の導電部材１０２ａ、１０２ｃ及び発光素子１０４と必ずしも接続されている必要はない。また導電部材１０２ｂは形成されていなくてもよく、発光素子１０４を直接基体１０１に形成する構造でもかまわない。また、電極材として用いられる１０２ａ又は１０２ｃのいずれか、又は双方に発光素子が実装されていてもよい。
導電部材１０２ａ，１０２ｂ，１０２ｃの材料は、基体１０１として用いられる材料や、発光装置の製造方法等によって適宜選択することができる。例えば、基体１０１の材料としてセラミックスを用いる場合は、導電部材１０２ａ，１０２ｂ，１０２ｃの材料は、セラミックスシートの焼成温度にも耐え得る高融点を有する材料が好ましく、例えば、タングステン、モリブデンのような高融点の金属を用いるのが好ましい。
また、基体１０１の材料としてガラスエポキシ樹脂等を用いる場合は、導電部材１０２ａ，１０２ｂ，１０２ｃの材料は、加工し易い材料が好ましく、また、基体１０１の材料として射出成型されたエポキシ樹脂を用いる場合は、導電部材１０２ａ，１０２ｂ，１０２ｃの材料は、打ち抜き加工、エッチング加工、屈曲加工等の加工がし易く、かつ、比較的大きい機械的強度を有する部材が好ましい。具体例としては、銅、アルミニウム、金、銀、タングステン、鉄、ニッケル等の金属、または、鉄−ニッケル合金、りん青銅、鉄入り銅、モリブデン等が挙げられる。
さらに、基体１０１の材料としてポリフタルアミド（ＰＰＡ）等の樹脂を用いる場合は導電部材の材料としてリードフレームを用いることができる。具体的には、銅、アルミニウム、金、銀、タングステン、鉄、ニッケル等の金属又は鉄−ニッケル合金、燐青銅等の合金等が挙げられる。基体１０１は、リードフレームをポリフタルアミド（ＰＰＡ）等の樹脂にインサート成形させて形成される。
また、導電部材の表面を被覆する金属部材をさらに設けてもよい。金属部材は、導電部材１０２ａ，１０２ｂ，１０２ｃにおける光反射の効率を向上させたり、ワイヤ等の接合を良好にしたりするものである。
金属部材の材料としては、鍍金ができるものであれば特に限定されないが、例えば、銀のみ、あるいは、銀と、銅、金、アルミニウム、ロジウム等との高反射率の金属との合金、または、これら、銀や各合金を用いた多層膜等を用いることができる。好ましくは、熱伝導率等に優れた金を単体で用いることである。また、金属部材の膜厚は、０．０５μｍ〜５０μｍ程度の金属箔であることが好ましく、多層膜とする場合は、層全体の厚さをこの範囲内とするのが好ましい。また、金属部材の形成方法は、鍍金法の他にスパッタ法や蒸着法等を用いることができる。
（発光素子）
本実施形態に用いられる発光素子１０４は、特に限定されず、公知のものを利用できるが、発光素子１０４として発光ダイオードを用いるのが好ましい。
発光素子１０４は、任意の波長のものを選択することができる。例えば、青色、緑色の発光素子としては、ＺｎＳｅや窒化物系半導体（ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ、０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）、ＧａＰを用いたものを用いることができる。また、赤色の発光素子としては、ＧａＡｌＡｓ、ＡｌＩｎＧａＰなどを用いることができる。さらに、これ以外の材料からなる半導体発光素子を用いることもできる。用いる発光素子の組成や発光色、大きさや、個数などは目的に応じて適宜選択することができる。なお、発光素子以外に、ツェナーダイオード等の保護素子を搭載してもよい。この場合、発光素子を接合させる接合部材とは別に、保護素子を接合させる接合部材が設けられる。
発光素子１０４の下面には、金属膜が形成されていることが好ましい。発光素子の下面に形成された金属膜は、発光素子１０４を導電部材１０２ｂに接合させる際に密着性を高めるための接着層として機能させることができる。
具体的な材料としては、Ｉｎ、Ｐｂ−Ｐｄ系、Ａｕ−Ｇａ系、ＡｕとＧｅ，Ｓｉ，Ｉｎ，Ｚｎ，Ｓｎとの系、ＡｌとＺｎ，Ｇｅ，Ｍｇ，Ｓｉ，Ｉｎとの系、ＣｕとＧｅ，Ｉｎとの系、Ａｇ−Ｇｅ系、Ｃｕ−Ｉｎ系の合金を挙げることができる。好ましくは、共晶合金膜が挙げられ、例えば、ＡｕとＳｎとを主成分とする合金、ＡｕとＳｉとを主成分とする合金、ＡｕとＧｅとを主成分とする合金等が挙げられる。中でもＡｕＳｎが特に好ましい。
尚、発光素子と導電部材１０２ｂとの間で電気的接合を必要としない場合、金属膜は必ずしも設ける必要はない。
また、その他にも発光素子１０４によって発光した光を効率的に反射させるための反射層として金属膜を形成してもよい。反射層は、発光素子１０４によって発光した光を効率的に反射させる層である。このようにすることで、発光素子１０４の別の露出端面から光を外部に取り出すことができる。具体的な材料としては、Ａｇ，Ａｌ，Ｒｈ，Ｐｔ，Ｐｄ等を用いることが好ましい。例えば、ＡｇまたはＡｇ合金を用いると、反射率が高く、光取り出しの良好な素子を得ることができる。
（接合部材）
接合部材１０３としては樹脂組成物が挙げられ、これらは単独で用いてもよく、或いは、組み合わせて用いてもよい。熱や光で硬化する物が好ましい。
具体的には、エポキシ樹脂、シリコーン樹脂、アクリル樹脂、イミド樹脂などが挙げられる。これらの樹脂は、Ｓｉ−Ｏ結合を有していることが好ましく、これにより信頼性を向上させることができる。
また、発光素子の基板として、例えば導電性のシリコン（Ｓｉ）基板を用いた窒化ガリウム系半導体素子を用いて正極側或いは負極側となる層を接合面とする場合は、基体１０１に設けられる導電部材１０２ｂと発光素子１０４とを、この部分で導通させる必要がある。従って、このような場合は樹脂組成物中に比較的融点の低い、低融点金属などの導電性部材を混入させておくことが好ましい。さらに、低融点金属の融点を下げたり酸化物を還元させたりする機能を持つ樹脂組成物を用いることが好ましい。
（ワイヤ）
ワイヤ１０６は、発光素子や保護素子における電極端子と、基体１０１の凹部に配される導電部材１０２ａ，１０２ｃの電極となる部位とを電気的に接続するものである。ワイヤ１０６の材料は、金、銅、白金、アルミニウム等の金属、および、それらの合金を用いたものが挙げられるが、特に、熱伝導率等に優れた金を用いるのが好ましい。
（封止部材）
封止部材１０９は、基体１０１に載置された発光素子１０４、ワイヤ１０６等を、塵芥、水分、外力等から保護する部材である。図３に示すように、基体１０１の凹部内部は、封止部材１０９により、封止されている。
封止部材１０９の材質は、発光素子１０４からの光を透過可能な透光性を有するものが好ましい。具体的な材料としては、シリコーン樹脂、エポキシ樹脂、ユリア樹脂等を挙げることができる。このような材料に加え、所望に応じて着色剤、光拡散剤、フィラー、蛍光部材等を含有させることもできる。なお、封止部材１０９は単一の部材で形成することもできるし、あるいは、２層以上の複数の層として形成することもできる。また、封止部材１０９の充填量は、基体１０１の凹部に載置される発光素子１０４、保護素子、ワイヤ１０６等が被覆される量であればよい。なお、封止部材１０９にレンズ機能をもたせる場合には、封止部材１０９の表面を盛り上がらせて砲弾型形状や凸レンズ形状としてもよい。
本実施形態においては、隣接する発光素子と発光素子の間には接合部材が配置されているため、封止部材１０９と接合部材１０３の材質を同一のものとすることで、封止部材と接合部材との密着性を向上させることができる。
（波長変換部材）
前記した封止部材１０９中に、波長変換部材として発光素子１０４からの光の少なくとも一部を吸収して異なる波長を有する光を発する蛍光部材を含有させることもできる。蛍光部材としては、例えば、窒化物系半導体を半導体層とする半導体発光素子からの光を吸収し、異なる波長の光に波長変換するものであればよい。
蛍光部材としては、発光素子１０４からの光を、より長波長に変換させるものの方が効率がよい。蛍光部材は、１種の蛍光物質等を単層で形成してもよいし、２種以上の蛍光物質等が混合されたものを単層として形成してもよい。あるいは、１種の蛍光物質等を含有する単層を２層以上積層させてもよいし、２種以上の蛍光物質等がそれぞれ混合された単層を２層以上積層させてもよい。
なお、波長変換部材は電着等の方法で発光素子に直接塗布しても良いし、波長変換部材を含有する透光性の板を貼り付けても良い。
［第２実施形態］
第２実施形態では、発光素子１０４と基体１０１とを共晶接合する。以下、第２実施形態について、図１、図２、図４を参照して説明する。以下に説明する部分を除いては第１実施形態と同様であるため、説明を省略する。
本実施形態に係る発光素子の実装方法は、主として、複数の発光素子の載置領域にわたって、前記基体上に接合部材を配置する工程（以下、「第１−２の工程」ともいう）と、前記接合部材上にその実装面に金属膜１１１が形成された複数の発光素子を配置する工程（以下、「第２−２の工程」ともいう）と、前記接合部材の少なくとも一部が揮発する温度よりも高い温度に過熱して前記基体と前記発光素子とを固着させる工程（以下、「第３−２の工程」ともいう）と、を有する。
（第１−２の工程）
第１−２の工程は、図１に示すように、複数の発光素子の載置領域にわたって、接合部材１０３を基体１０１上に配置する工程である。本実施形態における接合部材は、樹脂組成物にフラックスが含有されてなる。具体的には、ロジン（松脂）を含み、さらに必要に応じて、粘度調整のための溶剤や各種添加剤、有機酸などの活性剤を含有させてもよい。
本実施形態によっても、予め複数の発光素子の載置領域にわたって接合部材を配置することにより、１つ１つの発光素子に対して複数回接合部材を塗布する必要がないため、工程時間を短縮することができ、また、隣接する接合部材の接触による発光素子のずれの問題を抑制することができる。なお、接合部材の塗布厚みは、第１実施形態と同様に３０μｍ以下とすることが好ましい。
（第２−２の工程）
第２−２の工程は図２に示すように、接合部材１０３上に複数の発光素子１０４を配置する工程である。本実施形態では共晶接合とするために、その実装面に金属膜１１１が形成された発光素子を用い、発光素子の金属膜１１１と基体１０１上の導電部材１０２ｂとを、フラックスを含有させた接合部材を介して対向配置させる。なお、本実施形態では、導電部材１０２ｂと発光素子の金属膜１１１とを共晶接合させるため、導電部材１０２ｂが必須となる。
（第３−２の工程）
第３−２の工程は、フラックスを含有する接合部材１０３の少なくとも一部が揮発する温度よりも高い温度に加熱して前記基体と前記発光素子とを固着させる工程である。加熱によって、接合部材中のフラックス成分の働きと、金属同士が相互拡散しようとする現象によって、絶縁部材が除去されつつ導電部材と金属膜１１１との金属結合を形成することができる。これにより、強固に発光素子１０４を固定できる。接合部材１０３が低融点金属を含有する場合は、この低融点金属が溶融する温度以上に加熱することが好ましい。
また、第３−２の工程の後で、さらに洗浄工程を有していてもよい。この洗浄工程によって、加熱により揮発した接合部材のうち残留した接合部材を除去する。特に、ロジンを含有する場合には、洗浄液としてグリコールエーテル系有機溶剤等を用いることが好ましい。
以上のように発光素子が実装された発光装置は、図４に示すように、発光素子の下部のみで接合部材が存在し、隣接する発光素子と発光素子の間（図４のＢ）に位置する接合部材１０３は除去される。本実施形態においても、隣接する発光素子を極めて近接して配置することができる。
以上、本発明の実施形態について説明したが、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更することができる。
すなわち、前記に示す形態は、本発明の技術思想を具体化するための発光素子の実装方法を例示するものであって、本発明は、発光素子の実装方法を前記の形態に限定するものではない。また、特許請求の範囲に示される部材等を、実施の形態の部材に特定するものではない。特に、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。
発光素子の実装方法においては、本発明を行うにあたり、前記各工程に悪影響を与えない範囲において、前記各工程の間あるいは前後に、前記した工程以外の工程を含めてもよい。例えば、基体１０１を洗浄する基体洗浄工程や、ごみ等の不要物を除去する不要物除去工程等、他の工程を含めてもよい。
本発明に係る発光素子の実装方法は、基体上に複数の発光素子を実装する方法として利用することができる。
１００ 発光装置
１０１ 基体
１０２ａ，１０２ｂ，１０２ｃ 導電部材
１０３ 接合部材
１０４ 発光素子
１０６ ワイヤ
１０９ 封止部材
１１１ 金属膜
１１２ スタンプピン

Claims (8)

  1. 複数の発光素子を基体に実装する方法であって、
    ３０μｍ以下の厚みの接合部材を、隣接する発光素子の接合部材同士が繋がるように、前記基体上に配置する工程と、
    前記接合部材上に前記複数の発光素子を配置する工程と、
    前記接合部材を硬化して前記基体と前記発光素子とを固着させる工程と、
    を有することを特徴とする発光素子の実装方法。
  2. 複数の発光素子を基体に実装する方法であって、
    フラックスを含有する接合部材を、隣接する発光素子の接合部材同士が繋がるように、前記基体上の導電部材に配置する工程と、
    前記接合部材上に、その実装面に金属膜が形成された、前記複数の発光素子を配置する工程と、
    前記接合部材の少なくとも一部が揮発する温度よりも高い温度に過熱して前記基体と前記発光素子とを固着させる工程と、
    を有することを特徴とする発光素子の実装方法。
  3. 前記発光素子の固着後において、隣接する発光素子間の間隔が接合部材厚みの２倍から２５０μｍの範囲内である請求項１又は請求項２に記載の発光素子の実装方法。
  4. 前記接合部材の配置方法として、ピン転写、パッド印刷、スクリーン印刷、ディスペンス、噴霧のうちのいずれかの方法を用いる請求項１乃至請求項３のいずれか１項に記載の発光素子の実装方法。
  5. 前記接合部材を形成した後、少なくとも１０分の静置時間を有し、その後に発光素子を配置する請求項１乃至請求項４のいずれか１項に記載の発光素子の実装方法。
  6. 前記接合部材は、エポキシ樹脂又はシリコーン樹脂を含有する請求項１乃至請求項５のいずれか１項に記載の発光素子の実装方法。
  7. 前記接合部材がＳｉ−Ｏ結合を有している請求項６に記載の発光素子の実装方法。
  8. 前記接合部材にロジンが含有される請求項１乃至請求項７のいずれか１項に記載の発光素子の実装方法。
JP2011287070A 2011-12-28 2011-12-28 発光素子の実装方法 Active JP5849691B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011287070A JP5849691B2 (ja) 2011-12-28 2011-12-28 発光素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011287070A JP5849691B2 (ja) 2011-12-28 2011-12-28 発光素子の実装方法

Publications (2)

Publication Number Publication Date
JP2013138043A JP2013138043A (ja) 2013-07-11
JP5849691B2 true JP5849691B2 (ja) 2016-02-03

Family

ID=48913544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011287070A Active JP5849691B2 (ja) 2011-12-28 2011-12-28 発光素子の実装方法

Country Status (1)

Country Link
JP (1) JP5849691B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6472596B2 (ja) * 2014-02-13 2019-02-20 日亜化学工業株式会社 発光装置及びその製造方法
DE102016106387A1 (de) * 2016-04-07 2017-10-12 Osram Opto Semiconductors Gmbh Lichtemittierendes bauelement

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102787A (ja) * 1984-10-26 1986-05-21 Matsushita Electric Ind Co Ltd 発光半導体装置
JPH0513820A (ja) * 1991-07-02 1993-01-22 Omron Corp 半導体装置
JPH0574777A (ja) * 1991-09-17 1993-03-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH06230731A (ja) * 1993-02-05 1994-08-19 Sharp Corp Ｌｅｄ表示装置
JP2797958B2 (ja) * 1993-04-27 1998-09-17 日本電気株式会社 光半導体素子接合構造と接合方法
JP4306247B2 (ja) * 2002-12-27 2009-07-29 日亜化学工業株式会社 半導体発光装置
JP2006100739A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 接合体、半導体装置、接合方法及び半導体装置の製造方法
JP4924920B2 (ja) * 2006-06-28 2012-04-25 三菱マテリアル株式会社 Ａｕ−Ｓｎ合金はんだペーストを用いて素子の接合面全面を基板に接合する方法
JP5158472B2 (ja) * 2007-05-24 2013-03-06 スタンレー電気株式会社 半導体発光装置
JP2008263246A (ja) * 2008-08-06 2008-10-30 Sanyo Electric Co Ltd 発光装置
JP5648235B2 (ja) * 2008-08-08 2015-01-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Ｌｅｄ装置
JP2010199234A (ja) * 2009-02-24 2010-09-09 Panasonic Corp 光半導体装置用パッケージとこれを用いた光半導体装置
JP5286122B2 (ja) * 2009-03-23 2013-09-11 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
JP2011134961A (ja) * 2009-12-25 2011-07-07 Hitachi Chem Co Ltd 半導体装置、半導体素子搭載接続用配線基材、半導体装置搭載配線板及びそれらの製造法
WO2011093405A1 (ja) * 2010-02-01 2011-08-04 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
JP5716281B2 (ja) * 2010-03-01 2015-05-13 日亜化学工業株式会社 発光装置及びその製造方法

Also Published As

Publication number Publication date
JP2013138043A (ja) 2013-07-11

Similar Documents

Publication Publication Date Title
KR102205837B1 (ko) 발광 장치
JP4747726B2 (ja) 発光装置
JP3978451B2 (ja) 発光装置
JP4826470B2 (ja) 発光装置
US8759855B2 (en) Light emitting device including support member and bonding member
JP6036913B2 (ja) 発光装置
JP3872490B2 (ja) 発光素子収納パッケージ、発光装置および照明装置
JP2007180227A (ja) 光半導体装置およびその製造方法
JP5413137B2 (ja) 発光装置および発光装置の製造方法
US9425373B2 (en) Light emitting module
JP2007273602A (ja) 発光素子用配線基板および発光装置
JP2008235867A (ja) 表面実装型発光ダイオードおよびその製造方法
JP4847793B2 (ja) 発光装置
JP2007273603A (ja) 発光素子用配線基板および発光装置
JP6521032B2 (ja) 光半導体装置及びその製造方法
JP5055837B2 (ja) 発光装置
JP5849691B2 (ja) 発光素子の実装方法
JP6319026B2 (ja) 発光装置及びその製造方法
JP2023010799A (ja) 発光モジュール及び発光モジュールの製造方法
JP2013065641A (ja) 発光装置
JP6369580B2 (ja) 支持体及びそれを用いた発光装置
JP4720943B1 (ja) 半導体素子用パッケージ及びそれを用いた発光素子
JP4678392B2 (ja) 発光装置およびその製造方法
JP2007043052A (ja) 半導体装置およびその製造方法
JP7185157B2 (ja) 発光モジュール及び発光モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151117

R150 Certificate of patent or registration of utility model

Ref document number: 5849691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250