KR101565184B1 - 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법 - Google Patents

땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법 Download PDF

Info

Publication number
KR101565184B1
KR101565184B1 KR1020107022971A KR20107022971A KR101565184B1 KR 101565184 B1 KR101565184 B1 KR 101565184B1 KR 1020107022971 A KR1020107022971 A KR 1020107022971A KR 20107022971 A KR20107022971 A KR 20107022971A KR 101565184 B1 KR101565184 B1 KR 101565184B1
Authority
KR
South Korea
Prior art keywords
solder
substrate
metallization layer
solder paste
alloy
Prior art date
Application number
KR1020107022971A
Other languages
English (en)
Other versions
KR20110035996A (ko
Inventor
마사유키 이시카와
쇼 나카가와
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008154003A external-priority patent/JP2009302229A/ja
Priority claimed from JP2008221633A external-priority patent/JP2010056399A/ja
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20110035996A publication Critical patent/KR20110035996A/ko
Application granted granted Critical
Publication of KR101565184B1 publication Critical patent/KR101565184B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/268—Pb as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C11/00—Alloys based on lead
    • C22C11/06—Alloys based on lead with tin as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/52—Ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12486—Laterally noncoextensive components [e.g., embedded, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

이 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법에서는, 상기 기판에 형성된 메탈라이즈층과, 상기 피탑재물에 형성된 메탈라이즈층 사이에, 상기 땜납 페이스트를 탑재 또는 도포한 후 비산화성 분위기 중에서 리플로우 처리하여 상기 기판과 상기 피탑재물을 접합시킨다. 상기 기판의 표면에 형성되는 상기 메탈라이즈층은, 면적이 상기 피탑재물의 상기 메탈라이즈층의 면적보다 작은 메탈라이즈층 본체 부분과 상기 메탈라이즈층 본체 부분의 주위로부터 돌출된 땜납 유인부로 이루어지는 평면 형상을 갖는다.

Description

땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법{METHOD FOR JOINING SUBSTRATE AND OBJECT TO BE MOUNTED USING SOLDER PASTE}
본 발명은, 땜납 페이스트를 사용하여 기판에 대해 피탑재물을 동일한 위치 및 방향이 되도록 접합시키는 방법에 관한 것으로서, 특히 Au-Sn 합금 땜납 페이스트를 사용하여 기판에 대해 소자를 동일한 위치 및 방향이 되도록 접합시키는 방법에 관한 것이다.
본원은, 2008년 6월 12일에 일본에 출원된 특허출원 2008-154003호와 2008년 8월 29일에 일본에 출원된 특허출원 2008-221633호에 기초하여 우선권을 주장하고, 그들의 내용을 여기에 원용한다.
일반적으로, LED (발광 다이오드) 소자, GaAs 광 소자, GaAs 고주파 소자, 열전 소자 등의 반도체 소자와 기판의 접합 등에 Au-Sn 합금 땜납 페이스트 등이 사용되게 되었다. 이 Au-Sn 합금 땜납 페이스트는, Sn : 15 ∼ 25 질량％ (바람직하게는 Sn : 20 질량％) 를 함유하고, 나머지가 Au 및 불가피적 불순물로 이루어지는 조성을 갖는 Au-Sn 공정 (共晶) 합금 가스 아토마이즈 분말과 로진, 활성제, 용제 및 증점제로 이루어지는 시판되는 플럭스를 혼합하여 만들어지는 것이 알려져 있다.
이 Au-Sn 합금 땜납 페이스트를 사용하여 소자와 기판을 접합시키면 이하와 같은 장점이 있다. Au-Sn 합금 땜납 접합층이 Au-Sn 땜납 합금이기 때문에 열전도성이 양호하고 접합 신뢰성도 높다. 또, Au-Sn 합금 땜납 페이스트는 페이스트이기 때문에 복수의 접합부에 일괄적으로 공급할 수 있고, 또한 일괄적으로 열처리할 수 있다. 또한, 리플로우시에 플럭스가 Au-Sn 땜납 합금 표면을 덮고 있기 때문에 산화막이 적다. 그 때문에, 접합시의 용융 Au-Sn 땜납 합금의 유동성이 커, 젖음이 양호해져 소자 전체면을 접합시킬 수 있다. 또한, 접합시에 소자에 과잉한 하중을 가할 필요가 없다.
이 Au-Sn 합금 땜납 페이스트를 사용하여 기판과 소자를 접합시키기 위해서는, 먼저 도 14A 의 종단면도에 나타내는 바와 같이, 기판 (1) 의 표면에 형성된 메탈라이즈층 (2) 상에 Au-Sn 합금 땜납 페이스트 (3) 를 탑재 또는 도포하고, 이 Au-Sn 합금 땜납 페이스트 (3) 상에 소자 (4) 를 소자 (4) 의 메탈라이즈층 (6) 이 Au-Sn 합금 땜납 페이스트 (3) 에 접하도록 탑재시킨다. 이 상태에서 가열하여 리플로우 처리를 실시한 후 냉각시키면, 도 14B 의 종단면도에 나타내는 바와 같이, Au-Sn 합금 땜납 접합층 (5) 을 개재하여 기판 (1) 과 소자 (4) 가 접합된다 (특허문헌 1 등 참조). 이 때, 기판 (1) 의 표면에 형성되는 메탈라이즈층 (2) 의 면적은, 소자 (4) 의 메탈라이즈층 (6) 의 면적과 동일하거나 또는 소자 (4) 의 메탈라이즈층 (6) 의 면적보다 크게 취하는 것이 보통이다. 또, 소자 (4) 는 일반적으로 정방 형상을 갖고 있는데, 장방 형상을 갖고 있는 것도 있다.
일본 공개특허공보 2007-61857호
도 15 는 도 14A 의 상 방향에서 본 평면도이다. 도 15 및 도 14A 에 나타내는 바와 같이, 기판 (1) 의 메탈라이즈층 (2) 상에 Au-Sn 합금 땜납 페이스트 (3) 를 탑재 또는 도포한다. 이 Au-Sn 합금 땜납 페이스트 (3) 상에 소자 (4) 를 기판 (1) 의 메탈라이즈층 (2) 의 중심부에 동일한 축이고 또한 동일한 방향이 되도록 탑재시킨다. 그러나, 이 상태에서 가열하여 리플로우 처리를 실시하면, 리플로우 처리시에 용융된 Au-Sn 합금 땜납은, 기판 (1) 에 있어서의 메탈라이즈층 (2) 의 전체면으로 퍼져 Au-Sn 합금 땜납 접합층 (5) 을 형성한다. 동시에 일시적으로 소자 (4) 가 용융된 Au-Sn 합금 땜납 상에 부상된 상태가 되고, 이 때 소자 (4) 가 회전 또는 이동한다. 냉각 후에는, 도 14B 의 상 방향에서 본 평면도인 도 16 에 나타내는 바와 같이, 소자 (4) 는 메탈라이즈층 (2) 상의 Au-Sn 합금 땜납 접합층 (5) 상에, 기판 (1) 의 메탈라이즈층 (2) 에 대해 기판 (1) 의 메탈라이즈층 (2) 의 중심부로부터 어긋나 경사진 상태에서 땜납 접합되는 경우가 많다.
특히, 공업적으로 소자 (4) 를 기판에 땜납 접합시키기 위해서는, 넓은 기판 상에 다수의 정렬된 메탈라이즈층을 형성시킨다. 이 다수의 메탈라이즈층 상에 각각 Au-Sn 합금 땜납 페이스트를 탑재 또는 도포하고, 이 Au-Sn 합금 땜납 페이스트 상에 소자를 규칙적으로 탑재시킨다. 이 상태에서 가열로에 장입 (裝入) 시키고, 다수 개의 소자를 1 회의 리플로우 처리에 의해 기판에 땜납 접합시킨다. 이 리플로우 처리시에 소자가 회전하여, 정렬된 기판의 메탈라이즈층에 대해 중심부로부터 랜덤한 방향으로 어긋나 경사진 상태로 소자가 땜납 접합되어, 출하하기 위한 제품으로는 바람직하지 않다. 또, 앞으로 패키지 사이즈를 더욱 미소화시킬 때에, 소자끼리의 거리가 가까워지면 소자끼리의 접촉이 발생할 것도 우려된다.
상기 과제를 해결하여 이러한 목적을 달성하기 위해 본 발명은 이하의 수단을 채용하였다.
(1) 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법으로서, 메탈라이즈층을 형성한 상기 기판에 있어서의 상기 메탈라이즈층과 메탈라이즈층을 형성한 상기 피탑재물에 있어서의 상기 메탈라이즈층 사이에 상기 땜납 페이스트를 탑재 또는 도포한 후 비산화성 분위기 중에서 리플로우 처리하여 상기 기판과 상기 피탑재물을 접합시키고, 상기 기판의 표면에 형성되는 상기 메탈라이즈층은, 면적이 상기 피탑재물의 상기 메탈라이즈층의 면적보다 작은 메탈라이즈층 본체 부분과 상기 메탈라이즈층 본체 부분의 주위로부터 돌출된 땜납 유인부로 이루어지는 평면 형상을 갖는다.
(2) 상기 땜납 페이스트는, 20 ∼ 25 질량％ 의 Sn 을 함유하고, 잔부가 Au 및 불가피적 불순물인 Au-Sn 땜납 합금 분말에 플럭스를 혼합한 Au-Sn 합금 땜납 페이스여도 된다.
(3) 상기 땜납 페이스트는, 35 ∼ 60 질량％ 의 Pb 를 함유하고, 잔부가 Sn 및 불가피적 불순물인 Pb-Sn 땜납 합금 분말에 플럭스를 혼합한 Pb-Sn 합금 땜납 페이스트여도 된다.
(4) 상기 땜납 페이스트는, 90 ∼ 95 질량％ 의 Pb 를 함유하고, 잔부가 Sn 및 불가피적 불순물인 Pb-Sn 땜납 합금 분말에 플럭스를 혼합한 Pb-Sn 합금 땜납 페이스트여도 된다.
(5) 상기 땜납 페이스트는, 40 ∼ 100 질량％ 의 Sn 을 함유하고, 잔부가 Ag, Au, Cu, Bi, Sb, In 및 Zn 으로 이루어지는 군에서 선택된 1 종 또는 2 종 이상의 금속 및 불가피적 불순물인 Pb 프리 땜납 합금 분말에 플럭스를 혼합한 Pb 프리 땜납 페이스트여도 된다.
(6) 상기 피탑재물은 소자여도 된다.
(7) 상기 기판에 형성되는 상기 메탈라이즈층은 전극막이어도 된다.
(8) 본 발명의 다른 양태에 관련된 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법은, 메탈라이즈층을 형성한 기판에 있어서의 메탈라이즈층과, 메탈라이즈층을 형성한 직사각 형상을 갖는 피탑재물에 형성된 메탈라이즈층 사이에 땜납 페이스트를 탑재 또는 도포하는 공정과, 비산화성 분위기 중에서 리플로우 처리하여 상기 기판과 상기 피탑재물을 접합시키는 공정을 갖는다. 상기 기판의 표면에 형성되는 상기 메탈라이즈층은, 면적이 상기 피탑재물의 상기 메탈라이즈층의 면적보다 작은 메탈라이즈층 본체 부분과, 상기 메탈라이즈층 본체 부분의 주위로부터 돌출된 적어도 2 개의 땜납 유인부로 이루어지는 평면 형상을 갖고, 서로 인접하는 땜납 유인부의 길이 방향끼리가 이루는 각도는, 상기 피탑재물의 대각선끼리가 이루는 교차각 중 어느 것과 동일하다.
(9) 상기 직사각 형상은 정방 형상이어도 되고, 장방 형상이어도 된다.
(10) 기판의 표면에 형성되는 메탈라이즈층으로서, 메탈라이즈층 본체 부분과, 상기 메탈라이즈층 본체 부분의 주위로부터 돌출된 땜납 유인부로 이루어지는 평면 형상을 갖는다.
(11) 상기 (10) 에 기재된 메탈라이즈층으로서, 상기 기판에 형성되는 상기 메탈라이즈층은 전극막이다.
(12) 메탈라이즈층을 형성한 기판으로서, 상기 메탈라이즈층은 메탈라이즈층 본체 부분과, 상기 메탈라이즈층 본체 부분의 주위로부터 돌출되는 땜납 유인부를 포함하는 평면 형상을 갖는다.
(13) 상기 (12) 에 기재된 기판으로서, 상기 메탈라이즈층이 전극막이다.
(14) 상기 땜납 페이스트는, 적어도 Sn 을 함유하는 땜납 합금 분말과 플럭스를 혼합한 페이스트여도 된다.
(15) 피탑재물과 기판의 접합체로서, 상기 (1) 내지 (9) 중 어느 하나에 기재된 접합 방법에 의해 피탑재물과 상기 기판이 접합되어 있다.
(16) 피탑재물과 기판의 접합체의 제조 방법으로서, 상기 (1) 내지 (9) 중 어느 하나에 기재된 접합 방법에 의해 피탑재물과 기판을 접합시켜 접합체를 제조한다.
본 발명의 기판과 피탑재물의 접합 방법에 의하면, 모든 피탑재물을 원하는 위치 및 방향에 맞춰 땜납 접합시킬 수 있다.
도 1 은 본 발명의 방법에 의해 기판과 소자를 접합시키는 공정에 있어서, 리플로우 처리 전의 구성의 전체 이미지를 설명하기 위한 종단면도이다.
도 2A 는 본 발명의 방법에 있어서, 리플로우 처리 전의 구성을 설명하기 위한 평면도이다.
도 2B 는 본 발명의 방법에 있어서, 리플로우 처리 후의 구성을 설명하기 위한 평면도이다.
도 3A 는 본 발명에 있어서, 기판에 형성된 메탈라이즈층의 형상을 나타내는 평면도이다.
도 3B 는 본 발명에 있어서, 기판에 형성된 메탈라이즈층의 형상을 나타내는 평면도이다.
도 4A 는 본 발명의 방법에 있어서, 리플로우 처리 전의 구성을 설명하기 위한 평면도이다.
도 4B 는 본 발명의 방법에 있어서, 리플로우 처리 후의 구성을 설명하기 위한 평면도이다.
도 5A 는 본 발명의 방법에 있어서, 리플로우 처리 전의 구성을 설명하기 위한 평면도이다.
도 5B 는 본 발명의 방법에 있어서, 리플로우 처리 후의 구성을 설명하기 위한 평면도이다.
도 6 은 본 발명의 다른 실시형태에 있어서, 메탈라이즈층 및 피탑재물의 접합 상태를 나타내는 평면도이다.
도 7 은 본 발명 다른 실시형태에 있어서, 메탈라이즈층 및 피탑재물의 접합 상태를 나타내는 평면도이다.
도 8 은 본 발명의 다른 실시형태에 있어서, 메탈라이즈층 및 피탑재물의 접합 상태를 나타내는 평면도이다.
도 9 는 본 발명의 다른 실시형태에 있어서, 메탈라이즈층 및 피탑재물의 접합 상태를 나타내는 평면도이다.
도 10 은 본 발명의 다른 실시형태에 있어서, 메탈라이즈층 및 피탑재물의 접합 상태를 나타내는 평면도이다.
도 11 은 본 발명의 다른 실시형태에 있어서, 메탈라이즈층 및 피탑재물의 접합 상태를 나타내는 평면도이다.
도 12 는 본 발명의 다른 실시형태에 있어서, 메탈라이즈층 및 피탑재물의 접합 상태를 나타내는 평면도이다.
도 13 은 본 발명의 다른 실시형태에 있어서, 메탈라이즈층 및 피탑재물의 접합 상태를 나타내는 평면도이다.
도 14A 는 종래의 방법에 있어서, 리플로우 처리 전의 구성을 설명하기 위한 종단면도이다.
도 14B 는 종래의 방법에 있어서, 리플로우 처리 후의 구성을 설명하기 위한 종단면도이다.
도 15 는 도 14A 의 상태에서의 기판과 소자를 위에서 바라본 평면도이다.
도 16 은 도 14B 의 상태에서의 기판과 소자를 위에서 바라본 평면도이다.
발명을 실시하기 위한 형태
본 발명자들은 기판의 메탈라이즈층에 대해 소자가 항상 동일한 위치이고 또한 일정한 방향을 향하도록 납땜할 수 있는 기판과 소자의 접합 방법을 개발하기 위해 연구를 실시하였다. 그 결과, 이하의 실시형태에 의하면 납땜 후의 소자의 위치와 방향을 일치시킬 수 있는 것을 알 수 있었다.
(i) 도 1 의 종단면도에 나타내는 바와 같이, 기판 (10) 의 메탈라이즈층 (12) 및 소자 (14) 의 메탈라이즈층 (16) 을 개재시키고, 땜납 페이스트 (13) 를 사용하여 기판 (10) 과 소자 (14) 를 접합시킨다. 소자 (14) 의 크기는 본 발명에서는 한정되지 않지만, 예를 들어 1 변의 길이가 50 ㎛ 이상 1 ㎝ 이하, 높이가 10 ㎛ 이상 5000 ㎛ 이하이다. 예를 들어 제품으로는, 1 변의 길이가 950 ㎛ 이상 1100 ㎛ 이하, 높이가 90 ㎛ 이상 110 ㎛ 이하이다. 일반적으로 LED (발광 다이오드) 소자, GaAs 광 소자, GaAs 고주파 소자, 열전 소자 등의 반도체 소자에서는, 기판 (10) 상에 메탈라이즈층 (12) 은 일정한 간격을 두고 다수 형성된다. 그러나, 본 발명에서는 일정한 간격이 아니어도 되고, 메탈라이즈층 (12) 이 1 개여도 된다. 이 실시형태에서는 도 2A 의 평면도에 나타내는 바와 같이, 기판 (10) 의 표면에 형성된 메탈라이즈층 (12) 은, 직사각 형상 (장방 형상 또는 정방 형상) 을 이루는 메탈라이즈층 본체 부분 (12A) 과, 메탈라이즈층 본체 부분 (12A) 의 주위로부터 돌출된 땜납 유인부 (12B) 를 갖는다. 이 실시형태에서는 특히, 본체 부분 (12A) 의 1 변의 중앙부로부터 가는 직사각 형상의 땜납 유인부 (12B) 가 수직으로 돌출되어 있다. 땜납 유인부 (12B) 는 이 실시형태에서는 일정한 폭이지만, 선단을 향해 좁아지는 사다리꼴 또는 삼각 형상으로 해도 된다. 메탈라이즈층 본체 부분 (12A) 의 면적은, 소자 (14) 의 면적의 30 ∼ 95 ％ 정도인 것이 바람직하다.
메탈라이즈층 (12) 의 두께는 한정되지 않지만, 예를 들어 0.02 ㎛ 이상 50 ㎛ 이하가 바람직하다. 보다 바람직하게는 예를 들어 0.05 ㎛ 이상 10 ㎛ 이하이다. 메탈라이즈층 (12) 의 최표면 재질도 한정되지는 않지만, 땜납 젖음성의 관점에서 Au, Ag, Cu 등이 바람직하다. 메탈라이즈층은 도금법이나 스퍼터링법이나 코팅법 등에 의해 형성된다. 땜납 유도부 (12B) 의 폭 (W1) 은 한정되지는 않지만, 예를 들어 본체 부분 (12A) 의 상기 1 변의 길이의 5 ∼ 50 ％, 보다 바람직하게는 10 ∼ 40 ％ 인 것이 바람직하다. 폭 (W1) 이 지나치게 작거나 커도 소자 (14) 의 위치를 맞추는 효과가 저하된다. 땜납 유도부 (12B) 의 길이 (L1) 는 도 2B 에 나타내는 바와 같이, 땜납 유인부 (12B) 의 선단을 소자 (14) 의 모서리에 맞추고, 땜납 유인부 (12B) 를 소자 (14) 의 대각선을 따라 배치시킨 상태에서, 메탈라이즈층 (12) 의 후단이 메탈라이즈층 (12) 의 전역이 소자 (14) 에 의해 정확하게 가려지는 정도가 바람직하다. 즉, 메탈라이즈층 (12) 의 후단의 2 개의 모서리가 소자 (14) 의 변 바로 아래 또는 부근에 위치하고 있는 것이 바람직하다. 땜납 유인부 (12B) 의 길이 (L1) 는 상기 조건을 만족하는 범위에서, 예를 들어 메탈라이즈층 본체 부분 (12A) 의 상기 1 변의 길이의 20 ∼ 70 ％, 보다 바람직하게는 30 ∼ 50 ％ 인 것이 바람직하다.
메탈라이즈층 본체 부분 (12A) 상에 Au-Sn 합금 땜납 페이스트 (13) 를 탑재시킨다. 페이스트 (13) 의 탑재량은 종래와 동일하면 되는데, 구체적으로는 납땜 후의 땜납 접합층의 두께가 1 ∼ 25 ㎛ 가 될 정도인 것이 바람직하고, 보다 바람직하게는 1 ∼ 10 ㎛ 이다. Au-Sn 합금 땜납 페이스트 (13) 상에 상기 메탈라이즈층 본체 부분 (12A) 의 면적보다 큰 면적을 갖는 소자 (14) 를 임의의 방향으로 탑재시킨다. 이 때, 정확한 위치 결정을 하지 않아도, 본 발명에서는 납땜 후의 소자 (14) 의 방향을 땜납 유인부 (12B) 에 의해 일치시킬 수 있기 때문에, 위치 결정 정밀도가 낮아도 되는 만큼 조립시의 제조 비용을 줄일 수 있다.
이 상태에서 불활성 가스 분위기 중에서 리플로우 처리하면 땜납 페이스트 (13) 가 용융되고, 용융 땜납의 표면 장력에 의해 기판 (10) 의 메탈라이즈층 (12) 과 소자 (14) 의 메탈라이즈층 (16) 의 대향 면적이 최대화되는 상대 위치 (도 2B) 로 회전 및 이동한다. 도 2B 에 나타내는 바와 같이, 리플로우 처리 중에 소자 (14) 의 최장 대각선 (소자가 정방형 또는 장방형인 경우에는 통상의 대각선이며, 타원형인 경우에는 장경 (長徑) 이다) 과 땜납 유인부 (12B) 의 돌출 방향이 일치하도록 회전하여 납땜된다. 따라서, 미리 땜납 유인부 (12B) 의 방향을 일치시켜 둠으로써, 동일한 형상의 소자는 전부 일정한 방향을 향해 납땜된다. 이 때, 소자 (14) 는 2 점 쇄선 부분 (14') 까지 이동해도 된다. 일정한 방향으로 소자 (14) 가 납땜되는 요인으로서, 메탈라이즈층 본체 부분 (42A) 으로부터 땜납 유인부 (42B) 를 향해 용융 땜납의 흐름이 발생하여 소자 (14) 를 회전시키는 것도 생각할 수 있다.
(ⅱ) 상기 메탈라이즈층 본체 부분 (12A) 와 이 메탈라이즈층 본체 부분 (12A) 의 주위로부터 돌출된 땜납 유인부 메탈라이즈층 (12B) 은, LED (발광 다이오드) 소자, GaAs 광 소자, GaAs 고주파 소자, 열전 소자 등의 반도체 소자 등의 전극막으로서 사용할 수 있다.
(ⅲ) 상기 (i) 에 나타내는 현상은, 기판과 소자에 한정되는 것이 아니라, 기판에 대한 일반적인 피탑재물에 대해서도 발생한다. 따라서, 일반적인 피탑재물에도 적용할 수 있다.
(ⅳ) 땜납 페이스트는 Au-Sn 합금 땜납 페이스트인 것이 바람직하지만, 상기 Au-Sn 합금 땜납 페이스트 대신에, Pb : 35 ∼ 60 질량％ 를 함유하고, 잔부 : Sn 및 불가피적 불순물인 Pb-Sn 땜납 합금 분말에 플럭스를 혼합한 Pb-Sn 합금 땜납 페이스트, Pb : 90 ∼ 95 질량％ 를 함유하고, 잔부 : Sn 및 불가피적 불순물인 Pb-Sn 땜납 합금 분말에 플럭스를 혼합한 Pb-Sn 합금 땜납 페이스트, 또는 Sn : 40 ∼ 100 질량％ 를 함유하고, 잔부 : Ag, Au, Cu, Bi, Sb, In 및 Zn 으로 이루어지는 군에서 선택된 1 종 또는 2 종 이상의 금속 및 불가피적 불순물인 Pb 프리(free) 땜납 합금 분말에 플럭스를 혼합한 Pb 프리 땜납 페이스트여도 동일한 효과가 얻어진다.
본 발명의 다른 실시형태를 도 3A ∼ 도 13 에 나타낸다.
기판에 형성되는 메탈라이즈층 본체 부분의 형상은, 소자의 형상과 동일한 형상인 것이 바람직하지만, 특별히 한정되는 것은 아니다. 예를 들어, 도 3A 에 나타내는 바와 같이, 메탈라이즈층 (22) 이 원형의 메탈라이즈층 본체 부분 (22A) 과, 그 외주로부터 반경 방향으로 돌출되는 직사각 형상의 땜납 유인부 (22B) 를 갖고 있어도 된다. 메탈라이즈층 본체 부분은, 그 밖에 임의의 평면 형상을 갖고 있어도 된다.
또, 땜납 유인부는 메탈라이즈층 본체 부분 주위의 임의의 위치로부터 돌출되어 있으면 된다. 예를 들어, 도 3B 에 나타내는 바와 같이, 정방형의 메탈라이즈층 본체 부분 (32A) 의 1 개의 정점으로부터 땜납 유인부 (32B) 가 대각선의 연장 방향으로 돌출되어 메탈라이즈층 (32) 을 형성하고 있어도 된다.
(ⅴ) 도 4A 는 또 다른 실시형태를 나타내는 평면도이다. 도 4A 에 나타내는 바와 같이, 이 실시형태에서는 기판 (10) 의 표면에 형성되는 메탈라이즈층 (42) 이 정방 형상의 메탈라이즈층 본체 부분 (42A) 과, 메탈라이즈층 본체 부분 (42A) 의 4 변의 중앙부로부터 수직으로 돌출된 4 개의 땜납 유인부 (42B) 를 갖는다. 인접하는 땜납 유인부 (42B) 끼리가 이루는 각도는 90˚ 로서, 접합시켜야 할 소자 (14) 의 대각선이 이루는 각도와 일치하고 있다. 이 메탈라이즈층 본체 부분 (42A) 상에 Au-Sn 합금 땜납 페이스트 (13) 를 탑재시키고, 이 Au-Sn 합금 땜납 페이스트 (13) 상에 상기 메탈라이즈층 본체 부분 (42A) 의 면적보다 큰 면적을 갖는 정방 형상의 소자 (14) 를 임의의 방향으로 탑재시킨다. 이 상태에서 리플로우 처리하면, 용융 땜납의 표면 장력에 의해, 도 4B 의 평면도에 나타내는 바와 같이, 정방 형상의 소자 (14) 의 대각선과 땜납 유인부 (42B) 의 길이 방향이 일치하도록 소자 (14) 가 회전하여 납땜된다. 그 결과, 기판 (10) 상의 모든 정방 형상의 소자는 일정한 방향을 향해 납땜된다. 그 밖의 조건은 모두 제 1 실시형태와 동일해도 된다.
(ⅵ) 장방 형상을 갖는 소자 (24) 를 사용하는 경우에는, 도 5A 에 나타내는 바와 같이, 기판 표면에, 메탈라이즈층 본체 부분 (52A) 과 장방 형상을 갖는 소자 (24) 의 대각선과 동일한 각도로 교차하도록 메탈라이즈층 본체 부분 (52A) 으로부터 돌출되어 형성된 4 개의 땜납 유인부 (52B) 를 갖는 메탈라이즈층 (52) 을 형성한다. 상기 메탈라이즈층 본체 부분 (52A) 상에 Au-Sn 합금 땜납 페이스트 (13) 를 탑재시킨다. 이 Au-Sn 합금 땜납 페이스트 (13) 상에 장방 형상을 갖는 소자 (24) 를 임의의 방향을 향하도록 탑재시킨다. 그 상태에서 리플로우 처리하면, 도 5B 에 나타내는 바와 같이 장방 형상을 갖는 소자 (24) 의 대각선 방향과 땜납 유인부 (52B) 의 방향이 일치한다. 그 결과, 일정한 방향을 향해 장방 형상을 갖는 소자 (24) 를 납땜할 수 있다. 그 밖의 조건은 모두 제 1 실시형태와 동일해도 된다.
(ⅶ) 상기 (v) 에 나타내는 현상은, 기판과 정방 형상 소자에 한정되는 것이 아니라, 기판에 대한 일반적인 정방 형상을 갖는 피탑재물에 대해서도 발생한다. 또한 상기 (ⅵ) 에 나타내는 현상은, 기판과 장방 형상의 소자에 한정되는 것이 아니라, 기판에 대해 접합되는 일반적인 장방 형상을 갖는 피탑재물에 대해서도 발생한다. 그 때문에, 이 현상을 기판과 정방 형상을 갖는 피탑재물 또는 기판과 장방 형상을 갖는 피탑재물의 땜납 접합에 적용하여 피탑재물을 기판에 대해 일정한 위치 및 방향으로 땜납 접합시킬 수 있다.
도 6 ∼ 10 은 모두 메탈라이즈층 본체 부분과, 이 메탈라이즈층 본체 부분의 주위로부터 정방 형상의 피탑재물 (14 ; 소자) 의 대각선과 동일한 각도로 교차하여 돌출된 복수의 땜납 유인부를 갖는 메탈라이즈층을 나타내고 있다. 소자와 기판을 접속시키기 위해, 이들 메탈라이즈층 본체 부분 상에 Au-Sn 합금 땜납 페이스트를 탑재시킨다. 이들 Au-Sn 합금 땜납 페이스트 상에 상기 메탈라이즈층 본체 부분의 면적보다 큰 면적을 갖는 정방 형상의 피탑재물 (14 ; 소자) 을 임의의 방향으로 탑재시킨다. 도 6 ∼ 10 은 이 상태에서 리플로우 처리한 후의 정방 형상의 피탑재물 (14 ; 소자) 이 납땜된 상태도 나타내고 있다.
도 6 의 실시형태에 나타내는 바와 같이, 메탈라이즈층 본체 부분 (62A) 의 크기는, 메탈라이즈층 (62) 의 땜납 유인부 (62B) 의 폭과 동일한 크기여도 된다. 메탈라이즈층 본체 부분 (62A) 은 땜납 페이스트를 탑재 또는 도포할 수 있는 면적이 있으면 된다.
땜납 유인부의 형상은 도 4B 에 나타내는 바와 같이 일정한 폭의 띠 형상인 것이 바람직하지만, 이것에 한정되는 것은 아니다. 예를 들어, 땜납 유인부의 형상이 삼각 형상을 가져도 된다. 예를 들어, 도 7 과 같이 정방 형상의 메탈라이즈 본체 부분 (72A) 과, 그 4 변으로부터 각각 연장되는 삼각 형상의 땜납 유인부 (72B) 를 갖는 메탈라이즈층 (72) 이어도 된다. 또, 도 10 과 같이 정방 형상의 메탈라이즈 본체 부분 (102A) 과, 그 인접하는 2 변으로부터 연장되는 2 개의 삼각 형상의 땜납 유인부 (102B) 를 갖는 메탈라이즈층 (102) 이어도 된다.
땜납 유인부의 수는, 도 4B, 도 6 및 도 7 에 나타내는 바와 같이 4 개인 것이 바람직하다. 그러나, 도 8 ∼ 10 에 나타내는 바와 같이 2 개여도 되고, 또한 3 개 또는 5 개 이상이어도 된다. 예를 들어 도 8 과 같이, 정방 형상의 메탈라이즈 본체 부분 (82A) 과, 그 인접하는 2 변으로부터 수직으로 연장되는 2 개의 땜납 유인부 (82B) 를 갖는 메탈라이즈층 (82) 이어도 된다. 또, 도 9 와 같이 정방 형상의 메탈라이즈층 본체 부분 (92A) 과, 이 메탈라이즈층 본체 부분 (92A) 의 1 변과 동일한 폭을 갖는 2 개의 땜납 유인부 (92B) 를 갖는 메탈라이즈층 (92) 이어도 된다.
도 11 은 장방 형상의 메탈라이즈층 본체 부분 (112A) 과, 이 메탈라이즈층 본체 부분 (112A) 의 1 개의 단변의 양 끝으로부터 튀어나온 2 개의 땜납 유인부 (112B) 를 갖는 메탈라이즈층을 나타내고 있다. 2 개의 땜납 유인부 (112B) 는 장방 형상의 피탑재물 (소자) 의 2 개의 대각선의 교차각과 동일한 각도를 이루고 있다. 소자와 기판을 접속시키기 위해서는, 메탈라이즈층 본체 부분 (112A) 상에 Au-Sn 합금 땜납 페이스트를 탑재시킨다. Au-Sn 합금 땜납 페이스트 상에 상기 메탈라이즈층 본체 부분의 면적보다 큰 면적을 갖는 장방 형상의 피탑재물 (34 ; 소자) 을 임의의 방향으로 탑재시킨다. 도 11 은 이 상태에서 리플로우 처리한 후의 장방 형상의 피탑재물 (34 ; 소자) 이 납땜된 상태를 나타내고 있다.
도 12 는 장방 형상의 메탈라이즈층 본체 부분 (122A) 과, 이 메탈라이즈층 본체 부분 (122A) 의 3 모서리로부터 튀어나온 3 개의 땜납 유인부 (122B) 를 갖는 메탈라이즈층을 나타내고 있다. 3 개의 땜납 유인부 (122B) 는 서로 대응하는 지점에 있어서의 장방 형상의 피탑재물 (소자) 의 2 개의 대각선의 교차각과 동일한 각도를 이루고 있다. 소자와 기판을 접속시키기 위해서는, 메탈라이즈층 본체 부분 (122A) 상에 Au-Sn 합금 땜납 페이스트를 탑재시킨다. Au-Sn 합금 땜납 페이스트 상에 장방 형상의 피탑재물 (34 ; 소자) 을 임의의 방향으로 탑재시키고, 리플로우 처리함으로써 도 12 의 납땜 상태가 얻어진다.
메탈라이즈층의 형상은 도 13 에 나타내는 바와 같이, 정방 형상의 메탈라이즈층 각 변의 중앙부로부터 반원 형상의 부분을 제거한 형상이어도 된다. 이 메탈라이즈층 (132) 은 메탈라이즈층 본체 부분 (132A) 과, 그 주변으로부터 사방으로 연장되는 4 개의 땜납 유도부 (132B) 에 의해 구성된다.
실시예 1
땜납 합금으로서 Sn : 20 질량％ 를 함유하고, 잔부가 Au 로 이루어지는 성분 조성을 갖고, 평균 입경 D50 : 11.1 ㎛, 최대 입경 : 20.1 ㎛ 를 갖는 Au-Sn 합금 땜납 분말을 사용하였다. 이 Au-Sn 합금 땜납 분말에 시판되는 RMA 플럭스를 RMA 플럭스 : 8.0 질량％, 잔부가 Au-Sn 합금 땜납 분말의 배합 조성이 되도록 배합하고, 혼합하여 페이스트 점도 : 85 ㎩·s 를 갖는 Au-Sn 합금 땜납 페이스트를 제조하였다. 또한, 이 Au-Sn 합금 땜납 페이스트를 시린지에 충전시켜 디스펜서 장치 (무사시 엔지니어링 제조, 형번 : ML-606GX) 에 장착시켰다.
또한, 세로 : 400 ㎛, 가로 : 400 ㎛, 높이 : 100 ㎛ 의 치수를 갖는 50 개의 LED 소자를 준비하고, 이들 LED 소자의 편면 전체면에 두께 : 3 ㎛, 세로 : 400 ㎛, 가로 : 400 ㎛ 의 치수를 갖는 Au 도금을 실시하였다.
또한, 알루미나제 기판을 준비하고, 이 알루미나제 기판의 표면에, 세로 : 200 ㎛, 가로 : 200 ㎛ 의 치수를 갖고, 두께 : 10 ㎛ 를 갖는 Cu 층, 두께 : 5 ㎛ 를 갖는 Ni 층 및 두께 : 0.1 ㎛ 를 갖는 Au 층으로 이루어지는 복합 메탈라이즈층을 형성한 메탈라이즈층 본체 부분, 그리고 메탈라이즈층 본체 부분과 동일한 구조의 복합 메탈라이즈층을 형성한 폭 : 100 ㎛, 길이 : 90 ㎛ 의 치수를 갖는 땜납 유인부로 이루어지는 도 2A 에 나타내는 메탈라이즈층을 도 1 에 나타내는 바와 같이 600 ㎛ 간격으로 50 지점에 일렬로 형성하였다. 땜납 유인부는 메탈라이즈층 본체 부분의 열의 방향과 동일한 방향이 되도록 돌출되어 있다.
이들 메탈라이즈층 본체 부분 및 땜납 유인부로 이루어지는 50 지점의 메탈라이즈층에 있어서의 메탈라이즈층 본체부의 중심 위치에, 앞서 준비한 디스펜서 장치에 의해 0.03 ㎎ 의 양의 Au-Sn 합금 땜납 페이스트를 도포하였다. 이 Au-Sn 합금 땜납 페이스트 상에 앞서 준비한 50 개의 LED 소자를 마운터를 사용하여 탑재시켰다. 이 상태에서, 질소 분위기 중에서 온도 : 300 ℃, 30 초간 유지하는 조건의 리플로우 처리를 실시하였다. 그 후, 냉각시키고, 일렬로 배열한 50 개의 LED 소자의 위치를 3 차원 측정기 (Nikon 제조, NEXIV VMR-3020) 를 사용하여 소자 중심 위치를 측정하였다. 여기에서는, x 축 방향으로 일렬로 50 개 접합된 LED 소자의 중심 위치의 y 축 방향의 편차를 평균 y 축 위치에 대한 표준 편차로서 산출하였다. 그 결과, 소자 중심 위치 : y 축 편차 ± 4.2 ㎛ 로서, 소자의 위치 정밀도가 매우 높은 것을 알 수 있었다.
실시예 2
땜납 합금으로서 Pb : 37 질량％ 를 함유하고, 잔부가 Sn 으로 이루어지는 성분 조성을 갖고, 평균 입경 D50 : 11.4 ㎛, 최대 입경 : 14.5 ㎛ 를 갖는 Pb-Sn 합금 땜납 분말을 사용하였다. 이 Pb-Sn 합금 땜납 분말에 시판되는 RMA 플럭스를 RMA 플럭스 : 11.0 질량％, 잔부가 Pb-Sn 합금 땜납 분말의 배합 조성이 되도록 배합하고, 혼합하여 페이스트 점도 : 120 ㎩·s 를 갖는 Pb-Sn 합금 땜납 페이스트를 제조하였다. 또한, 이 Pb-Sn 합금 땜납 페이스트를 시린지에 충전시켜 디스펜서 장치 (무사시 엔지니어링 제조, 형번 : ML-606GX) 에 장착시켰다.
이 디스펜서 장치에 의해 0.02 ㎎ 의 양의 Pb-Sn 합금 땜납 페이스트를 실시예 1 에서 제조한 메탈라이즈층 본체 부분 및 땜납 유인부로 이루어지는 50 지점의 메탈라이즈층 상에 도포하였다. 이 Pb-Sn 합금 땜납 페이스트 상에 앞서 준비한 50 개의 LED 소자를 탑재시켰다. 그 상태에서, 질소 분위기 중에서 온도 : 220 ℃, 30 초간 유지하는 조건의 리플로우 처리를 실시하였다. 그 후, 냉각시키고, 50 개의 LED 소자의 위치를 3 차원 측정기 (Nikon 제조, NEXIV VMR-3020) 를 사용하여 소자 중심 위치를 측정하였다. 여기에서는, x 축 방향으로 일렬로 50 개 접합시킨 LED 소자의 중심 위치의 y 축 방향의 편차를 평균 y 축 위치에 대한 표준 편차로서 산출하였다. 그 결과, 소자 중심 위치 : y 축 편차 ± 5.8 ㎛ 로서, 소자의 위치 정밀도가 매우 높은 것을 알 수 있었다.
실시예 3
땜납 합금으로서 Pb : 95 질량％ 를 함유하고, 잔부가 Sn 으로 이루어지는 성분 조성을 갖고, 평균 입경 D50 : 11.7 ㎛, 최대 입경 : 14.8 ㎛ 를 갖는 Pb-Sn 합금 땜납 분말을 사용하였다. 이 Pb-Sn 합금 땜납 분말에 시판되는 RA 플럭스를 RA 플럭스 : 10.0 질량％, 잔부가 Pb-Sn 합금 땜납 분말의 배합 조성이 되도록 배합하고, 혼합하여 페이스트 점도 : 80 ㎩·s 를 갖는 Pb-Sn 합금 땜납 페이스트를 제조하였다. 또한 이 Pb-Sn 합금 땜납 페이스트를 시린지에 충전시켜 디스펜서 장치 (무사시 엔지니어링 제조, 형번 : ML-606GX) 에 장착시켰다.
이 디스펜서 장치에 의해 0.03 ㎎ 의 양의 Pb-Sn 합금 땜납 페이스트를 실시예 1 에서 제조한 메탈라이즈층 본체 부분 및 땜납 유인부로 이루어지는 50 지점의 메탈라이즈층 상에 도포하였다. 이 Pb-Sn 합금 땜납 페이스트 상에 앞서 준비한 50 개의 LED 소자를 탑재시키고, 질소 분위기 중에서 온도 : 330 ℃, 30 초간 유지하는 조건의 리플로우 처리를 실시하였다. 그 후, 냉각시키고, 50 개의 LED 소자의 위치를 3 차원 측정기 (Nikon 제조, NEXIV VMR-3020) 를 사용하여 소자 중심 위치를 측정하였다. 여기에서는, x 축 방향으로 일렬로 50 개 접합시킨 LED 소자의 중심 위치의 y 축 방향의 편차를 평균 y 축 위치에 대한 표준 편차로서 산출하였다. 그 결과, 소자 중심 위치 : y 축 편차 ± 6.7 ㎛ 로서, 소자의 위치 정밀도가 매우 높은 것을 알 수 있었다.
실시예 4
땜납 합금으로서 Sn : 96.5 질량％, Ag : 3.0 질량％ 를 함유하고, 잔부가 Cu 로 이루어지는 성분 조성을 갖고, 평균 입경 D50 : 10.8 ㎛, 최대 입경 : 14.1 ㎛ 를 갖는 Pb 프리 땜납 분말을 사용하였다. 이 Pb 프리 땜납 분말에 시판되는 RMA 플럭스를 RMA 플럭스 : 12.5 질량％, 잔부가 Pb 프리 땜납 분말의 배합 조성이 되도록 배합하고, 혼합하여 페이스트 점도 : 72 ㎩·s 를 갖는 Pb 프리 땜납 페이스트를 제조하였다. 또한 이 Pb 프리 땜납 페이스트를 시린지에 충전시켜 디스펜서 장치 (무사시 엔지니어링 제조, 형번 : ML-606GX) 에 장착시켰다.
이 디스펜서 장치에 의해 0.02 ㎎ 의 양의 Pb 프리 땜납 페이스트를 실시예 1 에서 제조한 메탈라이즈층 본체 부분 및 땜납 유인부로 이루어지는 50 지점의 메탈라이즈층 상에 도포하였다. 이 Pb 프리 땜납 페이스트 상에 앞서 준비한 50 개의 LED 소자를 탑재시키고, 질소 분위기 중에서 온도 : 240 ℃, 30 초간 유지하는 조건의 리플로우 처리를 실시하였다. 그 후, 냉각시키고, 50 개의 LED 소자의 위치를 3 차원 측정기 (Nikon 제조, NEXIV VMR-3020) 를 사용하여 소자 중심 위치를 측정하였다. 여기에서는, x 축 방향으로 일렬로 50 개 접합시킨 LED 소자의 중심 위치의 y 축 방향의 편차를 평균 y 축 위치에 대한 표준 편차로서 산출하였다. 그 결과, 소자 중심 위치 : y 축 편차 ± 5.1 ㎛ 로서, 소자의 위치 정밀도가 매우 높은 것을 알 수 있었다.
(종래예 1)
땜납 합금으로서 Sn : 20 질량％ 를 함유하고, 잔부가 Au 로 이루어지는 성분 조성을 갖고, 평균 입경 D50 : 11.1 ㎛, 최대 입경 : 20.1 ㎛ 를 갖는 Au-Sn 합금 땜납 분말을 사용하였다. 이 Au-Sn 합금 땜납 분말에 시판되는 RMA 플럭스를 RMA 플럭스 : 8.0 질량％, 잔부가 Au-Sn 합금 땜납 분말의 배합 조성이 되도록 배합하고, 혼합하여 페이스트 점도 : 85 ㎩·s 를 갖는 Au-Sn 합금 땜납 페이스트를 제조하였다. 또한, 이 Au-Sn 합금 땜납 페이스트를 시린지에 충전시켜 디스펜서 장치 (무사시 엔지니어링 제조, 형번 : ML-606GX) 에 장착시켰다.
또한, 세로 400 ㎛, 가로 400 ㎛, 높이 100 ㎛ 의 치수를 갖는 50 개의 LED 소자를 준비하고, 이들 LED 소자의 편면 전체면에 두께 : 3 ㎛, 세로 : 400 ㎛, 가로 : 400 ㎛ 의 치수를 갖는 Au 도금을 실시하였다.
또한, 알루미나제 기판을 준비하고, 이 알루미나제 기판의 표면에, 세로 : 500 ㎛, 가로 : 500 ㎛ 의 치수를 갖고, 두께 : 10 ㎛ 를 갖는 Cu 층, 두께 : 5 ㎛ 를 갖는 Ni 층 및 두께 : 0.1 ㎛ 를 갖는 Au 층으로 이루어지는 복합 메탈라이즈층을 형성한 도 15 에 나타내는 메탈라이즈층을 600 ㎛ 간격으로 50 지점에 일렬로 형성하였다.
이들 메탈라이즈층으로 이루어지는 50 지점의 메탈라이즈층의 중심 위치에, 앞서 준비한 디스펜서 장치에 의해 0.03 ㎎ 의 양의 Au-Sn 합금 땜납 페이스트를 도포하였다. 이 Au-Sn 합금 땜납 페이스트 상에 앞서 준비한 50 개의 LED 소자를 마운터를 사용하여 탑재시켰다. 이 상태에서, 질소 분위기 중에서 온도 : 300 ℃, 30 초간 유지하는 조건의 리플로우 처리를 실시하였다. 그 후, 냉각시키고, 일렬로 배열한 50 개의 LED 소자의 위치를 3 차원 측정기 (Nikon 제조, NEXIV VMR-3020) 를 사용하여 소자 중심 위치를 측정하였다. 여기에서는, x 축 방향으로 일렬로 50 개 접합시킨 LED 소자의 중심 위치의 y 축 방향의 편차를 평균 y 축 위치에 대한 표준 편차로서 산출하였다. 그 결과, 소자 중심 위치 : y 축 편차 ± 38.2 ㎛ 로서, 소자의 위치 정밀도가 낮은 것을 알 수 있었다.
실시예 5
땜납 합금으로서 Sn : 20 질량％ 를 함유하고, 잔부가 Au 로 이루어지는 성분 조성을 갖고, 평균 입경 D50 : 11.1 ㎛, 최대 입경 : 20.1 ㎛ 를 갖는 Au-Sn 합금 땜납 분말을 사용하였다. 이 Au-Sn 합금 땜납 분말에 시판되는 RMA 플럭스를 RMA 플럭스 : 8.0 질량％, 잔부가 Au-Sn 합금 땜납 분말의 배합 조성이 되도록 배합하고, 혼합하여 페이스트 점도 : 85 ㎩·s 를 갖는 Au-Sn 합금 땜납 페이스트를 제조하였다. 또한, 이 Au-Sn 합금 땜납 페이스트를 시린지에 충전시켜 디스펜서 장치 (무사시 엔지니어링 제조, 형번 : ML-606GX) 에 장착시켰다.
또한, 세로 : 400 ㎛, 가로 : 400 ㎛, 높이 : 100 ㎛ 의 치수를 갖는 정방 형상을 갖는 50 개의 LED 소자를 준비하고, 이들 LED 소자의 편면 전체면에 두께 : 3 ㎛, 세로 : 400 ㎛, 가로 : 400 ㎛ 의 치수를 갖는 Au 도금을 실시하였다.
또한, 알루미나제 기판을 준비하고, 이 알루미나제 기판의 표면에, 세로 : 200 ㎛, 가로 : 200 ㎛ 의 치수를 갖고, 두께 : 10 ㎛ 를 갖는 Cu 층, 두께 : 5 ㎛ 를 갖는 Ni 층 및 두께 : 0.1 ㎛ 를 갖는 Au 층으로 이루어지는 복합 메탈라이즈층을 형성한 메탈라이즈층 본체 부분과, 상기 메탈라이즈층 본체 부분으로부터 십자 형상으로 돌출된 폭 : 50 ㎛, 길이 : 150 ㎛ 의 치수를 갖고, 상기 메탈라이즈층 본체 부분과 동일한 구조의 복합 메탈라이즈층으로 이루어지는 땜납 유인부로 이루어지는 도 4B 에 나타내는 평면 형상의 메탈라이즈층을 600 ㎛ 간격으로 50 지점에 일렬로 형성하였다.
이들 메탈라이즈층 본체 부분 및 땜납 유인부로 이루어지는 50 지점의 메탈라이즈층에 있어서의 메탈라이즈층 본체부의 중심 위치에, 앞서 준비한 디스펜서 장치에 의해 0.03 ㎎ 의 양의 Au-Sn 합금 땜납 페이스트를 도포하였다. 이 Au-Sn 합금 땜납 페이스트 상에 앞서 준비한 50 개의 LED 소자를 마운터를 사용하여 탑재시켰다. 이 상태에서, 질소 분위기 중에서 온도 : 300 ℃, 30 초간 유지하는 조건의 리플로우 처리를 실시하였다. 그 후, 냉각시키고, 일렬로 배열한 50 개의 LED 소자의 위치를 3 차원 측정기 (Nikon 제조, NEXIV VMR-3020) 를 사용하여 소자 중심 위치를 측정하였다. 여기에서는, 50 개 접합시킨 LED 소자의 중심 위치의 x 축 방향의 편차 및 y 축 방향의 편차를 각각 평균 x 축 위치에 대한 표준 편차 및 평균 y 축 위치에 대한 표준 편차로서 산출하였다. 그 결과, 소자 중심 위치의 x 축 편차는 ± 4.8 ㎛ 이고, y 축 편차는 ± 5.2 ㎛ 로서, 소자의 위치 정밀도가 매우 높은 것을 알 수 있었다.
실시예 6
땜납 합금으로서 Pb : 37 질량％ 를 함유하고, 잔부가 Sn 으로 이루어지는 성분 조성을 갖고, 평균 입경 D50 : 11.4 ㎛, 최대 입경 : 14.5 ㎛ 를 갖는 Pb-Sn 합금 땜납 분말을 사용하였다. 이 Pb-Sn 합금 땜납 분말에 시판되는 RMA 플럭스를 RMA 플럭스 : 11.0 질량％, 잔부가 Pb-Sn 합금 땜납 분말의 배합 조성이 되도록 배합하였다. 또한, 혼합하여 페이스트 점도 : 120 ㎩·s 를 갖는 Pb-Sn 합금 땜납 페이스트를 제작하고, 이 Pb-Sn 합금 땜납 페이스트를 시린지에 충전시켜 디스펜서 장치 (무사시 엔지니어링 제조, 형번 : ML-606GX) 에 장착시켰다.
또한, 세로 : 200 ㎛, 가로 : 400 ㎛, 높이 : 100 ㎛ 의 치수를 갖는 장방 형상을 갖는 50 개의 LED 소자를 준비하고, 이들 LED 소자의 편면 전체면에 두께 : 3 ㎛, 세로 : 200 ㎛, 가로 : 400 ㎛ 의 치수를 갖는 Au 도금을 실시하였다.
또한, 알루미나제 기판을 준비하고, 이 알루미나제 기판의 표면에, 세로 : 100 ㎛, 가로 : 200 ㎛ 의 치수를 갖고, 두께 : 10 ㎛ 를 갖는 Cu 층, 두께 : 5 ㎛ 를 갖는 Ni 층 및 두께 : 0.1 ㎛ 를 갖는 Au 층으로 이루어지는 복합 메탈라이즈층을 형성한 메탈라이즈층 본체 부분과, 상기 메탈라이즈층 본체 부분으로부터 장방 형상의 LED 소자의 대각선과 동일한 각도로 돌출된 폭 : 50 ㎛, 길이 : 150 ㎛ 의 치수를 갖고, 상기 메탈라이즈층 본체 부분과 동일한 구조의 복합 메탈라이즈층으로 이루어지는 4 개의 땜납 유인부로 이루어지는 도 5B 에 나타내는 평면 형상의 메탈라이즈층을 600 ㎛ 간격으로 50 지점에 일렬로 형성하였다.
이들 메탈라이즈층 본체 부분 및 땜납 유인부로 이루어지는 50 지점의 메탈라이즈층에 있어서의 메탈라이즈층 본체부의 중심 위치에, 앞서 준비한 디스펜서 장치에 의해 0.02 ㎎ 의 양의 Pb-Sn 합금 땜납 페이스트를 도포하였다. 이 Pb-Sn 합금 땜납 페이스트 상에 앞서 준비한 50 개의 LED 소자를 마운터를 사용하여 탑재시켰다. 이 상태에서, 질소 분위기 중에서 온도 : 220 ℃, 30 초간 유지하는 조건의 리플로우 처리를 실시하였다. 그 후, 냉각시키고, 일렬로 배열한 50 개의 LED 소자의 위치를 3 차원 측정기 (Nikon 제조, NEXIV VMR-3020) 를 사용하여 소자 중심 위치를 측정하였다. 여기에서는, 50 개 접합시킨 LED 소자의 중심 위치의 x 축 방향의 편차 및 y 축 방향의 편차를 각각 평균 x 축 위치에 대한 표준 편차 및 평균 y 축 위치에 대한 표준 편차로서 산출하였다. 그 결과, 소자 중심 위치의 x 축 편차는 ± 7.1 ㎛ 이고, y 축 편차는 ± 6.8 ㎛ 로서, 소자의 위치 정밀도가 매우 높은 것을 알 수 있었다.
실시예 7
땜납 합금으로서 Pb : 95 질량％ 를 함유하고, 잔부가 Sn 으로 이루어지는 성분 조성을 갖고, 평균 입경 D50 : 11.7 ㎛, 최대 입경 : 14.8 ㎛ 를 갖는 Pb-Sn 합금 땜납 분말을 사용하였다. 이 Pb-Sn 합금 땜납 분말에 시판되는 RA 플럭스를 RA 플럭스 : 10.0 질량％, 잔부가 Pb-Sn 합금 땜납 분말의 배합 조성이 되도록 배합하고, 혼합하여 페이스트 점도 : 80 ㎩·s 를 갖는 Pb-Sn 합금 땜납 페이스트를 제조하였다. 또한 이 Pb-Sn 합금 땜납 페이스트를 시린지에 충전시켜 디스펜서 장치 (무사시 엔지니어링 제조, 형번 : ML-606GX) 에 장착시켰다.
또한, 세로 : 200 ㎛, 가로 : 400 ㎛, 높이 : 100 ㎛ 의 치수를 갖는 장방 형상을 갖는 50 개의 LED 소자를 준비하고, 이들 LED 소자의 편면 전체면에 두께 : 3 ㎛, 세로 : 200 ㎛, 가로 : 400 ㎛ 의 치수를 갖는 Au 도금을 실시하였다.
또한, 알루미나제 기판을 준비하고, 이 알루미나제 기판의 표면에, 세로 : 100 ㎛, 가로 : 200 ㎛ 의 치수를 갖고, 두께 : 10 ㎛ 를 갖는 Cu 층, 두께 : 5 ㎛ 를 갖는 Ni 층 및 두께 : 0.1 ㎛ 를 갖는 Au 층으로 이루어지는 복합 메탈라이즈층을 형성한 메탈라이즈층 본체 부분과, 상기 메탈라이즈층 본체 부분으로부터 장방 형상의 LED 소자의 대각선과 동일한 각도로 돌출된 폭 : 100 ㎛, 길이 : 150 ㎛ 의 치수를 갖고, 상기 메탈라이즈층 본체 부분과 동일한 구조의 복합 메탈라이즈층으로 이루어지는 2 개의 땜납 유인부로 이루어지는 도 11 에 나타내는 평면 형상의 메탈라이즈층을 600 ㎛ 간격으로 50 지점에 일렬로 형성하였다.
이들 메탈라이즈층 본체 부분 및 땜납 유인부로 이루어지는 50 지점의 메탈라이즈층에 있어서의 메탈라이즈층 본체부의 중심 위치에, 앞서 준비한 디스펜서 장치에 의해 0.03 ㎎ 의 양의 Pb-Sn 합금 땜납 페이스트를 도포하였다. 이 Pb-Sn 합금 땜납 페이스트 상에 앞서 준비한 50 개의 LED 소자를 마운터를 사용하여 탑재시켰다. 이 상태에서, 질소 분위기 중에서 온도 : 330 ℃, 30 초간 유지하는 조건의 리플로우 처리를 실시하였다. 그 후, 냉각시키고, 일렬로 배열한 50 개의 LED 소자의 위치를 3 차원 측정기 (Nikon 제조, NEXIV VMR-3020) 를 사용하여 소자 중심 위치를 측정하였다. 여기에서는, 50 개 접합시킨 LED 소자의 중심 위치의 x 축 방향의 편차 및 y 축 방향의 편차를 각각 평균 x 축 위치에 대한 표준 편차 및 평균 y 축 위치에 대한 표준 편차로서 산출하였다. 그 결과, 소자 중심 위치의 x 축 편차는 ± 6.6 ㎛ 이고, y 축 편차는 ± 7.2 ㎛ 로서, 소자의 위치 정밀도가 매우 높은 것을 알 수 있었다.
실시예 8
땜납 합금으로서 Sn : 96.5 질량％, Ag : 3.0 질량％ 를 함유하고, 잔부가 Cu 로 이루어지는 성분 조성을 갖고, 평균 입경 D50 : 10.8 ㎛, 최대 입경 : 14.1 ㎛ 를 갖는 Pb 프리 땜납 분말을 사용하였다. 이 Pb 프리 땜납 분말에 시판되는 RMA 플럭스를 RMA 플럭스 : 12.5 질량％, 잔부가 Pb 프리 땜납 분말의 배합 조성이 되도록 배합하고, 혼합하여 페이스트 점도 : 72 ㎩·s 를 갖는 Pb 프리 땜납 페이스트를 제조하였다. 또한 이 Pb 프리 땜납 페이스트를 시린지에 충전시켜 디스펜서 장치 (무사시 엔지니어링 제조, 형번 : ML-606GX) 에 장착시켰다.
또한, 세로 : 400 ㎛, 가로 : 400 ㎛, 높이 : 100 ㎛ 의 치수를 갖는 정방 형상을 갖는 50 개의 LED 소자를 준비하고, 이들 LED 소자의 편면 전체면에 두께 : 3 ㎛, 세로 : 400 ㎛, 가로 : 400 ㎛ 의 치수를 갖는 Au 도금을 실시하였다.
또한, 알루미나제 기판을 준비하고, 이 알루미나제 기판의 표면에, 세로 : 200 ㎛, 가로 : 200 ㎛ 의 치수를 갖고, 두께 : 10 ㎛ 를 갖는 Cu 층, 두께 : 5 ㎛ 를 갖는 Ni 층 및 두께 : 0.1 ㎛ 를 갖는 Au 층으로 이루어지는 복합 메탈라이즈층을 형성한 메탈라이즈층 본체 부분과, 상기 메탈라이즈층 본체 부분으로부터 L 자 형상으로 돌출된 폭 : 100 ㎛, 길이 : 200 ㎛ 의 치수를 갖고, 상기 메탈라이즈층 본체 부분과 동일한 구조의 복합 메탈라이즈층으로 이루어지는 2 개의 땜납 유인부로 이루어지는 도 8 에 나타내는 평면 형상의 메탈라이즈층을 600 ㎛ 간격으로 50 지점에 일렬로 형성하였다.
이들 메탈라이즈층 본체 부분 및 땜납 유인부로 이루어지는 50 지점의 메탈라이즈층에 있어서의 메탈라이즈층 본체부의 중심 위치에, 앞서 준비한 디스펜서 장치에 의해 0.02 ㎎ 의 양의 Pb 프리 땜납 페이스트를 도포하였다. 이 Pb 프리 땜납 페이스트 상에 앞서 준비한 50 개의 LED 소자를 마운터를 사용하여 탑재시켰다. 이 상태에서, 질소 분위기 중에서 온도 : 240 ℃, 30 초간 유지하는 조건의 리플로우 처리를 실시하였다. 그 후, 냉각시키고, 일렬로 배열한 50 개의 LED 소자의 위치를 3 차원 측정기 (Nikon 제조, NEXIV VMR-3020) 를 사용하여 소자 중심 위치를 측정하였다. 여기에서는 50 개 접합시킨 LED 소자의 중심 위치의 x 축 방향의 편차 및 y 축 방향의 편차를 각각 평균 x 축 위치에 대한 표준 편차 및 평균 y 축 위치에 대한 표준 편차로서 산출하였다. 그 결과, 소자 중심 위치의 x 축 편차는 ± 9.3 ㎛ 이고, y 축 편차는 ± 8.9 ㎛ 로서, 소자의 위치 정밀도가 매우 높은 것을 알 수 있었다.
(종래예 2)
땜납 합금으로서 Sn : 20 질량％ 를 함유하고, 잔부가 Au 로 이루어지는 성분 조성을 갖고, 평균 입경 D50 : 11.1 ㎛, 최대 입경 : 20.1 ㎛ 를 갖는 Au-Sn 합금 땜납 분말을 사용하였다. 이 Au-Sn 합금 땜납 분말에 시판되는 RMA 플럭스를 RMA 플럭스 : 8.0 질량％, 잔부가 Au-Sn 합금 땜납 분말의 배합 조성이 되도록 배합하고, 혼합하여 페이스트 점도 : 85 ㎩·s 를 갖는 Au-Sn 합금 땜납 페이스트를 제조하였다. 또한, 이 Au-Sn 합금 땜납 페이스트를 시린지에 충전시켜 디스펜서 장치 (무사시 엔지니어링 제조, 형번 : ML-606GX) 에 장착시켰다.
또한, 세로 400 ㎛, 가로 400 ㎛, 높이 100 ㎛ 의 치수를 갖는 50 개의 LED 소자를 준비하고, 이들 LED 소자의 편면 전체면에 두께 : 3 ㎛, 세로 : 400 ㎛, 가로 : 400 ㎛ 의 치수를 갖는 Au 도금을 실시하였다.
또한, 알루미나제 기판을 준비하고, 이 알루미나제 기판의 표면에, 세로 : 500 ㎛, 가로 : 500 ㎛ 의 치수를 갖고, 두께 : 10 ㎛ 를 갖는 Cu 층, 두께 : 5 ㎛ 를 갖는 Ni 층 및 두께 : 0.1 ㎛ 를 갖는 Au 층으로 이루어지는 복합 메탈라이즈층을 형성한 메탈라이즈층을 600 ㎛ 간격으로 50 지점에 일렬로 형성하였다.
이들 메탈라이즈층으로 이루어지는 50 지점의 메탈라이즈층의 중심 위치에, 앞서 준비한 디스펜서 장치에 의해 0.03 ㎎ 의 양의 Au-Sn 합금 땜납 페이스트를 도포하였다. 이 Au-Sn 합금 땜납 페이스트 상에 앞서 준비한 50 개의 LED 소자를 마운터를 사용하여 탑재시켰다. 이 상태에서, 질소 분위기 중에서 온도 : 300 ℃, 30 초간 유지하는 조건의 리플로우 처리를 실시하였다. 그 후, 냉각시키고, 일렬로 배열한 50 개의 LED 소자의 위치를 3 차원 측정기 (Nikon 제조, NEXIV VMR-3020) 를 사용하여 소자 중심 위치를 측정하였다. 여기에서는, x 축 방향으로 일렬로 50 개 접합시킨 LED 소자의 중심 위치의 x 축 방향의 편차 및 y 축 방향의 편차를 각각 평균 x 축 위치에 대한 표준 편차 및 평균 y 축 위치에 대한 표준 편차로서 산출하였다. 그 결과, 소자 중심 위치의 x 축 편차는 ± 42.1 ㎛ 이고, y 축 편차는 ± 37.5 ㎛ 로서, 소자의 위치 정밀도가 낮은 것을 알 수 있었다.
산업상 이용가능성
본 발명은 땜납 페이스트를 사용하여 기판에 대해 피탑재물을 동일한 위치 및 방향이 되도록 접합시키는 방법, 특히 Au-Sn 합금 땜납 페이스트를 사용하여 기판에 대해 소자를 동일한 위치 및 방향이 되도록 접합시키는 방법을 제공하기 때문에, 산업상 이용가능성을 갖는다.
1 : 기판
2 : 메탈라이즈층
3 : Au-Sn 합금 땜납 페이스트
4 : 소자, 피탑재물
5 : Au-Sn 합금 땜납 접합층
6 : 메탈라이즈층
10 : 기판
12 : 메탈라이즈층
12A : 메탈라이즈층 본체 부분
12B : 땜납 유인부
13 : Au-Sn 합금 땜납 페이스트
14 : 정방 형상을 갖는 소자, 피탑재물
16 : 메탈라이즈층
24 : 장방 형상을 갖는 소자, 피탑재물
42 : 메탈라이즈층
42A : 메탈라이즈층 본체 부분
42B : 땜납 유인부
52 : 메탈라이즈층
52A : 메탈라이즈층 본체 부분
52B : 땜납 유인부

Claims (14)

  1. 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법으로서,
    상기 기판에 형성된 메탈라이즈층과, 상기 피탑재물에 형성된 메탈라이즈층 사이에 상기 땜납 페이스트를 탑재 또는 도포하는 공정과,
    땜납을 비산화성 분위기 중에서 리플로우 처리하여 용융시키고, 상기 기판과 상기 피탑재물을 땜납에 의해 접합시키는 공정을 갖고,
    상기 기판에 형성된 상기 메탈라이즈층은, 면적이 상기 피탑재물의 상기 메탈라이즈층의 면적보다 작은 메탈라이즈층 본체 부분과, 상기 메탈라이즈층 본체 부분의 주위로부터 돌출된 땜납 유인부로 이루어지는 평면 형상을 갖고,
    상기 땜납 유인부는 상기 메탈라이즈층 본체 부분의 변으로부터 수직으로 돌출되고,
    상기 땜납 유인부는, 상기 땜납 유인부의 선단을 상기 피탑재물의 대각선의 모서리에 맞추고 상기 땜납 유인부를 상기 피탑재물의 대각선을 따라 배치시킨 상태에서, 상기 기판에 형성된 상기 메탈라이즈층의 후단이 상기 피탑재물에 의해 가려지는 길이를 가지는 것을 특징으로 하는 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법.
  2. 제 1 항에 있어서,
    상기 땜납 페이스트는, 20 ∼ 25 질량％ 의 Sn 을 함유하고, 잔부가 Au 및 불가피적 불순물인 Au-Sn 땜납 합금 분말에 플럭스를 혼합한 Au-Sn 합금 땜납 페이스트인, 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법.
  3. 제 1 항에 있어서,
    상기 땜납 페이스트는, 35 ∼ 60 질량％ 의 Pb 를 함유하고, 잔부가 Sn 및 불가피적 불순물인 Pb-Sn 땜납 합금 분말에 플럭스를 혼합한 Pb-Sn 합금 땜납 페이스트인, 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법.
  4. 제 1 항에 있어서,
    상기 땜납 페이스트는, 90 ∼ 95 질량％ 의 Pb 를 함유하고, 잔부가 Sn 및 불가피적 불순물인 Pb-Sn 땜납 합금 분말에 플럭스를 혼합한 Pb-Sn 합금 땜납 페이스트인, 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법.
  5. 제 1 항에 있어서,
    상기 땜납 페이스트는, 40 ∼ 100 질량％ 의 Sn 을 함유하고, 잔부가 Ag, Au, Cu, Bi, Sb, In 및 Zn 으로 이루어지는 군에서 선택된 1 종 또는 2 종 이상의 금속 및 불가피적 불순물인 Pb 프리 땜납 합금 분말에 플럭스를 혼합한 Pb 프리 땜납 페이스트인, 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법.
  6. 제 1 항에 있어서,
    상기 피탑재물은 소자인, 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법.
  7. 제 1 항에 있어서,
    상기 기판에 형성되는 상기 메탈라이즈층은 전극막인, 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법.
  8. 제 1 항에 있어서,
    상기 기판의 표면에 형성되는 상기 메탈라이즈층은, 상기 메탈라이즈층 본체 부분의 주위로부터 돌출된 적어도 2 개의 땜납 유인부를 갖는 평면 형상을 이루고, 서로 인접하는 땜납 유인부의 길이 방향끼리가 이루는 각도는, 상기 피탑재물의 대각선끼리가 이루는 교차각 중 어느 것과 동일한, 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 1 항에 기재된 접합 방법에 의해 접합된 것을 특징으로 하는 피탑재물과 기판의 접합체.
  14. 제 1 항에 기재된 접합 방법을 이용하는 것을 특징으로 하는 피탑재물과 기판의 접합체의 제조 방법.

KR1020107022971A 2008-06-12 2009-06-12 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법 KR101565184B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008154003A JP2009302229A (ja) 2008-06-12 2008-06-12 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JPJP-P-2008-154003 2008-06-12
JP2008221633A JP2010056399A (ja) 2008-08-29 2008-08-29 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JPJP-P-2008-221633 2008-08-29

Publications (2)

Publication Number Publication Date
KR20110035996A KR20110035996A (ko) 2011-04-06
KR101565184B1 true KR101565184B1 (ko) 2015-11-02

Family

ID=41416825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107022971A KR101565184B1 (ko) 2008-06-12 2009-06-12 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법

Country Status (6)

Country Link
US (1) US20110067911A1 (ko)
EP (1) EP2290676A4 (ko)
KR (1) KR101565184B1 (ko)
CN (2) CN102047397B (ko)
TW (1) TWI536466B (ko)
WO (1) WO2009151123A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
JP2012119637A (ja) 2010-12-03 2012-06-21 Sumitomo Electric Device Innovations Inc 光半導体装置の製造方法
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
KR20140041975A (ko) 2012-09-25 2014-04-07 삼성전자주식회사 범프 구조체 및 이를 포함하는 전기적 연결 구조체
JP6007358B2 (ja) * 2014-02-27 2016-10-12 日信工業株式会社 回路基板および車両用ブレーキ液圧制御装置
EP3278920B1 (en) 2014-04-02 2020-03-04 Senju Metal Industry Co., Ltd. Use of a solder alloy for bonding in a module
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US20160093600A1 (en) * 2014-09-25 2016-03-31 X-Celeprint Limited Compound micro-assembly strategies and devices
USD816135S1 (en) 2014-12-19 2018-04-24 Myron Walker Spoked solder pad
CN107113963B (zh) * 2014-12-19 2020-07-24 麦伦·沃克 用以改善集成电路封装的自我对位及焊接性的辐条式焊垫
WO2016100984A1 (en) * 2014-12-19 2016-06-23 Walker Myron Spoked solder pad to improve solderability and self-alignment of integrated circuit packages
WO2017144573A1 (en) 2016-02-25 2017-08-31 X-Celeprint Limited Efficiently micro-transfer printing micro-scale devices onto large-format substrates
JP6842246B2 (ja) * 2016-05-26 2021-03-17 ローム株式会社 Ｌｅｄモジュール
CN107623012B (zh) * 2016-07-13 2020-04-28 群创光电股份有限公司 显示装置及其形成方法
US20180019234A1 (en) * 2016-07-13 2018-01-18 Innolux Corporation Display devices and methods for forming the same
JP6519549B2 (ja) 2016-08-02 2019-05-29 日亜化学工業株式会社 発光装置
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
WO2018091459A1 (en) 2016-11-15 2018-05-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
CN108521722A (zh) * 2018-07-12 2018-09-11 贵州贵安新区众鑫捷创科技有限公司 一种smt贴片工艺
JP7166818B2 (ja) * 2018-07-13 2022-11-08 スタンレー電気株式会社 光半導体素子
US11557878B2 (en) * 2019-10-22 2023-01-17 University Of Maryland, College Park High power, narrow linewidth semiconductor laser system and method of fabrication
DE102019131950A1 (de) * 2019-11-26 2021-05-27 Landulf Martin Skoda Lötpad und Verfahren zum Löten
DE102021202178A1 (de) 2021-03-05 2022-09-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verbindungsanordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264267A (ja) * 2002-03-08 2003-09-19 Rohm Co Ltd 半導体チップを使用した半導体装置
JP2005052869A (ja) * 2003-08-06 2005-03-03 Sumitomo Metal Mining Co Ltd 高温はんだ付用ろう材とそれを用いた半導体装置
JP2006339595A (ja) 2005-06-06 2006-12-14 Rohm Co Ltd 半導体装置
JP2008010545A (ja) * 2006-06-28 2008-01-17 Mitsubishi Materials Corp Ａｕ−Ｓｎ合金はんだペーストを用いて素子の接合面全面を基板に接合する方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5149550B2 (ko) * 1972-09-14 1976-12-27
JPH06326141A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法
JPH09107173A (ja) * 1995-10-11 1997-04-22 Tokai Rika Co Ltd パッド構造及び配線基板装置
WO1998029903A1 (en) * 1996-12-26 1998-07-09 Hitachi, Ltd. Resin-encapsulated semiconductor device and method for manufacturing the same
CN1122304C (zh) * 1997-02-10 2003-09-24 松下电器产业株式会社 树脂封装型半导体装置的制造方法
US6115262A (en) * 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
US6316736B1 (en) * 1998-06-08 2001-11-13 Visteon Global Technologies, Inc. Anti-bridging solder ball collection zones
TW516346B (en) * 1999-04-06 2003-01-01 Eighttech Tectron Co Ltd Device for heating printed-circuit board
US7242033B2 (en) * 2002-03-08 2007-07-10 Rohm Co., Ltd. Semiconductor device using LED chip
US20050056458A1 (en) * 2003-07-02 2005-03-17 Tsuyoshi Sugiura Mounting pad, package, device, and method of fabricating the device
JP4070795B2 (ja) * 2004-03-24 2008-04-02 株式会社ルネサス柳井セミコンダクタ 発光装置の製造方法
JP4560830B2 (ja) * 2004-06-28 2010-10-13 三菱マテリアル株式会社 はんだペースト用Ａｕ−Ｓｎ合金粉末
KR20080013865A (ko) * 2005-06-06 2008-02-13 로무 가부시키가이샤 반도체 장치, 기판 및 반도체 장치의 제조 방법
JP4600672B2 (ja) * 2005-08-31 2010-12-15 三菱マテリアル株式会社 Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法
JP4826735B2 (ja) * 2005-11-21 2011-11-30 三菱マテリアル株式会社 大きなボイドを内蔵することのないＡｕ−Ｓｎ合金バンプの製造方法
JP4940900B2 (ja) * 2006-11-08 2012-05-30 日亜化学工業株式会社 実装用部品、および半導体装置
JP4326561B2 (ja) 2006-12-18 2009-09-09 株式会社エヌ・ティ・ティ・ドコモ 移動通信端末及び送信電力制御方法
JP2008221633A (ja) 2007-03-13 2008-09-25 Toyo Mach & Metal Co Ltd 射出成形機
JP4962217B2 (ja) * 2007-08-28 2012-06-27 富士通株式会社 プリント配線基板及び電子装置製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264267A (ja) * 2002-03-08 2003-09-19 Rohm Co Ltd 半導体チップを使用した半導体装置
JP2005052869A (ja) * 2003-08-06 2005-03-03 Sumitomo Metal Mining Co Ltd 高温はんだ付用ろう材とそれを用いた半導体装置
JP2006339595A (ja) 2005-06-06 2006-12-14 Rohm Co Ltd 半導体装置
JP2008010545A (ja) * 2006-06-28 2008-01-17 Mitsubishi Materials Corp Ａｕ−Ｓｎ合金はんだペーストを用いて素子の接合面全面を基板に接合する方法

Also Published As

Publication number Publication date
CN103208435B (zh) 2016-01-20
US20110067911A1 (en) 2011-03-24
CN103208435A (zh) 2013-07-17
CN102047397A (zh) 2011-05-04
TWI536466B (zh) 2016-06-01
KR20110035996A (ko) 2011-04-06
EP2290676A1 (en) 2011-03-02
WO2009151123A1 (ja) 2009-12-17
TW201019405A (en) 2010-05-16
EP2290676A4 (en) 2012-01-11
CN102047397B (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
KR101565184B1 (ko) 땜납 페이스트를 사용한 기판과 피탑재물의 접합 방법
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
JP4051893B2 (ja) 電子機器
EP1089336B1 (en) Integrated circuit packages with improved EMI characteristics
US6436730B1 (en) Microelectronic package comprising tin copper solder bump interconnections and method for forming same
US7201304B2 (en) Multi-functional solder and articles made therewith, such as microelectronic components
WO2016178000A1 (en) Lead-free solder alloy with low melting point
JP5465942B2 (ja) 半導体装置およびその製造方法
US7125789B2 (en) Composite metal column for mounting semiconductor device
KR20030096420A (ko) 고온 무연 땜납용 조성물, 방법 및 소자
US11444054B2 (en) Semiconductor element mounting structure, and combination of semiconductor element and substrate
KR20140043131A (ko) 실장 구조 및 그 제조 방법
US8637391B2 (en) Flip chip semiconductor assembly with variable volume solder bumps
JP2010056399A (ja) 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
JP4366838B2 (ja) 電子回路モジュールの製造方法
US11114386B2 (en) Semiconductor device and method of manufacturing the same
JP6958156B2 (ja) 半導体装置の製造方法
US6857557B2 (en) Low temperature microelectronic die to substrate interconnects
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
US20080305581A1 (en) Reducing stress in a flip chip assembly
JP2009302229A (ja) 位置合わせ性に優れたはんだペーストを用いた基板と被搭載物の接合方法
US20040096688A1 (en) Lead-free joining material and joining method using the same
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JPH0358427A (ja) バンプ形成用導体ペースト及びバンプ形成方法
TW200411880A (en) Process for mounting a flip chip and a passive device onto a substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 4