JP7166818B2 - 光半導体素子 - Google Patents

光半導体素子 Download PDF

Info

Publication number
JP7166818B2
JP7166818B2 JP2018133328A JP2018133328A JP7166818B2 JP 7166818 B2 JP7166818 B2 JP 7166818B2 JP 2018133328 A JP2018133328 A JP 2018133328A JP 2018133328 A JP2018133328 A JP 2018133328A JP 7166818 B2 JP7166818 B2 JP 7166818B2
Authority
JP
Japan
Prior art keywords
electrode
submount
chip
corners
pieces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018133328A
Other languages
English (en)
Other versions
JP2020013820A (ja
Inventor
貴好 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2018133328A priority Critical patent/JP7166818B2/ja
Priority to US16/509,493 priority patent/US10937937B2/en
Priority to CN201910628136.XA priority patent/CN110718616A/zh
Priority to EP19186106.1A priority patent/EP3595022B1/en
Publication of JP2020013820A publication Critical patent/JP2020013820A/ja
Application granted granted Critical
Publication of JP7166818B2 publication Critical patent/JP7166818B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/3224—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3315—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Description

本発明は、発光ダイオード（ＬＥＤ）等の光半導体素子に関する。
光半導体チップが、放熱用のサブマウントに接合されて実装されたＬＥＤ等の光半導体素子が知られている。当該接合の際には、ＡｕＳｎ等の導電性のダイアタッチ材が用いられ、半導体構造層とサブマウントとが当該ダイアタッチ材を介して接合されている。
例えば、特許文献１には、ＬＥＤチップがボンド・パッドを介してサブマウント上に接着されたＬＥＤが開示されている（請求項１２等）。また、当該ボンド・パッドは、Ａｕ又はＡｕ／Ｓｎ、Ｐｂ／Ｓｎ、Ｓｎ、Ｓｎ／Ａｇのような適宜の金属合金から成ることが開示されている（［００１７］段落等）。
特開２０１３－０３３９６９
上記のような光半導体層とサブマウントとの接合において、ダイアタッチ材からなる接合層中に発生したボイドや、ダイアタッチ材の不均一な広がり等により放熱の効率が低下する場合があることが課題となっていた。
本発明は上記した点に鑑みてなされたものであり、光半導体チップとサブマウントとの間の未接合部が少なく、放熱効率が高く長寿命の光半導体素子を提供することを目的としている。
本発明の光半導体素子は、搭載面を有する平板状のサブマウントと、前記サブマウントの前記搭載面上に設けられ、全体として矩形形状を有するサブマウント電極と、素子基板、前記素子基板上に形成された半導体構造層、及び前記サブマウント電極に接合層を介して接合されたチップ電極を含む半導体チップと、を有し、前記チップ電極は、前記サブマウント電極の四隅に対応する角部が欠けている形状を有し、前記サブマウント電極は前記四隅において前記チップ電極から露出した部分である露出面を有して前記チップ電極に合致して接合され、前記接合層は、前記四隅の全ての前記露出面まで延在している。
また、本発明の光半導体素子は、搭載面を有する平板状のサブマウントと、前記サブマウントの前記搭載面上に設けられたサブマウント電極と、素子基板、前記素子基板上に形成された半導体構造層、及び前記サブマウント電極に接合層を介して接合され、全体として矩形形状を有するチップ電極を含む半導体チップと、を有し、前記サブマウント電極は、前記チップ電極の四隅に対応する角部が欠けている形状を有し、前記チップ電極は前記四隅において前記サブマウント電極から露出した部分である露出面を有して前記サブマウント電極に合致して接合され、前記接合層は、前記四隅の全ての前記露出面まで延在している。
実施例１に係る発光装置の上面図である。 実施例１に係る発光装置の断面図である。 実施例１に係る発光装置の部分拡大断面図である。 実施例１に係る光半導体素子の製造工程の一例を示す上面図である。 実施例１に係る光半導体素子の製造工程の一例を示す断面図である。 実施例１に係る光半導体素子の製造工程の一例を示す上面図である。 実施例１に係る光半導体素子の製造工程の一例を示す断面図である。 実施例１に係る光半導体素子の製造工程の一例を示す上面図である。 実施例１に係る光半導体素子の製造工程の一例を示す断面図である。 実施例１に係る光半導体素子の変形例を示す上面図である。 実施例１に係る光半導体素子の変形例を示す断面図である。 実施例１に係る光半導体素子の変形例を示す下面図である。 実施例１に係る光半導体素子の変形例を示す断面図である。 実施例２に係る発光装置の上面図である。 実施例２に係る発光装置の断面図である。 実施例２に係る光半導体素子の変形例を示す上面図である。 実施例３に係る光半導体素子を示す上面図である。 実施例３に係る光半導体素子を示す断面図である。 実施例３に係る光半導体素子の製造工程の一例を示す上面図である。 実施例３に係る光半導体素子の製造工程の一例を示す上面図である。 実施例４に係る光半導体素子を示す上面図である。 実施例４に係る光半導体素子を示す上面図である。 実施例４に係る光半導体素子を示す上面図である。 実施例５に係る発光装置の上面図である。 実施例５に係る発光装置の断面図である。 実施例５に係る半導体チップの断面図である。 実施例５に係る半導体構造層の上面図である。
以下に本発明の実施例を詳細に説明する。なお、以下の説明及び添付図面において、実質的に同一又は等価な部分には同一の参照符号を付している。また、添付図面の上面図において、明確さのため構成要素の一部に適宜ハッチングを施して示している。
図１、図２Ａ及び図２Ｂを参照しつつ、本実施例に係る発光装置１０の構成について説明する。発光装置１０は、本発明の光半導体素子１１を含む。図１は、発光装置１０の構成を示す上面図である。図２Ａは、発光装置１０の図１中の２Ａ－２Ａ線に沿った断面図である。図１において、説明のため、構成要素の一部にハッチングを施して示している。
まず、光半導体素子１１の構成について説明する。サブマウント１２は、搭載面を有する平板状の基板である。サブマウント１２には、例えば、アルミナ、ＡｌＮセラミック等の基板が用いられる。本実施例において、サブマウント１２は熱伝導性の高いＡｌＮセラミックである場合について説明する。
図２Ａに示すように、サブマウント電極１３は、サブマウント１２の搭載面上に形成された電極パターンである。図１に示すように、サブマウント電極１３は、上面視において矩形形状を有している。例えば、サブマウント電極１３は、Ｔｉ、Ｐｔ、Ａｕ、Ｐｄ等の金属からなる。
図２Ａに示すように、接合層１５は、サブマウント電極１３上に形成された導電性の接合材である。例えば、接合層１５として、導電ペースト、はんだ材料、焼結性Ａｇ粒子ペースト、異方性導電性ペースト等の導電性の材料を用いることができる。本実施例において、例えば、接合層１５はＡｕＳｎである。
チップ電極１７は、接合層１５上に設けられた電極パターンである。すなわち、チップ電極１７は、接合層１５を介してサブマウント電極１３に接合されている。例えば、チップ電極１７は、Ｔｉ、Ａｌ、Ａｕ、Ｎｉ等の金属を組み合わせて形成されてもよく、他にＰｔ、Ｗ、Ｐｄ等の金属が用いられて形成されてもよい。
図１において、接合層１５及びチップ電極１７についてハッチングを施して示している。図１に示すように、チップ電極１７は、上面視において、サブマウント電極１３の
四隅を除いて、サブマウント電極１３に合致する形状であって、当該四隅に対応する角部が欠けている形状を有している。換言すれば、チップ電極１７は、四隅が欠けている点を除いては、サブマウント電極１３に合致する平面形状を有している。また、サブマウント電極は１３は、当該四隅を除いてチップ電極１７に合致して接合されている。
素子基板１８は、平板状の基板であり、図２Ａに示すように、チップ電極１７上に形成されている。例えば、素子基板１８は、サファイア、ＳｉＣ、ＡｌＮ等の可視光に対して透光性を有する基板である。例えば、素子基板１８は、チップ電極１７に接続されたスルーホール（図示せず）を有していてもよい。なお、素子基板１８は、ＩＴＯ等の導電性を有する基板であってもよく、複数の層からなる基板であってもよい。
半導体構造層１９は、素子基板１８上に形成されている。半導体構造層１９は、ｐ型半導体層１９Ａ、活性層１９Ｂ及びｎ型半導体層１９Ｃがこの順に素子基板１８上に積層されて構成されている。光半導体素子１１において、発光層１９Ｂからの光は、ｎ型半導体層１０Ｃの上面から出射される。すなわち、ｎ型半導体層１９Ｃの上面が光出射面となる。
発光層１９Ｂから出射される出射光の波長は、半導体構造層１９の材料及び組成に応じた波長となる。例えば、発光層１９Ｂからの出射光の波長は、赤外領域の波長であってもよく、深紫外領域の波長であってもよい。
図２Ａに示すように、チップ電極１７、素子基板１８及び半導体構造層１９は、半導体チップ２０を構成している。光半導体素子１１は、サブマウント電極１３上に接合層１５を介して接合された半導体チップ２０を有している。本実施例において、半導体チップ２０は、シンフィルム（Thin-film）型の貼り合わせ構造（又はメタルボンディング構造（ＭＢ構造））を有する素子である。
給電接着剤２１は、サブマウント１２の搭載面と反対側の面に形成され、導電性を有する接着剤である。給電接着剤２１は、例えば、ＡｕＳｎ等の導電性の材料からなる。パッケージ基板２２は、ＬＥＤ等の素子が実装され得る実装面を有している。パッケージ基板２２は、例えば、ＡｌＮ又はアルミナ等のセラミック基板である。また、パッケージ基板２２には、ガラスエポキシ基板等の基板が用いられてもよい。このように、光半導体素子１１は、給電接着剤２１を介してパッケージ基板２１上に実装されている。
通電パッド２３Ａ及び２３Ｂは、パッケージ基板２２の実装面に設けられた電極であり、外部回路に接続されて電流供給を受ける接続電極である。通電パッド２３Ａは、サブマウント１２に設けられた配線（図示せず）を介して、サブマウント電極１３に電気的に接続されている。従って、通電パッド２３Ａは、サブマウント電極１３、接合層１５、及びチップ電極１７を介して、ｐ型半導体層１９Ａに電気的に接続されている。通電パッド２３Ｂは、ボンディングワイヤ２４を介してｎ型半導体層１９Ｃに電気的に接続されている。
リフレクタ２５は、パッケージ基板２２上に設けられた枠体である。リフレクタ２５は、内壁２５Ａを有している。例えば、内壁２５Ａは、パッケージ基板２２の上面から離間する方向に広がる逆角錐台の側面の形状を有している。パッケージ基板２２の上面及び内壁２５Ａによって、逆角錐台形状のキャビティ２６が形成されている。すなわち、光半導体素子１１は、キャビティ２６内に収容されてパッケージ化されている。例えば、リフレクタ２５にはパッケージ基板２２と一体となったセラミックを用いる。
図２Ｂは、図２Ａの破線で囲まれた部分２Ｂの拡大図である。上述したように、サブマウント電極１３は、接合層１５を介してチップ電極１７と接合されている。また、チップ電極１７は、サブマウント電極の四隅に対応する角部が欠けている形状を有している。従って、サブマウント電極１３は、当該四隅において、チップ電極１７から露出している部分である露出面１３Ｓを有している。
図２Ｂに示すように、接合層１５は、サブマウント電極１３の露出面１３Ｓまで延在している。本実施例において、接合層１５は、露出面１３Ｓの全体を覆うように延在している。また、図１に示すように、接合層１５は、サブマウント電極１３の四隅の全ての露出面１３Ｓまで延在している。
図３Ａ～図５Ｂを参照しつつ、光半導体素子１１の製造方法の一例について説明する。図３Ａは、半導体チップ２０の上面図である。図３Ｂは、図３Ａの３Ｂ－３Ｂ線に沿った断面図である。
図３Ａ及び図３Ｂに示すように、半導体チップ２０は、最上面に半導体構造層１９、その下層に素子基板１８、さらにその下層にチップ電極１７が形成されて構成されている。図３Ａに示すように、チップ電極１７は、矩形形状の四つの角部が欠けている形状を有している。
例えば、半導体構造層１９は、素子基板１８とは別の基板である成長基板上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）等の方法によってｎ型半導体層１９Ｃ、発光層１９Ｂ及びｐ型半導体層１９Ａを成長させ、当該成長させた半導体層を素子基板１８に接合させ、成長基板を除去して形成される。
素子基板１８の、半導体構造層１９が接合された面と反対側の面には、金属の蒸着、リソグラフィー、スパッタ、エッチング等のプロセスを経て電極パターンが形成されてチップ電極１７が形成される。
図４Ａは、サブマウント１２、サブマウント電極１３及びサブマウント電極１３上に配置されたダイアタッチ材（ＤＡ材）１５Ｌを示す上面図である。図４Ｂは、図４Ａの４Ｂ－４Ｂ線に沿った断面図である。
ＤＡ材１５Ｌは、上述したように、導電ペースト、はんだ材料等の導電性の材料であり、本実施例では、ＡｕＳｎを例に説明する。ＤＡ材１５Ｌは、例えばディスペンスを用いてサブマウント電極１３の中央部分に配置される。例えば、ＤＡ材１５Ｌの適切な吐出量は、所望の接合層１５の厚さ及びサブマウント電極１３の面積から算出した体積とすることができる。例えば、接合層１５の厚さが約１０－２０μｍとなるようにＤＡ材の体積を算出する。
ＤＡ材１５Ｌが配置される位置は、サブマウント電極１３の四隅から最も遠い位置であって、当該四隅からの距離が同等である位置を中心とすることが好ましい。また、ＤＡ材１５Ｌは、球状の形状を有するように配置することが好ましい。このように配置することで、ＤＡ材１５Ｌが広がる際に空気を巻き込み難く、接合層１５にボイド等の未接合部が発生し難くなる。
その後、サブマウント電極１３上に半導体チップ２０をチップ電極１７がＤＡ材１５Ｌと接する向きに載せる。このとき、サブマウント電極１３とチップ電極１７とが、サブマウント電極１３の四隅を除いて合致するように半導体チップ２０が載置する。
ＤＡ材１５Ｌを配置後、半導体チップ２０の、ＤＡ材１５Ｌの中央に相当する位置に荷重をかけると、ＤＡ材１５Ｌがサブマウント電極１３及びチップ電極１７に沿って濡れ広がる。ＤＡ材１５Ｌに均等に荷重がかかると、ＤＡ材１５Ｌは、サブマウント電極１３の四隅まで広がる。このようにサブマウント電極１３とチップ電極１７とを、ＤＡ材１５Ｌを介して接合させる。
図５Ａは、サブマウント電極１３にチップ電極１７を接合させた状態の上面図である。図５Ｂは、図５Ａの５Ｂ－５Ｂ線に沿った断面図である。当該接合後、ＤＡ材１５Ｌがサブマウント電極１３の四隅まで広がったか否かの判定を行う。具体的には、サブマウント電極１３がチップ電極１７から露出している露出面１３Ｓまで、ＤＡ材１５Ｌが延在しているか否かを判定する。
当該判定の際に、当該四隅の全ての露出面１３ＳまでＤＡ材１５Ｌが延在しているものを合格とする。当該四隅の４つの露出面１３Ｓのうち、いずれか１以上において、ＤＡ材１５Ｌが延在していない場合には不合格とする。
例えば、当該判定は、目視確認によって行われる。本実施例のように、半導体構造層１９及び素子基板１８が可視光に対して透光性を有する場合には、図５Ａに示すように、半導体構造層１９及び素子基板１８を介して、ＤＡ材１５Ｌが露出面１３Ｓまで延在しているか否かを確認することができる。
例えば、当該判定は、目視確認以外の方法によって行われてもよい。例えば、可視光以外の波長領域の光を検査光として用いて、露出面１３ＳまでＤＡ材１５Ｌが延在しているか否かの判定を行ってもよい。この場合、半導体構造層１９及び素子基板１８は、当該検査光に対して透光性を有していればよい。その後、合格したもの（合格品）をリフロー炉で硬化させて接合層１５を有する光半導体素子１１を作製する。
当該判定の合格品は、ＤＡ材１５Ｌがサブマウント電極１３とチップ電極１７との間で、より均一な厚みでムラなく広がっているといえる。従って合格品は、ボイド等の発生が抑制され、サブマウント電極１３とチップ電極１７との未接合部の発生が抑制されている。また、当該合格品は、ＤＡ材１５Ｌの平坦性が確保できているといえる。
図６Ａ及び図６Ｂを参照しつつ、光半導体素子１１における接合層１５がサブマウント電極１３の露出面１３Ｓに延在する態様の他の例について説明する。図６Ａは、光半導体素子１１の上面図である。図６Ｂは、図６Ａの６Ｂ－６Ｂ線に沿った断面図である。
図６Ａにおいて、接合層１５は、露出面１３Ｓの一部を覆っている。露出面１３Ｓの他の部分は、接合層１５から露出している。図６Ｂを参照すると、接合層１５は、サブマウント電極１３のチップ電極１７との間に延在し、さらに露出面１３Ｓ上をサブマウント電極１３の端部に向かって延在しているが、当該端部までは到達していない。
このように、接合層１５は、当該四隅の全ての露出面１３Ｓの各々に部分的に延在していてもよい。より詳細には、光半導体素子１１において、接着層１５は、露出面１３Ｓの全体に延在しているか、部分的に延在しているかに関わらず、四隅の全てに延在していればよい。
従って、四隅のうちのいくつかの露出面１３Ｓにおいては接着層１５が全体的に延在し、残りの露出面１３Ｓでは部分的に延在していてもよい。なお、四隅の全ての露出面１３Ｓにおいて全体的に延在しているか、四隅の全ての露出面１３Ｓにおいて部分的に延在していることがより好ましい。
さらに、部分的に延在している場合には、延在している程度、すなわち接着層１５のチップ電極１７からのはみ出し量が、四隅の全てについて同等であることが好ましい。すなわち、接着層１５は、四隅の全ての露出面１３Ｓに均等に延在していることが好ましい。
なお、露出面１３ＳへのＤＡ材１５Ｌの広がり易さの程度は、ＤＡ材１５Ｌとして用いる材料の製造時における表面張力、粘度等の性質によっても異なる。当該性質も考慮して、露出面１３Ｓに延在する接着層１５について許容される態様を決定することが好ましい。
以上、説明したように、本実施例の発光装置１０の光半導体素子１１は、矩形形状のサブマウント電極１３と、半導体チップ２０のチップ電極１７とが接合層１５を介して接合されている構成を有している。チップ電極１７は、サブマウント電極１３の四隅を除いて、サブマウント電極１３に合致する形状であって、当該四隅に対応する角部が欠けている形状を有している。
サブマウント電極１３は、当該四隅において、チップ電極１７から露出している部分である露出面１３Ｓを有している。接合層１５は、当該四隅の全ての露出面１３Ｓまで延在している。従って、サブマウント電極１３とチップ電極１７とは、接合層１５によってボイドの発生や不均一な広がりが抑制されて、未接合部が少ない状態で接合されている。従って、サブマウント電極１３及びチップ電極１７を流れる電流の電流密度がより均一である。また、ボイド等の未接合部によってサブマウント１２による熱伝導が妨げられることが少なく、放熱効率が高い。よって、発光効率の低下速度が抑制された長寿命の光半導体素子１１及びこれを用いた発光装置１０を提供することができる。
また、接合層１５が当該四隅の全ての露出面１３Ｓまで延在している構成によって、接合層１５の平坦性を確保することができ、サブマウント１２に半導体チップ２０を精度良く平行に実装することができる。従って、発光装置１０の設計通りに出射光を取り出すことができ、目的の発光出力を得ることができる。このように、本実施例によれば、光半導体チップとサブマウントとの間の未接合部が少なく、放熱効率が高く長寿命の光半導体素子を提供することができる。
［変形例］
図６Ｃは、本実施例の変形例である光半導体素子１１Ｒの下面図である。図６Ｄは、図６Ｃの６Ｄ－６Ｄ線に沿った断面図であり、サブマウント１２を最下層として示している。
光半導体素子１１Ｒは、チップ電極１７、接合層１５及びサブマウント電極１３について光半導体素子１１とは異なる構成を有しており、その余の点については同様に構成されている。
光半導体素子１１Ｒは、全体として矩形形状のチップ電極１７Ｒと、チップ電極１７Ｒの四隅を除いてチップ電極１７Ｒに合致する形状であって、当該四隅に対応する角部が欠けているサブマウント電極１３Ｒと、を有している。そして、接合層１５は、チップ電極１７Ｒがサブマウント電極１３Ｒから露出している露出面１７Ｓまで延在している。
この場合、サブマウント１２は検査光に対して透光性を有する基板とする。一方、素子基板１８については、検査光に対して透光性を有していなくともよい。
この構成によれば、接合層１５が全ての露出面１７Ｓまで延在しているか否かの判定をサブマウント１２側から行うことが可能である。従って、光半導体素子１１と同様に、ボイド等の未接合部の発生を抑制できる。
図７及び図８を参照しつつ、本実施例に係る発光装置３０の構成について説明する。本実施例の図面において、実施例１の場合と実質的に同一又は等価な部分には同一の参照符号を付し、説明を省略している。
発光装置３０は、本発明の光半導体素子３１を含む。図７は、発光装置３０の構成を示す上面図である。図８は、発光装置３０の図７中の８－８線に沿った断面図である。まず、光半導体素子３１の構成について説明する。
サブマウント１２は、実施例１の場合と同様に、搭載面を有する平板状の基板であり、光半導体素子３１の外部回路に接続されている。図８に示すように、サブマウント電極３３は、サブマウント１２の搭載面上に形成された電極パターンであり、例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｐｄ等の金属からなる。サブマウント電極３３は、２つのサブマウント電極片３３Ａ１及び３３Ａ２を有している。
図７に示すように、サブマウント電極片３３Ａ１及び３３Ａ２は、各々が矩形形状を有し、互いに離間して配置されている。サブマウント電極３３の外縁３３Ｅは、サブマウント電極片の各々の外周のうち、当該配置されているサブマウント電極片３３Ａ１及び３３Ａ２の全体の外周に相当する部分を繋いだ直線によって画定され、矩形形状を有している。すなわち、サブマウント電極３３は全体として矩形形状を有している。
接合層３５は、サブマウント電極３３上に形成された導電性の接合材である。接合層３５として、例えば、導電ペースト、はんだ材料等の実施例１の接合層１５と同様の導電性の材料を用いることができる。本実施例において、接合層３５としてＡｕＳｎ用いた例について説明する。接合層３５は、サブマウント電極片３３Ａ１上及びサブマウント電極片３３Ａ２上にそれぞれ形成されている。
チップ電極３７は、接合層３５上に設けられた電極パターンである。チップ電極３７は、接合層３５を介してサブマウント電極３３に接合されている。チップ電極３７は、２つのチップ電極片３７Ｂ１及び３７Ｂ２を有している。チップ電極片３７Ｂ１及び３７Ｂ２は、サブマウント電極３３の四隅、すなわちサブマウント電極３３の外縁３３Ｅの四隅を除いて、各々が対応するサブマウント電極片３３Ａ１及び３３Ａ２に合致する形状及び配置を有し、サブマウント電極３３の四隅に対応する角部が欠けている。２つのサブマウント電極片３３Ａ１及び３３Ａ２と、２つのチップ電極片３７Ｂ１及び３７Ｂ２とは、互いに合致して接合されている。
２つのサブマウント電極片３３Ａ１及び３３Ａ２は、サブマウント電極３３の四隅、すなわち外縁３３Ｅの四隅に対応する４つの角部において露出面３３Ｓを有している。図７に示すように、当該４つの全ての露出面３３Ｓまで接合層３５が延在している。例えば図８に示すように、接合層３５は、サブマウント電極片３３Ａ２が有する２つの露出面３３Ｓの全体を覆うように延在している。
半導体構造層１９は、チップ電極３７上に設けられている。すなわち、チップ電極３７は、半導体構造層１９上に形成された電極パターンである。半導体構造層１９は、ｐ型半導体層１９Ａ、活性層１９Ｂ及びｎ型半導体層１９Ｃがこの順に積層されてチップ電極３７上に配されている。上記したように、半導体構造層１９の材料及び組成に応じた波長の出射光が発光層１９Ｂから出射される。
素子基板３８は、半導体構造層１９上に設けられている。素子基板３８は、半導体構造層１９の成長基板である。素子基板３８は、サファイア、ＳｉＣ、ＡｌＮ等の可視光に対して透光性を有する基板である。本実施例では、素子基板３８としてＡｌＮ単結晶基板を使用している例について示している。図８に示すように、チップ電極３７、半導体構造層１９及び素子基板３８は、半導体チップ４０を構成している。
光半導体素子３１は、実施例１の場合と同様に、給電接着剤２１を介してパッケージ基板２２上に実装されている。通電パッド２３は、パッケージ基板２２の実装面に設けられ外部回路に接続された接続電極である。実施例１の場合と同様に、リフレクタ２５がパッケージ基板２２上に設けられ、光半導体素子３１はキャビティ２６内に収容されてパッケージ化されている。
なお、本実施例では、光半導体素子３１が、素子基板３８に半導体構造層１９を成長させた半導体チップ４０を反転実装したフリップチップタイプのＬＥＤ素子である例について示している。
上述したように、チップ電極３７は、チップ電極片３７Ｂ１及び３７Ｂ２に分かれている。従って、チップ電極片３７Ｂ１及び３７Ｂ２の一方をｐ型半導体層１９Ａに電気的に接続し、他方をｎ型半導体層１９Ｃに電気的に接続することができる。
例えば通電パッド２３を、チップ電極片３７Ｂ１及びこれに接合されたサブマウント電極片３３Ａ１に電気的に接続された接続電極と、チップ電極片３７Ｂ２及びこれに接合されたサブマウント電極片３３Ａ２に電気的に接続された接続電極（図示せず）の２系統の接続電極を有するように設けることで、フリップチップタイプの光半導体素子に通電することができる。
このように、本実施例によれば、サブマウント電極３３及びチップ電極３７が夫々２つの電極片を有する場合であっても、サブマウント電極３３の外縁３３Ｅの四隅において、チップ電極３７露出面３３Ｓを有する構成とすることができる。
そして、露出面３３Ｓまで接合層３５が延在している構成とすることで、ボイドの発生の少ない光半導体素子３１を提供することができる。従って、電流密度が均一で放熱効率が良好であり長寿命の光半導体素子及びこれを用いた発光装置を提供することができる。
さらに、半導体チップ４０を実装する際のサブマウント１２に対する平行度も確保することができ、設計通りの配光特性及び発光出力が得られる光半導体素子及びこれを用いた発光装置を提供することができる。
図９は、本実施例の光半導体素子３１の変形例である光半導体素子３１Ｖ１の上面図である。図９に示すように、サブマウント電極３３は、２つのサブマウント電極片３３Ａ１及び３３Ａ２を有している。
チップ電極３７は、当該２つのサブマウント電極片の各々の四隅を除いて、対応するサブマウント電極片３３Ａ１及び３３Ａ２に合致する形状及び配置を有し、２つのサブマウント電極片の各々の四隅に対応する角部が欠けている２つのチップ電極片３７Ｂ１及び３７Ｂ２を有している。２つのサブマウント電極片３３Ａ１及び３３Ａ２は、各々の四隅において露出面３３Ｓを有し、当該各々の四隅の全ての露出面３３Ｓまで接合層３５が延在している。
光半導体素子３１Ｖ１において、サブマウント電極片３３Ａ１とチップ電極３７Ｂ１との間の接合層３５、及びサブマウント電極片３３Ａ２とチップ電極３７Ｂ２との間の接合層３５の各々について未接合部の発生がより確実に抑制された構成とすることができる。
図１０～図１２Ｂを参照しつつ、実施例３の発光装置について説明する。本実施例において、光半導体素子４１が、実施例２と同様にパッケージ基板２２上に実装されている。以下、光半導体素子４１の構成について説明する。図１０は、光半導体素子４１の上面図である。図１１は、図１０の１１－１１線に沿った断面図である。
図１０に示すように、サブマウント電極３３は、第１乃至第ｎ（ｎ≧２）のサブマウント電極片３３Ａ１～３３Ａｎ（以下、単に「サブマウント電極片」とも称する）を有している。サブマウント電極片３３Ａ１～３３Ａｎは、各々がストライプ形状（短冊形状）を有し、互いに離間して配置されている。より詳細には、サブマウント電極片の各々は、互いに平行に整列されて配置されている。
図１０に示すように、サブマウント電極３３の外縁３３Ｅは、サブマウント電極片の各々の外周のうち、当該配置されているサブマウント電極片３３Ａ１～３３Ａｎの全体の外周に相当する部分を繋いだ直線によって画定され、矩形形状を有している。すなわち、サブマウント電極３３は全体として矩形形状を有している。
接合層３５は、サブマウント電極３３上に形成された導電性の接合材である。接合層３５として、導電ペースト、はんだ材料等の導電性の材料を用いることができる。本実施例において、接合層３５がＡｕＳｎである例について説明する。
接合層３５は、サブマウント電極片３３Ａ１～３３Ａｎの各々に沿って形成されている。また、図１１に示すように、接合層３５は、サブマウント電極３３Ａｎの両端部まで延在している。
チップ電極３７は、接合層３５上に設けられた電極パターンである。チップ電極３７は、接合層３５を介してサブマウント電極３３に接合されている。チップ電極３７は、第１乃至第ｎのチップ電極片３７Ｂ１～３７Ｂｎ（以下、単に「チップ電極片」とも称する）からなる。明確さのため、図１０において、チップ電極片及び接合層３５にハッチングを施して示している。
図１０に示すように、チップ電極片３７Ｂ１～３７Ｂｎの各々は、サブマウント電極３３の外縁３３Ｅの四隅を除いて、対応するサブマウント電極片に合致する形状及び配置を有し、第１及び第ｎのサブマウント電極片の両端部に対応する端部が欠けている。
当該四隅を除いて、サブマウント電極片の各々と、チップ電極片の各々とが互いに合致して接合層３５を介して接合されている。第１及び第ｎのサブマウント電極片は、各々の両端部においてチップ電極から露出した部分である露出面３３Ｓを有し、全ての露出面３３Ｓまで接合層３５が延在している。
半導体構造層１９及び素子基板３８は、実施例２の場合と同様に構成されている。チップ電極３７、半導体構造層１９及び素子基板３８は、半導体チップ４２を構成している。
図１２Ａ及び図１２Ｂを参照しつつ、光半導体素子４１の製造方法の一例について説明する。図１２Ａは、サブマウント１２、サブマウント電極３３及びサブマウント電極３３上に配置されたダイアタッチ材（ＤＡ材）３５Ｌを示す上面図である。光半導体素子３１の接合層３５を形成するＤＡ材１５Ｌと同様の材料であり、導電性を有しかつ製造時に流動性を有する材料であることが好ましく、例えばＡｕＳｎを用いる。
図１２Ａに示すように、ＤＡ材３５Ｌは、サブマウント電極３３のサブマウント電極片３３Ａ１～３３Ａｎの各々の中央に配置される。例えばＤＡ材３５Ｌは、ストライプ形状を有するサブマウント電極片の各々の両端部からの距離が同等である位置を中心として配置される。このように配置することで、ＤＡ材３５Ｌが広がる際に空気を巻き込み難く、接合層３５にボイド等の未接合部が発生し難くなる。
図１２Ｂは、半導体チップ４２の上面図である。図１２Ｂに示すように、チップ電極３７は、チップ電極片３７Ｂ１～３７Ｂｎを有する電極パターンとして形成される。チップ電極片の各々は、サブマウント電極３３と接合した際に、上記したようにサブマウント電極３３に合致する形状及び配置で形成される。説明のため、図１２Ｂ中に、サブマウント電極３３の外縁３３Ｅに相当する形状及び位置を示している。
ＤＡ材３５Ｌが配置されたサブマウント電極３３上に、半導体チップ４２をチップ電極３７がＤＡ材３５Ｌと接する向きに載せる。その際に、サブマウント電極片の各々の両端部を除いて、サブマウント電極片３３Ａ１～３３Ａｎの各々と、対応するチップ電極片３７Ｂ１～３７Ｂｎの各々とが、合致して接合されるようにアライメントされて載置されることが好ましい。
半導体チップ４２を載置後、サブマウント電極３３の外縁３３Ｅの中心に相当する位置に荷重をかける。このように荷重をかけると、ＤＡ材３５Ｌがサブマウント電極片の各々及びチップ電極片の各々に沿って濡れ広がる。
半導体チップ４２に荷重をかけた後、ＤＡ材３５Ｌが全ての露出面３３Ｓまで延在しているか否かの判定を行う。例えば、当該判定は、目視確認によって行われる。また、当該判定は、例えば素子基板３８及び半導体構造層１９に対して透過性を有する波長領域の検査光を用いた検査装置によって行われてもよい。
当該判定において、サブマウント電極片３３Ａ１及び３３Ａｎの全ての露出面３３ＳまでＤＡ材３５Ｌが延在しているものが合格となる。当該全ての露出面３３Ｓのうち、いずれか１以上において、ＤＡ材３５Ｌが延在していない場合には、不合格となる。
但し、さらに詳細な判定基準を設けても良い。例えば、全ての露出面３３Ｓの各々において、ＤＡ材３５Ｌが全体に亘って延在している場合に合格とし、当該全ての露出面３３Ｓのうちいずれか１以上において、当該露出面３３Ｓの一部分までしかＤＡ材３５Ｌが延在していない場合に不合格としてもよい。さらに、露出面３３ＳにＤＡ材３５Ｌが延在している程度（はみ出し量）が全ての露出面３３Ｓの間で均等であるか否かによって当該判定を行っても良い。
その後、合格品をリフロー炉で加熱し、ＤＡ材３５Ｌを硬化させて接合層３５とし、光半導体素子３１を完成させる。当該判定の合格品は、ＤＡ材３５Ｌがサブマウント電極３３とチップ電極３７との間で、より均一な厚みでムラなく広がり、ボイド等の、サブマウント電極３３とチップ電極３７との未接合部の発生が抑制されている。また、当該合格品は、ＤＡ材３５Ｌの平坦性が確保できているといえる。
以上、説明したように、本実施例によれば、サブマウント電極３３及びチップ電極３７が夫々複数の電極片を有する場合であっても、サブマウント電極３３の四隅において、チップ電極３７露出面３３Ｓを有する構成とすることができる。
より詳細には、ストライプ形状を有するサブマウント電極片３３Ａ１～３３Ａｎを有するサブマウント電極３３の外縁３３Ｅの四隅を除いて、各々が対応するサブマウント電極片に合致する形状及び配置を有し、第１及び第ｎのサブマウント電極片の両端部に対応する端部が欠けている、第１～第ｎのチップ電極片を設ける構成とすることができる。
そして、第１及び第ｎのサブマウント電極片の両端部における露出面３３Ｓまで接合層３５が延在している構成とすることで、ボイド等の未接合部の発生が抑制された光半導体素子４１を提供することができる。従って、電流密度が均一で放熱効率が良好であり長寿命の光半導体素子及びこれを用いた発光装置を提供することができる。
さらに、半導体チップ４０を実装する際のサブマウント１２に対する平行度も確保することができ、設計通りの配光特性及び発光出力が得られる光半導体素子及びこれを用いた発光装置を提供することができる。
図１３～図１４Ｂを参照しつつ、実施例４の発光装置について説明する。本実施例において、光半導体素子４３が、実施例２及び実施例３と同様にパッケージ基板２２上に実装されている。光半導体素子４３は、チップ電極片３７Ｂ１～３７Ｂｎの構成を除いては、実施例３の光半導体素子４１と同様に構成されている。以下、光半導体素子４３の構成について説明する。
図１３は、光半導体素子４３の上面図である。サブマウント電極３３は、実施例３と同様に、各々がストライプ形状（短冊形状）を有し、互いに離間して配置されているサブマウント電極片３３Ａ１～３３Ａｎを有している。接合層３５は、サブマウント電極片３３Ａ１～３３Ａｎの各々に沿って形成されている。チップ電極３７は、接合層３５を介してサブマウント電極３３に接合されており、チップ電極片３７Ｂ１～３７Ｂｎを有している。
図１３に示すように、チップ電極片３７Ｂ１～３７Ｂｎの各々は、サブマウント電極３３Ａ１～３３Ａｎの各々の両端部を除いて、対応するサブマウント電極片に合致する形状及び配置を有し、対応するサブマウント電極片の両端部に対応する端部が欠けている。すなわち、第１及び第ｎのチップ電極片３７以外のチップ電極片についても、各々が対応するサブマウント電極片の両端部に対応する端部が欠けている。
当該両端部を除いて、サブマウント電極片３３Ａ１～３３Ａｎの各々と、チップ電極片３７Ｂ１～３７Ｂｎの各々とが互いに合致して接合層３５を介して接合されている。サブマウント電極片の各々は、両端部においてチップ電極から露出した部分である露出面３３Ｓを有し、全ての露出面３３Ｓまで接合層３５が延在している。
このように、チップ電極片の各々が、サブマウント電極片の各々の両端部に対応する端部が欠けており、サブマウント電極片の各々が両端部において露出面３３Ｓを有する構成とすることができる。従って、サブマウント電極片の各々と対応するチップ電極片の各々との間の接合層３５においてボイド等の未接合部の発生が抑制された光半導体素子４３を提供することができる。
光半導体素子４３において、接着層３５は、露出面３３Ｓの全体に延在しているか、部分的に延在しているかに関わらず、サブマウント電極３３の四隅の全てに延在していればよい。また、ストライプ形状を有する全てのサブマウント電極片の各々の両端部の露出面３３Ｓについても、露出面３３Ｓの全体に延在しているか、部分的に延在しているかに関わらず、接着層３５が延在していればよい。
従って、全てのサブマウント電極片の各々の両端部のうちのいくつかの露出面３３Ｓにおいては接着層３５が全体的に延在し、残りの露出面３３Ｓでは部分的に延在していてもよい。なお、全ての露出面３３Ｓにおいて全体的に延在しているか、又は全ての露出面３３Ｓにおいて部分的に延在していることがより好ましい。
図１４Ａ及び図１４Ｂを参照し、光半導体素子４３の製造時における、ＤＡ材３５Ｌが全ての露出面３３Ｓまで延在しているか否かの判定について説明する。図１４Ａは、サブマウント電極３３上にチップ電極３７を、ＤＡ材３５Ｌを介して接合させた状態の一例を示す上面図である。
図１４Ａにおいて、サブマウント電極片３３Ａ１～３３Ａｎの全ての両端部において、チップ電極３７Ｂ１～３７Ｂｎから露出した部分である露出面３３ＳまでＤＡ材３５Ｌが延在している。すなわち、サブマウント電極３３の四隅の全てにおいて露出面３３ＳまでＤＡ材３５Ｌが延在している。従って、この場合は製造時の判定において原則として合格となる。
但し、図１４Ａにおいて、サブマウント電極片の各々の両端部のうち、一方の側の端部（図１４Ａ中、破線で囲まれた部分Ｌ）では、露出面３３Ｓの全体に亘ってＤＡ材３５Ｌが延在している。サブマウント電極片の各々の他方の側の端部（図１４Ａ中、破線で囲まれた部分Ｒ）では、露出面３３Ｓの一部の領域までＤＡ材３５Ｌが延在し、他の領域では露出面３３ＳがＤＡ材３５Ｌから露出している。
このように、露出面３３ＳにＤＡ材３５Ｌが延在している程度に偏りがある場合、すなわち、ＤＡ材３５Ｌのチップ電極３７からのはみ出し量が不均一である場合、チップ電極３７は、当該はみ出し量が均一である場合よりも、サブマウント電極３３に対して、サブマウント電極のストライプ形状の長辺方向に傾いて接合されていると考えることもできる。従って、ＤＡ材３５Ｌの広がりが均一でなく、ボイド等が発生している可能性があると考えられる。このような場合に不合格と判定するという判定基準を設定してもよい。
図１４Ｂは、サブマウント電極３３上にチップ電極３７を、ＤＡ材３５Ｌを介して接合させた状態の他の例を示す上面図である。図１４Ｂにおいて、サブマウント電極片３３Ａ１～３３Ａｎの全ての両端部において、露出面３３ＳまでＤＡ材３５Ｌが延在している。従って、図１４Ａの場合と同様に、製造時の判定において原則として合格となる。
但し、より詳細には、サブマウント電極片３３Ａ１～３３Ａｎ－１の両端部では、露出面３３Ｓの全体に亘ってＤＡ材３５Ｌが延在している。一方、第ｎのサブマウント電極片３３Ａｎの両端部では、露出面３３Ｓの一部の領域までＤＡ材３５Ｌが延在し、その他の領域においては、露出面３３ＳがＤＡ材３５Ｌから露出している。
この場合も露出面３３ＳにＤＡ材３５Ｌが延在している程度が均等ではなく、チップ電極３７は、サブマウント１２及びサブマウント電極３３に対して、当該ストライプ形状の長辺に垂直な方向に傾いて接合されているといえる。このような場合にも、不合格と判定するという判定基準を設定してもよい。
図１５～図１８を参照しつつ、実施例５に係る発光装置５０の構成について説明する。発光装置５０は、本発明の光半導体素子５１を含む。図１５は、発光装置５０の構成を示す上面図である。図１６は、図１５の１６－１６線に沿った断面図である。
サブマウント５２は、搭載面を有し、当該搭載面上にスルーホール５２Ａ及び５２Ｂ並びに配線５３Ｃ及び５３Ｄが設けられている。スルーホール５２Ａ及び５２Ｂ内には、例えば金属メッキが施されるか又は金属が充填されて搭載面と反対側の面との間で導通がとられている。配線５３Ｃ及び５３Ｄは、スルーホール５２Ａ及び５２Ｂを介して外部回路に接続されている。
サブマウント電極５３は、図１６に示すように、サブマウント５２の搭載面上に形成された電極パターンであり、例えばＴｉ、Ｐｔ、Ａｕ、Ｐｄ等の金属からなる。サブマウント電極５３は、サブマウント電極片５３Ａ及びサブマウント側反対電極としてのサブマウント電極片５３Ｂを含む。
サブマウント電極片５３Ａは、第１乃至第ｎ（ｎ≧２）のサブマウント電極片からなる。本実施例において、ｎ＝６である場合について説明する。図１６に示すように、サブマウント電極５３Ａは、第１～第６のサブマウント電極片５３Ａ１～５３Ａ６からなる。
図１５に示すように、サブマウント電極片５３Ａ１～５３Ａ６は、各々がストライプ形状（短冊形状）を有し、互いに離間して配置されている。より詳細には、サブマウント電極片５３Ａ１～５３Ａ６は、ストライプ形状の長辺同士が互いに平行に配置されてｎ行の配列をなしている。
サブマウント電極片５３Ｂは、ストライプ形状を有し、サブマウント電極片５３Ａ１～５３Ａ６の長辺に対して垂直な向きに、サブマウント電極片５３Ａから離間して配置されている。
図１５に示すように、サブマウント電極５３Ａの外縁５３ＡＥは、サブマウント電極片の各々の外周のうち、当該配置されているサブマウント電極片５３Ａ１～５３Ａ６の全体の外周に相当する部分を繋いだ直線によって画定され、矩形形状を有している。すなわち、サブマウント電極５３Ａは全体として矩形形状を有している。
接合層５５は、接合層５５Ａ及び接合層５５Ｂを含む。接合層５５Ａは、サブマウント電極片５３Ａ１～５３Ａ６の各々に沿って形成されている。図１６に示すように、接合層５５Ａは、サブマウント電極片５３Ａの各々の両端部まで延在している。接合層５５Ｂは、サブマウント電極片５３Ｂに沿って形成されてサブマウント電極片５３Ｂの両端部まで延在している。
上記した実施例と同様に、接合層５５として、導電ペースト、はんだ材料等の導電性の材料を用いることができ、本実施例においては接合層５５がＡｕＳｎである例について説明する。
チップ電極５７は、接合層５５上に設けられた電極パターンであり、接合層５５を介してサブマウント電極５３に接合されている。チップ電極５７は、例えば、Ｔｉ、Ａｌ、Ａｕ、Ｎｉ等の金属を組み合わせて形成されてもよく、Ｐｔ、Ｗ、Ｐｄ等の金属が用いられて形成されてもよい。
チップ電極５７は、チップ電極片５７Ａ及びチップ側反対電極としてのチップ電極片５７Ｂを含む。チップ電極片５７Ａは、接合層５５Ａ上に設けられ、第１乃至第ｎ（ｎ≧２）のチップ電極片を有している。本実施例において、ｎ＝６である場合について説明する。
図１５に示すように、チップ電極５７Ａは、サブマウント電極片５３Ａ１～５３Ａ６の各々の両端を除いて、各々が対応するサブマウント電極片５３Ａに合致する形状及び配置を有し、サブマウント電極片５３Ａの各々の両端部に対応する端部が欠けている第１～第６のチップ電極片５７Ａ１～５７Ａ６を有している。
チップ電極片５７Ｂは、接合層５５Ｂ上に設けられている。例えば、チップ電極片５７Ｂは、サブマウント電極片５３Ｂの両端を除いて、サブマウント電極片５３Ｂに合致する形状及び配置を有し、サブマウント電極片５３Ｂの両端部に対応する端部が欠けている形状を有している。
そして、当該サブマウント電極片５３Ａの各々の両端部を除いて、サブマウント電極片５３Ａの各々と、チップ電極片５７Ａの各々とが互いに合致して接合層５５Ａを介して接合されている。また、サブマウント電極片５３Ｂの両端部を除いて、サブマウント電極片５３Ｂと、チップ電極片５７Ｂとが互いに合致して接合層５５Ｂを介して接合されている。
サブマウント電極片５３Ａの各々及びサブマウント電極５３Ｂは、そのストライプ形状の両端部においてチップ電極片の各々から露出している露出面５３Ｓを有している。本実施例において、接合層５５Ａはサブマウント電極片５３Ａの全ての露出面５３Ｓまで延在し、接合層５５Ｂは、サブマウント電極片５３Ｂの２つの露出面５３Ｓまで延在している。すなわち、接合層５５は全ての露出面５３まで延在している。
半導体構造層５９は、チップ電極５７上に設けられている。すなわち、チップ電極５７は、半導体構造層５９上に形成された電極パターンである。半導体構造層５９は、ｐ型（第１導電型）半導体層５９Ａ、活性層５９Ｂ及びｎ型（第２導電型）半導体層５９Ｃがこの順にチップ電極５７上に積層されて構成されている。
発光層５９Ｂから出射される出射光の波長は、半導体構造層５９の材料及び組成に応じた波長となる。本実施例においては、発光層５９Ｂから深紫外領域の波長を有する深紫外光が出射される場合について説明する。
素子基板３８は、半導体構造層５９上に設けられ、サファイア、ＳｉＣ、ＡｌＮ等の可視光に対して透光性を有する基板である。本実施例において、素子基板３８は、ＡｌＮ単結晶基板を使用している例について説明する。
図１６に示すように、素子基板３８、半導体構造層５９及びチップ電極５７は半導体チップ６０を構成している。光半導体素子５１は、素子基板３８に半導体構造層５９を成長させた半導体チップ６０を反転実装したフリップチップタイプの光半導体素子である。光半導体素子５１において、発光層５９Ｂからの光は、素子基板３８の上面から出射される。すなわち、素子基板３８の上面が光出射面となる。
光半導体素子５１は、給電接着剤６１Ａ及び６１Ｂを介してパッケージ基板２２上に実装されている。通電パッド２３Ａ及び２３Ｂは、パッケージ基板２２の実装面に設けられ外部回路に接続された接続電極である。パッケージ基板２２上にリフレクタ２５が設けられ、光半導体素子５１は、キャビティ２６内に収容されてパッケージ化されている。
図１７は、図１６中の半導体チップ６０を拡大して上下反転させた図である。ｎ型半導体層５９Ｃ、活性層５９Ｂ及びｐ型半導体層５９Ａは、素子基板３８上にこの順に形成されている。
ｎ型半導体層５９Ｃ上の一部の領域に、ｎ電極層５９ＣＬが形成されている。チップ電極片５７Ｂは、ｎ電極層５９ＣＬ上に形成されている。すなわち、チップ電極片５７Ｂは、ｎ電極層５９ＣＬを介してｎ型半導体層５９Ｃに電気的に接続されている。
ｐ型半導体層５９Ａ上の一部の領域に、ｐ電極層５９ＡＬが形成されている。チップ電極片５７Ａは、ｐ電極層５９ＡＬ上に形成されている。すなわち、チップ電極片５７Ａは、ｐ電極層５９ＡＬを介してｐ型半導体層５９Ａに電気的に接続されている。すなわち、チップ電極片５７Ａ及び５７Ｂは、半導体チップ６０におけるパッド電極である。
図１８は、半導体構造層５９のｐ電極層５９ＡＬ及びｎ電極層５９ＣＬを示す上面図である。説明のため、チップ電極５７Ａ及びチップ電極５７Ｂの形状及び配置を図１８中に破線により示している。図１５に示したように、チップ電極５７Ａは、チップ電極片５７Ａ１～５７Ａ６を含む。
図１８に示すように、ｐ電極層５９ＡＬは、チップ電極５７Ｂが設けられている側と反対側の端部において、チップ電極５７Ａに垂直な部分を有している。当該垂直な部分は、ｐ電極層５９ＡＬのチップ電極５７Ａに沿って形成されている部分の当該反対側の端部を連結している。従って、ｐ電極層５９ＡＬは、当該垂直な部分を基部とし、チップ電極５７Ａに沿って形成されている部分を櫛歯部とする櫛歯形状を有している。
また、ｎ電極層５９ＣＬは、チップ電極５７Ｂに沿って形成されている部分から、チップ電極５７Ａに対して平行に、チップ電極５７Ａの各々の間隙に伸長している部分を有している。従って、ｎ電極層５９ＣＬは、チップ電極５７Ｂに沿って形成されている部分を基部とし、当該チップ電極５７Ａの各々の間隙に伸長している部分を櫛歯部とする櫛歯形状を有している。
このように、ｐ電極層５９ＡＬとｎ電極層５９ＣＬとは、櫛歯構造をとっており、より均一な電流密度が得られる。従って、光半導体素子５１は、接合層５５が全ての露出面５３Ｓまで延在している構成を有することで、ボイド等の未接合部により当該櫛歯構造による均一な電流密度が損なわれることが抑制されている。
以上、説明したように、本実施例によれば、櫛歯構造の電極層を有する半導体構造層５９を用いて、当該櫛歯構造に対応させてサブマウント電極５３及びチップ電極５７を設け、サブマウント電極片５３Ａの各々の両端部において、接合層５５が露出面５３Ｓまで延在している光半導体素子５１を構成することができる。すなわち、当該櫛歯構造に対応したチップ電極とサブマウント電極とがボイド等の未接合部の少ない接合層５５で接合された構成とすることができる。従って、より均一な電流密度が得られ、より長寿命の光半導体素子を提供することができる。また、接合層５５の平坦性を確保することができ、設計通りの配光特性及び発光出力を得ることができる。
なお、上記の実施例において、チップ電極の所定の位置が欠けている構成について説明したが、チップ電極に覆われていない部分が導電性の接合層と接触して短絡することを防止するため、絶縁性の保護膜が設けられていてもよい。
なお、上記の実施例において示した構成は例示に過ぎず、用途等に応じて選択、組み合わせ及び変更が可能である。例えば、本発明の光半導体素子に用いるサブマウント電極及びチップ電極の形状、チップ電極が欠けている箇所の位置等の条件について、使用する半導体チップの種類等に応じて適宜選択可能である。
以上、説明したように、本発明によれば、光半導体チップ側に設けられた電極とサブマウント側に設けられた電極との間の未接合部が少なく、放熱効率が高く長寿命の光半導体素子を提供することできる。また、光半導体チップ側に設けられた電極とサブマウント側に設けられた電極との間の接合層の平坦性が高く、設計通りの配光特性及び発光出力を得ることができる光半導体素子を提供することができる。
１０、３０、５０ 発光装置
１１、３１、５１ 光半導体素子
１２、５２ サブマウント
１３、３３、５３ サブマウント電極
１３Ｓ、３３Ｓ、５３Ｓ 露出面
１５、３５、５５ 接合層
１７、３７、５７ チップ電極
１８、３８ 素子基板
１９、５９ 半導体構造層
２０、４０、６０ 半導体チップ
２１、６１Ａ、６１Ｂ 給電接着剤
２３Ａ、２３Ｂ 通電パッド
２４ ボンディングワイヤ
２５ リフレクタ
２６ キャビティ

Claims (12)

  1. 搭載面を有する平板状のサブマウントと、
    前記サブマウントの前記搭載面上に設けられ、全体として矩形形状を有するサブマウント電極と、
    素子基板、前記素子基板上に形成された半導体構造層、及び前記サブマウント電極に接合層を介して接合されたチップ電極を含む半導体チップと、を有し、
    前記チップ電極は、前記サブマウント電極の四隅に対応する角部が欠けている形状を有し、
    前記サブマウント電極は前記四隅において前記チップ電極から露出した部分である露出面を有して前記チップ電極に合致して接合され、
    前記接合層は、前記四隅の全ての前記露出面まで延在している光半導体素子。
  2. 前記サブマウント電極は、各々が矩形形状を有し、互いに離間して配置された２つのサブマウント電極片を有し、
    前記チップ電極は、前記サブマウント電極の前記四隅を除いて、各々が対応する前記サブマウント電極片に合致する形状及び配置を有し、前記サブマウント電極の前記四隅に対応する角部が欠けている２つのチップ電極片を有し、
    前記四隅を除いて、前記２つのサブマウント電極片と、前記２つのチップ電極片とが、互いに合致して接合されている、請求項１に記載の光半導体素子。
  3. 前記２つのチップ電極片の各々は、前記２つのサブマウント電極片の各々の四隅に対応する角部が欠けており、
    前記２つのサブマウント電極片の各々は、前記各々の四隅において前記露出面を有し、
    前記接合層は、前記各々の四隅の全ての前記露出面まで延在している請求項２に記載の光半導体素子。
  4. 前記サブマウント電極は、各々がストライプ形状を有し互いに離間して配置された第１乃至第ｎ（ｎ≧２）のサブマウント電極片を含み、
    前記チップ電極は、前記サブマウント電極の四隅を除いて、各々が対応する前記サブマウント電極片に合致する形状及び配置を有し、第１及び第ｎの前記サブマウント電極片の両端部に対応する端部が欠けている第１乃至第ｎのチップ電極片を有し、
    前記四隅を除いて、前記サブマウント電極片の各々と、前記チップ電極片の各々と、が互いに合致して接合されている請求項１に記載の光半導体素子。
  5. 前記サブマウント電極は、各々がストライプ形状を有し互いに離間して配置された第１乃至第ｎ（ｎ≧２）のサブマウント電極片を含み、
    前記チップ電極は、前記サブマウント電極片の各々の端部を除いて、各々が対応する前記サブマウント電極片に合致する形状及び配置を有し、前記サブマウント電極片の各々の両端部に対応する端部が欠けている第１乃至第ｎのチップ電極片を有し、
    前記サブマウント電極片の各々は、前記各々の両端部において前記チップ電極片の各々から露出した部分である露出面を有し、
    前記接合層は、前記サブマウント電極片の各々の前記露出面まで延在している請求項１に記載の光半導体素子。
  6. 請求項４又は５に記載の光半導体素子であって、
    前記第１乃至第ｎのサブマウント電極片は、前記ストライプ形状の長辺同士が互いに平行に配置されてｎ行の配列をなし、
    前記半導体チップは、前記第１乃至第ｎのチップ電極片から離間して設けられたチップ側反対電極を有し、
    前記サブマウントは、前記搭載面上に、前記サブマウント電極から離間して設けられて、前記チップ側反対電極に前記接合層を介して接合されているサブマウント側反対電極を有する光半導体素子。
  7. 前記半導体構造層は、第１導電型半導体層、活性層及び第２導電型半導体層を含み、
    前記第１乃至第ｎのチップ電極片は、前記第１導電型半導体層に電気的に接続され、
    前記第１導電型半導体層は、前記第１乃至第ｎのチップ電極片の各々に対応する形状及び配置を有する櫛歯部及び前記櫛歯部の片側の端部を連結する基部からなる櫛歯状に形成された第１の電極層を有し、
    前記第２導電型半導体層は、前記チップ側反対電極に電気的に接続された基部、及び前記第１乃至第ｎのチップ電極片の間隙に伸長する櫛歯部からなる櫛歯状に形成された第２の電極層を有する請求項６に記載の光半導体素子。
  8. 前記接合層は、前記露出面の各々の全体を覆うように延在している請求項１乃至７のいずれか１項に記載の光半導体素子。
  9. 前記素子基板は、所定の波長の光に対して透光性を有する請求項１乃至８のいずれか１項に記載の光半導体素子。
  10. 前記素子基板は可視光領域の波長の光に対して透光性を有する請求項１乃至９のいずれか１項に記載の光半導体素子。
  11. 搭載面を有する平板状のサブマウントと、
    前記サブマウントの前記搭載面上に設けられたサブマウント電極と、
    素子基板、前記素子基板上に形成された半導体構造層、及び前記サブマウント電極に接合層を介して接合され、全体として矩形形状を有するチップ電極を含む半導体チップと、を有し、
    前記サブマウント電極は、前記チップ電極の四隅に対応する角部が欠けている形状を有し、
    前記チップ電極は前記四隅において前記サブマウント電極から露出した部分である露出面を有して前記サブマウント電極に合致して接合され、
    前記接合層は、前記四隅の全ての前記露出面まで延在している光半導体素子。
  12. 前記サブマウントは、所定の波長の光に対して透光性を有する請求項１１に記載の光半導体素子。
JP2018133328A 2018-07-13 2018-07-13 光半導体素子 Active JP7166818B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018133328A JP7166818B2 (ja) 2018-07-13 2018-07-13 光半導体素子
US16/509,493 US10937937B2 (en) 2018-07-13 2019-07-12 Optical semiconductor element
CN201910628136.XA CN110718616A (zh) 2018-07-13 2019-07-12 光半导体元件
EP19186106.1A EP3595022B1 (en) 2018-07-13 2019-07-12 Optical semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018133328A JP7166818B2 (ja) 2018-07-13 2018-07-13 光半導体素子

Publications (2)

Publication Number Publication Date
JP2020013820A JP2020013820A (ja) 2020-01-23
JP7166818B2 true JP7166818B2 (ja) 2022-11-08

Family

ID=67262205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018133328A Active JP7166818B2 (ja) 2018-07-13 2018-07-13 光半導体素子

Country Status (4)

Country Link
US (1) US10937937B2 (ja)
EP (1) EP3595022B1 (ja)
JP (1) JP7166818B2 (ja)
CN (1) CN110718616A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022052941A (ja) * 2020-09-24 2022-04-05 スタンレー電気株式会社 半導体発光装置及び半導体発光モジュール
DE102022204294A1 (de) 2022-05-02 2023-11-02 Robert Bosch Gesellschaft mit beschränkter Haftung Verbindungsanordnung mit einem ein Bauelement zentrierenden Schaltungsträger
WO2024034482A1 (ja) * 2022-08-10 2024-02-15 ヌヴォトンテクノロジージャパン株式会社 半導体装置、及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045079A (ja) 2003-07-23 2005-02-17 Sharp Corp 半導体発光装置
JP2005251815A (ja) 2004-03-02 2005-09-15 Toyo Commun Equip Co Ltd 表面実装部品の電極構造とその実装基板
JP2006203080A (ja) 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体発光装置及び半導体発光装置の製造方法
JP2013135012A (ja) 2011-12-26 2013-07-08 Nichia Chem Ind Ltd 発光装置
JP2015162543A (ja) 2014-02-27 2015-09-07 日信工業株式会社 回路基板および車両用ブレーキ液圧制御装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS586143A (ja) * 1981-07-02 1983-01-13 Matsushita Electronics Corp 半導体装置
US4733127A (en) * 1984-06-12 1988-03-22 Sanyo Electric Co., Ltd. Unit of arrayed light emitting diodes
DE19527209A1 (de) * 1995-07-27 1997-01-30 Philips Patentverwaltung Halbleitervorrichtung
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
DE10108081B4 (de) 2001-02-20 2006-01-12 Infineon Technologies Ag Anordnung eines Halbleiterchips auf einem Substrat
JP3772098B2 (ja) * 2001-05-15 2006-05-10 シャープ株式会社 窒化物系半導体発光装置
US7462861B2 (en) * 2004-04-28 2008-12-09 Cree, Inc. LED bonding structures and methods of fabricating LED bonding structures
JP4371956B2 (ja) * 2004-09-02 2009-11-25 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
WO2009041318A1 (ja) * 2007-09-26 2009-04-02 Nichia Corporation 発光素子及びそれを用いた発光装置
WO2009151123A1 (ja) * 2008-06-12 2009-12-17 三菱マテリアル株式会社 はんだペーストを用いた基板と被搭載物の接合方法
JP5226449B2 (ja) * 2008-10-03 2013-07-03 スタンレー電気株式会社 半導体発光装置
JP5585013B2 (ja) 2009-07-14 2014-09-10 日亜化学工業株式会社 発光装置
EP2378576A2 (en) * 2010-04-15 2011-10-19 Samsung LED Co., Ltd. Light emitting diode package, lighting apparatus having the same, and method for manufacturing light emitting diode package
US20130032810A1 (en) * 2011-08-03 2013-02-07 Bridgelux, Inc. Led on silicon substrate using zinc-sulfide as buffer layer
KR20150103562A (ko) * 2014-03-03 2015-09-11 삼성전자주식회사 형광막을 갖는 발광 소자 패키지 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045079A (ja) 2003-07-23 2005-02-17 Sharp Corp 半導体発光装置
JP2005251815A (ja) 2004-03-02 2005-09-15 Toyo Commun Equip Co Ltd 表面実装部品の電極構造とその実装基板
JP2006203080A (ja) 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体発光装置及び半導体発光装置の製造方法
JP2013135012A (ja) 2011-12-26 2013-07-08 Nichia Chem Ind Ltd 発光装置
JP2015162543A (ja) 2014-02-27 2015-09-07 日信工業株式会社 回路基板および車両用ブレーキ液圧制御装置

Also Published As

Publication number Publication date
EP3595022B1 (en) 2021-12-22
JP2020013820A (ja) 2020-01-23
US20200020838A1 (en) 2020-01-16
US10937937B2 (en) 2021-03-02
EP3595022A1 (en) 2020-01-15
CN110718616A (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
JP6400782B2 (ja) 発光素子パッケージ
JP7277557B2 (ja) 発光装置
US7491980B2 (en) Semiconductor light-emitting device mounting member, light-emitting diode constituting member using same, and light-emitting diode using same
US9847463B2 (en) Method of manufacturing light emitting device including metal patterns and cut-out section
KR102135624B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
JP5842813B2 (ja) 発光装置および発光装置の製造方法
WO2013168802A1 (ja) Ｌｅｄモジュール
WO2002089221A1 (en) Light emitting device comprising led chip
JP7166818B2 (ja) 光半導体素子
US9293663B1 (en) Light-emitting unit and semiconductor light-emitting device
US20150280093A1 (en) Light emitting device, method for manufacturing same, and body having light emitting device mounted thereon
JP2023014090A (ja) 光源装置
JP2008098296A (ja) 発光装置およびその製造方法
JP2012015437A (ja) 半導体発光装置
US20230318256A1 (en) Laser light source and method of manufacturing the same
US11398589B2 (en) Light emitting device package and light source device
JP2007329370A (ja) 発光装置および発光装置の製造方法
JP5769129B2 (ja) 発光装置及び照明装置
JP2009081349A (ja) 照明装置
JP7202869B2 (ja) 半導体装置及び半導体装置の製造方法
KR20170037907A (ko) 발광 장치
JP5891760B2 (ja) 発光装置
JP2007329369A (ja) 発光装置および発光装置の製造方法
JP6782539B2 (ja) 発光装置
KR101720285B1 (ko) 발광 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221026

R150 Certificate of patent or registration of utility model

Ref document number: 7166818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150