JP3753524B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP3753524B2 JP3753524B2 JP31974597A JP31974597A JP3753524B2 JP 3753524 B2 JP3753524 B2 JP 3753524B2 JP 31974597 A JP31974597 A JP 31974597A JP 31974597 A JP31974597 A JP 31974597A JP 3753524 B2 JP3753524 B2 JP 3753524B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- atmosphere
- soldering
- pressure
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81053—Bonding environment
- H01L2224/81054—Composition of the atmosphere
- H01L2224/81065—Composition of the atmosphere being reducing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81053—Bonding environment
- H01L2224/81054—Composition of the atmosphere
- H01L2224/81075—Composition of the atmosphere being inert
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
- H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品の製造方法に係り、特に、電子部品の製造技術に不可欠とされるソルダリング等による接合の信頼性を向上させた電子部品の製造方法に関する。
【０００２】
【従来の技術】
基板とＬＳＩ等の電子素子との接合、パッケージの気密封止等に使用されるソルダリング、あるいは、電子素子への冷却フィン等の接着等はエレクトロニクス分野における最も重要な製造技術として位置付けられている。このため、ソルダリング等の接合部の信頼性の確立は、エレクトロニクス分野において非常に重要な課題とされている。
【０００３】
さて、ソルダリング等の接合部の信頼性を低下させ、ひいては電子機器自体の性能をも低下させる要因として特に問題視されるのは、はんだ接合部と母材（基板上の部品搭載用パターン、電子素子の端子パターン等）との界面や、はんだ接合部の内部に形成されるボイド（気泡）である。
【０００４】
図３は前述したような接合部に形成されているボイドの状態を示す図であり、以下、この種のボイドについて図３を参照して説明する。図３において、１は基板、２は電子素子、４は部品搭載用パターン、５は端子パターン、６ははんだ接合部、７はボイドである。
【０００５】
一般に、電子部品は、２つの母材である基板１上の部品搭載用パターン４と電子素子２の端子パターン５との間にはんだ接合部６を形成して構成されている。そして、基板１上への電子素子２の接合は、通常、基板１上の部品搭載用パターン４と電子素子２の端子パターン５との間にはんだ材を挟み、全体を加熱してはんだ材を溶融させた後冷却することにより、はんだ接合部６を形成することにより行われる。この接合の処理において、図３に示すように、はんだ接合部６の内部、あるいは、はんだ接合部６内の基板１上の部品搭載用パターン４と電子素子２の端子パターン５との界面にボイド７が形成されてしまうことがある。
【０００６】
そこで、ソルダリングによって電子素子等を接合する際には、一般に、前述したようなボイドの形成を抑制するための種々の工夫が行われている。例えば、こうした工夫を行った従来技術の１つとして、むかえはんだと呼ばれる前処理を実行する方法が知られている。
【０００７】
図４は前処理としてむかえはんだを実行する従来技術によるはんだ付け方法の手順を説明する断面図であり、以下、図４を参照して従来技術によるはんだ付け方法を説明する。図４において、３ははんだ、９はヒータであり、他の符号は図３の場合と同一である。
【０００８】
図４に示す方法は、まず、図４（ａ）に示すように、基板１上の部品搭載用パターン４上にはんだ３を載せた状態で、図４（ｂ）に示すように、これらをヒータ９上に載置し、一旦はんだ３を加熱溶融する。これにより、はんだ３内部に取り込まれた不純物等が気化し、はんだ３が加熱溶融された溶融はんだ内にボイド７を発生させる。このボイド７は、溶融はんだの上に脱泡していく邪魔をするものがないため、図４（ｂ）に示す状態から速やかに外部に抜け出すことができる。
【０００９】
その後、図４（ｃ）に示すように、ボイド７のなくなったはんだ３の上に端子パターン５を有する電子素子２を載せ、通常のはんだ付けと同様にはんだ３を再度加熱溶融させるて冷却することにより、図４（ｄ）に示すように、基板１の上の部品搭載用パターン４と電子素子２の端子パターン５との間がはんだ接合部６により接合された電子部品を得ることができる。この場合、はんだ接合部６内に、ボイドを含まないものとすることができ、電子部品の高信頼化を図ることができる。
【００１０】
なお、前述したようなむかえはんだに関する従来技術として、例えば、特開平３−２０２７８７号公報等に記載された技術が知られている。
【００１１】
また、前述したむかえはんだによる方法以外のボイドの形成を抑制する従来技術のはんだ付け方法として、例えば、特開平５−２９１３１４号公報に記載された技術が知られている。この方法は、真空熱処理炉を利用してはんだ付けを行う方法（以下、真空加熱方式はんだ付け方法という）であり、真空中ではんだ付けを行うことによってはんだ付け最中に溶融はんだにふくまれている気泡を強制的に除去してしまうという方法である。
【００１２】
さらに、他の従来技術として、例えば、特開昭６３−２２６０３号公報に記載された技術が知られている。この従来技術による方法は、予めはんだ付けのための空間領域を作った状態ではんだを供給しておき、前記空間領域を真空状態として真空中で加熱を行ってはんだを溶融させ、はんだ溶融時に空間領域内の雰囲気の圧力を上昇させて、溶融したはんだの内部に生じるボイド潰してしまうという方法（以下、真空空間方式という）である。
【００１３】
【発明が解決しようとする課題】
前述したむかえはんだを実行する方法は、事前にはんだを一旦溶融させることによりボイドを除去することができ、はんだ接合部の信頼性を向上させることができるが、事前にはんだを溶融させる処理に要する時間だけ余分の時間を要することになり、はんだ接合のための処理全体の効率が低下してしまういう新たな問題点が発生する。
【００１４】
また、真空加熱方式のはんだ付け方法は、真空状態にある真空熱処理炉内においてワーク温度を常温からはんだ付け温度まで昇温させる必要があり、このために要する時間が、常圧で加熱した場合の約２倍になってしまい、効率的でないという問題点を有している。このような、効率面における問題は、複数のはんだ付け装置を同時に稼動させることによって容易に解決することができるが、この方法は、複数のはんだ付け装置の導入に関連して新たに相当な設備投資を行わなければならず、製造コストを抑制の要求が一層強まりつつある現状に対しての妥当な解決策とはいえないという問題点を有している。
【００１５】
また、前述の真空空間方式によるはんだ付け方法は、前述した真空加熱方式と同様に真空中での加熱を必要とするため、はんだ付け温度まで昇温させるために相当な時間を要するという問題点を有しており、また、予め空間領域を作った状態ではんだを供給しなければならず、作業性が悪い等の問題点を有している。
【００１６】
さらに、前述したむかえはんだ方式、上記真空加熱方式、真空空間方式の何れ方式の場合にも、基板がセラミックス等の多孔質材料で構成されていること、はんだ付けに先立つ前処理（めっきなど）で液体に浸漬された基板が乾燥しきっていないなどの理由から、はんだ加熱溶融中に、気体が基板内部から常に発生し続けてくるため、溶融はんだ内への気体の巻き込み及び発生を完全に抑制するができず、最終的に形成されるはんだ接合部には必ずボイドが形成されてしまうという問題点を有している。
【００１７】
本発明の目的は、前述した従来技術の問題点を解決し、より信頼性の高いはんだ接合部を効率的に形成することができるはんだ付け方法による電子部品の製造方法を提供することにあり、かつ、併せて、従来のはんだ付け方法により形成された不良なはんだ接合部の信頼性を簡単に確保することができるはんだ付け方法による電子部品の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明によれば前記目的は、密封容器内に形成された雰囲気中で、２つの母材間に介在するはんだまたははんだペーストを加熱溶融し、または、すでにはんだ接合された２つの母材間のはんだを再溶融することにより、はんだ接合部を形成する電子部品の製造方法において、前記雰囲気として大気よりも熱伝導率の高い気体で形成された雰囲気を準備し、前記はんだの加熱溶融に先立ち、はんだ接合を行う２つの母材温度の上昇が常圧のときとほぼ同一となる範囲の圧力に、前記雰囲気の圧力を減少させた状態で前記はんだを溶融させ、溶融されたはんだの凝固前に前記雰囲気の圧力を加熱溶融前の圧力よりも高くすることにより達成される。
【００１９】
また、前記目的は、前記大気よりも熱伝導率の高い気体による雰囲気として、大気よりも酸素濃度の低い雰囲気とすることにより達成される。
【００２０】
前述した大気よりも熱伝導率の高い気体で形成された常圧以下の雰囲気は、外部から与えられる熱により速やかに常温からはんだ付け温度まで昇温させることができる。従って、短い余熱時間で、はんだを溶融させることができる。例えば、この気体として、熱伝導率１．４×１０~1ｗ／ｍＫのヘリウム（Ｈｅ）ガスを使用し、常圧（７６０Ｔｏｒｒ）の１／５（約１５０Ｔｏｒｒ）としたとき、従来技術の欄で説明した真空加熱方式のはんだ付け方法に使用されていると同性能なヒータを使用しても、この従来方式の１／２以下の余熱時間ではんだを加熱溶融させることができ、はんだを常圧で加熱溶融した場合と同一の温度プロファイルを得ることができる。
【００２１】
大気よりも熱伝導率の高い気体として、前述したＨｅガス以外に水素(Ｈ2) ガスがあり、Ｈｅガスよりさらに熱伝導率の高いが、Ｈ2 ガスは、大気と混合されたとき爆発しやすく、取り扱いが難しい。しかし、Ｈｅガスに４％程度のＨ2 ガスを混入することにより安全に使用することができ、本発明は、このような混合ガスを使用することにより、さらに良い結果を得ることができる。
【００２２】
また、加熱溶融されたはんだが凝固する前（好ましくは加熱溶融されたはんだが、完全に凝固する直前のタイミングで）に、雰囲気の圧力を常圧まで急激に戻すこと（増加させる）により、加熱溶融中に形成された気泡が、その形跡をほとんど残さない程度に圧縮される。従って、最終的に形成されるはんだ接合部には、ボイドがほとんど残存しない状態とするすることができる。このとき、加熱溶融前の圧力と加熱溶融中のはんだが凝固する直前に戻した圧力との差が大きければそれだけボイドが圧力比に比例して圧縮されることになる。
【００２３】
【発明の実施の形態】
以下、本発明による電子部品の製造方法の一実施形態を図面により詳細に説明する。
【００２４】
図１は本発明の一実施形態による電子部品の製造方法の処理動作を説明するフローチャート、図２は処理の途中におけるワークの状態を示す断面図である。図２において、８はチャンバであり、他の符号は図３、図４の場合と同一である。
【００２５】
なお、以下に説明する本発明の一実施形態は、２つの母材としての基板１上の部品搭載用パターン４（表面積４０cm2 程度）と、電子素子２の端子パターン５（表面積５０cm2 程度）との間をはんだ接合して電子部品を製造するものとする。また、当然のことではあるが、基板１にスルホールが形成されているか否かは問わない。また、基板１の部品搭載用パターン４と電子素子２の端子パターン５の面積の大小関係も問わない。
【００２６】
（１）まず、作業者は、図２（Ａ）に示すように、基板１の部品搭載パターン４上にはんだ３をセットする。このとき、基板１の部品搭載パターン４上にはんだペースト等を塗布してもよい。その後、その上に重ねて電子素子２を搭載することにより、基板１の部品搭載パターン４と電子素子２の端子パターン５との間にはんだ３を挟み込む。そして、このように構成されたワークを、図２（Ｂ）に示すようにチャンバ８内部のヒータ９上に配置する。この場合、基板１の部品搭載パターン４とは反対側の面がヒータ９と接触するようにワークをヒータ９上に載置する（ステップ１００）。
【００２７】
（２）以上のセッティングの終了後、密封容器により構成される処理室であるチャンバ８の内部を真空ポンプにより減圧し、熱伝導率の高いガス（例えば、Ｈｅガス、ＨｅとＨ2 との混合ガス等）を導入する。このとき、導入されたガスにより形成された雰囲気がある一定の酸素濃度になるまでこの作業を繰り返す（ステップ１０１）。
【００２８】
（３）その後、さらにもう一度真空ポンプにより減圧し、チャンバ８内の雰囲気が所定の圧力になるように圧力コントローラにより制御しなから前述した熱伝導率の高いガスをチャンバ８内に導入して所定の圧力にする。なお、この処理は、高性能な真空ポンプを使用して一旦高真空にした後にガスの供給を行うようにすることにより、ステップ１０１との処理と合わせて１度の処理で行うようにすることもできる。このとき、ガス導入によるチャンバ内の圧力は、常圧までガスを導入をして加熱を行った場合と同一の温度プロファイルが得られることが必要である。そして、このときの雰囲気内の圧力は、導入するガスの熱伝導率や、基板サイズ及び材質により異なることになる。説明している実施形態では、熱伝導率の高いガスとしてＨｅガスを使用し、前述した大きさの部品搭載パターン４を持つ基板１の処理を行った場合、雰囲気の圧力として、常圧の１／５程度まで加熱溶融前の圧力を下げても、常温までガスを導入した場合と同一の温度プロファイル（時間対温度上昇の特性）を得ることができた（ステップ１０２）。
【００２９】
（４）その後、ヒータ９を作動させてチャンバ８の内部を一気に加熱するように加熱を開始する。前述までの処理において、チャンバ８の内部が減圧された状態とされているが、チャンバ８内は、大気よりも熱伝導率の高い雰囲気ガスで充満されており、さらに温度プロファイルが常温時と同様になる圧力までしか減圧していないため、真空加熱方式のはんだ付け方法に使用されているヒータと同等な性能のヒータを使用しても、この方法の１／２以下の余熱時間で、チャンバ８の内部温度を常温からはんだ付け温度まで速やかに昇温させることができる。なお、ここでいうはんだ付け温度とは、使用しているはんだ３の種類に応じて設定される温度であり、例えば、はんだ３として共晶はんだ（Ｓｎ−３７Ｐｂ：融点１８３℃）を使用する場合、融点よりもやや高めの約２００℃程度の温度に設定するのが通常である（ステップ１０３）。
【００３０】
（５）チャンバ８の内部温度をはんだ付け温度まで上昇させた後、予め定めたはんだ付け時間が経過するまでの間、チャンバ８の内部温度（正確には基板１と電子素子２の温度）が維持される程度にヒータ９を作動させ続ける。この間に、基板１の部品搭載用パターン４と電子素子２の端子パターン５との間に挟み込まれたはんだ３は、加熱溶融して図２（Ｃ）に示すように、基板１上の部品搭載用パターン４と電子素子２の端子パターン５とに充分ぬれ広がる。なお、大気よりも酸素濃度の低い雰囲気中では、溶融はんだ３の表面に、溶融はんだ３のぬれ広がりを妨げる酸化皮膜が形成されることがほとんどないため、予めはんだ３の表面にフラックスを塗布しておく必要はない。そのため、有機溶剤等による洗浄工程も必要としない（ステップ１０４）。
【００３１】
（６）その後、溶融されたはんだが凝固する前、できればその直前にチャンバ８内にガスを導入して、チャンバ８の内部圧力を適当な圧力（定圧である７６０Ｔｏｒｒ程度）まで急速に上昇させる。そして、チャンバ８内部の圧力状態を維持したまま、適当な時間（通常３０秒程度）だけ放置しておく。これにより、溶融はんだ３に含まれているボイド７は、この圧力の急激な上昇により強制的に圧縮され、その形跡をほとんど残さない程度に縮小され、図２（Ｄ）に示すように、最終的に形成されるはんだ接合部６にほとんどボイド７が残存しない状態とされる。すなわち、これにより、従来除去しきれなかったボイドをほぼ完全に除去することができる。なお、この処理におけるチャンバ８の内部圧力と放置時間とは、一意に定まるものではないため、使用するはんだ３の組成や体積、チャンバ８の容積に応じて適宜調節することが望ましい（ステップ１０５）。
【００３２】
（７）その後、ヒータの駆動を停止し、冷却装置を駆動することによりチャンバ８の内部を冷却し、溶融はんだ３を徐々に凝固させ、最終的に、基板１自体を常温まで冷却した後、チャンバ８内部から基板１を取り出す（ステップ１０６、１０７）。
【００３３】
前述した本発明の一実施形態による方法によれば、むかえはんだ等の前処理をまったく実行することなく、かつ、加熱時間をまったく延長させることなく、より良好なはんだ接合部を形成することができ、効率的電子部品を製造することができる。
【００３４】
前述した本発明の一実施形態は、基板１上の部品搭載用パターン４と、電子素子２の端子パターン５とをはんだ接合して電子部品を製造する場合を例にあげて説明してが、本発明は、これ以外にほかの部品同士をはんだ接合する場合、例えば、基板上に放熱板をはんだ接合する場合、あるいは、パッケージをはんだ封止する場合等にも、操作上になんら特別な変更を必要とすることなく適用することができる。
【００３５】
また、前述した本発明の実施形態は、チャンバ８の内部温度等をセンサでインプロセス計測し、その計測結果に基づいて圧力をコントロールするようにしているが、本発明は、必ずしもこのようにする必要はなく、例えば、過去の経験に基づいてはんだ付け処理のタイムチャートを予め作成しておき、タイマで計測したはんだ付け処理開始時間から経過時間に基づいて圧力を制御してもよい。
【００３６】
さらに、前述した本発明の一実施形態は、従来のはんだ付け方法によって形成された不良なはんだ接合部の信頼性をも容易に回復させ、不良なはんだ接合部を有する電子部品を正常な信頼性の高いものに回復させることができる。この場合、はんだ接合部が不良な電子部品を、チャンバ８内にセットした後、図１により説明した処理を実行すればよい。
【００３７】
【発明の効果】
以上説明したように本発明によれば、従来よりもより信頼性の高いはんだ接合部を特別な治工具を必要とせずに効率的に形成することができ、はんだ接合を行う電子部品を効率的に製造することができる。また、併せて、従来のはんだ付け方法によって形成された不良なはんだ接合部の信頼性をも容易に回復させることができる。さらに、フラックスを使用する必要もないため、環境に悪影響を与えることがないという効果をも得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による電子部品の製造方法の処理動作を説明するフローチャートである。
【図２】処理の途中におけるワークの状態を示す断面図である。
【図３】はんだ接合部に形成されているボイドの状態を示す図である。
【図４】前処理としてむかえはんだを実行する従来技術によるはんだ付け方法の手順を説明する断面図である。
【符号の説明】
１ 基板
２ 電子素子
３ はんだ
４ 基板１の部品搭載用パターン
５ 電子素子の端子パターン
６ はんだ接合部
７ ボイド
８ チャンバ
９ ヒータ
【発明の属する技術分野】
本発明は、電子部品の製造方法に係り、特に、電子部品の製造技術に不可欠とされるソルダリング等による接合の信頼性を向上させた電子部品の製造方法に関する。
【０００２】
【従来の技術】
基板とＬＳＩ等の電子素子との接合、パッケージの気密封止等に使用されるソルダリング、あるいは、電子素子への冷却フィン等の接着等はエレクトロニクス分野における最も重要な製造技術として位置付けられている。このため、ソルダリング等の接合部の信頼性の確立は、エレクトロニクス分野において非常に重要な課題とされている。
【０００３】
さて、ソルダリング等の接合部の信頼性を低下させ、ひいては電子機器自体の性能をも低下させる要因として特に問題視されるのは、はんだ接合部と母材（基板上の部品搭載用パターン、電子素子の端子パターン等）との界面や、はんだ接合部の内部に形成されるボイド（気泡）である。
【０００４】
図３は前述したような接合部に形成されているボイドの状態を示す図であり、以下、この種のボイドについて図３を参照して説明する。図３において、１は基板、２は電子素子、４は部品搭載用パターン、５は端子パターン、６ははんだ接合部、７はボイドである。
【０００５】
一般に、電子部品は、２つの母材である基板１上の部品搭載用パターン４と電子素子２の端子パターン５との間にはんだ接合部６を形成して構成されている。そして、基板１上への電子素子２の接合は、通常、基板１上の部品搭載用パターン４と電子素子２の端子パターン５との間にはんだ材を挟み、全体を加熱してはんだ材を溶融させた後冷却することにより、はんだ接合部６を形成することにより行われる。この接合の処理において、図３に示すように、はんだ接合部６の内部、あるいは、はんだ接合部６内の基板１上の部品搭載用パターン４と電子素子２の端子パターン５との界面にボイド７が形成されてしまうことがある。
【０００６】
そこで、ソルダリングによって電子素子等を接合する際には、一般に、前述したようなボイドの形成を抑制するための種々の工夫が行われている。例えば、こうした工夫を行った従来技術の１つとして、むかえはんだと呼ばれる前処理を実行する方法が知られている。
【０００７】
図４は前処理としてむかえはんだを実行する従来技術によるはんだ付け方法の手順を説明する断面図であり、以下、図４を参照して従来技術によるはんだ付け方法を説明する。図４において、３ははんだ、９はヒータであり、他の符号は図３の場合と同一である。
【０００８】
図４に示す方法は、まず、図４（ａ）に示すように、基板１上の部品搭載用パターン４上にはんだ３を載せた状態で、図４（ｂ）に示すように、これらをヒータ９上に載置し、一旦はんだ３を加熱溶融する。これにより、はんだ３内部に取り込まれた不純物等が気化し、はんだ３が加熱溶融された溶融はんだ内にボイド７を発生させる。このボイド７は、溶融はんだの上に脱泡していく邪魔をするものがないため、図４（ｂ）に示す状態から速やかに外部に抜け出すことができる。
【０００９】
その後、図４（ｃ）に示すように、ボイド７のなくなったはんだ３の上に端子パターン５を有する電子素子２を載せ、通常のはんだ付けと同様にはんだ３を再度加熱溶融させるて冷却することにより、図４（ｄ）に示すように、基板１の上の部品搭載用パターン４と電子素子２の端子パターン５との間がはんだ接合部６により接合された電子部品を得ることができる。この場合、はんだ接合部６内に、ボイドを含まないものとすることができ、電子部品の高信頼化を図ることができる。
【００１０】
なお、前述したようなむかえはんだに関する従来技術として、例えば、特開平３−２０２７８７号公報等に記載された技術が知られている。
【００１１】
また、前述したむかえはんだによる方法以外のボイドの形成を抑制する従来技術のはんだ付け方法として、例えば、特開平５−２９１３１４号公報に記載された技術が知られている。この方法は、真空熱処理炉を利用してはんだ付けを行う方法（以下、真空加熱方式はんだ付け方法という）であり、真空中ではんだ付けを行うことによってはんだ付け最中に溶融はんだにふくまれている気泡を強制的に除去してしまうという方法である。
【００１２】
さらに、他の従来技術として、例えば、特開昭６３−２２６０３号公報に記載された技術が知られている。この従来技術による方法は、予めはんだ付けのための空間領域を作った状態ではんだを供給しておき、前記空間領域を真空状態として真空中で加熱を行ってはんだを溶融させ、はんだ溶融時に空間領域内の雰囲気の圧力を上昇させて、溶融したはんだの内部に生じるボイド潰してしまうという方法（以下、真空空間方式という）である。
【００１３】
【発明が解決しようとする課題】
前述したむかえはんだを実行する方法は、事前にはんだを一旦溶融させることによりボイドを除去することができ、はんだ接合部の信頼性を向上させることができるが、事前にはんだを溶融させる処理に要する時間だけ余分の時間を要することになり、はんだ接合のための処理全体の効率が低下してしまういう新たな問題点が発生する。
【００１４】
また、真空加熱方式のはんだ付け方法は、真空状態にある真空熱処理炉内においてワーク温度を常温からはんだ付け温度まで昇温させる必要があり、このために要する時間が、常圧で加熱した場合の約２倍になってしまい、効率的でないという問題点を有している。このような、効率面における問題は、複数のはんだ付け装置を同時に稼動させることによって容易に解決することができるが、この方法は、複数のはんだ付け装置の導入に関連して新たに相当な設備投資を行わなければならず、製造コストを抑制の要求が一層強まりつつある現状に対しての妥当な解決策とはいえないという問題点を有している。
【００１５】
また、前述の真空空間方式によるはんだ付け方法は、前述した真空加熱方式と同様に真空中での加熱を必要とするため、はんだ付け温度まで昇温させるために相当な時間を要するという問題点を有しており、また、予め空間領域を作った状態ではんだを供給しなければならず、作業性が悪い等の問題点を有している。
【００１６】
さらに、前述したむかえはんだ方式、上記真空加熱方式、真空空間方式の何れ方式の場合にも、基板がセラミックス等の多孔質材料で構成されていること、はんだ付けに先立つ前処理（めっきなど）で液体に浸漬された基板が乾燥しきっていないなどの理由から、はんだ加熱溶融中に、気体が基板内部から常に発生し続けてくるため、溶融はんだ内への気体の巻き込み及び発生を完全に抑制するができず、最終的に形成されるはんだ接合部には必ずボイドが形成されてしまうという問題点を有している。
【００１７】
本発明の目的は、前述した従来技術の問題点を解決し、より信頼性の高いはんだ接合部を効率的に形成することができるはんだ付け方法による電子部品の製造方法を提供することにあり、かつ、併せて、従来のはんだ付け方法により形成された不良なはんだ接合部の信頼性を簡単に確保することができるはんだ付け方法による電子部品の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明によれば前記目的は、密封容器内に形成された雰囲気中で、２つの母材間に介在するはんだまたははんだペーストを加熱溶融し、または、すでにはんだ接合された２つの母材間のはんだを再溶融することにより、はんだ接合部を形成する電子部品の製造方法において、前記雰囲気として大気よりも熱伝導率の高い気体で形成された雰囲気を準備し、前記はんだの加熱溶融に先立ち、はんだ接合を行う２つの母材温度の上昇が常圧のときとほぼ同一となる範囲の圧力に、前記雰囲気の圧力を減少させた状態で前記はんだを溶融させ、溶融されたはんだの凝固前に前記雰囲気の圧力を加熱溶融前の圧力よりも高くすることにより達成される。
【００１９】
また、前記目的は、前記大気よりも熱伝導率の高い気体による雰囲気として、大気よりも酸素濃度の低い雰囲気とすることにより達成される。
【００２０】
前述した大気よりも熱伝導率の高い気体で形成された常圧以下の雰囲気は、外部から与えられる熱により速やかに常温からはんだ付け温度まで昇温させることができる。従って、短い余熱時間で、はんだを溶融させることができる。例えば、この気体として、熱伝導率１．４×１０~1ｗ／ｍＫのヘリウム（Ｈｅ）ガスを使用し、常圧（７６０Ｔｏｒｒ）の１／５（約１５０Ｔｏｒｒ）としたとき、従来技術の欄で説明した真空加熱方式のはんだ付け方法に使用されていると同性能なヒータを使用しても、この従来方式の１／２以下の余熱時間ではんだを加熱溶融させることができ、はんだを常圧で加熱溶融した場合と同一の温度プロファイルを得ることができる。
【００２１】
大気よりも熱伝導率の高い気体として、前述したＨｅガス以外に水素(Ｈ2) ガスがあり、Ｈｅガスよりさらに熱伝導率の高いが、Ｈ2 ガスは、大気と混合されたとき爆発しやすく、取り扱いが難しい。しかし、Ｈｅガスに４％程度のＨ2 ガスを混入することにより安全に使用することができ、本発明は、このような混合ガスを使用することにより、さらに良い結果を得ることができる。
【００２２】
また、加熱溶融されたはんだが凝固する前（好ましくは加熱溶融されたはんだが、完全に凝固する直前のタイミングで）に、雰囲気の圧力を常圧まで急激に戻すこと（増加させる）により、加熱溶融中に形成された気泡が、その形跡をほとんど残さない程度に圧縮される。従って、最終的に形成されるはんだ接合部には、ボイドがほとんど残存しない状態とするすることができる。このとき、加熱溶融前の圧力と加熱溶融中のはんだが凝固する直前に戻した圧力との差が大きければそれだけボイドが圧力比に比例して圧縮されることになる。
【００２３】
【発明の実施の形態】
以下、本発明による電子部品の製造方法の一実施形態を図面により詳細に説明する。
【００２４】
図１は本発明の一実施形態による電子部品の製造方法の処理動作を説明するフローチャート、図２は処理の途中におけるワークの状態を示す断面図である。図２において、８はチャンバであり、他の符号は図３、図４の場合と同一である。
【００２５】
なお、以下に説明する本発明の一実施形態は、２つの母材としての基板１上の部品搭載用パターン４（表面積４０cm2 程度）と、電子素子２の端子パターン５（表面積５０cm2 程度）との間をはんだ接合して電子部品を製造するものとする。また、当然のことではあるが、基板１にスルホールが形成されているか否かは問わない。また、基板１の部品搭載用パターン４と電子素子２の端子パターン５の面積の大小関係も問わない。
【００２６】
（１）まず、作業者は、図２（Ａ）に示すように、基板１の部品搭載パターン４上にはんだ３をセットする。このとき、基板１の部品搭載パターン４上にはんだペースト等を塗布してもよい。その後、その上に重ねて電子素子２を搭載することにより、基板１の部品搭載パターン４と電子素子２の端子パターン５との間にはんだ３を挟み込む。そして、このように構成されたワークを、図２（Ｂ）に示すようにチャンバ８内部のヒータ９上に配置する。この場合、基板１の部品搭載パターン４とは反対側の面がヒータ９と接触するようにワークをヒータ９上に載置する（ステップ１００）。
【００２７】
（２）以上のセッティングの終了後、密封容器により構成される処理室であるチャンバ８の内部を真空ポンプにより減圧し、熱伝導率の高いガス（例えば、Ｈｅガス、ＨｅとＨ2 との混合ガス等）を導入する。このとき、導入されたガスにより形成された雰囲気がある一定の酸素濃度になるまでこの作業を繰り返す（ステップ１０１）。
【００２８】
（３）その後、さらにもう一度真空ポンプにより減圧し、チャンバ８内の雰囲気が所定の圧力になるように圧力コントローラにより制御しなから前述した熱伝導率の高いガスをチャンバ８内に導入して所定の圧力にする。なお、この処理は、高性能な真空ポンプを使用して一旦高真空にした後にガスの供給を行うようにすることにより、ステップ１０１との処理と合わせて１度の処理で行うようにすることもできる。このとき、ガス導入によるチャンバ内の圧力は、常圧までガスを導入をして加熱を行った場合と同一の温度プロファイルが得られることが必要である。そして、このときの雰囲気内の圧力は、導入するガスの熱伝導率や、基板サイズ及び材質により異なることになる。説明している実施形態では、熱伝導率の高いガスとしてＨｅガスを使用し、前述した大きさの部品搭載パターン４を持つ基板１の処理を行った場合、雰囲気の圧力として、常圧の１／５程度まで加熱溶融前の圧力を下げても、常温までガスを導入した場合と同一の温度プロファイル（時間対温度上昇の特性）を得ることができた（ステップ１０２）。
【００２９】
（４）その後、ヒータ９を作動させてチャンバ８の内部を一気に加熱するように加熱を開始する。前述までの処理において、チャンバ８の内部が減圧された状態とされているが、チャンバ８内は、大気よりも熱伝導率の高い雰囲気ガスで充満されており、さらに温度プロファイルが常温時と同様になる圧力までしか減圧していないため、真空加熱方式のはんだ付け方法に使用されているヒータと同等な性能のヒータを使用しても、この方法の１／２以下の余熱時間で、チャンバ８の内部温度を常温からはんだ付け温度まで速やかに昇温させることができる。なお、ここでいうはんだ付け温度とは、使用しているはんだ３の種類に応じて設定される温度であり、例えば、はんだ３として共晶はんだ（Ｓｎ−３７Ｐｂ：融点１８３℃）を使用する場合、融点よりもやや高めの約２００℃程度の温度に設定するのが通常である（ステップ１０３）。
【００３０】
（５）チャンバ８の内部温度をはんだ付け温度まで上昇させた後、予め定めたはんだ付け時間が経過するまでの間、チャンバ８の内部温度（正確には基板１と電子素子２の温度）が維持される程度にヒータ９を作動させ続ける。この間に、基板１の部品搭載用パターン４と電子素子２の端子パターン５との間に挟み込まれたはんだ３は、加熱溶融して図２（Ｃ）に示すように、基板１上の部品搭載用パターン４と電子素子２の端子パターン５とに充分ぬれ広がる。なお、大気よりも酸素濃度の低い雰囲気中では、溶融はんだ３の表面に、溶融はんだ３のぬれ広がりを妨げる酸化皮膜が形成されることがほとんどないため、予めはんだ３の表面にフラックスを塗布しておく必要はない。そのため、有機溶剤等による洗浄工程も必要としない（ステップ１０４）。
【００３１】
（６）その後、溶融されたはんだが凝固する前、できればその直前にチャンバ８内にガスを導入して、チャンバ８の内部圧力を適当な圧力（定圧である７６０Ｔｏｒｒ程度）まで急速に上昇させる。そして、チャンバ８内部の圧力状態を維持したまま、適当な時間（通常３０秒程度）だけ放置しておく。これにより、溶融はんだ３に含まれているボイド７は、この圧力の急激な上昇により強制的に圧縮され、その形跡をほとんど残さない程度に縮小され、図２（Ｄ）に示すように、最終的に形成されるはんだ接合部６にほとんどボイド７が残存しない状態とされる。すなわち、これにより、従来除去しきれなかったボイドをほぼ完全に除去することができる。なお、この処理におけるチャンバ８の内部圧力と放置時間とは、一意に定まるものではないため、使用するはんだ３の組成や体積、チャンバ８の容積に応じて適宜調節することが望ましい（ステップ１０５）。
【００３２】
（７）その後、ヒータの駆動を停止し、冷却装置を駆動することによりチャンバ８の内部を冷却し、溶融はんだ３を徐々に凝固させ、最終的に、基板１自体を常温まで冷却した後、チャンバ８内部から基板１を取り出す（ステップ１０６、１０７）。
【００３３】
前述した本発明の一実施形態による方法によれば、むかえはんだ等の前処理をまったく実行することなく、かつ、加熱時間をまったく延長させることなく、より良好なはんだ接合部を形成することができ、効率的電子部品を製造することができる。
【００３４】
前述した本発明の一実施形態は、基板１上の部品搭載用パターン４と、電子素子２の端子パターン５とをはんだ接合して電子部品を製造する場合を例にあげて説明してが、本発明は、これ以外にほかの部品同士をはんだ接合する場合、例えば、基板上に放熱板をはんだ接合する場合、あるいは、パッケージをはんだ封止する場合等にも、操作上になんら特別な変更を必要とすることなく適用することができる。
【００３５】
また、前述した本発明の実施形態は、チャンバ８の内部温度等をセンサでインプロセス計測し、その計測結果に基づいて圧力をコントロールするようにしているが、本発明は、必ずしもこのようにする必要はなく、例えば、過去の経験に基づいてはんだ付け処理のタイムチャートを予め作成しておき、タイマで計測したはんだ付け処理開始時間から経過時間に基づいて圧力を制御してもよい。
【００３６】
さらに、前述した本発明の一実施形態は、従来のはんだ付け方法によって形成された不良なはんだ接合部の信頼性をも容易に回復させ、不良なはんだ接合部を有する電子部品を正常な信頼性の高いものに回復させることができる。この場合、はんだ接合部が不良な電子部品を、チャンバ８内にセットした後、図１により説明した処理を実行すればよい。
【００３７】
【発明の効果】
以上説明したように本発明によれば、従来よりもより信頼性の高いはんだ接合部を特別な治工具を必要とせずに効率的に形成することができ、はんだ接合を行う電子部品を効率的に製造することができる。また、併せて、従来のはんだ付け方法によって形成された不良なはんだ接合部の信頼性をも容易に回復させることができる。さらに、フラックスを使用する必要もないため、環境に悪影響を与えることがないという効果をも得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による電子部品の製造方法の処理動作を説明するフローチャートである。
【図２】処理の途中におけるワークの状態を示す断面図である。
【図３】はんだ接合部に形成されているボイドの状態を示す図である。
【図４】前処理としてむかえはんだを実行する従来技術によるはんだ付け方法の手順を説明する断面図である。
【符号の説明】
１ 基板
２ 電子素子
３ はんだ
４ 基板１の部品搭載用パターン
５ 電子素子の端子パターン
６ はんだ接合部
７ ボイド
８ チャンバ
９ ヒータ
Claims (2)
- 密封容器内に形成された雰囲気中で、２つの母材間に介在するはんだまたははんだペーストを加熱溶融し、または、すでにはんだ接合された２つの母材間のはんだを再溶融することにより、はんだ接合部を形成する電子部品の製造方法において、前記雰囲気として大気よりも熱伝導率の高い気体で形成された雰囲気を準備し、前記はんだの加熱溶融に先立ち、はんだ接合を行う２つの母材温度の上昇が常圧のときとほぼ同一となる範囲の圧力に、前記雰囲気の圧力を減少させた状態で前記はんだを溶融させ、溶融されたはんだの凝固前に前記雰囲気の圧力を加熱溶融前の圧力よりも高くすることを特徴とする電子部品の製造方法。
- 前記大気よりも熱伝導率の高い気体による雰囲気は、大気よりも酸素濃度の低い雰囲気であることを特徴とする請求項１記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31974597A JP3753524B2 (ja) | 1997-11-20 | 1997-11-20 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31974597A JP3753524B2 (ja) | 1997-11-20 | 1997-11-20 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154785A JPH11154785A (ja) | 1999-06-08 |
| JP3753524B2 true JP3753524B2 (ja) | 2006-03-08 |
Family
ID=18113702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31974597A Expired - Fee Related JP3753524B2 (ja) | 1997-11-20 | 1997-11-20 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3753524B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3809806B2 (ja) | 2002-03-29 | 2006-08-16 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| JP5062710B2 (ja) * | 2005-08-31 | 2012-10-31 | 三菱マテリアル株式会社 | Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法 |
| DE102007010882B4 (de) * | 2007-03-06 | 2009-01-29 | Infineon Technologies Ag | Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat |
| WO2014115702A1 (ja) * | 2013-01-24 | 2014-07-31 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置および記録媒体 |
| CN114754916B (zh) * | 2022-05-11 | 2024-01-09 | 北京七星华创流量计有限公司 | 压力传感器及其制造方法 |
-
1997
- 1997-11-20 JP JP31974597A patent/JP3753524B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11154785A (ja) | 1999-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3809806B2 (ja) | 半導体装置の製造方法 | |
| KR101049427B1 (ko) | 납땜 방법 | |
| CN107222982B (zh) | 一种smt贴片工艺 | |
| CN113600953B (zh) | 一种真空汽相焊接方法 | |
| JP2000349123A (ja) | 半導体素子の実装方法 | |
| JP3617188B2 (ja) | はんだ付方法 | |
| JP2005205418A (ja) | 接合構造体の製造方法 | |
| JP3753524B2 (ja) | 電子部品の製造方法 | |
| JP3054056B2 (ja) | はんだ付け方法 | |
| JP2000013005A (ja) | ワークの熱圧着装置 | |
| KR100771644B1 (ko) | 전자소자의 생산방법 | |
| JP2008068311A (ja) | ボイド除去装置、ボイド除去方法および電子機器の製造方法 | |
| EP0243621A2 (en) | Bonding method and apparatus | |
| JP5062710B2 (ja) | Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法 | |
| JP3454154B2 (ja) | ワークの熱圧着装置および熱圧着方法 | |
| JP3240876B2 (ja) | バンプ付きチップの実装方法 | |
| JP3543573B2 (ja) | 電子部品の実装方法およびチップの実装方法 | |
| JP2006108589A (ja) | 金属ケース付き電子部品の製造方法および製造装置 | |
| JPH11340614A (ja) | 半田の表面処理方法および半田ならびに半田付け方法 | |
| JP2000260827A (ja) | 半導体チップ実装用加熱装置及び加熱方法 | |
| JPH10193166A (ja) | 半田付け装置及び半田付け方法 | |
| JPH08242069A (ja) | 電子回路基板の製造装置、はんだ付け装置及び製造方法 | |
| JP2000049450A (ja) | 電子部品の半田付け方法 | |
| JPH11224981A (ja) | 半田付け方法および半田バンプの形成方法 | |
| JPH0951049A (ja) | はんだ付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051213 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |