DE102007010882B4 - Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat - Google Patents

Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat Download PDF

Info

Publication number
DE102007010882B4
DE102007010882B4 DE102007010882A DE102007010882A DE102007010882B4 DE 102007010882 B4 DE102007010882 B4 DE 102007010882B4 DE 102007010882 A DE102007010882 A DE 102007010882A DE 102007010882 A DE102007010882 A DE 102007010882A DE 102007010882 B4 DE102007010882 B4 DE 102007010882B4
Authority
DE
Germany
Prior art keywords
solder
substrate
semiconductor chip
surface area
metal coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007010882A
Other languages
English (en)
Other versions
DE102007010882A1 (de
Inventor
Volker Gabler
Thomas Dr. Licht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007010882A priority Critical patent/DE102007010882B4/de
Priority to JP2008050828A priority patent/JP2008277757A/ja
Publication of DE102007010882A1 publication Critical patent/DE102007010882A1/de
Application granted granted Critical
Publication of DE102007010882B4 publication Critical patent/DE102007010882B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Lötverbindung (1) zwischen einem Halbleiterchip (2) und einem Substrat (3). Das Substrat (3) weist einen lötbaren Oberflächenbereich (4), auf dem eine Lotschicht (5) angeordnet ist, auf. Der Halbleiterchip (2) ist mit seiner Rückseite (10) auf der Lotschicht (5) fixiert, wobei die Lotschicht (5) ein Lotmaterial (6) aufweist, das mehrfach aufschmelzbar und vacuumfest ist. Zur Herstellung der Lötverbindung (1) wird zunächst der Halbleiterchip (2) mittels eines Bondverfahrens auf dem Oberflächenbereich (4) fixiert. Anschließend wird die gebondete Lötverbindung (1) in einem Vakuumlötofen (20) bei schmelzflüssigem Zustand der Lotschicht (5) evakuiert, um eine lunkerfreie Lotschicht (5) zu erreichen.

Description

  • HINTERGRUND
  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat. Ein derartiges Substrat weist üblicherweise einen lötbaren Oberflächenbereich auf, auf dem eine Lotmaterialschicht angeordnet ist. Der Halbleiterchip ist mit seiner Rückseite auf der Lotmaterialschicht fixiert. Diese Fixierung wird mit Hilfe eines Diebondverfahrens erreicht. Die Diebondtechnologie ist jedoch für große Chipflächen über 25 mm2 Größe und für große Verlustleistungsdichten ungeeignet, da sich beim Diebonden Lunker bilden, die eine inhomogene Stromverteilung in der Lotschicht verursachen, wodurch lokale Überhitzungen auftreten können, welche beim Betrieb eines Halbleiterbauelements ein Ablösen des Halbleiterchips von dem Substrat bewirken können. Außerdem besteht die Gefahr, dass bei nachfolgenden Fertigungsschritten, die sich an das Diebonden anschließen, die in den Lunkern eingeschlossenen flüchtigen Substanzen bei erhöhter Temperatur einen derartigen Druck ausüben, dass die Lotmaterialschicht beschädigt wird.
  • Somit ist die Fertigung auf kleinflächige Chips beschränkt, bei denen mit geringen Verlustleistungsdichten zu rechnen ist, so dass Restlunker der Diebondtechnologie in der Lotmaterialschicht der Lötverbindung toleriert werden können. Für große Verlustleistungsdichten werden deshalb Löttechnologien mit einem Vakuumschritt unter Verwendung von Lötpasten oder vorgestanzten Lötplättchen eingesetzt, wobei für den Vakuum lötschritt kostenintensive Präparationen der stoffschlüssig zu verbindenden Komponenten getroffen werden müssen, um beispielsweise sicherzustellen, dass Halbleiterchip, Lotplättchen und vorgesehener Oberflächenbereich des Substrats kongruent ausgerichtet bleiben und sich im Vakuumlötschritt nicht dejustieren.
  • JP 05-291 314 A lehrt, einen nackten Chip zunächst vorläufig auf eine Wärmesenke zu löten und nach Inspektion ein abermaliges Aufschmelzen in einem Vakuumofen durchzuführen.
  • DE 4235908 A1 offenbart ein Verfahren zum Auflöten eines scheibenförmigen Halbleiterkörpers auf einen Träger, wobei der Träger zunächst mit einem Lotformteil und anschließend mit dem Halbleiterkörper belegt wird. Der Halbleiterkörper wird vor dem Verlöten mit dem Träger durch eine Reibbewegung mit einer senkrecht zur Verbindungsebene wirkenden Kraft auf das Lotformteil aufgelegt und justiert. Dabei besteht eine punktuelle Verbindung zwischen dem Halbleiterkörper und dem aufgelegten Lotformteil. Abschließend wird die so entstandene Anordnung in einem Ofenprozess auf eine derartige Temperatur erhitzt, dass der Halbleiterkörper und der Träger miteinander verlötet werden.
  • Das Dokument mit dem Titel „Oxidations- und lunkerfreies Löten" in Elektronik Produktion und Prüftechnik (EPP), ISSN 0943-0962, November 1994, Seite 38–40, beschreibt Vakuumlötanlagen für das Löten von Chips, wie zum Beispiel Leistungsbauteile, auf ein Substrat oder direkt auf einen Kühlkörper. Als übliche benetzende Oberflächen werden dabei Kupfer, Silber, Nickel und Nickel/Palladium/Gold und als Lote SnAg, PbSnAg, PbSn und PbSnIn angegeben.
  • Das Dokument mit dem Titel „Im Vakuum löten", in Elektronik Produktion und Prüftechnik (EPP), ISSN 0943-0962, Juni 2001, Seite 24, beschreibt eine Durchlaufanlage und ein Batchverfahren, bei dem mehrere Halbleiterchips auf einem Substrat aufgebracht werden.
  • DE 10 2005 001 713 A1 offenbart ein Verfahren zum Herstellen eines Verbindungsaufbaus, der ein erstes und ein zweites Verbindungsteil aufweist, die mit einem sich dazwischen befindenden Lot verbunden sind. Das Verfahren weist die Schritte eines beidseitigen Umfassens der Lotschicht zwischen dem ersten und dem zweiten Verbindungsteil, eines Dekomprimierens des ersten und des zweiten Verbindungsteils mit der Lotschicht hinunter zu einem ersten Druck bei einem Aufrechterhalten einer ersten Temperatur, welche kleiner als ein Solidus des Lots ist, eines Erwärmens des ersten und zweiten Verbindungsteils mit der Lotschicht hinauf zu einer zweiten Temperatur bei einem Aufrechterhalten des ersten Drucks, wobei die zweite Temperatur höher als ein Liquidus des Lots ist, eines Komprimierens des ersten und des zweiten Verbindungsteils mit der Lotschicht hinauf zu einem zweiten Druck bei einem Aufrechterhalten der zweiten Temperatur, wobei der zweite Druck höher als der erste Druck ist, und eines Verfestigens des Lots bei einem Aufrechterhalten des zweiten Drucks auf.
  • EP 1350588 A2 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements, das eine geringe Anzahl von Hohlräumen in seinen Lötverbindungsschichten aufweist, bei dem unter Verwendung eines kurzzeitigen Lötprozesses ein Laminat, zum Beispiel aus Keramik das eine strukturierte Metallbeschichtung und Kontaktanschlussflächen aufweist, verlötet wird. Das Laminat weist eine metallisierte Leiterbahnschicht auf. Das Laminat einschließlich einer Metallbasis, einer Lotschicht, einem Isoliersubstrat, einer zweiten Lotschicht und ein Siliziumchip werden in einem Schmelzofen angeordnet. Nach dem Evakuieren des Schmelzofens wird dieser mit Wasserstoff befüllt, bis der Druck in diesem höher ist als der Umgebungsdruck. Nach dem Erwärmen und Schmelzen des Lots, wird der Schmelzofen evakuiert, um Hohlräume im Lot zu entfernen. Danach wird erneut Wasserstoff eingeleitet, um die Ausformung tunnelähnlicher Löcher zu verhindern und um eine gleichmäßige Lotübergangsschicht zu erzielen. Das Laminat wird dann schnell abgekühlt, um die Lotstruktur feiner auszubilden.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung einer Lotverbindung anzugeben, das die oben beschriebenen Verfahren nach dem Stand der Technik verbessert und eine Kostenoptimierung des Herstellungsprozesses ermöglicht.
  • Die Aufgabe wird gelöst durch ein Verfahren zur Herstellung einer Lotverbindung gemäß Anspruch 1. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.
  • ÜBERBLICK
  • Es wird ein Verfahren zur Herstellung, einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat vorgestellt, bei dem das Substrat einen lötbaren Oberflächenbereich aufweist, auf dem eine Lotmaterialschicht angeordnet ist. Der Halbleiterchip ist mit seiner Rückseite auf der Lotmaterialschicht fixiert, wobei die Lotmaterialschicht ein Lotmaterial aufweist, das mehrfach aufschmelzbar und vakuumfest ist, wobei zum Diebonden und Vakuumerschmelzen ein Durchlaufverfahren verwendet wird.
  • KURZBESCHREIBUNG DER FIGUREN
  • Ausführungsbeispiele der Erfindung werden nachfolgend mit Bezug auf die beigefügten Figuren beschrieben.
  • Kurze Figurenbeschreibung
  • 1 zeigt einen schematischen Querschnitt durch eine beispielhafte Lötverbindung;
  • 2 zeigt einen schematischen Querschnitt durch eine beispielhafte Lötverbindung;
  • 3 bis 7 zeigen Prinzipskizzen von Komponenten bei der Herstellung einer Lötverbindung;
  • 3 zeigt eine Prinzipskizze einer Diebondposition eines Diebonders mit einem Halbleiterchip und einem Substrat;
  • 4 zeigt eine Prinzipskizze einer Lötverbindung nach Abschluss des Diebondverfahrens;
  • 5 zeigt eine Prinzipskizze nach dem Einbringen der Lötverbindung gemäß 4 in einen Vakuumlötofen;
  • 6 zeigt eine Prinzipskizze der Lötverbindung nach Abschluss eines Evakuierungsschritts;
  • 7 zeigt eine Prinzipskizze der Lötverbindung nach Entnahme derselben aus dem Vakuumlötofen;
  • 8 zeigt eine Prinzipskizze eines Batchverfahrens zur Herstellung von Lötverbindungen;
  • 9 zeigt eine Prinzipskizze eines weiteren Batchverfahrens zur Herstellung von Lötverbindungen;
  • 10 zeigt eine Prinzipskizze eines Durchlaufverfahrens zur Herstellung von Lötverbindungen.
  • Figur zeigt einen schematischen Querschnitt durch eine beispielhaft hergestellte Lötverbindung 1. Die Lötverbindung 1 ist zwischen einem Halbleiterchip 2 und einem Substrat 3 angeordnet, wobei das Substrat 3 einen lötbaren Oberflächenbereich 4 aufweist. Auf diesem lötbaren Oberflächenbereich 4 ist eine Lotmaterialschicht 5 angeordnet, die ein Lotmaterial 6 aufweist, das mehrfach aufschmelzbar und vakuumfest ist. Beim vorliegenden Ausführungsbeispiel weist das Lotmaterial 6 einen Stoff aus der Gruppe SnAg, PbSnAg, PbSn oder PbSnIn auf, wobei das Substrat 3 mit dem Oberflächenbereich 4 von einer Chipinsel 7 eines Flachleiterrahmens 8 gebildet wird. Ein derartiger Flachleiterrahmen 8 weist neben der Chipinsel 7 beispielsweise die Chipinsel 7 umgebende Flachleiter 26 auf, die in Außenflachleiter, welche Außenanschlüsse eines Halbleiterbauteils bilden, übergehen.
  • Unter mehrfach aufschmelzbar wird ein Lotmaterial verstanden, dass bei einem mehrfachen Erschmelzen und Erstarren im Wechsel keinen gravierenden Gefüge- oder Struktur- oder kristallinen oder chemischen Veränderungen unterliegt. Unter vakuumfest wird ein Lotmaterial verstanden, dass nach Entweichen von flüchtigen Substanzen im Vakuum einen zusammenhängenden Schmelzfilm aus nicht flüchtigen Lotmaterialkomponenten bildet.
  • Die Flachleiter 26 können innerhalb eines hier nicht gezeigten Gehäuses eine Beschichtung 12 aufweisen, welche die Bondbarkeit des Flachleitermaterials, das beispielsweise Kupfer oder eine Kupferlegierung aufweist, verbessert. Die flächige Erstreckung der Chipinsel 7 und damit auch die flächige Erstreckung des Oberflächenbereichs 4 ist in dieser Ausführungsform größer als die flächige Erstreckung der Rückseite 10 des Halbleiterchips 2, der mit Hilfe der Lotmaterialschicht 5 auf der Chipinsel 7 fixiert ist.
  • Dabei weist die Lotmaterialschicht 5 keinerlei Lunker auf und ist frei von flüchtigen Substanzen. Außerdem weist die Lotmaterialschicht 5 und die Chipinsel 7 eine höhere thermische Leitfähigkeit auf als der Halbleiterchip 2 aus einem Siliziumkristall, so dass diese Lötverbindung 1 in dieser Ausführungsform der Erfindung die Ableitung der Verlustwärme des Halbleiterchips fördert und somit für Leistungshalbleiterchips geeignet ist. Entsprechend weist der Oberflächenbereich 4 bzw. die Chipinsel 7 und der Halbleiterchip 2 eine Fläche A mit A ≥ 25 mm2 auf. Weiterhin ist es vorgesehen, für deutlich größere Leistungen von Leistungshalbleitern eine Fläche A mit A ≥ 225 mm2 für den Oberflächenbereich 4 und den Halbleiterchip 2 bereitzustellen.
  • Die Lunkerfreiheit der Lotmaterialschcht 5 ist für nachfolgende Bondverfahren von Vorteil, bei denen Kontaktflächen 16 auf der Oberseite 17 des Halbleiterchips über Bondverbindungen 15 mit den Flachleitern 26 bei Kontaktanschlussflächen 14 der Flachleiter 26 zu verbinden sind. In 1 sind schematisch derartige Verbindungselemente 15 mit gestrichelten Linien dargestellt.
  • 2 zeigt einen schematischen Querschnitt durch eine weitere beispielhafte Lötverbindung 30. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Bei einem Ausführungsbeispiel weist das Substrat 3 ein Isolationsmaterial 9 auf. Dieses Isolationsmaterial 9 kann eine Keramik beispielsweise in Form einer auch mehrlagigen Keramikplatte sein, die höhere eine Temperaturfestigkeiten aufweist als Kunststoffe. Sind jedoch die Temperaturanforderungen geringer, so kann das Substrat 3 auch einen Kunststoffkörper oder eine Kunststoffplatte aufweisen.
  • Zu diesem Ausführungsbeispiel ist auf der Oberseite 13 des Substrats aus einem Isolationsmaterial 9 eine strukturierte Metallbeschichtung 12 angeordnet, die einen lötbaren Oberflächenbereich 4 für die Aufnahme der Lötmaterialschicht 5 und den Halbleiterchip 2 und zusätzlich Kontaktanschlussflächen 14 für entsprechende Verbindungselemente 15 zu den Kontaktflächen 16 auf der Oberseite 17 des Halbleiterchips 2 aufweist. Durch das Substrat 3 aus einem Isolationsmaterial 9 können Durchkontakte 27 elektrische Verbindungen zu Außenkontaktflächen 28 herstellen, die auf einer Unterseite 29 des Substrats 3 angeordnet sind, und über die von der Unterseite 29 aus auf die Kontaktflächen 16 des Halbleiterchips 2 zugegriffen werden kann, sobald die hier mit gestrichelten Linien dargestellten Verbindungselemente 15 sowie die Lötverbindung 5 fertiggestellt sind.
  • Die strukturierte Metallbeschichtung 12 auf dem Substrat 3 weist einen der Stoffe Kupfer, Silber, Nickel, Nickel/Palladium/Gold oder Legierungen derselben auf. Diese Materialien haben sich als lötbare Schichten im Oberflächenbereich 4 bewährt, so dass sich auf ihnen eine Lotmaterial schicht 5 beim Aufheizen ausbreiten kann. Zur Verbesserung der Lötbarkeit des Halbleitermaterials des Halbleiterchips 2 ist auf der Rückseite 10 des Halbleiterchips 2 eine Beschichtung 11 aufgebracht, die aus einem der Stoffe Aluminium, Gold, Silber oder Palladium/Gold oder Legierungen derselben bestehen kann.
  • Auf einem derartigen Substrat 3 können auch mehrere Lötverbindungen 30 angeordnet sein, mit denen stoffschlüssig mehrere Halbleiterchips 2 auf dem Substrat 3 fixiert sind. Mehrere Halbleiterchips 2 auf einem derartigen Substrat 3 werden häufig für Halbleitermodule für unterschiedliche technische und elektronische Schaltungen aufgebracht und über entsprechende Lötverbindungen 30 fixiert.
  • 3 bis 7 zeigen Prinzipskizzen von Komponenten bei der Herstellung einer Lötverbindung 30. Dazu zeigt 3 eine Prinzipskizze einer Diebondposition 24 eines standardisierten Diebonders 19 mit einem Halbleiterchip 2, der von einer Vakuumpipette gehalten und vorjustiert wird. Dazu wird ein Unterdruck in Pfeilrichtung A an der Auflagefläche 31 eines Diebondstempels 32 mit Hilfe einer zentralen Bohrung 33 im Diebondstempel 32 erzeugt, so dass der Halbleiterchip 2 mit seiner Oberseite 17 an der Auflagefläche 31 anliegt. Die Rückseite 10 des Halbleiterchips 2 schwebt mit der Rückseitenbeschichtung 11, die beispielsweise einen Stoff der Gruppe Aluminium, Gold, Silber oder Palladium/Gold oder Legierungen derselben aufweist, über dem Oberflächenbereich 4 mit der Lotmaterialschicht 5 nach dem Ausrichten des Substrats 3 mit dem Oberflächenbereich 4 in die Diebondposition 24.
  • Vor dem Einbringen des Substrats 3, das bei diesem Beispiel ein Isolationsmaterial 9 aufweist und aus einer Keramikplatte oder einer Kunststoffplatte besteht, wurde auf die Oberseite 13 des Substrats 3 eine strukturierte Metallbeschichtung aufgebracht, wofür zunächst das Substrat 3 mit einem Metall ganzflächig beschichtet und anschließend photolithographisch eine strukturierte Lackmaske aufgebracht wird. Zur Strukturierung dieser ganzflächigen Metallbeschichtung wird dann ein Trocken- oder Nassätzverfahren durchgeführt, bei dem die Lackmaske die zu bildende strukturierende Metallbeschichtung 12 schützt, und wobei anschließend die Lackmaske wieder entfernt wird. Die Metallbeschichtung 12 wird dazu aus einem Stoff der Gruppe Kupfer, Silber, Nickel, Nickel/Palladium/Gold oder Legierungen derselben aufgebracht. Die ganzflächige Beschichtung kann durch ein Plattieren des Isolationsmaterials 9 des Substrats 3 mittels einer Metallfolie erfolgen oder durch ein Kaschieren des Isolationsmaterials 9 unter Abscheiden von Metallen in einem elektrolytischen Bad durchgeführt werden.
  • Andere Möglichkeiten die ganzflächige Metallbeschichtung zu strukturieren bestehen darin, mittels eines Laserstrahls bzw. eines Laserschreibstrahls die ganzflächige Metallbeschichtung zu strukturieren. Auch können Verfahren eingesetzt werden, die auf das Isolationsmaterial 9 des Substrats 3 mittels Druckverfahren eine bereits strukturierte Metallbeschichtung 12 aufbringen, ohne dass vorher eine ganzflächige Metallisierung der Oberfläche 13 des Substrats 3 erforderlich ist. Als derartige Druckverfahren können ein Siebdruckprozess oder ein Schablonendruckprozess oder ein Strahldruckverfahren eingesetzt werden. Bei dem Strahldruckverfahren wird ähnlich einem Tintenstrahlverfahren die strukturierte Metallbeschichtung derart aufgebracht, dass der erforderliche Oberflächenbereich 4 für die Lotverbindung 30 gleichzeitig mit den in 3 gezeigten Kontaktanschlussflächen 14 entsteht.
  • Damit ist jedoch die Präparierung des Substrats 3 nicht abgeschlossen. Es wird vielmehr vor dem Einbringen des Substrats 3 in die Diebondposition 24 auf den durch die Strukturierung der Metallbeschichtung 12 entstandenen Oberflächenbereich 4 eine Lotmaterialschicht 5 aufgebracht, die einen Stoff aus der Gruppe SnAg, PbSnAg, PbSn oder PbSnIn aufweisen kann, der sich auf dem lötbaren Oberflächenbereich 4 des Substrats 3 verteilen kann.
  • In der Diebondposition 24 wird nach Ausrichten des Diebondstempels 32 mit dem Halbleiterchip 2 auf den Oberflächenbereich 4 die Lotmaterialschicht 5 durch eine erste Erwärmung in Pfeilrichtung C und/oder in Pfeilrichtung B bei einer Schmelztemperatur TS1 erschmolzen und anschließend die Rückseite 10 mit der Rückseitenbeschichtung 11 des Halbleiterchips 2 in Pfeilrichtung D auf die Lotmaterialschicht 5 abgesenkt.
  • Da zusätzlich durch Ultraschallschwingungen des Diebondstempels 32 sonare Energie in die sich bildende Lötverbindung eingebracht wird, kann zunächst eine vollständige Aufschmelzung des Lotmaterials 6 durch thermische Energie unterbleiben, so dass sich eine schmelzflüssige Lotschicht erst durch Überlagerung der thermischen und der sonaren Energie bildet. Dabei können sich durch leichtflüchtige Komponenten des Lotmaterials 6 Lunker in der Lotmaterialschicht 5 beim Diebondverfahren bilden. Dieses ist nachteilig bei hohen Leistungsdichten des Halbleiterbauelements und bei entsprechend großflächigen Halbleiterchips 2 mit Flächen A ≥ 25 mm2 oder auch Flächen A ≥ 225 mm2.
  • Anstelle der Beschichtung des Oberseitenbereichs 4 des Substrats 3 mit einem Lotmaterial 6 kann auch vor dem Bondverfahren die Rückseite 10 bzw. die Rückseitenbeschichtung 11 des Halbleiterchips 2 mit einem Lotmaterial 6 beschichtet werden.
  • 4 zeigt eine Prinzipskizze einer Lötverbindung 30 nach Abschluss des Diebondverfahrens, so dass der Halbleiterchip 2 nun stoffschlüssig mit dem Substrat 3 nach einem Erstarren des Lotmaterials 6 zu einer Lotmaterialschicht 5 zwischen dem Oberflächenbereich 4 des Substrats 3 und der Rückseite 10 des Halbleiterchips 2 stoffschlüssig verbunden ist. In 4 sind die sich im Diebondverfahren bildenden Lunker 34 lediglich prinzipiell angedeutet und stellen im Lötmaterial 6 Agglomerationen oder Cluster von leichtflüchtigen Komponenten des Lotmaterials 6 dar, deren Größe im Submikrometerbereich liegen kann.
  • 5 zeigt eine Prinzipskizze nach dem Einbringen der Lötverbindung 30 gemäß 4 in einen Vakuumlötofen 20. Durch entsprechende Wärmezufuhr in Pfeilrichtung B und/oder C in einem Heizraum 18 des Vakuumlötofens 20 wird das Lotmaterial 6 mit den Lunkern 34 ein zweites Mal erschmolzen, so dass beim Evakuieren des Volumens des Vakuumlötofens 20 in Pfeilrichtung E die flüchtigen Komponenten, die in den Lunkern 34 enthalten sind, aus dem Volumen der Vakuumofenposition 25 in Pfeilrichtung E abgepumpt werden. Dazu kann es erforderlich werden, dass die Schmelztemperatur des Lotmaterials 6 geringfügig überschritten wird, um eine entsprechende Bewegung in dem Schmelzspalt zwischen Halbleiterchip 2 und Oberflächenbereich 4 des Substrats 3 herzustellen, so dass über entsprechende Oberflächenspannungsdifferenzen des schmelzflüssigen Lotmaterials 6 die Lunker 34 in die Randzonen 35 und 36 der Lötmaterialschicht 5 transportiert werden.
  • 6 zeigt eine Prinzipskizze der Lötverbindung 30 nach Abschluss eines Evakuierungsschritts in der Vakuumofenposition 25, wobei nun die Lotmaterialschicht 5 vollständig lunkerfrei ist, so dass, wie 7 zeigt, die Lötverbindung 30 aus einer Lötmaterialschicht 5, einem Halbleiterchip 2 und einem Substrat 3 aus dem Vakuumlötofen 20, wie sie in den 5 und 6 gezeigt wird, entnommen werden kann und nun die Lötverbindung 30 aus diesen drei Komponenten weiteren Fertigungsschritten zugeführt werden kann und lunkerfrei für die Weiterverarbeitung sowie für das fertige Bauelement zur Verfügung steht.
  • Die 8 bis 10 zeigen unterschiedliche Möglichkeiten zur Herstellung von Lötverbindungen, wobei eine Kombination aus Diebondfixierung eines Halbleiterchips mittels eines Diebonders und einem Vakuumlötofen, ein Batchverfahren oder ein Durchlaufverfahren möglich ist.
  • 8 zeigt eine Prinzipskizze eines üblichen Batchverfahrens 21 zur Herstellung von Lötverbindungen 1 oder 30, wie sie in den 1 und 2 zu sehen sind. Bei diesem Batchverfahren 21 wird zunächst in einem standardisierten Diebonder 19 durchlaufend Halbleiterchip 2 nach Halbleiterchip auf einem Substrat 3 mittels des Diebondverfahrens in einer Diebondposition 24 fixiert. Anschließend werden diese Substrate 3 mit Halbleiterchips 2 auf Substratträgerplatten bzw. Basisplatten 37 zusammengestellt, die in ihrer Größe und Menge den Möglichkeiten und Kapazitäten eines Vakuumlötofens 20 entsprechen, so dass in dem Heizraum 18 des Lötofens 20 die Basisplatten 37 angeordnet werden können. Anschließend werden unter Aufheizen und Evakuieren die zwischen den Halbleiterchips 2 und den Substraten 3 angeordneten fixierenden Lotmaterialschichten von Lunkern befreit. Bei diesem Beispiel eines Batchverfahrens 21 können beispielsweise gleichzeitig neun Halbleiterchips 2 aufgeheizt und evakuiert werden, wobei abhängig von der Gestaltung des 18 Heizraumes diese Anzahl pro Batch bzw. Fertigungslos beliebig erhöht werden kann.
  • 9 zeigt eine Prinzipskizze eines weiteren Beispiels eines Batchverfahrens 21 zur Herstellung von Lötverbindungen 1 oder 30, wobei auch hier in einer Diebondposition 24 ein standardisierter Diebonder 19 einzelne Halbleiterchips 2 nacheinander auf Substraten 3 in einem ersten Aufheizschritt fixiert, die anschließend einzeln in einem Heizraum 18 eines Vakuumlötofens 20 gestapelt, mit einem zweiten Aufheizschritt aufgeheizt und mittels Evakuieren derart bearbeitet werden, dass lunkerfreie Lotmaterialschichten zwischen Halbleiterchips 2 und Substraten 3 entstehen.
  • 10 zeigt eine Prinzipskizze eines Durchlaufverfahrens 22 zur Herstellung von Lötverbindungen 1 und 30. Bei diesem Durchlaufverfahren sind der Diebonder 19 und der Vakuumlötofen 20 in einer kontinuierlichen Fertigungsanlage 23 angeordnet, wobei zwischen den einzelnen Bereichen 38, 39 und 40 Vakuumschleusen 41 und 42 beispielsweise aus Vakuumschiebern angeordnet sind. Diese Vakuumschleusen 41 bzw. 42 ermöglichen, dass im ersten Bereich 38 der Diebonder 19 unter Inertgasatmosphäre arbeitet, während im zweiten Bereich 39 ein Aufheizen unter Vakuum wie in einem Vakuumlötofen 20 möglich ist und schließlich im Bereich 40 ein Erstarren der nun lunkerfreien Lotmaterialschicht unter Inertgas oder Vakuum ermöglicht wird, bevor die Lötverbindung 1 der Fertigungsanlage 23 entnommen wird. Eine derartige Fertigungsanlage 23 hat den Vorteil, dass Energie gespart werden kann, da ein vollständiges Abkühlen der Kombination aus Halbleiterchip, Lotmaterial und Substrat auf Raumtemperatur, wie bei den obigen Batchverfahren zwischen dem Bondschritt und dem Evakuierungsschritt in den Bereichen 38 und 39 nicht erforderlich ist.

Claims (22)

  1. Verfahren zur Herstellung einer Lötverbindung (1), mit den Schritten: – Bereitstellen eines Substrats (3) mit einem lötbaren Oberflächenbereich (4); Bereitstellen eines Halbleiterchips (2) mit einer Oberseite (17) und einer lötbaren Rückseite (10); – Aufbringen eines Lotmaterials (6) auf den lötbaren Oberflächenbereich (4) oder die lötbare Rückseite (10); – stoffschlüssiges Verbinden des Halbleiterchips (2) mit dem Substrat (3) unter einem ersten Erschmelzen und Erstarren des Lotmaterials (6) zu einer Lotmaterialschicht (5) zwischen dem Oberflächenbereich (4) und der Rückseite (10), wobei zum stoffschlüssigen Verbinden des Halbleiterchips (2) mit dem Substrat (3) ein Diebondverfahren eingesetzt wird; – Einbringen des stoffschlüssigen Verbundes in einen evakuierbaren Heizraum (18); – zweites Erschmelzen des Lotmaterials (6) unter Vakuum mit Abpumpen flüchtiger Substanzen aus der Lotmaterialschicht (5), wobei das erste und das zweite Erschmelzen bei gleicher Schmelztemperatur (TS1 = TS2) des Lotmaterials (6) erfolgt und zum Diebonden und Vakuumerschmelzen ein Durchlaufverfahren (22) verwendet wird, bei dem mehrere Halbleiterchips (2) hintereinander in einer kontinuierlichen Fertigungsanlage (23), die mindestens eine Diebondposition (24) und eine Vakuumofenposition (25) aufweist, kontinuierlich bearbeitet werden, und anschließendem Erstarren des Lotmaterials (6) zu einer Lötverbindung (1).
  2. Verfahren nach Anspruch 1, wobei zum stoffschlüssigen Verbinden des Halbleiterchips (2) mit dem Substrat (3) ein standardisierter Diebonder (19) eingesetzt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei zum zweiten Erschmelzen des Lotmaterials (6) unter Vakuum ein standardisierter Vakuumlötofen (20) eingesetzt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei zum Aufbringen eines Lotmaterials (6) auf den lötbaren Oberflächenbereich (4) oder die lötbare Rückseite (10) ein flussmittelarmes Lotmaterial aufgebracht wird.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei als Lotmaterial (6) auf den lötbaren Oberflächenbereich (4) oder auf die lötbare Rückseite (10) ein Stoff aus der Gruppe SnAg, PbSnAg, PbSn oder PbSnIn aufgebracht wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei eine Lötverbindung (1) zwischen dem Oberflächenbereich (4) und dem Halbleiterchip (2) mit einer Fläche A ≥ 25 mm2 hergestellt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 5, wobei eine Lötverbindung (1) zwischen dem Oberflächenbereich (4) und dem Halbleiterchip (2) mit einer Fläche A ≥ 225 mm2 hergestellt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei eine Lötverbindung (1) zwischen dem Oberflächenbereich (4) und einem Leistungshalbleiterchip hergestellt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei als Oberflächenbereich (4) des Substrats (3) der Lötverbindung (1) eine Chipinsel (7) eines Flachleiterrahmens (8) eingesetzt wird.
  10. Verfahren nach einem der Ansprüche 1 bis 8, wobei vor dem Aufbringen eines Lotmaterials (6) auf den Oberflächenbereich (4), der Oberflächenbereich (4) mit einem Stoff der Gruppe Kupfer, Silber, Nickel, Nickel/Palladium/Gold oder Legierungen derselben beschichtet wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei als Substrat (3) eine Keramikplatte eingesetzt wird.
  12. Verfahren nach einem der Ansprüche 1 bis 10, wobei als Substrat (3) eine Kunststoffplatte eingesetzt wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei vor dem Herstellen der Lötverbindung (1) die Rückseite (10) des Halbleiterchips (2) mit einem Stoff der Gruppe Aluminium, Gold, Silber oder Palladium/Gold oder Legierungen derselben beschichtet wird.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei der Halbleiterchip (2) aus einem Siliziumkristallwafer hergestellt wird.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei vor dem Herstellen von Lötverbindungen (1) auf das Substrat (3) eine strukturierte Metallbeschichtung (12), die mindestens eine Chipinsel (7) und Kontaktanschlussflächen (14) für Verbindungselemente (15) zu Kontaktflächen (16) des Halbleiterchips (2) aufweist, aufgebracht wird.
  16. Verfahren nach Anspruch 15, wobei zum Aufbringen einer strukturierten Metallbeschichtung (12) das Substrat mit einem Metall ganzflächig beschichtet und anschließend photolithographisch eine strukturierte Lackmaske aufgebracht wird.
  17. Verfahren nach Anspruch 15 oder Anspruch 16, wobei zum Aufbringen einer strukturierten Metallbeschichtung ein Trocken- oder Nassätzverfahren durchgeführt wird, bei dem die Lackmaske die zu bildende strukturierende Metallbeschichtung schützt, und wobei abschließend die Lackmaske entfernt wird.
  18. Verfahren nach Anspruch 16, wobei die ganzflächige Metallbeschichtung mittels Laserstrahl strukturiert wird.
  19. Verfahren nach Anspruch 15, wobei die strukturierte Metallbeschichtung (12) mittels Druckverfahren aufgebracht wird.
  20. Verfahren nach Anspruch 15, wobei die strukturierte Metallbeschichtung (12) mittels Siebdruckverfahren aufgebracht wird.
  21. Verfahren nach Anspruch 15, wobei die strukturierte Metallbeschichtung (12) mittels Schablonendruckverfahren aufgebracht wird.
  22. Verfahren nach Anspruch 15, wobei die strukturierte Metallbeschichtung (12) mittels Strahldruckverfahren aufgebracht wird.
DE102007010882A 2007-03-06 2007-03-06 Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat Expired - Fee Related DE102007010882B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007010882A DE102007010882B4 (de) 2007-03-06 2007-03-06 Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat
JP2008050828A JP2008277757A (ja) 2007-03-06 2008-02-29 半導体チップと基板との間の半田接続部およびその製造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007010882A DE102007010882B4 (de) 2007-03-06 2007-03-06 Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat

Publications (2)

Publication Number Publication Date
DE102007010882A1 DE102007010882A1 (de) 2008-09-25
DE102007010882B4 true DE102007010882B4 (de) 2009-01-29

Family

ID=39712865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007010882A Expired - Fee Related DE102007010882B4 (de) 2007-03-06 2007-03-06 Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat

Country Status (2)

Country Link
JP (1) JP2008277757A (de)
DE (1) DE102007010882B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI403004B (en) * 2009-09-04 2013-07-21 Led package structure for increasing heat-dissipating effect and light-emitting efficiency and method for making the same
CN101920405B (zh) * 2010-08-23 2013-07-31 中国电力科学研究院 一种镀锌钢接地网用锡铅基复合钎料及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291314A (ja) * 1992-04-10 1993-11-05 Fujitsu General Ltd ベアチップの半田付方法
DE4235908A1 (de) * 1992-10-23 1994-04-28 Telefunken Microelectron Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement
EP1350588A2 (de) * 2002-03-29 2003-10-08 Fuji Electric Co., Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005001713A1 (de) * 2004-01-20 2005-08-11 Denso Corp., Kariya Verfahren zum Herstellen eines Verbindungsaufbaus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368571A (en) * 1976-11-30 1978-06-19 Nec Home Electronics Ltd Production of semiconductor device
JPS53109477A (en) * 1977-03-07 1978-09-25 Toshiba Corp Mounting method of semiconductor element
JPH0797701B2 (ja) * 1990-11-05 1995-10-18 松下電器産業株式会社 リフロー半田付け方法
JP3753524B2 (ja) * 1997-11-20 2006-03-08 株式会社日立製作所 電子部品の製造方法
JP2006054227A (ja) * 2004-08-10 2006-02-23 Hitachi Ltd 半導体パワーモジュール及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291314A (ja) * 1992-04-10 1993-11-05 Fujitsu General Ltd ベアチップの半田付方法
DE4235908A1 (de) * 1992-10-23 1994-04-28 Telefunken Microelectron Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement
EP1350588A2 (de) * 2002-03-29 2003-10-08 Fuji Electric Co., Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005001713A1 (de) * 2004-01-20 2005-08-11 Denso Corp., Kariya Verfahren zum Herstellen eines Verbindungsaufbaus

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Energiesparendes Lötverfahren für lunkerfreie Verbindung: Im Vakuum löten. In: Elektronik Produktion und Prüftechnik (EPP), ISSN 0943-0962, Juni 2001, S. 24; *
In Vakuumlötanlagen: Oxidations- und lunkerfreies Löten. In: Elektronik Produktion und Prüftechnik ( EPP), ISSN 0943-0962, Nov. 1994, S. 38-40; Energie sparendes Lötverfahren für lunkerfreie Verbindung: Im Vakuum löten. In: Elektronik Produktion und Pr üftechnik (EPP), ISSN 0943-0962, Juni 2001, S. 24
In Vakuumlötanlagen: Oxidations- und lunkerfreies Löten. In: Elektronik Produktion und Prüftechnik (EPP), ISSN 0943-0962, Nov. 1994, S. 38-40; *

Also Published As

Publication number Publication date
JP2008277757A (ja) 2008-11-13
DE102007010882A1 (de) 2008-09-25

Similar Documents

Publication Publication Date Title
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102009038702B4 (de) Halbleiteranordnung und Herstellungsverfahren
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE102016110413B4 (de) Diffusionslötbonden unter Verwendung von Lotformteilen
US20110096507A1 (en) Microelectronic thermal interface
EP1350417B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE102009017853B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE102014106714A1 (de) Bolzenkontakthügel und Packungsstruktur desselben sowie Verfahren zur Herstellung derselben
DE102016206542B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
WO2001065603A1 (de) Wärmeleitende klebstoffverbindung und verfahren zum herstellen einer wärmeleitenden klebstoffverbindung
WO2012171968A1 (de) Verfahren zum elektrischen verbinden mehrerer solarzellen und photovoltaikmodul
DE102014203309A1 (de) Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
EP0948813B1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls
DE102005058654A1 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
DE102013200868B4 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE19702014A1 (de) Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
DE102007010882B4 (de) Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee