DE102014203309A1 - Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen - Google Patents

Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen Download PDF

Info

Publication number
DE102014203309A1
DE102014203309A1 DE102014203309.8A DE102014203309A DE102014203309A1 DE 102014203309 A1 DE102014203309 A1 DE 102014203309A1 DE 102014203309 A DE102014203309 A DE 102014203309A DE 102014203309 A1 DE102014203309 A1 DE 102014203309A1
Authority
DE
Germany
Prior art keywords
structuring
electrically conductive
circuit board
electronic component
additive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014203309.8A
Other languages
English (en)
Inventor
Thomas Bigl
Mathias Brumme
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102014203309.8A priority Critical patent/DE102014203309A1/de
Priority to CN201510066983.3A priority patent/CN104867902A/zh
Publication of DE102014203309A1 publication Critical patent/DE102014203309A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8284—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1136—Conversion of insulating material into conductive material, e.g. by pyrolysis
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Ein Verfahren dient zum Herstellen eines Elektronikmoduls (1) mit mindestens folgenden Schritten: Bereitstellen einer mit einer ersten elektrisch leitfähigen Strukturierung (5) versehenen Leiterplatte (3), Anbringen mindestens eines elektronischen Bauelements (6) an der ersten elektrisch leitfähigen Strukturierung (5) und darauf rein additives Herstellen einer isolierenden und einer zweiten elektrisch leitfähigen Strukturierung (11). Ein Elektronikmodul (1) weist eine mit einer ersten elektrisch leitfähigen Strukturierung (5, 5a, 5b) versehene Leiterplatte (2), mindestens ein auf der ersten elektrischen Strukturierung (5a) angeordnetes elektronisches Bauelement (6) und eine darauf aufgebrachte isolierende und eine zweite elektrisch leitfähige Strukturierung (11) auf, wobei die zweite Strukturierung (11) mittels eines rein additiven Materialaufgabeverfahrens erzeugt worden ist. Die Erfindung ist insbesondere anwendbar auf Leistungselektronikmodule.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Elektronikmoduls mit mindestens folgenden Schritten: Bereitstellen einer mit einer ersten elektrisch leitfähigen Strukturierung versehenen Leiterplatte, Anbringen mindestens eines elektronischen Bauelements an der ersten Strukturierung und darauf Aufbringen einer zweiten elektrisch leitfähigen Strukturierung. Die Erfindung betrifft auch ein Elektronikmodul, aufweisend eine mit einer ersten elektrisch leitfähigen Strukturierung versehene Leiterplatte, mindestens ein auf der ersten elektrischen Strukturierung angeordnetes elektronisches Bauelement und eine darauf aufgebrachte zweite elektrisch leitfähige Strukturierung. Die Erfindung ist insbesondere anwendbar auf Leistungselektronikmodule.
  • Aktuell basiert die klassische Aufbautechnik von Leistungsbauelementen wie IGBTs auf strukturierten, leitenden Bahnen auf einem isolierenden Substrat (meist aus Keramik) sowie aus Verbindungselementen zwischen diesen Bahnen in Form von Drähten (z.B. sog. Bonddrähten) oder Bändern. Bekannt ist insbesondere eine Verwendung einer mit leitenden Bahnen aus Kupfer belegten Keramikplatte, einer sog. DCB(„Direct Copper Bonded”, auch DBC, „Direct Bonded Copper”)-Leiterplatte. Diese Leiterplatte wird häufig auch als „Substrat” bezeichnet, z.B. als „DCB-Substrat”.
  • Neuere Entwicklungen im Bereich von Leistungselektronikmodulen ermöglichen durch eine planare Aufbauweise eine höhere Zuverlässigkeit und verbesserte niederinduktive Aufbaumöglichkeiten zur Verringerung von Verlustleistungen sowie zur Realisierung von höheren Schaltfrequenzen. Zusätzlich wird auf lebensdauerreduzierende Verbindungsstellen, die in fehleranfälligen, seriellen Prozessen wie einem Bonden hergestellt werden, verzichtet. Beispiele für eine planare Aufbauweise stellen die „SKiN“-Technologie der Fa. Semikron oder die „SiPLIT“-Technologie der Fa. Siemens dar. Charakteristisch für die SKiN-Technologie ist der Ersatz von Bonddrähten durch eine flexible, strukturierte Folie, die flächig auf die DCB-Leiterplatte mit den darauf befestigten Leistungselektronik-Bauelementen aufgesintert wird. Bei der SiPLIT-Technologie erfolgt die planare Verdrahtung auf einer zunächst unstrukturierten Folie, die gleichzeitig als Dielektrikum fungiert. Die anschließende Strukturierung und Kontaktierung erfolgt galvanisch. Letzteres geschieht über zuvor durch Laserablation freigestellte Öffnungen in der Folie.
  • Beiden planaren Aufbautechnologien ist gemeinsam, dass diese obere Verdrahtungsebene entweder vor ihrer Aufbringung oder bei der Modulfertigung in aufwändigen galvanischen Prozessen hergestellt werden muss. Bei der SKiN-Technologie geschieht dies unabhängig von der eigentlichen Modulfertigung auf der flexiblen Folie in Leiterplattentechnik. Bei der SiPLIT-Technologie wird in mehreren Prozessschritten bis zur Endkupferdicke galvanisch aufgebaut.
  • Die Prozessfolgen bei den planaren Aufbautechniken beinhalten zudem eine Kombination von subtraktiven und additiven Prozessen bei der Herstellung der Verbindungen. Im Fall der SKiN-Technologie muss die flexible Folie beispielsweise vor der Aufbringung ätzstrukturiert und zusammen mit den einzelnen Komponenten (z.B. Kühlkörper, Anschlussterminals, DCB-Substrat, Flexboard) dann in einem mehrstufigen Sinterprozess miteinander zu einem Modul verbunden werden. Im Fall der SiPLIT-Technologie wird die zuvor aufgebrachte Folie in mehreren, unterschiedlichen Prozessen metallisiert und strukturiert sowie galvanisch auf die Endkupferdicke aufgebaut.
  • Zur Kontaktierung des Moduls mit einer Steuerplatine zur Ein- und Auskopplung von Leistungs- und Steuersignalen existieren unterschiedliche Lösungen, beispielsweise mittels einer Verwendung von Federkontakten über angeschweißte, gelötete oder gesinterte Elemente bis hin zu Einpresspins.
  • Es ist die Aufgabe der vorliegenden Erfindung, die Nachteile des Standes der Technik zumindest teilweise zu überwinden und insbesondere eine Möglichkeit zur vereinfacht hergestellten Verdrahtung eines Elektronikmoduls bereitzustellen, insbesondere eines Leistungselektronikmoduls. Es ist insbesondere eine Aufgabe eine obere Verdrahtungsebene vereinfacht herzustellen.
  • Diese Aufgabe wird gemäß den Merkmalen der unabhängigen Ansprüche gelöst. Bevorzugte Ausführungsformen sind insbesondere den abhängigen Ansprüchen entnehmbar.
  • Die Aufgabe wird gelöst durch ein Verfahren zum Herstellen eines Elektronikmoduls mit mindestens folgenden Schritten: (i) Bereitstellen einer mit einer ersten elektrisch leitfähigen Strukturierung versehenen Leiterplatte, (ii) Anbringen mindestens eines elektronischen Bauelements an der ersten Strukturierung und (iii) darauf rein additives Herstellen einer zweiten elektrisch leitfähigen Strukturierung.
  • Die erste Strukturierung oder Leitungsstruktur mag einer unteren Verdrahtungsebene entsprechen. Die erste Strukturierung oder Leitungsstruktur mag einer oberen Verdrahtungsebene entsprechen.
  • Dieses Verfahren weist den Vorteil auf, dass auf kosten- und zeitintensive Prozesse zur Strukturierung und Metallisierung der zweiten elektrisch leitfähigen Strukturierung verzichtet werden kann. Auch entfallen zusätzliche serielle Prozesse zur Herstellung von Anschlussstrukturen zur Kontaktierung der Steuerplatine. In einem einzigen Prozess können alle benötigten Schichten zum Aufbau des Moduls dreidimensional in nahezu beliebiger Schichtdicke ohne subtraktive oder ablative bzw. materialabtragende Prozesse erzeugt werden. Bekannte Probleme gängiger Verfahren wie z.B. eine reduzierte Isolationsschichtdicke bei einer Kantenabdeckung oder Limitierungen in einer erzielbaren Schichtdicke der leitenden Strukturierungen bzw. Strukturen lassen sich gezielt vermeiden.
  • Die mit der ersten Strukturierung versehene Leiterplatte mag insbesondere ein Keramiksubstrat aufweisen, insbesondere eine Keramikplatte. Das Keramiksubstrat mag einseitig oder beidseitig mit einer ersten elektrisch leitfähigen Strukturierung belegt sein. Die erste elektrisch leitfähige Strukturierung mag insbesondere aus Kupfer bestehen. Insbesondere mag das Keramiksubstrat an einer Seite, z.B. der „Unter- oder Rückseite“, mit einer vollflächigen (insbesondere unstrukturierten) metallischen Lage versehen sein und an der anderen Seite („Ober- oder Vorderseite“) mit der ersten elektrisch leitfähigen Strukturierung versehen sein. Die vollflächige metallische Lage mag z.B. aus Kupfer bestehen, wobei die Leiterplatte beispielsweise eine DCB-Leiterplatte sein kann. Die vollflächige metallische Lage mag aber z.B. auch aus Aluminium bestehen, wobei die Leiterplatte beispielsweise eine IMS(„Insulated Metal Substrate“)-Leiterplatte sein kann. Jedoch sind die Materialien des Substrats und der darauf aufgebrachten mindestens einen elektrisch leitfähigen (strukturierten oder unstrukturierten) Lage grundsätzlich beliebig wählbar. So kann als Material des Substrats für biegbare Leiterplatten auch Polyimid verwendet werden.
  • Das Anbringen mindestens eines elektronischen Bauelements an der ersten elektrischen Strukturierung in Schritt (ii) mag z.B. mittels eines Bestückautomaten durchgeführt werden. Das mindestens eine elektronische Bauelement mag insbesondere mindestens ein Leistungsbauelement umfassen, insbesondere mindestens einen Leistungshalbleiter. Das mindestens eine Leistungsbauelement mag z.B. mindestens einen IGBT, mindestens einen Leistungs-MOSFET, mindestens eine Leistungsdiode, mindestens einen Thyristor, mindestens einen Triac usw. aufweisen. Die mit dem mindestens einen elektronischen Bauelement versehene Leiterplatte mag im Folgenden auch als „bestückte Leiterplatte“ bezeichnet werden. Die Leiterplatte mag einseitig oder beidseitig bestückt sein.
  • Das Herstellen der zweiten Strukturierung (die insbesondere als obere Verdrahtungsebene dient) in Schritt (iii) umfasst insbesondere, dass die zweite Strukturierung erst auf der gemäß Schritt (i) und (ii) bestückten Leiterplatte erzeugt wird und nicht wie bisher z.B. bei der SKiN-Technologie vorgefertigt und dann an der bestückten Leiterplatte befestigt wird.
  • Das rein additive Herstellen der zweiten Strukturierung in Schritt (iii) umfasst insbesondere, dass keine aufwändigen ablativen oder materialabtragenden Prozessschritte durchgeführt zu werden brauchen. Unter einem ablativen oder materialabtragenden Prozessschritt wird insbesondere ein Prozessschritt verstanden, bei dem ein ansonsten dauerhaft verbleibendes Materialvolumen entfernt wird. Reinigungsprozesse zum Entfernen von ansonsten nicht dauerhaft verbleibendem Material fallen insbesondere nicht unter einen ablativen oder materialabtragenden Prozessschritt und mögen bei dem vorliegenden Verfahren verwendet werden. Ein Reinigungsprozess mag beispielweise ein Waschen und/oder ein Druckluftreinigen umfassen, z.B. um loses Pulver zu entfernen.
  • Das additive Herstellen mag auch als additive Fertigung oder als generative Fertigung bezeichnet werden.
  • Das Elektronikmodul kann auch als Leistungselektronikmodul bezeichnet werden. Solche Leistungselektronikmodule unterschieden sich in der Regel in Bezug auf die Anforderungen an ihren Aufbau erheblich von Elektronikmodulen ohne Leistungsbauelemente.
  • Es ist eine Ausgestaltung, dass dem Herstellen der zweiten elektrisch leitfähigen Strukturierung ein Aufbringen einer isolierenden Schicht vorangeht. Dies unterdrückt eine Bildung parasitärer Kriechströme, verbessert eine Durchschlagsicherheit und/oder verhindert ggf. sogar einen Kurzschluss. Die zweite elektrisch leitfähige Strukturierung kann insbesondere zumindest teilweise auf der isolierenden Schicht hergestellt sein. Beispielsweise mag die zweite elektrisch leitfähige Strukturierung außer an Kontaktierungsstellen auf der isolierenden Schicht hergestellt sein.
  • Es ist auch eine Ausgestaltung, dass das additive Aufbringen der zweiten Strukturierung in Schritt (iii) umfasst: (iiia) Aufbringen einer thermisch aktivierbaren Schicht, welche in einem nicht erwärmten Zustand elektrisch isolierend ist und nach Erwärmen dauerhaft elektrisch leitfähig wird, und (iiib) lokales Erwärmen der thermisch aktivierbaren Schicht. So kann auf eine besonders einfache Weise durch ausreichend energiereiches und damit ausreichend heißes lokales Erwärmen an den Stellen, an denen ein elektrisch leitfähiger Bereich entstehen soll, die zweite elektrisch leitfähige Strukturierung erzeugt werden. Wo die thermisch aktivierbare Schicht nicht ausreichend erwärmt wird, bleibt sie elektrisch isolierend.
  • Die thermisch aktivierbare Schicht mag beispielsweise eine Kunststoff-Matrix aufweisen, in welcher Metallpartikel als Füllstoff gelöst sind. Wird einem Materialvolumen der Schicht eine ausreichende Energie zugeführt, wird der Kunststoff dort entfernt oder verdrängt, und die Metallpartikel werden miteinander zu einem elektrisch leitfähigen Volumen verschmolzen.
  • Die thermisch aktivierbare Schicht mag zumindest bereichsweise auf der isolierenden Schicht aufgebracht und/oder lokal erwärmt werden.
  • Es ist eine Ausgestaltung davon, dass das lokale Erwärmen der thermisch aktivierbaren Schicht mittels mindestens eines Laserstrahls durchgeführt wird. Dies ergibt den Vorteil, dass eine zum Herstellen einer elektrischen Leitfähigkeit ausreichende Energiemenge, preiswert, präzise und mit hoher Strukturauflösung eingebracht werden kann.
  • Die thermisch aktivierbare Schicht kann grundsätzlich auf verschiedene Weisen erzeugt werden. Sie kann z.B. durch Auflegen einer Folie erzeugt werden. Es ist noch eine Ausgestaltung, dass das Aufbringen der thermisch aktivierbaren Schicht ein Aufdrucken oder ein Aufsprühen umfasst. Das Aufdrucken mag z.B. mittels ein oder mehrerer Rakel und/oder Walzen durchgeführt werden. So wird der Vorteil erlangt, dass die thermisch aktivierbare Schicht ohne zusätzlichen Aufwand spaltfrei auch auf Kanten oder Stufen usw. aufgebracht werden kann. Der gleiche Vorteil kann auch durch ein Aufbringen mittels eines Gussverfahrens, insbesondere Spritzgussverfahrens, erreicht werden.
  • Es ist eine Weiterbildung, dass die zweite Strukturierung in Schritt (iii) durch sog. Lasersintern oder Laserschmelzen hergestellt wird. Bei dem Lasersintern wird Metallpulver mittels eines Laserstrahls oder eines anderen Strahlungsmittels zusammengesintert. Insbesondere kann ein sog. Selektives Lasersintern (SLS) verwendet werden. Das Pulver mag Binder aufweisen, welcher z.B. auch als Sinterhilfsmittel verwendet werden kann, z.B. zur Vereinfachung eines Flüssigphasensinterns. Möglich ist auch die direkte Verwendung metallischer Pulver ohne Zusatz eines Binders. Die Metallpulver können dabei vollständig aufgeschmolzen werden. Dafür können beispielsweise CW-Laser eingesetzt werden. Diese Verfahrensvariante wird auch als Selektives Laserschmelzen (SLM) bezeichnet. Als Ausgangsstoff für das Lasersintern und/oder das Laserschmelzen mag auch der bereits oben beschriebene Kunststoff/Metallpartikel-Verbund verwendet werden.
  • Grundsätzlich sind auch andere Arten von Strahlen einsetzbar, z.B. Elektronen für ein Elektronenstrahlsintern usw.
  • Es ist eine weitere Ausgestaltung, dass das additive Aufbringen der zweiten Strukturierung ein Aufbringen und Aktivieren eines energieaktivierbaren Mediums in Form zumindest eines Teils der zweiten Strukturierung umfasst. Dies mag eine besonders einfache Herstellung der zweiten Strukturierung ergeben, insbesondere falls das energieaktivierbare Medium auf einer planen Oberfläche aufgebracht wird. Das energieaktivierbare Medium mag z.B. in Form einer reaktiven Folie (z.B. NanoFoil der Fa. Indium Corporation) aufgebracht werden. Wird die reaktive Nanofolie an einer Stelle durch Energieeintrag (z.B. einen Funken, eine ausreichend hohe elektrische Spannung, eine Flamme, Mikrowellen, einen Laserstrahl usw.) aktiviert, breitet sich von dieser Stelle eine exotherme Reaktion durch die Nanofolie aus, so dass diese auf ihren Untergrund als die zweite Strukturierung aufschmilzt. Wenn z.B. die reaktive Folie einen Mehrschichtstapel aus sich abwechselnden Al- und Ni-Schichten aufweist, wird die daraus hergestellte zweite Strukturierung insbesondere aus einer Al-Ni-Mischung, insbesondere Legierung, bestehen.
  • Es ist eine Weiterbildung, dass vor dem Aufbringen der zweiten Strukturierung in Schritt (iii) eine elektrisch isolierende Schicht auf die bestückte Leiterplatte aufgebracht wird. Die elektrisch isolierende Schicht wird so aufgebracht, dass sie zumindest an den Stellen, an denen die bestückte Leiterplatte von der zweiten Strukturierung elektrisch kontaktiert werden soll, Aussparungen aufweist. Aussparungen können sich insbesondere an der ersten Strukturierung und an einem Kontaktfeld oder Anschlussbereich eines elektronischen Bauelements befinden. So wird eine besonders vielseitig ausgestaltbare und gegenüber der bestückten Leiterplatte elektrisch sichere Herstellung der zweiten Strukturierung ermöglicht.
  • Es ist ferner eine Ausgestaltung, dass auf der zweiten Strukturierung mindestens ein Kontaktelement additiv hergestellt wird, z.B. ein Kontaktstift. Das Kontaktelement mag z.B. eine Kontaktierung einer Steuerplatine bewirken. Die Herstellung des mindestens einen Kontaktelements kann insbesondere im gleichen Prozessschritt geschehen, bei der auch die zweite Strukturierung hergestellt wird. Insbesondere auch dadurch wird es ermöglicht, dass das mindestens eine Kontaktelement einstückig mit der zweiten Strukturierung ausgebildet ist bzw. einen integralen, einstückigen Teil der zweiten Strukturierung darstellt. Alternativ mag das Kontaktelement separat hergestellt und dann auf die zweite Strukturierung aufgebracht werden, z.B. mittels eines energieaktivierbaren Verbindungsmediums, z.B. einer reaktiven Folie.
  • Alternativ kann die Kontaktierung mittels drucklosen Sinterns oder mit Hilfe von silberhaltigen Pasten, die unter Druck und gleichzeitiger Wärmeeinbringung versintern (z.B. in einem sog. „Sinterpressvorgang“), hergestellt werden. Letzteres kann direkt in einem Bestückprozess des Bauelementes erreicht werden.
  • Es ist darüber hinaus eine Ausgestaltung, dass das additive Aufbringen der zweiten Strukturierung mittels eines sog. „3D-Druckers“ durchgeführt wird. Dies ermöglicht eine besonders einfache Herstellung. Dazu mag beispielsweise die bestückte Leiterplatte in den 3D-Drucker eingebracht werden und folgend der 3D-Drucker zur Herstellung der zweiten Strukturierung betrieben werden, insbesondere mittels einer schichtweisen Herstellung.
  • Es ist eine Weiterbildung, dass auch die optionale isolierende Schicht mittels eines 3D-Druckers aufgebracht werden kann.
  • Es ist außerdem eine Ausgestaltung, dass das Anbringen mindestens eines elektronischen Bauelements an der ersten elektrischen Strukturierung mittels eines energieaktivierbaren Verbindungsmediums durchgeführt wird, z.B. einer reaktiven Folie (z.B. NanoFoil der Fa. Indium Corporation). So ergibt sich eine besonders preiswerte Anbringung. Darüber hinaus kann die Kontaktierung auch über leitfähige Schichten, wie z. B. Argomax der Firma Alpha Cookson, direkt beim Bestücken des Bauelements unter Einwirkung von Wärme und Druck erzielt werden.
  • Die Aufgabe wird auch gelöst durch ein Elektronikmodul, welches mittels des oben beschriebenen Verfahrens hergestellt worden ist.
  • Die Aufgabe wird auch gelöst durch ein Elektronikmodul, aufweisend eine mit einer ersten elektrisch leitfähigen Strukturierung versehene Leiterplatte, mindestens ein auf der ersten elektrischen Strukturierung angeordnetes elektronisches Bauelement und eine darauf aufgebrachte zweite elektrisch leitfähige Strukturierung, wobei die zweite Strukturierung mittels eines additiven oder generativen Materialaufgabeverfahrens erzeugt worden ist.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden schematischen Beschreibung eines Ausführungsbeispiels, das im Zusammenhang mit den Zeichnungen näher erläutert wird. Dabei können zur Übersichtlichkeit gleiche oder gleichwirkende Elemente mit gleichen Bezugszeichen versehen sein.
  • 1 zeigt im Querschnitt ein erfindungsgemäßes Elektronikmodul.
  • 1 zeigt ein Elektronikmodul 1, das folgendermaßen hergestellt worden ist: Zunächst wird eine DCB-Leiterplatte 2 bereitgestellt, die ein plattenförmiges Keramiksubstrat 3 mit einer Vorderseite 3a und einer Rückseite 3b aufweist. Die Rückseite 3b ist mit einer nicht-strukturierten metallischen Schicht 4 aus Aluminium oder Kupfer belegt. Die Vorderseite 3a ist mit einer ersten Strukturierung 5 belegt, welche z.B. mehrere schichtartige Bereiche (z.B. Leitungsführungen) 5a und 5b aus Kupfer aufweist. Die erste Strukturierung 5 ist also elektrisch leitfähig und stellt eine unterseitige Verdrahtungsebene dar.
  • Auf der ersten Strukturierung 5, nämlich dem Streifen 5a, ist ein Leistungsbauelement 6, z.B. ein IGBT, angeordnet. Das Leistungsbauelement 6 ist unterseitig und oberseitig kontaktierbar, wobei seine Unterseite hier mittels eines energieaktivierten Verbindungsmediums in Form einer zuvor (z.B. mittels eines Laserstrahls) aktivierten reaktiven Folie 7 verbunden und damit angebracht ist. Die reaktive Folie 7 ist z.B. eine Folie vom Typ NanoFoil der Fa. Indium Corporation. Alternativ kann die Kontaktierung in einem drucklosen Sinterprozess oder mit Hilfe von speziellen, silberhaltigen Pasten, die unter Druck und gleichzeitiger Wärmeeinbringung versintern (z.B. in einem sog. „Sinterpressvorgang“), hergestellt werden. Letzteres kann direkt in einem Bestückprozess des Leistungsbauelements 6 auf die DCB-Leiterplatte 2, z.B. auf einen Bereich 5a oder 5b, oder auf das Keramiksubstrat 3 erreicht werden.
  • In einem weiteren Schritt wird auf einem Teilbereich einer Ober- oder Vorderseite 8 der wie zuvor beschrieben bestückten Leiterplatte 2 bis 7 eine elektrische Isolierungsschicht 9 aufgebracht, nämlich mindestens zwischen den Bereichen 5a und 5b bis zu einer Ober- oder Vorderseite 10 des Leistungsbauelements 6.
  • In einem folgenden Schritt wird auf einem Teil der Oberseite der bisher hergestellten Struktur 2 bis 9 („darauf“) rein additiv eine zweite elektrisch leitfähige Strukturierung 11 herstellt, und zwar zumindest zwischen dem zweiten Bereich 5b und einem elektrisch kontaktierbaren Bereich der Ober- oder Vorderseite 10 des Leistungsbauelements 6. Die zweite elektrisch leitfähige Strukturierung 11 wird dabei zunächst in Form einer thermisch aktivierbaren Schicht aufgebracht, und zwar als eine Kunststoff/Metallpartikel-Schicht mit einer Kunststoff-Matrix mit darin verteilten Metallpartikeln. Das Aufbringen kann beispielsweise durch Aufdrucken (z.B. mittels mindestens eines Rakels und/oder mindestens einer Walze), durch Aufsprühen usw. geschehen. Diese Kunststoff/Metallpartikel-Schicht ist in einem nicht (ausreichend) erwärmten Zustand elektrisch isolierend ist und nach Erwärmen dauerhaft elektrisch leitfähig. In einem darauffolgenden Schritt ist die Kunststoff/Metallpartikel-Schicht lokal erwärmt worden, und zwar in dem gezeigten Ausführungsbeispiel zumindest in einer Spur zwischen dem zweiten Bereich 5b und der Vorderseite des Leistungsbauelements 6. Das lokale Erwärmen geschieht hier z.B. mittels eines Laserstrahls. Dadurch wird aufgrund einer Verschmelzung und/oder Sinterung der Metallpartikel eine elektrische Leitung oder Leiterbahn zwischen dem zweiten Bereich 5b und der Vorderseite 10 des Leistungsbauelements 6 hergestellt, welche zumindest einen Teil der zweiten Strukturierung 11 darstellt. Die zweite Strukturierung 11 mag auch als eine obere Verdrahtungsebene angesehen werden.
  • Auf der zweiten Strukturierung 11 wird oberhalb des zweiten Bereichs 5b ein Kontaktelement 12 additiv hergestellt, z.B. ein Kontaktstift, ein Kontaktstreifen oder eine Kontaktfeder usw. Das Kontaktelement 12 ist hier als ein einstückiger, nicht separat hergestellter Teil der zweiten Strukturierung 11 dargestellt. Alternativ könnte das Kontaktelement 12 auch separat hergestellt worden sein und dann an der zweiten Strukturierung 11 befestigt worden sein.
  • Einige oder alle auf die bestückte Leiterbahn 2 bis 7 aufgebrachten Strukturen 9, 11, 12 mögen insbesondere mittels eines 3D-Druckers additiv oder generativ hergestellt worden sein.
  • In einem folgenden Schritt wird optional noch eine elektrisch isolierende Deckschicht 13 aufgebracht, welche jedoch das Kontaktelement 12 nicht vollständig bedeckt.
  • Obwohl die Erfindung im Detail durch das gezeigte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht darauf eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.
  • Allgemein kann unter "ein", "eine" usw. eine Einzahl oder eine Mehrzahl verstanden werden, insbesondere im Sinne von "mindestens ein" oder "ein oder mehrere" usw., solange dies nicht explizit ausgeschlossen ist, z.B. durch den Ausdruck "genau ein" usw.
  • Auch kann eine Zahlenangabe genau die angegebene Zahl als auch einen üblichen Toleranzbereich umfassen, solange dies nicht explizit ausgeschlossen ist.

Claims (11)

  1. Verfahren zum Herstellen eines Elektronikmoduls (1) mit mindestens folgenden Schritten: – Bereitstellen einer mit einer ersten elektrisch leitfähigen Strukturierung (5) versehenen Leiterplatte (3), – Anbringen mindestens eines elektronischen Bauelements (6) an der ersten elektrisch leitfähigen Strukturierung (5), wobei mindestens ein elektronisches Bauelement (6) ein Leistungsbauelement ist und – darauf rein additives Herstellen einer zweiten elektrisch leitfähigen Strukturierung (11).
  2. Verfahren nach Anspruch 1, wobei dem Herstellen der zweiten elektrisch leitfähigen Strukturierung (11) ein Aufbringen einer isolierenden Schicht (9) vorangeht.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei das additive Aufbringen der zweiten Strukturierung (11) umfasst: – Aufbringen einer thermisch aktivierbaren Schicht, welche in einem nicht erwärmten Zustand elektrisch isolierend ist und nach Erwärmen dauerhaft elektrisch leitfähig wird, und – lokales Erwärmen der thermisch aktivierbaren Schicht.
  4. Verfahren nach Anspruch 3, wobei das lokale Erwärmen der thermisch aktivierbaren Schicht mittels mindestens eines Laserstrahls durchgeführt wird.
  5. Verfahren nach einem der Ansprüche 2 oder 3, wobei das Aufbringen der thermisch aktivierbaren Schicht ein Aufdrucken oder ein Aufsprühen umfasst.
  6. Verfahren nach Anspruch 1, wobei das additive Aufbringen der zweiten Strukturierung (11) ein Aufbringen und Aktivieren eines energieaktivierbaren Verbindungsmediums in Form zumindest eines Teil der zweiten Strukturierung umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei auf der zweiten Strukturierung (11) mindestens ein Kontaktelement (12) additiv hergestellt wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei zumindest das additive Aufbringen der zweiten Strukturierung (11) mittels eines 3D-Druckers durchgeführt wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Anbringen mindestens eines elektronischen Bauelements (6) an der ersten elektrischen Strukturierung (5, 5a) mittels eines energieaktivierbaren Verbindungsmediums durchgeführt wird.
  10. Elektronikmodul (1), aufweisend – eine mit einer ersten elektrisch leitfähigen Strukturierung (5, 5a, 5b) versehene Leiterplatte (2), – mindestens ein auf der ersten elektrischen Strukturierung (5a) angeordnetes elektronisches Bauelement (6), wobei mindestens ein elektronisches Bauelement (6) ein Leistungsbauelement ist und – eine darauf aufgebrachte zweite elektrisch leitfähige Strukturierung (11), wobei – die zweite Strukturierung (11) mittels eines rein additiven Materialaufgabeverfahrens erzeugt worden ist.
  11. Elektronikmodul (1) nach Anspruch 9, wobei die zweite elektrisch leitfähige Strukturierung (11) zumindest teilweise auf einer isolierenden Schicht (9) aufgebracht ist.
DE102014203309.8A 2014-02-25 2014-02-25 Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen Ceased DE102014203309A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014203309.8A DE102014203309A1 (de) 2014-02-25 2014-02-25 Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen
CN201510066983.3A CN104867902A (zh) 2014-02-25 2015-02-09 具有两个能导电结构的电子模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014203309.8A DE102014203309A1 (de) 2014-02-25 2014-02-25 Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen

Publications (1)

Publication Number Publication Date
DE102014203309A1 true DE102014203309A1 (de) 2015-08-27

Family

ID=53782415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014203309.8A Ceased DE102014203309A1 (de) 2014-02-25 2014-02-25 Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen

Country Status (2)

Country Link
CN (1) CN104867902A (de)
DE (1) DE102014203309A1 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3151641A1 (de) * 2015-09-30 2017-04-05 Siemens Aktiengesellschaft Verfahren und vorrichtung zur verdrahtung eines technischen systems sowie technisches system
EP3261119A1 (de) * 2016-06-21 2017-12-27 Infineon Technologies AG Leistungshalbleitermodulkomponenten und additive fertigung davon
EP3288349A1 (de) 2016-08-25 2018-02-28 Siemens Aktiengesellschaft Leistungsmodul, modulanordnung und verfahren zur herstellung eines leistungsmoduls
WO2018060265A1 (de) * 2016-09-30 2018-04-05 Siemens Aktiengesellschaft Leistungsmodul und verfahren zur herstellung eines leistungsmoduls
DE102016222909A1 (de) * 2016-11-21 2018-05-24 Robert Bosch Gmbh Kühlkörper zur Kühlung eines Leistungsmoduls und Verfahren zur Herstellung eines Kühlkörpers
EP3326986A1 (de) * 2016-11-28 2018-05-30 Infineon Technologies AG Verfahren zur herstellung eines metall-keramik-substrats
WO2018125603A1 (en) * 2016-12-28 2018-07-05 Microsoft Technology Licensing, Llc Metal additive structures on printed circuit boards
FR3061989A1 (fr) * 2017-01-18 2018-07-20 Safran Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes
WO2019063533A1 (de) 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und verfahren zu dessen herstellung
US11147851B2 (en) 2016-12-05 2021-10-19 Safran Method of fabricating an electronic power module by additive manufacturing, and associated substrate and module
US11557706B2 (en) 2020-09-30 2023-01-17 Ford Global Technologies, Llc Additive manufacturing of electrical circuits
US11688713B2 (en) 2020-01-20 2023-06-27 Infineon Technologies Austria Ag Additive manufacturing of a frontside or backside interconnect of a semiconductor die

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058677A2 (de) * 2002-01-14 2003-07-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. System zur fertigung von elektrischen und integrierten schaltkreisen
US20120178189A1 (en) * 2011-01-06 2012-07-12 Reber Douglas M Method for forming an over pad metalization (opm) on a bond pad

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19723734C2 (de) * 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
DE10227658B4 (de) * 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
US10231344B2 (en) * 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
DE102007054710B3 (de) * 2007-11-16 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Halbleiterbaugruppe
DE102011080153A1 (de) * 2011-07-29 2013-01-31 Infineon Technologies Ag Flexible verbindung von substraten in leistungshalbleitermodulen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058677A2 (de) * 2002-01-14 2003-07-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. System zur fertigung von elektrischen und integrierten schaltkreisen
US20120178189A1 (en) * 2011-01-06 2012-07-12 Reber Douglas M Method for forming an over pad metalization (opm) on a bond pad

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3151641A1 (de) * 2015-09-30 2017-04-05 Siemens Aktiengesellschaft Verfahren und vorrichtung zur verdrahtung eines technischen systems sowie technisches system
EP3261119A1 (de) * 2016-06-21 2017-12-27 Infineon Technologies AG Leistungshalbleitermodulkomponenten und additive fertigung davon
EP3288349A1 (de) 2016-08-25 2018-02-28 Siemens Aktiengesellschaft Leistungsmodul, modulanordnung und verfahren zur herstellung eines leistungsmoduls
WO2018060265A1 (de) * 2016-09-30 2018-04-05 Siemens Aktiengesellschaft Leistungsmodul und verfahren zur herstellung eines leistungsmoduls
DE102016222909A1 (de) * 2016-11-21 2018-05-24 Robert Bosch Gmbh Kühlkörper zur Kühlung eines Leistungsmoduls und Verfahren zur Herstellung eines Kühlkörpers
EP3326986A1 (de) * 2016-11-28 2018-05-30 Infineon Technologies AG Verfahren zur herstellung eines metall-keramik-substrats
US11147851B2 (en) 2016-12-05 2021-10-19 Safran Method of fabricating an electronic power module by additive manufacturing, and associated substrate and module
US10881037B2 (en) 2016-12-28 2020-12-29 Microsoft Technology Licensing, Llc Metal additive structures on printed circuit boards
WO2018125603A1 (en) * 2016-12-28 2018-07-05 Microsoft Technology Licensing, Llc Metal additive structures on printed circuit boards
FR3061989A1 (fr) * 2017-01-18 2018-07-20 Safran Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes
WO2018134495A1 (fr) * 2017-01-18 2018-07-26 Safran Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes
US11594475B2 (en) 2017-01-18 2023-02-28 Safran Method of fabricating an electronic power module by additive manufacturing, and associated substrate and module
WO2019063533A1 (de) 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und verfahren zu dessen herstellung
DE102017217406A1 (de) * 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und Verfahren zu dessen Herstellung
US11688713B2 (en) 2020-01-20 2023-06-27 Infineon Technologies Austria Ag Additive manufacturing of a frontside or backside interconnect of a semiconductor die
US11557706B2 (en) 2020-09-30 2023-01-17 Ford Global Technologies, Llc Additive manufacturing of electrical circuits

Also Published As

Publication number Publication date
CN104867902A (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
DE102014203309A1 (de) Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE60217023T2 (de) Mehrschichtige Leiterplatte und Verfahren zur Herstellung einer mehrschichtigen Leiterplatte
DE60030743T2 (de) Verfahren zum Herstellen einer Leiterplatte
EP1980143B1 (de) Leiterplatte mit zusätzlichen funktionalen elementen sowie herstellverfahren und anwendung
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
WO2014197917A1 (de) Leistungsmodul
DE10300530B4 (de) Leiterplatte mit einem eingebauten Kondensator und Herstellungsverfahren der Leiterplatte
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
EP2524394A2 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
DE112012003759T5 (de) Halbleitermodul, Schaltungs-Substrat
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102016206542A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP3300105B1 (de) Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls
DE102004058806B4 (de) Verfahren zur Herstellung von Schaltungsstrukturen auf einem Kühlkörper und Schaltungsstruktur auf einem Kühlkörper
DE102018207537A1 (de) Verbundanordnung aus drei gestapelten Fügepartnern
EP3338302B1 (de) Schaltungsträger, leistungselektronikanordnung mit einem schaltungsträger
DE102007029422A1 (de) Thermische Kontaktierung eines Leistungsbauelements auf einem Schaltungsträger durch Kaltgasspritzen
EP2421339A1 (de) Verfahren zum Einbetten von elektrischen Komponenten
WO2017064270A1 (de) Laserstrahlungsquelle und verfahren zur herstellung einer laserstrahlungsquelle und verwendung eines lötprozesses
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
EP3384527B1 (de) Elektronisches leistungsmodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final