JPH11224981A - 半田付け方法および半田バンプの形成方法 - Google Patents
半田付け方法および半田バンプの形成方法Info
- Publication number
- JPH11224981A JPH11224981A JP10025749A JP2574998A JPH11224981A JP H11224981 A JPH11224981 A JP H11224981A JP 10025749 A JP10025749 A JP 10025749A JP 2574998 A JP2574998 A JP 2574998A JP H11224981 A JPH11224981 A JP H11224981A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- solder
- electronic component
- solder bump
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 半田付け後の洗浄を必要とせずに効率よく半
田付けができる電子部品の半田付け方法および半田バン
プの形成方法を提供することを目的とする。 【解決手段】 電子部品１を基板８に半田付けにより接
合する電子部品の半田付け方法において、電子部品１の
搭載に先立ち電子部品１の半田バンプ２の表面の酸化膜
をフッ化処理によりフッ化膜に置換し、次いで半田バン
プ２に半田付け工程での最高加熱温度より高い沸点を有
する高粘性の揮発性有機材料を含む仮固定剤１６を塗布
する。この後半田バンプ２を電極９に位置合せし仮固定
剤１６によって仮固定し、リフロー炉で加熱して半田バ
ンプ２を溶融させ、電極９に半田付けする。仮固定剤１
６により電子部品１が位置ずれを生じることはなく、ま
たフッ化膜は加熱工程において消滅するので良好な半田
付けが行われ、半田付け後は仮固定剤６は蒸発して残留
しないので、半田付け後の洗浄を必要としない。
田付けができる電子部品の半田付け方法および半田バン
プの形成方法を提供することを目的とする。 【解決手段】 電子部品１を基板８に半田付けにより接
合する電子部品の半田付け方法において、電子部品１の
搭載に先立ち電子部品１の半田バンプ２の表面の酸化膜
をフッ化処理によりフッ化膜に置換し、次いで半田バン
プ２に半田付け工程での最高加熱温度より高い沸点を有
する高粘性の揮発性有機材料を含む仮固定剤１６を塗布
する。この後半田バンプ２を電極９に位置合せし仮固定
剤１６によって仮固定し、リフロー炉で加熱して半田バ
ンプ２を溶融させ、電極９に半田付けする。仮固定剤１
６により電子部品１が位置ずれを生じることはなく、ま
たフッ化膜は加熱工程において消滅するので良好な半田
付けが行われ、半田付け後は仮固定剤６は蒸発して残留
しないので、半田付け後の洗浄を必要としない。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品を半田付
けする半田付け方法および半田ボールを電極に半田付け
して半田バンプを形成する半田バンプの形成方法に関す
るものである。
けする半田付け方法および半田ボールを電極に半田付け
して半田バンプを形成する半田バンプの形成方法に関す
るものである。
【０００２】
【従来の技術】半導体素子や回路基板などの電子部品を
相互に接合する方法として、半田付けが広く用いられて
いる。半田付けの方法としては、相互に接合される電子
部品の接合面のいずれかに半田部を予め形成しておき、
この半田部を被接合部にフラックスで仮固定し、リフロ
ー炉で加熱することにより半田部を溶融固化させる方法
が知られている。この方法では、フラックスは電子部品
相互を仮固定する以外に、半田部の表面の酸化膜を除去
して半田接合性を向上させる機能をも有している。
相互に接合する方法として、半田付けが広く用いられて
いる。半田付けの方法としては、相互に接合される電子
部品の接合面のいずれかに半田部を予め形成しておき、
この半田部を被接合部にフラックスで仮固定し、リフロ
ー炉で加熱することにより半田部を溶融固化させる方法
が知られている。この方法では、フラックスは電子部品
相互を仮固定する以外に、半田部の表面の酸化膜を除去
して半田接合性を向上させる機能をも有している。
【０００３】
【発明が解決しようとする課題】ところで、従来のフラ
ックスを用いる方法では、半田付け後もフラックスの固
形部や活性剤が基板上にフラックスの残渣として残留す
る。従って従来の方法ではフラックスの残渣により配線
回路面の腐食が生じ信頼性を低下させるため、半田付け
後の洗浄が必要とされる。しかしながら、フラックスの
洗浄工程は、従来用いられていたフロンなどの溶剤を使
用する簡便な洗浄法が使用できなくなったことから複雑
化、高コスト化し、コスト低減を妨げる要因となってい
た。また、多数の電子部品を一括して効率よく半田付け
する方法としてリフローによる方法が用いられるが、こ
の方法では半田付け時まで電子部品を仮固定する必要が
あり、上記のフラックスを使用せずに仮固定が行える方
法が望まれていた。そしてこれらの課題は、半田ボール
を電極に半田付けすることにより半田バンプを形成する
場合にも共通するものであり、同様にフラックスを用い
ずに半田バンプを形成する方法が望まれていた。
ックスを用いる方法では、半田付け後もフラックスの固
形部や活性剤が基板上にフラックスの残渣として残留す
る。従って従来の方法ではフラックスの残渣により配線
回路面の腐食が生じ信頼性を低下させるため、半田付け
後の洗浄が必要とされる。しかしながら、フラックスの
洗浄工程は、従来用いられていたフロンなどの溶剤を使
用する簡便な洗浄法が使用できなくなったことから複雑
化、高コスト化し、コスト低減を妨げる要因となってい
た。また、多数の電子部品を一括して効率よく半田付け
する方法としてリフローによる方法が用いられるが、こ
の方法では半田付け時まで電子部品を仮固定する必要が
あり、上記のフラックスを使用せずに仮固定が行える方
法が望まれていた。そしてこれらの課題は、半田ボール
を電極に半田付けすることにより半田バンプを形成する
場合にも共通するものであり、同様にフラックスを用い
ずに半田バンプを形成する方法が望まれていた。
【０００４】そこで本発明は、半田付け後の洗浄を必要
とせずにリフローにより効率よく半田付けができる半田
付け方法および半田バンプの形成方法を提供することを
目的とする。
とせずにリフローにより効率よく半田付けができる半田
付け方法および半田バンプの形成方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】請求項１記載の半田付け
方法は、電子部品を相互に半田により接合する半田付け
方法であって、電子部品に予め形成された半田部をフッ
化処理することにより半田部の表面にフッ化膜を形成す
る工程と、この半田部またはこの半田部が接合される被
接合部に、半田付け工程での被接合部の最高加熱温度よ
り高い沸点を有する高粘性の揮発性有機材料を主成分と
する仮固定剤を塗布する工程と、前記電子部品の半田部
を前記被接合部に位置合せし前記揮発性有機材料によっ
て仮固定する工程と、前記電子部品を加熱することによ
り前記半田部を溶融・固化させて被接合部に半田付けす
る工程とを含む。
方法は、電子部品を相互に半田により接合する半田付け
方法であって、電子部品に予め形成された半田部をフッ
化処理することにより半田部の表面にフッ化膜を形成す
る工程と、この半田部またはこの半田部が接合される被
接合部に、半田付け工程での被接合部の最高加熱温度よ
り高い沸点を有する高粘性の揮発性有機材料を主成分と
する仮固定剤を塗布する工程と、前記電子部品の半田部
を前記被接合部に位置合せし前記揮発性有機材料によっ
て仮固定する工程と、前記電子部品を加熱することによ
り前記半田部を溶融・固化させて被接合部に半田付けす
る工程とを含む。
【０００６】請求項２記載の半田付け方法は、半田ボー
ルを基板や電子部品の電極に搭載して半田付けすること
により半田バンプを形成する半田バンプの形成方法であ
って、半田ボールをフッ化処理することにより半田ボー
ルの表面にフッ化膜を形成する工程と、この半田ボール
またはこの半田ボールが搭載される電極に、半田付け工
程での半田ボールの最高加熱温度より高い沸点を有する
高粘性の揮発性有機材料を主成分とする仮固定剤を塗布
する工程と、前記半田ボールを電極に搭載し前記揮発性
有機材料によって仮固定する工程と、前記基板や電子部
品を加熱することにより前記半田ボールを溶融・固化さ
せて電極に半田付けして半田バンプを形成する工程とを
含む。
ルを基板や電子部品の電極に搭載して半田付けすること
により半田バンプを形成する半田バンプの形成方法であ
って、半田ボールをフッ化処理することにより半田ボー
ルの表面にフッ化膜を形成する工程と、この半田ボール
またはこの半田ボールが搭載される電極に、半田付け工
程での半田ボールの最高加熱温度より高い沸点を有する
高粘性の揮発性有機材料を主成分とする仮固定剤を塗布
する工程と、前記半田ボールを電極に搭載し前記揮発性
有機材料によって仮固定する工程と、前記基板や電子部
品を加熱することにより前記半田ボールを溶融・固化さ
せて電極に半田付けして半田バンプを形成する工程とを
含む。
【０００７】請求項３記載の半田付け方法は、請求項１
記載の半田付け方法であって、前記揮発性有機材料が、
少なくともグリセリン、ポリエチレングリコールのいず
れかを含むようにした。
記載の半田付け方法であって、前記揮発性有機材料が、
少なくともグリセリン、ポリエチレングリコールのいず
れかを含むようにした。
【０００８】請求項４記載の半田バンプの形成方法は、
請求項２記載の半田バンプの形成方法であって、前記揮
発性有機材料が、少なくともグリセリン、ポリエチレン
グリコールのいずれかを含むようにした。
請求項２記載の半田バンプの形成方法であって、前記揮
発性有機材料が、少なくともグリセリン、ポリエチレン
グリコールのいずれかを含むようにした。
【０００９】各請求項記載の発明によれば、半田付けさ
れる半田部や半田バンプをフッ化処理した後に、半田部
や半田バンプまたは被接合部に半田付け工程での被接合
部の最高加熱温度より沸点が高い高粘性の揮発性有機材
料よりなる仮固定剤を塗布することにより、半田付け後
の洗浄を行うことなく電子部品を効率よく半田付けし、
また半田バンプを形成することができる。
れる半田部や半田バンプをフッ化処理した後に、半田部
や半田バンプまたは被接合部に半田付け工程での被接合
部の最高加熱温度より沸点が高い高粘性の揮発性有機材
料よりなる仮固定剤を塗布することにより、半田付け後
の洗浄を行うことなく電子部品を効率よく半田付けし、
また半田バンプを形成することができる。
【００１０】
【発明の実施の形態】（実施の形態１）図１（ａ）は本
発明の実施の形態１の電子部品の側面図，図１（ｂ）は
同プラズマ処理装置の断面図、図２（ａ），（ｂ），
（ｃ）、図３（ａ），（ｂ），（ｃ）は同電子部品の半
田付け方法の工程説明図、図４（ａ）は同電子部品の半
田付け方法のリフロー炉の断面図、図４（ｂ）は同電子
部品の半田付け方法の加熱プロファイルを示すグラフで
ある。
発明の実施の形態１の電子部品の側面図，図１（ｂ）は
同プラズマ処理装置の断面図、図２（ａ），（ｂ），
（ｃ）、図３（ａ），（ｂ），（ｃ）は同電子部品の半
田付け方法の工程説明図、図４（ａ）は同電子部品の半
田付け方法のリフロー炉の断面図、図４（ｂ）は同電子
部品の半田付け方法の加熱プロファイルを示すグラフで
ある。
【００１１】図１（ａ）において、ウェハ状の電子部品
１の上面には、半田部としての半田バンプ２が多数形成
されている。半田バンプ２の表面には半田が空気に触れ
ることにより酸化膜２ａが生成している。この状態で、
電子部品１はフッ化処理工程に送られる。このフッ化処
理工程は、半田バンプ２の表面にフッ化膜を形成するた
めに行われるものである。フッ化処理の方法としては図
１（ｂ）に示すようにプラズマ処理法を用いることがで
きる。図１（ｂ）において、電子部品１は真空チャンバ
３内の電極４上に載置され、真空チャンバ３内を真空排
気した後に、真空チャンバ３内にはガス供給部５によ
り、４フッ化炭素（ＣＦ４）や６フッ化硫黄（ＳＦ６）
などのフッ化ガスが導入される。この後電極４に高周波
電源６を駆動して高周波電圧を印加することにより、フ
ッ素のラジカルが電子部品１の上面に衝突する。これに
より、電子部品１上の半田バンプ２の表面の酸化膜２ａ
中の酸素はフッ素に置換され、半田バンプ２の表面には
フッ化膜が形成される。
１の上面には、半田部としての半田バンプ２が多数形成
されている。半田バンプ２の表面には半田が空気に触れ
ることにより酸化膜２ａが生成している。この状態で、
電子部品１はフッ化処理工程に送られる。このフッ化処
理工程は、半田バンプ２の表面にフッ化膜を形成するた
めに行われるものである。フッ化処理の方法としては図
１（ｂ）に示すようにプラズマ処理法を用いることがで
きる。図１（ｂ）において、電子部品１は真空チャンバ
３内の電極４上に載置され、真空チャンバ３内を真空排
気した後に、真空チャンバ３内にはガス供給部５によ
り、４フッ化炭素（ＣＦ４）や６フッ化硫黄（ＳＦ６）
などのフッ化ガスが導入される。この後電極４に高周波
電源６を駆動して高周波電圧を印加することにより、フ
ッ素のラジカルが電子部品１の上面に衝突する。これに
より、電子部品１上の半田バンプ２の表面の酸化膜２ａ
中の酸素はフッ素に置換され、半田バンプ２の表面には
フッ化膜が形成される。
【００１２】このようにしてフッ化処理が行われたウエ
ハ状の電子部品１は個片の電子部品１に切断され、仮固
定材の塗布工程に送られる。図２（ａ）に示すように、
半田部としての半田バンプ２が形成された電子部品１は
移載ヘッド１３に保持されている。電子部品１の半田付
けに際しては、まずこの電子部品１を保持した移載ヘッ
ド１３を仮固定剤の塗布部１４上に移動させる。図２
（ｂ）に示すように、塗布部１４の容器１５の底面に
は、仮固定剤１６がスキージ１７により塗布されてい
る。容器１５に対して電子部品１を下降させてバンプ２
を容器１５の底面に当接させ、次いで移載ヘッド１３を
上昇させると、図２（ｃ）に示すように電子部品１のバ
ンプ２の下端部には仮固定剤１６が転写により塗布され
る。
ハ状の電子部品１は個片の電子部品１に切断され、仮固
定材の塗布工程に送られる。図２（ａ）に示すように、
半田部としての半田バンプ２が形成された電子部品１は
移載ヘッド１３に保持されている。電子部品１の半田付
けに際しては、まずこの電子部品１を保持した移載ヘッ
ド１３を仮固定剤の塗布部１４上に移動させる。図２
（ｂ）に示すように、塗布部１４の容器１５の底面に
は、仮固定剤１６がスキージ１７により塗布されてい
る。容器１５に対して電子部品１を下降させてバンプ２
を容器１５の底面に当接させ、次いで移載ヘッド１３を
上昇させると、図２（ｃ）に示すように電子部品１のバ
ンプ２の下端部には仮固定剤１６が転写により塗布され
る。
【００１３】ここで仮固定剤１６について説明する。仮
固定剤１６は高粘性の揮発性有機材料であるグリセリン
などを主成分としている。グリセリンの粘度は２５℃に
おいて３Ｐａｓ（マルコム粘度計 ０．５ｒｐｍ）であ
る。電子部品１を仮固定するためには、一般に０．５Ｐ
ａｓ以上の粘度が必要とされるが、グリセリンの粘度は
これより十分に大きいものとなっている。また、グリセ
リンの沸点は２９０℃で、通常の半田加熱工程での最高
加熱温度より高く、半田付け時に突沸を発生しないもの
となっている。なお、揮発性有機材料としてはグリセリ
ンの他にポリエチレングリコールを用いることもでき
る。
固定剤１６は高粘性の揮発性有機材料であるグリセリン
などを主成分としている。グリセリンの粘度は２５℃に
おいて３Ｐａｓ（マルコム粘度計 ０．５ｒｐｍ）であ
る。電子部品１を仮固定するためには、一般に０．５Ｐ
ａｓ以上の粘度が必要とされるが、グリセリンの粘度は
これより十分に大きいものとなっている。また、グリセ
リンの沸点は２９０℃で、通常の半田加熱工程での最高
加熱温度より高く、半田付け時に突沸を発生しないもの
となっている。なお、揮発性有機材料としてはグリセリ
ンの他にポリエチレングリコールを用いることもでき
る。
【００１４】次に、バンプ２に上述の仮固定剤１６が塗
布された電子部品１を、電子部品である基板８に搭載す
る。図３（ａ）に示すように、半田バンプ２を被接合部
である電極９に位置合せし、次いで図３（ｂ）に示すよ
うに半田バンプ２を電極９上に移載する。このとき、半
田バンプ２と電極９の当接面には仮固定剤１６が介在し
ており、前述のように仮固定剤１６の粘度は電子部品１
を基板８に仮固定するのに十分な値であるため、電子部
品１は基板８の搬送時に位置ずれを起こすことなく電極
９上に保持される。
布された電子部品１を、電子部品である基板８に搭載す
る。図３（ａ）に示すように、半田バンプ２を被接合部
である電極９に位置合せし、次いで図３（ｂ）に示すよ
うに半田バンプ２を電極９上に移載する。このとき、半
田バンプ２と電極９の当接面には仮固定剤１６が介在し
ており、前述のように仮固定剤１６の粘度は電子部品１
を基板８に仮固定するのに十分な値であるため、電子部
品１は基板８の搬送時に位置ずれを起こすことなく電極
９上に保持される。
【００１５】電子部品１が移載された基板８は、この後
リフロー工程に送られる。図４（ａ）に示すように、基
板８はリフロー炉２０に送り込まれ、予熱ゾーン２１、
本加熱ゾーン２２、２３を順次通過する。予熱ゾーン２
１、本加熱ゾーン２２、２３にて基板８を加熱すること
により半田バンプ２を溶融・固化させて、図３（ｃ）に
示すように電子部品１を基板８に半田付けする。
リフロー工程に送られる。図４（ａ）に示すように、基
板８はリフロー炉２０に送り込まれ、予熱ゾーン２１、
本加熱ゾーン２２、２３を順次通過する。予熱ゾーン２
１、本加熱ゾーン２２、２３にて基板８を加熱すること
により半田バンプ２を溶融・固化させて、図３（ｃ）に
示すように電子部品１を基板８に半田付けする。
【００１６】このときの半田付けの過程を図４（ｂ）の
加熱プロファイルを参照して説明する。電子部品１の温
度は、予熱ゾーン２１を通過することにより上昇し、所
定時間の間予熱温度が保持される。そして本加熱ゾーン
２２を通過することにより温度は更に上昇し、半田の融
点温度Ｔｓ（１８３°Ｃ）を越えて最高加熱温度Ｔｍａ
ｘ（２３０°Ｃ）まで上昇する。この加熱過程で半田バ
ンプ２は溶融し、電極９に半田付けされる。このとき、
半田バンプ２の表面に存在していた酸化膜２ａはフッ化
処理の過程においてフッ化膜に置換されているのでこの
加熱工程においては既に存在せず、しかもフッ化膜は加
熱過程でフッ素が気化することにより消滅するので、半
田接合性に悪影響を及ぼすことがない。
加熱プロファイルを参照して説明する。電子部品１の温
度は、予熱ゾーン２１を通過することにより上昇し、所
定時間の間予熱温度が保持される。そして本加熱ゾーン
２２を通過することにより温度は更に上昇し、半田の融
点温度Ｔｓ（１８３°Ｃ）を越えて最高加熱温度Ｔｍａ
ｘ（２３０°Ｃ）まで上昇する。この加熱過程で半田バ
ンプ２は溶融し、電極９に半田付けされる。このとき、
半田バンプ２の表面に存在していた酸化膜２ａはフッ化
処理の過程においてフッ化膜に置換されているのでこの
加熱工程においては既に存在せず、しかもフッ化膜は加
熱過程でフッ素が気化することにより消滅するので、半
田接合性に悪影響を及ぼすことがない。
【００１７】したがって、通常の半田付けに必要とされ
るフラックスを使用せず、またリフロー炉１０中を低酸
素雰囲気とする必要なく、良好な半田付け性を得ること
ができる。この半田付け過程で揮発性の仮固定剤１６は
徐々に気化し、最高加熱温度Ｔｍａｘ（２３０°Ｃ）に
到達した時点では大部分が蒸発しており、半田付け後に
は完全に蒸発して接合部には残存しない。このため半田
付け後には被接合部周囲には有害な成分の残留がなく半
田付け後の洗浄を必要としない。
るフラックスを使用せず、またリフロー炉１０中を低酸
素雰囲気とする必要なく、良好な半田付け性を得ること
ができる。この半田付け過程で揮発性の仮固定剤１６は
徐々に気化し、最高加熱温度Ｔｍａｘ（２３０°Ｃ）に
到達した時点では大部分が蒸発しており、半田付け後に
は完全に蒸発して接合部には残存しない。このため半田
付け後には被接合部周囲には有害な成分の残留がなく半
田付け後の洗浄を必要としない。
【００１８】（実施の形態２）図５（ａ）、（ｂ）、
（ｃ）、（ｄ）は本発明の実施の形態２の半田バンプの
形成方法の工程説明図である。本実施の形態は、電子部
品や基板の電極上に半田ボールを搭載し、この後電子部
品や基板を加熱することにより半田ボールを電極上で溶
融固化させて半田バンプを形成するものである。
（ｃ）、（ｄ）は本発明の実施の形態２の半田バンプの
形成方法の工程説明図である。本実施の形態は、電子部
品や基板の電極上に半田ボールを搭載し、この後電子部
品や基板を加熱することにより半田ボールを電極上で溶
融固化させて半田バンプを形成するものである。
【００１９】電子部品や基板への搭載に先立って半田ボ
ールはまずフッ化処理工程に送られ、半田ボールの表面
にはフッ化処理が行われる。これにより、半田ボールの
表面の酸化膜中の酸素はフッ素に置き換えられて半田ボ
ールの表面にはフッ化膜が形成される。フッ化処理の方
法については実施の形態１と同様である。
ールはまずフッ化処理工程に送られ、半田ボールの表面
にはフッ化処理が行われる。これにより、半田ボールの
表面の酸化膜中の酸素はフッ素に置き換えられて半田ボ
ールの表面にはフッ化膜が形成される。フッ化処理の方
法については実施の形態１と同様である。
【００２０】この後、半田ボール３０は基板への移載工
程に送られる。図５（ａ）に示すように、まず移載ヘッ
ド３１により半田ボール３０を吸着してピックアップ
し、、この移載ヘッド３１を仮固定剤の塗布部１４上に
移動させる。塗布部１４の容器１５の底面には、実施の
形態１におけるものと同様の仮固定剤１６がスキージ１
７により塗布されている。この容器１５に対して吸着ヘ
ッド３１を下降させることにより半田ボール３０を容器
１５の底面に当接させ、次いで移載ヘッド３１を上昇さ
せると、図５（ｂ）に示すように半田ボール３０の下端
部には仮固定剤１６が転写により塗布される。
程に送られる。図５（ａ）に示すように、まず移載ヘッ
ド３１により半田ボール３０を吸着してピックアップ
し、、この移載ヘッド３１を仮固定剤の塗布部１４上に
移動させる。塗布部１４の容器１５の底面には、実施の
形態１におけるものと同様の仮固定剤１６がスキージ１
７により塗布されている。この容器１５に対して吸着ヘ
ッド３１を下降させることにより半田ボール３０を容器
１５の底面に当接させ、次いで移載ヘッド３１を上昇さ
せると、図５（ｂ）に示すように半田ボール３０の下端
部には仮固定剤１６が転写により塗布される。
【００２１】この後、図５（ｃ）に示すように、移載ヘ
ッド３１を基板３２上に移動させ、半田ボール３０を基
板３２の電極３３上に位置あわせして移載する。このと
き、半田ボール３０と電極３３の当接面には仮固定剤１
６が介在しており、前述のように仮固定剤１６の粘度は
半田ボール３０を電極３３上に仮固定するのに十分な値
であるため、半田ボール３０は基板３２の搬送時に位置
ずれを起こすことなく電極３３上に保持される。
ッド３１を基板３２上に移動させ、半田ボール３０を基
板３２の電極３３上に位置あわせして移載する。このと
き、半田ボール３０と電極３３の当接面には仮固定剤１
６が介在しており、前述のように仮固定剤１６の粘度は
半田ボール３０を電極３３上に仮固定するのに十分な値
であるため、半田ボール３０は基板３２の搬送時に位置
ずれを起こすことなく電極３３上に保持される。
【００２２】この後、半田ボール３０が移載された基板
３２は、実施の形態１と同様にリフロー工程に送られ
る。基板３２を加熱することにより半田ボール３０を溶
融させ、電極３３上に半田付けする。その後溶融半田が
固化することにより図５（ｄ）に示すように電極３３上
に半田バンプ３４が形成される。
３２は、実施の形態１と同様にリフロー工程に送られ
る。基板３２を加熱することにより半田ボール３０を溶
融させ、電極３３上に半田付けする。その後溶融半田が
固化することにより図５（ｄ）に示すように電極３３上
に半田バンプ３４が形成される。
【００２３】このときの半田付けの過程は、実施の形態
１と同様である。通常の半田付けに必要とされるフラッ
クスを使用せず、またリフロー炉２０中を低酸素雰囲気
とする必要なく、良好な半田付け性を得ることができ
る。この半田付け過程で揮発性の仮固定剤１６は徐々に
気化し、最高加熱温度Ｔｍａｘ（２３０°Ｃ）に到達し
た時点では大部分が蒸発しており、半田付け後には完全
に蒸発して接合部には残存しない。従って、実施の形態
１と同様に半田付け後の洗浄を必要としない。
１と同様である。通常の半田付けに必要とされるフラッ
クスを使用せず、またリフロー炉２０中を低酸素雰囲気
とする必要なく、良好な半田付け性を得ることができ
る。この半田付け過程で揮発性の仮固定剤１６は徐々に
気化し、最高加熱温度Ｔｍａｘ（２３０°Ｃ）に到達し
た時点では大部分が蒸発しており、半田付け後には完全
に蒸発して接合部には残存しない。従って、実施の形態
１と同様に半田付け後の洗浄を必要としない。
【００２４】上記実施の形態１および２にて説明したよ
うに、半田付けに先立って半田バンプ２や半田ボール３
０などの半田部にフッ化処理を行い、半田付け工程での
最高加熱温度より高い沸点を有する高粘度の揮発性有機
材料を仮固定剤１６として用いることにより、以下の効
果を得ることができる。まず、フッ化処理により、半田
部の表面に生成し、半田付け時に接合性を阻害する酸化
膜をフッ化膜と置換することができる。そしてフッ化膜
は加熱により消滅するため、接合部には半田接合性を阻
害するものがなく、良好な半田付けを行うことができ
る。
うに、半田付けに先立って半田バンプ２や半田ボール３
０などの半田部にフッ化処理を行い、半田付け工程での
最高加熱温度より高い沸点を有する高粘度の揮発性有機
材料を仮固定剤１６として用いることにより、以下の効
果を得ることができる。まず、フッ化処理により、半田
部の表面に生成し、半田付け時に接合性を阻害する酸化
膜をフッ化膜と置換することができる。そしてフッ化膜
は加熱により消滅するため、接合部には半田接合性を阻
害するものがなく、良好な半田付けを行うことができ
る。
【００２５】また、塗布される仮固定剤１６は電子部品
１や半田ボール３０を仮固定するのに必要な粘度を有し
ているため、電子部品１や半田ボール３０の移載後、加
熱に至るまでの工程中に電子部品１や半田ボール３０の
位置ずれを防止することができる。
１や半田ボール３０を仮固定するのに必要な粘度を有し
ているため、電子部品１や半田ボール３０の移載後、加
熱に至るまでの工程中に電子部品１や半田ボール３０の
位置ずれを防止することができる。
【００２６】このとき、加熱工程での最高加熱温度Ｔｍ
ａｘより沸点の高い物質を使用するので、仮固定剤１６
が突沸することがなく、したがって電子部品１や半田ボ
ール３０の位置ずれが発生しない。更には、仮固定剤１
６は揮発性であり、半田付け後には完全に蒸発して半田
接合部に残留しないので、従来フラックスを使用する場
合に必要とされた洗浄工程を省略することができる。
ａｘより沸点の高い物質を使用するので、仮固定剤１６
が突沸することがなく、したがって電子部品１や半田ボ
ール３０の位置ずれが発生しない。更には、仮固定剤１
６は揮発性であり、半田付け後には完全に蒸発して半田
接合部に残留しないので、従来フラックスを使用する場
合に必要とされた洗浄工程を省略することができる。
【００２７】
【発明の効果】本発明によれば、半田付けに先立って半
田部にフッ化処理を行い、半田付けされる接合部に、半
田付け工程での最高加熱温度より沸点が高い高粘性の揮
発性有機材料よりなる仮固定剤を塗布するようにしてい
るので、移載後半田付けされるまでの間の電子部品の位
置ずれを防止することができる。また、仮固定剤は半田
付け時の加熱工程で揮発や蒸発して半田付け後には基板
上に残留しないので、半田付け後の洗浄を必要としな
い。
田部にフッ化処理を行い、半田付けされる接合部に、半
田付け工程での最高加熱温度より沸点が高い高粘性の揮
発性有機材料よりなる仮固定剤を塗布するようにしてい
るので、移載後半田付けされるまでの間の電子部品の位
置ずれを防止することができる。また、仮固定剤は半田
付け時の加熱工程で揮発や蒸発して半田付け後には基板
上に残留しないので、半田付け後の洗浄を必要としな
い。
【図１】（ａ）本発明の実施の形態１の電子部品の側面
図 （ｂ）本発明の実施の形態１のプラズマ処理装置の断面
図
図 （ｂ）本発明の実施の形態１のプラズマ処理装置の断面
図
【図２】（ａ）本発明の実施の形態１の電子部品の半田
付け方法の工程説明図 （ｂ）本発明の実施の形態１の電子部品の半田付け方法
の工程説明図 （ｃ）本発明の実施の形態１の電子部品の半田付け方法
の工程説明図
付け方法の工程説明図 （ｂ）本発明の実施の形態１の電子部品の半田付け方法
の工程説明図 （ｃ）本発明の実施の形態１の電子部品の半田付け方法
の工程説明図
【図３】（ａ）本発明の実施の形態１の電子部品の半田
付け方法の工程説明図 （ｂ）本発明の実施の形態１の電子部品の半田付け方法
の工程説明図 （ｃ）本発明の実施の形態１の電子部品の半田付け方法
の工程説明図
付け方法の工程説明図 （ｂ）本発明の実施の形態１の電子部品の半田付け方法
の工程説明図 （ｃ）本発明の実施の形態１の電子部品の半田付け方法
の工程説明図
【図４】（ａ）本発明の実施の形態１の電子部品の半田
付け方法のリフロー炉の断面図 （ｂ）本発明の実施の形態１の電子部品の半田付け方法
の加熱プロファイルを示すグラフ
付け方法のリフロー炉の断面図 （ｂ）本発明の実施の形態１の電子部品の半田付け方法
の加熱プロファイルを示すグラフ
【図５】（ａ）本発明の実施の形態２の半田バンプの形
成方法の工程説明図 （ｂ）本発明の実施の形態２の半田バンプの形成方法の
工程説明図 （ｃ）本発明の実施の形態２の半田バンプの形成方法の
工程説明図 （ｄ）本発明の実施の形態２の半田バンプの形成方法の
工程説明図
成方法の工程説明図 （ｂ）本発明の実施の形態２の半田バンプの形成方法の
工程説明図 （ｃ）本発明の実施の形態２の半田バンプの形成方法の
工程説明図 （ｄ）本発明の実施の形態２の半田バンプの形成方法の
工程説明図
【符号の説明】 １ 電子部品 ２ 半田バンプ ２ａ 酸化膜 ８ 基板 ９ 電極 １３、３１ 移載ヘッド １６ 仮固定剤 ２０ リフロー炉 ３０ 半田ボール ３２ 基板 ３４ 半田バンプ
Claims (4)
- 【請求項１】電子部品を相互に半田により接合する半田
付け方法であって、電子部品に予め形成された半田部を
フッ化処理することにより半田部の表面にフッ化膜を形
成する工程と、この半田部またはこの半田部が接合され
る被接合部に、半田付け工程での被接合部の最高加熱温
度より高い沸点を有する高粘性の揮発性有機材料を主成
分とする仮固定剤を塗布する工程と、前記電子部品の半
田部を前記被接合部に位置合せし前記揮発性有機材料に
よって仮固定する工程と、前記電子部品を加熱すること
により前記半田部を溶融・固化させて被接合部に半田付
けする工程とを含むことを特徴とする半田付け方法。 - 【請求項２】半田ボールを基板や電子部品の電極に搭載
して半田付けすることにより半田バンプを形成する半田
バンプの形成方法であって、半田ボールをフッ化処理す
ることにより半田ボールの表面にフッ化膜を形成する工
程と、この半田ボールまたはこの半田ボールが搭載され
る電極に、半田付け工程での半田ボールの最高加熱温度
より高い沸点を有する高粘性の揮発性有機材料を主成分
とする仮固定剤を塗布する工程と、前記半田ボールを電
極に搭載し前記揮発性有機材料によって仮固定する工程
と、前記基板や電子部品を加熱することにより前記半田
ボールを溶融・固化させて電極に半田付けして半田バン
プを形成する工程とを含むことを特徴とする半田バンプ
の形成方法。 - 【請求項３】前記揮発性有機材料が、少なくともグリセ
リン、ポリエチレングリコールのいずれかを含むことを
特徴とする請求項１記載の半田付け方法。 - 【請求項４】前記揮発性有機材料が、少なくともグリセ
リン、ポリエチレングリコールのいずれかを含むことを
特徴とする請求項２記載の半田バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10025749A JPH11224981A (ja) | 1998-02-06 | 1998-02-06 | 半田付け方法および半田バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10025749A JPH11224981A (ja) | 1998-02-06 | 1998-02-06 | 半田付け方法および半田バンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11224981A true JPH11224981A (ja) | 1999-08-17 |
Family
ID=12174490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10025749A Pending JPH11224981A (ja) | 1998-02-06 | 1998-02-06 | 半田付け方法および半田バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11224981A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013175692A1 (ja) * | 2012-05-23 | 2013-11-28 | パナソニック株式会社 | 接合補助剤およびその製造方法 |
| TWI490961B (zh) * | 2011-12-07 | 2015-07-01 | Taiwan Semiconductor Mfg Co Ltd | 整合回焊與清潔的方法及設備 |
| JP6042956B1 (ja) * | 2015-09-30 | 2016-12-14 | オリジン電気株式会社 | 半田付け製品の製造方法 |
| WO2019089186A1 (en) * | 2017-10-31 | 2019-05-09 | Xilinx, Inc. | Chip package assembly with enhanced interconnects and method for fabricating the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05500026A (ja) * | 1989-03-15 | 1993-01-14 | エムシーエヌシー | フラックスを必要としないはんだ付け方法 |
| JPH08293665A (ja) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | 電子回路の製造方法 |
-
1998
- 1998-02-06 JP JP10025749A patent/JPH11224981A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05500026A (ja) * | 1989-03-15 | 1993-01-14 | エムシーエヌシー | フラックスを必要としないはんだ付け方法 |
| JPH08293665A (ja) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | 電子回路の製造方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI490961B (zh) * | 2011-12-07 | 2015-07-01 | Taiwan Semiconductor Mfg Co Ltd | 整合回焊與清潔的方法及設備 |
| US10786876B2 (en) | 2012-05-23 | 2020-09-29 | Panasonic Intellectual Property Management Co., Ltd. | Mounting Method of a semiconductor device using a colored auxiliary joining agent |
| JPWO2013175692A1 (ja) * | 2012-05-23 | 2016-01-12 | パナソニックＩｐマネジメント株式会社 | 接合補助剤およびその製造方法 |
| WO2013175692A1 (ja) * | 2012-05-23 | 2013-11-28 | パナソニック株式会社 | 接合補助剤およびその製造方法 |
| JP6042956B1 (ja) * | 2015-09-30 | 2016-12-14 | オリジン電気株式会社 | 半田付け製品の製造方法 |
| US20180326545A1 (en) * | 2015-09-30 | 2018-11-15 | Origin Electric Company, Limited | Method for producing soldered product |
| WO2017057649A1 (ja) * | 2015-09-30 | 2017-04-06 | オリジン電気株式会社 | 半田付け製品の製造方法 |
| US10843300B2 (en) | 2015-09-30 | 2020-11-24 | Origin Company, Limited | Method for producing soldered product |
| WO2019089186A1 (en) * | 2017-10-31 | 2019-05-09 | Xilinx, Inc. | Chip package assembly with enhanced interconnects and method for fabricating the same |
| US10403591B2 (en) | 2017-10-31 | 2019-09-03 | Xilinx, Inc. | Chip package assembly with enhanced interconnects and method for fabricating the same |
| CN111357087A (zh) * | 2017-10-31 | 2020-06-30 | 赛灵思公司 | 具有增强互连件的芯片封装组件及其制造方法 |
| JP2021501472A (ja) * | 2017-10-31 | 2021-01-14 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 強化された相互接続部を備えるチップパッケージ組立体およびその製作方法 |
| CN111357087B (zh) * | 2017-10-31 | 2024-02-23 | 赛灵思公司 | 具有增强互连件的芯片封装组件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2527278B2 (ja) | 無融剤はんだ付け方法 | |
| US6550667B2 (en) | Flux composition and soldering method for high density arrays | |
| US5499754A (en) | Fluxless soldering sample pretreating system | |
| JPH11214441A (ja) | バンプ付電子部品の実装方法 | |
| WO2001052316A1 (fr) | Procede de montage de puce | |
| JPH10163624A (ja) | 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置 | |
| JP2006222381A (ja) | 電子部品の実装方法及びその製造装置 | |
| JPH09232742A (ja) | 電子回路装置の製造方法 | |
| US20050023327A1 (en) | Method and apparatus for flip chip attachment by post collapse re-melt and re-solidification of bumps | |
| JP2854782B2 (ja) | 電子部品の固定方法、回路基板の製造方法及び回路基板 | |
| JPH11224981A (ja) | 半田付け方法および半田バンプの形成方法 | |
| KR100771644B1 (ko) | 전자소자의 생산방법 | |
| JP3346280B2 (ja) | 半田の表面処理方法および半田ならびに半田付け方法 | |
| JP2001358452A (ja) | 電子部品の実装方法 | |
| JP2865770B2 (ja) | 電子回路装置の製造方法 | |
| JP2000049450A (ja) | 電子部品の半田付け方法 | |
| JP3753524B2 (ja) | 電子部品の製造方法 | |
| JP3266414B2 (ja) | はんだ供給法 | |
| JPH11238961A (ja) | 電子部品の半田付け方法 | |
| JP3529164B2 (ja) | はんだ付け方法およびその装置 | |
| JPH04171888A (ja) | リフロー半田付け方法 | |
| JP2000332397A (ja) | 電子部品の実装方法及び実装構造 | |
| JPH07170063A (ja) | リフロー半田付け方法 | |
| JP2004273654A (ja) | 実装部品を表面実装する方法、および実装品を修理する方法 | |
| JP2004304098A (ja) | プリント基板のリフロー方法 |