JP2005205418A - 接合構造体の製造方法 - Google Patents

接合構造体の製造方法 Download PDF

Info

Publication number
JP2005205418A
JP2005205418A JP2004011745A JP2004011745A JP2005205418A JP 2005205418 A JP2005205418 A JP 2005205418A JP 2004011745 A JP2004011745 A JP 2004011745A JP 2004011745 A JP2004011745 A JP 2004011745A JP 2005205418 A JP2005205418 A JP 2005205418A
Authority
JP
Japan
Prior art keywords
solder
pressure
manufacturing
state
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004011745A
Other languages
English (en)
Inventor
Yoshimi Nakase
好美 中瀬
Zenji Sakamoto
善次 坂本
Masaru Oshiro
大 大城
Michio Kano
教夫 加納
Tomomasa Yoshida
朋正 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2004011745A priority Critical patent/JP2005205418A/ja
Priority to DE200510001713 priority patent/DE102005001713A1/de
Priority to US11/036,135 priority patent/US20050156324A1/en
Priority to CNA2005100518420A priority patent/CN1691301A/zh
Publication of JP2005205418A publication Critical patent/JP2005205418A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 第１の接合部材と第２の接合部材とをはんだを介して接合する接合構造体の製造方法において、はんだ内のボイドをより安価に低減できるようにする。
【解決手段】 第１の接合部材であるＩＧＢＴ素子１０と第２の接合部材であるセラミック基板２０とをはんだ３０を介して接触させた状態で、はんだ３０の固相線以下の温度にて減圧し、続いて、この減圧状態にてはんだ３０の液相線以上の温度まで加熱し、続いて、当該はんだ３０の液相線以上の温度にて減圧状態の圧力Ｐ１よりも高い圧力Ｐ２まで加圧した後、この加圧状態にてはんだ３０を固化させる。
【選択図】 図５

Description

本発明は、第１の接合部材と第２の接合部材とをはんだを介して接合する接合構造体の製造方法に関する。
従来、この主の接合構造体の製造方法としては、たとえば、第１の接合部材としての半導体素子と第２の接合部材としての基板またはリードフレームとをはんだにて接合する方法が知られている。
このはんだ接合工程は、半導体素子と基板あるいはリードフレームとの間にはんだペレットを挟んで、大気圧雰囲気において連続式水素リフロー炉により、はんだ付けを行うのが一般的である。
このようなはんだ付け工程においては、はんだ中にボイド（気泡）が形成されることがある。このボイドは主に、はんだが溶融する際や溶融した後に、所定の範囲に濡れ広がる際に、周囲の雰囲気を巻き込むことで形成される。
そして、このように、はんだ中にボイドが存在すると、接合部材間の放熱経路がボイドで遮断されるため放熱性の低下が生じたり、はんだの接合性の低下が生じるなどの不具合が起こる。
従来では、はんだ付け工程でボイドを低減する手法として、たとえば、はんだペレットの表面積を小さくするなど、形状を工夫したり、溶融時間を長くするなど、温度プロファイルを工夫したりするようにしている。
さらに、ボイドの低減を要求される場合、たとえば、大電力を制御するパワーモジュールに用いられる大型のパワー素子を基板上にはんだ接合するような場合には、放熱性の確保がより重要であるため、減圧下にてはんだ付けする方法が採用されている（たとえば、特許文献１、特許文献２参照）。
このような場合、２つの接合部材をはんだを介して接触させた状態で、はんだを溶融させた後に、真空装置により減圧する、いわゆる、脱泡することにより、ボイドを低減することが一般的になされている。
特開平５−２８３５７０号公報 特開平６−６９３８７号公報
しかしながら、上記した従来の減圧下にてはんだ付けを行う方法の場合には、次のような問題がある。
たとえば、大型パワー素子のはんだ付け部に形成されたボイドを上記した脱泡により低減する場合、はんだの面積が大きくなるため、より低い圧力が必要であり、排気能力の高い真空装置や長時間の排気が必要となる。このことは、結果として、コストアップにつながる。
そして、環境面への配慮から、はんだとしては、実質的に鉛を含まない鉛（Ｐｂ）フリーはんだが採用されてきているが、このＰｂフリーはんだを採用する場合には、従来のＰｂ含有はんだに比べて、上記の状況はより顕著となる。
具体的には、Ｐｂフリーはんだは、従来のＰｂ含有はんだに比べて、はんだの表面張力が高いため、接合部材への濡れ性が悪く広がりにくい。そのため、Ｐｂフリーはんだにおいては、はんだが濡れ広がる際に周囲の雰囲気を巻き込みやすく、また、脱泡もなされにくくなるため、上記したボイドが発生しやすいと考えられる。
そこで、本発明は上記問題に鑑み、第１の接合部材と第２の接合部材とをはんだを介して接合する接合構造体の製造方法において、はんだ内のボイドをより安価に低減できるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、第１の接合部材（１０）と第２の接合部材（２０）とをはんだ（３０）を介して接合する接合構造体の製造方法において、前記第１の接合部材（１０）と前記第２の接合部材（２０）とを前記はんだ（３０）を介して接触させた状態で、前記はんだ（３０）の固相線以下の温度にて減圧し、続いて、この減圧状態にて前記はんだ（３０）の液相線以上の温度まで加熱し、続いて、前記液相線以上の温度にて前記減圧状態の圧力（Ｐ１）よりも高い圧力（Ｐ２）まで加圧した後、前記加圧状態にて前記はんだ（３０）を固化させることを特徴としている。
それによれば、はんだ（３０）の液相線以上の温度まで加熱した時点で、はんだ（３０）は溶融し、雰囲気は減圧状態であるため、溶融したはんだ（３０）が雰囲気を巻き込んでボイド（Ｂ）が発生しても、このボイド（Ｂ）は、減圧状態の圧力（Ｐ１）を持ったボイドとなる。
そして、次に、液相線以上の温度にて減圧状態の圧力（Ｐ１）よりも高い圧力（Ｐ２）まで加圧することにより、溶融したはんだ（３０）内のボイド（Ｂ）は、当該ボイド（Ｂ）内の圧力よりも高い圧力でつぶされることになる。
そのため、ボイド（Ｂ）は消滅あるいは小さくなることから、ボイド（Ｂ）の低減が図られることになり、上記した従来の減圧下での脱泡によるボイドの低減方法に比べて、減圧状態の圧力（Ｐ１）をさほど低い圧力にしなくても、ボイド（Ｂ）の低減を実現することができる。
したがって、本発明によれば、従来よりも、減圧に用いられる減圧装置として排気能力の高い真空装置が不要となり、また、減圧するための排気時間を短くできるため、はんだ（３０）内のボイド（Ｂ）をより安価に低減することができる。
ここで、さらに検討を進めた結果、請求項１に記載の接合構造体の製造方法における具体的な圧力の大きさとして、適切な範囲を求めた。
すなわち、請求項２に記載の発明のように、請求項１に記載の接合構造体の製造方法において、減圧状態の圧力（Ｐ１）を５×１０4Ｐａ以下とし、減圧状態の圧力（Ｐ１）よりも高い圧力（Ｐ２）を大気圧とすることが好ましい。
それによれば、請求項１に記載の発明の効果を適切に実現することができる。特に、減圧状態の圧力（Ｐ１）よりも高い圧力（Ｐ２）を大気圧とすれば、加圧のための特別な装置が不要となるため、製造装置を簡単な構成とすることができる。
また、本発明では、減圧状態の圧力（Ｐ１）を５×１０4Ｐａ以下とすることで、はんだ（３０）内のボイド（Ｂ）を低減することができるが、本発明と同程度のボイド低減のレベルを、上記した従来の減圧下での脱泡によるボイドの低減方法によって実現しようとした場合、当該従来方法における減圧状態の圧力を、本発明よりも約１桁低いものとしなければならない。
また、好ましくは、請求項３に記載の発明のように、請求項２に記載の接合構造体の製造方法において、減圧状態の圧力（Ｐ１）を１×１０4Ｐａ以下とする。
Ｐｂ含有はんだを用い全工程を大気圧下で行う従来の接合構造体の製造方法においては、表面張力の比較的高いＰｂフリーはんだを用いた場合とは異なり、はんだペレットの形状や温度プロファイルを工夫することによって、かなり高いレベルのボイド低減を実現することができる。
本発明のように、請求項２に記載の接合構造体の製造方法において、減圧状態の圧力（Ｐ１）を１×１０4Ｐａ以下とすれば、Ｐｂフリーはんだを用いた場合であっても、Ｐｂ含有はんだを用い全工程を大気圧下で行う従来の接合構造体の製造方法において実現することのできる最高レベルのボイド低減度合と同じ程度まで、ボイド低減を行うことができる。
さらに、好ましくは、請求項４に記載の発明のように、請求項３に記載の接合構造体の製造方法において、減圧状態の圧力（Ｐ１）は６×１０3Ｐａ以下とする。
それによれば、上記した従来の減圧下での脱泡によるボイドの低減方法において実現可能な最高レベルのボイド低減度合の１／２程度のレベルまで、ボイドを低減することが可能となる。
また、請求項５に記載の発明では、請求項１〜請求項４に記載の接合構造体の製造方法において、前記固相線以下の温度にて減圧する前に、前記固相線以下の温度且つ大気圧にて前記はんだ（３０）の予熱を行うことを特徴としている。
それによれば、この予熱によって、はんだ（３０）、ＩＧＢＴ素子（１０）および基板（２０）の表面の清浄化を行うことができ、好ましい。
また、請求項６に記載の発明では、請求項１〜請求項５に記載の接合構造体の製造方法において、前記はんだ（３０）は、Ｐｂフリーはんだであることを特徴としている。
上記した各手段は、はんだ（３０）として、Ｐｂフリーはんだを用いた場合に、特に効果的である。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。図１は、本発明の実施形態に係る接合構造体１００の一例を示す概略断面図である。
この接合構造体１００は、第１の接合部材としてのＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）素子１０と第２の接合部材としてのセラミック基板２０とを、はんだ３０を介して接合してなるものである。
ＩＧＢＴ素子１０は、周知の通りシリコン半導体チップに半導体製造技術を用いてＩＧＢＴを形成してなるものであり、セラミック基板２０は、アルミナなどからなる配線基板等である。
なお、図示されていないが、これらＩＧＢＴ素子１０におけるはんだ３０との接合面およびセラミック基板２０におけるはんだ３０との接合面には、ニッケル（Ｎｉ）めっきなどにより形成されたＮｉ電極が形成されている。そして、当該Ｎｉ電極とはんだ３０とが接合されることにより、はんだ接合性が確保されている。
はんだ３０は、実質的に鉛（Ｐｂ）を含まないＰｂフリーはんだである。たとえば、このようなＰｂフリーはんだとしては、数重量％程度のアンチモン（Ｓｂ）および残部スズ（Ｓｎ）のものを用いることができる。
なお、第１の接合部材および第２の接合部材としては、ＩＧＢＴ素子などのパワー素子やセラミック基板以外にも、抵抗素子、コンデンサ素子、プリント基板など、はんだ付けにより接合されるものであれば、限定されない。
この図１に示されるような接合構造体１００においては、ＩＧＢＴ素子１０とセラミック基板２０とは、はんだ３０を介して機械的に接合されるとともに、電気的および熱的にも接合されている。そして、ＩＧＢＴ素子１０からの熱は、はんだ３０を介してセラミック基板２０へ放熱されるようになっている。
本実施形態において、接合構造体１００の製造方法は、次の通りである。
すなわち、第１の接合部材であるＩＧＢＴ素子１０と第２の接合部材であるセラミック基板２０とをはんだ３０を介して接触させた状態で、はんだ３０の固相線以下の温度にて減圧し、続いて、この減圧状態にてはんだ３０の液相線以上の温度まで加熱し、続いて、当該はんだ３０の液相線以上の温度にて減圧状態の圧力よりも高い圧力まで加圧した後、この加圧状態にてはんだ３０を固化させる。
ここで、本実施形態の接合構造体の製造方法における具体的な圧力の大きさとして、適切な範囲は、はんだ３０の固相線以下の温度にて減圧するときの減圧状態の圧力を５×１０4Ｐａ以下とし、はんだ３０の液相線以上の温度にて加圧するときの減圧状態の圧力よりも高い圧力を大気圧とすることが好ましい。
また、好ましくは、はんだ３０の固相線以下の温度にて減圧するときの減圧状態の圧力を１×１０4Ｐａ以下とする。
さらに、好ましくは、はんだ３０の固相線以下の温度にて減圧するときの減圧状態の圧力は６×１０3Ｐａ以下とする。
さらに、本実施形態の好ましい形態としては、はんだ３０の固相線以下の温度にて減圧を行う前に、当該固相線以下の温度であって且つ大気圧にて、はんだ３０の予熱を行うようにする。
次に、上記した本実施形態の接合構造体１００の製造方法について、具体例を示しながら、その効果等について、より詳細に説明する。
上記図１に示される接合構造体１００において、ＩＧＢＴ素子１０として、１３ｍｍ×１３ｍｍの大型ＩＧＢＴ素子を用い、セラミック基板２０として約２０ｍｍ×４０ｍｍのものを用いた。また、はんだ３０としては、８ｍｍ×８ｍｍの厚さ０．２５ｍｍの矩形板状のはんだペレットを用いた。
図２には、第１の接合部材としてのＩＧＢＴ素子１０と第２の接合部材としてのセラミック基板２０とを、はんだ３０としてのはんだペレットを介して積層し接触させた状態を示す概略断面図である。
そして、図３は、このようにＩＧＢＴ素子１０とセラミック基板２０をはんだ３０を挟んで、はんだ付けした際のはんだ３０におけるボイド発生の度合をボイド率として示したものである。
ここで、ボイド率は、上記図１の上方から撮影されたＸ線の透過画像を、画像処理にて解析することにより、ボイド面積率（％）として求めた。このボイド面積率は、はんだ３０の濡れ広がった面積全体に占めるボイドの割合である。そして、このボイド率の目標値としては、たとえば現在のところの要求仕様である２％以下とした。
図３では、「Ｐｂフリーはんだ（溶融前減圧）」、「Ｐｂフリーはんだ（溶融後減圧）」、「Ｐｂフリーはんだ（従来工法）」、「Ｐｎ−Ｓｎはんだ（従来工法）」といった４種類の製造方法におけるボイド率を示している。なお、上記の順に示したこれら４種類の製造方法において、１番目が本実施形態の製造方法であり、２番目以降の３つは比較例の製造方法である。
図３中、白四角プロットで示される「Ｐｂ−Ｓｎはんだ（従来工法）」とは、Ｐｂ−Ｓｎ系はんだ、たとえば１０重量％Ｓｎ残部Ｐｂはんだを、連続式水素還元炉を用いて全工程大気圧（図３中、１×１０5Ｐａが大気圧を示す）にて、はんだ付した際のボイド率を示すものである。
この場合、はんだペレットの形状やリフロープロファイルを工夫することで、目標のボイド率２％以下を達成することができる。
具体的には、板状のはんだペレットの表面積を小さくすることでボイドを巻き込みにくくしたり、溶融時間を長くすることでボイドがはんだ３０の外へ出て行きやすくするなどにより、目標のボイド率を達成することができる。
なお、この「Ｐｂ−Ｓｎはんだ（従来工法）」において、図３に示されるボイド率は、Ｐｂ含有はんだを用い全工程を大気圧下で行う従来の接合構造体の製造方法によって実現可能なボイド低減の度合として、おおよそ最高レベルのものである。
図３中、白丸プロットで示される「Ｐｂフリーはんだ（従来工法）」は、Ｐｂフリーはんだ、たとえば５重量％Ｓｂ残部Ｓｎはんだを、連続式水素還元炉を用いて全工程大気圧にてはんだ付した際のボイド率を示すものである。
この場合、はんだペレットの形状やリフロープロファイルを工夫しても目標のボイド率を達成することができなかった。これは、上述したように、Ｐｂフリーはんだの表面張力が高く接合部材への濡れ性が悪いためであると考えられる。
そこで試みたのが、減圧下でのリフロー、すなわち上記した従来の減圧下での脱泡によるボイドの低減方法であり、それが、図３中、黒三角プロットで示される「Ｐｂフリーはんだ（溶融後減圧）」の製造方法である。以下、この方法を減圧脱泡方法ということにする。
この減圧脱泡方法は、Ｐｂフリーはんだ、たとえば５重量％Ｓｂ残部Ｓｎはんだを、次の図４に示される温度および圧力パターンではんだ付したものである。
この図４のパターンは、図中の工程Ｓ１から工程Ｓ６までを順に行っていくものであり、その詳細は次の通りである。なお、この図４のパターンおよび後述する図５のパターンは、一般に知られているリフローおよび減圧が可能な真空チャンバを有するはんだ付けの装置を用いて実現可能である。
工程Ｓ１：ＩＧＢＴ素子１０とセラミック基板２０とをペレット状態のはんだ３０を介して接触させた状態（図２参照）で、上記真空チャンバ内にセットし、室温にて大気圧（空気）状態から真空排気を行なった後、窒素、水素または窒素と水素の混合ガスにより大気圧とする。これにより、はんだ付雰囲気への置換が行われる。
工程Ｓ２：大気圧を維持したまま、室温からはんだ３０の固相線以下の温度まで昇温し、はんだ３０としてのはんだペレットの予熱を行う。
なお、５重量％Ｓｂ残部Ｓｎはんだでは、固相線温度は約２３５℃であり、液相線温度は約２４０℃である。これらはんだ３０の固相線温度および液相線温度は、はんだ３０の相平衡状態図などから容易に求めることができる。
ここで、予熱温度は、たとえば２００℃程度とすることができる。そして、この予熱により、水素または水素と窒素の混合雰囲気にてはんだ３０、ＩＧＢＴ素子１０および基板２０が加熱され、その表面が清浄化される。
工程Ｓ３：大気圧を維持したまま、予熱温度からはんだ３０の液相線温度以上の温度まで昇温し、本加熱を行う。ここで、本加熱温度は、たとえば２８０℃程度とすることができる。この本加熱により、はんだ３０を溶融させ、所定の面積まで濡れ広がらせる。この際、溶融したはんだ３０は、周囲の雰囲気を巻き込むため、内圧が大気圧であるボイドＢが形成される。
工程Ｓ４：この工程では、本加熱温度を維持したまま、所定の面積まではんだ３０を濡れ広がらせた後、真空排気を行い、減圧状態とする。この減圧状態の圧力をＰ０とする。それによって、溶融したはんだ３０中のボイドＢを排出する、すなわち脱泡を行う。
工程Ｓ５：この工程では、本加熱温度を維持したまま、水素または窒素または水素と窒素の混合ガスによって、上記工程Ｓ４における減圧状態の圧力よりも高い圧力まで加圧する。ここでは、大気圧（１ａｔｍ）まで復圧する。
工程Ｓ６：この工程では、大気圧を維持したまま、はんだ３０を室温付近まで冷却し、固化させる。これにより、本製造方法による接合構造体１００ができあがる。なお、以上の工程Ｓ１〜Ｓ６の所要時間は、全工程でたとえば１５分程度である。
この減圧脱泡方法によるはんだ付け方法は、低ボイド化にかなり効果があり、この方法による上記減圧状態の圧力Ｐ０とボイド率との関係は、上記図３において黒三角プロットにて示されている。図３に示されるように、本方法によれば、減圧状態の圧力Ｐ０が約３０００Ｐａ以下のとき、目標のボイド率２％以下を達成することができた。
ただし、ばらつきを考慮すると、この減圧脱泡方法における減圧状態の圧力Ｐ０としては、約１００Ｐａ以下の圧力が必要と考えられ、温度コントロールをしながら所定の圧力を短時間で達成するのはかなり困難であった。そのため、ボイド率は、脱泡の時間や圧力に大きく左右されることになる。
つまり、この減圧脱泡方法による製造方法では、高価な減圧装置（真空装置）が必要であったり、上記図４の工程Ｓ４における減圧状態の時間を長くすることが必要となり、結果的にコストアップを招いてしまう。
そこで、さらに低ボイド化を容易に達成できる製造方法として用いられるのが本実施形態の製造方法であり、それが、図３中、黒丸プロットで示される「Ｐｂフリーはんだ（溶融前減圧）」の製造方法である。
これは、Ｐｂフリーはんだ、たとえば５重量％Ｓｂ残部Ｓｎはんだを、次の図５に示される温度および圧力パターンではんだ付けしたものである。この図５のパターンは、図中に示される工程Ｔ１から工程Ｔ７までを順に行っていくものであり、その詳細は次の通りである。
図５に示される温度パターンは、はんだ３０の固相線以下の温度で予熱を行い、液相線温度以上の温度で本加熱を実施する一般的なパターンである。特徴的なのは、圧力パターンである。
工程Ｔ１：ＩＧＢＴ素子１０とセラミック基板２０とをはんだ３０を介して接触させた状態で、上記図４に示されるパターンと同様、室温にて大気圧（空気）状態から真空排気を行なった後、窒素、水素または窒素と水素の混合ガスにより大気圧とする。これにより、はんだ付雰囲気への置換が行われる。
工程Ｔ２：大気圧を維持したまま、室温からはんだ３０の固相線以下の温度（たとえば２００℃）まで昇温し、はんだ３０としてのはんだペレットの予熱を行う。この予熱により、水素または水素と窒素の混合雰囲気にてはんだ３０が加熱され、はんだ３０、ＩＧＢＴ素子１０および基板２０の表面が清浄化される。
工程Ｔ３：この工程では、予熱温度からはんだ３０の固相線以下の範囲の温度にて、大気圧から圧力Ｐ１まで減圧する。
工程Ｔ４：この工程では、この圧力Ｐ１の減圧状態を維持したまま、はんだ３０の液相線温度を超えて液相線温度まで加熱する。このようにして、圧力Ｐ１の減圧下にて、はんだ３０を溶融させる。
工程Ｔ５：この工程では、圧力Ｐ１の減圧状態を維持したまま、はんだ３０の液相線温度を超えて本加熱温度（たとえば２８０℃）まで昇温し、本加熱を行う。
これら工程Ｔ４および工程Ｔ５により、減圧下にて溶融したはんだ３０は、所定の面積まで濡れ広がる。このとき、溶融したはんだ３０においては、周囲の雰囲気を巻き込んでボイドＢが発生するが、このボイドＢは、内圧が減圧状態の圧力Ｐ１であるボイドＢとして形成される。
工程Ｔ６：この工程では、はんだ３０の液相線以上の本加熱温度を維持したまま、水素または窒素または水素と窒素の混合ガスによって、減圧状態の圧力Ｐ１よりも高い圧力Ｐ２まで加圧する。ここでは、減圧状態の圧力Ｐ１よりも高い圧力Ｐ２は、大気圧（１ａｔｍ）とする。
工程Ｔ７：この工程では、圧力Ｐ２の加圧状態を維持したまま、はんだ３０を室温付近まで冷却し、固化させる。これにより、本製造方法による接合構造体１００ができあがる。なお、以上の工程Ｔ１〜工程Ｔ７の所要時間は、全工程を通じてたとえば１５分程度である。
この「Ｐｂフリーはんだ（溶融前減圧）」の製造方法、すなわち本実施形態の製造方法による減圧状態の圧力Ｐ１とボイド率との関係は、上記図３において黒丸プロットにて示されている。
図３に示されるように、比較例である「Ｐｂフリーはんだ（溶融後減圧）」の製造方法すなわち減圧脱泡方法と比較して、本実施形態では、減圧状態の圧力Ｐ１が高い圧力でも、ボイドＢの低減を実現できる。
たとえば、上記減圧脱泡方法では、減圧状態の圧力Ｐ０が約３０００Ｐａ以下のときに達成できた目標のボイド率が、本実施形態の方法では、減圧状態の圧力Ｐ１が約５００００Ｐａ以下のときに実現できている。
また、図３に示されるように、本実施形態の方法において減圧状態の圧力Ｐ１を約１００００Ｐａとしたときのボイド率は、同図に示される「Ｐｂ−Ｓｎはんだ（従来工法）」のボイド率すなわちＰｂ含有はんだを用い全工程を大気圧下で行う従来の接合構造体の製造方法において実現可能な最高レベルのボイド低減度合と同程度である。
さらには、上記減圧脱泡方法では、減圧状態の圧力Ｐ０を１００Ｐａ以下の圧力としても達成できなかった１％以下のボイド率が、本実施形態の方法では、減圧状態の圧力Ｐ１を約６０００Ｐａ以下の圧力とすることにより、安定して達成できている。
以上のように、本実施形態の製造方法は、第１の接合部材１０と第２の接合部材２０とをはんだ３０を介して接触させた状態で、はんだ３０の固相線以下の温度にて減圧し、続いて、この減圧状態にてはんだ３０の液相線以上の温度まで加熱し、続いて、前記液相線以上の温度にて前記減圧状態の圧力よりも高い圧力まで加圧した後、前記加圧状態にてはんだ３０を固化させることを特徴としている。
それによれば、はんだ３０の液相線以上の温度まで加熱した時点すなわち上記図５の工程Ｔ５の時点で、はんだ３０は溶融し、雰囲気は減圧状態である。そのため、溶融したはんだ３０が雰囲気を巻き込んでボイドＢが発生しても、このボイドＢは、減圧状態の圧力Ｐ１を持ったボイドとなる。
そして、次に、上記図５の工程Ｔ６にて述べたように、液相線以上の温度にて減圧状態の圧力Ｐ１よりも高い圧力Ｐ２まで加圧することにより、溶融したはんだ３０内のボイドＢは、当該ボイドＢ内の圧力Ｐ１よりも高い圧力Ｐ２でつぶされることになる。
そのため、ボイドＢは消滅あるいは小さくなることから、ボイドＢの低減が図られることになり、上記図４に示した従来の減圧脱泡方法によるボイド低減方法に比べて、減圧状態の圧力Ｐ１をさほど低い圧力にしなくてもよい。つまり、図５に示される圧力Ｐ１は、図４に示される圧力Ｐ０よりも高いものにしても、ボイドＢの低減を実現することができる。
言い換えれば、本実施形態の製造方法のポイントは次の通りである。はんだ３０が溶融する前（固相線温度以下の状態）で所定の圧力Ｐ１まで減圧し、その圧力Ｐ１を保持した状態ではんだ３０を完全に溶融、広がらせる。
それにより、はんだ３０は減圧下で溶融して濡れ広がることができ、濡れ広がる際に、いったん減圧雰囲気を巻き込むことで減圧雰囲気のボイドＢが形成されるが、はんだ３０の濡れ広がりが完了した後に復圧することで、その圧力増加によりボイドＢは押しつぶされ、消滅あるいは減少する。
したがって、図５に示されるような本実施形態の製造方法によれば、従来よりも、減圧に用いられる減圧装置として排気能力の高い真空装置が不要となり、また、減圧するための排気時間を短くできるため、はんだ３０内のボイドＢを、より安価に低減することができる。
また、上述したが、本実施形態の接合構造体１００の製造方法においては、減圧状態の圧力Ｐ１を５×１０4Ｐａ以下とし、減圧状態の圧力Ｐ１よりも高い圧力Ｐ２を大気圧とすることが好ましい。
それによれば、本実施形態の製造方法の効果を適切に実現することができる。特に、減圧状態の圧力Ｐ１よりも高い圧力Ｐ２を大気圧とすれば、加圧のための特別な装置が不要となるため、はんだ付けに用いる装置を簡単な構成とすることができる。
また、上記図３に示されるように、本実施形態では、減圧状態の圧力Ｐ１を５×１０4Ｐａ以下とすることで、ボイド率を目標値以下に低減することができているが、上記減圧脱泡方法では、減圧状態の圧力Ｐ０を、本実施形態よりも約１桁低いものとしなければ、ボイド率を目標値以下に低減できていない。
また、上述したが、好ましくは、本実施形態の接合構造体１００の製造方法において、減圧状態の圧力Ｐ１を１×１０4Ｐａ以下としている。
上記図３中の「Ｐｎ−Ｓｎはんだ（従来工法）」に示したように、Ｐｂ含有はんだを用い全工程を大気圧下で行う従来の接合構造体の製造方法においては、Ｐｂフリーはんだの場合とは異なり、はんだペレットの形状や温度プロファイルを工夫することで、かなり高レベルのボイド低減が実現できる。
そこで、本実施形態の製造方法において、減圧状態の圧力Ｐ１を１×１０4Ｐａ以下とすれば、Ｐｂフリーはんだを用いた場合であっても、Ｐｂ含有はんだを用い全工程を大気圧下で行う従来の接合構造体の製造方法において実現可能な最高レベルのボイド低減度合と同程度のボイド低減を行うことができている（図３参照）。
さらに、好ましくは、本実施形態の接合構造体１００の製造方法において、減圧状態の圧力Ｐ１は６×１０3Ｐａ以下としている。
それによれば、上記図３に示されるように、上記した従来の減圧脱泡方法によるボイド低減方法において実現可能な最高レベルのボイド低減度合（図３中のボイド率１％）の１／２程度まで、さらにボイド率を低減することが可能となっている。
また、本実施形態の好ましい形態では、上記図５の工程Ｔ２に示されるように、はんだ３０の固相線以下の温度にて減圧する前に、当該固相線以下の温度且つ大気圧にてはんだ３０の予熱を行っている。
それによれば、この予熱によって、はんだ３０の表面の清浄化を行うことができ、好ましい。なお、この予熱工程は必要に応じて、省略してもよい。
（他の実施形態）
なお、上記実施形態の製造方法では、上記図５の工程Ｔ６において、減圧状態の圧力Ｐ１よりも高い圧力Ｐ２を大気圧として加圧を行っているが、この圧力Ｐ２は減圧状態の圧力Ｐ１よりも高いものであれば、かまわない。
たとえば、当該高い圧力Ｐ２を大気圧よりも高いものとしてもよい。その場合には、減圧状態の圧力Ｐ１は、上記実施形態と同じに設定するか、または、両圧力Ｐ１とＰ２との圧力差（Ｐ２−Ｐ１）が、上記実施形態における両圧力Ｐ１とＰ２との圧力差（Ｐ２−Ｐ１）と同程度かそれ以上の大きさとなるように、設定すればよい。
また、上記したように、上記実施形態の接合構造体の製造方法は、はんだ３０として、Ｐｂフリーはんだを用いた場合に、特に効果的であったが、Ｐｂフリーはんだ以外にも、たとえばＰｎ−ＳｎはんだなどのＰｂ含有はんだに適用してもよい。
また、上述したが、第１の接合部材および第２の接合部材としては、ＩＧＢＴ素子などのパワー素子やセラミック基板以外にも、抵抗素子、コンデンサ素子、プリント基板など、はんだにより接合されるものであれば、限定されない。
要するに、本発明は、第１の接合部材と第２の接合部材とをはんだを介して接合する接合構造体の製造方法について、広く適用できるものであり、その主要部は、固相線温度以下にて減圧した後、この減圧状態にて液相線温度以上まで加熱し、続いて、液相線温度以上にて減圧状態の圧力よりも高い圧力まで加圧した後、この加圧状態にてはんだを固化させるものである。そして、その他の細部については、上記実施形態以外に、適宜設計変更が可能である。
本発明の実施形態に係る接合構造体の一例を示す概略断面図である。 ＩＧＢＴ素子とセラミック基板とをはんだペレットを介して積層した状態を示す概略断面図である。 実施形態および比較例の製造方法によるボイド率の様子を示す図である。 図３中のＰｂフリーはんだ（溶融後減圧）による比較例としての製造方法におけるはんだ付けの際の温度および圧力パターンを示す図である。 図３中のＰｂフリーはんだ（溶融前減圧）による実施形態の製造方法におけるはんだ付けの際の温度および圧力パターンを示す図である。
符号の説明
１０…第１の接合部材としてのＩＧＢＴ素子、
２０…第２の接合部材としてのセラミック基板、３０…はんだ。

Claims (6)

  1. 第１の接合部材（１０）と第２の接合部材（２０）とをはんだ（３０）を介して接合する接合構造体の製造方法において、
    前記第１の接合部材（１０）と前記第２の接合部材（２０）とを前記はんだ（３０）を介して接触させた状態で、前記はんだ（３０）の固相線以下の温度にて減圧し、続いて、この減圧状態にて前記はんだ（３０）の液相線以上の温度まで加熱し、続いて、前記液相線以上の温度にて前記減圧状態の圧力（Ｐ１）よりも高い圧力（Ｐ２）まで加圧した後、前記加圧状態にて前記はんだ（３０）を固化させることを特徴とする接合構造体の製造方法。
  2. 前記減圧状態の圧力（Ｐ１）は５×１０4Ｐａ以下であり、前記減圧状態の圧力（Ｐ１）よりも高い圧力（Ｐ２）は大気圧であることを特徴とする請求項１に記載の接合構造体の製造方法。
  3. 前記減圧状態の圧力（Ｐ１）は１×１０4Ｐａ以下であることを特徴とする請求項２に記載の接合構造体の製造方法。
  4. 前記減圧状態の圧力（Ｐ１）は６×１０3Ｐａ以下であることを特徴とする請求項３に記載の接合構造体の製造方法。
  5. 前記固相線以下の温度にて減圧する前に、前記固相線以下の温度且つ大気圧にて前記はんだ（３０）の予熱を行うことを特徴とする請求項１ないし４のいずれか１つに記載の接合構造体の製造方法。
  6. 前記はんだ（３０）は、鉛フリーはんだであることを特徴とする請求項１ないし５のいずれか１つに記載の接合構造体の製造方法。
JP2004011745A 2004-01-20 2004-01-20 接合構造体の製造方法 Withdrawn JP2005205418A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004011745A JP2005205418A (ja) 2004-01-20 2004-01-20 接合構造体の製造方法
DE200510001713 DE102005001713A1 (de) 2004-01-20 2005-01-13 Verfahren zum Herstellen eines Verbindungsaufbaus
US11/036,135 US20050156324A1 (en) 2004-01-20 2005-01-18 Method for manufacturing connection construction
CNA2005100518420A CN1691301A (zh) 2004-01-20 2005-01-20 制造连接结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004011745A JP2005205418A (ja) 2004-01-20 2004-01-20 接合構造体の製造方法

Publications (1)

Publication Number Publication Date
JP2005205418A true JP2005205418A (ja) 2005-08-04

Family

ID=34747302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004011745A Withdrawn JP2005205418A (ja) 2004-01-20 2004-01-20 接合構造体の製造方法

Country Status (4)

Country Link
US (1) US20050156324A1 (ja)
JP (1) JP2005205418A (ja)
CN (1) CN1691301A (ja)
DE (1) DE102005001713A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060190A (ja) * 2005-08-24 2007-03-08 Japan Radio Co Ltd アンテナ製造方法
JP2007180447A (ja) * 2005-12-28 2007-07-12 Toyota Industries Corp 半田付け方法、半田付け装置、及び半導体装置の製造方法
WO2007088695A1 (ja) * 2006-01-31 2007-08-09 Kabushiki Kaisha Toyota Jidoshokki 半田付け装置、半田付け方法、及び半導体装置の製造方法
JP2008068311A (ja) * 2006-09-15 2008-03-27 Fujitsu Ltd ボイド除去装置、ボイド除去方法および電子機器の製造方法
JP2009152237A (ja) * 2007-12-18 2009-07-09 National Institute Of Advanced Industrial & Technology ワイドギャップ半導体チップの鉛フリー真空半田付け方法
WO2009090808A1 (ja) * 2008-01-17 2009-07-23 Toyota Jidosha Kabushiki Kaisha 減圧式加熱装置とその加熱方法および電子製品の製造方法
DE112008000561T5 (de) 2007-08-10 2010-06-10 Hirata Corp. Heizofen und Heizverfahren unter Verwendung eines Heizofens
WO2012070264A1 (ja) * 2010-11-23 2012-05-31 三菱電機株式会社 リフローはんだ付け装置およびリフローはんだ付け方法
JP2017199842A (ja) * 2016-04-28 2017-11-02 株式会社光波 Ｌｅｄ光源装置
US9818736B1 (en) 2017-03-03 2017-11-14 Tdk Corporation Method for producing semiconductor package
US10163847B2 (en) 2017-03-03 2018-12-25 Tdk Corporation Method for producing semiconductor package
JP2020055011A (ja) * 2018-10-01 2020-04-09 株式会社弘輝 接合構造体の製造方法
JP2020064936A (ja) * 2018-10-16 2020-04-23 トヨタ自動車株式会社 半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007010882B4 (de) * 2007-03-06 2009-01-29 Infineon Technologies Ag Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat
DE202011107022U1 (de) * 2011-10-21 2012-04-05 Asscon Systemtechnik-Elektronik Gmbh Vorrichtung zum Löten
JP6044885B2 (ja) * 2012-08-08 2016-12-14 パナソニックＩｐマネジメント株式会社 実装方法
JP2016129205A (ja) * 2015-01-09 2016-07-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10968932B2 (en) 2017-10-31 2021-04-06 Senju Metal Industry Co., Ltd. Soldered joint and method for forming soldered joint

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651493A (en) * 1995-04-24 1997-07-29 International Business Machines Corporation Method of performing solder joint analysis of semi-conductor components
JP3553300B2 (ja) * 1996-12-02 2004-08-11 富士通株式会社 半導体装置の製造方法及び半導体装置の実装方法
SE512906C2 (sv) * 1998-10-02 2000-06-05 Ericsson Telefon Ab L M Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
JP3809806B2 (ja) * 2002-03-29 2006-08-16 富士電機デバイステクノロジー株式会社 半導体装置の製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007060190A (ja) * 2005-08-24 2007-03-08 Japan Radio Co Ltd アンテナ製造方法
JP4721270B2 (ja) * 2005-08-24 2011-07-13 日本無線株式会社 アンテナ製造方法
JP2007180447A (ja) * 2005-12-28 2007-07-12 Toyota Industries Corp 半田付け方法、半田付け装置、及び半導体装置の製造方法
WO2007077877A1 (ja) * 2005-12-28 2007-07-12 Kabushiki Kaisha Toyota Jidoshokki 半田付け方法、半田付け装置、及び半導体装置の製造方法
WO2007088695A1 (ja) * 2006-01-31 2007-08-09 Kabushiki Kaisha Toyota Jidoshokki 半田付け装置、半田付け方法、及び半導体装置の製造方法
JP2008068311A (ja) * 2006-09-15 2008-03-27 Fujitsu Ltd ボイド除去装置、ボイド除去方法および電子機器の製造方法
DE112008000561T5 (de) 2007-08-10 2010-06-10 Hirata Corp. Heizofen und Heizverfahren unter Verwendung eines Heizofens
US9033705B2 (en) 2007-08-10 2015-05-19 Toyota Jidosha Kabushiki Kaisha Heating furnace and heating method employed by heating furnace
JP2009152237A (ja) * 2007-12-18 2009-07-09 National Institute Of Advanced Industrial & Technology ワイドギャップ半導体チップの鉛フリー真空半田付け方法
US8271124B2 (en) 2008-01-17 2012-09-18 Toyota Jidosha Kabushiki Kaisha Decompressing type heater, its heating method, and electronic product manufacturing method
DE112008000853T5 (de) 2008-01-17 2010-01-28 Hirata Corp. Dekompressions-Heizgerät, Heizverfahren damit und Verfahren zur Herstellung eines Elektronikprodukts
JP2009170705A (ja) * 2008-01-17 2009-07-30 Toyota Motor Corp 減圧式加熱装置とその加熱方法および電子製品の製造方法
WO2009090808A1 (ja) * 2008-01-17 2009-07-23 Toyota Jidosha Kabushiki Kaisha 減圧式加熱装置とその加熱方法および電子製品の製造方法
DE112008000853B4 (de) 2008-01-17 2022-06-30 Hirata Corp. Dekompressions-Heizgerät und Verfahren zum Temperatur-geregelten Erwärmen eines Objekts
WO2012070264A1 (ja) * 2010-11-23 2012-05-31 三菱電機株式会社 リフローはんだ付け装置およびリフローはんだ付け方法
JPWO2012070264A1 (ja) * 2010-11-23 2014-05-19 三菱電機株式会社 リフローはんだ付け装置およびリフローはんだ付け方法
JP2017199842A (ja) * 2016-04-28 2017-11-02 株式会社光波 Ｌｅｄ光源装置
WO2017188237A1 (ja) * 2016-04-28 2017-11-02 株式会社光波 Ｌｅｄ光源装置
US10163847B2 (en) 2017-03-03 2018-12-25 Tdk Corporation Method for producing semiconductor package
US10354973B2 (en) 2017-03-03 2019-07-16 Tdk Corporation Method for producing semiconductor chip
US9818736B1 (en) 2017-03-03 2017-11-14 Tdk Corporation Method for producing semiconductor package
JP2020055011A (ja) * 2018-10-01 2020-04-09 株式会社弘輝 接合構造体の製造方法
WO2020071357A1 (ja) * 2018-10-01 2020-04-09 株式会社弘輝 接合構造体の製造方法
KR20210029820A (ko) * 2018-10-01 2021-03-16 가부시키가이샤 코키 접합 구조체의 제조 방법
KR102259122B1 (ko) 2018-10-01 2021-06-01 가부시키가이샤 코키 접합 구조체의 제조 방법
US11446752B2 (en) 2018-10-01 2022-09-20 Koki Company Limited Method for producing joined structure
JP2020064936A (ja) * 2018-10-16 2020-04-23 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1691301A (zh) 2005-11-02
US20050156324A1 (en) 2005-07-21
DE102005001713A1 (de) 2005-08-11

Similar Documents

Publication Publication Date Title
JP2005205418A (ja) 接合構造体の製造方法
JP6111764B2 (ja) パワーモジュール用基板の製造方法
TW592871B (en) Solder foil and semiconductor device and electronic device
JP5938390B2 (ja) パワーモジュール
JP2003297860A (ja) 半導体装置の製造方法
WO2005077583A1 (ja) はんだ付け方法
JP2006135264A (ja) 電子部品の製造方法及びそれを用いた電子部品
JP5031677B2 (ja) 接合構造体の製造方法
JP2015209356A (ja) 接合体の製造方法、パワーモジュール用基板の製造方法
JP2010003878A (ja) 回路基板及びその製造方法
TW202036822A (zh) 半導體裝置之製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
US8944310B2 (en) Method of manufacturing a semiconductor device
CN106356308B (zh) 管芯结合到板的方法以及使用该方法制成的设备
JP4951932B2 (ja) パワーモジュール用基板の製造方法
Lin The void-free reflow soldering of BGA with vacuum
JP2007109859A (ja) 電子部品の製造方法
JP2011228604A (ja) 回路基板の製造方法及び回路基板
JP2016155141A (ja) はんだ接合構造体の製造方法
JP2004119944A (ja) 半導体モジュールおよび実装基板
JP2007053268A (ja) 接合構造体の製造方法、ハンダ接合方法及びハンダ接合装置
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
JP2011210745A (ja) パワーモジュール用基板及びその製造方法
JP6299442B2 (ja) パワーモジュール
TWI825188B (zh) 接合結構體之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060518

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071105