JP2003297860A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003297860A
JP2003297860A JP2002094650A JP2002094650A JP2003297860A JP 2003297860 A JP2003297860 A JP 2003297860A JP 2002094650 A JP2002094650 A JP 2002094650A JP 2002094650 A JP2002094650 A JP 2002094650A JP 2003297860 A JP2003297860 A JP 2003297860A
Authority
JP
Japan
Prior art keywords
solder
furnace
semiconductor device
decompression
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002094650A
Other languages
English (en)
Other versions
JP3809806B2 (ja
Inventor
Akira Morozumi
両角　　朗
Tadashi Miyasaka
忠志 宮坂
Katsumi Yamada
山田　　克己
Eiji Mochizuki
英司 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2002094650A priority Critical patent/JP3809806B2/ja
Priority to EP03251732A priority patent/EP1350588B1/en
Priority to DE60307157T priority patent/DE60307157T2/de
Priority to CNB031076343A priority patent/CN1266753C/zh
Priority to US10/400,188 priority patent/US6905063B2/en
Publication of JP2003297860A publication Critical patent/JP2003297860A/ja
Application granted granted Critical
Publication of JP3809806B2 publication Critical patent/JP3809806B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/008—Soldering within a furnace
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/206—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 金属ベース上にはんだ層を介して金属回路板
を備えた絶縁基板を積層し、その上にはんだ層を介して
シリコンチップを積層した積層体を、短時間のはんだ付
け処理によって接合し、はんだ接合層中の気泡の少ない
半導体装置を得ること。 【解決手段】 金属ベース、はんだ板、絶縁基板、はん
だ板およびシリコンチップからなる積層体を減圧炉内に
設置し、炉内を真空排気後、炉内を正圧の水素雰囲気に
して積層体の各部材の表面を還元し、はんだの加熱溶融
後、炉内を真空雰囲気にしてはんだ中の気泡を除去し、
炉内を正圧の水素雰囲気にして、はんだ中の気泡の移動
により生じたトンネル状の孔を塞ぎ、均一なはんだフィ
レット形状を得る。その後、急冷してはんだ組織を微細
化することにより、絶縁基板と金属ベースとの接合に供
されたはんだのクリープ速度を速くし、速やかに金属ベ
ースの反りを元に戻す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に金属回路板を有するセラミック等の絶
縁基板上にシリコンチップ等がはんだ付けされたもの
を、金属ベース上にはんだ付けしてなるパワーモジュー
ルに代表される電力用半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、電力用半導体装置を製造する方法
として、主につぎの３つの方法が実施されている。第１
の方法では、まず還元雰囲気の連続炉（トンネル炉）を
用いて、予備はんだをおこない、シリコンチップの裏面
電極上にはんだを設ける。つづいて、そのはんだを介し
て絶縁基板にシリコンチップをはんだ付けする。その
後、ワイヤボンディングをおこなう。そして、絶縁基板
上にシリコンチップをはんだ付けしたものを、大気中で
フラックスを用いて、銅などでできた金属ベースにはん
だ付けする。
【０００３】第２の方法では、還元雰囲気の連続炉を用
いて、シリコンチップと絶縁基板とをはんだ付けする。
その後、ワイヤボンディングをおこなう。そして、絶縁
基板上にシリコンチップをはんだ付けしたものを、還元
雰囲気の連続炉を用いて金属ベースにはんだ付けする。
【０００４】第３の方法では、不活性雰囲気の減圧炉を
用いて、シリコンチップと絶縁基板と金属ベースとをフ
ラックス入りはんだを介してはんだ付けする。その後、
ワイヤボンディングをおこなう。
【０００５】ところで、パワーモジュールなどの電力用
半導体装置では、大電流が流れるため、シリコンチップ
の発熱量は数十〜数千ワットと非常に大きい。そのた
め、電力用半導体装置には、優れた熱放散特性が要求さ
れる。しかし、シリコンチップと絶縁基板との間のはん
だ接合層や、絶縁基板と金属ベースとの間のはんだ接合
層に気泡（ボイド）が存在すると、これらの気泡は熱放
散を妨げるため、熱放散特性の著しい低下をもたらし、
半導体装置の破壊を招く原因となる。したがって、はん
だ接合層中に気泡をできるだけ存在させないことが重要
である。
【０００６】はんだ接合層中に気泡が発生する原因とし
て、はんだ材料中の炭酸ガスなどの溶存ガスがはんだ溶
融時に気泡として残ることが挙げられる。また、はんだ
付け時に、はんだや絶縁基板などの被接合部材の表面に
吸着した吸着物、または酸化スズや酸化銅や酸化ニッケ
ルが還元され、それによって生じたＨ2Ｏがガス化して
気泡として残ることも原因として挙げられる。また、は
んだ付け時に使用するフラックスの気化により発生する
ガスやフラックスそのものがはんだ接合層中に残留する
ことも原因の一つである。
【０００７】したがって、はんだ接合層中の気泡を低減
させるため、一般に、被接合部材表面の酸化を防止して
その表面を清浄に保ったり、溶存ガスのないはんだ材料
や濡れ性のよいはんだ材料を使用するなどの対策が講じ
られている。また、はんだ付けプロファイルを最適化し
たり、被接合部材の変形を制御したり、減圧雰囲気では
んだ付けをおこなうなどの対策が講じられている。
【０００８】また、はんだ付け方法に関する提案も多数
なされている。たとえば、密封容器内に形成された大気
よりも熱伝導率の高い気体で形成された雰囲気を準備
し、はんだ加熱溶融前に雰囲気の圧力を減少させた状態
ではんだを溶融させ、凝固前に雰囲気の圧力を溶融前の
圧力よりも高くする方法が公知である（特開平１１−１
５４７８５号）。この方法では、気泡を圧縮することに
よって、その体積を減少させている。
【０００９】また、基板にはんだを設け、このはんだ部
分に電子部品を仮実装した後、真空雰囲気下ではんだを
加熱溶融させて電子部品をはんだ付けする方法が公知で
ある（特開平７−７９０７１号）。この方法では、水素
ガスなどの還元ガスは用いられていない。
【００１０】また、金属ベース上に導体層を有する絶縁
基板をはんだ接合する工程と、絶縁基板上に半導体チッ
プを搭載する工程とを備えた半導体装置の製造方法にお
いて、はんだ接合する工程が大気圧下ではんだを溶融し
溶融はんだを形成する工程と、溶融はんだを減圧する工
程と、溶融はんだを大気圧に戻す工程と、溶融はんだを
凝固する工程からなる方法が公知である（特開平１１−
１８６３３１号）。この方法は、フラックスを用いたは
んだ接合に対して真空操作を適用した方法であり、この
公報中には水素や還元雰囲気などについての言及はな
い。
【００１１】また、ベアチップ等とヒートスプレッダー
とのはんだ付けにおいて、ベアチップを予めはんだ付け
されたヒートスプレッダーを真空熱処理炉に入れて、炉
内を真空に引きながら加熱し、再度はんだ部分を溶融さ
せる方法が公知である（特開平５−２９１３１４号）。
この方法は、フラックスを用いたはんだ付け方法であ
り、この公報中には水素や還元雰囲気などについての言
及はない。
【００１２】また、処理容器と、真空排気と高純度ガス
導入とにより低酸素濃度雰囲気を生成することによって
処理容器内の雰囲気とその圧力とを制御する手段と、処
理容器内に設けられた加熱手段とを備えたはんだ付け装
置を用いて、回路基板を加熱手段により加熱し、処理容
器内の雰囲気の圧力を制御することにより、はんだ接続
をおこなう方法が公知である（特開平８−２４２０６９
号）。
【００１３】
【発明が解決しようとする課題】しかしながら、上述し
た第１乃至第３の方法による電力用半導体装置の製造方
法ではつぎのような問題点がある。第１の方法では、シ
リコンチップを治具に取り付けて、予備はんだおよび絶
縁基板へのはんだ付けをおこなうため、複数回のハンド
リングによりシリコンチップが破損などのダメージを受
ける確率が非常に高くなる。そのため、電気特性不良が
発生しやすい。
【００１４】第１および第２の方法では、シリコンチッ
プと金属回路板とセラミックとの熱膨張係数差に起因す
るバイメタル効果により、はんだ付け後に絶縁基板に反
りが生じやすい。反りが生じると、ワイヤボンディング
時にシリコンチップに不均一な応力が加わり、そのダメ
ージにより電気特性不良が発生するおそれがある。
【００１５】第１および第３の方法では、はんだ付け終
了後に洗浄をおこなってフラックスを除去する必要があ
るが、シリコンチップの表面に洗浄残渣などの汚れが再
付着すると、耐圧低下などの電気特性不良が発生するこ
とがある。特に、第３の方法では、洗浄後にワイヤボン
ディングをおこなうため、フラックス残渣や洗浄残渣が
付着していると、ワイヤボンディング部に強固な接合が
形成されず、信頼性の低下を招く。
【００１６】第１および第３の方法では、全長が１０ｍ
近い連続式のはんだ付け炉を用いるため、炉の運転時に
は、はんだ付けに必要な水素や窒素などのガスを常時流
し続けなければならず、また炉内投入物の熱容量の違い
によりその都度温度を管理する必要がある。炉の運転開
始時には、炉内温度や雰囲気が均一になるまでに膨大な
時間を要する。したがって、多大な運転コストがかかっ
てしまう。
【００１７】また、上述した第１乃至第３の方法による
電力用半導体装置の製造方法では、熱放散性に関しても
つぎのような問題点がある。第１および第２の方法で
は、連続炉を用いて大気圧（常圧）の状態ではんだ付け
をおこなうため、はんだ溶融中に生じた気泡の逃げる経
路がはんだの粘性や被接合部材により邪魔されてしま
い、はんだ接合層中に気泡が残存しやすい。そこで、上
述したように、溶存ガスの少ないはんだ材料を用いた
り、はんだ材料や被接合部材を、酸化しないように保管
したり梱包する必要があるが、それによって部材のコス
トアップを招く。また、はんだ付け炉内の酸素濃度や露
点や温度プロファイルを精密に制御する必要があり、は
んだ付け炉の運転コストが多大になってしまう。
【００１８】また、第３の方法では、減圧が不十分であ
ると、フラックスの抜けた跡、すなわちフラックスが移
動した跡がそのまま気泡としてはんだ接合層中に残存し
てしまう。また、フラックスを減圧により全て除去する
ためには膨大な時間がかかり、バッチ式炉の場合には生
産性の低下を招く。また、フラックスの主成分であるロ
ジン（松脂）が、減圧室内や配管などに付着して堆積す
るため、装置内の洗浄を頻繁におこなう必要があり、装
置の維持、管理のコストが多大に発生する。さらに、３
００℃以上ではんだ付けをおこなうとフラックスの焼き
付きが発生するため、３００℃以上ではんだ付けをおこ
なうことができない。
【００１９】本発明は、上記問題点に鑑みてなされたも
のであって、少なくとも２つの被接合部材間にはんだ板
を介した積層体を、短時間のはんだ付け処理によって接
合し、はんだ接合層中の気泡の少ない半導体装置を得る
ことができる半導体装置の製造方法を提供することを目
的とする。
【００２０】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる半導体装置の製造方法は、少なくと
も２つの被接合部材間にはんだ板を介した積層体を、減
圧炉を備えた接合組み立て装置内に投入する工程と、炉
内を真空排気した後、炉内を正圧の水素雰囲気にして積
層体の各部材の少なくとも被接合表面を還元する工程
と、はんだの加熱溶融後、炉内を再び真空雰囲気にして
はんだ中の気泡を除去する工程と、再び炉内を正圧の水
素雰囲気にして、はんだ中に気泡の移動により生じたト
ンネル状の孔を塞ぐとともに、はんだフィレット形状を
均一な形状とする工程と、急冷してはんだ組織を微細化
することによって、被接合部材の接合に供されたはんだ
のクリープ速度を速くして、熱膨張係数差に起因する被
接合部材の反りを速やかに元に戻す工程と、を含むこと
を特徴とする。
【００２１】この発明によれば、被接合部材のはんだ接
合が減圧炉内で同時におこなわれるとともに、そのとき
にはんだ中の気泡が除去され、また異種材料の接合によ
り生じる被接合部材の反りが速やかに除去される。
【００２２】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。図１は、本発明
にかかる半導体装置の製造方法における温度プロファイ
ル、チャンバー内雰囲気および圧力、並びに処理動作の
一例を示すチャートである。まず、前準備として、図２
に示すように、金属ベース１上に絶縁基板２を、絶縁基
板−金属ベース接合用はんだ板３を介して積層し、さら
にその上にシリコンチップ４を、シリコンチップ−絶縁
基板接合用はんだ板５を介して積層する。この積層体１
０を、図３に示すように、減圧炉１１内の搬送ステージ
１２上に載せる。搬送ステージ１２は、積層体１０を加
熱するための熱板１３、および積層体１０を冷却するた
めの水冷却板１４の間を行き来する構成となっている。
【００２３】搬送ステージ１２上に積層体１０を載せ、
図１に示すチャートにしたがってはんだ付けを開始する
と、まず減圧炉１１が密封され、炉内の減圧が開始され
る（図１、タイミングＴ０）。この脱気処理時には、搬
送ステージ１２は、熱板１３および水冷却板１４のいず
れからも離れた待機状態にある。
【００２４】減圧炉１１内の真空度がたとえば５．７３
１９Ｐａに達すると、減圧炉１１内に水素ガスの導入が
開始される（図１、タイミングＴ１）。水素ガスの流量
はたとえば毎分１０リットルである。そして、減圧炉１
１内の圧力が正圧になると、搬送ステージ１２は熱板１
３へ移動される。それによって、積層体１０は熱板１３
により加熱され、目標とする接合温度に到達するまでそ
の状態で保持される。
【００２５】目標の接合温度に到達するまでの昇温過程
（図１、タイミングＴ１〜Ｔ２）において、減圧炉１１
内の圧力が正圧であるため、積層体１０の各部材の隙間
に水素ガスが浸透しやすい。したがって、絶縁基板−金
属ベース接合用はんだ板３、シリコンチップ−絶縁基板
接合用はんだ板５、絶縁基板２および金属ベース１の各
表面の還元が促進され、被接合表面がワイヤボンディン
グをおこなう過疎補表面などの濡れ性が確保される（一
次還元処理）。また、各はんだ板３，５が溶融し、その
ときに生じた気泡に水素ガスが充填される。それによっ
て気泡が活性化する。はんだ板３，５が溶融している間
は、減圧炉１１内の酸素濃度はたとえば３０ｐｐｍ以
下、好ましくは１０ｐｐｍ以下に保たれ、かつ露点は−
３０℃以下、好ましくは−５０℃以下に保たれる。
【００２６】目標の接合温度に達すると、再び減圧炉１
１内の減圧が開始される（図１、タイミングＴ２）。そ
して、減圧炉１１内の真空度がたとえば１３．１９６７
Ｐａに達した後、さらにたとえば１分間、減圧が継続さ
れる。それによって、減圧炉１１内の真空度はおおよそ
４．１３２３〜３．７３２４×１０-1Ｐａに達する。こ
の１分間の減圧の継続により、はんだと被接合部材との
間の濡れ不足によって発生する気泡、およびはんだ材料
中に含まれる溶存ガスによって発生する気泡の両方がほ
とんど除去される。ここで、減圧の継続時間を１分間と
したのは、減圧を１分間より長く継続してもさらなる気
泡除去効果が得られないからである。
【００２７】その後、炉内に再び水素ガスが導入される
（図１、タイミングＴ３）。減圧炉１１内の圧力が正圧
に達した後、さらに１分間継続して水素ガスが導入され
る（二次還元処理）。水素ガスの導入を継続する理由
は、図４に示すように、上述した１分間の減圧継続時に
はんだ板３，５中の気泡２１がはんだ板３，５の外に除
去される際にはんだ板３，５中に残るトンネル状の孔
（気泡２１が通った跡）２２を、水素の還元作用により
塞ぐためである。
【００２８】つまり、はんだ板３，５中の気泡２１には
酸化成分の気体が充満しているので、この気泡２１が通
過する際に接触したはんだ部分は酸化してしまう。その
ため、気泡２１の通過部分のはんだが濡れずに、トンネ
ル状の開気泡が残ってしまう。この開気泡の中に水素ガ
スが充満することによって、酸化した内面が還元され、
はんだの濡れがよくなり、開気泡がはんだで埋まること
になる。
【００２９】また、水素ガスの導入を継続するもう一つ
の理由は、水素による還元と熱板１３による加熱保持に
より、図５に示すように、はんだ板５の表面張力を低減
させ、それによってはんだフィレット形状３１を安定化
させて、はんだ亀裂発生寿命を向上させるためである。
水素ガス導入の継続をおこなわないで、炉内減圧の後、
直ちに冷却を開始してはんだ板５を凝固させると、はん
だ板５の表面張力が大きいため、図６に示すようにはん
だフイレット形状３２が不均一になり、温度サイクルな
どによるはんだ亀裂の発生寿命が短くなってしまう。
【００３０】はんだ板５の表面張力を小さくするには、
はんだ板５を加熱保持するか、水素ガスにはんだ板５を
さらす時間を長くするか、またはそれらを組み合わせれ
ばよい。ただし、水素ガスの導入を１分間より長く継続
しても、気泡２１が通った跡の孔２２を埋める効果や、
はんだフィレット形状３１の安定化効果にあまり違いは
みられないため、水素ガス導入の継続時間は１分間が適
当である。
【００３１】二次還元処理が終了すると、搬送ステージ
１２は熱板１３から水冷却板１４に移動される。それに
よって、積層体１０の冷却が開始される（図１、タイミ
ングＴ４）。積層体１０はたとえば毎分３００℃の速度
で冷却される。そして、積層体１０の温度がたとえば５
０〜６０℃になったら、減圧炉１１内の水素の排気が開
始される（図１、タイミングＴ５）。
【００３２】水素の排気により、減圧炉１１内の真空度
がたとえば５．７３１９Ｐａになったら、減圧炉１１内
に窒素ガスが導入される（図１、タイミングＴ６）。そ
して、減圧炉１１内が窒素ガスで置換され、炉内の水素
濃度が爆発限界以下に達した後、減圧炉１１は開放され
る（図１、タイミングＴ７）。図１のタイミングＴ０〜
Ｔ７の一連の操作は１５分以内で完了する。そして、こ
の一連の操作により、気泡のない高品質なはんだ接合層
を有する半導体装置が得られる。
【００３３】ここで、熱板１３の温度は、はんだの液相
線温度に対して５０℃程度高い温度であるのが好まし
い。たとえば、シリコンチップ−絶縁基板接合用はんだ
板５として、液相線温度が３０１℃の高Ｐｂ含有はんだ
を用い、かつ絶縁基板−金属ベース接合用はんだ板３と
して、液相線温度が１８３℃のＳｎ−Ｐｂはんだを用い
る場合、熱板１３の温度は、熱板１３の面内のばらつき
を考慮して３５０〜３６０℃である。
【００３４】また、たとえば、シリコンチップ−絶縁基
板接合用はんだ板５として、液相線温度が２２２℃のＳ
ｎ−Ａｇ系はんだを用い、かつ絶縁基板−金属ベース接
合用はんだ板３として、液相線温度が２３４℃のＳｎ−
Ｐｂはんだを用いる場合、上記記述にしたがえば、熱板
１３の温度は２８０〜２９０℃である。しかし、３００
℃以上で水素還元力の効果が発揮されることに鑑みれ
ば、熱板１３の温度は３００〜３１０℃であるのが好ま
しい。
【００３５】本発明者らが実際に調べた結果でも、高Ｐ
ｂ含有はんだ（液相線温度：３０１℃）とＳｎ−Ｐｂは
んだ（液相線温度：１８３℃）の組み合わせでは、熱板
１３の温度が３５０〜３６０℃のときに、はんだ接合層
中の気泡は最も少なかった。また、Ｓｎ−Ａｇ系はんだ
（液相線温度：２２２℃）とＳｎ−Ｐｂはんだ（液相線
温度：２３４℃）の組み合わせでは、熱板１３の温度が
３００〜３１０℃のときに、はんだ接合層中の気泡は最
も少なかった。
【００３６】つぎに、水冷却板１４の温度および冷却時
間であるが、これらについてははんだの冷却速度（凝固
速度）を考慮して選定される。すなわち、本実施の形態
では、熱膨張係数の異なるシリコンチップ４と絶縁基板
２と金属ベース１とが同時にはんだ付けされるため、は
んだ付けが完了した状態では、熱膨張係数の最も大きい
金属ベース１が絶縁基板２の側に凸状となるように反っ
てしまう。その影響で、はんだ接合層を介して接合され
た積層体１０には、最大０．３ｍｍ程度の反りが生じ
る。この反りがつぎのワイヤボンディング工程まで持ち
こされると、上述したように電気特性不良の発生原因と
なるので、ワイヤボンディング前に反りを除去する必要
がある。
【００３７】そのためには、絶縁基板２と金属ベース１
との間のはんだ接合層を短時間にクリープさせればよ
い。図７は、Ｓｎ−Ｐｂはんだ（Ｓｎ−３７Ｐｂはん
だ）の結晶粒サイズとクリープ速度の関係を示す特性図
であるが、同図より、結晶粒子径が細かくなるにつれて
クリープ速度が大きくなる傾向にあることがわかる。こ
の傾向は、ＳｎとＰｂの組成比が異なるはんだ材料でも
同様である。したがって、クリープ速度を速くするため
には、はんだの金属組織（結晶粒子）をより微細にすれ
ばよい。
【００３８】また、図８〜図１１に、冷却速度を変えた
ときのＳｎ−Ｐｂはんだ（Ｓｎ−３７Ｐｂはんだ）の金
属組織のＳＥＭ像を示す。図８、図９、図１０および図
１１は、それぞれ冷却速度が毎分６００℃、毎分３００
℃、毎分５℃および毎分０．５℃のものであり、これら
の図から、冷却速度が大きくなるにつれてはんだ組織が
微細になることがわかる。したがって、クリープ速度−
結晶粒サイズ−冷却速度の関係より、クリープ速度を速
くするためには、はんだの冷却速度（凝固速度）を大き
くすればよく、冷却速度を毎分２５０℃以上、たとえば
毎分３００℃とするのが好ましい。
【００３９】本発明者らが調べたところ、冷却速度が毎
分２５０℃以上であれば、２４時間以内に金属ベース１
の反りが０〜−０．１ｍｍの範囲（“−”は絶縁基板２
側に凸であることを表す）に収まり、ワイヤボンディン
グへの悪影響をなくすことができることがわかった。換
言すれば、冷却速度が毎分２５０℃未満では、金属ベー
ス１の反りを十分に戻すことができず、ワイヤボンディ
ングに悪影響を及ぼすおそれがある。また、はんだのク
リープを速くして接合後の積層体１０の残留応力をでき
るだけ前の工程で除去すれば、金属ベース１の変形を安
定化させることができる。したがって、水冷却板１４の
温度および冷却時間は、はんだの冷却速度が毎分２５０
℃以上となるように選定される。
【００４０】ところで、シリコンチップ４が５ｍｍ角以
下の大きさである場合には、シリコンチップ−絶縁基板
接合用はんだ板５の大きさも５ｍｍ角以下である。この
ように、シリコンチップおよびはんだ板の大きさが著し
く小さいと、はんだ付けの前準備に時間がかかったり、
シリコンチップ４とはんだ板５との位置合わせが十分で
なく、接合不良が発生するおそれがある。
【００４１】そこで、このようなサイズのシリコンチッ
プ４をはんだ接合する場合には、減圧炉１１を用いて予
備はんだをおこない、シリコンチップ４の裏面、たとえ
ばコレクタ電極面に予めシリコンチップ−絶縁基板接合
用はんだ６を設けておくのが望ましい。特に、はんだ材
料として、酸化しやすいＳｎを主成分とし、Ｐｂを含ま
ないはんだを用いる場合、減圧炉１１内の酸素濃度が数
十ｐｐｍ以下と極低酸素雰囲気であるため、図１２に示
すように予備はんだ後のはんだ６の表面酸化膜７を極力
少なくすることができる。そして、図１３に示すよう
に、予備はんだによりシリコンチップ４の裏面に設けら
れたはんだ６を介して、絶縁基板２にシリコンチップ４
をはんだ付けする。
【００４２】なお、電力用半導体装置の製造方法におい
て、シリコンチップと絶縁基板とをはんだ付けし、それ
を金属ベースにはんだ付けする際に一般的に用いられて
いる連続炉の炉内酸素濃度は数千ｐｐｍである。そのた
め、特にＳｎを主成分としたＰｂを含まないはんだにお
いては、連続炉を用いて予備はんだをおこなったので
は、はんだ表面に強固な酸化膜が形成されてしまい、良
好なはんだ接合が得られない。
【００４３】図１４は、減圧炉内部の構成の一例を示す
断面図である。減圧炉１１は、炉本体１１１およびこれ
にパッキン１１２を介して被せられ、炉内部を気密状態
に保つ蓋体１１３からなる。減圧炉１１には、炉内に水
素ガスを供給するための水素ガス導入パイプ１１４、炉
内に窒素ガスを供給するための窒素ガス導入パイプ１１
５、および排気口１１６が設けられている。
【００４４】図が煩雑になるのを避けるために図示省略
するが、炉内に供給された水素の化学反応を促進するた
め、水素ガス導入パイプ１１４は、熱板１３の裏側に、
その中心から外部に広がるスパイラル状に取り付けられ
ている。そして、そのスパイラル状のパイプに設けられ
た複数の孔から、熱板１３により温められ、活性化した
水素ガスが炉内に均一に吹き出る構成となっており、還
元力が高められる。水素ガス導入パイプ１１４および窒
素ガス導入パイプ１１５は炉外の図示しない水素ガス供
給源および窒素ガス供給源にそれぞれ接続されている。
また、排気口１１６には真空ポンプ１５が接続されてい
る。
【００４５】水冷却板１４は、炉外の、水冷却板１４の
冷却水を循環させるチラー１６に接続されている。ま
た、搬送ステージ１２は搬送レール１７に沿って熱板１
３と水冷却板１４との間を移動する。
【００４６】図１５に、本実施の形態により製造された
複数の半導体装置の熱抵抗分布の一例を示す。比較のた
め、図１７に、上述した従来の技術の第１の方法により
製造された複数の半導体装置の熱抵抗分布の一例を示
す。図１５より明らかなように、本実施の形態によれ
ば、熱抵抗分布の平均値、最大値および最小値はそれぞ
れ０．２６６℃／Ｗ、０．２７９℃／Ｗおよび０．２５
０℃／Ｗである。また、標準偏差は０．００７４であ
る。
【００４７】それに対して、従来の第１の方法では、図
１７に示すように、熱抵抗分布の平均値、最大値、最小
値および標準偏差はそれぞれ０．２８７℃／Ｗ、０．３
３４℃／Ｗ、０．２７２℃／Ｗおよび０．０１０３であ
る。両者の比較より、明らかに本実施の形態のほうが熱
抵抗値およびそのばらつきが小さいことがわかる。つま
り、本実施の形態によれば、従来よりも、はんだ接合層
中の気泡率およびそのばらつきを小さくでき、それによ
って半導体装置の熱放散性を向上させることができると
いうことが確認された。
【００４８】上述した実施の形態によれば、金属ベース
１上に、絶縁基板−金属ベース接合用はんだ板３、絶縁
基板２、シリコンチップ−絶縁基板接合用はんだ板５お
よびシリコンチップ４を順に積層し、その積層体１０
を、減圧炉１１を備えた接合組み立て装置内に投入し、
炉内を真空排気した後、炉内を正圧の水素雰囲気にして
積層体１０の各部材の表面を還元し、はんだの加熱溶融
後は炉内を再び真空雰囲気にしてはんだ板３，５中の気
泡を除去し、つづいて再び炉内を正圧の水素雰囲気にし
て、はんだ板３，５中に気泡２１の移動により生じたト
ンネル状の孔２２を塞ぐとともに均一なはんだフィレッ
ト形状３１を得、その後、急冷してはんだ組織を微細化
することによって、絶縁基板２と金属ベース１との接合
に供されたはんだのクリープ速度を速くして、熱膨張係
数差に起因する金属ベース１の反りを速やかに元に戻す
ため、減圧炉１１の運転開始後、十数分以内に、従来よ
りも高品質で信頼性の高いはんだ接合層を有し、熱放散
性に優れた半導体装置を得ることができる。
【００４９】また、実施の形態によれば、従来に比べ
て、水素ガスや窒素ガスの使用量が少なくて済み、また
フラックスを使用する必要がない。そのため、運転コス
トが低減するという効果や、環境に悪影響を与えるのを
防ぐことができるという効果が得られる。
【００５０】以上において本発明は、上述した実施の形
態に限らず、種々変更可能である。たとえば、図１のタ
イミングＴ２〜Ｔ３の真空引き工程の回数は、通常は１
回であるが、たとえば大面積基板を接合する場合や、気
泡が抜けにくい場合には、真空引き工程を複数回、たと
えば２〜５回繰り返す構成としてもよい。このようにし
て減圧と加圧が繰り返されることによって、溶融中のは
んだに揺動が起こり、気泡が抜けやすくなるので、気泡
除去効果が得られる。ただし、図１６に、本発明者らが
真空引き回数とはんだ接合層中の気泡率との関係を調べ
た結果を示すように、真空引き工程の繰り返し回数が５
回までは回数の増加とともに気泡率が小さくなるが、６
回以上繰り返してもそれ以上の効果は得られない。
【００５１】なお、減圧炉内にはんだ溶融用加熱ヒータ
を備えた熱板とはんだ固着用冷却水循環路を備えた水冷
却板およびはんだの溶融・凝固をおこなう搬送テーブル
を備えた組み立て装置では、熱板と冷却板が減圧炉内で
接近して配置されることになる。このため、互いに面し
ている部分において、熱板は冷却板の影響を受けて温度
の低い部分が生じてしまい、一方、冷却板は熱板の影響
を受けて温度の高い部分を生じてしまう。
【００５２】この温度の不均一部分をなくすための実施
例を図１８〜図２１に示す。図１８においては、減圧炉
１１内の熱板４３の外周にセラミック壁４４を設けて断
熱し、熱の干渉を防いでいる。また、図１９において
は、熱板４３と冷却板１４の間に仕切り壁４５を設けて
熱の干渉を防いでいる。この場合、仕切り壁４５として
は、鉄系材料やセラミック材料が適している。
【００５３】図２０においては、熱板４３上に厚さ２〜
３ｍｍのカーボン板４６を敷いている。カーボン板４６
は、熱せられ易く、さめにくい材質であるため、保温効
果と熱板４３の内面温度を均一に保つ効果を奏するの
で、熱板４３の熱が冷却板１４に奪われない。図２１に
おいては、熱板４３の上部に遮熱板４７を設けることに
よって、活性水素を熱板４３周辺に滞留させて、はんだ
付け時の水素活性効果と熱板４３周辺の水素ガスによる
断熱作用効果を発揮させている。
【００５４】
【発明の効果】本発明によれば、金属ベースと絶縁基板
とのはんだ接合、および絶縁基板とシリコンチップとの
はんだ接合が減圧炉内で同時におこなわれるとともに、
そのときにはんだ中の気泡が除去され、また異種材料の
接合により生じる金属ベースの反りが速やかに除去され
るため、減圧炉の運転開始後、十数分以内に、従来より
も高品質で信頼性の高いはんだ接合層を有し、熱放散性
に優れた半導体装置を得ることができる。また、本発明
によれば、運転コストが低減するという効果や、環境に
悪影響を与えるのを防ぐことができるという効果が得ら
れる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の製造方法における
温度プロファイル、チャンバー内雰囲気および圧力、並
びに処理動作の一例を示すチャートである。
【図２】本発明にかかる半導体装置の製造方法によりは
んだ付けをおこなう積層体の構成を模式的に示す図であ
る。
【図３】本発明にかかる半導体装置の製造方法の実施に
使用される接合組み立て装置の減圧炉内部の構成を模式
的に示す図である。
【図４】はんだ中に気泡が通った跡として形成されるト
ンネル状の孔の形成原理を説明するための図である。
【図５】二次還元処理後の均一なはんだフィレット形状
を模式的に示す図である。
【図６】二次還元処理前の好ましくないフィレット形状
を模式的に示す図である。
【図７】はんだの結晶粒サイズとクリープ速度の関係を
示す特性図である。
【図８】毎分６００℃の冷却速度で冷却したはんだの金
属組織のＳＥＭ像を示す図である。
【図９】毎分３００℃の冷却速度で冷却したはんだの金
属組織のＳＥＭ像を示す図である。
【図１０】毎分５℃の冷却速度で冷却したはんだの金属
組織のＳＥＭ像を示す図である。
【図１１】毎分０．５℃の冷却速度で冷却したはんだの
金属組織のＳＥＭ像を示す図である。
【図１２】予備はんだによりシリコンチップの裏面には
んだを設けた状態を模式的に示す図である。
【図１３】予備はんだによりシリコンチップの裏面に設
けられたはんだを介して絶縁基板にはんだ付けする様子
を模式的に示す図である。
【図１４】本発明にかかる半導体装置の製造方法の実施
に使用される減圧炉内部の構成の一例を示す断面図であ
る。
【図１５】本実施の形態により製造された複数の半導体
装置の熱抵抗分布を示す特性図である。
【図１６】本発明にかかる半導体装置の製造方法におけ
る真空引き回数とはんだ接合層中の気泡率との関係を示
す特性図である。
【図１７】従来の第１の方法により製造された複数の半
導体装置の熱抵抗分布を示す特性図である。
【図１８】熱板と冷却板温度の不均一部分をなくすため
の実施例を示す説明図である。
【図１９】熱板と冷却板温度の不均一部分をなくすため
の別の実施例を示す説明図である。
【図２０】熱板と冷却板温度の不均一部分をなくすため
の別の実施例を示す説明図である。
【図２１】熱板と冷却板温度の不均一部分をなくすため
の別の実施例を示す説明図である。
【符号の説明】
１ 金属ベース ２ 絶縁基板 ３ 絶縁基板−金属ベース接合用はんだ板 ４ シリコンチップ ５ シリコンチップ−絶縁基板接合用はんだ板 ６ シリコンチップ−絶縁基板接合用はんだ １０ 積層体 １１ 減圧炉 １３ 熱板 ２１ 気泡 ２２ トンネル状の孔 ３１ （均一な）はんだフィレット形状
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｂ２３Ｋ 101:40 Ｂ２３Ｋ 101:40 (72)発明者 山田 克己 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 望月 英司 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 Ｆターム(参考） 5F047 AA02 AA19 BA05 BA06 BB05 FA63

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも２つの被接合部材間にはんだ
    板を介した積層体を減圧炉内に投入する準備工程と、 前記準備工程後、前記減圧炉内を真空排気する一次減圧
    工程と、 前記一次減圧工程後、前記減圧炉内を正圧の水素雰囲気
    にして前記積層体の各部材の少なくとも被接合表面を還
    元する一次還元工程と、 前記一次還元工程中、前記減圧炉内を正圧の水素雰囲気
    に保持したまま接合温度まで加熱して前記はんだ板を溶
    融し、その溶融時にはんだ融液中に生じた気泡に水素ガ
    スを充填して活性化させる加熱工程と、 前記加熱工程後、接合温度に保持したまま前記減圧炉内
    を再び真空雰囲気にしてはんだ融液中の気泡を除去する
    気泡除去工程と、 前記気泡除去工程後、接合温度に保持したまま再び前記
    減圧炉内を正圧の水素雰囲気にして、前記気泡がはんだ
    融液中を移動する際に前記はんだ融液中に生じたトンネ
    ル状の孔を塞ぐとともに、はんだフィレット形状を均一
    な形状とする二次還元工程と、 前記二次還元工程後、前記減圧炉内を正圧の水素雰囲気
    にしたまま前記積層体を急冷する冷却工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記冷却工程において、はんだ組織を微
    細化し、はんだのクリープ速度を速くして、熱膨張係数
    差に起因する前記被接合部材の反りを除去すし、 前記冷却工程中、前記減圧炉内を真空排気する二次減圧
    工程と、 前記二次減圧工程後、前記減圧炉内を正圧の窒素雰囲気
    にした後、前記減圧炉を開放する工程と、 を含むことを特徴とする請求項１に記載の半導体装置の
    製造方法。
  3. 【請求項３】 水素ガスを、前記減圧炉内の、前記積層
    体を加熱する加熱板により加熱しながら、均一に前記加
    熱板上に供給することを特徴とする請求項１または２に
    記載の半導体装置の製造方法。
  4. 【請求項４】 前記気泡除去工程において、接合温度に
    保持したまま前記減圧炉内を真空雰囲気にした後、再び
    前記減圧炉内を正圧の水素雰囲気にする工程を１回以上
    ５回以下の回数でおこなうことを特徴とする請求項１〜
    ３のいずれか一つに記載の半導体装置の製造方法。
  5. 【請求項５】 前記はんだ板が溶融している間、前記減
    圧炉内の酸素濃度を３０ｐｐｍ以下に保持するととも
    に、露点を−３０℃以下に保持することを特徴とする請
    求項１〜４のいずれか一つに記載の半導体装置の製造方
    法。
  6. 【請求項６】 前記減圧炉内の酸素濃度を１０ｐｐｍ以
    下に保持するとともに、露点を−５０℃以下に保持する
    ことを特徴とする請求項５に記載の半導体装置の製造方
    法。
  7. 【請求項７】 前記冷却工程において、冷却速度は毎分
    ２５０℃以上、好ましくは毎分３００℃であることを特
    徴とする請求項１〜６のいずれか一つに記載の半導体装
    置の製造方法。
  8. 【請求項８】 前記積層体の冷却工程において温度が６
    ０℃以下になった時点で前記減圧炉内が水素雰囲気から
    窒素雰囲気に置換されることを特徴とする請求項１〜７
    のいずれか一つに記載の半導体装置の製造方法。
  9. 【請求項９】 少なくとも２つの被接合部材間にはんだ
    板を介した積層体を減圧炉内に投入する準備工程と、 前記準備工程後、前記減圧炉内を真空排気する一次減圧
    工程と、 前記一次減圧工程後、前記はんだ板を加熱溶融する前
    に、前記減圧炉内を正圧の水素雰囲気に保持する一次還
    元工程と、 前記一次還元工程中、前記減圧炉内を正圧の水素雰囲気
    に保持したまま接合温度まで加熱して前記はんだ板を溶
    融する加熱工程と、 を含むことを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 前記加熱工程後、接合温度に保持した
    まま前記減圧炉内を再び真空雰囲気に保持する気泡除去
    工程をさらに有することを特徴とする請求項９に記載の
    半導体装置の製造方法。
  11. 【請求項１１】 前記気泡除去工程において、接合温度
    に保持したまま前記減圧炉内を真空雰囲気にした後、再
    び前記減圧炉内を正圧の水素雰囲気にする工程を１回以
    上５回以下の回数でおこなうことを特徴とする請求項１
    ０に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記はんだ板が溶融している間、前記
    減圧炉内の酸素濃度を３０ｐｐｍ以下に保持するととも
    に、露点を−３０℃以下に保持することを特徴とする請
    求項９〜１１いずれか一つに記載の半導体装置の製造方
    法。
  13. 【請求項１３】 前記減圧炉内の酸素濃度を１０ｐｐｍ
    以下に保持するとともに、露点を−５０℃以下に保持す
    ることを特徴とする請求項１２に記載の半導体装置の製
    造方法。
  14. 【請求項１４】 少なくとも２つの被接合部材間にはん
    だ板を介した積層体を減圧炉内に投入する準備工程と、 前記準備工程後、接合温度まで加熱して前記はんだ板を
    溶融する加熱工程と、 前記加熱工程後、接合温度に保持したまま前記減圧炉内
    を真空雰囲気に保持する気泡除去工程と、 前記気泡除去工程後、前記減圧炉内を正圧の水素雰囲気
    にし、その状態を所定時間保持する二次還元工程と、 を含むことを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 水素ガスを、前記減圧炉内の、前記積
    層体を加熱する加熱板により加熱しながら、均一に前記
    加熱板上に供給することを特徴とする請求項１４に記載
    の半導体装置の製造方法。
  16. 【請求項１６】 前記気泡除去工程において、接合温度
    に保持したまま前記減圧炉内を真空雰囲気にした後、再
    び前記減圧炉内を正圧の水素雰囲気にする工程を１回以
    上５回以下の回数でおこなうことを特徴とする請求項１
    ４または１５に記載の半導体装置の製造方法。
  17. 【請求項１７】 前記はんだ板が溶融している間、前記
    減圧炉内の酸素濃度を３０ｐｐｍ以下に保持するととも
    に、露点を−３０℃以下に保持することを特徴とする請
    求項１４〜１６のいずれか一つに記載の半導体装置の製
    造方法。
  18. 【請求項１８】 前記減圧炉内の酸素濃度を１０ｐｐｍ
    以下に保持するとともに、露点を−５０℃以下に保持す
    ることを特徴とする請求項１７に記載の半導体装置の製
    造方法。
JP2002094650A 2002-03-29 2002-03-29 半導体装置の製造方法 Expired - Lifetime JP3809806B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002094650A JP3809806B2 (ja) 2002-03-29 2002-03-29 半導体装置の製造方法
EP03251732A EP1350588B1 (en) 2002-03-29 2003-03-20 Method of manufacturing semiconductor device
DE60307157T DE60307157T2 (de) 2002-03-29 2003-03-20 Verfahren zur Herstellung einer Halbleitervorrichtung
CNB031076343A CN1266753C (zh) 2002-03-29 2003-03-20 半导体器件的制造方法
US10/400,188 US6905063B2 (en) 2002-03-29 2003-03-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002094650A JP3809806B2 (ja) 2002-03-29 2002-03-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003297860A true JP2003297860A (ja) 2003-10-17
JP3809806B2 JP3809806B2 (ja) 2006-08-16

Family

ID=28035863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002094650A Expired - Lifetime JP3809806B2 (ja) 2002-03-29 2002-03-29 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6905063B2 (ja)
EP (1) EP1350588B1 (ja)
JP (1) JP3809806B2 (ja)
CN (1) CN1266753C (ja)
DE (1) DE60307157T2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007000915A (ja) * 2005-06-27 2007-01-11 Shinko Seiki Co Ltd 半田付け方法及び半田付け装置
WO2007077877A1 (ja) * 2005-12-28 2007-07-12 Kabushiki Kaisha Toyota Jidoshokki 半田付け方法、半田付け装置、及び半導体装置の製造方法
WO2007088695A1 (ja) * 2006-01-31 2007-08-09 Kabushiki Kaisha Toyota Jidoshokki 半田付け装置、半田付け方法、及び半導体装置の製造方法
JP2008010545A (ja) * 2006-06-28 2008-01-17 Mitsubishi Materials Corp Ａｕ−Ｓｎ合金はんだペーストを用いて素子の接合面全面を基板に接合する方法
JP2008277757A (ja) * 2007-03-06 2008-11-13 Infineon Technologies Ag 半導体チップと基板との間の半田接続部およびその製造
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2014054667A (ja) * 2012-09-14 2014-03-27 Showa Denko Kk アルミニウムのろう付法
WO2014115583A1 (ja) * 2013-01-24 2014-07-31 オリジン電気株式会社 加熱接合装置及び加熱接合製品の製造方法
JP2015009262A (ja) * 2013-07-01 2015-01-19 三菱電機株式会社 リフロー装置
JP2015070053A (ja) * 2013-09-27 2015-04-13 富士電機株式会社 接合組立装置
JP2015070052A (ja) * 2013-09-27 2015-04-13 富士電機株式会社 半導体装置の製造方法
JP2016111078A (ja) * 2014-12-03 2016-06-20 富士電機株式会社 半導体装置の製造方法
KR101827170B1 (ko) * 2016-11-25 2018-02-07 현대자동차주식회사 차량의 외장재 고정용 클립

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7306133B2 (en) * 2003-04-25 2007-12-11 St Assembly Test Services Ltd. System for fabricating an integrated circuit package on a printed circuit board
JP2005205418A (ja) * 2004-01-20 2005-08-04 Denso Corp 接合構造体の製造方法
US7347354B2 (en) * 2004-03-23 2008-03-25 Intel Corporation Metallic solder thermal interface material layer and application of the same
DE102007005345B4 (de) * 2007-02-02 2014-06-18 Seho Systemtechnik Gmbh Verfahren zum Reflow-Löten sowie Vorrichtung zur Durchführung des Verfahrens
KR20090005488A (ko) * 2007-07-09 2009-01-14 삼성전자주식회사 리플로우 장치 및 방법
KR20100048615A (ko) * 2008-10-31 2010-05-11 엘지디스플레이 주식회사 표시장치의 제조장치
JP5343566B2 (ja) * 2009-01-08 2013-11-13 富士通株式会社 接合方法及びリフロー装置
JP5424201B2 (ja) * 2009-08-27 2014-02-26 アユミ工業株式会社 加熱溶融処理装置および加熱溶融処理方法
TW201301412A (zh) * 2011-06-20 2013-01-01 Walsin Lihwa Corp 晶片結合方法
TW201301413A (zh) * 2011-06-20 2013-01-01 Walsin Lihwa Corp 晶片結合設備
DE202011107022U1 (de) * 2011-10-21 2012-04-05 Asscon Systemtechnik-Elektronik Gmbh Vorrichtung zum Löten
DE102012104707A1 (de) * 2012-05-31 2013-12-05 Benteler Automobiltechnik Gmbh Verfahren zum Herstellen eines Abgaswärmetauschers
JP5902107B2 (ja) * 2013-01-24 2016-04-13 オリジン電気株式会社 加熱接合装置及び加熱接合製品の製造方法
JP2014157858A (ja) * 2013-02-14 2014-08-28 Fuji Electric Co Ltd 半導体装置の製造方法
KR102217782B1 (ko) * 2013-05-10 2021-02-18 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조방법
WO2015097796A1 (ja) * 2013-12-25 2015-07-02 千住金属工業株式会社 真空はんだ処理装置及びその制御方法
CN105234569A (zh) * 2015-10-13 2016-01-13 甘肃虹光电子有限责任公司 一种氢炉焊接方法
CN105428266B (zh) * 2015-11-30 2018-02-16 中国电子科技集团公司第三十八研究所 具有介质桥的芯片倒装共晶键合方法及获得的产物
CN105562868B (zh) * 2016-01-15 2018-11-23 山东融创电子科技有限公司 一种用于二极管制作过程的半导体材料焊接工艺方法
CN106229306B (zh) * 2016-07-18 2019-07-05 浙江益中智能电气有限公司 一种功率器件芯片的稳定化上芯方法
CN106601625A (zh) * 2016-12-21 2017-04-26 贵州振华风光半导体有限公司 一种免清洗混合集成电路焊接方法
WO2019088068A1 (ja) * 2017-10-31 2019-05-09 千住金属工業株式会社 はんだ継手、およびはんだ継手の形成方法
JP7157948B2 (ja) * 2018-04-25 2022-10-21 パナソニックＩｐマネジメント株式会社 部品実装ライン、部品実装方法及び品質管理システム
CN111805039B (zh) * 2019-04-11 2022-02-08 中科同帜半导体(江苏)有限公司 一种在线正压焊接炉系统及其操作方法
DE102019218157A1 (de) * 2019-11-25 2021-05-27 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers sowie Verfahren zur Herstellung
CN113385763B (zh) * 2021-07-14 2022-08-26 成都共益缘真空设备有限公司 一种真空回流焊正负压结合焊接工艺
CN117086429A (zh) * 2023-10-18 2023-11-21 苏州申翰智能机器人有限公司 一种基于半导体基材的回流焊装置及其操作工艺
CN117798567B (zh) * 2024-02-29 2024-06-04 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种快速升降温共晶焊接台

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448853A (en) * 1981-04-15 1984-05-15 Bbc Brown, Boveri & Company, Limited Layered active brazing material and method for producing it
US4645116A (en) * 1982-10-08 1987-02-24 At&T Bell Laboratories Fluxless bonding of microelectronic chips
US4614837A (en) * 1985-04-03 1986-09-30 Allied Corporation Method for placing electrically conductive paths on a substrate
US4709849A (en) * 1985-11-27 1987-12-01 Fry Metals, Inc. Solder preform and methods employing the same
US4860942A (en) * 1987-11-30 1989-08-29 Ceradyne, Inc. Method for soldering void-free joints
JPH0779071A (ja) 1993-09-07 1995-03-20 Mitsubishi Electric Corp 電子部品のはんだ付け方法及びはんだ付け装置
US6090701A (en) * 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JP3136390B2 (ja) * 1994-12-16 2001-02-19 株式会社日立製作所 半田接合方法及びパワー半導体装置
JP3294460B2 (ja) 1995-03-06 2002-06-24 株式会社日立製作所 回路基板の製造方法
US7124753B2 (en) * 1997-04-04 2006-10-24 Chien-Min Sung Brazed diamond tools and methods for making the same
JP3753524B2 (ja) 1997-11-20 2006-03-08 株式会社日立製作所 電子部品の製造方法
JP3347279B2 (ja) 1997-12-19 2002-11-20 三菱電機株式会社 半導体装置およびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007000915A (ja) * 2005-06-27 2007-01-11 Shinko Seiki Co Ltd 半田付け方法及び半田付け装置
WO2007077877A1 (ja) * 2005-12-28 2007-07-12 Kabushiki Kaisha Toyota Jidoshokki 半田付け方法、半田付け装置、及び半導体装置の製造方法
WO2007088695A1 (ja) * 2006-01-31 2007-08-09 Kabushiki Kaisha Toyota Jidoshokki 半田付け装置、半田付け方法、及び半導体装置の製造方法
JP2008010545A (ja) * 2006-06-28 2008-01-17 Mitsubishi Materials Corp Ａｕ−Ｓｎ合金はんだペーストを用いて素子の接合面全面を基板に接合する方法
JP2008277757A (ja) * 2007-03-06 2008-11-13 Infineon Technologies Ag 半導体チップと基板との間の半田接続部およびその製造
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2014054667A (ja) * 2012-09-14 2014-03-27 Showa Denko Kk アルミニウムのろう付法
WO2014115583A1 (ja) * 2013-01-24 2014-07-31 オリジン電気株式会社 加熱接合装置及び加熱接合製品の製造方法
US9919372B2 (en) 2013-01-24 2018-03-20 Origin Electric Company, Limited Heat-bonding apparatus and method of manufacturing heat-bonded products
JP2015009262A (ja) * 2013-07-01 2015-01-19 三菱電機株式会社 リフロー装置
JP2015070053A (ja) * 2013-09-27 2015-04-13 富士電機株式会社 接合組立装置
JP2015070052A (ja) * 2013-09-27 2015-04-13 富士電機株式会社 半導体装置の製造方法
CN104517860A (zh) * 2013-09-27 2015-04-15 富士电机株式会社 接合组装装置
JP2016111078A (ja) * 2014-12-03 2016-06-20 富士電機株式会社 半導体装置の製造方法
KR101827170B1 (ko) * 2016-11-25 2018-02-07 현대자동차주식회사 차량의 외장재 고정용 클립

Also Published As

Publication number Publication date
JP3809806B2 (ja) 2006-08-16
DE60307157T2 (de) 2006-12-07
EP1350588A3 (en) 2004-09-22
EP1350588A2 (en) 2003-10-08
CN1266753C (zh) 2006-07-26
US6905063B2 (en) 2005-06-14
DE60307157D1 (de) 2006-09-14
CN1449005A (zh) 2003-10-15
US20030222126A1 (en) 2003-12-04
EP1350588B1 (en) 2006-08-02

Similar Documents

Publication Publication Date Title
JP3809806B2 (ja) 半導体装置の製造方法
KR101049427B1 (ko) 납땜 방법
US4921157A (en) Fluxless soldering process
US20050156324A1 (en) Method for manufacturing connection construction
JP4864591B2 (ja) はんだ付け方法およびはんだ付け装置
JP6365919B2 (ja) 半導体装置の製造方法
US6935553B2 (en) Reflow soldering method
JP3207506B2 (ja) 電子回路装置の製造方法
TWI554648B (zh) 銲接裝置及方法、以及所製造的基板及電子零件
JP2009253157A (ja) 半田付け方法及び半導体装置の製造方法
JP5885135B2 (ja) 加熱溶融処理方法および加熱溶融処理装置
KR20060106144A (ko) 저융점 솔더를 이용한 솔더 접합 방법 및 이를 이용한 볼그리드 어레이 패키지의 수리 방법
CN111696875A (zh) 半导体装置的制造方法
US20110215483A1 (en) Flux-free chip to substrate joint serial linear thermal processor arrangement
JP2008068311A (ja) ボイド除去装置、ボイド除去方法および電子機器の製造方法
JP4577130B2 (ja) 半導体装置の製造方法
JP2014157858A (ja) 半導体装置の製造方法
JP3753524B2 (ja) 電子部品の製造方法
JP2000000685A (ja) 電子回路接合方法および電子回路装置
JP2015103688A (ja) 接合方法、半導体装置、製造システムおよび酸化膜除去装置（無洗浄フラックスを用いたチップ接合プロセス）
JP2000003936A (ja) 電子回路接合方法および電子回路装置
JP2008016754A (ja) 半導体装置の製造方法
JP2004119499A (ja) 金属膜の熱処理方法および半導体装置
JP2000349124A (ja) 半導体装置の製造方法および半導体装置
Barnes Void free die attachment for multichip modules using solder alloys

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3809806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term