JPH0779071A - 電子部品のはんだ付け方法及びはんだ付け装置 - Google Patents

電子部品のはんだ付け方法及びはんだ付け装置

Info

Publication number
JPH0779071A
JPH0779071A JP22257193A JP22257193A JPH0779071A JP H0779071 A JPH0779071 A JP H0779071A JP 22257193 A JP22257193 A JP 22257193A JP 22257193 A JP22257193 A JP 22257193A JP H0779071 A JPH0779071 A JP H0779071A
Authority
JP
Japan
Prior art keywords
solder
soldering
organic solvent
vacuum
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22257193A
Other languages
English (en)
Inventor
Toshitaka Jo
利隆 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP22257193A priority Critical patent/JPH0779071A/ja
Publication of JPH0779071A publication Critical patent/JPH0779071A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 本発明は、フラックスの残渣を洗浄するため
の有機溶剤を不要として、有機溶剤の廃液処理及び有機
溶剤の蒸発や地面への浸透による人体や環境への悪影響
を防止することを目的とするものである。 【構成】 はんだの部分に電子部品を仮実装した後、真
空加熱装置22内の真空雰囲気下ではんだを加熱溶融さ
せて電子部品をはんだ付けすることにより、フラックス
を使用しないはんだでも十分な信頼性が得られるように
した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えば混成集積回
路,メモリカード及び電子機器等を構成するプリント配
線基板の製造プロセスの中で、基板上に電子部品を実装
するための電子部品のはんだ付け方法及びはんだ付け装
置に関するものである。
【0002】
【従来の技術】図5(a)〜(d)は従来の電子部品の
はんだ付け方法の一例を工程順に示す斜視図である。図
において、1はセラミック又はガラスエポキシを基材と
して銀−パラジューム又は銅の下地上に金メッキによる
導体が形成されている基板(配線基板)で、印刷部のみ
開口されている。2は基板1に印刷されたペースト状の
はんだで、例えばSn:Pb:Ag=60:34:6の
成分構成のものが使用される。また、はんだ2には、活
性剤としてフラックスが含まれている。3は基板1上に
実装される電子部品である。
【0003】図6は従来の電子部品のはんだ付け装置の
一例を示す平面図である。図において、11は基板1を
供給する供給部、12は基板1に印刷マスク12aを介
してペースト状のはんだ2を印刷する印刷部、13はロ
ボットにより基板1上に電子部品3を載置し仮実装する
仮実装部、14はペースト状のはんだ2を加熱し溶融さ
せてはんだ付けするはんだ付け部、15は電子部品3を
はんだ付けした基板1を収納する収納部、16ははんだ
2に含まれているフラックスの残渣を洗浄するための洗
浄機である。
【0004】次に、動作について説明する。まず、図5
(a)のような基板1を供給部11から印刷部12に供
給し、印刷マスク12aを介して一定条件のもとではん
だ2を図5(b)のように印刷する。次に、基板1を実
装部13に送り、図5(c)のように、複数個の電子部
品3をロボットによりそれぞれ所定の場所に載置する。
この後、基板1に電子部品3を載置した状態のワーク4
をはんだ付け部14に送り、ペースト状のはんだ2を溶
融させはんだ付けを行う。これにより、図5(d)のよ
うな混成集積回路5が製造され、製造された混成集積回
路5は収納部15に収納される。このような混成集積回
路5では、はんだ2の部分にフラックスの残渣がある
と、はんだ付けの信頼性が低下するため、最後に洗浄機
16により残渣を洗浄し、はんだ付けプロセスが完了す
る。
【0005】
【発明が解決しようとする課題】上記のように構成され
た従来の電子部品のはんだ付け方法においては、ペース
ト状のはんだ2の中にはんだ2を活性化するためのフラ
ックスが混入されており、はんだ付け後にその残渣が残
るため、これを除去するために混成集積回路5を有機溶
剤中で洗浄する必要があり、従って洗浄後の有機溶剤の
劣化に伴う廃液処理をする必要があり、また有機溶剤の
蒸発によりロスや環境破壊が生じるなどの問題点があっ
た。これに対して、フラックスを使用しない方法とし
て、水素ガス雰囲気中ではんだ付けを行う方法もある
が、この場合装置が大形化し、かつ水素ガスの漏れに対
する管理を十分に行う必要があるなどの問題点があっ
た。
【0006】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、装置の大形化
を防止するとともに面倒な管理を不要としつつ、フラッ
クスを使用しないはんだにより十分なはんだ付けを行う
ことができる電子部品のはんだ付け方法及びはんだ付け
装置を得ることを目的とする。
【0007】
【課題を解決するための手段】請求項1の発明に係る電
子部品のはんだ付け方法は、はんだの部分に電子部品を
仮実装した後、真空雰囲気下ではんだを加熱溶融させて
電子部品をはんだ付けするようにしたものである。
【0008】請求項2の発明に係る電子部品のはんだ付
け装置は、真空チャンバと、この真空チャンバ内に設け
られ、表面のはんだの部分に電子部品が載置され仮実装
された状態の基板が載せられる加熱手段とを有する真空
加熱装置を備えたものである。
【0009】
【作用】この発明においては、真空雰囲気下ではんだを
加熱することにより、はんだ表面の不純物や酸化物等を
蒸発させ飛散させて、はんだの濡れ性を良くする。
【0010】
【実施例】以下、この発明の実施例を図について説明す
る。図1はこの発明の一実施例による電子部品のはんだ
付け装置を示す平面図であり、図5及び図6と同一又は
相当部分には同一符号を付し、その説明を省略する。
【0011】図において、21は実装部13に隣接して
設けられ、はんだ付け前のワーク4(基板1に電子部品
3を載置し仮実装したもの)を収納する収納部、22は
はんだ付け前のワーク4を真空雰囲気下で加熱してはん
だ付けを行う真空加熱装置である。
【0012】図2は図1の真空加熱装置を示す構成図で
ある。図において、23は排気ダクト23aを有する真
空チャンバ、24は真空チャンバ23内に例えば上下3
段に設けられている加熱手段としてのヒートブロックで
あり、このヒートブロック24上には、はんだ付け前の
ワーク4が載せられる。また、各ヒートブロック24に
は、複数個のヒータ25が設けられており、これらのヒ
ータ25は、図3に示すように25a,25bの2系統
に分けられている。
【0013】26は加熱用の電源、27は電源26及び
各ヒータ25に接続され、各ヒータ26の温度を制御す
る温度調節器、28はヒートブロック24の温度を検出
して温度調節器27に信号を出力する熱電対である。な
お、図2では、最上段のヒートブロック24のみに温度
調節器27が接続されているが、他のヒートブロック2
4の温度検出制御についても同様に行う。
【0014】次に、動作について説明する。まず、従来
例と同様の手順で、ペースト状のはんだ2が基板1に印
刷され、その基板1上に電子部品3が載置されてはんだ
付け前のワーク4となる。このワーク4は、一度収納部
21内に収納されてから、真空加熱装置22内にセット
される。このとき、ワーク4の裏面がヒートブロック2
4に直接接触するようにセットされる。
【0015】ワーク4のセットが完了すると、真空チャ
ンバ23内が所定の真空度(例えば1×10-4パスカ
ル)になるまで排気される。この後、はんだ付け用の温
度プロファイルが得られるように温度調節器27で制御
しつつヒートブロック24によりワークのはんだ2が加
熱される。
【0016】ここで、図4は図2の真空加熱装置22に
よるはんだ付け時の加熱温度の変化とヒータ25a,2
5bのオン・オフ状態とを示す関係図である。まず、真
空チャンバ23内が所定の真空度に達すると、a系統の
加熱用電源が自動的に入れられ、a系統のヒータ25a
のみにより予熱温度T1までヒートブロック24が加熱
される。温度がT1に達すると、b系統の電源も入れら
れ、2系統のヒータ25a,25bによりヒートブロッ
ク24が加熱される。
【0017】これにより、ヒートブロック24は、はん
だ溶融温度T2(例えば180°)、実装部品がアライ
ンメントする温度T3(例えば200℃)を経て、ピー
ク温度T4まで加熱される。このようにして、温度がT4
に達すると、加熱が停止されてはんだ2が放冷される。
この間、はんだ2が溶融している時間t1は、例えば2
0秒程度である。この後、所定時間が経過すると、はん
だ付け後のワーク4が真空チャンバ23から取り出さ
れ、例えばテスト工程等の次工程へと搬送される。
【0018】上記のようなはんだ付け方法では、真空雰
囲気下ではんだ2を加熱溶融させるので、はんだ2の表
面から不純物や酸化物の原子が蒸発して飛散し、はんだ
付けされる金属に対するはんだ2の濡れ性が良くなる。
このため、はんだ2を活性化させるためのフラックスが
なくても十分なはんだ付けの信頼性を得ることができ、
従って有機溶剤による洗浄工程が不要となり、有機溶剤
の廃液処理及び蒸発によるロスや人体,環境への悪影響
がなくなる。また、有機溶剤により床面が濡れて見栄え
が悪くなることもなくなる。さらに、水素ガスを用いる
場合に比べて、装置が小形で済み、ガス漏れ等の対策も
不要となる。
【0019】また、上記のような真空加熱装置22を有
するはんだ付け装置では、ヒートブロック24により基
板1の下方からはんだ2を加熱しているので、上記のよ
うにフラックスを含まないはんだ2によるはんだ付けが
可能になるとともに、電子部品3の熱による劣化を防止
することができる。
【0020】なお、ヒートブロック24にワークを直接
接触させる方法としては、ワーク4を保持するキャリア
をそのままセットしたり、ワーク4を1個ずつ並べたり
する方法があるが、ワーク4のセット方法は特に限定さ
れるものではない。
【0021】また、基板1の両面に電子部品3が実装さ
れる場合には、ヒートブロック24からの加熱では不十
分であるため、放射熱により加熱する方法もある。さら
に、上記実施例では加熱手段としてヒータ25を内蔵し
たヒートブロック24を示したが、これに限定されるも
のではない。
【0022】
【発明の効果】以上説明したように、請求項1の発明の
電子部品のはんだ付け方法は、はんだの部分に電子部品
を仮実装した後、真空雰囲気下ではんだを加熱溶融させ
て電子部品をはんだ付けするようにしたので、装置の大
形化を防止するとともにガス漏れ等の面倒な管理を不要
としつつ、フラックスを含まないはんだにより十分な信
頼性を得ることができ、またフラックスを使用しないこ
とから、洗浄用の有機溶剤を不要とすることができ、こ
れにより床面が濡れて見栄えが悪くなるのを防止でき、
かつ有機溶剤の廃液処理を不要にすることができるとと
もに、有機溶剤の蒸発や地面への浸透による人体や環境
への悪影響を防止することができるなどの効果を奏す
る。
【0023】また、請求項2の発明の電子部品のはんだ
付け装置は、真空チャンバと、この真空チャンバ内に設
けられ、はんだの部分に電子部品が仮実装された状態の
基板が載置される加熱手段とを有する真空加熱装置を用
いたので、フラックスを含まないはんだにより十分な信
頼性ではんだ付けを行うことができ、上記請求項1の発
明と同様の効果を奏する。また、基板を加熱手段上に載
置して加熱することにより、熱による電子部品の劣化を
防止することができるという効果を奏する。
【図面の簡単な説明】
【図1】この発明の一実施例による電子部品のはんだ付
け装置を示す平面図である。
【図2】図1の真空加熱装置を示す構成図である。
【図3】図2のヒートブロックを側面から見た構成図で
ある。
【図4】図2の真空加熱装置によるはんだ付け時の加熱
温度の変化とヒータのオン・オフ状態とを示す関係図で
ある。
【図5】従来の電子部品のはんだ付け方法の一例を工程
順に示す斜視図である。
【図6】従来の電子部品のはんだ付け装置の一例を示す
平面図である。
【符号の説明】
1 基板 2 はんだ 3 電子部品 22 真空加熱装置 23 真空チャンバ 24 ヒートブロック(加熱手段)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板にはんだを設け、このはんだの部分
    に電子部品を仮実装した後、真空雰囲気下で上記はんだ
    を加熱溶融させて上記電子部品をはんだ付けすることを
    特徴とする電子部品のはんだ付け方法。
  2. 【請求項2】 内部が真空にされる真空チャンバと、こ
    の真空チャンバ内に設けられ、表面のはんだの部分に電
    子部品が載置され仮実装された状態の基板が載せられる
    加熱手段とを有する真空加熱装置を備えていることを特
    徴とする電子部品のはんだ付け装置。
JP22257193A 1993-09-07 1993-09-07 電子部品のはんだ付け方法及びはんだ付け装置 Pending JPH0779071A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22257193A JPH0779071A (ja) 1993-09-07 1993-09-07 電子部品のはんだ付け方法及びはんだ付け装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22257193A JPH0779071A (ja) 1993-09-07 1993-09-07 電子部品のはんだ付け方法及びはんだ付け装置

Publications (1)

Publication Number Publication Date
JPH0779071A true JPH0779071A (ja) 1995-03-20

Family

ID=16784556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22257193A Pending JPH0779071A (ja) 1993-09-07 1993-09-07 電子部品のはんだ付け方法及びはんだ付け装置

Country Status (1)

Country Link
JP (1) JPH0779071A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344407B1 (en) 1999-12-20 2002-02-05 Fujitsu Limited Method of manufacturing solder bumps and solder joints using formic acid
US6732911B2 (en) 2001-01-18 2004-05-11 Fujitsu Limited Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
JP2004158444A (ja) * 2002-10-15 2004-06-03 Yazaki Corp 防水ジョイントの製造方法及び検査方法
JP2005095586A (ja) * 2003-08-22 2005-04-14 Pentax Corp 接合方法、医療機器用ユニット部品接合体および内視鏡
US6905063B2 (en) 2002-03-29 2005-06-14 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2010151699A (ja) * 2008-12-26 2010-07-08 Daiichi Shinku Engineering Kk 不純物の流入防止装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344407B1 (en) 1999-12-20 2002-02-05 Fujitsu Limited Method of manufacturing solder bumps and solder joints using formic acid
US6666369B2 (en) 1999-12-20 2003-12-23 Fujitsu Limited Semiconductor device manufacturing method, electronic parts mounting method and heating/melting process equipment
US6732911B2 (en) 2001-01-18 2004-05-11 Fujitsu Limited Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
US6905063B2 (en) 2002-03-29 2005-06-14 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2004158444A (ja) * 2002-10-15 2004-06-03 Yazaki Corp 防水ジョイントの製造方法及び検査方法
JP2005095586A (ja) * 2003-08-22 2005-04-14 Pentax Corp 接合方法、医療機器用ユニット部品接合体および内視鏡
JP4555014B2 (ja) * 2003-08-22 2010-09-29 Hoya株式会社 接合方法、医療機器用ユニット部品接合体および内視鏡
JP2010151699A (ja) * 2008-12-26 2010-07-08 Daiichi Shinku Engineering Kk 不純物の流入防止装置

Similar Documents

Publication Publication Date Title
US5615827A (en) Flux composition and corresponding soldering method
JPH0779071A (ja) 電子部品のはんだ付け方法及びはんだ付け装置
US6347732B1 (en) Circuit board component retention
JP3350529B1 (ja) はんだ接合装置及びはんだ接合方法
JPH04220166A (ja) リフロー半田付け装置およびリフロー半田付け方法
JP3294460B2 (ja) 回路基板の製造方法
JPH08108292A (ja) はんだ付け方法
JPH05304358A (ja) ボンディングヘッド
JP3529164B2 (ja) はんだ付け方法およびその装置
JP2001320163A (ja) リフロー装置およびその基板加熱方法
JPH02137393A (ja) 半導体装置の実装方法
JP2004006818A (ja) リフロー法とソルダペースト
JP2001267729A (ja) 電子部品の実装方法及び電子部品用実装装置
JPS62240161A (ja) 電子部品リ−ド用はんだ付け装置
JPH1012992A (ja) 実装方法及び電子部品収容パレツト
JPH05152733A (ja) 表面実装用プリント配線基板
JP3257665B2 (ja) 自動はんだ付け装置
JP2003051672A (ja) リフロー半田付け装置
JPS6216876A (ja) はんだ付け方法
JP2515933B2 (ja) プリント基板のはんだ付け方法
JPS62203669A (ja) チップ部品を搭載するプリント基板用リフロー装置
JPH08153956A (ja) プリント基板への半田供給方法及び装置
JPH04356353A (ja) ベーパリフロー装置
JPH02117198A (ja) 混成集積回路の実装方法
JPH04313295A (ja) 表面実装におけるハンダ付け方法