KR102217782B1 - 반도체 장치 및 반도체 장치의 제조방법 - Google Patents

반도체 장치 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR102217782B1
KR102217782B1 KR1020157026128A KR20157026128A KR102217782B1 KR 102217782 B1 KR102217782 B1 KR 102217782B1 KR 1020157026128 A KR1020157026128 A KR 1020157026128A KR 20157026128 A KR20157026128 A KR 20157026128A KR 102217782 B1 KR102217782 B1 KR 102217782B1
Authority
KR
South Korea
Prior art keywords
crystal
atom
tin
solder
bonding layer
Prior art date
Application number
KR1020157026128A
Other languages
English (en)
Other versions
KR20160006667A (ko
Inventor
카즈마사 키도
타카시 사이토우
쿄우헤이 후쿠다
신지 타다
후미히코 모모세
요시타카 니시무라
Original Assignee
후지 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20160006667A publication Critical patent/KR20160006667A/ko
Application granted granted Critical
Publication of KR102217782B1 publication Critical patent/KR102217782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/008—Soldering within a furnace
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/012—Soldering with the use of hot gas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/203—Fluxing, i.e. applying flux onto surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2932—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

본 발명의 땜납 접합층은, 매트릭스로 분산된 제 1 결정부(21)끼리의 결정 입계에 미세 알갱이 형상의 복수의 제 2 결정부(22)가 석출된 구조를 갖는다. 제 1 결정부(21)는, 주석과 안티몬을 소정의 비율로 포함하는 복수의 Sn 결정립이다. 제 2 결정부(22)는, Sn 원자에 대해 Ag 원자를 소정의 비율로 포함하는 제 1 부분, 또는, Sn 원자에 대해 Cu 원자를 소정의 비율로 포함하는 제 2 부분, 혹은 그 양자(兩方)로 구성된다. 또, 땜납 접합층은, Sn 원자에 대해 Sb 원자를 소정의 비율로 포함하는 결정립인 제 3 결정부(23)를 가져도 무방하다. 이로써, 저융점에서의 땜납 접합을 가능하게 하고, 실질적으로 균일한 금속 조직을 가지며, 신뢰성이 높은 땜납 접합층을 형성할 수가 있다.

Description

반도체 장치 및 반도체 장치의 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치 및 반도체 장치의 제조방법에 관한 것이다.
종래, 절연 기판에 설치된 회로 패턴 상에 반도체 칩을 접합한 패키지 구조의 반도체 장치가 공지되어 있으며, 반도체 칩과 회로 패턴을 접합하는 접합재로서 비교적 낮은 온도로 접합이 가능한 땜납재가 이용되고 있다. 이러한 땜납재로서, 주로 주석(錫, Sn)을 주성분으로 하는 땜납, 예컨대 저(低)융점 접합이 가능한 주석-은(Sn-Ag)계 땜납재, 고(高)신뢰성의 주석-안티몬(Sn-Sb)계 땜납재 등이 이용되고 있다. 땜납 접합 후의 Sn-Ag계 땜납재, 및 땜납 접합 후의 Sn-Sb계 땜납재의 상태에 대해 설명한다.
Sn을 주성분으로 하는 땜납은, 융점이 200℃~300℃ 정도이다. Sn을 주성분으로 하는 땜납을 이용한 땜납 접합층은, Sn 결정립(結晶粒)이 분산된 구조를 갖는다. Sn 100%의 땜납재를 이용한 경우의 땜납 접합층에서는, 고온에서 Sn 결정립이 조대화(粗大化)되며, 또 온도 변화에 따라 비(非)접합재와의 선팽창계수의 차이에 따른 응력이 땜납 접합층에 가해지기 때문에, Sn 결정립끼리의 결정 입계(粒界)에 입계 크랙(crack)(입계 균열)이 발생하며, 상기 입계 크랙이 인접하는 Sn 결정립끼리의 결정 입계로 진전(進展)된다는 문제가 있다. 이러한 입계 크랙의 진전을 방지한 땜납재로서, Sn-Ag계 땜납재나 Sn-Sb계 땜납재가 공지되어 있다.
도 7은, 종래의 Sn-Ag계 땜납재에 의한 땜납 접합층의 상태를 모식적으로 나타내는 설명도이다. 종래의 Sn-Ag계 땜납재에 의한 땜납 접합층(이하, Sn-Ag계 땜납 접합층이라 함)의 초기(파워 사이클 등에 의한 열 부하가 가해지기 전) 상태를 도 7(a)에 나타낸다. Sn-Ag계 땜납재는, 석출강화형(析出强化型)의 땜납재이다. 도 7(a)에 나타내는 바와 같이, 종래의 Sn-Ag계 땜납재를 이용한 땜납 접합층에서는, Ag는 Sn 결정립 중에 거의 고용(固溶)되지 않기 때문에, 미세 알갱이 형상의 단단한 Ag3Sn 화합물(122)이 되어, 매트릭스(matrix)로서 분산된 Sn 결정립(121)끼리의 결정 입계에 석출된다. 이로써, Sn 결정립(121)끼리의 결정 입계가 강화되어 결정이 변형되기 어려워지기 때문에, Sn 결정립 단일체(單體)의 땜납 접합층에 비해 입계 크랙이 진전되기 어렵다.
도 8은, 종래의 Sn-Sb계 땜납재에 의한 땜납 접합층의 상태를 모식적으로 나타내는 설명도이다. 종래의 Sn-Sb계 땜납재에 의한 땜납 접합층(이하, Sn-Sb계 땜납 접합층이라 함)의 초기 상태를 도 8(a)에 나타낸다. Sn-Sb계 땜납재는, 고용강화형의 땜납재이다. 도 8(a)에 나타내는 바와 같이, 종래의 Sn-Sb계 땜납재를 이용한 땜납 접합층에서는, Sn 결정립(131) 중에 8.5 중량%(=8.3 원자 퍼센트(at%)) 정도까지 Sb가 고용되어, Sn 결정립(131) 전체가 강화된다.
고용된 Sb에 의해 Sn 결정립(131) 전체가 강화됨에 따라, 반도체 장치의 동작 중에 있어서의 발열(發熱) 및 방열(放熱)의 반복 사이클에 따른 열 부하에 의해 생기는 Sn 결정립(131)의 조대화를 억제할 수가 있다. 또, 고용한계를 초과한 Sb는, Sn 결정립(131) 중의 Sn의 일부와 함께 단단한 SnSb 화합물(132)이 되어 부분적으로 석출된다. 이로써, 결정이 변형되기 어려워져, 입내(粒內) 크랙(trans-granular crack)(입내 균열)이 진전되기 어려워진다.
이러한 Sn, Ag 및 Sb를 포함하는 땜납재로서 Ag：1%~30% 및 Sb：0.5%~25% 중 1종 또는 2종을 함유하고, 나머지가 Sn과 불가피(不可避) 불순물로 이루어지는 조성을 갖는 Sn 합금 땜납에 있어서, 접합부의 열 피로 특성을 향상시키기 위하여, 불가피 불순물로서 산소(O2) 함유량을 5 ppm 이하로 하며, 또한 평균 결정 입경(粒徑)을 3㎛ 이하로 한 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 1 참조).
또, 다른 땜납재로서, Sb를 5 중량%~15 중량%, Ag를 2 중량%~15 중량% 포함하며, 잔부(殘部)가 불가피 불순물을 제외하고 실질적으로 Sn으로 이루어지며, 표면 조도(粗度) Ra=10㎛ 이하인 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 2 참조).
또, 다른 땜납재로서, 땜납재 중에 분말을 함유한 복합 땜납재에 있어서, 땜납재가 Sb를 5 중량%~15 중량%, Ag를 2 중량%~15 중량% 포함하며, 잔부가 불가피 불순물을 제외하고 실질적으로 Sn으로 이루어지는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 3 참조).
또, 다른 땜납재로서, 25 중량%~40 중량%의 Ag와, 24 중량%~43 중량%의 Sb와, 잔부로서 Sn을 포함하는 합금으로 이루어지는 땜납재에 있어서, 그 용융 온도를 적어도 250℃ 이상으로 하는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 4 참조).
또, 다른 땜납재로서, 질량%로, Ag：0.9%~10.0%, Al：0.01%~0.50%, Sb：0.04%~3.00%를 포함하고, Al/Sb의 비가 0.25 이하인 관계(0을 포함하지 않음)를 만족하며, 잔부 Sn 및 불가피 불순물로 이루어지고, 산화물 또는 산화 표면을 갖는 부재를 접합하는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 5 참조).
또, 다른 땜납재로서, Ag가 0.05 질량%~2.0 질량%, 동(Cu)이 1.0 질량% 이하, Sb가 3.0 질량% 이하, 비스무트(Bi)가 2.0 질량% 이하, 인듐(In)이 4.0 질량% 이하, 니켈(Ni)이 0.2 질량% 이하, 게르마늄(Ge)이 0.1 질량% 이하, 코발트(Co)가 0.5 질량% 이하(단, Cu, Sb, Bi, In, Ni, Ge, 및 Co는, 모두 0 질량%가 아님), 및 잔부가 주석으로 이루어지는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 6 참조).
또, 다른 땜납재로서, SnSbAgCu계를 주성분으로 한 땜납재에 있어서, 땜납재의 조성이, 42 중량%＜Sb/(Sn＋Sb)≤48 중량%이고, 5 중량%≤Ag＜20 중량%이며, 3 중량%≤Cu＜10 중량%이고, 또한, 5 중량%≤Ag＋Cu≤25 중량%이며, 나머지가 다른 불가피 불순물 원소로 구성되는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 7 참조).
또, 다른 땜납재로서, 고온 땜납재료 전체에 대하여, 각각 Sb가 12 질량%~16 질량%, Ag가 0.01 질량%~2 질량%, Cu가 0.1 질량%~1.5 질량% 포함되며, 또 규소(Si)가 0.001 질량%~0.1 질량% 포함되고 또한, B가 0.001 질량%~0.05 질량% 포함되며, 잔부가 Sn 및 불가피 불순물인 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 8 참조).
또, 다른 땜납재로서, 고상(固相) 온도 225℃의 SnSbAgCu계를 주성분으로 하고, 합금의 구성 비율이 Ag, Cu로 10 중량%~35 중량%이며, 또한 Sb/(Sn＋Sb)의 중량 비율이 0.23~0.38인 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 9 참조).
또, 다른 땜납재로서, Sn을 88 질량%~98.5 질량%, In을 1 질량%~10 질량%, Ag를 0.5 질량%~3.5 질량%, Cu를 0 질량%~1 질량% 포함하며, 응고된 땜납 중의 금속간 상(相)의 성장을 억제하는 결정화 개질제에서의 도핑을 갖는, Sn-In-Ag 땜납 합금을 베이스로 하는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 10 참조).
또, 다른 땜납재로서, Ag：2 질량%~3 질량%, Cu：0.3 질량%~1.5 질량%, Bi：0.05 질량%~1.5 질량%, Sb：0.2 질량%~1.5 질량%를 포함하고, 또한 Ag, Cu, Sb, Bi의 합계 함유량이 5 질량% 이하이며, 잔부 Sn 및 불가피 불순물로 이루어지고, 리플로우(reflow) 후의 표면 성상(性狀)이 매끄러운 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 11 참조). 또한, 리플로우란, 접합재에 땜납 페이스트(땜납의 분말에 플럭스(flux)를 첨가하여, 적당한 점도로 한 것)층을 형성하고, 그 위에 부품을 올려놓고 나서 열을 가해 땜납을 녹여, 납땜을 행하는 방법이다.
또, 다른 땜납재로서, Ag가 1 질량%~3 질량%, Cu가 0.5 질량%~1.0 질량%, Bi가 0.5 질량%~3.0 질량%, In이 0.5 질량%~3.0 질량%, Ge가 0.01 질량%~0.03 중량%혹은 셀렌(Se)이 0.01 질량%~0.1 질량%, 잔부가 Sn으로 이루어지는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 12 참조).
또, 다른 땜납재로서, Bi를 15.0%~30.0%, 은을 1.0%~3.0% 포함하며, 그리고 경우에 따라, 동을 0%~2.0%, 그리고 Sb 및 부수적 불순물을 0%~4.0% 포함하고 있어도 무방하며, 나머지가 Sn인 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 13 참조).
또, 다른 땜납재로서, Sn-Sb-Ag-Cu 4원(元) 합금으로서, Sb가 전체의 1.0 중량%~3.0 중량%, Ag가 1.0 중량% 이상, 2.0 중량% 미만, Cu가 1.0 중량% 이하의 비율로 함유되어 있고, 잔부가 Sn으로 이루어지는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 14 참조).
또, 다른 땜납재로서, Sb를 3.0 중량% 이하(범위 하한치인 영(0)을 포함하지 않음), 은을 3.5 중량% 이하(범위 하한치인 영을 포함하지 않음), Ni를 1.0 중량% 이하(범위 하한치인 영을 포함하지 않음), 인(P)을 0.2 중량% 이하(범위 하한치인 영을 포함하지 않음) 함유하며, 잔부는 Sn 및 불가피 불순물로 이루어지는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 15 참조).
또, 다른 땜납재로서, Sb를 2.5 중량%~3.5 중량%, Ag를 1.0 중량%~3.5 중량%, Ni를 1.0 중량% 이하(범위 하한치인 영을 포함하지 않음) 함유하며, 잔부는 Sn 및 불가피 불순물로 이루어지는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 16 참조).
또, 다른 땜납재로서, 막대 형상, 선 형상, 프리폼 형상(preform shape), 송진이 든 땜납(resin flux cored solder)의 어느 하나이며, Ag가 0.5 중량%~3.5 중량%, Bi가 3.0 중량%~5.0 중량%, Cu가 0.5 중량%~2.0 중량%, Sb가 0.5 중량%~2.0 중량%, 잔부가 Sn으로 이루어지는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 17 참조).
또, 다른 땜납재로서, 0.8 중량% 이상 5 중량% 이하의 Ag와, 모두 0.1 중량% 이상이며 양자의 합계가 17 중량% 이하인 In 및 Bi를 포함하고, 잔부가 Sn와 불가피 불순물로 이루어지며, 0.1 중량% 이상 10 중량% 이하의 Sb를 더 첨가한 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 18 참조).
또, 다른 땜납재로서, Sn을 61 중량%~69 중량%로, Sb를 8 중량%~11 중량%로, Ag를 23 중량%~28 중량% 함유하는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 19 참조).
또, 다른 땜납재로서, Sn을 93 중량%~98 중량%, Ag를 1.5 중량%~3.5 중량%, Cu를 0.2 중량%~2.0 중량%, 및 Sb를 0.2 중량%~2.0 중량% 포함하며, 210℃~215℃의 융점을 갖는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 20 참조).
또, 다른 땜납재로서, Sn을 90.3 중량%~99.2 중량%, Ag를 0.5 중량%~3.5 중량%, Cu를 0.1 중량%~2.8 중량%, 및 Sb를 0.2 중량%~2.0 중량% 포함하며, 210℃~216℃의 융점을 갖는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 21 참조).
또, 다른 땜납재로서, 적어도 90 중량%의 Sn과, 유효량의 Ag와 Bi를 포함하며, 또한 임의적인 선택으로서 Sb, 또는 Sb와 Cu를 포함하는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 22 참조).
또, 다른 땜납재로서, Sb를 0.5 중량%~4.0 중량%, 아연(Zn)을 0.5 중량%~4.0 중량%, Ag를 0.5 중량%~2.0 중량%, 및 Sn을 90.0 중량%~98.5 중량% 포함하는 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 23 참조).
또, 다른 땜납재로서, 제 1 금속 분말과, 제 1 금속 분말보다 융점이 높은 제 2 금속 분말로 이루어지는 금속 성분과, 플럭스 성분을 포함하는 솔더 페이스트(solder paste)로서, 제 1 금속은, Sn 단일체, 또는 Cu, Ni, Ag, 금(Au), Sb, Zn, Bi, In, Ge, Co, 망간(Mn), 철(Fe), 크롬(Cr), 마그네슘(Mg), 파라듐(Pd), Si, 스트론튬(Sr), 텔루륨(Tellurium; Te), P로 이루어지는 그룹으로부터 선택되는 적어도 1종과, Sn을 포함하는 합금인 땜납재가 제안되어 있다(예컨대, 하기 특허문헌 24 참조).
일본 특허공개공보 S61-269998호 일본 특허공개공보 H7-284983호 일본 특허공개공보 H8-001372호 일본 특허공개공보 제2003-290975호 일본 특허공개공보 제2011-005545호 일본 특허 공보 제4787384호 일본 특허 공보 제4609296호 일본 특허 공보 제4471825호 일본 특허공개공보 제2005-340268호 일본 특허공표공보 제2010-505625호 일본 특허공개공보 제2002-018590호 일본 특허공개공보 제2001-334385호 일본 특허공표공보 제2001-520585호 일본 특허공개공보 H11-291083호 일본 특허 공보 제3353662호 일본 특허 공보 제3353640호 일본 특허 공보 제3673021호 일본 특허공개공보 H9-070687호 미국 특허 제4170472호 명세서 미국 특허 제5352407호 명세서 미국 특허 제5405577호 명세서 미국 특허 제5393489호 명세서 미국 특허 제4670217호 명세서 국제공개 제2011/027659호
반도체 장치는, 동작 중에 있어서의 발열 및 방열의 반복(파워 사이클)의 열 부하나 환경 온도 변화(가열·냉각) 등의 히트 사이클의 열 부하를 받는다. 그러나, 종래부터, 반도체 장치는, 이러한 파워 사이클 등에 따른 열 부하에 의해 땜납 접합층이 열화(劣化)된다는 문제가 있다. 땜납 접합층의 수명은 반도체 장치의 수명을 결정하는 요인이 되기 때문에, 땜납 접합층의 수명을 향상시키는 것이 필요하다. 또, 반도체 장치 전체 및 냉각체를 소형화하기 위해서는, 반도체 장치의 고온 발열시(예컨대 175℃ 이상)에 있어서의 동작을 실현하며, 또한, 특히 파워 반도체에 있어서는 이 온도에서의 파워 사이클 신뢰성을 확보할 필요가 있다. 또, 자동차에 탑재되는 반도체 장치나 신(新) 에너지 용도의 반도체 장치는 수명이 길 필요가 있다. 이를 위해, 저융점에서의 땜납 접합을 가능하게 하며, 또한 파워 사이클 등에 대한 높은 신뢰성을 갖는 땜납 접합층을 형성할 수 있는 땜납재가 요구된다. 또한, 파워 사이클 신뢰성이란, 반도체 장치를 동작시켜 소정의 온도 사이클을 부하했을 때의, 반도체 장치의 여러(諸) 특성이다.
예컨대, 상술한 종래의 Sn-Ag계 땜납재로서 일반적으로 이용되는 Sn3.5Ag 땜납재(Sn을 96.5 중량% 및 Ag를 3.5 중량% 포함하는 땜납재)는, 저융점(예컨대 220℃ 정도)에서의 땜납 접합이 가능하지만, 고온 동작시의 신뢰성이 낮다는 문제가 있다. 또, 상기 특허문헌 1~5와 같이 Sn-Ag계 땜납 접합층 중의 Ag 함유량을 증가시킬 경우, 재료 비용이 증대되거나(예컨대 Ag 함유량 1% 증가에 대해 약 20%의 땜납 비용 증가), 고융점(예컨대 Sn10Ag 땜납재(Sn을 90.0 중량% 및 Ag를 10.0 중량% 포함하는 땜납재)의 융점은 300℃ 정도)이 된다. 이 때문에, Sn-Ag계 땜납 접합층 중의 Ag 함유량을 증가시키는 것은 현실적이지 않다.
또, 종래의 Sn-Ag계 땜납 접합층은, 파워 사이클의 열부하에 의해 다음의 문제가 발생한다. 종래의 Sn-Ag계 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태(파워 사이클에 의한 열 부하를 받은 상태)를 도 7(b)에 나타낸다. 도 7(b)에 나타내는 바와 같이, 종래의 Sn-Ag계 땜납 접합층에서는, 파워 사이클에 따른 열 부하에 의해 Sn 결정립(121)이 조대화되며, Ag3Sn 화합물(122)은 5㎛ 정도의 크기의 입경으로 응집·조대화된다. 이에 따라, Ag3Sn 화합물(122)에 의한 Sn 결정립(121)끼리의 결정 입계의 강화가 없어지기 때문에, Sn 결정립(121)끼리의 결정 입계에 입계 크랙(123)이 생기며, 상기 입계 크랙(123)이 인접하는 Sn 결정립(121)끼리의 결정 입계로 진전된다.
또, 상술한 종래의 Sn-Sb계 땜납재는, Sn-Sb계 땜납재에 포함되는 Sb의 함유량이 많을수록 신뢰성이 높아지지만, Sb의 함유량이 많을수록 융점이 높아진다는 문제가 있다. 예컨대, 종래의 Sn-Sb계 땜납재로서 일반적으로 이용되는 Sn13Sb 땜납재(Sn을 87.0 중량% 및 Sb를 13.0 중량% 포함하는 땜납재)는 융점이 300℃ 정도이다. 또, 융점이 300℃가 될 정도로 Sb의 함유량을 늘려 신뢰성을 향상시킨 Sn-Sb계 땜납재라 하더라도, 175℃ 정도의 환경하에서 반도체 장치를 동작시키는 경우에 있어서 장치의 사용용도 등에 따라서는 더 높은 신뢰성이 필요해지는 경우가 있다.
또, 종래의 Sn-Sb계 땜납 접합층은, 파워 사이클 등의 열 부하에 의해 다음의 문제가 발생한다. 종래의 Sn-Sb계 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 도 8(b)에 나타낸다. 도 8(b)에 나타내는 바와 같이, 종래의 Sn-Sb계 땜납 접합층에서는, Sn 결정립(131)끼리의 결정 입계가 강화되어 있지 않기 때문에, 응력에 의해 땜납이 변형된 경우에 Sn 결정립(131)끼리의 결정 입계에 입계 크랙(133)이 생기며, 이 입계 크랙(133)이 인접하는 Sn 결정립(131)끼리의 결정 입계로 진전된다는 문제가 있다.
또, 일반적으로, 땜납 페이스트의 리플로우 열처리는 질소(N2) 분위기의 로(爐) 내에서 행해지는데, 땜납 페이스트의 내열성(耐熱性)(땜납 페이스트의 수지의 내열성 250℃ 정도)의 측면에서 300℃ 이상에서의 열처리는 곤란하여, 융점이 300℃ 정도인 땜납재는 제조 프로세스상 사용하기가 어렵다. 또, 수소(H2) 분위기의 로 내에서 땜납 페이스트의 리플로우 열처리를 행할 경우에는, 300℃ 이상에서의 열처리가 가능하지만, 350℃ 이상의 온도의 열처리에 의해 반도체 칩에 손상(damage)이 생길 우려가 있다. 또, 300℃ 정도의 온도로 30분간 정도의 장시간에 걸쳐 열처리를 행할 경우, 전극 재료나 구조 재료로서 이용한 알루미늄(Al)이나 동(銅)이 연화(軟化)되어, 수명 저하나 형상 불량이 발생할 우려가 있다.
본 발명은, 상술한 종래 기술에 의한 문제점을 해소하기 위하여, 저융점에서의 땜납 접합을 가능하게 하고, 신뢰성이 높은 땜납 접합층을 갖는 반도체 장치 및 반도체 장치의 제조방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하여, 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 반도체 장치는, 땜납 접합층에 의해 1세트의 구성부의 사이가 접합된 반도체 장치로서, 다음의 특징을 갖는다. 상기 땜납 접합층은, 주석 원자：안티몬 원자=1：p(0＜p≤0.1)의 비율로 주석과 안티몬을 포함하는 제 1 결정부와, 주석 원자：은원자=1：q(2≤q≤5)의 비율로 주석과 은을 포함하는 제 1 부분, 및, 주석 원자：동원자=1：r(0.4≤r≤4)의 비율로 주석과 동을 포함하는 제 2 부분 중 적어도 일방(一方)을 갖는 제 2 결정부로 이루어진다. 그리고, 상기 제 2 결정부의 평균 입경은, 상기 제 1 결정부의 평균 입경보다 작다.
또, 본 발명에 따른 반도체 장치는, 상술한 발명에 있어서, 상기 땜납 접합층은, 주석 원자：안티몬 원자=1：s(0.8≤s≤1.6)의 비율로 주석과 안티몬을 포함하는 제 3 결정부를 갖는 것을 특징으로 한다.
또, 본 발명에 따른 반도체 장치는, 상술한 발명에 있어서, 상기 제 1 결정부는, 안티몬이 고용(固溶)된 주석 결정립인 것을 특징으로 한다.
또, 본 발명에 따른 반도체 장치는, 상술한 발명에 있어서, 상기 제 1 결정부는, 안티몬이 고용된 주석 결정립이며, 상기 제 3 결정부는, 상기 제 1 결정부와 해당 제 1 결정부에 대한 고용한계를 초과한 안티몬이 반응하여 이루어지는 결정립인 것을 특징으로 한다.
또, 본 발명에 따른 반도체 장치는, 상술한 발명에 있어서, 상기 제 2 결정부는, 상기 제 1 결정부 사이의 결정 입계에 석출되어 있는 것을 특징으로 한다.
또, 본 발명에 따른 반도체 장치는, 상술한 발명에 있어서, 상기 제 1 부분의 평균 입경은 1㎛ 이하인 것을 특징으로 한다.
또, 본 발명에 따른 반도체 장치는, 상술한 발명에 있어서, 상기 땜납 접합층의 융점은 260℃ 이하인 것을 특징으로 한다.
또, 상술한 과제를 해결하여, 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 반도체 장치의 제조방법은, 땜납 접합층에 의해 1세트의 구성부의 사이가 접합된 반도체 장치의 제조방법으로서, 다음의 특징을 갖는다. 우선, 안티몬을 포함하는 합금 분말과 안티몬을 포함하지 않는 합금 분말의 혼합을 포함하는 땜납 페이스트를 상기 구성부의 일방의 위에 도포하는 공정을 행한다. 다음으로, 열처리에 의해 상기 땜납 페이스트를 고화(固化)하여 상기 땜납 접합층을 형성하고, 상기 땜납 접합층에 의해 상기 구성부끼리를 접합하는 공정을 행한다. 이러한 상기 땜납 접합층은, 제 1 결정부와 제 2 결정부로 이루어진다. 상기 제 1 결정부는, 주석 원자：안티몬 원자=1：p(0＜p≤0.1)의 비율로 주석과 안티몬을 포함한다. 상기 제 2 결정부는, 주석 원자：은원자=1：q(2≤q≤5)의 비율로 주석과 은을 포함하는 제 1 부분, 및, 주석 원자：동원자=1：r(0.4≤r≤4)의 비율로 주석과 동을 포함하는 제 2 부분 중 적어도 일방을 갖는다. 상기 제 2 결정부의 평균 입경은, 상기 제 1 결정부의 평균 입경보다 작다.
상술한 발명에 의하면, 실질적으로 규칙적으로 배열되어 균일한 금속 조직을 이루는, 안티몬이 고용된 제 1 결정부(주석 결정립)와, 제 1 결정부끼리의 결정 입계에 석출된 복수의 제 1 부분(주석 및 은을 포함하는 화합물) 또는 제 2 부분(주석 및 동을 포함하는 화합물) 혹은 그 양자(兩方)로 이루어지는 제 2 결정부에 의해 땜납 접합층이 구성되어 강화되어 있다. 구체적으로는, 제 1 결정부에 고용된 안티몬에 의해 제 1 결정부 전체가 고용강화되어 있기 때문에, 파워 사이클 등의 열 부하에 의한 제 1 결정부의 조대화를 억제할 수가 있다. 또, 제 1 결정부끼리의 결정 입계가 제 2 결정부에 의해 강화되어, 제 1 결정부의 결정이 변형되기 어렵다. 이로써, 종래의 주석-은계 땜납 접합층이나 주석-안티몬계 땜납 접합층보다 입내 크랙 및 입계 크랙의 진전을 억제할 수가 있다.
또, 상술한 발명에 의하면, 제 1 결정부의 일부가 고용 한계를 초과한 안티몬과 반응하여 제 3 결정부를 구성하고 있음에 따라, 땜납 접합층에 응력에 의한 변형이 발생하기 어렵기 때문에, 제 1 결정부의 결정을 더 변형되기 어렵게 할 수가 있다. 또, 상술한 발명에 의하면, 제 1, 2 결정부에 의해 땜납 접합층의 융점을 300℃보다 낮은 온도, 예컨대 260℃ 이하의 온도로 할 수 있다. 이로써, 300℃ 이상의 온도에서의 납땜 프로세스가 필요하던 종래의 주석-안티몬계 땜납 접합층 이상의 파워 사이클 신뢰성을, 300℃보다 낮은 온도에서의 납땜 프로세스에 의해 얻을 수가 있다. 300℃보다 낮은 온도에서의 납땜 프로세스가 가능하기 때문에, 반도체 장치에 가해지는 열 부하를 저감시킬 수 있어, 종래보다 열 부하에 의한 악영향이 적은 반도체 장치를 제공할 수가 있다. 또한, 파워 사이클 신뢰성 내량(耐量)이란, 반도체 장치에 대한 단속(斷續)적인 반복 통전(通電)에 대하여, 발생되는 반복 발열과 이에 따른 응력에 의해 반도체 장치로서 필요한 소정의 특성을 얻을 수 없게 될 때까지의 반복 횟수를 말한다. 또, 실시형태에 의하면, 안티몬을 포함하는 제 1 분말과 안티몬을 포함하지 않는 제 2 분말을 혼합하여 이루어지는 혼합 페이스트를 이용하여 땜납 접합층을 형성함으로써, 하나의 합금의 분말로 이루어지는 균일 페이스트를 이용해 땜납 접합층을 형성하는 경우보다, 땜납 접합층을 제 1~3 결정부가 더욱 실질적으로 규칙적으로 배열된 균일한 금속 조직으로 할 수가 있다.
본 발명에 따른 반도체 장치 및 반도체 장치의 제조방법에 의하면, 저융점에서의 땜납 접합을 가능하게 하고, 신뢰성이 높은 땜납 접합층을 갖는 반도체 장치 및 반도체 장치의 제조방법을 제공할 수 있다는 효과를 나타낸다.
도 1은, 실시형태에 따른 반도체 장치의 구조를 나타내는 단면도이다.
도 2는, 도 1의 땜납 접합층의 구성을 모식적으로 나타내는 설명도이다.
도 3a는, 실시예 1에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다.
도 3b는, 실시예 3에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다.
도 4a는, 비교예 1의 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다.
도 4b는, 비교예 2의 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다.
도 5는, 반도체 장치의 Sb 함유량과 파워 사이클 신뢰성 내량의 관계를 나타내는 특성도이다.
도 6은, 반도체 장치의 Ag 함유량과 파워 사이클 신뢰성 내량의 관계를 나타내는 특성도이다.
도 7은, 종래의 Sn-Ag계 땜납재에 의한 땜납 접합층 상태를 모식적으로 나타내는 설명도이다.
도 8은, 종래의 Sn-Sb계 땜납재에 의한 땜납 접합층 상태를 모식적으로 나타내는 설명도이다.
도 9는, 도 1의 땜납 접합층을 형성하기 위한 균일 페이스트의 용융시의 상태를 모식적으로 나타내는 설명도이다.
도 10은, 도 1의 땜납 접합층을 형성하기 위한 혼합 페이스트의 용융시의 상태를 모식적으로 나타내는 설명도이다.
도 11은, 실시예 4에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다.
도 12는, 실시예 5에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다.
도 13은, 실시예 4에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 다른 상태를 나타내는 단면도이다.
도 14는, 실시예 5에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 다른 상태를 나타내는 단면도이다.
도 15는, 실시예 1에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 다른 상태를 나타내는 단면도이다.
이하에 첨부 도면을 참조하여, 본 발명에 따른 반도체 장치 및 반도체 장치의 제조방법의 적합한 실시형태를 상세하게 설명한다. 또한, 이하의 실시형태의 설명 및 첨부 도면에 있어서, 마찬가지의 구성에 대해서는 동일한 부호를 사용하고, 중복되는 설명을 생략한다.
(실시형태)
실시형태에 따른 반도체 장치의 구조에 대해 설명한다. 도 1은, 실시형태에 따른 반도체 장치의 구조를 나타내는 단면도이다. 도 1에 나타내는 바와 같이, 실시형태에 따른 반도체 장치는, 반도체 칩(1)과, 세라믹 절연 기판(DCB(Direct Copper Bonding) 기판) 등의 절연 기판(2)과, 동(Cu) 베이스(6)를 구비한, 예컨대 모듈 구조의 반도체 장치이다. 또한, 도 1에 있어서는, 냉각체, 수지 케이스, 외부 단자, 본딩 와이어 등의 도시가 생략되어 있다. 절연 기판(2)은, 절연층(3)의 표면측에 예컨대 Cu 등의 도체로 이루어지는 회로 패턴(금속박; 4)이 설치되고, 이면측에 이면 동박(裏銅箔, back copper foil; 5) 등의 금속박이 설치되어 있다.
반도체 칩(1)의 이면은, 땜납 접합층(11)을 통해 회로 패턴(금속박; 4)과 접합되어 있다. Cu 베이스(6)의 표면은, 땜납 접합층(12)을 통해 이면 동박(5)과 접합되어 있다. 도시는 하지 않지만, Cu 베이스(6)의 이면은, 써멀 컴파운드(thermal compound)를 통해 냉각체와 접합되어 있다. 또, Cu 베이스(6)의 둘레 가장자리에는, 외부 단자가 설치된 수지 케이스가 접착되어 있다. 반도체 칩(1)의 표면에 설치된 도시가 생략된 전극과 회로 패턴(금속박; 4)은 도시가 생략된 알루미늄 와이어 등의 와이어 본딩에 의해 전기적으로 접속되어 있다.
땜납 접합층(11, 12)에 의한 피접합 부재끼리의 접합 방법으로서는, 피접합 부재끼리를 땜납 페이스트 등을 통해 접촉시킨 후, 예컨대 250℃ 이상 350℃ 이하 정도의 온도에서, 0.5분간 이상 30분간 이하 정도, 바람직하게는 1분간 이상 5분간 이하 정도 유지하여 열처리한다. 그 후, 소정의 강온(降溫) 속도로 냉각함으로써, 땜납 페이스트를 고화시켜, 땜납 접합층을 형성한다. 이러한 열처리의 승온(昇溫) 속도는 1℃／초 정도이지만, 강온 속도는 5℃／초 이상인 것이 바람직하고, 8℃／초 이상 15℃／초 이하인 것이 보다 바람직하다. 종래의 접합 방법에서는, 땜납 접합층을 형성하기 위한 열처리의 강온 속도는 1℃／초였지만, 소정의 구성을 갖는 땜납 접합층으로 할 수는 없으며, 땜납 접합층에 크랙이 생겨 파워 사이클 신뢰성이 떨어지는 것이었다. 이에 대해, 본 발명에 있어서는, 강온 속도를 상기 조건으로 함으로써, 이하에 나타내는 바와 같은 금속 조직의 땜납 접합층(11, 12)으로 할 수가 있다. 또한, 이 때의 로 내부 환경은 질소 분위기여도 수소 분위기여도 무방하다. 또한, 상기 피(被)접합부재는, 반도체 칩, 회로 패턴(금속박; 4), 금속박(절연 기판), 히트 스프레더(heat spreader)(Cu 베이스) 등의 반도체 장치의 구성부이다. 구체적으로는, 접합하는 구성부는, 반도체 칩(1)과 회로 패턴(금속박; 4), Cu 베이스(6)와 이면 동박(5), 리드 프레임과 금속박(절연 기판) 등이다.
땜납 접합층(11, 12)은, 예컨대, 소정의 재료를 소정의 비율로 포함하는 땜납 재료의 분말과, 플럭스(송진 등)를 혼합한 크림상태의 땜납 페이스트를 이용하여 형성한다. 땜납 접합층(11, 12)을 형성하기 위한 땜납 페이스트는, 소정의 표면적으로 적시며 퍼지는(wet spread) 적당한 점성(粘性)을 가지며, 또한 디스펜서 등으로 피접합부재 상에 도포할 수 있으면 되며, 1 종류의 합금의 분말을 포함하는 땜납 페이스트(이하, 균일 페이스트라 함)여도 무방하고, 다른 조성으로 조정된 2 종류 이상의 합금의 분말을 포함하는 땜납 페이스트(이하, 혼합 페이스트라 함)여도 무방하다. 땜납 페이스트를 이용해 피접합 부재끼리를 접합하려면, 예컨대, 일방(一方)의 피접합부재 상에, 땜납 접합층(11, 12)이 되는 땜납 페이스트를 도포한다. 그 후, 상기 땜납 페이스트 상에, 타방(他方)의 피접합부재를 배치하고, 열처리에 의해 땜납 페이스트를 고화시켜 이루어지는 땜납 접합층(11, 12)을 형성함으로써, 피접합부재끼리를 접합하여, 일체화시킨다. 또한, 땜납 페이스트에 포함되는 플럭스는, 반도체 등에서 통상적으로 이용되는 재료를 사용하여도 무방하다.
또, 땜납 접합층(11, 12)을 형성하기 위한 땜납 페이스트에 포함되는 땜납 재료의 분말은, 소정의 조성으로 조정된 분말을 이용하여도 무방하다. 예컨대, 땜납 접합층(11, 12)이 89Sn8Sb3Ag(Sn을 89.0 중량%, Sb를 8.0 중량% 및 Ag를 3.0 중량% 포함함) 땜납재를 이용하여 형성되어 있는 경우, 89Sn8Sb3Ag 합금의 분말을 사용하여도 무방하다(즉 균일 페이스트를 형성). 또, 땜납 접합층(11, 12)을 형성하기 위한 땜납 페이스트에 포함되는 땜납재료의 분말은, 다른 조성으로 조정된 2 종류 이상의 합금의 분말을 혼합한 것을 이용하여도 무방하다(즉 혼합 페이스트를 형성). 2 종류 이상의 합금의 분말을 혼합하는 경우, Sb를 포함하는 제 1 분말과, Sb를 포함하지 않는 제 2 분말을 소정의 중량비로 혼합한 땜납 페이스트를 이용하여도 무방하다. 구체적으로는, 예컨대, 81.5Sn16Sb2.5Ag 합금(Sn을 81.5 중량%, Sb를 16.0 중량% 및 Ag를 2.5 중량% 포함하는 합금)의 제 1 분말과, 96.5Sn3.5Ag 합금(Sn을 96.5 중량% 및 Ag를 3.5 중량% 포함하는 합금)의 제 2 분말을 중량비로 1：1로 혼합하여 땜납 페이스트로 한다. 이 땜납 페이스트를 열처리함으로써 89Sn8Sb3Ag 합금의 땜납 접합층(11, 12)을 형성할 수가 있다.
다음으로, 땜납 접합층(11, 12)의 구성에 대해 상세하게 설명한다. 도 2는, 도 1의 땜납 접합층의 구성을 모식적으로 나타내는 설명도이다. 땜납 접합층(11, 12)의 초기(파워 사이클에 의한 열부하가 가해지기 전) 상태를 도 2(a)에 나타낸다. 땜납 접합층(11, 12)은, 주석(Sn), 안티몬(Sb) 및 은(Ag)을 각각 소정량 포함하는 땜납재를 이용하여 일반적인 땜납 접합 방법에 의해 형성된다. 땜납 접합층(11, 12)은, 또한 Cu를 소정의 비율로 함유하고 있어도 무방하다. 이 경우, 땜납 접합층(11, 12)은, Sn, Sb, Ag 및 Cu를 각각 소정량 포함하는 땜납재를 이용하여 형성되어도 무방하다. 땜납 접합층(11, 12)에 Ag가 포함되어 있음에 따라, 땜납 젖음성(solder wettability)을 향상시킬 수가 있다.
도 2(a)에 나타내는 바와 같이, 땜납 접합층(11, 12)은, 매트릭스로서 분산된 제 1 결정부(21)끼리의 결정 입계에, 제 1 결정부(21)보다 단단하고, 또한 제 1 결정부(21)보다 입경(직경)이 작은 미세 알갱이 형상 내지 기둥 형상 등의 복수의 제 2 결정부(결정립; 22)가 석출된 구조로 되어 있다. 제 1 결정부(21)는, Sn 원자에 대해 Sb 원자를 0보다 많고 고용한계 이하, 예컨대 Sn원자：Sb원자=1：p(0＜p≤0.1)의 비율로 Sn과 Sb를 포함하는 Sn 결정립이며, 제 1 결정부(21)에 고용된 Sb에 의해 결정립 전체가 고용강화되어 있어, 제 1 결정부(21)의 결정이 변형되기 어렵게 되어 있다.
또, 제 1 결정부(21)끼리의 결정 입계에 복수의 제 2 결정부(22)가 석출되어 있음에 따라, 제 1 결정부(21)끼리의 결정 입계가 강화되어 결정이 변형되기 어렵게 되어 있다. 또한, 상기 Sn원자：Sb원자는, Sn과 Sb의 원자수의 비이다. 제 1 결정부(21)의 평균 입경은, 0.2㎛ 이상 100㎛ 이하인 것이 신뢰성 측면에서 바람직하다. 그 이유는, 제 1 결정부(21)의 입경이 0.2㎛에 가까운 것이 열 부하에 대해 강하고, 평균 입경이 100㎛를 넘으면 보이드(void)가 발생하거나, 열 물성·기계 물성 등이 불균일해지거나 하여 신뢰성이 떨어질 가능성이 있기 때문이다. 또, 제 1 결정부(21)의 평균 입경이 상기 범위의 입경인 경우, 제 2 결정부(22)가 제 1 결정부(21)끼리의 결정 입계에 형성되기 쉽기 때문이다.
제 2 결정부(22)는, 예컨대, Sn원자：Ag원자=1：q(2≤q≤5)의 비율로 Sn과 Ag를 포함하는 제 1 금속간 화합물(제 1 부분; 22-1)이다. 복수의 제 1 금속간 화합물(22-1) 중, 대부분의 제 1 금속간 화합물(22-1)의 평균 입경은 10㎛ 이하인 것이 바람직하고, 또한, 0.1㎛ 이상 1.0㎛ 이하인 것이 신뢰성 측면에서 바람직하다. 1㎛ 이하의 입경을 갖는 제 1 금속간 화합물(22-1)이 땜납 접합층(11, 12)에 많이 포함될수록, 제 1 결정부(21)끼리의 결정 입계의 강화 기구가 향상되기 때문에 바람직하다. 제 2 결정부(22) 중의 Ag 함유량은, 땜납재 중의 Sb의 함유량이나, 땜납 접합시의 다른 원자의 존재 등에 따라 변화한다. 제 1 금속간 화합물(22-1)이란, Ag와 Sn으로 이루어지는 Ag3Sn(Sn원자：Ag원자=1：3) 화합물이나 Ag4Sn(Sn원자：Ag원자=1：4) 화합물 등이다.
제 2 결정부(22)는 제 1 결정부(21) 사이의 결정 입계에 존재하며, 제 1 결정부(21)끼리는 제 2 결정부(22)를 통해 결합되어 있는 부분을 갖고 있다. 또, 제 1 결정부(21)끼리가 직접 계면을 이루고 있는 부분도 존재해도 무방하다. 또, 제 2 결정부(22)는, 피접합 부재와 제 1 결정부(21)의 사이에 형성되어도 무방하며, 조성이 상이한 다른 제 2 결정부(22)와 제 1 결정부(21)의 사이에 형성되어도 무방하다. 또한, 제 2 결정부(22)는, 후술하는 제 3 결정부(23) 사이, 제 3 결정부(23)와 제 1 결정부(21)의 사이, 또는, 제 3 결정부(23)와 피접합 부재의 사이에 형성되어도 무방하다. 이와 같이, 제 2 결정부(22)가 형성됨으로써, 제 1 결정부(21)의 결정 입계에 크랙이 생기기 어려워진다. 이는 제 1 결정부(21)의 결정 입계가 강화되었음을 의미한다.
제 1 결정부(21)의 면적에 대한 제 1 금속간 화합물(22-1)의 면적의 비율(이하, 제 1 금속간 화합물(22-1)의 면적 비율(S1)이라 함)은, 예컨대 0%보다 크고 5% 이하인 것이 좋다(0%＜S1≤5%). 제 1 금속간 화합물(22-1)의 면적 비율(S1)을 0%보다 크게 함으로써, 입계 크랙의 진전을 방지하는 효과가 얻어진다. 바람직하게는, 제 1 금속간 화합물(22-1)의 면적 비율(S1)은, 예컨대 2% 이상 5% 이하인 것이 좋다(2%≤S1≤5%). 그 이유는, 다음과 같다. 제 1 금속간 화합물(22-1)의 면적 비율(S1)을 2% 이상으로 함으로써, 제 1 금속간 화합물(22-1)에 의해 제 1 결정부(21)를 거의 완전하게 덮을 수 있어, 입계 크랙의 진전을 방지하는 효과를 높일 수 있기 때문이다. 또, 제 1 금속간 화합물(22-1)의 면적 비율(S1)이 5%보다 큰 경우, 제 1 금속간 화합물(22-1)(예컨대 Ag3Sn 화합물)의 입경이 커져, 입계 크랙의 진전을 방지하는 효과가 낮아지기 때문이다. 면적비율 및 평균 입경은, 제 1 금속간 화합물(22-1)의 1㎛ 정도의 입경을 판별할 수 있는, 예컨대 배율 1500배의 SEM(Scanning Electron Microscope) 화상으로부터, 제 1 결정부(21)의 입경보다 충분히 큰 영역, 예컨대 30㎛×30㎛의 영역에 있어서 화상 처리에 의해 산출한 것이다. 구체적으로는, 화상 처리에 의해 입자의 윤곽을 명확하게 하여, 소정의 입자를 인정한다. 그 입자를 원 또는 다각형 등에 근사시켜 면적이나 입경을 구한다.
또, 제 2 결정부(22)는, 예컨대, Sn원자：Cu원자=1：r(0.4≤r≤4)의 비율로 Sn과 Cu를 포함하는 제 2 금속간 화합물(제 2 부분; 22-2)이어도 무방하다. 또, 제 2 결정부(22)는, 제 1 금속간 화합물(22-1)과 제 2 금속간 화합물(22-2)로 구성되어 있어도 무방하다. 제 2 금속간 화합물(22-2)이란, Cu6Sn5(Sn원자：Cu원자=5：6) 화합물이나 Cu3Sn(Sn원자：Cu원자=1：3) 화합물 등이다. 제 2 결정부(22) 중의 Cu3Sn 화합물은, Cu 부재(회로 패턴(4)이나 이면 동박(5))로부터 땜납 접합층(11, 12) 중에 용융된 Cu가 Sn(제 1 결정부(21) 등)과 반응하여 형성된다. Cu3Sn 화합물은, 예컨대 250℃ 이상 350℃ 이하의 온도에서, 0.5분간 이상 30분간 이하, 바람직하게는 1분간 이상 5분간 이하 정도의 반응 시간에서의 열처리에 의해 생성된 것으로서, 땜납 접합층(11, 12) 중의 Cu부재 부근에 존재한다. Cu3Sn 화합물이 생성될 때의 열처리에서는, 강온 속도는 5℃／초 이상이 바람직하고, 8℃／초 이상 15℃／초 미만이 보다 바람직하다.
또, Cu3Sn 화합물은, 파워 사이클에 의한 열 부하(1 사이클 중의 온도가 실온(예컨대 25℃)으로부터 175℃까지 변화)에 의해서도 Cu 부재 부근뿐만 아니라 Cu의 확산에 따라 땜납 접합층(11, 12) 중의 전체에 형성되는 경우도 있다. 또, 제 2 금속간 화합물(22-2)은, 1 사이클 중의 온도가 실온으로부터, 150℃ 이상 250℃ 이하의 범위 내의 온도까지 변화하는 파워 사이클에 의한 열 부하에 있어서도 마찬가지로 생성된다. 그 이유는, 다음과 같이 추측된다. 온·오프를 반복했을 때의 반도체 장치의 강온 속도가 5℃／초 이상 10℃／초 이하의 범위 내이다. 이러한 점으로부터, 파워 사이클 시험에 있어서의 유지 온도와 급냉(急冷)하는 조건이 제 2 결정부(22)의 제 2 부분인 제 2 금속간 화합물(22-2)(Cu-Sn 화합물)의 생성에 적합하다는 점에 따른 것이라 생각된다.
제 2 금속간 화합물(22-2)이 생성됨에 따라, 제 1 결정부(21) 내의 Sn이 소비되기 때문에, 제 1 결정부(21) 내의 Sb 농도가 상승한다. 이로써, 제 1 결정부(21)는 땜납 단일체의 경우보다 강화되며, 또한 후술하는 제 3 결정부(23)가 새롭게 생성되어(제 3 결정부(23)가 이미 존재하는 경우는 그 수가 증가되어) 신뢰성 향상의 효과를 가져온다. 땜납 접합층(11, 12)에 의해 접합되는 피접합 부재 표면으로서, Cu 이외에, 니켈(Ni)이나 금(Au), Ag 등 Sn과의 화합물을 형성하는 다른 재료를 이용하여도, Cu를 이용한 경우와 마찬가지의 효과가 얻어진다. 그리고, 제 2 금속간 화합물(22-2)의 평균 입경은 10㎛ 이하가 바람직하고, 또한 0.1㎛ 이상 1.0㎛ 이하인 것이 신뢰성 측면에서 바람직하다.
이 때문에, 땜납 접합층(11, 12)에 의한 땜납 접합 후에, 실제로 사용되기 전에 미리 열처리를 실시함으로써 제 2 금속간 화합물(22-2)을 생성해 두는 것도 바람직하다. 이러한 열처리시의 열 부하는, 실온으로부터, 150℃ 이상 250℃ 이하의 범위 내의 온도까지 변화하는 1 사이클을 몇 초간에서 몇 분간마다 1회 이상 반복하는 것이다. 또, 상기 열처리는, 150℃ 이상 250℃ 이하의 범위 내의 온도에서 몇 분간 유지하는 것이어도 무방하다. 또, 상기 열처리의 강온 속도는 5℃／초 이상이 바람직하고, 8℃／초 이상 15℃／초 미만인 것이 보다 바람직하다. 상기 열처리의 강온 속도를 15℃／초 이상으로 한 경우, 다른 부재 및 부재 사이에 열 응력이 생기기 때문에 바람직하지 않다. 이러한 급냉 처리를 행하기 위해서는, 공냉(空冷) 외에 냉매를 이용하여도 무방하다.
제 1 결정부(21)의 면적에 대한 제 2 금속간 화합물(22-2)의 면적의 비율(이하, 제 2 금속간 화합물(22-2)의 면적 비율(S2)이라 함)은, 예컨대 0%보다 크고 50% 이하인 것이 좋다(0%＜S2≤50%). 그 이유는, 다음과 같다. 제 2 금속간 화합물(22-2)의 면적 비율(S2)이 클수록 입계 크랙의 진전을 방지하는 효과를 높일 수 있기 때문이다. 또, 제 2 금속간 화합물(22-2)의 면적 비율(S2)이 50%보다 큰 경우, 제 2 금속간 화합물(22-2)이 장해가 되어, 땜납 접합시에 용융된 땜납 중의 보이드(기포)가 빠지기 어려워져, 납땜성(solderability)이 열화되기 때문이다. 따라서, 제 1 결정부(21)와 제 2 결정부(22)의 면적비율은 2%보다 크고 55% 이하인 것이 바람직하다.
또, 땜납 접합층(11, 12)은, 제 1 결정부(21)와 제 1 결정부(21)에 대한 고용한계를 초과한 Sb가 반응하여 이루어지는 제 3 결정부(23)를 가지고 있어도 무방하다. 제 3 결정부(23)는, 예컨대, Sn원자：Sb원자=1：s(0.8≤s≤1.6)의 비율로 Sn과 Sb를 포함하는 결정립이다. 구체적으로는, 제 3 결정부(23)는, SnSb(Sn원자：Sb원자=1：1) 화합물이나 Sb2Sn3(Sn원자：Sb원자=3：2) 화합물 등의 금속간 화합물이며, 제 1 결정부(21)보다 단단하다. Sn 결정립에 대한 Sb의 고용한계(포화량)는, 땜납 접합시의 열처리 온도나 냉각 온도, 땜납재 중의 Sb의 함유량, 땜납 접합시의 다른 원자의 존재 등에 따라 변화한다. 또한, 제 3 결정부(23)의 평균 입경은, 0.1㎛ 이상 100㎛ 이하가 신뢰성 측면에서 바람직하다. 이것도 상기 제 1 결정부(21)의 경우와 같은 이유에 따른 것이라 생각된다. 또, 제 3 결정부(23)의 입경이 100㎛보다 큰 경우, 제 3 결정부(23)가 장해가 되어, 땜납 접합시에 용융된 땜납 중의 보이드가 빠지기 어려워지기 때문에, 납땜성이 열화되므로 바람직하지 않다.
제 1 결정부(21)의 면적에 대한 제 3 결정부(23)의 면적의 비율(이하, 제 3 결정부(23)의 면적 비율(S3)이라 함)은, 예컨대 0%보다 크고 15% 이하인 것이 좋다(0%＜S3≤15%). 그 이유는, 다음과 같다. 제 3 결정부(23)의 면적 비율(S3)이 클수록 입계 크랙의 진전을 방지하는 효과를 높일 수 있기 때문이다. 또, 제 3 결정부(23)의 면적 비율(S3)이 15%보다 큰 경우, 제 3 결정부(23)가 장해가 되어, 땜납 접합시에 용융된 땜납 속의 보이드를 빼내기 어려워져, 납땜성이 열화되기 때문이다. 또한, 실제의 제 1 결정부(21), 제 2 결정부(22), 및 제 3 결정부(23)는 복수의 단면(斷面)에 있어서 EDX(Energy Dispersive X-ray spectrometry)나 AES(Auger Electron Spectroscopy) 등에 의해 조성 분석을 행하여, 양호한 조성을 분명히 하였다.
이러한 구성의 땜납 접합층(11, 12)의 파워 사이클 신뢰성 시험시의 상태(파워 사이클에 의한 열 부하를 받은 상태)를 도 2(b)에 나타낸다. 또한, 파워 사이클 신뢰성 시험은 1 사이클 중의 온도가 발열에 의해 실온으로부터 175℃까지 변화하는 조건에서, 전류 ON 시간 0.5초~3초, OFF 시간 0.5초~20초의 반복 통전을 가하여 행하였다(시험 시간：50시간). 상술한 바와 같이, 고용된 Sb에 의해 제 1 결정부(21) 전체가 고용강화되어 있기 때문에, 파워 사이클에 의한 열 부하를 받았다 하더라도 제 1 결정부(21)는 조대화되지 않는다. 따라서, 제 2 결정부(22)에 의한 제 1 결정부(21)끼리의 결정 입계의 석출강화기구는 붕괴되지 않는다. 이 때문에, 도 2(b)에 나타내는 바와 같이, 1개의 제 1 결정부(21)에 있어서 입계 크랙이나 입내 크랙(이하, 크랙(24)이라 함)이 발생했다 하더라도, 크랙(24)이 생긴 제 1 결정부(21)에 연속하는 제 1 결정부(21)나, 제 1 결정부(21)끼리의 결정 입계로 크랙(24)이 진전되는 것을 저감할 수가 있다.
다음으로, 땜납 접합층(11, 12)을 형성하기 위한 땜납 페이스트의 용융 메커니즘에 대해, 우선, 균일 페이스트의 용융 메커니즘을 설명하도록 한다. 도 9는, 도 1의 땜납 접합층을 형성하기 위한 균일 페이스트의 용융시의 상태를 모식적으로 나타내는 설명도이다. 도 9(a)에는 균일 페이스트의 열처리 전의 상태를 나타내고, 도 9(b)에는 균일 페이스트의 열처리시의 상태를 나타낸다. 도 9(a)에 나타내는 바와 같이, 열처리 전의 균일 페이스트는, 예컨대, 매트릭스로 분산된 92Sn8Sb 결정립(Sn을 92.0 중량% 및 Sb를 8.0 중량% 포함하는 결정립; 61)끼리의 결정 입계에, 92Sn8Sb 결정립(61)보다 입경(직경)이 작은 미세 알갱이 형상 내지 기둥 형상 등의 복수의 Ag3Sn 화합물(62)이 석출된 구성을 갖는다. 균일 페이스트는 1 종류의 합금의 분말로만 이루어지기 때문에, 상술한 92Sn8Sb 결정립(61) 및 Ag3Sn 화합물(62)로 이루어지는 구성은 균일 페이스트 전체에 똑같이 분포되어 있다.
이러한 균일 페이스트에 땜납 접합층(11, 12)을 형성하기 위한 열처리를 행한 경우, 도 9(b)에 나타내는 바와 같이, 열처리의 온도가 예컨대(221＋α)℃ 정도의 온도에 도달했을 때에 Sb 농도가 낮은 부분, 즉 융점이 높은 Sb를 포함하지 않는 Ag3Sn 화합물(62)이 먼저 용융된다. Ag3Sn 화합물(62)은 균일 페이스트 전체에 부분적으로 분산된 상태로 존재하기 때문에, Ag3Sn 화합물(62)이 92Sn8Sb 결정립(61)보다 빨리 용융되었다 하더라도, 균일 페이스트 전체의 겉보기 상의 융점(apparent melting point)은 92Sn8Sb 결정립(61)의 융점과 거의 차이가 없다. 따라서, 균일 페이스트의 경우에는, 열처리의 온도가 Ag3Sn 화합물(62)의 융점에 도달하여 Ag3Sn 화합물(62)이 용융되며, 그 후, 92Sn8Sb 결정립(61)의 융점에 도달했을 때에 전체가 액화(液化)된다. 균일 페이스트에 있어서는, 열처리 시간이 짧은 경우에 보이드가 발생할 우려가 있지만, 열처리 시간을 길게 함으로써 균일 페이스트가 적시며 퍼지기 때문에, 보이드가 발생하지 않을 정도로 열처리 시간을 설정하는 것이 바람직하다. 예컨대, 로 내부 온도를 260℃(반도체 칩을 재치(載置)하는 가열판의 온도를 235℃)로 하고 질소 분위기에 있어서 270초 이상 정도의 열처리를 행한 경우에, 균일 페이스트를 이용한 땜납 접합층(11, 12)에 보이드가 거의 발생하지 않는 것으로 확인되었다.
다음으로, 혼합 페이스트의 용융 메커니즘을 설명한다. 도 10은, 도 1의 땜납 접합층을 형성하기 위한 혼합 페이스트의 용융시의 상태를 모식적으로 나타내는 설명도이다. 도 10(a)에는 혼합 페이스트의 열처리 전의 상태를 나타내고, 도 10(b)에는 혼합 페이스트의 열처리시의 상태를 나타낸다. 도 10(a)에 나타내는 바와 같이, 혼합 페이스트에는, 제 1 분말(70-1)과 제 2 분말(70-2)이 소정의 중량비로 분리된 상태로 포함된다. 제 1 분말(70-1)은, Sb를 포함하는 분말로서, 예컨대 Sb가 고용된 Sn 결정립(71-1)이 매트릭스로 분산된 구성을 갖는다. 부호 71-2는, 고용한계를 초과한 Sb가, Sn 결정립(71-1) 중의 Sn의 일부와 함께 석출된 SnSb 화합물이다. 제 2 분말(70-2)은, Sb를 포함하지 않는 분말로서, 예컨대 매트릭스로 분산된 Sn 결정립(72-1)끼리의 결정 입계에, Sn 결정립(72-1)보다 입경이 작은 미세 알갱이 형상 내지 기둥 형상 등의 복수의 Ag3Sn 화합물(72-2)이 석출된 구성을 갖는다.
상기 혼합 페이스트에 땜납 접합층(11, 12)을 형성하기 위한 열처리를 행한 경우, 도 10(b)에 나타내는 바와 같이, 열처리의 온도가 예컨대 221℃ 정도의 온도에 도달했을 때에 Sb 농도가 낮은 부분, 즉 융점이 높은 Sb를 포함하지 않는 제 2 분말(70-2)이 먼저 용융되어 액화된다. 즉, 제 2 분말(70-2) 전체가 액화되어, 혼합 페이스트의 일부가 액화된 상태가 된다. 또, 먼저 용융된 제 2 분말(70-2)은 제 1 분말(70-1) 중에 확산되어(미도시), 혼합 페이스트 전체가 균일 페이스트보다 단시간에 액화된다. 이와 같이, Sb를 포함하지 않음에 따라 융점이 낮은 제 2 분말(70-2)에 의해 혼합 페이스트 전체의 겉보기상의 융점이 내려간다. 또, 혼합 페이스트에 있어서는, 균일 페이스트를 이용하는 경우보다 단시간에 액화됨에 따라 습윤성이 향상되기 때문에, 균일 페이스트를 이용하는 경우보다 보이드의 발생을 억제할 수가 있다. 예컨대, 로 내부 온도를 260℃(반도체 칩을 재치하는 가열판의 온도를 235℃)로 하고 질소 분위기에 있어서 110초 정도의 열처리를 행한 경우, 균일 페이스트를 이용한 땜납 접합층(11, 12)의 거의 전체에 보이드가 발생하였으나, 혼합 페이스트를 이용한 땜납 접합층(11, 12)에는 보이드가 거의 발생하지 않는 것으로 확인되었다.
상술한 땜납 접합층(11, 12)을 파워 사이클 신뢰성 시험에 의해 검증하였다. 우선, 균일 페이스트를 이용한 땜납 접합층(11, 12)을 형성한 경우의 파워 사이클 신뢰성 시험 결과에 대해 설명한다. 예컨대, 89Sn8Sb3Ag 땜납재(Sn을 89.0 중량%, Sb를 8.0 중량%, 및 Ag를 3.0 중량% 포함하는 땜납재：융점 약 253℃)로 이루어지는 균일 페이스트(즉 89Sn8Sb3Ag 합금의 분말을 포함하는 균일 페이스트, 이하, 땜납재로 이루어지는 균일 페이스트라 함)를 이용한 땜납 접합에 의해, 두께 100㎛의 땜납 접합층(11, 12)을 형성하고, 상기 땜납 접합층(11, 12)의 파워 사이클 신뢰성 시험시의 상태를 관찰하였다. 그 결과를 도 3A에 나타낸다(이하, 실시예 1이라 함). 또한, 실시예 1의 열처리의 온도는 270℃이며, 유지 시간은 5분간, 강온 속도는 10℃／초로 하였다. 또, 84Sn13Sb3Ag 땜납재(Sn을 84.0 중량%, Sb를 13.0 중량%, 및 Ag를 3.0 중량% 포함하는 땜납재：융점 약 290℃)로 이루어지는 균일 페이스트를 이용한 땜납 접합에 의해 땜납 접합층(11, 12)을 형성하고, 상기 땜납 접합층(11, 12)의 파워 사이클 신뢰성 시험시의 상태를 관찰하였다. 그 결과를 도 3B에 나타낸다(이하, 실시예 3이라 함). 실시예 3의 열처리의 온도는 320℃이고, 유지 시간은 5분간, 강온 속도는 10℃／초로 하였다. 비교예 1로서, 종래의 87Sn13Sb 땜납재(Sn을 87.0 중량% 및 Sb를 13.0 중량% 포함하는 땜납재：융점 약 300℃)로 이루어지는 균일 페이스트를 이용한 땜납 접합에 의해 땜납 접합층을 형성하고, 이 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 관찰하였다. 그 결과를 도 4A에 나타낸다. 비교예 1의 열처리의 온도는 320℃, 유지 시간은 5분간, 강온 속도는 10℃／초로 하였다. 도 3A는, 실시예 1에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다. 도 3B는, 실시예 3에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다. 도 4A는, 비교예 1의 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다. 도 3A, 3B, 4A는, 반도체 칩 표면측으로부터 관찰한 SEM 화상이다(도 4B, 11, 12도 마찬가지임).
도 3A에 나타내는 바와 같이, 실시예 1의 땜납 접합층(30-1)에는, Sb가 고용된 복수의 Sn 결정립(31)이 매트릭스로서 분산되어, Sn 결정립(31)(제 1 결정부)끼리의 결정 입계에 Sn 결정립(31; 평균 입경 약 30㎛)을 둘러싸도록, 0.5㎛ 이하의 입경을 갖는 미세 알갱이 형상의 단단한 Ag3Sn 화합물(32-1)(제 2 결정부의 제 1 금속간 화합물)이 석출되는 것으로 확인되었다. 또, 1개 이상의 Sn 결정립(31)이 고용한계를 초과한 Sb와 반응하여 SnSb 화합물(33)(제 3 결정부)이 되며, 또, 땜납 접합층(30-1)과 Cu 부재(30-2)간의 접합 계면 부근에 Cu6Sn5 화합물(32-2)(제 2 결정부의 제 2 금속간 화합물)이 석출되는 것으로 확인되었다. 이는, 땜납 접합시(270℃의 온도에서 5분간 정도의 열처리 등)에 형성된 것이며, 이로써, 제 2 결정부의 제 1 금속간 화합물과 제 2 금속간 화합물이 하나 혹은 복수의 제 1 결정부를 둘러싸도록 형성된다. 또, 제 2 결정부의 일부는 파워 사이클에 의한 열 부하(1 사이클 중의 온도가 실온으로부터 175℃까지 변화)를 거침으로써 형성된 것이다. 그리고, 또 파워 사이클에 의한 열 부하를 받은 후에도, Sn 결정립(31)의 입경은 조대화되지 않으며, 또한 Ag3Sn 화합물(32-1), Cu6Sn5 화합물(32-2) 및 SnSb 화합물(33)에 의한 Sn 결정립(31)끼리의 결정 입계의 석출강화기구는 붕괴되지 않아, 크랙의 발생이 없는 것으로 확인되었다. 또한, 제 2 결정부의 제 2 금속간 화합물은, 1 사이클 중의 온도가 실온으로부터, 150℃ 이상 250℃ 이하의 범위 내의 온도까지 변화하는 파워 사이클에 의한 열 부하에 있어서도 마찬가지로 발생한다. 또, 도 3B에 나타내는 바와 같이, 실시예 3에 있어서도, 실시예 1과 마찬가지로, Sn 결정립(31), Ag3Sn 화합물(32-1) 및 SnSb 화합물(33)이 석출되는 것으로 확인되었다. 한편, 비교예 1의 땜납 접합층(40)에서는, 제 2 결정부가 없기 때문에, 열 응력에 의해 땜납이 변형됨에 따라, Sn 결정립(41)끼리의 결정 입계에 크랙(44)이 생기는 것으로 확인되었다(도 4A).
다음으로, 혼합 페이스트를 이용한 땜납 접합층(11, 12)을 형성한 경우의 파워 사이클 신뢰성 시험 결과에 대해 설명한다. 혼합 페이스트를 이용한 땜납 접합에 의해 땜납 접합층(11, 12)을 형성하고, 이 땜납 접합층(11, 12)의 파워 사이클 신뢰성 시험시의 상태를 관찰하였다. 그 결과를 도 11, 12에 나타낸다(이하, 실시예 4, 5라 함). 도 11은, 실시예 4에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다. 도 12는, 실시예 5에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다. 도 11, 12에는, 각각, 열처리 온도를 260℃로 하고 질소 분위기에 있어서 300초(5분)간 정도의 열처리를 행한 경우의 실시예 4, 5를 나타낸다. 또, 열처리 온도를 230℃(최대 232℃)로 하고, 질소 분위기에 있어서 300초(5분)간 정도의 열처리를 행한 경우의 실시예 4, 5를 각각 도 13, 14에 나타낸다. 또한, 강온 속도는 10℃／초로 행하였다. 도 13은, 실시예 4에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 다른 상태를 나타내는 단면도이다. 도 14는, 실시예 5에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 다른 상태를 나타내는 단면도이다.
실시예 4는, 70Sn30Sb 합금(Sn을 70.0 중량% 및 Sb를 30.0 중량% 포함하는 합금)의 제 1 분말과, 96Sn4Ag 합금(Sn을 96.0 중량% 및 Ag를 4.0 중량% 포함하는 합금)의 제 2 분말을 혼합하여 이루어지는 혼합 페이스트를 이용한 땜납 접합에 의해 땜납 접합층을 형성하였다. 실시예 4에 있어서, 제 1 분말과 제 2 분말의 중량비는 1：2.8이다. 실시예 5는, 70Sn30Sb 합금(Sn을 70.0 중량% 및 Sb를 30.0 중량% 포함하는 합금)의 제 1 분말과, 96Sn4Ag 합금(Sn을 96.0 중량% 및 Ag를 4.0 중량% 포함하는 합금)의 제 2 분말을 혼합하여 이루어지는 혼합 페이스트를 이용한 땜납 접합에 의해 땜납 접합층을 형성하였다. 실시예 5에 있어서, 제 1 분말과 제 2 분말간의 중량비는 1：1이다. 또, X선 광전자 분광법(XPS：X-ray Photoelectron Spectroscopy)에 의해, 실시예 4, 5에 있어서도, 실시예 1과 마찬가지로, 제 3 결정부(SnSb 화합물)가 형성되어 있음이 확인되었다. 도 11, 12에는, 제 1, 3 결정부를 묶어 부호 81로 나타낸다. 또, 비교로서, 열처리 온도를 230℃(최대 232℃)로 하고, 질소 분위기에 있어서 300초(5분)간 정도의 열처리를 행한 경우의 실시예 1을 도 15에 나타낸다. 도 15는, 실시예 1에 따른 땜납 접합층의 파워 사이클 신뢰성 시험시의 다른 상태를 나타내는 단면도이다.
도 11, 12에 나타내는 결과로부터, 혼합 페이스트를 이용한 땜납 접합에 의한 실시예 4, 5에 있어서도, 89Sn8Sb3Ag 땜납재로 이루어지는 균일 페이스트를 이용한 땜납 접합에 의한 실시예 1과 마찬가지로(도 3A), 제 1 결정부(제 3 결정부를 포함함; 81) 및 제 2 결정부(82)가 형성되는 것이 확인되었다. 즉, 혼합 페이스트를 이용하여 땜납 접합층(11, 12)을 형성한 경우에 있어서도, 균일 페이스트를 이용하여 땜납 접합층(11, 12)을 형성한 경우와 마찬가지로, 땜납 접합층(11, 12)을, 제 1 결정부(제 3 결정부를 포함함; 81) 및 제 2 결정부(82)가 실질적으로 규칙적으로 배열된 균일한 금속 조직으로 할 수 있음이 확인되었다. 또, 실시예 4, 5에 있어서는, 실시예 1보다 제 1 결정부(제 3 결정부를 포함함; 81) 및 제 2 결정부(82) 모두 더 미세화되고, 또한 균일한 금속 조직으로 할 수 있음이 확인되었다. 즉, 혼합 페이스트를 이용함으로써, 균일 페이스트를 이용하는 경우보다, 제 3 결정부가 응집되어 제 1, 3 결정부가 조대화되는 것을 억제할 수가 있다. 그 이유는, 다음과 같다.
도 13, 14에 나타내는 바와 같이, 혼합 페이스트를 이용한 실시예 4, 5에 있어서는, 230℃ 정도에서 용융되어 있음이 확인되었다. 한편, 도 15에 나타내는 바와 같이, 균일 페이스트를 이용한 실시예 1에 있어서는, 반도체 칩을 재치하는 가열판의 온도가 230℃ 정도에서는 용융되지 않는 것이 확인되었다. 또, 도시를 생략하지만, 균일 페이스트를 이용한 실시예 1에 있어서는, 반도체 칩을 재치하는 가열판의 온도가 260℃ 정도라 하더라도 완전하게 용융되지 않고, 보이드가 발생하는 것으로 확인되었다. 혼합 페이스트를 이용한 실시예 4, 5가 균일 페이스트를 이용한 실시예 1보다 단시간에 용융되는 것은, 혼합 페이스트 중의, Sb를 포함하지 않는 제 2 분말이 먼저 용융되어, Sb를 포함하는 제 1 분말 내에 확산되기 때문인 것으로 추측된다. 그리고, 실시예 4, 5에 있어서, 이와 같이, 혼합 페이스트의 액화가 단시간에 진행됨에 따라, 제 1 결정부(제 3 결정부를 포함함; 81) 및 제 2 결정부(82)의 미세화가 진행되는 것으로 추측된다.
다음으로, 땜납 접합층(11, 12) 중의 Sb 함유량에 대해 설명한다. 도 5는, 반도체 장치의 Sb 함유량과 파워 사이클 신뢰성 내량(耐量)의 관계를 나타내는 특성도이다. Sn을 (100-x-y) 중량%, Sb를 x중량%, 및 Ag를 y중량% 포함하는 (100-x-y) SnxSbyAg 땜납재에 의한 땜납 접합층(11, 12)에 대해, 상기 실시예 1(89Sn8Sb3Ag 땜납재로 이루어지는 균일 페이스트에 의한 땜납 접합층) 및 상기 비교예 1(87Sn13Sb 땜납재로 이루어지는 균일 페이스트에 의한 땜납 접합층) 및 상기 실시예 3(84Sn13Sb3Ag 땜납재로 이루어지는 균일 페이스트에 의한 땜납 접합층) 외에, 실시예 2 및 비교예 2의 시료를 제작하여 파워 사이클 신뢰성 내량을 측정한 결과를 도 5에 나타낸다. 비교예 2는, 97Sn3Ag 땜납재(Sn을 97.0 중량% 및 Ag를 3.0 중량% 포함하는 땜납재)로 이루어지는 균일 페이스트를 이용한 땜납 접합에 의해 땜납 접합층을 형성하였다. 비교예 2의 열처리의 온도는 280℃이고, 유지 시간은 5분간, 강온 속도는 10℃／초로 하였다. 실시예 2는, 90Sn8Sb2Ag 땜납재(Sn을 90.0 중량%, Sb를 8.0 중량%, 및 Ag를 2.0 중량% 포함하는 땜납재)로 이루어지는 균일 페이스트를 이용한 땜납 접합에 의해 땜납 접합층을 형성하였다. 실시예 2의 열처리의 온도는 270℃이고, 유지 시간은 5분간, 강온 속도는 10℃／초로 하였다.
Sn을 97 중량% 및 Ag를 3 중량% 포함하는 시료, 즉 Sb 함유량을 0 중량%로 하고, Ag 함유량을 3 중량%로 한 ■ 표시(파워 사이클 신뢰성 내량=100%)는, 종래의 Sn-Ag계 땜납 접합층을 나타내고 있다(비교예 2). 상기 비교예 2를 기준으로하여 도 5의 종축(縱軸)에 나타내는 파워 사이클 신뢰성 내량(%)이 산출되어 있다. 도 5의 횡축(橫軸)에는 Sb 함유량(중량%)을 나타낸다. 또, 도 5의 기준선(51)은 땜납재의 융점 260℃ 부근을 나타내고 있으며, 기준선(51)보다 좌측으로 나아갈수록 저융점이고, 기준선(51)보다 우측으로 나아갈수록 고융점임을 나타내고 있다. 도 4B에, 비교예 2의 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도를 나타낸다. 도 4B는, 비교예 2의 땜납 접합층의 파워 사이클 신뢰성 시험시의 상태를 나타내는 단면도이다.
또, 이들 실시예 1~3의 조성은, 조성 분석의 결과, 다음과 같았다. 제 1 결정부는, Sn원자：Sb원자=1：p(0＜p≤0.1)이고, 제 2 결정부의 제 1 금속간 화합물(제 1 부분)은, Ag3Sn(Sn원자：Ag원자=1：3) 화합물이나 Ag4Sn(Sn원자：Ag원자=1：4) 화합물 등이며, Sn원자：Ag원자=1：q(2≤q≤5)의 범위였다. 또, 제 2 결정부의 제 2 금속간 화합물(제 2 부분)은, Cu6Sn5(Sn원자：Cu원자=5：6) 화합물이나 Cu3Sn(Sn원자：Cu원자=1：3) 화합물 등이 주(主)를 이루며, Sn원자：Cu원자=1：r(0.4≤r≤4)의 범위였다. 제 3 결정부는, SnSb(Sn원자：Sb원자=1：1) 화합물이나 Sb2Sn3(Sn원자：Sb원자=3：2) 화합물이며, Sn원자：Sb원자=1：s(0.8≤s≤1.6)의 범위였다. 그리고, 제 2 결정부의 평균 입경은, 제 1 결정부의 평균 입경보다 작은 것이 단면 SEM 관찰에 의해 관찰되었다.
도 5에 나타내는 결과로부터, 실시예 1~3에 있어서는, Sb 함유량을 0 중량%보다 많게 함으로써 비교예 2보다 파워 사이클 신뢰성 내량을 향상시킬 수 있음이 확인되었다. 또, Sb 함유량이 증가할수록 파워 사이클 신뢰성 내량을 향상시킬 수 있음이 확인되었다. 구체적으로는, 250℃(실시예 1, 2를 제작하기 위한 땜납재의 융점) 부근에 있어서 비교예 2의 2배 정도의 파워 사이클 신뢰성 내량이 얻어지며, 290℃(실시예 3을 제작하기 위한 땜납재의 융점) 부근에 있어서 비교예 2의 2배보다 큰 파워 사이클 신뢰성 내량이 얻어짐이 확인되었다. 이들 실시예 1~3에 있어서는, 도 3A, 3B에 나타내는 바와 같이, 크랙 등은 확인되지 않았다. 따라서, 본원 발명에 따른 반도체 장치는, 175℃ 정도의 환경하에서 사용되며 높은 신뢰성이 요구되는 예컨대 자동차에 탑재되는 반도체 장치나 신 에너지 용도의 반도체 장치에도 충분히 대응 가능하다는 것이 확인되었다. 한편, 비교예 2의 경우, 도 4B에 나타내는 바와 같이, Sb가 들어 있지 않은 종래의 Sn-Ag계 땜납재료와 마찬가지로, 땜납 접합층(40)에 있어서 AgSn 화합물(42)의 입경이 5㎛ 정도로 조대화되고, 크랙(44)이 발생하는 것으로 확인되었다. 이것이 원인이 되어, 파워 사이클 신뢰성 내량이 떨어지는 것으로 생각된다. 또, Sb 함유량이 15 중량%보다 많은 경우(도 5의 부호 52로 나타내는 점선보다 우측으로 나아간 경우), 땜납재의 융점이 지나치게 상승하거나, 땜납 젖음성이 저하되는 것이 확인되었다. 이 때문에, 땜납 접합층(11, 12) 중의 Sb 함유량은 0 중량%보다 많고 15 중량% 이하인 것이 바람직하다.
다음으로, 땜납 접합층(11, 12) 중의 Ag 함유량에 대해 설명한다. 도 6은, 반도체 장치의 Ag 함유량과 파워 사이클 신뢰성 내량의 관계를 나타내는 특성도이다. Sn을 (100-x-y) 중량%, Sb를 x중량%, 및 Ag를 y중량% 포함하는 (100-x-y) SnxSbyAg 땜납재에 의한 땜납 접합층(11, 12)에 대해, 파워 사이클 신뢰성 내량을 측정한 결과를 도 6에 나타낸다.
Sn을 97 중량% 및 Ag를 3 중량% 포함하는 시료, 즉 Sb 함유량을 0 중량%로 하고, Ag 함유량을 3 중량%로 한 ▲ 표시(파워 사이클 신뢰성 내량=100%)는, 상술한 비교예 2이다. 이 비교예 2를 기준으로 하여 도 6의 종축에 나타내는 파워 사이클 신뢰성 내량(%)이 산출되어 있다. 도 6의 횡축에는 Ag 함유량(중량%)을 나타낸다. 또, Sn을 87 중량% 및 Sb를 13 중량% 포함하는 시료, 즉 Sb 함유량을 13 중량%로 하고, Ag 함유량을 0 중량%로 한 ■ 표시(파워 사이클 신뢰성 내량=150% 정도)는, 종래의 Sn-Sb계 땜납 접합층을 나타내고 있다(비교예 1).
도 6에 나타내는 결과로부터, Sb 함유량이 0 중량%보다 많고, 또한, Ag 함유량을 0 중량%보다 많게 함으로써, 비교예 1, 2보다 파워 사이클 신뢰성 내량을 향상시킬 수 있음이 확인되었다. 또, Ag 함유량이 증가할수록 파워 사이클 신뢰성 내량을 향상시킬 수 있음이 확인되었다. 또한, Ag 함유량이 3 중량%보다 많은 경우(부호 53으로 나타내는 점선보다 우측으로 나아간 경우), 납땜성이 저하되거나, 재료 비용이 상승하는 것이 확인되었다. 이 때문에, 땜납 접합층(11, 12) 중의 Ag 함유량은 0 중량%보다 많고 3 중량% 이하인 것이 바람직하다.
이상, 설명한 바와 같이, 실시형태(실시예 2)에 의하면, 실질적으로 규칙적으로 배열되고 균일한 금속 조직을 이루는, Sb가 고용된 제 1 결정부(Sn 결정립)와, 매트릭스로서 분산된 제 1 결정부끼리의 결정 입계에 석출된 복수의 제 2 결정부에 의해 땜납 접합층이 구성되어 강화되어 있다. 제 2 결정부의 평균 입경은, 제 1 결정부의 평균 입경보다 작으며, 제 1 결정부의 평균 입경은 30㎛이고, 제 2 결정부의 평균 입경은 0.8㎛였다. 구체적으로는, 제 1 결정부에 고용된 Sb에 의해 제 1 결정부 전체가 고용강화되어 있기 때문에, 파워 사이클 등의 열 부하에 의한 제 1 결정부의 조대화를 억제할 수 있다. 또, 제 1 결정부보다 단단한 미세 알갱이 형상의 제 2 결정부인 제 1 금속간 화합물(Sn 및 Ag를 포함하는 화합물)에 의해, 매트릭스 형상으로 분산된 제 1 결정부끼리의 결정 입계가 강화되어, 제 1 결정부의 결정이 변형되기 어렵다. 이로써, 종래의 Sn-Ag계 땜납 접합층이나 Sn-Sb계 땜납 접합층보다 입내 크랙 및 입계 크랙의 진전을 억제할 수 있어, 파워 사이클 신뢰성을 향상시킬 수가 있다.
또, 실시형태(실시예 1, 3)에 의하면, 제 1 결정부의 일부가 고용 한계를 초과한 Sb와 반응하여 제 3 결정부를 구성하고 있음에 따라, 땜납 접합층에 응력에 의한 변형이 생기기 어렵기 때문에, 제 1 결정부의 결정을 더 변형되기 어렵게 할 수가 있다. 또한, 제 3 결정부는 제 1 결정부보다 단단하기 때문에, 입내 크랙의 진전을 더 억제할 수가 있다. 이로써, 파워 사이클 신뢰성 내량을 더 향상시킬 수가 있다. 또, 실시형태에 의하면, 제 2 결정부가 땜납과 Cu 부재간의 접합시 및 파워 사이클에 의한 열 부하에 의해 형성되는 제 2 금속간 화합물(Sn 및 Cu를 포함하는 화합물)을 갖는 것이어도 무방하며, 제 2 결정부로서 제 1 금속간 화합물(제 1 부분)에 추가하여, 제 2 금속간 화합물(제 2 부분)을 더 포함함으로써, 매트릭스로서 분산된 제 1 결정부끼리의 결정 입계가 더 강화된다. 이로써, 종래의 Sn-Ag계 땜납 접합층이나 Sn-Sb계 땜납 접합층보다 입계 크랙의 진전을 더 억제할 수 있다. 따라서, 파워 사이클 신뢰성 내량을 더 향상시킬 수가 있다.
또, 실시형태에 의하면, Ag를 고농도로 첨가하는 일 없이, 제 1, 2 결정부 또는 제 3 결정부를 소정의 입경 및 조성으로 형성함으로써 땜납 접합층의 융점을 300℃보다 낮은 온도, 예컨대 260℃ 이하(예컨대 230℃ 정도)의 온도로 할 수 있다. 즉, 이로써, 300℃ 이상의 온도에서의 납땜 프로세스가 필요했던 종래의 Sn-Sb계 등 땜납 접합층 이상의 파워 사이클 신뢰성 내량을, 300℃보다 낮은 온도에서의 납땜 프로세스에 의해 얻을 수가 있다. 300℃보다 낮은 온도에서의 납땜 프로세스가 가능하기 때문에, 반도체 장치에 가해지는 열 부하를 저감시킬 수 있어, 종래보다 열 부하에 의한 악영향이 적은 신뢰성이 높은 반도체 장치를 제공할 수가 있다. 또, 실시형태에 의하면, Sb를 포함하는 제 1 분말과 Sb를 포함하지 않는 제 2 분말을 혼합하여 이루어지는 혼합 페이스트를 이용한 땜납 접합층을 형성함으로써, 1개의 합금의 분말로 이루어지는 균일 페이스트를 이용하여 땜납 접합층을 형성하는 경우보다, 땜납 접합층을 제 1~3 결정부가 더욱 실질적으로 규칙적으로 배열된 균일한 금속 조직으로 할 수가 있다. 그리고, 파워 사이클 신뢰성 내량은, 실시예 4는 230(%)이며, 실시예 5는 240(%)이었다. 이와 같이, 제 1~3 결정부가 실질적으로 규칙적으로 배열된 균일한 금속 조직이 되고, 제 1, 제 2 결정부가 미세화됨에 따라 파워 사이클 신뢰성을 향상시킬 수가 있다.
이상에 있어서 본 발명은, 상술한 실시형태로 한정되지 않으며, 본 발명의 취지를 벗어나지 않는 범위에서 다양하게 변경 가능하다. 예컨대, 반도체 장치가 복수의 땜납 접합층을 구비하는 경우, 이들 땜납 접합층은 상술한 구성의 범위 내이면 모두 동일 조성을 가지고 있어도 무방하며, 다른 조성을 가지고 있어도 무방하다.
[산업상의 이용 가능성]
이상과 같이, 본 발명에 따른 반도체 장치 및 반도체 장치의 제조방법은, 땜납 접합층을 통해 반도체 칩이나 회로 패턴 등의 각 부재를 접합한 패키지 구조의 반도체 장치에 유용하다.
1; 반도체 칩
2; 절연 기판
3; 절연층
4; 회로 패턴(금속박)
5; 이면 동박(裏銅箔)
6; 동(銅) 베이스
11, 12; 땜납 접합층
21; 제 1 결정부(Sb가 고용된 Sn 결정립)
22; 제 2 결정부
22-1; 제 1 금속간 화합물(Sn 및 Ag를 포함하는 화합물)
22-2; 제 2 금속간 화합물(Sn 및 Cu를 포함하는 화합물)
23; 제 3 결정부(제 1 결정부와 제 1 결정부에 대한 고용한계를 초과한 Sb가 반응하여 이루어지는 Sn 결정립)

Claims (12)

  1. 땜납 접합층에 의해 1세트(組)의 구성부의 사이가 접합된 반도체 장치로서,
    상기 땜납 접합층은,
    주석(錫) 원자：안티몬 원자=1：p(0＜p≤0.1)의 비율로 주석과 안티몬을 포함하는 제 1 결정부(結晶部)와,
    주석 원자：은 원자=1：q(2≤q≤5)의 비율로 주석과 은을 포함하는 제 1 부분, 및, 주석 원자：동(銅) 원자=1：r(0.4≤r≤4)의 비율로 주석과 동을 포함하는 제 2 부분 중 적어도 일방(一方)을 갖는 제 2 결정부로 이루어지며,
    상기 제 2 결정부의 평균 입경(粒徑)은, 상기 제 1 결정부의 평균 입경보다 작고,
    상기 땜납 접합층은, 주석 원자：안티몬 원자=1：s(0.8≤s≤1.6)의 비율로 주석과 안티몬을 포함하는 제 3 결정부를 갖는 것을 특징으로 하는 반도체 장치.
  2. 땜납 접합층에 의해 1세트의 구성부의 사이가 접합된 반도체 장치로서,
    상기 땜납 접합층은,
    주석 원자：안티몬 원자=1：p(0＜p≤0.1)의 비율로 주석과 안티몬을 포함하는 제 1 결정부와,
    주석 원자：은 원자=1：q(2≤q≤5)의 비율로 주석과 은을 포함하는 제 1 부분, 및, 주석 원자：동 원자=1：r(0.4≤r≤4)의 비율로 주석과 동을 포함하는 제 2 부분 중 적어도 일방을 갖는 제 2 결정부로 이루어지며,
    상기 제 2 결정부의 평균 입경은, 상기 제 1 결정부의 평균 입경보다 작고,
    상기 제 1 결정부는, 안티몬이 고용(固溶)된 주석 결정립(結晶粒)인 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 제 1 결정부는, 안티몬이 고용된 주석 결정립이며,
    상기 제 3 결정부는, 상기 제 1 결정부와 해당 제 1 결정부에 대한 고용한계를 초과한 안티몬이 반응하여 이루어지는 결정립인 것을 특징으로 하는 반도체 장치.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제 2 결정부는, 상기 제 1 결정부간의 결정 입계에 석출(析出)되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제 1 부분의 평균 입경은 1㎛ 이하인 것을 특징으로 하는 반도체 장치.
  6. 땜납 접합층에 의해 1세트의 구성부의 사이가 접합된 반도체 장치로서,
    상기 땜납 접합층은,
    주석 원자：안티몬 원자=1：p(0＜p≤0.1)의 비율로 주석과 안티몬을 포함하는 제 1 결정부와,
    주석 원자：은 원자=1：q(2≤q≤5)의 비율로 주석과 은을 포함하는 제 1 부분, 및, 주석 원자：동 원자=1：r(0.4≤r≤4)의 비율로 주석과 동을 포함하는 제 2 부분 중 적어도 일방을 갖는 제 2 결정부로 이루어지며,
    상기 제 2 결정부의 평균 입경은, 상기 제 1 결정부의 평균 입경보다 작고,
    상기 제 2 결정부는, 상기 제 1 결정부간의 결정 입계에 석출되어 있는 것을 특징으로 하는 반도체 장치.
  7. 땜납 접합층에 의해 1세트의 구성부의 사이가 접합된 반도체 장치로서,
    상기 땜납 접합층은,
    주석 원자：안티몬 원자=1：p(0＜p≤0.1)의 비율로 주석과 안티몬을 포함하는 제 1 결정부와,
    주석 원자：은 원자=1：q(2≤q≤5)의 비율로 주석과 은을 포함하는 제 1 부분, 및, 주석 원자：동 원자=1：r(0.4≤r≤4)의 비율로 주석과 동을 포함하는 제 2 부분 중 적어도 일방을 갖는 제 2 결정부로 이루어지며,
    상기 제 2 결정부의 평균 입경은, 상기 제 1 결정부의 평균 입경보다 작고,
    상기 제 1 부분의 평균 입경은 1㎛ 이하인 것을 특징으로 하는 반도체 장치.
  8. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 땜납 접합층의 융점은 260℃ 이하인 것을 특징으로 하는 반도체 장치.
  9. 땜납 접합층에 의해 1세트의 구성부의 사이가 접합된 반도체 장치의 제조방법으로서,
    안티몬을 포함하는 합금 분말과 안티몬을 포함하지 않는 합금 분말의 혼합을 포함하는 땜납 페이스트를 상기 구성부의 일방의 위에 도포하는 공정과,
    열처리에 의해 상기 땜납 페이스트를 고화(固化)하여 상기 땜납 접합층을 형성하고, 상기 땜납 접합층에 의해 상기 구성부끼리를 접합하는 공정을 포함하며,
    상기 땜납 접합층은,
    주석 원자：안티몬 원자=1：p(0＜p≤0.1)의 비율로 주석과 안티몬을 포함하는 제 1 결정부와,
    주석 원자：은원자=1：q(2≤q≤5)의 비율로 주석과 은을 포함하는 제 1 부분, 및, 주석 원자：동원자=1：r(0.4≤r≤4)의 비율로 주석과 동을 포함하는 제 2 부분 중 적어도 일방을 갖는 제 2 결정부로 이루어지며,
    상기 제 2 결정부의 평균 입경은, 상기 제 1 결정부의 평균 입경보다 작고,
    상기 땜납 접합층은, 주석 원자：안티몬 원자=1：s(0.8≤s≤1.6)의 비율로 주석과 안티몬을 포함하는 제 3 결정부를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 땜납 접합층에 의해 1세트의 구성부의 사이가 접합된 반도체 장치의 제조방법으로서,
    안티몬을 포함하는 합금 분말과 안티몬을 포함하지 않는 합금 분말의 혼합을 포함하는 땜납 페이스트를 상기 구성부의 일방의 위에 도포하는 공정과,
    열처리에 의해 상기 땜납 페이스트를 고화하여 상기 땜납 접합층을 형성하고, 상기 땜납 접합층에 의해 상기 구성부끼리를 접합하는 공정을 포함하며,
    상기 땜납 접합층은,
    주석 원자：안티몬 원자=1：p(0＜p≤0.1)의 비율로 주석과 안티몬을 포함하는 제 1 결정부와,
    주석 원자：은원자=1：q(2≤q≤5)의 비율로 주석과 은을 포함하는 제 1 부분, 및, 주석 원자：동원자=1：r(0.4≤r≤4)의 비율로 주석과 동을 포함하는 제 2 부분 중 적어도 일방을 갖는 제 2 결정부로 이루어지며,
    상기 제 2 결정부의 평균 입경은, 상기 제 1 결정부의 평균 입경보다 작고,
    상기 제 1 결정부는, 안티몬이 고용된 주석 결정립인 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 땜납 접합층에 의해 1세트의 구성부의 사이가 접합된 반도체 장치의 제조방법으로서,
    안티몬을 포함하는 합금 분말과 안티몬을 포함하지 않는 합금 분말의 혼합을 포함하는 땜납 페이스트를 상기 구성부의 일방의 위에 도포하는 공정과,
    열처리에 의해 상기 땜납 페이스트를 고화하여 상기 땜납 접합층을 형성하고, 상기 땜납 접합층에 의해 상기 구성부끼리를 접합하는 공정을 포함하며,
    상기 땜납 접합층은,
    주석 원자：안티몬 원자=1：p(0＜p≤0.1)의 비율로 주석과 안티몬을 포함하는 제 1 결정부와,
    주석 원자：은원자=1：q(2≤q≤5)의 비율로 주석과 은을 포함하는 제 1 부분, 및, 주석 원자：동원자=1：r(0.4≤r≤4)의 비율로 주석과 동을 포함하는 제 2 부분 중 적어도 일방을 갖는 제 2 결정부로 이루어지며,
    상기 제 2 결정부의 평균 입경은, 상기 제 1 결정부의 평균 입경보다 작고,
    상기 제 2 결정부는, 상기 제 1 결정부간의 결정 입계에 석출되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 땜납 접합층에 의해 1세트의 구성부의 사이가 접합된 반도체 장치의 제조방법으로서,
    안티몬을 포함하는 합금 분말과 안티몬을 포함하지 않는 합금 분말의 혼합을 포함하는 땜납 페이스트를 상기 구성부의 일방의 위에 도포하는 공정과,
    열처리에 의해 상기 땜납 페이스트를 고화하여 상기 땜납 접합층을 형성하고, 상기 땜납 접합층에 의해 상기 구성부끼리를 접합하는 공정을 포함하며,
    상기 땜납 접합층은,
    주석 원자：안티몬 원자=1：p(0＜p≤0.1)의 비율로 주석과 안티몬을 포함하는 제 1 결정부와,
    주석 원자：은원자=1：q(2≤q≤5)의 비율로 주석과 은을 포함하는 제 1 부분, 및, 주석 원자：동원자=1：r(0.4≤r≤4)의 비율로 주석과 동을 포함하는 제 2 부분 중 적어도 일방을 갖는 제 2 결정부로 이루어지며,
    상기 제 2 결정부의 평균 입경은, 상기 제 1 결정부의 평균 입경보다 작고,
    상기 제 1 부분의 평균 입경은 1㎛ 이하인 것을 특징으로 하는 반도체 장치의 제조방법.

KR1020157026128A 2013-05-10 2014-05-09 반도체 장치 및 반도체 장치의 제조방법 KR102217782B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-100651 2013-05-10
JP2013100651 2013-05-10
PCT/JP2014/062535 WO2014181883A1 (ja) 2013-05-10 2014-05-09 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20160006667A KR20160006667A (ko) 2016-01-19
KR102217782B1 true KR102217782B1 (ko) 2021-02-18

Family

ID=51867355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157026128A KR102217782B1 (ko) 2013-05-10 2014-05-09 반도체 장치 및 반도체 장치의 제조방법

Country Status (6)

Country Link
US (1) US10157877B2 (ko)
JP (1) JP6128211B2 (ko)
KR (1) KR102217782B1 (ko)
CN (1) CN105103279B (ko)
DE (1) DE112014002345B4 (ko)
WO (1) WO2014181883A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6128211B2 (ja) * 2013-05-10 2017-05-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6288284B2 (ja) * 2014-09-10 2018-03-07 株式会社村田製作所 金属間化合物の生成方法
DE112016000614T5 (de) 2015-09-17 2017-10-19 Fuji Electric Co., Ltd. Lotmaterial für Halbleiterelemente
JP6659950B2 (ja) * 2016-01-15 2020-03-04 富士通株式会社 電子装置及び電子機器
JP2017157582A (ja) * 2016-02-29 2017-09-07 株式会社東芝 半導体装置
JP6355091B1 (ja) * 2017-03-07 2018-07-11 パナソニックＩｐマネジメント株式会社 はんだ合金およびそれを用いた接合構造体
EP3492217B1 (en) * 2017-03-17 2021-03-03 Fuji Electric Co., Ltd. Solder material
JP6355092B1 (ja) 2017-05-11 2018-07-11 パナソニックＩｐマネジメント株式会社 はんだ合金およびそれを用いた接合構造体
WO2019088068A1 (ja) * 2017-10-31 2019-05-09 千住金属工業株式会社 はんだ継手、およびはんだ継手の形成方法
KR102442390B1 (ko) * 2018-10-11 2022-09-14 삼성전기주식회사 전자 부품
CN115259220A (zh) * 2022-07-25 2022-11-01 云南锡业锡化工材料有限责任公司 一种三锡酸二锑的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004154845A (ja) * 2002-11-08 2004-06-03 Hitachi Ltd 電子装置接続用はんだとはんだボール及びそれを用いた電子装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS469296Y1 (ko) 1966-12-29 1971-04-02
US4170472A (en) 1977-04-19 1979-10-09 Motorola, Inc. Solder system
JPS61269998A (ja) 1985-05-24 1986-11-29 Mitsubishi Metal Corp Ｓｎ合金はんだ箔材の製造法
US4670217A (en) 1985-07-26 1987-06-02 J. W. Harris Company Solder composition
JP2807008B2 (ja) * 1989-12-29 1998-09-30 田中電子工業株式会社 熱疲労特性に優れたＰｂ合金ろう
US5405577A (en) 1993-04-29 1995-04-11 Seelig; Karl F. Lead-free and bismuth-free tin alloy solder composition
US5352407A (en) 1993-04-29 1994-10-04 Seelig Karl F Lead-free bismuth free tin alloy solder composition
US5393489A (en) 1993-06-16 1995-02-28 International Business Machines Corporation High temperature, lead-free, tin based solder composition
JPH07284983A (ja) 1994-04-20 1995-10-31 Tanaka Denshi Kogyo Kk 半田材料及びその製造方法
JPH081372A (ja) 1994-06-10 1996-01-09 Tanaka Denshi Kogyo Kk 複合半田材料及びその製造方法
JPH0970687A (ja) 1995-07-04 1997-03-18 Toyota Central Res & Dev Lab Inc 無鉛はんだ合金
JP3673021B2 (ja) 1996-06-12 2005-07-20 内橋エステック株式会社 電子部品実装用無鉛はんだ
JP3353662B2 (ja) 1997-08-07 2002-12-03 富士電機株式会社 はんだ合金
JP3353640B2 (ja) 1997-04-16 2002-12-03 富士電機株式会社 はんだ合金
IL132555A0 (en) 1997-04-22 2001-03-19 Ecosolder Internat Pty Ltd Lead-free solder
JPH11291083A (ja) 1998-04-14 1999-10-26 Murata Mfg Co Ltd 半田合金
JP2002018590A (ja) 2000-07-06 2002-01-22 Nippon Steel Corp ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
JP2001284792A (ja) * 2000-03-30 2001-10-12 Tanaka Electronics Ind Co Ltd 半田材料及びそれを用いた半導体装置の製造方法
JP2001334385A (ja) 2000-05-22 2001-12-04 Hitachi Ltd 電子機器用Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ系はんだ
JP2002076029A (ja) * 2000-08-25 2002-03-15 Hitachi Ltd ろう材とそれを用いた半導体装置および電子装置
JP2003211283A (ja) * 2002-01-22 2003-07-29 Japan Science & Technology Corp 鉛フリーはんだ材料
JP3809806B2 (ja) * 2002-03-29 2006-08-16 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP2003290975A (ja) 2002-04-01 2003-10-14 Fuji Electric Co Ltd はんだ材料
JP2005340268A (ja) 2004-05-24 2005-12-08 Renesas Technology Corp トランジスタパッケージ
JP4471825B2 (ja) 2004-12-09 2010-06-02 日本電波工業株式会社 電子部品、及び電子部品の製造方法
JP4609296B2 (ja) 2005-12-05 2011-01-12 株式会社日立製作所 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
US8968488B2 (en) 2006-07-05 2015-03-03 Fuji Electric Co., Ltd. Cream solder and method of soldering electronic part
DE102006047764A1 (de) 2006-10-06 2008-04-10 W.C. Heraeus Gmbh Bleifreies Weichlot mit verbesserten Eigenschaften bei Temperaturen >150°C
US20100068552A1 (en) * 2008-03-31 2010-03-18 Infineon Technologies Ag Module including a stable solder joint
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011005545A (ja) 2009-05-25 2011-01-13 Hitachi Metals Ltd はんだ合金およびこれを用いたはんだ接合体
CN101988165B (zh) * 2009-07-31 2014-06-18 中国科学院金属研究所 一种抗高温氧化的无铅搪锡合金
WO2011027659A1 (ja) 2009-09-03 2011-03-10 株式会社村田製作所 ソルダペースト、それを用いた接合方法、および接合構造
ES2702983T3 (es) * 2010-06-01 2019-03-06 Senju Metal Industry Co Pasta de soldadura sin limpieza y sin plomo
JP4787384B1 (ja) 2010-10-29 2011-10-05 ハリマ化成株式会社 低銀はんだ合金およびはんだペースト組成物
CN101992362A (zh) * 2010-11-30 2011-03-30 广州市铠特电子材料有限公司 一种适宜制粉的具有抗氧化能力的无铅焊料合金
CN102174676A (zh) * 2011-01-27 2011-09-07 天津大学 太阳能电池用锡铟锑系无铅焊料镀锡铜带的制备方法
JP2013033891A (ja) * 2011-08-03 2013-02-14 Hitachi Ltd 半導体装置及びその製造方法
JP6128211B2 (ja) * 2013-05-10 2017-05-17 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004154845A (ja) * 2002-11-08 2004-06-03 Hitachi Ltd 電子装置接続用はんだとはんだボール及びそれを用いた電子装置

Also Published As

Publication number Publication date
JPWO2014181883A1 (ja) 2017-02-23
CN105103279B (zh) 2018-03-23
KR20160006667A (ko) 2016-01-19
DE112014002345T5 (de) 2016-01-21
DE112014002345B4 (de) 2021-02-11
WO2014181883A1 (ja) 2014-11-13
CN105103279A (zh) 2015-11-25
US20160035690A1 (en) 2016-02-04
JP6128211B2 (ja) 2017-05-17
US10157877B2 (en) 2018-12-18

Similar Documents

Publication Publication Date Title
KR102217782B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
KR102207301B1 (ko) 고신뢰성의 무연 납땜 합금
US9735126B2 (en) Solder alloys and arrangements
KR101639220B1 (ko) 납 프리 땜납 합금
JP2019520985A6 (ja) 高信頼性鉛フリーはんだ合金
TW201509582A (zh) 焊球及電子構件
TWI645047B (zh) 焊料合金、焊料球及焊接接頭
US20190076966A1 (en) Lead-Free Solder Alloy
CN114245765A (zh) 无铅且无锑的软钎料合金、焊料球、球栅阵列和钎焊接头
WO2018168858A1 (ja) はんだ材
JP2005503926A (ja) 高温無鉛はんだに適した改良された組成物、方法およびデバイス
US20110108996A1 (en) Joint structure, joining material and method for producing joining material
KR20240013669A (ko) 땜납 합금, 땜납 볼, 땜납 페이스트 및 솔더 조인트
CN115881673A (zh) 层结构、芯片封装体以及它们的形成方法和焊料材料
JP5979083B2 (ja) ＰｂフリーＡｕ−Ｇｅ−Ｓｎ系はんだ合金
CN112951786A (zh) 焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法
KR102460042B1 (ko) 무연 솔더 합금, 솔더볼, 솔더 페이스트, 및 반도체 부품
JP2016093831A (ja) Ｐｂを含まないＭｇ−Ｃｕ系はんだ合金
JP2015139777A (ja) Ａｕ−Ｓｂ系はんだ合金
KR102247498B1 (ko) 솔더 합금, 솔더볼 및 그 제조방법
JP2017035708A (ja) Ｐｂを含まないＳｂ−Ｃｕ系はんだ合金
JP2015139776A (ja) Ａｕ−Ｉｎ系はんだ合金
KR20220091404A (ko) 무연 솔더 합금, 그를 포함하는 솔더 페이스트, 및 그를 포함하는 반도체 부품
JP2016097444A (ja) Ｐｂを含まないＳｂ−Ｉｎ系はんだ合金
JP2005296983A (ja) はんだ合金およびはんだボール

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant