CN112951786A - 焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法 - Google Patents

焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法 Download PDF

Info

Publication number
CN112951786A
CN112951786A CN202011446834.7A CN202011446834A CN112951786A CN 112951786 A CN112951786 A CN 112951786A CN 202011446834 A CN202011446834 A CN 202011446834A CN 112951786 A CN112951786 A CN 112951786A
Authority
CN
China
Prior art keywords
layer
particles
nickel
amount
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011446834.7A
Other languages
English (en)
Inventor
A·海因里希
A·罗特
C·维勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN112951786A publication Critical patent/CN112951786A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/05—Metallic powder characterised by the size or surface area of the particles
    • B22F1/052—Metallic powder characterised by the size or surface area of the particles characterised by a mixture of particles of different sizes or by the particle size distribution
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/062—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools involving the connection or repairing of preformed parts
    • B22F7/064—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools involving the connection or repairing of preformed parts using an intermediate powder layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0227—Rods, wires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3033—Ni as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2301/00—Metallic composition of the powder or its coating
    • B22F2301/15—Nickel or cobalt
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2304/00—Physical aspects of the powder
    • B22F2304/10—Micron size particles, i.e. above 1 micrometer up to 500 micrometer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/04—Making non-ferrous alloys by powder metallurgy
    • C22C1/0433—Nickel- or cobalt-based alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/04—Making non-ferrous alloys by powder metallurgy
    • C22C1/0483—Alloys based on the low melting point metals Zn, Pb, Sn, Cd, In or Ga
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法。提供一种焊料材料。焊料材料可以包括镍和锡，其中镍可以包括第一量的颗粒和第二量的颗粒，其中第一量的颗粒和第二量的颗粒的和是镍的总量或更少，其中第一量的颗粒在镍的总量的5 at%和60 at%之间，其中第二量的颗粒在镍的总量的10 at%和95 at%之间，其中第一量的颗粒的颗粒具有第一大小分布，其中第二量的颗粒的颗粒具有第二大小分布，其中第一量的颗粒的30%至70%具有根据第一大小分布最高数量的颗粒具有的颗粒大小附近约5μm的范围中的颗粒大小，并且其中第二量的颗粒的30%至70%具有根据第二大小分布最高数量的颗粒具有的颗粒大小附近约5μm的范围中的颗粒大小。

Description

焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯 片布置及其形成方法
技术领域
各种实施例一般地涉及焊料材料（solder material）、涉及层结构、涉及芯片封装、涉及形成层结构的方法、涉及形成芯片封装的方法、涉及芯片布置以及涉及形成芯片布置的方法。
背景技术
对于功率应用，如今用基于高铅（Pb）的软焊膏焊接管芯和夹子（clip）。然而，由于对铅的EU范围禁用正在进行（例如，参见RoHS、ELV规则），所以可能需要开发替代的管芯和夹子附接系统以至少与基于高铅含量的焊膏系统一样好。
此外，目前，所谓的第二级安装，其可以指（例如功率）芯片到印刷电路板（PCB）上的安装使用具有大约180℃的熔化温度的共晶（eutectic）PbSn焊料或者具有大约220℃的熔化温度的SAC焊料来完成。这些焊料具有若干劣势，这些劣势可能限制所得到的整个系统的可靠性：由焊料形成的板级互连在给定的熔化温度处在应用期间可能重新熔化，和/或由于相对软的材料而可能易于疲劳，尤其是在升高的温度处，并且共晶PbSn焊料不是无铅的。
目前，对于具有高铅含量的焊料，没有可用的一般替代物。潜在的替代技术方案仅被设计为解决单个应用。它们不适合于通用用途。
例如，由于显著更高的成本和更严格的设计规则/几何限制，AuSn可能通常不用作Pb焊接的替代物。
薄的管芯对于几种潜在的技术方案可能是一种挑战，尤其是对于没有熔化材料的那些技术方案。其他潜在的替代技术方案可能具有太低的熔点，这在第二级焊接期间可能是问题（为此，可能需要270℃的最小熔化温度）。
作为潜在技术方案的具有带有高银含量的填充物的粘合剂与具有高铅含量的焊料相比可能表现出更差的热性能和电性能。
其他高性能技术方案可能不具有成本竞争力。
发明内容
提供一种焊料材料。该焊料材料可以包括镍和锡，其中镍可以包括第一量的颗粒和第二量的颗粒，其中第一量的颗粒和第二量的颗粒的和是镍的总量或更少，其中第一量的颗粒在镍的总量的5 at%和60 at%之间，其中第二量的颗粒在镍的总量的10 at%和95at%之间，其中第一量的颗粒的颗粒具有第一大小分布，其中第二量的颗粒的颗粒具有第二大小分布，其中第一量的颗粒的30%至70%具有根据第一大小分布最高数量的颗粒具有的颗粒大小附近约5μm的范围中的颗粒大小，并且其中第二量的颗粒的30%至70%具有根据第二大小分布最高数量的颗粒具有的颗粒大小附近约5μm的范围中的颗粒大小。
附图说明
在附图中，相同的附图标记贯穿不同的视图通常表示相同的部分。附图不一定是按比例的，代之以，重点通常放在示出本发明的原理上。在以下描述中，参考以下附图描述本发明的各种实施例，在附图中：
图1A至图1C中的每个示出了根据各种实施例的焊料材料的图示，并且图1D作为示意图的序列示出了根据各种实施例的焊料材料在焊接过程期间如何转变；
图2A到图2J中的每个示出了根据各种实施例的层结构的示意性截面图；
图3A和图3B中的每个示出了根据各种实施例的层结构的示意性截面图；
图4A和图4B中的每个示出了根据各种实施例的芯片封装的示意性截面图；
图5A和图5B中的每个示出了根据各种实施例的焊料材料中的第一量的颗粒和第二量的颗粒的颗粒分布；
图6示出了根据各种实施例的形成层结构的方法的流程图；以及
图7示出了根据各种实施例的形成芯片封装的方法的流程图；
图8示出了形成芯片布置的方法的流程图；
图9示出了根据各种实施例的竖直切割层结构的表面的显微镜图像；以及
图10A和10B中的每个示出了根据各种实施例的芯片布置的示意性截面图。
具体实施方式
以下详细描述参考附图，附图以说明的方式示出了可以实践本发明的具体细节和实施例。
词语“示例性”在本文用于意味着“用作示例、实例或说明”。本文描述为“示例性”的任何实施例或设计不一定被解释为相对于其他实施例或设计是优选的或有利的。
关于在侧面或表面“之上”形成的沉积材料所使用的词语“之上”在本文可以用于意味着沉积材料可以“直接地在隐含的侧面或表面上”形成，例如与隐含的侧面或表面直接接触。关于在侧面或表面“之上”形成的沉积材料所使用的词语“之上”在本文可以用于意味着沉积材料可以“间接地在隐含的侧面或表面上”形成，其中一个或多个附加层布置在隐含的侧面或表面与沉积材料之间。
提供了用于设备的本公开的各个方面，并且提供了用于方法的本公开的各个方面。应当理解，设备的基本性质也适用于方法，并且反之亦然。因此，为了简洁起见，可能已经省略了对此类属性的重复描述。
在各种实施例中，提供了一种焊料材料，该焊料材料可以用作具有高铅含量的焊膏系统（也称为“高铅焊料”）的简易（drop-in）替代物。
在各种实施例中，焊料材料可以包括锡和镍或由锡和镍组成。例如焊膏之类的焊料材料的高镍含量可以通过镍颗粒的双峰（bimodal）分布来实现。双峰分布可以包括具有相对小的大小的第一量的镍颗粒，例如在从约0.5μm至约20μm的范围内，例如从约1μm至约20μm，和具有较大的大小的第二量的镍颗粒，例如在从约30μm至约50μm的范围内。换句话说，第一量的颗粒可以具有处于第一大小分布内的大小，并且第二量的颗粒可以具有处于第二大小分布内的大小。具有相对小的大小的颗粒也可以称为小大小颗粒或称为小颗粒，并且具有相对大的大小的颗粒也可以称为大颗粒、大大小颗粒或大粒。
在各种实施方式中，第一量的颗粒的30%至70%（可选地40%至60%）可以具有根据第一大小分布最高数量的颗粒具有的颗粒大小附近约5μm的范围中的颗粒大小。换句话说，大部分或至少大部分的小颗粒可以具有最常见（most frequent）的大小或接近最常见大小的大小，例如，在最常见的大小附近约
Figure DEST_PATH_IMAGE002
μm。
在各种实施方式中，第二量的颗粒的30%至70%（可选地40%至60%）可以具有根据第二大小分布最高数量的颗粒具有的颗粒大小附近约5μm的范围中的颗粒大小。换句话说，大部分或至少大部分的大颗粒可以具有最常见（most frequent）的大小或接近最常见大小的大小，例如，在最常见的大小附近约
Figure DEST_PATH_IMAGE002A
μm。
在各种实施例中，第一大小分布和第二大小分布可以基本上没有重叠。
在焊接期间，小颗粒可以与围绕它们的例如锡基软焊料之类的富锡焊料基材料完全地铸成合金，而不直接转化成高熔点金属间化合物相（intermetallic）（IMC）。富锡材料，例如富锡焊料基材料，可以理解为主要由锡组成，换句话说，焊料的多于50%的重量可以由锡形成。富锡材料可以没有铅。
富锡材料，其中一些通常用于半导体工业中，可以例如包括所谓的SAC焊料或由所谓的SAC焊料组成，所谓的SAC焊料包括3-4%Ag、0,5-0,7%Cu，其余的可以是Sn（本段中的所有百分比可以是重量百分比），SnSb焊料包括5-25%Sb，SnAg焊料包括0,5-10%Ag，SnCu焊料包括0,3-5%Cu，在一些情况下有Ni掺杂，以及In-Sn（In52-Sn48）焊料和Bi-Sn（Bi58-Sn42）的特殊情况，其中Sn形成少数组分，但在本上下文中也可以认为是富锡的。
在各种实施例中，可以使用In96,5-Ag3,5或In66-Bi34焊料来代替富锡材料。
在各种实施例中，除了Ni-Sn相之外，根据富锡焊料材料中的合金元素，可以按照杠杆规则（lever rule）形成附加的相。
只有在与来自较大颗粒和镀镍界面的镍进一步反应之后，大部分互连材料才可以转换为高熔点IMC。
硬化后由焊料材料形成的层的主要成分（＞80at%）可以是Ni3Sn4金属间化合物相（其可以是稳定的直至800℃），或Ni3Sn2相（其可以是稳定的直至1200℃），或两相的混合物，这取决于具体的过程流程。如果芯片金属化220B、220F包含银，则Ag3Sn-相的小部分可能很可能靠近与芯片金属化220B、220F的界面出现。然而，这可能是无关紧要的，因为它可能是高温稳定的直至480℃。可能不存在由银和镍组成的相。使用Ni/Sn扩散焊料的经验表明，三元（ternary）相可以被忽略。
换句话说，焊料材料中的镍颗粒的双峰分布可以允许小的镍颗粒在焊接过程期间首先熔化，并且允许在液化的焊料材料内均匀分布并且与待连接的金属（例如镍）表面接触，并且允许仅在大的镍颗粒中包括的一部分镍已经熔化之后达到形成金属间化合物相（并且因此焊料材料的硬化）可能所需的液化的焊料材料中的高镍含量。
在各种实施例中，焊料材料和使用焊料材料形成的连接可以满足以上请求的要求，例如关于通用性（versatility）、常量等。特别地，所得互连的熔化温度可以高于270℃，使得互连可能能够抵挡住（withstand）第二级焊接。对于第二级焊接，可以使用根据各种实施例的焊料材料。
在各种实施例中，焊料材料可以用于安装管芯，例如用于将管芯安装到导电衬底，例如安装到引线框。
在各种实施例中，焊料材料可以用于将导电结构附接到管芯，例如用于将夹子附接到管芯。
在各种实施例中，焊料材料可以用于将芯片封装附接到印刷电路板（PCB）或诸如此类。
在各种实施例中，可以通过使用焊料材料将芯片或芯片封装安装到金属层来形成层结构。金属层可以具有包括锡或由锡组成的顶层（可选地具有薄的（例如，几纳米厚的）保护层）。类似地，芯片接触表面可以具有包括锡或由锡组成的顶层（可选地具有薄的（例如，几纳米厚的）保护层）。
作为表达它的另一种方式，在层结构中，芯片或芯片封装可以使用根据各种实施例的焊料材料安装到导电衬底（其可以具有包含镍的锡层作为连接配对物之一）和/或可以连接到导电结构（其可以具有包含镍的锡层作为连接配对物之一）。
在各种实施例中，可以分别在要焊接的芯片接触表面上和/或在导电衬底和/或导电结构上提供专用金属化。芯片接触表面可以例如包括管芯正面和/或背面上的一个或多个层或由管芯正面和/或背面上的一个或多个层组成。导电衬底上的金属化可以是例如引线框或诸如此类上的一个或多个层。导电结构上的金属化可以是例如夹子、间隔物、用于直接铜接合的衬底或诸如此类上的一个或多个层。
在各种实施例中，可以使用与具有高镍含量（镍含量在例如35at%与90at%之间）的基于镍（Ni）和锡（Sn）的膏体组合的一个或多个层来形成互连。这可以允许达到熔化温度Tmelt＞270℃。更具体地，具有35at%至50at%的镍含量的组成可能是优选的。
专用金属化（例如，镀）在各种实施例中可以被配置为避免分别在导电衬底或导电结构的金属之间的强金属间化合物生长和Kirkendall空洞，导电衬底或导电结构的金属可以例如包括作为连接配对物之一的铜（Cu）和作为连接配对物中的另一个的锡（Sn）或由作为连接配对物之一的铜（Cu）和作为连接配对物中的另一个的锡（Sn）组成。镀可以包括镍层，该镍层可以用作扩散阻挡（抵抗铜和锡的混合）并且用作合金元素。
在各种实施例中，可以以这样的方式配置形成互连的部分的金属层的和焊料材料的组成，即，在焊接过程之后，在角焊（fillet）区域中可以不留下纯锡。可能适于实现这一点的配置可以包括在焊料材料中包括上述量的的镍和/或锡，特别是分别作为小颗粒和大颗粒提供的镍的量。
在各种实施例中，通过如上所述地使用焊料材料形成互连，互连层作为整体可以接近热力学平衡。因此，可以减少在随后的热处理期间（例如在可靠性测试期间或在应用中）的进一步合金化，并且可以增加机械稳定性。这可以导致关于整体设计的更高的灵活性，因为可以减小镀和芯片金属化的厚度，例如芯片接触表面、PCB的接触表面等。
已经证明根据各种实施例的焊料材料对裸Cu和NiP起作用。此外，根据使用焊料材料的各种实施例，任何其他典型的PCB-、芯片-和/或引线框金属化可以用于形成层结构。
通过对与焊料材料接触的所有表面镀镍，可以避免在反应前锋（reaction front）Sn-Cu处的Kirkendall空洞。此外，可以避免由于正在进行的相形成的体积收缩。因此，可以增加焊接接头的可靠性。
在各种实施例中，所提出的无铅系统可以包括具有从约100μm至约5 mm的厚度的导电Cu基元件（可能包括一些掺杂）。该导电元件可以部分或完全地镀有镍层，该镍层具有在从约100 nm至约5μm范围内的厚度。无铅系统可以进一步包括NiSn基软焊料。焊料的镍部分可以在从约35at%至约90at%的范围内。除了锡之外，另外的材料可以是焊料的部分，例如银（Ag）、金（Au）、铂（Pt）和/或钯（Pd）。
将根据各种实施例的焊料材料用于将芯片附接到衬底，由于高温金属间化合物相，可以实现所谓的管芯附接的增加的稳定性。
在各种实施例中，焊料材料可被用于所谓的第二级安装过程，例如用于将芯片封装附接到导电衬底（或者，分别附接到具有导电部分的衬底，导电部分例如是至少一个接触焊盘），例如附接到印刷电路板（PCB）。由于高温金属间化合物相，可以实现芯片封装和导电衬底之间的互连的增加的稳定性。
图1A至图1C中的每个示出了根据各种实施例的焊料材料100的图示，图1D示出了作为示意图的序列的根据各种实施例的焊料材料100在焊接过程期间如何被转变，导致随后通常被称为第二层101的层101，图9示出了根据各种实施例的竖直切割层结构200的表面的显微镜图像，其揭示了（第二）层101的结构细节，并且图5A和图5B中的每个示出了根据各种实施例的焊料材料中的第一量的颗粒和第二量的颗粒的颗粒分布。
焊料材料100可以包括镍和锡。
镍可以包括，例如被提供为，第一量的颗粒104_1和第二量的颗粒104_2。第一量的颗粒104_1和第二量的颗粒104_2可以分布在焊料基材料102中。
第一量的颗粒104_1和第二量的颗粒104_2的和可以是镍的总量或更少，其中第一量的颗粒104_1可以在镍的总量的5 at%和60 at%之间，例如在25 at%和60 at%之间，并且其中第二量的颗粒104_2可以在镍的总量的10 at%和95 at%之间，例如在10 at%和75 at%之间。
第一量的颗粒104_1的颗粒可以具有在从约1μm至约20μm的范围内的大小，例如在约3μm和7μm之间或在约5μm和15μm之间。第二量的颗粒104_2的颗粒可以具有在从约30μm至约50μm的范围内的大小，例如在约35μm和约40μm之间。
第一量的颗粒104_1的大小的下限可设置为约1μm。由此，可以确保第一量的颗粒104_1可以不受到关于纳米颗粒的限制性法规的影响。此外，1μm或更多的大小可能意味着小颗粒的氧化效应可能被限制在可容许的水平。
第二量的颗粒104_2的大小的下限可设置为约30μm。这可以确保，取决于所期望的，大的镍颗粒104_2的芯可以在焊接之后保持为纯镍的芯，或者第二量的颗粒104_2具有也被溶解（dissolve）的大小。第二量的颗粒104_1的最大大小可以由要被布置在要通过焊料材料100连接的两个金属表面之间的接合线的厚度来确定，其中接合线可以设置两个金属表面之间的分离。第二量的颗粒104_2中的每个的最大大小可以小于正常接合线的厚度的大约一半（正常接合线的厚度可以是约80μm至100μm，使得第二量的颗粒104_2的最大大小可以在约40μm和约50μm之间）。
图5A和图5B中的每个示出了根据各种实施例的焊料材料100中的第一量的颗粒104_1和第二量的颗粒104_2的组合的颗粒分布。
在各种实施例中，焊料材料100中的所有镍可以由第一量的颗粒104_1并且由第二量的颗粒104_2来贡献。图5A中示出了这样的实施例。分别由第一量的颗粒104_1并且由第二量的颗粒104_2贡献的绝对或相对量的at%可能难以从该定性可视化估计，因为较大颗粒104_2中的每个的体积（以及因此的原子数量）比较小颗粒104_1中的每个的体积（以及因此的原子数量）大得多。
在各种实施例中，焊料材料100中的仅一部分镍可以由第一量的颗粒104_1并且由第二量的颗粒104_2来贡献。在各种实施例中，除了第一量的颗粒104_1和第二量的颗粒104_2之外，焊料材料100可以包括另外的颗粒550。这种实施例在图1C和图5B中示出。
第一量的颗粒104_1可以具有在约5μm和约15μm之间的大小。第二量的颗粒104_2可以具有在约30μm和约50μm之间的大小。第二量的颗粒104_2的大小分布可以是从第一量的颗粒104_1的最小大小到第二量的颗粒104_2的最大大小变动的较大大小分布的部分，并且除了第二量的颗粒104_2和第一量的颗粒104_1中的一些之外，其可以包括另外量的颗粒104_E（参见图1C）。大颗粒104_2的宽颗粒大小分布可以例如通过利用随后的筛选（sifting）的沉淀或诸如此类来获得。
在各种实施例中，镍可以进一步包括第三量的颗粒104_3，其中第一量的颗粒104_1、第二量的颗粒104_2和第三量的颗粒104_3的和是镍的总量或更少。第三量的颗粒104_3可以贡献镍的总量的10 at%和85 at%之间（例如10 at%和65 at%之间）。第三量的颗粒104_3的颗粒可以具有在从多于约20μm到少于约30μm的范围内的大小。图1B中示出了相应的实施例。焊料材料100中的颗粒104_1、104_2、104_3因此可以具有三峰（trimodal）分布，这可以允许将金属间化合物相的形成微调得甚至更好。
在各种实施例中，第三量的颗粒的颗粒可以具有第三大小分布。第三量的颗粒的30%至70%可以具有根据第三大小分布最高数量的颗粒具有的颗粒大小附近约5μm的范围中的颗粒大小。换句话说，第三量的颗粒的大部分或至少大部分可具有最常见的大小或接近最常见的大小的大小，例如，在最常见的大小附近约
Figure DEST_PATH_IMAGE004
μm。
在各种实施例中，颗粒可以是球形或基本上是球形的，例如与溅射颗粒形状相反。例如，颗粒可以具有仅具有凸起部分的外表面，即在表面上没有凹入部分。在图1A至1C中，大部分颗粒104_1、104_2、104_3由指示球形颗粒的圆圈表示。然而，由箭头指示的两个颗粒被图示为指示椭圆体颗粒的椭圆。
颗粒104_1、104_2、104_3中的每个的大小可以被理解为是沿其最长轴的其大小和沿其最短轴的大小（在球形颗粒的情况下，其是相同的）的平均。
在各种实施例中，焊料材料100的镍量可以在从大约35 at%至大约90 at%的范围内。焊料材料100的剩余部分，即焊料材料100的大约10 at%和大约65 at%之间，可以部分地或完全地由锡来形成。除了锡之外，另外的材料可以是焊料的部分，例如银（Ag）、金（Au）、铂（Pt）和/或钯（Pd）。
在各种实施例中，焊料材料100可以被配置为焊膏，例如被配置为锡基软焊料，例如被配置为其中分布有第一量的颗粒104_1和第二量的颗粒104_2（以及可选地，第三量的颗粒104_3和/或另外的颗粒104_ E）的焊料基材料102。
在各种实施例中，焊料材料100可以被配置为包括锡和镍颗粒104_1、104_2（以及可选地，第三量的颗粒104_3和/或另外的颗粒104_ E）的焊丝，或者被配置为不同种类的预先形成的固体焊料材料，例如，焊片（其可以可选地被预先成形以适合预期的应用）。预先形成的焊料材料可以例如被形成为压实的（compacted）焊料粉末或焊料预制品。
图1D和图9示出了焊料材料100被配置用于的焊接过程期间的行为，并且所述行为将根据各种实施例在具有层结构200的上下文中进一步描述，例如如图2A至图2J、图3A或图3B中所示的。
在图1D中，顶视图示出了焊接过程之前的根据各种实施例的焊料材料100。第一量的颗粒104_1和第二量的颗粒104_2可以分布在焊料基材料102中。中间视图示出了焊接过程的中间阶段，其中小颗粒，即第一量的颗粒104_1已经溶解（并且因此示出为虚线并且标记为104_1d），而大颗粒，即第二量的颗粒104_2，或多或少地不改变。底视图示出了所得到的（第二）层101，其中第二量的颗粒104_2的外部部分104_1d也被溶解，并且基材料102与所溶解的第一量的颗粒104_1d和第二量的颗粒104_2的溶解部分104_2d一起形成转化的基材料102c。
转化过程以及（第二）层101和转化的基材料102c的成分和性质在本文别处描述，但一些特征将参考图9简要描述，其中（第二）层101形成在作为第一层222的具有背面金属化222、220B的硅芯片220和作为第三层222的铜衬底224之间。
（第二）层101可以包括高温Ni-Sn相992，并且在该特定实施例中，由于第一层222可以由铜层（例如引线框） 224形成，所以包括高温Cu-Sn-Ni相998。镍和锡包含相992、998可形成具有高熔点的互连结构。该互连结构可以例如充当稳定骨架（stabilizingskeleton），例如在使用包括层结构200的器件期间和/或在另外的加热过程期间，例如在第二级安装过程期间，并且特别地在热循环期间，其可以更不易于由于循环变形而疲劳。互连结构可以例如具有海绵样形状。
在各种实施例中，未转化的焊料材料100的小部分仍留下了，例如嵌入在骨架结构中。此外，在焊接过程期间，可能已经在（第二）层中形成空隙996。镍和锡包含相992、998、未转化的焊料材料100和空隙996可以一起形成转化的基材料102c或作为转化的基材料102c的部分。
嵌入在转化的基材料102c中的第二量的颗粒104_2中的每个的至少一部分仍可以未被溶解。
图2A至图2J、图3A和图3B中的每个示出了根据各种实施例的层结构200的示意性截面图。
在图2A至图2H、图2J、图3A和图3B的示例性实施例中，层结构200包括芯片220（也称为管芯）。芯片220可以例如是例如基于硅（Si）、碳化硅（SiC）、氮化镓（GaN）或本领域中已知的其他半导体材料的半导体芯片。芯片220的厚度可以在从约20μm至约380μm的范围内，其中该厚度可以包括芯片金属化220B、220F。
各种实施例可以不包括芯片220，如图2I的示例性实施例中所示。
层结构200可包括第一层222，其可包括镍或镍合金或通常用于芯片金属化的不同金属，例如铜、金、银、锡、锌、铂和/或钯，以及第三层222，其包括镍或镍合金或通常用于导电衬底224、222 （例如引线框）和/或用于形成于衬底224上的导电层222的不同金属，例如铜、金、锡、银、锌、铂和/或钯，以及第一层222与第三层222之间的第二层101。
第一层222和第三层222可以是类似的或相同的，或者可以不同地被配置。然而，由于它们原则上是可互换的，因此它们由相同的附图标记222来标识。
下表示出了什么种类的金属化可以分别适合作为第一层222或第二层222（分别以示例性方式用于正面金属化FSM、用于背面金属化BSM和用于PCB金属化）：
Figure DEST_PATH_IMAGE006
在表中，X可以表示任何合适的金属，例如本领域中已知的金属，例如铜、铜合金、铝、铝合金或诸如此类。表中的条目可以指示根据各种实施例的使用焊料材料100形成层结构200的适合性。+可以指示良好的适合性，
Figure DEST_PATH_IMAGE008
可以指示非常好的适合性，并且（+）可以指示有限/减少的适合性。
关于Cu金属化，与富锡焊料组合的关键问题可能是连续的Cu-Sn相形成，这通常可能导致铜的完全消耗和器件的随后失效。然而，实验已经显示（参见例如图9），Cu是可应用的金属化，因为大部分的锡可以被转化为热力学稳定的高温Ni-Sn相，并且如果有锡的话，仅少量的锡可能可用于Cu-Sn相形成，使得Cu层通常不被完全消耗。
第二层101可以从焊料材料100形成。为了在焊接过程之前的焊料材料100和通过焊接过程形成的焊料层101之间进行区分，使用不同的附图标记100、101。
第一层222和/或第三层222可以包括以下组中至少一个、由或基本上由以下组中的至少一个组成，所述组包括镍、镍钒（NiV）、磷化镍，例如NiP、硅化镍（NiSi）、铜、金、银、锡、锌、铂和钯和/或这些材料中的任何材料的合金。
第一层222的厚度和/或第三层222的厚度可以在从约100 nm至约5μm的范围内。
如图2J中所示，导电衬底224在其可以背离第二层101的底侧上可以具有另外的层222。
在图2I中，第一层222和第三层222被示出而没有它们可以附接到的任何附加元件（除了第二层101之外）。然而，通常，第一层222和/或第三层222中的每个都可以是本应该由第二层101连接的元件或器件的部分或固定到所述元件或器件。
包括这样的元件或器件的层结构200的示例性实施例在图2A至图2H、图3A和图3B中示出。
在各种实施例中，层结构200可以包括多个第一层222、多个第二层101和多个第三层222。
在各种实施例中，第一层222和第三层222中的至少一个可以是或包括芯片金属化220B、220F，也称为接触表面。芯片金属化220B、220F可以存在于芯片220的两个相对侧上，分别称为背面金属化220B和正面金属化220F。芯片金属化220F、220B中的一个或两个可以包括镍和/或镍合金或由镍和/或镍合金组成。在各种实施例中，镍和/或镍合金可由金属饰面（metal finish）（例如Ni/Au、NiP/Pd/Au等）封盖（cap）以避免氧化。金属饰面可以以例如关于厚度、组成等这样的方式被配置成使得如本文描述的焊接过程，特别是金属间化合物相的形成不受干扰或基本上不受干扰。
芯片金属化220F、220B中的一个或两个的厚度可以是至少200 nm，例如在从约200nm至约5μm的范围内。
在图2A的示例性实施例中，第一互连可以由第一层222之一、第二层101之一和第三层222之一形成，第一层222之一可以是在导电衬底224上，例如在例如铜引线框之类的引线框上形成的包含镍的镀层222，第二层101之一连接到第一层222，第三层222之一可以是芯片220的包含镍的背面金属化220B，也称为芯片220的接触表面，即背面接触表面。
第二互连可以由可以是芯片220的包含镍的正面金属化220F的第一层222中的另一个、连接到第一层222的第二层101中的另一个以及第三层222中的另一个形成，第三层222中的另一个可以是在导电结构226上，例如在例如铜夹子之类的夹子上，或诸如此类上形成的包含镍的镀层222。图2B的实施例可以与图2A的实施例不同，其不同之处基本上在于，第二互连不包括承载第三层222中的另一个的夹子。代之以，可以提供在其上形成第三层222中的另一个的不同配置的金属接触226，例如铜接触。
图2C的实施例可以与图2A和图2B的实施例不同，其不同之处基本上在于没有形成第二互连。代之以，芯片220的正面金属化220F可以被暴露，例如用于通过常规手段接触，例如如上所述，例如通过扩散焊料互连。
图2D的实施例可以与图2B的实施例不同，其不同之处基本上在于，图2D的导电衬底224被隔离衬底224、232、234所替代，隔离衬底224、232、234包括导电层224，例如铜层，具有形成在其正面上的第一层222、以其正面附接到导电层224的背面的陶瓷层232以及附接到陶瓷层232的背面的金属层234。
为了指示两个第二层101可以在共同的焊接过程中形成（在该情况下，两个层将同时从焊料材料100的层转化到第二层101）或者在连续的过程中形成（在该情况下，在施加焊料材料100的层的另外的层之前，焊料材料100的层中的第一层将已经转化到第二层100，并且随后转化到另外的第二层101），在图2B、图2C和图2D中用两个参考标号100和101来标记相应的层。
图2E的实施例可以与图2C的实施例不同，其不同之处基本上在于，图2D的导电衬底224由隔离衬底224、232、234替代，隔离衬底224、232、234包括导电层224，例如铜层，具有形成在其正面上的第一层222、以其正面附接到导电层224的背面的陶瓷层232以及附接到陶瓷层232的背面的金属层234。
图2F的实施例可以与图2E的实施例不同，其不同之处基本上在于，没有提供隔离衬底224、232、234，而是代之以提供了两层的隔离衬底224、232。两层的隔离衬底224、232可以包括导电层224，例如铜层，具有形成在其正面上的第一层222，以及以其正面附接到导电层224的背面的电绝缘层232。电绝缘层232可以包括在本领域中用于隔离衬底的（一个或多个）任何电绝缘材料，例如陶瓷、玻璃、有机材料等，或由其组成。
图2G的实施例可以与图2D的实施例不同，其不同之处基本上在于，没有提供隔离衬底224、232、234，而是代之以提供了两层的隔离衬底224、232。两层的隔离衬底224、232可以包括导电层224，例如铜层，具有形成在其正面上的第一层222，以及以其正面附接到导电层224的背面的电绝缘层232。电绝缘层232可以包括在本领域中用于隔离衬底的（一个或多个）任何电绝缘材料，例如陶瓷、玻璃、有机材料等，或由其组成。
图2H的实施例可以与图2B的实施例不同，其不同之处在于，没有形成第一互连。代之以，芯片220的背面220B可以通过扩散焊接附接到导电衬底224。
在各种实施例中，第二层101可由镍和锡组成或基本上由镍和锡组成。
图3A和图3B中分别示出的层结构200的实施例可以与图2C的层结构200相似或相同，除了使第二层101的性质可视化之外。
第二层101可以包括镍和锡的金属间化合物相。
在图3A中示出了其示例性实施例的各种实施例中，第二层101可由金属间化合物相组成或基本上由金属间化合物相组成。在该情况下，可能选择了焊料材料100的第一量的颗粒104_1中和焊料材料100的第二量的颗粒104_2中包含的镍的绝对量，和/或第一量的颗粒104_1中和第二量的颗粒104_2中分别包含的镍的相对量，和/或第一量的颗粒104_1和第二量的颗粒104_2的绝对和/或相对大小，使得不仅第一量的颗粒104_1完全熔化，而且第二量的颗粒104_2也基本上或完全熔化以形成金属间化合物相。
在图3B中示出了其示例性实施例的各种实施例中，第二层101可以包括具有大于第一层222的厚度和/或大于第三层222的厚度的大小的镍颗粒104_2。镍颗粒104_2可以是焊料材料100中原始包含的所述量的第二颗粒104_2的残余物，即所述量的较大颗粒104_2的残余物。在焊接过程期间，当围绕较大颗粒104_2的焊料材料100的温度达到镍的熔化温度时，较大颗粒104_2的一部分可能已经熔化。然而，在熔化整个较大的镍颗粒104_2之前，熔化的焊料材料100达到适于形成金属间化合物相的组成，并因此固化，从而包裹剩余的较大的颗粒104_2。
如果颗粒具有与第一量的颗粒104_1的大小和/或与第二量的颗粒104_2的大小不同的大小，例如第三量的颗粒104_3和/或另外的颗粒104_E，则可能发生类似的情况。直至限制大小的颗粒可能已经被完全熔化并被包括在金属间化合物相中，而大于限制大小的颗粒的残余物可能留在第二层101中。限制大小可以高于焊料材料100中存在的第一量的颗粒104_1的最大大小。
换句话说，第二层101可以进一步包括具有小于镍颗粒104_2的大小的大小的另外的镍颗粒。
在各种实施例中，金属间化合物相可以形成在第二层101的重量的约80%和约95%之间。
金属间化合物相在各种实施例中可以由或基本上由Ni3Sn4和/或Ni3Sn2组成。
第二层101的厚度可以在从约50μm至约70μm的范围内。
图4A和图4B中的每个示出了根据各种实施例的芯片封装400的示意性截面图。
芯片封装400可以包括如上所述的层结构200，例如如在关于图2A至图2J、图3A和/或图3B的实施例中的任何实施例的上下文中描述的。为了说明的目的，选择图2C的实施例作为芯片封装400的基础。
芯片封装400可以包括芯片220。芯片220已经包括在图2A至图2H、图3A和图3B的层结构200的实施例中，但是将需要被添加到图2J的层结构200的实施例。
芯片220可以包括例如作为（例如，背面）芯片金属化220B的第一层222、包括第三层222的导电衬底224、222以及至少部分地包封芯片220以及第一层222、220B、第二层100和第三层222中的至少一个的包封（encapsulation）440。
包封440可以包括本领域已知的包封材料或由其组成，并且可以通过已知的过程来布置。
在图4B中所示的示例性实施例中，图2J的层结构200被用作芯片封装400的基础。然而，根据各种实施例的任何其他层结构200可以用作芯片封装400的相应基础。图4A的芯片封装400与图4B的芯片封装400之间的差异可以是图4A的导电衬底224可能不适合作为（另外的）层222，或者可以可选地适合作为（另外的）层222，并且图4B的导电衬底224可以具有布置在与芯片220相对的其底侧上的（另外的）层222。该（另外的）层222或相应的适合性可以指根据各种实施例使用焊料材料100焊接的适合性。
图4B的（或者可选地，图4A的）芯片封装400可以被配置为焊接到接触焊盘，例如焊接到印刷电路板的接触焊盘。形成或包括层222的导电衬底224或其至少一个或多个部分可以被配置用于电接触芯片，并且因此可以被称为金属引线。它们可以从芯片封装400的包封440暴露或突出。
图10A和10B中的每个示出了根据各种实施例的芯片布置1000的示意性截面图。
芯片布置1000可以包括根据各种实施例的芯片封装400，例如如图4A和图4B中所示的。
芯片封装400可以包括一个或多个金属引线224、222（在图10A和10B的每个中，示出了两个金属引线224、222），其可以被配置用于电接触芯片220。金属引线224、222可以被暴露，并且可以具有形成层222的外表面，例如通过为导电衬底224提供可以适于与焊料100焊接的材料，或者通过在导电衬底224之上提供合适的层222。
芯片布置1000还可以包括印刷电路板1100，其可以包括基材料1110（其可以是电介质）和至少一个接触焊盘（1112）。
芯片布置1000还可以包括在至少一个金属引线224、222和至少一个接触焊盘224、222之间的层101。层101可以与上述第二层101相似或相同，例如在层结构400的上下文中。层101可以由焊料材料100来形成。层101可以根据各种实施例通过上文和下文描述的焊接过程来形成。
在各种实施例中，层101可以由镍和锡组成或基本上由镍和锡组成，并且可以包括镍和锡的金属间化合物相。在各种实施例中，层101可以包括具有大于金属引线224、222的厚度和/或大于接触焊盘1112的厚度的大小的镍颗粒104_2。
在各种实施例中，至少一个金属引线224、222和至少一个接触焊盘1112可分别包括材料的组的材料中的至少一个或由材料的组的材料组成，所述组包括镍、铜、金、铂、锡、锌、钯和这些材料中的任何材料的合金。
在各种实施例中，至少一个金属引线224、222和/或至少一个接触焊盘可以包括镀层222。
在各种实施例中，镀层222可以包括材料的组的材料中的至少一个或由材料的组的材料组成，该组包括镍、铜、金、钯以及这些材料中的任何材料的合金。
在各种实施例中，镀层222的厚度可在从约100 nm至约5μm的范围内。
图6示出了根据各种实施例的形成层结构的方法的流程图600。
该方法可以包括在包括镍或镍合金的第一层和包括镍或镍合金的第三层之间布置根据各种实施例的如上所述的焊料材料的层（610）。
取决于可以使用的焊料材料的类型，可以不同地，并且基本上如本领域已知的，例如从包含铅的焊料材料已知的那样进行布置。
例如，在施加焊料材料为焊膏的情况下，可以通过将焊膏分配或印刷到第一层上和/或第二层上，例如分配或印刷到引线框上和/或管芯正面上和/或夹子上和/或管芯背面上，来施加焊膏。在将焊料材料作为焊料预制品或其他固体类型的焊料材料进行施加的情况下，焊料预制品等可以布置在第一层之上，并且第二层可以布置在焊料材料之上。
该方法可以进一步包括将层结构加热至焊料材料的熔化温度，直到金属间化合物相形成（620）。
在各种实施例中，可以在相同层结构中同时形成多个焊料互连，例如一个在另一个之上。
替代地，由于金属间化合物相的熔化温度比焊料材料的熔化温度高得多，因此可执行在器件中的焊料互连的顺序形成。
例如，在第一层和第二层之间布置焊料材料之后，例如在将芯片放置在引线框上并且将夹子放置在管芯正面上（这里，可以同时形成两个焊料连接，一个在引线框和芯片之间，并且另一个在芯片和夹子之间，这可以导致如图2A中所示的层结构）之后，由此形成堆叠，可以在回流或箱式炉中以被调整到所提及的材料和厚度的具体温度曲线加热该堆叠。替代地，可以执行用于管芯附接及用于夹子附接的具有单独回流过程的两步骤过程。
图7示出了根据各种实施例的形成芯片封装的方法的流程图700。
该方法可以包括在包括镍或镍合金的第一层和包括镍或镍合金的第三层之间布置根据各种实施例的如上所述的焊料材料的层，其中第一层是芯片金属化层，并且其中第二层是导电衬底的部分（710）。
该方法可以进一步包括将层结构加热至焊料材料的熔化温度，直到金属间化合物相形成（720）。
到目前为止，形成芯片封装的方法可以与在第一层是芯片金属化层并且第二层是导电衬底的部分的情况下形成层结构的方法相同。
该方法还可以包括形成至少部分地包封芯片和层结构的包封（730）。
图8示出了形成芯片布置的方法的流程图800。
该方法可以包括在芯片封装的至少一个金属引线和印刷电路板的接触焊盘之间布置根据各种实施例的焊料材料的层（810），以及将焊料材料加热到焊料材料的熔化温度，直到金属间化合物相形成（820）。
在下文中将说明各种示例：
示例1是一种焊料材料。焊料材料可以包括镍和锡，其中镍可以包括第一量的颗粒和第二量的颗粒，其中第一量的颗粒和第二量的颗粒的和是镍的总量或更少，其中第一量的颗粒在镍的总量的5 at%和60 at%之间（优选地在25 at%和60 at%之间），其中第二量的颗粒在镍的总量的10 at%和95 at%之间（优选地在10 at%和75 at%之间），其中第一量的颗粒的颗粒具有在从约1μm至约20μm的范围内的大小，并且其中第二量的颗粒的颗粒具有在从约30μm至约50μm的范围内的大小。
在示例2中，示例1的主题可以可选地包括，第一量的颗粒的颗粒的大小具有从约3μm至约7μm的大小。
在示例3中，示例1的主题可以可选地包括，第一量的颗粒的颗粒的大小具有从约5μm至约15μm的大小。
在示例4中，示例1至3中任一项的主题可以可选地包括，第二量的颗粒的颗粒的大小具有从约35μm至约40μm的大小。
在示例5中，示例1至4中任一项的主题可以可选地包括颗粒是球形的或基本上是球形的。
在示例6中，示例1至5中任一项的主题可以可选地包括镍包括第三量的颗粒，其中第一量的颗粒、第二量的颗粒和第三量的颗粒的和是镍的总量或更少，其中第三量的颗粒在镍的总量的10 at%和85 at%之间，并且其中第三量的颗粒的颗粒具有在从大于20μm至小于30μm的范围内的大小。
在示例7中，示例1至6中的任一项的主题可以可选地包括焊料材料的镍量在从约35 at%至约90 at%的范围内。
在示例8中，示例1至7中的任一项的主题可以可选地包括焊料材料被配置为焊膏。
在示例9中，示例8的主题可以可选地包括，焊膏包括锡基软焊料，其中分布了第一量的颗粒和第二量的颗粒。
在示例10中，示例1至9中的任一项的主题可以可选地包括，焊料材料被配置为焊丝。
在示例11中，示例1至9中的任一项的主题可以可选地包括，焊料材料被配置为压实的焊料粉末或被配置为焊料预制品。
示例12是一种层结构。该层结构可以包括包含镍或镍合金的第一层、包含镍或镍合金的第三层以及在第一层和第三层之间的第二层，其中第二层由镍和锡组成或基本上由镍和锡组成，其中第二层包括镍和锡的金属间化合物相，并且其中可选地，第二层包括镍颗粒，镍颗粒具有大于第一层的厚度和/或大于第三层的厚度的大小。
在示例13中，示例12的主题可以可选地包括金属间化合物相形成在第二层的重量的约80%和约95%之间。
在示例14中，示例13的主题可以可选地包括，金属间化合物相由或基本上由Ni3Sn4和/或Ni3Sn2组成。
在示例15中，示例12至14中任一项的主题可以可选地包括，第二层还包括具有比镍颗粒的大小小的大小的另外的镍颗粒。
在示例16中，示例12至15中的任一项的主题可以可选地包括，第一层和/或第三层包括包含镍、镍钒（NiV）、磷化镍，例如NiP、硅化镍（NiSi）、铜、金、银、铂、锡、锌和钯的组中的至少一个，由其组成，或基本上由其组成。
在示例17中，示例12至16中任一项的主题可以可选地包括，第一层的厚度和/或第三层的厚度在从约100 nm至约5μm的范围内。
在示例18中，示例12至17中任一项的主题可以可选地包括，第二层的厚度在从约50μm至约70μm的范围内。
示例19是一种芯片封装。芯片封装可以包括示例12至18中的任一项的层结构、包括第一层的芯片、包括第三层的导电衬底、以及至少部分地包封芯片和第一层、第二层和第三层中的至少一个的包封。
示例20是一种形成层结构的方法，该方法包括将根据示例1至11中的任一项的焊料材料的层布置在包括镍或镍合金的第一层与包括镍或镍合金的第三层之间，以及将层结构加热到焊料材料的熔化温度，直到金属间化合物相形成。
在示例21中，示例20的主题可以可选地包括，第二层包括具有大于第一层的厚度和/或大于第三层的厚度的大小的镍颗粒。
在示例22中，示例20或21的主题可以可选地包括金属间化合物相形成在第二层的重量的约80%和约95%之间。
在示例23中，示例20至22中任一项的主题可以可选地包括金属间化合物相由或基本上由Ni3Sn4和/或Ni3Sn2组成。
在示例24中，示例20至23中任一项的主题可以可选地包括，第二层还包括具有比镍颗粒的大小小的大小的另外的镍颗粒。
在示例25中，示例20至24中任一项的主题可以可选地包括，第一层和/或第三层包括包括镍、镍钒（NiV）、磷化镍，例如，NiP、硅化镍（NiSi）、铜、金、银、铂、锡、锌和钯的组中的至少一个、由其组成或基本上由其组成。
在示例26中，示例20至25中任一项的主题可以可选地包括，第一层的厚度和/或第三层的厚度在从约100 nm至约5μm的范围内。
在示例27中，示例20至26中任一项的主题可以可选地包括，第二层的厚度在从约50μm至约70μm的范围内。
示例28是一种形成芯片封装的方法。该方法可以包括形成根据示例20至27中的任一项的层结构，其中第一层是芯片金属化层，并且其中第二层是导电衬底的部分，并且形成至少部分地包封芯片和层结构的包封。
示例29是一种层结构。层结构可以包括第一层，第一层包括第一组材料中的材料的至少一个或由第一组材料的材料组成，第一组包括镍、铜、金、银、钯、锡、锌、铂和这些材料中的任何材料的合金，第三层，第三层包括第二组材料中的材料的至少一个或由第二组材料的材料组成，第二组包括镍、铜、金、钯、锡、银、锌、铂和这些材料中的任何材料的合金，以及在第一层与第三层之间的第二层，其中第二层由镍和锡组成或基本上由镍和锡组成，其中第二层包括镍和锡的金属间化合物相，并且其中可选地，第二层包括镍颗粒，镍颗粒具有大于第一层的厚度和/或大于第三层的厚度的大小。
在示例30中，示例29的主题可以可选地包括金属间化合物相形成互连结构。
在示例31中，示例19的主题可以可选地包括导电衬底是引线框。
在示例32中，示例31的主题可以可选地包括第三层是形成在引线框上的镀层。
在示例33中，示例19、31或32的主题可以可选地包括第一层是形成在芯片金属化上的镀层。
在示例34中，示例19或31至33中任一项的主题可以可选地包括，第一层和/或第三层包括包含镍、镍钒（NiV）、磷化镍，例如NiP、硅化镍（NiSi）、铜、金、银、锡、铂、锌和钯的组中的至少一个，由其组成，或基本上由其组成。
在示例35中，示例19或31至34中任一项的主题可以可选地包括，第一层的厚度和/或第三层的厚度在从约100 nm至约5μm的范围内。
示例36是一种芯片布置。该芯片布置可以包括芯片封装、印刷电路板和层，该芯片封装包括芯片和用于从封装的外部电接触芯片的至少一个金属引线，该印刷电路板包括至少一个接触焊盘，该层在至少一个金属引线和至少一个接触焊盘之间，其中该层由镍和锡组成或基本上由镍和锡组成，其中该层包括镍和锡的金属间化合物相，并且其中可选地，该层包括具有大于金属引线的厚度和/或大于接触焊盘的厚度的大小的镍颗粒。
在示例37中，示例36的主题可以可选地包括，至少一个金属引线和至少一个接触焊盘分别包括材料的组中的材料中的至少一个或由材料的组中的材料组成，组包括镍、铜、金、铂、钯、锡、锌、以及这些材料中的任何材料的合金。
在示例38中，示例36或37的主题可以可选地包括至少一个金属引线和/或至少一个接触焊盘包括镀层。
在示例39中，示例38的主题可以可选地包括，镀层包括包括镍、镍钒（NiV）、磷化镍，例如，NiP和硅化镍（NiSi）、铜、金、银、铂、锡、锌和钯的组中的至少一个、由其组成或基本上由其组成。
在示例40中，示例39的主题可以可选地包括镀层的厚度在从约100 nm至约5μm的范围内。
示例41是一种形成层结构的方法。方法可以包括在第一层和第三层之间布置根据示例1至11中的任一项的焊料材料的层，其中第一层和第三层分别包括材料的组中的材料中的至少一个或由材料的组中的材料组成，该组包括镍、铜、金、钯以及这些材料中的任何材料的合金，并且将层结构加热到焊料材料的熔化温度，直到金属间化合物相形成。
在示例42中，示例40的主题可以可选地进一步包括将第一层和/或第三层形成为具有包括镍钒（NiV）、磷化镍，例如，NiP、硅化镍（NiSi）、铜、金、银、铂、锡、银、锌和钯、以及这些材料中的任何材料的合金的组中的至少一个的镀层。
在示例43中，示例42的主题可以可选地包括金属间化合物相的熔化温度高于焊料材料的熔化温度。
示例44是一种形成芯片布置的方法。方法可以包括将根据示例1至11中的任一项的焊料材料的层布置在芯片封装的至少一个金属引线与印刷电路板的接触焊盘之间，以及将焊料材料加热至焊料材料的熔化温度，直到金属间化合物相形成。
在示例45中，示例44的主题可以可选地包括金属间化合物相的熔化温度高于焊料材料的熔化温度，可选地高至少100K。
在示例46中，示例44或45的主题可以可选地进一步包括将至少一个附加电路元件焊接到印刷电路板上，从而将金属间化合物相加热到高于焊料材料的熔化温度但低于金属间化合物相的熔化温度的温度。示例47是一种焊料材料。焊料材料可以包括镍和锡，其中镍可以包括第一量的颗粒和第二量的颗粒，其中第一量的颗粒和第二量的颗粒的和是镍的总量或更少，其中第一量的颗粒在镍的总量的5 at%和60 at%之间（优选地在25 at%和60 at%之间），其中第二量的颗粒在镍的总量的10 at%和95 at%之间（优选地在10 at%和75 at%之间），其中第一量的颗粒的颗粒具有第一大小分布，其中第二量的颗粒的颗粒具有第二大小分布，其中第一量的颗粒的30%至70%具有在根据第一大小分布的最高数量的颗粒具有的颗粒大小周围约5μm的范围内的颗粒大小，并且其中第二量的颗粒的30%至70%（可选地40%至60%）具有在根据第二大小分布的最高数量的颗粒具有的颗粒大小周围约5μm的范围内的颗粒大小。
在示例48中，示例47的主题可以可选地包括第一量的颗粒的颗粒具有在从约0.5μm至约20μm的范围内的大小，并且第二量的颗粒的颗粒具有在从约30μm至约50μm的范围内的大小。
在示例49中，示例47或48的主题可以可选地包括锡是富锡材料的部分。
在示例50中，示例49的主题可以可选地包括富锡材料包括材料的组中的至少一个材料，该组包括Sn、SnAg、SnAgCu、SnCu、SnSb以及主要由Sn组成且基本上不含铅或不含铅的不同的富锡材料。
在示例51中，示例47至50中任一项的主题可以可选地包括镍包括第三量的颗粒，其中第一量的颗粒、第二量的颗粒和第三量的颗粒的和是镍的总量或更少，第三量的颗粒在镍的总量的10 at%和85 at%之间，第三量的颗粒的颗粒具有第三大小分布，其中第三量的颗粒的30%至70%（可选地40%至60%）具有在根据第三大小分布的最高数量的颗粒具有的颗粒大小周围约5μm的范围内的颗粒大小。
在示例52中，示例51的主题可以可选地包括，第三量的颗粒的颗粒具有在从大于20μm至小于30μm的范围内的大小。
尽管已经参照具体实施例特别地示出和描述了本发明，但是本领域技术人员应当理解，在不脱离如由所附权利要求书限定的本发明的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。因此，本发明的范围由所附权利要求书指示并且因此旨在包含落入权利要求书的等同物的含义和范围内的所有改变。

Claims (50)

1. 一种焊料材料，包括：
镍；以及
锡；
其中镍包括第一量的颗粒和第二量的颗粒，其中第一量的颗粒和第二量的颗粒的和是镍的总量或更少；
其中第一量的颗粒在镍的总量的5 at%和60 at%之间；
其中第二量的颗粒在镍的总量的10 at%和95 at%之间；
其中第一量的颗粒的颗粒具有第一大小分布；
其中第二量的颗粒的颗粒具有第二大小分布；以及
其中第一量的颗粒的30%至70%具有在根据第一大小分布的最高数量的颗粒具有的颗粒大小周围约5μm的范围内的颗粒大小；以及
其中第二量的颗粒的30%至70%具有在根据第二大小分布的最高数量的颗粒具有的颗粒大小周围约5μm的范围内的颗粒大小。
2.根据权利要求1所述的焊料材料，
其中第一量的颗粒的20%至60%具有在根据第一大小分布的最高数量的颗粒具有的颗粒大小周围约5μm的范围内的颗粒大小。
3.根据权利要求1或2所述的焊料材料，
其中第二量的颗粒的20%至60%具有在根据第二大小分布的最高数量的颗粒具有的颗粒大小周围约5μm的范围内的颗粒大小。
4. 根据权利要求1至3中任一项所述的焊料材料，
其中第一量的颗粒的颗粒具有在从约0.5μm至约20μm的范围内的大小；以及
其中第二量的颗粒的颗粒具有在从约30μm至约50μm的范围内的大小。
5.根据权利要求1至4中任一项所述的焊料材料，
其中锡是富锡材料的部分。
6.根据权利要求5所述的焊料材料，
其中富锡材料包括材料的组中的至少一个材料，所述组包括：
Sn，
SnAg，
SnAgCu，
SnCu，
SnSb；
以及，主要由Sn组成并且基本上不含铅的不同的富锡材料。
7. 根据权利要求1至6中任一项所述的焊料材料，
其中第一量的颗粒在镍的总量的25 at%和60 at%之间；以及
其中第二量的颗粒在镍的总量的10 at%和75 at%之间。
8.根据权利要求1至7中任一项所述的焊料材料，
其中颗粒是球形或基本上是球形。
9.根据权利要求1至8中任一项所述的焊料材料，
其中镍包括第三量的颗粒，其中第一量的颗粒、第二量的颗粒和第三量的颗粒的和是镍的总量或更少；
其中第三量的颗粒在镍的总量的10 at%和85 at%之间；
其中第三量的颗粒的颗粒具有第三大小分布。
10.根据权利要求9所述的焊料材料，
其中第三量的颗粒的30%至70%具有在根据第三大小分布的最高数量的颗粒具有的颗粒大小周围约5μm的范围内的颗粒大小。
11.根据权利要求9或10所述的焊料材料，
其中第三量的颗粒的40%至60%具有在根据第三大小分布的最高数量的颗粒具有的颗粒大小周围约5μm的范围内的颗粒大小。
12.根据权利要求9至11中任一项所述的焊料材料，
其中第三量的颗粒的颗粒具有在从大于20μm至小于30μm的范围内的大小。
13.根据权利要求1至12中任一项所述的焊料材料，
其中焊料材料的镍量在从约35 at%至约90 at%的范围内。
14.根据权利要求1至13中任一项所述的焊料材料，
其中焊料材料被配置为焊膏。
15.根据权利要求14所述的焊料材料，
其中焊膏包括锡基软焊料，其中分布了第一量的颗粒和第二量的颗粒。
16.根据权利要求1至15中任一项所述的焊料材料，
其中焊料材料被配置为焊丝。
17.根据权利要求1至13中任一项所述的焊料材料，
其中焊料材料被配置为压实的焊料粉末或被配置为焊料预制品。
18.一种层结构，包括：
第一层，包括第一组材料中的材料中的至少一个或由第一组材料中的材料组成，第一组包括：
-镍；
-铜；
-金；
-银；
-钯；
-锡；
-zn；
-铂；
-以及这些材料中的任何材料的合金；
第三层，包括第二组材料中的材料中的至少一个或由第二组材料中的材料组成，第二组材料包括：
-镍；
-铜；
-金；
-钯；
-锡；
-银；
-zn；
-铂；
-以及这些材料中的任何材料的合金；
在第一层和第三层之间的第二层；
其中第二层由或基本上由镍和锡组成；
其中第二层包括镍和锡的金属间化合物相；以及
其中可选地，第二层包括镍颗粒，所述镍颗粒具有大于第一层的厚度和/或大于第三层的厚度的大小。
19.根据权利要求18所述的层结构，
其中金属间化合物相形成在第二层的重量的约60 %和约95 %之间。
20.根据权利要求18或19所述的层结构，
其中金属间化合物相由或基本上由Ni3Sn4和/或Ni3Sn2组成。
21.根据权利要求18至20中任一项所述的层结构，
其中第二层还包括具有小于镍颗粒的大小的大小的另外的镍颗粒。
22.根据权利要求18至21中任一项所述的层结构，
其中金属间化合物相形成互连结构。
23.根据权利要求18至22中任一项所述的层结构，
其中第一层和/或第三层包括组中的至少一个、由其组成或基本上由其组成，所述组包括：
镍；
镍钒（NiV）；
磷化镍，例如NiP；
硅化镍（NiSi）；
铜；
金；
银；
锡；
铂；以及
钯；
zn。
24.根据权利要求18至23中任一项所述的层结构，
其中第一层的厚度和/或第三层的厚度在从约100 nm至约5μm的范围内。
25.根据权利要求18至24中任一项所述的层结构，
其中第二层的厚度在从约50μm至约70μm的范围内。
26.一种芯片封装，包括：
根据权利要求18至25中任一项所述的层结构；
包括第一层的芯片；
包括第三层的导电衬底；以及
包封，至少部分地包封芯片以及第一层、第二层和第三层中的至少一个。
27.根据权利要求26所述的芯片封装，
其中导电衬底是引线框。
28.根据权利要求27所述的芯片封装，
其中第三层是形成在引线框上的镀层。
29.根据权利要求26至28中的任一项所述的芯片封装，
其中第一层是形成在芯片金属化上的镀层。
30.根据权利要求26至29中的任一项所述的芯片封装，
其中第一层和/或第三层包括组中的至少一个、由其组成或基本上由其组成，所述组包括：
镍；
镍钒（NiV）；
磷化镍，例如NiP；
硅化镍（NiSi）；
铜；
金；
银；
铂；
锡；
zn；以及
钯。
31.根据权利要求26至30中的任一项所述的芯片封装，
其中第一层的厚度和/或第三层的厚度在从约100 nm至约5μm的范围内。
32.一种芯片布置，包括：
芯片封装，包括芯片和用于从封装的外部电接触芯片的至少一个金属引线；
包括至少一个接触焊盘的印刷电路板；
在至少一个金属引线和至少一个接触焊盘之间的层；
其中层由镍和锡组成或基本上由镍和锡组成；
其中层包括镍和锡的金属间化合物相；以及
其中可选地，层包括镍颗粒，镍颗粒具有大于金属引线的厚度和/或大于接触焊盘的厚度的大小。
33.根据权利要求32所述的芯片布置，
其中至少一个金属引线和至少一个接触焊盘分别包括材料的组中的材料中的至少一个或由材料的组中的材料组成，所述组包括：
-镍；
-铜；
-金；
-铂
-钯
-锡；
-zn；
-以及这些材料中的任何材料的合金。
34.根据权利要求32或33所述的芯片布置，
其中至少一个金属引线和/或至少一个接触焊盘包括镀层。
35.根据权利要求34所述的芯片布置，
其中镀层包括组中的至少一个，由其组成，或基本上由其组成，所述组包括：
镍；
镍钒（NiV）；
磷化镍，例如NiP；
硅化镍（NiSi）；
铜；
金；
银；
铂；
锡；
zn；以及
钯。
36.根据权利要求34或35所述的芯片布置，
其中镀层的厚度在从约100 nm至约5μm的范围内。
37.一种形成层结构的方法，所述方法包括：
将根据权利要求1至13中任一项的焊料材料的层布置在第一层和第三层之间，
其中第一层和第三层分别包括材料的组中的材料中的至少一个或由材料的组中的材料组成，所述组包括：
-镍；
-铜；
-金；
-钯；
-铂；
-锡；
-银；
-锌；
-以及这些材料中的任何材料的合金；以及
将层结构加热到焊料材料的熔化温度，直到金属间化合物相形成。
38.根据权利要求37所述的方法，
其中第二层包括镍颗粒，镍颗粒具有大于第一层的厚度和/或大于第三层的厚度的大小。
39.根据权利要求37或38所述的方法，
其中金属间化合物相形成在第二层的重量的约80 %和约95 %之间。
40.根据权利要求37至39中任一项所述的方法，
其中金属间化合物相由或基本上由Ni3Sn4和/或Ni3Sn2组成。
41.根据权利要求37至40中任一项所述的方法，
其中第二层还包括具有小于镍颗粒的大小的大小的另外的镍颗粒。
42.根据权利要求37至41中任一项所述的方法，
其中第一层和/或第三层包括组中的至少一个、由其组成或基本上由其组成，所述组包括：
镍；
铜；
金；
钯
锡；
银
zn
以及这些材料中的任何材料的合金。
43.根据权利要求37至42中任一项所述的方法，还包括：
形成第一层和/或第三层作为具有组中的至少一个的镀层，所述组包括：
镍钒（NiV）；
磷化镍，例如NiP；
硅化镍（NiSi）；
铜；
金；
银；
铂；
锡；
zn；以及
钯。
44.根据权利要求37至43中任一项所述的方法，
其中第一层的厚度和/或第三层的厚度在从约100 nm至约5μm的范围内。
45.根据权利要求37至44中任一项所述的方法，
其中金属间化合物相的熔化温度高于焊料材料的熔化温度。
46.根据权利要求37至45中任一项所述的方法，
其中第二层的厚度在从约50μm至约70μm的范围内。
47. 一种形成芯片封装的方法，所述方法包括：
形成根据权利要求18至25中任一项的层结构，其中第一层是芯片金属化层，并且其中第三层是导电衬底的部分；以及
形成至少部分地包封芯片和层结构的包封。
48. 一种形成芯片布置的方法，所述方法包括：
将根据权利要求1至17中任一项的焊料材料的层布置在芯片封装的至少一个金属引线和印刷电路板的接触焊盘之间；以及
将焊料材料加热至焊料材料的熔化温度，直到金属间化合物相形成。
49.根据权利要求48所述的方法，
其中金属间化合物相的熔化温度比焊料材料的熔化温度高至少100K。
50.根据权利要求48或49所述的方法，还包括：
将至少一个附加电路元件焊接到印刷电路板上，从而将金属间化合物相加热到高于焊料材料的熔化温度但低于金属间化合物相的熔化温度的温度。
CN202011446834.7A 2019-12-11 2020-12-11 焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法 Pending CN112951786A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102019134000.4 2019-12-11
DE102019134000 2019-12-11
DE102020130638.5A DE102020130638A1 (de) 2019-12-11 2020-11-19 Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
DE102020130638.5 2020-11-19

Publications (1)

Publication Number Publication Date
CN112951786A true CN112951786A (zh) 2021-06-11

Family

ID=76085499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011446834.7A Pending CN112951786A (zh) 2019-12-11 2020-12-11 焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法

Country Status (3)

Country Link
US (2) US11552042B2 (zh)
CN (1) CN112951786A (zh)
DE (1) DE102020130638A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020130638A1 (de) * 2019-12-11 2021-06-17 Infineon Technologies Ag Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633422B2 (ja) * 2000-02-22 2005-03-30 ソニーケミカル株式会社 接続材料
US7244675B2 (en) * 2000-03-23 2007-07-17 Sony Corporation Electrical connection materials and electrical connection method
JP3800977B2 (ja) * 2001-04-11 2006-07-26 株式会社日立製作所 Ｚｎ−Ａｌ系はんだを用いた製品
JPWO2003021664A1 (ja) * 2001-08-31 2005-07-07 株式会社日立製作所 半導体装置、構造体及び電子装置
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
US20090226701A1 (en) * 2007-08-24 2009-09-10 Mark Charles Carbone Boiling Enhancement Coating Produced Using Viscous Bulking Agent to Create Voids
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8241956B2 (en) * 2010-03-08 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming wafer level multi-row etched lead package
JP5018978B1 (ja) * 2010-11-19 2012-09-05 株式会社村田製作所 導電性材料、それを用いた接続方法、および接続構造
JP5812090B2 (ja) * 2011-03-10 2015-11-11 富士電機株式会社 電子部品および電子部品の製造方法
EP2775515A4 (en) * 2011-11-04 2015-10-14 Panasonic Ip Man Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US9583453B2 (en) * 2012-05-30 2017-02-28 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
TWI466253B (zh) * 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
US9806029B2 (en) * 2013-10-02 2017-10-31 Infineon Technologies Austria Ag Transistor arrangement with semiconductor chips between two substrates
TWI538762B (zh) * 2014-01-03 2016-06-21 樂金股份有限公司 銲球凸塊與封裝結構及其形成方法
KR102311677B1 (ko) * 2014-08-13 2021-10-12 삼성전자주식회사 반도체소자 및 그 제조방법
KR102307062B1 (ko) * 2014-11-10 2021-10-05 삼성전자주식회사 반도체 소자, 반도체 소자 패키지 및 조명 장치
US10232472B2 (en) * 2014-11-12 2019-03-19 University Of Maryland College Park Transient liquid phase sinter pastes and application and processing methods relating thereto
US11605608B2 (en) * 2019-11-11 2023-03-14 Infineon Technologies Austria Ag Preform diffusion soldering
DE102020130638A1 (de) * 2019-12-11 2021-06-17 Infineon Technologies Ag Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung

Also Published As

Publication number Publication date
DE102020130638A1 (de) 2021-06-17
US12023762B2 (en) 2024-07-02
US11552042B2 (en) 2023-01-10
US20230126663A1 (en) 2023-04-27
US20210183804A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
US20210167034A1 (en) Chip arrangements
JP5604665B2 (ja) 銅の追加によるハンダ相互接続の改良
US20070045840A1 (en) Method of solder bumping a circuit component and circuit component formed thereby
US10157877B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20080136019A1 (en) Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
US10354944B2 (en) Method for soldering surface-mount component and surface-mount component
KR102154882B1 (ko) 파워 모듈
CN109755208B (zh) 一种接合材料、半导体装置及其制造方法
WO2017126344A1 (ja) 電力用半導体装置および電力用半導体装置を製造する方法
JP2009147111A (ja) 接合材、その製造方法および半導体装置
JP2020520807A (ja) 拡散はんだ付けのための無鉛はんだ膜及びその製造のための方法
CN109641323B (zh) 软钎焊材料
US20230126663A1 (en) Layer structure and chip package that includes the layer structure
JP5976379B2 (ja) 電子機器及びその製造方法
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP2005032834A (ja) 半導体チップと基板との接合方法
JP4147875B2 (ja) ろう材、これを用いた半導体装置の組み立て方法並びに半導体装置
JP2008080392A (ja) 接合体および接合方法
US20230095749A1 (en) Solder material, layer structure, chip package, method of forming a layer structure, and method of forming a chip package
JP5292977B2 (ja) 接合材、半導体装置およびその製造方法
JP2007123566A (ja) 半導体装置およびその製造方法
WO2011036829A1 (ja) 半導体装置及びその製造方法
TWI272152B (en) Doped alloys for electrical interconnects, methods of production and uses thereof
CN110957290A (zh) 包括包含化合物sn/sb的焊料化合物的半导体器件
JP6543890B2 (ja) 高温はんだ合金

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination