WO2011036829A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2011036829A1
WO2011036829A1 PCT/JP2010/003819 JP2010003819W WO2011036829A1 WO 2011036829 A1 WO2011036829 A1 WO 2011036829A1 JP 2010003819 W JP2010003819 W JP 2010003819W WO 2011036829 A1 WO2011036829 A1 WO 2011036829A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
layer
melting point
bonding material
material layer
Prior art date
Application number
PCT/JP2010/003819
Other languages
English (en)
French (fr)
Inventor
松尾隆広
古澤彰男
酒谷茂昭
北浦秀敏
中村太一
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2011036829A1 publication Critical patent/WO2011036829A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/302—Cu as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof.
  • a semiconductor device used in a power supply unit of an electronic device such as a TV receiver generally includes a die pad made of metal and a semiconductor element (semiconductor chip) fixed on the die pad via a solder material. It has a prepared structure.
  • solder materials have been promoted.
  • the temperature rise during use is extremely large, so conventional tin (Sn) -silver (Ag) -copper.
  • Cu tin-silver
  • tin-silver-copper lead-free solder material since the melting point of tin-silver-copper lead-free solder material is as low as about 220 ° C, re-melting occurs in the solder material when it is used for a power supply part where the temperature rises greatly. As described above, a tin-silver-copper lead-free solder material cannot be used for a semiconductor device used for a power supply unit.
  • a method in which a solder layer is formed in advance on the back surface of a semiconductor element and die-bonded as it is is considered, but in order to form a multi-component solder layer (alloy layer), it is caused by the difference in melting point of each element. Since it is necessary to alleviate the difference in melting temperature, for example, a plurality of thin metal films (for example, 20 layers or more) are laminated to melt each metal film. However, in this case, not only is it difficult to form a multilayer thin film, but the melting start temperature of each thin film changes due to the variation in the film composition, resulting in the occurrence of an unmelted portion, resulting in a variation in the composition of the alloy layer and the bonding reliability. Problems such as instability occur. That is, there is not only a problem of production tact and cost related to multilayer thin film formation, but also a problem of lowering the bonding quality.
  • a first semiconductor device is a semiconductor device in which a semiconductor element is provided on a base via a bonding material layer, the bonding material layer comprising a main component and A first element, a second element having a melting point higher than that of the first element, and a third element having a melting point lower than that of the first element.
  • the first semiconductor device according to the present invention is a semiconductor device obtained by a method for manufacturing a semiconductor device according to the present invention described later, the same effect as that of the method for manufacturing a semiconductor device according to the present invention described later is obtained. be able to.
  • the second element may be scattered as a solid in the bonding material layer.
  • the first element may be Bi.
  • the second element may be one or more elements selected from the element group consisting of Cu, Ag, Mg, Mn, Ni, Zn, and Sb.
  • the third element may be one or more elements selected from the element group consisting of Sn, In, and Ga.
  • the bonding material layer may further include inevitable impurities different from any of the first element, the second element, and the third element.
  • the melting point of Bi is about 272 ° C.
  • the melting point of Bi—Sn alloy Sn content is 21% or more
  • the melting point of 35% Bi-65% In alloy for example.
  • Is 72 ° C. the melting point of In itself is 156 ° C.
  • the amount of Sn, In or Ga (third element) is preferably as small as possible relative to the amount of Bi (first element).
  • an adhesive layer may be further formed between the semiconductor element and the bonding material layer.
  • the adhesive layer may contain one or more elements selected from the element group consisting of Ti, Cr, and Al.
  • an intermediate bonding layer may be further formed between the adhesive layer and the bonding material layer.
  • the intermediate bonding layer may contain Ni or a Cr—Ni alloy.
  • a diffusion prevention layer may be further formed between the intermediate bonding layer and the bonding material layer.
  • the diffusion preventing layer may contain one or more elements selected from the element group consisting of Cu, Ag, Co, and Mn.
  • the substrate may be a die pad.
  • the die pad may contain copper or a copper alloy.
  • a bonded layer containing silver may be formed on the surface of the die pad.
  • a method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device in which a semiconductor element is provided on a base via a bonding material layer, on one surface of the semiconductor element.
  • A forming a low melting point layer having a melting point lower than that of the bonding material layer; and (b) forming a high melting point layer having a melting point higher than that of the bonding material layer on the low melting point layer.
  • the high melting point layer may be formed as a plurality of blocks separated from each other on the low melting point layer.
  • the low melting point layer is melted in the bonding material layer by pressing the bonding material layer side of the semiconductor element onto a substrate such as a die pad in a heated state, thereby reducing the high melting point layer.
  • the bonding material layer can be melted to diffuse the high melting point layer in the bonding material layer. Therefore, an alloyed bonding material layer having a melting point higher than that of the original bonding material layer can be formed, and the semiconductor element and the substrate can be bonded via the alloyed bonding material layer.
  • the semiconductor element and the substrate are bonded via an alloyed bonding material layer having a solidus and a liquidus higher in temperature (having a temperature range between the solidus and the liquidus).
  • an alloyed bonding material layer having a solidus and a liquidus higher in temperature (having a temperature range between the solidus and the liquidus).
  • the bonding material layer can be melted at a relatively low temperature when the semiconductor element and the substrate are bonded, the semiconductor element can be stably bonded onto the substrate, and the semiconductor element and the substrate can be stably bonded.
  • the joining material layer is alloyed and the liquidus becomes high temperature, so that the heat resistance during reflow and actual use can be improved.
  • the method for manufacturing a semiconductor device according to the present invention may further include a step of heating the substrate before the step (d).
  • the heating temperature of the substrate may be higher than the melting point of the bonding material layer and lower than the melting point of the high melting point layer.
  • the low melting point layer is melted in the bonding material layer to separate the high melting point layer from the low melting point layer, and then the bonding material layer is formed.
  • An alloyed bonding material layer having a melting point higher than that of the bonding material layer may be formed by melting and diffusing the high melting point layer in the bonding material layer.
  • the alloying bonding material layer may have a solidus line and a liquidus line having a temperature higher than that of the solidus line.
  • the substrate may be a die pad.
  • a bonded layer containing silver may be formed on the surface of the die pad.
  • a second semiconductor device includes a semiconductor element, a low melting point layer formed on one surface of the semiconductor element, and a high melting point formed on the low melting point layer. And a bonding material layer formed on one surface of the semiconductor element so as to cover the low melting point layer and the high melting point layer, the melting point of the low melting point layer being lower than the melting point of the bonding material layer, The melting point of the high melting point layer is higher than the melting point of the bonding material layer.
  • the low melting point layer is melted from the low melting point layer by pressing the bonding material layer side against a substrate such as a die pad in a heated state to melt the low melting point layer in the bonding material layer.
  • the bonding material layer can be melted to diffuse the high melting point layer in the bonding material layer. Therefore, an alloyed bonding material layer having a melting point higher than that of the original bonding material layer can be formed, and the semiconductor element and the substrate can be bonded via the alloyed bonding material layer.
  • the semiconductor element and the substrate are bonded via an alloyed bonding material layer having a solidus and a liquidus higher in temperature (having a temperature range between the solidus and the liquidus).
  • the bonding material layer can be melted at a relatively low temperature when the semiconductor element and the substrate are bonded, the semiconductor element can be stably bonded onto the substrate, and the semiconductor element and the substrate can be stably bonded.
  • the joining material layer is alloyed and the liquidus becomes high temperature, so that the heat resistance during reflow and actual use can be improved.
  • the bonding material layer may contain Bi as a main component.
  • the bonding material layer may further include an inevitable impurity different from Bi.
  • the high melting point layer may contain one or more elements selected from the element group consisting of Cu, Ag, Mg, Mn, Ni, Zn, and Sb.
  • the low melting point layer may contain one or more elements selected from the element group consisting of Sn, In, and Ga.
  • the melting point of Bi is about 272 ° C., whereas the melting point of, for example, a Bi—Sn alloy (the Sn content is 21% (weight%: the same applies below)) is 138 ° C., and 35% Bi Since the melting point of the ⁇ 65% In alloy is 72 ° C. (the melting point of In itself is 156 ° C.), the amount of Sn, In or Ga that is a low melting point layer material should be as small as possible relative to the amount of Bi that is a bonding material layer material. Is preferred.
  • an adhesive layer may be further formed between the semiconductor element and the low melting point layer.
  • the adhesive layer may contain one or more elements selected from the element group consisting of Ti, Cr, and Al.
  • an intermediate bonding layer may be further formed between the adhesive layer and the low melting point layer.
  • the intermediate bonding layer may contain Ni or a Cr—Ni alloy.
  • a diffusion prevention layer may be further formed between the intermediate bonding layer and the low melting point layer.
  • the diffusion preventing layer may contain one or more elements selected from the element group consisting of Cu, Ag, Co, and Mn.
  • the high melting point layer may be composed of a plurality of blocks separated from each other.
  • the high melting point layer can be easily diffused in the bonding material layer when the bonding material layer is melted as compared with the case where the high melting point layer is formed on the entire surface of the semiconductor element. Therefore, it is possible to improve the bonding quality by suppressing the variation in the composition of the alloying bonding material layer.
  • the low melting point layer may be composed of a plurality of blocks corresponding to the blocks constituting the high melting point layer.
  • the size of each block constituting the high melting point layer is not particularly limited, but in order to obtain the above-mentioned effect, the size of each block is preferably as small as possible.
  • the thickness and width are several ⁇ m to several It is preferably about 10 ⁇ m or less (especially about 10 ⁇ m or less for thickness).
  • the low melting point layer and the high melting point layer may be alternately laminated in two or more layers.
  • the bonding material layer is melted when the bonding material layer is melted. Since each high melting point layer can be easily diffused therein, variation in the composition of the alloying bonding material layer can be suppressed and the bonding quality can be improved.
  • the high melting point layer may be formed in a porous shape. In this way, when the bonding material layer is melted, the high melting point layer can be easily diffused in the bonding material layer, thereby suppressing the variation in the composition of the alloyed bonding material layer and improving the bonding quality. Can be made.
  • the semiconductor device and the method for manufacturing the same when a semiconductor element is bonded on a substrate, the high melting point layer is diffused in the bonding material layer so that the melting point is higher than that of the original bonding material layer.
  • An alloying bonding material layer can be formed, and the semiconductor element and the substrate can be bonded via the alloying bonding material layer. Accordingly, since the bonding material layer can be melted at a relatively low temperature when the semiconductor element and the substrate are bonded, the semiconductor element can be stably bonded onto the substrate, and the semiconductor element and the substrate can be stably bonded. After the joining, the joining material layer is alloyed and the liquidus becomes high temperature, so that the heat resistance during reflow and actual use can be improved.
  • FIG. 1 is a perspective view showing a schematic configuration of a semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is a plan view of a semiconductor device according to an embodiment of the present invention.
  • 3A and 3B are cross-sectional views showing respective steps of the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • 4A and 4B are cross-sectional views showing the respective steps of the method for manufacturing a semiconductor device according to one embodiment of the present invention.
  • FIGS. 5A and 5B are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device according to a comparative example.
  • FIG. 1 is a perspective view showing a schematic configuration of a semiconductor device according to an embodiment of the present invention, specifically, a semiconductor device used for a power supply unit of a TV receiver, and FIG. 2 is shown in FIG. It is a top view of the part except a sealing resin part among semiconductor devices.
  • the semiconductor device of this embodiment Since the semiconductor device of this embodiment is used for a power supply unit, a current of several tens of amperes to about 100 amperes flows. Therefore, in order to prevent the semiconductor element from being destroyed by the heat generated by this current, the semiconductor device of this embodiment has a sufficiently thick copper (Cu) as shown in FIGS. And a lead frame having a plurality of external leads 1, a plurality of internal leads 2, a die pad 3, and a heat dissipation portion 4.
  • the heat radiating portion 4 is formed integrally with the die pad 3 on the opposite side of the die pad 3 to the side where the external lead 1 is attached.
  • Each external lead 1 and each internal lead 2 are integrally formed, and one of the plurality of external leads 1 and one of the plurality of internal leads 2 are formed integrally with the die pad 3. Has been.
  • the semiconductor element 5 is mounted on the die pad 3, and the electrode 6 formed on the semiconductor element 5 is not connected to the die pad 3.
  • the internal lead 2 is electrically connected by a wire 7 made of, for example, aluminum (Al).
  • the semiconductor element 5, the wire 7, the internal lead 2 and the die pad 3 are covered with a sealing resin portion 8 (in FIG. 2, only the outer shape is shown by a one-dot chain line).
  • a screw hole 4a is formed in the heat radiating part 4, and if the screw hole 4a is fixed to a heat radiating mechanism (not shown) of the power source part with a screw, the heat generated by the semiconductor element 5 is transferred to the die pad 3 and the heat radiating part.
  • the heat dissipation mechanism can dissipate heat through the part 4 and the screw.
  • the surface layer 10 made of copper having a thickness of about 0.1 ⁇ m to 0.4 ⁇ m is provided.
  • the surface layer 10 is handled as the die pad 3.
  • copper (Cu) is used as the material of the die pad 3 including the external lead 1 and the internal lead 2.
  • the material is not limited to this, and an alloy including copper, silver (Ag), or cobalt (Co). Etc. may be used.
  • a bonded layer 11 made of silver (Ag) having a thickness of about 0.5 ⁇ m to 4 ⁇ m is provided on the surface layer 10 by, for example, plating. That is, in the manufacture of the semiconductor device of this embodiment, the substrate to which the semiconductor element is bonded has a three-layer structure of the die pad 3, the surface layer 10, and the bonded layer 11. Moreover, in this embodiment, although silver was used as a material of the to-be-joined layer 11, it is not restricted to this, You may use the alloy etc. which contain silver, cobalt, or copper.
  • the lower part of the semiconductor element 5 is a semiconductor substrate made of, for example, silicon (Si).
  • a vacuum film forming method (specifically, vapor deposition) is formed on the lower surface of the semiconductor substrate.
  • adhesive layer 12 made of chromium (Cr) with a thickness of about 0.05 ⁇ m
  • intermediate bonding layer made of nickel (Ni) -chromium alloy with a thickness of about 0.05 ⁇ m 13
  • a diffusion prevention layer 14 made of copper (Cu) having a thickness of about 0.3 ⁇ m are sequentially formed.
  • tin (Sn: melting point) having a thickness of about 0.1 to 0.5 ⁇ m is formed by, for example, a vacuum film forming method (specifically, a vapor deposition method or a sputtering method) or a plating method.
  • a vacuum film forming method specifically, a vapor deposition method or a sputtering method
  • a plating method for example, a vacuum film forming method (specifically, a vapor deposition method or a sputtering method) or a plating method.
  • a low melting point layer 15 made of about 220 ° C.
  • a high melting point layer 16A made of copper having a thickness of about 0.1 to 5 ⁇ m
  • Cu melting point is about 1000 ° C. or more
  • bismuth bismuth
  • the melting point is about 272 ° C.
  • the bonding material layer 17A is sequentially formed.
  • the thickness of the high melting point layer 16A is preferably about 0.2 ⁇ m or more in consideration of the penetration into the bonding material layer 17A. Also, due to the recent increase in wafer size and increase in chip size. In order to reduce the warpage of the wafer, it is preferably about 2 ⁇ m or less.
  • the high melting point layer 16A is composed of a plurality of blocks separated from each other so that the bonding material layer 17A can be easily diffused in the bonding material layer 17A and the low melting point layer 15A. Are also composed of a plurality of blocks corresponding to each block constituting the high melting point layer 16A.
  • the bonding material layer 17A is formed so as to cover the lower surface of the diffusion preventing layer 14 and the blocks of the low melting point layer 15 and the high melting point layer 16A. That is, in the present embodiment, the back electrode 18 of the semiconductor element 5 is formed by the above-described adhesive layer 12, intermediate bonding layer 13, diffusion prevention layer 14, low melting point layer 15, high melting point layer 16A, and bonding material layer 17A. ing.
  • chromium is used as the material of the adhesive layer 12, but instead of this, titanium (Ti) or aluminum (Al) may be used, or titanium, chromium and aluminum.
  • An alloy containing one or more elements selected from the element group consisting of as main components may be used.
  • Ni—Cr nickel-chromium
  • Ni—Cr nickel-chromium
  • An alloy as a component may be used.
  • copper (Cu) is used as the material of the diffusion prevention layer 14, but instead of this, silver (Ag), cobalt (Co), or manganese (Mn) may be used. Alternatively, an alloy containing one or more elements selected from the element group consisting of copper, silver, cobalt, and manganese may be used.
  • tin (Sn) is used as the material of the low melting point layer 15, but instead of this, other melting point is lower than that of the constituent material of the bonding material layer 17A (bismuth in this embodiment).
  • a material such as indium (In) or gallium (Ga) may be used, or an alloy containing one or more elements selected from the group consisting of tin, indium, and gallium may be used.
  • copper (Cu) is used as the material of the high melting point layer 16A.
  • another material having a higher melting point than the constituent material of the bonding material layer 17A bismuth in the present embodiment.
  • Materials such as silver (Ag), magnesium (Mg), manganese (Mn), nickel (Ni), zinc (Zn) or antimony (Sb) may be used, or copper, silver, magnesium, manganese, nickel, An alloy containing one or more elements selected from the element group consisting of zinc and antimony may be used.
  • bismuth (Bi) is used as the bonding material layer 17A.
  • the bonding material layer 17A has a higher melting point than the constituent material of the low melting point layer 15 (tin in this embodiment) and has a high melting point.
  • Another material having a melting point lower than that of the constituent material of 16A (copper in this embodiment) for example, an alloy containing Bi as a main component may be used.
  • the bonding material layer 17A may further include an inevitable impurity different from bismuth.
  • the die pad 3 having the above-described configuration and the semiconductor element 5 are joined. Specifically, a bond is formed between the bonded layer 11 on the die pad 3 and the bonding material layer 17 ⁇ / b> A constituting the back electrode 18 of the semiconductor element 5, whereby the semiconductor element 5 is formed on the die pad 3. Mounting and fixing. At this time, as shown in FIG. 3B, heat is transferred from the heated die pad 3 to the back electrode 18 through the bonding material layer 17A, and the low melting point layer 15 is first melted.
  • alloying bonding material layer 17B having a melting point
  • semiconductor element 5 and die pad 3 are bonded via alloying bonding material layer 17B. That is, the semiconductor element 5 and the die pad 3 via the alloying bonding material layer 17B having a solidus and a liquidus higher in temperature (having a temperature range between the solidus and the liquidus). And can be joined.
  • the bonding material layer 17A when the semiconductor element 5 and the die pad 3 are bonded, the bonding material layer 17A can be melted at a relatively low temperature. Therefore, the bonding of the semiconductor element 5 onto the die pad 3 is possible.
  • the bonding material layer 17A is alloyed (that is, the alloyed bonding material layer 17B is formed) and the liquidus temperature is increased after the semiconductor element 5 and the die pad 3 are bonded. Therefore, the heat resistance during reflow or actual use can be improved.
  • the bonding material layer 17A when the bonding material layer 17A is made of bismuth, the melting point is about 272 ° C., whereas when the alloyed bonding material layer 17B is made of 98% bismuth-2% copper alloy, the melting point exceeds 500 ° C. Accordingly, when the semiconductor element 5 and the die pad 3 are bonded, the bonding material layer 17A can be melted at a relatively low temperature of about 272 ° C., while it is alloyed even at a higher temperature of about 280 ° C. to 290 ° C. Since only a part of the bonding material layer 17B is melted, heat resistance reliability during reflow or actual use can be ensured.
  • the bonding material is compared with the case where the high melting point layer 16A is formed on the entire lower surface of the semiconductor element 5. Since the high melting point layer 16A can be easily diffused in the bonding material layer 17A when the layer 17A is melted, the variation in the composition of the alloyed bonding material layer 17B can be suppressed to improve the bonding quality. it can.
  • the size of each block constituting the high melting point layer 16A is not particularly limited. However, in order to obtain the above-described effect, the size of each block is preferably as small as possible. For example, the thickness and width are several tens of ⁇ m.
  • the low melting point layer 15 is also composed of a plurality of blocks corresponding to the blocks constituting the high melting point layer 16A. Instead of this, the low melting point layer 15 includes the semiconductor element 5. You may form in the whole lower surface of.
  • the plurality of block-like high melting point layers 16B separated from the low melting point layer 15 are freed by the heating temperature, solubility, and the like. May not completely dissolve in the bonding material layer 17A.
  • the plurality of block-like high melting point layers 16B are still smaller than the respective block shapes before heating, but are still scattered in the bonding material layer 17A as solid substances.
  • the bonding material layer 17A is melted, a part of the plurality of block-like high melting point layers 16B diffuses while being dissolved in the bonding material layer 17A, so that the bonding material layer 17A is higher than the bonding material layer 17A.
  • the alloying bonding material layer 17B having a melting point, the semiconductor element 5 and the die pad 3 can be bonded via the alloying bonding material layer 17B.
  • the alloying bonding material layer 17B includes the constituent material of the bonding material layer 17A (bismuth in this embodiment), the constituent material of the low melting point layer 15 (tin in this embodiment), and the high melting point layer 16A. And a constituent material (copper in the present embodiment).
  • the alloying bonding material layer 17B may further contain inevitable impurities different from any of these constituent materials.
  • the melting point of bismuth is about 272 ° C.
  • the melting point of bismuth-tin alloy (tin content is 21% or more) is 138 ° C.
  • the melting point of 35% bismuth-65% indium alloy Is 72 ° C.
  • the amount of Sn, In or Ga that is a constituent material of the low melting point layer 15 should be as small as possible relative to the amount of Bi that is a constituent material of the bonding material layer 17A. preferable.
  • the semiconductor element 5 is mounted on the die pad 3 via a bonding material.
  • the semiconductor element 5 may be mounted on another substrate via a bonding material.
  • each block of the low melting point layer 15 and the high melting point layer 16A one low melting point layer 15 and one high melting point layer 16A are formed.
  • two or more low melting point layers 15 and high melting point layers 16A may be alternately laminated. In this way, the thickness of each high melting point layer 16A in the laminate can be reduced compared to the case where only one high melting point layer 16A is formed. Therefore, when the bonding material layer 17A is melted, Since each high melting point layer 16A can be easily diffused in the bonding material layer 17A, the variation in the composition of the alloyed bonding material layer 17B can be suppressed and the bonding quality can be improved.
  • the high melting point layer 16A may be formed in a porous shape. In this way, when the bonding material layer 17A is melted, the high melting point layer 16A can be easily diffused in the bonding material layer 17A, so that variation in the composition of the alloyed bonding material layer 17B can be suppressed. Bonding quality can be improved.
  • FIGS. 4 (a) and 4 (b) the same components as those shown in FIGS. 3 (a) and 3 (b) are denoted by the same reference numerals, and redundant description is omitted.
  • a die pad 3 having a surface layer 10 (not shown) and a bonded layer 11 formed on the surface in advance is placed on a heat block 19, and then a reducing atmosphere (for example, green)
  • the die pad 3 is made of a gas (mixed gas of nitrogen (N 2 ) and hydrogen (H 2 )) or a non-oxidizing atmosphere (for example, nitrogen (N 2 ) atmosphere) with a melting point higher than the melting point of the bonding material layer 17A. Heat to a temperature below the melting point of 16A, for example about 310 ° C.
  • the semiconductor element 5 on which the back electrode 18 including the bonding material layer 17A is formed is pressed onto the bonded layer 11 of the die pad 3 heated in a reducing atmosphere or a non-oxidizing atmosphere.
  • the bonding material layer 17A is composed of bismuth (Bi) as a main component and inevitable components (impurities), and has a melting point of about 272 ° C.
  • the alloying bonding material layer 17B formed by diffusing the copper constituting the high melting point layer 16A into the bonding material layer 17A has about 98% by weight (hereinafter simply referred to as%) bismuth and about 2% copper.
  • the film thickness of the bonding material layer 17A is controlled so that
  • the joining material layer 17A that is, the alloyed joining material layer 17B has, for example, iron (Fe), nickel (Ni), lead (Pb), zinc (Zn), aluminum (Al), cadmium (Cd) as unavoidable components.
  • arsenic (As) or the like is contained in an amount of less than about 0.01%.
  • the amount of heat supplied from the die pad 3 is transferred to the bonding material layer 17A made of bismuth (Bi), and first, the low melting point layer made of tin (Sn). 15 melts.
  • the bonding material layer 17A is melted, the high melting point layer 16B (consisting of copper (Cu)) which is separated from the low melting point layer 15 and becomes free is diffused while being dissolved in the bonding material layer 17A.
  • the bonding material layer 17A becomes an alloyed bonding material layer 17B composed of a Bi—Cu alloy layer.
  • the alloyed bonding material layer 17B not only has a solidus of about 272 ° C. or higher, but also has a liquidus of an alloy having a temperature higher than that of the solidus, so that the alloyed bonding material layer 17B has excellent heat resistance. Can be joined.
  • the bonding material layer 17A is formed by pressing the semiconductor element 5 on which the back electrode 18 is formed on the bonded layer 11 of the die pad 3 heated in a reducing atmosphere or a non-oxidizing atmosphere. And the high melting point layer 16A are formed into an alloyed bonding material layer 17B. Thereafter, by lowering the temperature in this state to solidify the alloying bonding material layer 17B, a semiconductor device having a bond excellent in heat resistance during reflow or actual use can be obtained.
  • the back electrode 18 in which the low melting point layer 15 and the high melting point layer 16A are formed in the bonding material layer 17A mainly composed of bismuth (Bi) is provided on the surface of the die pad 3.
  • the amount of heat supplied from the die pad 3 is transferred to the bonding material layer 17A composed of Bi, and first, the low melting point layer 15 composed of tin (Sn) is melted. .
  • the high melting point layer 16B made of copper (Cu) (the high melting point layer 16A separated from the low melting point layer 15) is bonded to the bonding material layer 17A.
  • the alloyed bonding material layer 17B which is a Bi—Cu alloy layer formed thereby, not only has a melting point (solidus) of about 272 ° C. or higher, but also has a liquidus that is higher than the solidus. Therefore, the heat resistance of the joint between the die pad 3 and the semiconductor element 5 is improved. As a result, the bonding of the semiconductor element 5 onto the die pad 3 is stabilized.
  • the adhesive layer 12, the intermediate bonding layer 13, the diffusion prevention layer 14, the low melting point layer 15, the high melting point layer 16 ⁇ / b> A, and the bonding material layer having the above-described configuration are formed on the back surface of the semiconductor element 5.
  • a back electrode 18 made of 17A is formed in advance.
  • copper (Cu) for the diffusion preventing layer 14 constituting the back electrode 18 nickel ions generated from nickel (Ni) contained in the intermediate bonding layer 13 are diffused into the bonding material layer 17A.
  • An intermetallic compound (Bi 3 Ni or the like) is formed can be prevented. Thereby, it is possible to prevent the melting temperature of the bonding material layer 17A from being remarkably increased.
  • Ni or Ni alloy Ni—Cr alloy
  • the low melting point layer 15, the high melting point layer 16 ⁇ / b> A and the bonding material layer 17 ⁇ / b> A are formed in the back surface electrode 18 of the semiconductor element 5, but instead of this, the bonded object formed on the surface of the die pad 3. Even when the low melting point layer 15, the high melting point layer 16A, and the bonding material layer 17A are formed on the layer 11, the same effect as in the present embodiment can be obtained.
  • FIGS. 5A and 5B are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device according to a comparative example.
  • the surface layer 10 and the bonded layer 11 are sequentially formed on the surface of the die pad 3 before the semiconductor element 20 is die-bonded.
  • an adhesive layer 21, an intermediate bonding layer 22, and a diffusion prevention layer 23 are sequentially formed on the lower surface of the semiconductor substrate constituting the lower part of the semiconductor element 20.
  • the first bonding material layer 24, the high melting point layer 25, and the second bonding material layer 26 are formed on the lower surface of the diffusion preventing layer 23.
  • the back electrode 27 including the adhesive layer 21, the intermediate bonding layer 22, the diffusion preventing layer 23, the first bonding material layer 24, the high melting point layer 25, and the second bonding material layer 26 is formed. That is, the back electrode 27 before die bonding has a three-layer structure in which the high melting point layer 25 is sandwiched between the bonding material layers 24 and 26.
  • the die pad 3 having the above-described configuration and the semiconductor element 20 are joined. Specifically, a bond is formed between the layer to be bonded 11 on the die pad 3 and the bonding material layers 24 and 26 constituting the back electrode 27 of the semiconductor element 20, whereby the semiconductor element is formed on the die pad 3. 20 is mounted and fixed.
  • heat is transferred from the heated die pad 3 to the bonding material layer 26, and first, the bonding material layer 26 which is the lower bonding material layer is melted.
  • the high melting point layer 25 does not melt and starts to fall to the molten bonding material layer 26 side. Thereafter, heat is transmitted to the entire back electrode 27 and the bonding material layer 24, which is the upper bonding material layer, is also melted. A portion of the layer 25 diffuses while dissolving in the bonding material layers 24 and 26.
  • the high melting point layer 25 is taken in when the bonding material layers 24 and 26 are solidified while maintaining the layer structure without being completely dissolved while being partially deformed by the pressure applied during die bonding. It will be. That is, the deformed high melting point layer 25 remains in the solidified bonding material layers 24 and 26 even after the die bonding is completed. In such a bonded state, a different bonding material is incorporated into the bonding material layer that originally needs to be uniform, so cracks may occur in temperature cycle tests due to the difference in physical properties between these materials. The problem which leads to the reliability fall, such as will generate
  • the heat resistance of the bonding material layer for bonding the substrate and the semiconductor element can be improved, and thereby the bonding of the semiconductor element on the substrate can be stabilized.
  • it is suitable for a semiconductor device incorporated in an electronic device that becomes high temperature during operation, a manufacturing method thereof, and the like.

Abstract

　基体３上に接合材料層１７Ｂを介して半導体素子５が設けられている。接合材料層１７Ｂは、主成分となる第１の元素と、第１の元素よりも融点が高い第２の元素と、第１の元素よりも融点が低い第３の元素とを含む。

Description

半導体装置及びその製造方法
　本発明は、半導体装置及びその製造方法に関する。
　例えば、ＴＶ受像機等の電子機器の電源部に利用されている半導体装置は、一般に、金属からなるダイパッドと、該ダイパッドの上にはんだ材を介して固着された半導体素子（半導体チップ）とを備えた構成を持つ。
　このような半導体装置は、まず、予めはんだ層が形成されている半導体素子を、加熱したダイパッドの上に押し付けることにより、半導体素子上に形成したはんだ層を溶融させ、その後、はんだ層を冷却することにより、半導体素子をはんだ材を介してダイパッド上に固着することにより得られる（例えば特許文献１参照）。
特表２００５－５０３９２６号公報
　近年、はんだ材の鉛フリー化が推進されているが、例えば電源部に利用される半導体装置においては、使用時の温度上昇が極めて大きいため、従来の錫（Ｓｎ）－銀（Ａｇ）－銅（Ｃｕ）系の鉛フリーはんだ材を利用することはできない。
　すなわち、錫－銀－銅系の鉛フリーはんだ材は、その融点が２２０℃程度と低いことから、温度上昇が大きい電源部等に利用しようとすると、はんだ材に再溶融が発生してしまうので、前述のように、電源部に利用される半導体装置に錫－銀－銅系の鉛フリーはんだ材を用いることはできない。
　そこで、溶融温度が高い鉛フリーはんだ材が研究されているものの、はんだ材の溶融温度を高くすると、ダイパッド上への半導体素子のはんだ付けが安定しなくなるという別の問題が発生する。
　また、半導体素子裏面に予めはんだ層を形成しておき、そのままダイボンドする方法も考えられているが、多元系のはんだ層（合金層）を形成するためには、各元素の融点の差に起因する溶融温度の違いを緩和する必要があるので、例えば、薄い金属膜を多数（例えば２０層以上）積層させて各金属膜を溶融させたりしている。しかし、この場合、多層薄膜形成が難しいだけではなく、膜組成がばらつくことに起因して各薄膜の溶融開始温度が変わる結果、未溶融部分が発生して合金層の組成がばらつくと共にその接合信頼性が不安定になるなどの問題が生じる。すなわち、多層薄膜形成に関する生産タクトやコストの問題だけではなく、接合品質を低下させるという問題もある。
　前記に鑑み、本発明は、半導体装置の耐熱性を向上させつつ、基体上への半導体素子の接合を安定して行えるようにすることを目的とする。
　前記の目的を達成するために、本発明に係る第１の半導体装置は、基体上に接合材料層を介して半導体素子が設けられた半導体装置であって、前記接合材料層は、主成分となる第１の元素と、前記第１の元素よりも融点が高い第２の元素と、前記第１の元素よりも融点が低い第３の元素とを含む。
　すなわち、本発明に係る第１の半導体装置は、後述の本発明に係る半導体装置の製造方法により得られる半導体装置であるため、後述の本発明に係る半導体装置の製造方法と同様の効果を得ることができる。
　本発明に係る第１の半導体装置において、前記第２の元素は、前記接合材料層中に固形物として点在していてもよい。
　本発明に係る第１の半導体装置において、前記第１の元素はＢｉであってもよい。この場合、前記第２の元素は、Ｃｕ、Ａｇ、Ｍｇ、Ｍｎ、Ｎｉ、Ｚｎ及びＳｂからなる元素群から選ばれた１つ又は複数の元素であってもよい。また、前記第３の元素は、Ｓｎ、Ｉｎ及びＧａからなる元素群から選ばれた１つ又は複数の元素であってもよい。また、前記接合材料層は、前記第１の元素、前記第２の元素及び前記第３の元素のいずれとも異なる不可避不純物をさらに含んでいてもよい。尚、Ｂｉの融点が約２７２℃であるのに対して、例えば、Ｂｉ－Ｓｎ合金（Ｓｎの含有率が２１％以上）の融点は１３８℃であり、３５％Ｂｉ－６５％Ｉｎ合金の融点は７２℃（Ｉｎ自体の融点は１５６℃）であるので、Ｂｉ（第１の元素）の量に対するＳｎ、Ｉｎ又はＧａ（第３の元素）の量はできるだけ少ないことが好ましい。
　本発明に係る第１の半導体装置において、前記半導体素子と前記接合材料層との間に接着層がさらに形成されていてもよい。この場合、前記接着層は、Ｔｉ、Ｃｒ及びＡｌからなる元素群から選ばれた１つ又は複数の元素を含んでいてもよい。また、前記接着層と前記接合材料層との間に中間接合層がさらに形成されていてもよい。この場合、前記中間接合層は、Ｎｉ又はＣｒ－Ｎｉ合金を含んでいてもよい。また、前記中間接合層と前記接合材料層との間に拡散防止層がさらに形成されていてもよい。この場合、前記拡散防止層は、Ｃｕ、Ａｇ、Ｃｏ及びＭｎからなる元素群から選ばれた１つ又は複数の元素を含んでいてもよい。
　本発明に係る第１の半導体装置において、前記基体はダイパッドであってもよい。この場合、前記ダイパッドは、銅又は銅合金を含んでいてもよい。また、前記ダイパッドの表面には、銀を含む被接合層が形成されていてもよい。
　前記の目的を達成するために、本発明に係る半導体装置の製造方法は、基体上に接合材料層を介して半導体素子が設けられた半導体装置の製造方法であって、前記半導体素子の一面上に、前記接合材料層よりも融点が低い低融点層を形成する工程（ａ）と、前記低融点層上に、前記接合材料層よりも融点が高い高融点層を形成する工程（ｂ）と、前記半導体素子の前記一面上に前記低融点層及び前記高融点層を覆うように接合材料層を形成する工程（ｃ）と、前記半導体素子の前記接合材料層側を前記基体に押し付けながら前記接合材料層を溶融させることによって、前記基体と前記半導体素子とを接合する工程（ｄ）とを備えている。ここで、前記工程（ｂ）において、前記高融点層は、前記低融点層上に、互いに分離した複数のブロックとして形成されてもよい。
　本発明に係る半導体装置の製造方法によると、半導体素子の接合材料層側をダイバッド等の基体上に加熱状態で押し付けることにより、接合材料層中で低融点層を溶融させて高融点層を低融点層から分離した後に接合材料層を溶融させて当該接合材料層中で高融点層を拡散させることができる。このため、当初の接合材料層よりも高い融点を持つ合金化接合材料層を形成できると共に、当該合金化接合材料層を介して半導体素子と基体とを接合することができる。言い換えると、固相線と、それよりも高温の液相線とを有する（固相線と液相線との間に温度幅を有する）合金化接合材料層を介して半導体素子と基体とを接合することができる。従って、半導体素子と基体とを接合する際には接合材料層を比較的低温で溶融させることができるため、基体上への半導体素子の接合を安定して行うことができると共に、半導体素子と基体との接合後においては接合材料層が合金化して液相線が高温化するため、リフロー時や実使用時の耐熱性を向上させることができる。
　本発明に係る半導体装置の製造方法において、前記工程（ｄ）よりも前に、前記基体を加熱する工程をさらに備えていてもよい。この場合、前記基体の加熱温度は、前記接合材料層の融点よりも高く且つ前記高融点層の融点よりも低くてもよい。
　本発明に係る半導体装置の製造方法において、前記工程（ｄ）において、前記接合材料層中で前記低融点層を溶融させて前記高融点層を前記低融点層から分離した後に前記接合材料層を溶融させて当該接合材料層中で前記高融点層を拡散させることにより、前記接合材料層よりも高い融点を持つ合金化接合材料層を形成してもよい。この場合、前記合金化接合材料層は、固相線と、前記固相線よりも高温の液相線とを有していてもよい。
　本発明に係る半導体装置の製造方法において、前記基体はダイパッドであってもよい。この場合、前記ダイパッドの表面には、銀を含む被接合層が形成されていてもよい。
　前記の目的を達成するために、本発明に係る第２の半導体装置は、半導体素子と、前記半導体素子の一面上に形成された低融点層と、前記低融点層上に形成された高融点層と、前記半導体素子の一面上に前記低融点層及び前記高融点層を覆うように形成された接合材料層とを備え、前記低融点層の融点は前記接合材料層の融点よりも低く、前記高融点層の融点は前記接合材料層の融点よりも高い。
　本発明に係る第２の半導体装置によると、加熱状態で接合材料層側をダイバッド等の基体上に押し付けることにより、接合材料層中で低融点層を溶融させて高融点層を低融点層から分離した後に接合材料層を溶融させて当該接合材料層中で高融点層を拡散させることができる。このため、当初の接合材料層よりも高い融点を持つ合金化接合材料層を形成できると共に、当該合金化接合材料層を介して半導体素子と基体とを接合することができる。言い換えると、固相線と、それよりも高温の液相線とを有する（固相線と液相線との間に温度幅を有する）合金化接合材料層を介して半導体素子と基体とを接合することができる。従って、半導体素子と基体とを接合する際には接合材料層を比較的低温で溶融させることができるため、基体上への半導体素子の接合を安定して行うことができると共に、半導体素子と基体との接合後においては接合材料層が合金化して液相線が高温化するため、リフロー時や実使用時の耐熱性を向上させることができる。
　本発明に係る第２の半導体装置において、前記接合材料層はＢｉを主成分としてもよい。この場合、前記接合材料層は、Ｂｉと異なる不可避不純物をさらに含んでいてもよい。また、前記高融点層は、Ｃｕ、Ａｇ、Ｍｇ、Ｍｎ、Ｎｉ、Ｚｎ及びＳｂからなる元素群から選ばれた１つ又は複数の元素を含んでいてもよい。また、前記低融点層は、Ｓｎ、Ｉｎ及びＧａからなる元素群から選ばれた１つ又は複数の元素を含んでいてもよい。尚、Ｂｉの融点が約２７２℃であるのに対して、例えば、Ｂｉ－Ｓｎ合金（Ｓｎの含有率は２１％（重量％：以下同じ）以上）の融点は１３８℃であり、３５％Ｂｉ－６５％Ｉｎ合金の融点は７２℃（Ｉｎ自体の融点は１５６℃）であるので、接合材料層材料であるＢｉの量に対する低融点層材料であるＳｎ、Ｉｎ又はＧａの量はできるだけ少ないことが好ましい。
　本発明に係る第２の半導体装置において、前記半導体素子と前記低融点層との間に接着層がさらに形成されていてもよい。この場合、前記接着層は、Ｔｉ、Ｃｒ及びＡｌからなる元素群から選ばれた１つ又は複数の元素を含んでいてもよい。また、前記接着層と前記低融点層との間に中間接合層がさらに形成されていてもよい。この場合、前記中間接合層は、Ｎｉ又はＣｒ－Ｎｉ合金を含んでいてもよい。また、前記中間接合層と前記低融点層との間に拡散防止層がさらに形成されていてもよい。この場合、前記拡散防止層は、Ｃｕ、Ａｇ、Ｃｏ及びＭｎからなる元素群から選ばれた１つ又は複数の元素を含んでいてもよい。
　本発明に係る第２の半導体装置において、前記高融点層は、互いに分離した複数のブロックから構成されていてもよい。このようにすると、高融点層が半導体素子の一面の全体に形成されている場合と比べて、接合材料層を溶融させた際に当該接合材料層中で高融点層を容易に拡散させることができるので、合金化接合材料層の組成のばらつきを抑制して接合品質を向上させることができる。また、この場合、前記低融点層は、前記高融点層を構成する前記各ブロックと対応する複数のブロックから構成されていてもよい。尚、高融点層を構成する各ブロックのサイズは特に限定されるものではないが、前述の効果を得るためには、各ブロックのサイズは小さいほど好ましく、例えば厚さや幅等が数μｍ～数十μｍ程度以下（特に厚さについては１０μｍ程度以下）であることが好ましい。
　本発明に係る第２の半導体装置において、前記低融点層と前記高融点層とが交互にそれぞれ２層以上積層されていてもよい。このようにすると、高融点層が１層だけ形成されている場合と比べて、積層体中の各高融点層の厚さを薄くできるため、接合材料層を溶融させた際に当該接合材料層中で各高融点層を容易に拡散させることができるので、合金化接合材料層の組成のばらつきを抑制して接合品質を向上させることができる。
　本発明に係る第２の半導体装置において、前記高融点層はポーラス状に形成されていてもよい。このようにすると、接合材料層を溶融させた際に当該接合材料層中で高融点層を容易に拡散させることができるので、合金化接合材料層の組成のばらつきを抑制して接合品質を向上させることができる。
　本発明に係る半導体装置及びその製造方法によると、基体上に半導体素子が接合される際に、接合材料層中に高融点層を拡散させることにより、当初の接合材料層よりも高い融点を持つ合金化接合材料層を形成できると共に、当該合金化接合材料層を介して半導体素子と基体とを接合することができる。従って、半導体素子と基体とを接合する際には接合材料層を比較的低温で溶融させることができるため、基体上への半導体素子の接合を安定して行うことができると共に、半導体素子と基体との接合後においては接合材料層が合金化して液相線が高温化するため、リフロー時や実使用時の耐熱性を向上させることができる。
図１は、本発明の一実施形態に係る半導体装置の概略構成を示す斜視図である。 図２は、本発明の一実施形態に係る半導体装置の平面図である。 図３（ａ）及び（ｂ）は、本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図４（ａ）及び（ｂ）は、本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図５（ａ）及び（ｂ）は、比較例に係る半導体装置の製造方法の各工程を示す断面図である。
　（実施形態）
　以下、本発明の一実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
　図１は、本発明の一実施形態に係る半導体装置、具体的には、ＴＶ受像機の電源部に利用される半導体装置の概略構成を示す斜視図であり、図２は、図１に示す半導体装置のうち封止樹脂部を除いた部分の平面図である。
　本実施形態の半導体装置は電源部に用いられるため、数十アンペアから百アンペア程度の電流が流れる。そこで、この電流に伴う発熱により半導体素子が破壊されることを防止するために、本実施形態の半導体装置においては、図１及び図２に示すように、肉厚が十分に厚い銅（Ｃｕ）からなり、且つ複数の外部リード１、複数の内部リード２、ダイパッド３及び放熱部４を有するリードフレームを用いている。ここで、放熱部４は、ダイパッド３における外部リード１の取り付け側の反対側にダイパッド３と一体的に形成されている。また、各外部リード１と各内部リード２とは一体的に形成されていると共に、複数の外部リード１のうちの１つと複数の内部リード２のうちの１つとはダイパッド３と一体的に形成されている。
　また、図２に示すように、本実施形態の半導体装置においては、ダイパッド３の上に半導体素子５が実装されており、半導体素子５に形成された電極６と、ダイパッド３と接続されていない内部リード２とは、例えばアルミニウム（Ａｌ）からなるワイヤ７によって電気的に接続されている。
　尚、半導体素子５、ワイヤ７、内部リード２及びダイパッド３は封止樹脂部８（図２では外形のみ一点鎖線で図示）によって覆われている。
　また、放熱部４には、ねじ止め孔４ａが形成されており、当該ねじ止め孔４ａをねじによって電源部の放熱機構（図示省略）に固持すれば、半導体素子５の発熱をダイパッド３、放熱部４及び前記ねじを通じて前記放熱機構に放熱させることができる。
　以下、本実施形態の半導体装置の製造方法について、図３（ａ）及び（ｂ）を参照しながら説明する。
　まず、図３（ａ）に示すように、半導体素子５をダイボンドする前のダイパッド３の表面上に、例えば真空成膜法（具体的には蒸着法又はスパッタ法等）又はめっき法等により、例えば厚さ０．１μｍ～０．４μｍ程度の銅からなる表面層１０を設ける。尚、本実施形態においては、この表面層１０も含めてダイパッド３として取り扱う。また、本実施形態においては、外部リード１及び内部リード２を含むダイパッド３の材料として銅（Ｃｕ）を用いたが、これに限らず、銅、銀（Ａｇ）又はコバルト（Ｃｏ）を含む合金等を用いてもよい。次に、表面層１０の上に、例えばめっき法等により、厚さ０．５μｍ～４μｍ程度の銀（Ａｇ）からなる被接合層１１を設ける。すなわち、本実施形態の半導体装置の製造においては、半導体素子が接合される基体は、ダイパッド３、表面層１０及び被接合層１１の３層構造を有する。また、本実施形態においては、被接合層１１の材料として銀を用いたが、これに限られず、銀、コバルト又は銅を含む合金等を用いてもよい。
　一方、半導体素子５の下部は、例えばシリコン（Ｓｉ）からなる半導体基板であり、当該半導体基板の下面上に、図３（ａ）に示すように、例えば真空成膜法（具体的には蒸着法又はスパッタ法等）又はめっき法等により、厚さが０．０５μｍ程度のクロム（Ｃｒ）からなる接着層１２、厚さが０．０５μｍ程度のニッケル（Ｎｉ）－クロム合金からなる中間接合層１３、及び厚さが０．３μｍ程度の銅（Ｃｕ）からなる拡散防止層１４を順次形成する。また、拡散防止層１４の下面上に、例えば真空成膜法（具体的には蒸着法又はスパッタ法等）又はめっき法等により、厚さ０．１～０．５μｍ程度の錫（Ｓｎ：融点は２２０℃程度）からなる低融点層１５、厚さ０．１～５μｍ程度の銅（Ｃｕ：融点は１０００℃程度以上）からなる高融点層１６Ａ、及び厚さ１０～５０μｍ程度のビスマス（Ｂｉ：融点は約２７２℃程度）からなる接合材料層１７Ａを順次形成する。尚、高融点層１６Ａの厚さは、接合材料層１７Ａへの溶け込みを考慮すると、０．２μｍ程度以上であることが好ましく、また、近年のウェハサイズの大口径化やチップサイズの増大に起因するウェハの反りを低減させるためには、２μｍ程度以下であることが好ましい。ここで、高融点層１６Ａは、接合材料層１７Ａを溶融させた際に当該接合材料層１７Ａ中で容易に拡散できるように、互いに分離した複数のブロックから構成されていると共に、低融点層１５も、高融点層１６Ａを構成する各ブロックと対応する複数のブロックから構成されている。また、接合材料層１７Ａは、拡散防止層１４の下面と低融点層１５及び高融点層１６Ａの各ブロックとを覆うように形成されている。すなわち、本実施形態においては、前述の接着層１２、中間接合層１３、拡散防止層１４、低融点層１５、高融点層１６Ａ及び接合材料層１７Ａにより、半導体素子５の裏面電極１８が形成されている。
　尚、本実施形態において、接着層１２の材料として、クロム（Ｃｒ）を用いたが、これに代えて、チタン（Ｔｉ）若しくはアルミニウム（Ａｌ）を用いてもよいし、又はチタン、クロム及びアルミニウムからなる元素群から選ばれた１つ又は複数の元素を主成分として含む合金を用いてもよい。
　また、本実施形態において、中間接合層１３の材料として、ニッケル－クロム（Ｎｉ－Ｃｒ）合金を用いたが、これに代えて、ニッケルを用いてもよいし、又はニッケル若しくはニッケル－クロムを主成分とする合金を用いてもよい。
　また、本実施形態において、拡散防止層１４の材料として、銅（Ｃｕ）を用いたが、これに代えて、銀（Ａｇ）、コバルト（Ｃｏ）若しくはマンガン（Ｍｎ）を用いてもよいし、又は銅、銀、コバルト及びマンガンからなる元素群から選ばれた１つ又は複数の元素を含む合金を用いてもよい。
　また、本実施形態において、低融点層１５の材料として、錫（Ｓｎ）を用いたが、これに代えて、接合材料層１７Ａの構成材料（本実施形態ではビスマス）よりも融点が低い他の材料、例えばインジウム（Ｉｎ）若しくはガリウム（Ｇａ）を用いてもよいし、又は錫、インジウム及びガリウムからなる元素群から選ばれた１つ又は複数の元素を含む合金を用いてもよい。
　また、本実施形態において、高融点層１６Ａの材料として、銅（Ｃｕ）を用いたが、これに代えて、接合材料層１７Ａの構成材料（本実施形態ではビスマス）よりも融点が高い他の材料、例えば銀（Ａｇ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）若しくはアンチモン（Ｓｂ）を用いてもよいし、又は銅、銀、マグネシウム、マンガン、ニッケル、亜鉛及びアンチモンからなる元素群から選ばれた１つ又は複数の元素を含む合金を用いてもよい。
　また、本実施形態において、接合材料層１７Ａとして、ビスマス（Ｂｉ）を用いたが、これに代えて、低融点層１５の構成材料（本実施形態では錫）よりも融点が高く且つ高融点層１６Ａの構成材料（本実施形態では銅）よりも融点が低い他の材料、例えばＢｉを主成分として含む合金を用いてもよい。ここで、接合材料層１７Ａは、ビスマスと異なる不可避不純物をさらに含んでいてもよい。
　次に、図３（ｂ）に示すように、以上のような構成を持つダイパッド３と半導体素子５とを接合する。具体的には、ダイパッド３上の被接合層１１と、半導体素子５の裏面電極１８を構成する接合材料層１７Ａとの間で接合を形成し、それにより、ダイパッド３の上に半導体素子５を実装すると共に固着する。このとき、図３（ｂ）に示すように、加熱されたダイパッド３から接合材料層１７Ａを通じて裏面電極１８に熱が伝わり、まず、低融点層１５が溶融する。続いて、接合材料層１７Ａが溶融した時、低融点層１５から分離してフリーになった高融点層１６Ｂが接合材料層１７Ａ中で溶解しつつ拡散することにより、接合材料層１７Ａよりも高い融点を持つ合金化接合材料層１７Ｂが形成される結果、合金化接合材料層１７Ｂを介して半導体素子５とダイパッド３とが接合される。すなわち、固相線と、それよりも高温の液相線とを有する（固相線と液相線との間に温度幅を有する）合金化接合材料層１７Ｂを介して半導体素子５とダイパッド３とを接合することができる。
　以上のように、本実施形態によると、半導体素子５とダイパッド３とを接合する際には接合材料層１７Ａを比較的低温で溶融させることができるため、ダイパッド３上への半導体素子５の接合を安定して行うことができると共に、半導体素子５とダイパッド３との接合後においては接合材料層１７Ａが合金化して（つまり合金化接合材料層１７Ｂが形成されて）液相線が高温化するため、リフロー時や実使用時の耐熱性を向上させることができる。例えば、接合材料層１７Ａがビスマスからなる場合、その融点は約２７２℃程度である一方、合金化接合材料層１７Ｂが９８％ビスマス－２％銅合金からなる場合、その融点は５００℃を超える。従って、半導体素子５とダイパッド３とを接合する際には接合材料層１７Ａを比較的低温の約２７２℃程度で溶融させることができる一方、それよりも高温の２８０℃～２９０℃程度でも合金化接合材料層１７Ｂはその一部分しか溶けないため、リフロー時や実使用時の耐熱信頼性を確保することができる。
　また、本実施形態によると、高融点層１６Ａが互いに分離した複数のブロックから構成されているため、高融点層１６Ａが半導体素子５の下面の全体に形成されている場合と比べて、接合材料層１７Ａを溶融させた際に当該接合材料層１７Ａ中で高融点層１６Ａを容易に拡散させることができるので、合金化接合材料層１７Ｂの組成のばらつきを抑制して接合品質を向上させることができる。尚、高融点層１６Ａを構成する各ブロックのサイズは特に限定されるものではないが、前述の効果を得るためには、各ブロックのサイズは小さいほど好ましく、例えば厚さや幅等が数十μｍ程度以下であることが好ましい。また、本実施形態では、低融点層１５も、高融点層１６Ａを構成する各ブロックと対応する複数のブロックから構成されていたが、これに代えて、低融点層１５については、半導体素子５の下面の全体に形成されていてもよい。
　尚、本実施形態において、加熱により半導体素子５をダイパッド３に固着させる際に、低融点層１５から分離してフリーになった複数のブロック状の高融点層１６Ｂは、加熱温度や溶解度等によっては、接合材料層１７Ａ中に溶解しきらない場合がありうる。この場合、複数のブロック状の高融点層１６Ｂは、加熱前の各ブロック形状よりも小さくなってはいるものの、依然として、接合材料層１７Ａ中に固形物として点在している状況となる。当該態様であっても、接合材料層１７Ａが溶融した時、複数のブロック状の高融点層１６Ｂの一部が接合材料層１７Ａ中で溶解しつつ拡散することにより、接合材料層１７Ａよりも高い融点を持つ合金化接合材料層１７Ｂが形成される結果、合金化接合材料層１７Ｂを介して半導体素子５とダイパッド３とを接合することができる。
　また、本実施形態において、合金化接合材料層１７Ｂは、接合材料層１７Ａの構成材料（本実施形態ではビスマス）と低融点層１５の構成材料（本実施形態では錫）と高融点層１６Ａの構成材料（本実施形態では銅）とを含むことになる。ここで、合金化接合材料層１７Ｂが、こららの構成材料のいずれとも異なる不可避不純物をさらに含んでいてもよい。但し、例えば、ビスマスの融点が約２７２℃であるのに対して、ビスマス－錫合金（錫の含有率は２１％以上）の融点は１３８℃であり、３５％ビスマス－６５％インジウム合金の融点は７２℃（Ｉｎ自体の融点は１５６℃）であるので、接合材料層１７Ａの構成材料であるＢｉの量に対する低融点層１５の構成材料であるＳｎ、Ｉｎ又はＧａの量はできるだけ少ないことが好ましい。
　また、本実施形態において、半導体素子５を接合材料を介してダイパッド３上に実装したが、これに代えて、半導体素子５を接合材料を介して他の基体上に実装してもよい。
　また、本実施形態において、低融点層１５及び高融点層１６Ａの各ブロックでは、低融点層１５及び高融点層１６Ａのそれぞれが１層ずつ形成されていた。しかし、これに代えて、低融点層１５と高融点層１６Ａとが交互にそれぞれ２層以上積層されていてもよい。このようにすると、高融点層１６Ａが１層だけ形成されている場合と比べて、積層体中の各高融点層１６Ａの厚さを薄くできるため、接合材料層１７Ａを溶融させた際に当該接合材料層１７Ａ中で各高融点層１６Ａを容易に拡散させることができるので、合金化接合材料層１７Ｂの組成のばらつきを抑制して接合品質を向上させることができる。
　また、本実施形態において、高融点層１６Ａはポーラス状に形成されていてもよい。このようにすると、接合材料層１７Ａを溶融させた際に当該接合材料層１７Ａ中で高融点層１６Ａを容易に拡散させることができるので、合金化接合材料層１７Ｂの組成のばらつきを抑制して接合品質を向上させることができる。
　以下、本実施形態の半導体装置の製造方法のうち、半導体素子５をダイパッド３上に実装する工程について、図４（ａ）及び（ｂ）を参照しながら詳細に説明する。尚、図４（ａ）及び（ｂ）において、図３（ａ）及び（ｂ）に示す構成要素と同じ構成要素には同じ符号を付すことにより、重複する説明を省略する。
　まず、図４（ａ）に示すように、予め表面に表面層１０（図示省略）及び被接合層１１が形成されたダイパッド３をヒートブロック１９の上に配置し、その後、還元雰囲気（例えばグリーンガス（窒素（Ｎ2 ）と水素（Ｈ2 ）との混合ガス）、又は非酸化雰囲気（例えば窒素（Ｎ2 ）雰囲気）でダイパッド３を、接合材料層１７Ａの融点よりも高く且つ高融点層１６Ａの融点よりも低い温度、例えば約３１０℃に加熱する。
　次に、還元雰囲気又は非酸化雰囲気で加熱されているダイパッド３の被接合層１１の上に、接合材料層１７Ａを含む裏面電極１８を形成した半導体素子５を押し付ける。ここで、接合材料層１７Ａは、主成分であるビスマス（Ｂｉ）と、不可避成分（不純物）とから構成されており、融点は約２７２℃である。また、高融点層１６Ａを構成する銅が接合材料層１７Ａ中に拡散してなる合金化接合材料層１７Ｂが、約９８重量％（以下、単に％と表示する）のビスマスと約２％の銅とから構成されるように、接合材料層１７Ａの膜厚は制御されている。また、接合材料層１７Ａつまり合金化接合材料層１７Ｂには、不可避成分として、例えば、鉄（Ｆｅ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、カドミウム（Ｃｄ）又は砒素（Ａｓ）等が約０．０１％未満含まれている。
　次に、図４（ｂ）に示すように、ダイパッド３より供給された熱量が、ビスマス（Ｂｉ）から構成された接合材料層１７Ａに伝わり、まず、錫（Ｓｎ）から構成された低融点層１５が溶融する。次に、接合材料層１７Ａが溶融する時に、低融点層１５から分離してフリーになった高融点層１６Ｂ（銅（Ｃｕ）から構成されている）が接合材料層１７Ａ中で溶解しつつ拡散することにより、接合材料層１７Ａは、Ｂｉ－Ｃｕ合金層から構成された合金化接合材料層１７Ｂとなる。合金化接合材料層１７Ｂは、約２７２℃以上の固相線を有するだけではなく、固相線よりも高温の合金の液相線を有するため、合金化接合材料層１７Ｂによって、耐熱性に優れた接合が可能となる。
　このように、本実施形態においては、還元雰囲気又は非酸化雰囲気で加熱されているダイパッド３の被接合層１１の上に、裏面電極１８を形成した半導体素子５を押し付けることにより、接合材料層１７Ａと高融点層１６Ａとが合金化されてなる合金化接合材料層１７Ｂを形成する。その後、この状態で温度を下げて合金化接合材料層１７Ｂを固化させることにより、リフロー時や実使用時の耐熱性に優れた接合を有する半導体装置を得ることができる。
　以上に説明したように、本実施形態においては、ビスマス（Ｂｉ）を主成分とする接合材料層１７Ａ中に低融点層１５及び高融点層１６Ａを形成した裏面電極１８を、ダイパッド３の表面上に形成した被接合層１１に押し付けることにより、ダイパッド３より供給された熱量が、Ｂｉから構成された接合材料層１７Ａに伝わり、まず、錫（Ｓｎ）から構成された低融点層１５が溶融する。次に、Ｂｉを主成分とする接合材料層１７が溶融する時に、銅（Ｃｕ）で構成された高融点層１６Ｂ（高融点層１６Ａが低融点層１５から分離したもの）が接合材料層１７Ａ中で溶解しつつ拡散する。これによって形成されるＢｉ－Ｃｕ合金層である合金化接合材料層１７Ｂは、約２７２℃程度以上の融点（固相線）を有するだけではなく、固相線よりも高温の合金の液相線を有するため、ダイパッド３と半導体素子５との接合部の耐熱性が向上する結果、ダイパッド３上への半導体素子５の接合が安定する。
　尚、ダイパッド３との接合前においては、半導体素子５の裏面に、前述の構成を持つ接着層１２、中間接合層１３、拡散防止層１４、低融点層１５、高融点層１６Ａ及び接合材料層１７Ａからなる裏面電極１８が予め形成されている。ここで、裏面電極１８を構成する拡散防止層１４に銅（Ｃｕ）を用いることにより、中間接合層１３に含まれるニッケル（Ｎｉ）から生成されるニッケルイオンが接合材料層１７Ａ中に拡散して金属間化合物（Ｂｉ3 Ｎｉ等）が形成される事態を阻止することができる。これにより、接合材料層１７Ａの溶融温度が著しく上昇してしまうことを防止することができる。一方、拡散防止層１４に用いたＣｕから生成されるＣｕイオンが半導体素子５側に拡散してデバイス特性を変化させることがないように、中間接合層１３にＮｉ又はＮｉ合金（Ｎｉ－Ｃｒ合金）を用いている。
　また、本実施形態において、半導体素子５の裏面電極１８中に低融点層１５、高融点層１６Ａ及び接合材料層１７Ａを形成したが、これに代えて、ダイパッド３の表面上に形成した被接合層１１上に、低融点層１５、高融点層１６Ａ及び接合材料層１７Ａを形成しても、本実施形態と同様の効果を得ることができる。
　（比較例）
　以下、比較例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
　図５（ａ）及び（ｂ）は、比較例に係る半導体装置の製造方法の各工程を示す断面図である。
　まず、図５（ａ）に示すように、半導体素子２０をダイボンドする前のダイパッド３の表面上に、表面層１０及び被接合層１１を順次形成する。一方、半導体素子２０の下部を構成する半導体基板の下面上に、接着層２１、中間接合層２２及び拡散防止層２３を順次形成する。続いて、拡散防止層２３の下面上に、第１の接合材料層２４、高融点層２５及び第２の接合材料層２６を形成する。これにより、接着層２１、中間接合層２２、拡散防止層２３、第１の接合材料層２４、高融点層２５及び第２の接合材料層２６からなる裏面電極２７が形成される。すなわち、ダイボンド前の裏面電極２７は、高融点層２５が接合材料層２４及び２６によってサンドイッチされた３層構造を有している。
　次に、図５（ｂ）に示すように、以上のような構成を持つダイパッド３と半導体素子２０とを接合する。具体的には、ダイパッド３上の被接合層１１と、半導体素子２０の裏面電極２７を構成する接合材料層２４及び２６との間で接合を形成し、それにより、ダイパッド３の上に半導体素子２０を実装すると共に固着する。このとき、図５（ｂ）に示すように、加熱されたダイパッド３から接合材料層２６に熱が伝わり、まず、下層の接合材料層である接合材料層２６が溶融する。一方、高融点層２５は溶融することなく、溶融した接合材料層２６側に落ち込み始める。その後、裏面電極２７の全体に熱が伝わり、上層の接合材料層である接合材料層２４も溶融することにより、フリー状態となった高融点層２５が不規則な挙動をしながら、当該高融点層２５の一部分が接合材料層２４及び２６中で溶解しつつ拡散する。
　本比較例では、高融点層２５は、ダイボンド時の加圧力により一部変形しながらも完全には溶解することなく、層構造を保ちつつ接合材料層２４及び２６が固化する時にその中に取り込まれてしまう。すなわち、ダイボンド終了後においても、固化した接合材料層２４及び２６の中に、変形した高融点層２５が残存してしまう。このような接合状態となると、本来均一である必要がある接合材料層中に異種接合材料が取り込まれた状態となるので、これらの材料間の物性の違いに起因して温度サイクル試験などでクラックが発生してしまう等の信頼性低下につながる問題が生じてしまう。
　 
　本発明に係る半導体装置及びその製造方法によると、基体と半導体素子とを接合する接合材料層の耐熱性を向上させ、それによって、基体上への半導体素子の接合を安定させることができるので、特に、動作時に高温となる電子機器に組み込まれる半導体装置及びその製造方法等に好適である。
　　１　　外部リード
　　２　　内部リード
　　３　　ダイパッド
　　４　　放熱部
　　４ａ　　ねじ止め孔
　　５　　半導体素子
　　６　　電極
　　７　　ワイヤ
　　８　　封止樹脂部
　１０　　表面層
　１１　　被接合層
　１２　　接着層
　１３　　中間接合層
　１４　　拡散防止層
　１５　　低融点層
　１６Ａ、１６Ｂ　　高融点層
　１７Ａ　　接合材料層
　１７Ｂ　　合金化接合材料層
　１８　　裏面電極
　１９　　ヒートブロック

Claims (38)

  1. 　基体上に接合材料層を介して半導体素子が設けられた半導体装置であって、
    　前記接合材料層は、主成分となる第１の元素と、前記第１の元素よりも融点が高い第２の元素と、前記第１の元素よりも融点が低い第３の元素とを含むことを特徴とする半導体装置。
  2. 　請求項１に記載の半導体装置において、
    　前記第２の元素は、前記接合材料層中に固形物として点在していることを特徴とする半導体装置。
  3. 　請求項２に記載の半導体装置において、
    　前記第１の元素はＢｉであることを特徴とする半導体装置。
  4. 　請求項３に記載の半導体装置において、
    　前記第２の元素は、Ｃｕ、Ａｇ、Ｍｇ、Ｍｎ、Ｎｉ、Ｚｎ及びＳｂからなる元素群から選ばれた１つ又は複数の元素であることを特徴とする半導体装置。
  5. 　請求項４に記載の半導体装置において、
    　前記第３の元素は、Ｓｎ、Ｉｎ及びＧａからなる元素群から選ばれた１つ又は複数の元素であることを特徴とする半導体装置。
  6. 　請求項５に記載の半導体装置において、
    　前記接合材料層は、前記第１の元素、前記第２の元素及び前記第３の元素のいずれとも異なる不可避不純物をさらに含むことを特徴とする半導体装置。
  7. 　請求項６に記載の半導体装置において、
    　前記半導体素子と前記接合材料層との間に接着層がさらに形成されていることを特徴とする半導体装置。
  8. 　請求項７に記載の半導体装置において、
    　前記接着層は、Ｔｉ、Ｃｒ及びＡｌからなる元素群から選ばれた１つ又は複数の元素を含むことを特徴とする半導体装置。
  9. 　請求項８に記載の半導体装置において、
    　前記接着層と前記接合材料層との間に中間接合層がさらに形成されていることを特徴とする半導体装置。
  10. 　請求項９に記載の半導体装置において、
    　前記中間接合層は、Ｎｉ又はＣｒ－Ｎｉ合金を含むことを特徴とする半導体装置。
  11. 　請求項１０に記載の半導体装置において、
    　前記中間接合層と前記接合材料層との間に拡散防止層がさらに形成されていることを特徴とする半導体装置。
  12. 　請求項１１に記載の半導体装置において、
    　前記拡散防止層は、Ｃｕ、Ａｇ、Ｃｏ及びＭｎからなる元素群から選ばれた１つ又は複数の元素を含むことを特徴とする半導体装置。
  13. 　請求項１２に記載の半導体装置において、
    　前記基体はダイパッドであることを特徴とする半導体装置。
  14. 　請求項１３に記載の半導体装置において、
    　前記ダイパッドは、銅又は銅合金を含むことを特徴とする半導体装置。
  15. 　請求項１４に記載の半導体装置において、
    　前記ダイパッドの表面には、銀を含む被接合層が形成されていることを特徴とする半導体装置。
  16. 　基体上に接合材料層を介して半導体素子が設けられた半導体装置の製造方法であって、
    　前記半導体素子の一面上に、前記接合材料層よりも融点が低い低融点層を形成する工程（ａ）と、
    　前記低融点層上に、前記接合材料層よりも融点が高い高融点層を形成する工程（ｂ）と、
    　前記半導体素子の前記一面上に前記低融点層及び前記高融点層を覆うように接合材料層を形成する工程（ｃ）と、
    　前記半導体素子の前記接合材料層側を前記基体に押し付けながら前記接合材料層を溶融させることによって、前記基体と前記半導体素子とを接合する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
  17. 　請求項１６に記載の半導体装置の製造方法において、
    　前記工程（ｂ）において、前記高融点層は、前記低融点層上に、互いに分離した複数のブロックとして形成されることを特徴とする半導体装置の製造方法。
  18. 　請求項１７に記載の半導体装置の製造方法において、
    　前記工程（ｄ）よりも前に、前記基体を加熱する工程をさらに備えていることを特徴とする半導体装置の製造方法。
  19. 　請求項１８に記載の半導体装置の製造方法において、
    　前記基体の加熱温度は、前記接合材料層の融点よりも高く且つ前記高融点層の融点よりも低いことを特徴とする半導体装置の製造方法。
  20. 　請求項１９に記載の半導体装置の製造方法において、
    　前記工程（ｄ）において、前記接合材料層中で前記低融点層を溶融させて前記高融点層を前記低融点層から分離した後に前記接合材料層を溶融させて当該接合材料層中で前記高融点層を拡散させることにより、前記接合材料層よりも高い融点を持つ合金化接合材料層を形成することを特徴とする半導体装置の製造方法。
  21. 　請求項２０に記載の半導体装置の製造方法において、
    　前記合金化接合材料層は、固相線と、前記固相線よりも高温の液相線とを有することを特徴とする半導体装置の製造方法。
  22. 　請求項２１に記載の半導体装置の製造方法において、
    　前記基体はダイパッドであることを特徴とする半導体装置の製造方法。
  23. 　請求項２２に記載の半導体装置の製造方法において、
    　前記ダイパッドの表面には、銀を含む被接合層が形成されていることを特徴とする半導体装置の製造方法。
  24. 　半導体素子と、
    　前記半導体素子の一面上に形成された低融点層と、
    　前記低融点層上に形成された高融点層と、
    　前記半導体素子の一面上に前記低融点層及び前記高融点層を覆うように形成された接合材料層とを備え、
    　前記低融点層の融点は前記接合材料層の融点よりも低く、
    　前記高融点層の融点は前記接合材料層の融点よりも高いことを特徴とする半導体装置。
  25. 　請求項２４に記載の半導体装置において、
    　前記接合材料層はＢｉを主成分とすることを特徴とする半導体装置。
  26. 　請求項２５に記載の半導体装置において、
    　前記接合材料層は、Ｂｉと異なる不可避不純物をさらに含むことを特徴とする半導体装置。
  27. 　請求項２６に記載の半導体装置において、
    　前記高融点層は、Ｃｕ、Ａｇ、Ｍｇ、Ｍｎ、Ｎｉ、Ｚｎ及びＳｂからなる元素群から選ばれた１つ又は複数の元素を含むことを特徴とする半導体装置。
  28. 　請求項２７に記載の半導体装置において、
    　前記低融点層は、Ｓｎ、Ｉｎ及びＧａからなる元素群から選ばれた１つ又は複数の元素を含むことを特徴とする半導体装置。
  29. 　請求項２８に記載の半導体装置において、
    　前記半導体素子と前記低融点層との間に接着層がさらに形成されていることを特徴とする半導体装置。
  30. 　請求項２９に記載の半導体装置において、
    　前記接着層は、Ｔｉ、Ｃｒ及びＡｌからなる元素群から選ばれた１つ又は複数の元素を含むことを特徴とする半導体装置。
  31. 　請求項３０に記載の半導体装置において、
    　前記接着層と前記低融点層との間に中間接合層がさらに形成されていることを特徴とする半導体装置。
  32. 　請求項３１に記載の半導体装置において、
    　前記中間接合層は、Ｎｉ又はＣｒ－Ｎｉ合金を含むことを特徴とする半導体装置。
  33. 　請求項３２に記載の半導体装置において、
    　前記中間接合層と前記低融点層との間に拡散防止層がさらに形成されていることを特徴とする半導体装置。
  34. 　請求項３３に記載の半導体装置において、
    　前記拡散防止層は、Ｃｕ、Ａｇ、Ｃｏ及びＭｎからなる元素群から選ばれた１つ又は複数の元素を含むことを特徴とする半導体装置。
  35. 　請求項３４に記載の半導体装置において、
    　前記高融点層は、互いに分離した複数のブロックからなることを特徴とする半導体装置。
  36. 　請求項３５に記載の半導体装置において、
    　前記低融点層は、前記高融点層を構成する前記各ブロックと対応する複数のブロックからなることを特徴とする半導体装置。
  37. 　請求項３６に記載の半導体装置において、
    　前記低融点層と前記高融点層とが交互にそれぞれ２層以上積層されていることを特徴とする半導体装置。
  38. 　請求項３７に記載の半導体装置において、
    　前記高融点層はポーラス状に形成されていることを特徴とする半導体装置。
PCT/JP2010/003819 2009-09-24 2010-06-08 半導体装置及びその製造方法 WO2011036829A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-218478 2009-09-24
JP2009218478A JP2011071152A (ja) 2009-09-24 2009-09-24 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2011036829A1 true WO2011036829A1 (ja) 2011-03-31

Family

ID=43795599

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/003819 WO2011036829A1 (ja) 2009-09-24 2010-06-08 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2011071152A (ja)
WO (1) WO2011036829A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220181310A1 (en) * 2019-05-24 2022-06-09 Rohm Co., Ltd. Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387388B2 (ja) * 2009-12-25 2014-01-15 サンケン電気株式会社 電極構造
JP5723225B2 (ja) * 2011-06-03 2015-05-27 パナソニック株式会社 接合構造体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH071179A (ja) * 1993-06-16 1995-01-06 Internatl Business Mach Corp <Ibm> 無鉛すず−ビスマスはんだ合金
WO2003021664A1 (fr) * 2001-08-31 2003-03-13 Hitachi, Ltd. Dispositif semiconducteur, corps structurel et dispositif electronique
JP2004533327A (ja) * 2001-05-28 2004-11-04 ハネウエル・インターナシヨナル・インコーポレーテツド 高温鉛フリーハンダ用組成物、方法およびデバイス
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法
JP2009147111A (ja) * 2007-12-14 2009-07-02 Fuji Electric Device Technology Co Ltd 接合材、その製造方法および半導体装置
JP2009158725A (ja) * 2007-12-27 2009-07-16 Panasonic Corp 半導体装置およびダイボンド材

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH071179A (ja) * 1993-06-16 1995-01-06 Internatl Business Mach Corp <Ibm> 無鉛すず−ビスマスはんだ合金
JP2004533327A (ja) * 2001-05-28 2004-11-04 ハネウエル・インターナシヨナル・インコーポレーテツド 高温鉛フリーハンダ用組成物、方法およびデバイス
WO2003021664A1 (fr) * 2001-08-31 2003-03-13 Hitachi, Ltd. Dispositif semiconducteur, corps structurel et dispositif electronique
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法
JP2009147111A (ja) * 2007-12-14 2009-07-02 Fuji Electric Device Technology Co Ltd 接合材、その製造方法および半導体装置
JP2009158725A (ja) * 2007-12-27 2009-07-16 Panasonic Corp 半導体装置およびダイボンド材

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220181310A1 (en) * 2019-05-24 2022-06-09 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2011071152A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
TWI523724B (zh) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
US10157877B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI505899B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
TWI627686B (zh) 半導體裝置及半導體裝置的製造方法
TWI611536B (zh) 半導體裝置及半導體裝置的製造方法
JP2009147111A (ja) 接合材、その製造方法および半導体装置
US9669493B2 (en) Layered solder material for bonding different species of electrodes and method of bonding the different species of electrodes in an electronic component
KR101430673B1 (ko) 반도체 디바이스 및 이의 다이 본딩 구조
TW200826266A (en) Modified solder alloys for electrical interconnects, methods of production and uses thereof
JP6643749B2 (ja) はんだ継手、およびはんだ継手の形成方法
WO2010047010A1 (ja) 半導体装置及びその製造方法
JP2005503926A (ja) 高温無鉛はんだに適した改良された組成物、方法およびデバイス
JP4959539B2 (ja) 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
WO2011036829A1 (ja) 半導体装置及びその製造方法
JP4147875B2 (ja) ろう材、これを用いた半導体装置の組み立て方法並びに半導体装置
US20230126663A1 (en) Layer structure and chip package that includes the layer structure
JP6287310B2 (ja) 電子部品、電子部品の製造方法及び電子装置の製造方法
JP2008034514A (ja) 半導体装置
CN115881673A (zh) 层结构、芯片封装体以及它们的形成方法和焊料材料
JP6477517B2 (ja) 半導体装置の製造方法
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
JP2005236019A (ja) 半導体装置の製造方法
WO2010125800A1 (ja) 接合構造体と接合構造体の接合方法
JP2005177842A (ja) ろう材、これを用いた半導体装置の製造方法並びに半導体装置
JP2007090404A (ja) 接合体、半導体装置及び接合体の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10818511

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10818511

Country of ref document: EP

Kind code of ref document: A1