JP2011071152A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011071152A JP2011071152A JP2009218478A JP2009218478A JP2011071152A JP 2011071152 A JP2011071152 A JP 2011071152A JP 2009218478 A JP2009218478 A JP 2009218478A JP 2009218478 A JP2009218478 A JP 2009218478A JP 2011071152 A JP2011071152 A JP 2011071152A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- melting point
- bonding material
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
- B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
- B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
- B23K35/0233—Sheets, foils
- B23K35/0238—Sheets, foils layered
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
- B23K35/3006—Ag as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
- B23K35/302—Cu as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
【課題】半導体装置の耐熱性を向上させつつ、基体上への半導体素子の接合を安定して行えるようにする。
【解決手段】半導体素子5の一面上に低融点層15を介して高融点層16Aが形成されていると共に、半導体素子5の一面上に低融点層15及び高融点層16Aを覆うように接合材料層17Aが形成されている。低融点層15の融点は接合材料層17Aの融点よりも低く、高融点層16Aの融点は接合材料層17Aの融点よりも高い。
【選択図】図3
【解決手段】半導体素子5の一面上に低融点層15を介して高融点層16Aが形成されていると共に、半導体素子5の一面上に低融点層15及び高融点層16Aを覆うように接合材料層17Aが形成されている。低融点層15の融点は接合材料層17Aの融点よりも低く、高融点層16Aの融点は接合材料層17Aの融点よりも高い。
【選択図】図3
Description
本発明は、半導体装置及びその製造方法に関する。
例えば、TV受像機等の電子機器の電源部に利用されている半導体装置は、一般に、金属からなるダイパッドと、該ダイパッドの上にはんだ材を介して固着された半導体素子(半導体チップ)とを備えた構成を持つ。
このような半導体装置は、まず、予めはんだ層が形成されている半導体素子を、加熱したダイパッドの上に押し付けることにより、半導体素子上に形成したはんだ層を溶融させ、その後、はんだ層を冷却することにより、半導体素子をはんだ材を介してダイパッド上に固着することにより得られる(例えば特許文献1参照)。
近年、はんだ材の鉛フリー化が推進されているが、例えば電源部に利用される半導体装置においては、使用時の温度上昇が極めて大きいため、従来の錫(Sn)−銀(Ag)−銅(Cu)系の鉛フリーはんだ材を利用することはできない。
すなわち、錫−銀−銅系の鉛フリーはんだ材は、その融点が220℃程度と低いことから、温度上昇が大きい電源部等に利用しようとすると、はんだ材に再溶融が発生してしまうので、前述のように、電源部に利用される半導体装置に錫−銀−銅系の鉛フリーはんだ材を用いることはできない。
そこで、溶融温度が高い鉛フリーはんだ材が研究されているものの、はんだ材の溶融温度を高くすると、ダイパッド上への半導体素子のはんだ付けが安定しなくなるという別の問題が発生する。
また、半導体素子裏面に予めはんだ層を形成しておき、そのままダイボンドする方法も考えられているが、多元系のはんだ層(合金層)を形成するためには、各元素の融点の差に起因する溶融温度の違いを緩和する必要があるので、例えば、薄い金属膜を多数(例えば20層以上)積層させて各金属膜を溶融させたりしている。しかし、この場合、多層薄膜形成が難しいだけではなく、膜組成がばらつくことに起因して各薄膜の溶融開始温度が変わる結果、未溶融部分が発生して合金層の組成がばらつくと共にその接合信頼性が不安定になるなどの問題が生じる。すなわち、多層薄膜形成に関する生産タクトやコストの問題だけではなく、接合品質を低下させるという問題もある。
前記に鑑み、本発明は、半導体装置の耐熱性を向上させつつ、基体上への半導体素子の接合を安定して行えるようにすることを目的とする。
前記の目的を達成するために、本発明に係る第1の半導体装置は、半導体素子と、前記半導体素子の一面上に形成された低融点層と、前記低融点層上に形成された高融点層と、前記半導体素子の一面上に前記低融点層及び前記高融点層を覆うように形成された接合材料層とを備え、前記低融点層の融点は前記接合材料層の融点よりも低く、前記高融点層の融点は前記接合材料層の融点よりも高い。
本発明に係る第1の半導体装置によると、加熱状態で接合材料層側をダイバッド等の基体上に押し付けることにより、接合材料層中で低融点層を溶融させて高融点層を低融点層から分離した後に接合材料層を溶融させて当該接合材料層中で高融点層を拡散させることができる。このため、当初の接合材料層よりも高い融点を持つ合金化接合材料層を形成できると共に、当該合金化接合材料層を介して半導体素子と基体とを接合することができる。言い換えると、固相線と、それよりも高温の液相線とを有する(固相線と液相線との間に温度幅を有する)合金化接合材料層を介して半導体素子と基体とを接合することができる。従って、半導体素子と基体とを接合する際には接合材料層を比較的低温で溶融させることができるため、基体上への半導体素子の接合を安定して行うことができると共に、半導体素子と基体との接合後においては接合材料層が合金化して液相線が高温化するため、リフロー時や実使用時の耐熱性を向上させることができる。
本発明に係る第1の半導体装置において、前記接合材料層はBiを主成分としてもよい。この場合、前記接合材料層は、Biと異なる不可避不純物をさらに含んでいてもよい。また、前記高融点層は、Cu、Ag、Mg、Mn、Ni、Zn及びSbからなる元素群から選ばれた1つ又は複数の元素を含んでいてもよい。また、前記低融点層は、Sn、In及びGaからなる元素群から選ばれた1つ又は複数の元素を含んでいてもよい。尚、Biの融点が270℃であるのに対して、例えば、Bi−Sn合金(Snの含有率は21%(重量%:以下同じ)以上)の融点は138℃であり、35%Bi−65%In合金の融点は72℃(In自体の融点は156℃)であるので、接合材料層材料であるBiの量に対する低融点層材料であるSn、In又はGaの量はできるだけ少ないことが好ましい。
本発明に係る第1の半導体装置において、前記半導体素子と前記低融点層との間に接着層がさらに形成されていてもよい。この場合、前記接着層は、Ti、Cr及びAlからなる元素群から選ばれた1つ又は複数の元素を含んでいてもよい。また、前記接着層と前記低融点層との間に中間接合層がさらに形成されていてもよい。この場合、前記中間接合層は、Ni又はCr−Ni合金を含んでいてもよい。また、前記中間接合層と前記低融点層との間に拡散防止層がさらに形成されていてもよい。この場合、前記拡散防止層は、Cu、Ag、Co及びMnからなる元素群から選ばれた1つ又は複数の元素を含んでいてもよい。
本発明に係る第1の半導体装置において、前記高融点層は、互いに分離した複数のブロックから構成されていてもよい。このようにすると、高融点層が半導体素子の一面の全体に形成されている場合と比べて、接合材料層を溶融させた際に当該接合材料層中で高融点層を容易に拡散させることができるので、合金化接合材料層の組成のばらつきを抑制して接合品質を向上させることができる。また、この場合、前記低融点層は、前記高融点層を構成する前記各ブロックと対応する複数のブロックから構成されていてもよい。尚、高融点層を構成する各ブロックのサイズは特に限定されるものではないが、前述の効果を得るためには、各ブロックのサイズは小さいほど好ましく、例えば厚さや幅等が数μm〜数十μm程度以下(特に厚さについては10μm程度以下)であることが好ましい。
本発明に係る第1の半導体装置において、前記低融点層と前記高融点層とが交互にそれぞれ2層以上積層されていてもよい。このようにすると、高融点層が1層だけ形成されている場合と比べて、積層体中の各高融点層の厚さを薄くできるため、接合材料層を溶融させた際に当該接合材料層中で各高融点層を容易に拡散させることができるので、合金化接合材料層の組成のばらつきを抑制して接合品質を向上させることができる。
本発明に係る第1の半導体装置において、前記高融点層はポーラス状に形成されていてもよい。このようにすると、接合材料層を溶融させた際に当該接合材料層中で高融点層を容易に拡散させることができるので、合金化接合材料層の組成のばらつきを抑制して接合品質を向上させることができる。
前記の目的を達成するために、本発明に係る第2の半導体装置は、基体上に接合材料層を介して半導体素子が設けられた半導体装置であって、前記接合材料層は、主成分となる第1の元素と、前記第1の元素よりも融点が高い第2の元素と、前記第1の元素よりも融点が低い第3の元素とを含む。
すなわち、本発明に係る第2の半導体装置は、前述の本発明に係る第1の半導体装置を接合材料層側からダイバッド等の基体上に押し付けることにより得られる半導体装置であるため、前述の本発明に係る第1の半導体装置と同様の効果を得ることができる。
本発明に係る第2の半導体装置において、前記第2の元素は、前記接合材料層中に固形物として点在していてもよい。
本発明に係る第2の半導体装置において、前記第1の元素はBiであってもよい。この場合、前記第2の元素は、Cu、Ag、Mg、Mn、Ni、Zn及びSbからなる元素群から選ばれた1つ又は複数の元素であってもよい。また、前記第3の元素は、Sn、In及びGaからなる元素群から選ばれた1つ又は複数の元素であってもよい。また、前記接合材料層は、前記第1の元素、前記第2の元素及び前記第3の元素のいずれとも異なる不可避不純物をさらに含んでいてもよい。尚、Biの融点が270℃であるのに対して、例えば、Bi−Sn合金(Snの含有率が21%以上)の融点は138℃であり、35%Bi−65%In合金の融点は72℃(In自体の融点は156℃)であるので、Bi(第1の元素)の量に対するSn、In又はGa(第3の元素)の量はできるだけ少ないことが好ましい。
本発明に係る第2の半導体装置において、前記半導体素子と前記接合材料層との間に接着層がさらに形成されていてもよい。この場合、前記接着層は、Ti、Cr及びAlからなる元素群から選ばれた1つ又は複数の元素を含んでいてもよい。また、前記接着層と前記接合材料層との間に中間接合層がさらに形成されていてもよい。この場合、前記中間接合層は、Ni又はCr−Ni合金を含んでいてもよい。また、前記中間接合層と前記接合材料層との間に拡散防止層がさらに形成されていてもよい。この場合、前記拡散防止層は、Cu、Ag、Co及びMnからなる元素群から選ばれた1つ又は複数の元素を含んでいてもよい。
本発明に係る第2の半導体装置において、前記基体はダイパッドであってもよい。この場合、前記ダイパッドは、銅又は銅合金を含んでいてもよい。また、前記ダイパッドの表面には、銀を含む被接合層が形成されていてもよい。
本発明に係る半導体装置の製造方法は、基体上に接合材料層を介して半導体素子が設けられた半導体装置の製造方法であって、前記半導体素子の一面上に、前記接合材料層よりも融点が低い低融点層を形成する工程(a)と、前記低融点層上に、前記接合材料層よりも融点が高い高融点層を形成する工程(b)と、前記半導体素子の前記一面上に前記低融点層及び前記高融点層を覆うように接合材料層を形成する工程(c)と、前記半導体素子の前記接合材料層側を前記基体に押し付けながら前記接合材料層を溶融させることによって、前記基体と前記半導体素子とを接合する工程(d)とを備えている。ここで、前記工程(b)において、前記高融点層は、前記低融点層上に、互いに分離した複数のブロックとして形成されてもよい。
本発明に係る半導体装置の製造方法によると、半導体素子の接合材料層側をダイバッド等の基体上に加熱状態で押し付けることにより、接合材料層中で低融点層を溶融させて高融点層を低融点層から分離した後に接合材料層を溶融させて当該接合材料層中で高融点層を拡散させることができる。このため、当初の接合材料層よりも高い融点を持つ合金化接合材料層を形成できると共に、当該合金化接合材料層を介して半導体素子と基体とを接合することができる。言い換えると、固相線と、それよりも高温の液相線とを有する(固相線と液相線との間に温度幅を有する)合金化接合材料層を介して半導体素子と基体とを接合することができる。従って、半導体素子と基体とを接合する際には接合材料層を比較的低温で溶融させることができるため、基体上への半導体素子の接合を安定して行うことができると共に、半導体素子と基体との接合後においては接合材料層が合金化して液相線が高温化するため、リフロー時や実使用時の耐熱性を向上させることができる。
本発明に係る半導体装置の製造方法において、前記工程(d)よりも前に、前記基体を加熱する工程をさらに備えていてもよい。この場合、前記基体の加熱温度は、前記接合材料層の融点よりも高く且つ前記高融点層の融点よりも低くてもよい。
本発明に係る半導体装置の製造方法において、前記工程(d)において、前記接合材料層中で前記低融点層を溶融させて前記高融点層を前記低融点層から分離した後に前記接合材料層を溶融させて当該接合材料層中で前記高融点層を拡散させることにより、前記接合材料層よりも高い融点を持つ合金化接合材料層を形成してもよい。この場合、前記合金化接合材料層は、固相線と、前記固相線よりも高温の液相線とを有していてもよい。
本発明に係る半導体装置の製造方法において、前記基体はダイパッドであってもよい。この場合、前記ダイパッドの表面には、銀を含む被接合層が形成されていてもよい。
本発明に係る半導体装置及びその製造方法によると、基体上に半導体素子が接合される際に、接合材料層中に高融点層を拡散させることにより、当初の接合材料層よりも高い融点を持つ合金化接合材料層を形成できると共に、当該合金化接合材料層を介して半導体素子と基体とを接合することができる。従って、半導体素子と基体とを接合する際には接合材料層を比較的低温で溶融させることができるため、基体上への半導体素子の接合を安定して行うことができると共に、半導体素子と基体との接合後においては接合材料層が合金化して液相線が高温化するため、リフロー時や実使用時の耐熱性を向上させることができる。
(実施形態)
以下、本発明の一実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
以下、本発明の一実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図1は、本発明の一実施形態に係る半導体装置、具体的には、TV受像機の電源部に利用される半導体装置の概略構成を示す斜視図であり、図2は、図1に示す半導体装置のうち封止樹脂部を除いた部分の平面図である。
本実施形態の半導体装置は電源部に用いられるため、数十アンペアから百アンペア程度の電流が流れる。そこで、この電流に伴う発熱により半導体素子が破壊されることを防止するために、本実施形態の半導体装置においては、図1及び図2に示すように、肉厚が十分に厚い銅(Cu)からなり、且つ複数の外部リード1、複数の内部リード2、ダイパッド3及び放熱部4を有するリードフレームを用いている。ここで、放熱部4は、ダイパッド3における外部リード1の取り付け側の反対側にダイパッド3と一体的に形成されている。また、各外部リード1と各内部リード2とは一体的に形成されていると共に、複数の外部リード1のうちの1つと複数の内部リード2のうちの1つとはダイパッド3と一体的に形成されている。
また、図2に示すように、本実施形態の半導体装置においては、ダイパッド3の上に半導体素子5が実装されており、半導体素子5に形成された電極6と、ダイパッド3と接続されていない内部リード2とは、例えばアルミニウム(Al)からなるワイヤ7によって電気的に接続されている。
尚、半導体素子5、ワイヤ7、内部リード2及びダイパッド3は封止樹脂部8(図2では外形のみ一点鎖線で図示)によって覆われている。
また、放熱部4には、ねじ止め孔4aが形成されており、当該ねじ止め孔4aをねじによって電源部の放熱機構(図示省略)に固持すれば、半導体素子5の発熱をダイパッド3、放熱部4及び前記ねじを通じて前記放熱機構に放熱させることができる。
以下、本実施形態の半導体装置の製造方法について、図3(a)及び(b)を参照しながら説明する。
まず、図3(a)に示すように、半導体素子5をダイボンドする前のダイパッド3の表面上に、例えば真空成膜法(具体的には蒸着法又はスパッタ法等)又はめっき法等により、例えば厚さ0.1μm〜0.4μm程度の銅からなる表面層10を設ける。尚、本実施形態においては、この表面層10も含めてダイパッド3として取り扱う。また、本実施形態においては、外部リード1及び内部リード2を含むダイパッド3の材料として銅(Cu)を用いたが、これに限らず、銅、銀(Ag)又はコバルト(Co)を含む合金等を用いてもよい。次に、表面層10の上に、例えばめっき法等により、厚さ0.5μm〜4μm程度の銀(Ag)からなる被接合層11を設ける。すなわち、本実施形態の半導体装置の製造においては、半導体素子が接合される基体は、ダイパッド3、表面層10及び被接合層11の3層構造を有する。また、本実施形態においては、被接合層11の材料として銀を用いたが、これに限られず、銀、コバルト又は銅を含む合金等を用いてもよい。
一方、半導体素子5の下部は、例えばシリコン(Si)からなる半導体基板であり、当該半導体基板の下面上に、図3(a)に示すように、例えば真空成膜法(具体的には蒸着法又はスパッタ法等)又はめっき法等により、厚さが0.05μm程度のクロム(Cr)からなる接着層12、厚さが0.05μm程度のニッケル(Ni)−クロム合金からなる中間接合層13、及び厚さが0.3μm程度の銅(Cu)からなる拡散防止層14を順次形成する。また、拡散防止層14の下面上に、例えば真空成膜法(具体的には蒸着法又はスパッタ法等)又はめっき法等により、厚さ0.1〜0.5μm程度の錫(Sn:融点は220℃程度)からなる低融点層15、厚さ0.5μm〜5μm程度の銅(Cu:融点は1000℃程度以上)からなる高融点層16A、及び厚さ10〜30μm程度のビスマス(Bi:融点は270℃程度)からなる接合材料層17Aを順次形成する。ここで、高融点層16Aは、接合材料層17Aを溶融させた際に当該接合材料層17A中で容易に拡散できるように、互いに分離した複数のブロックから構成されていると共に、低融点層15も、高融点層16Aを構成する各ブロックと対応する複数のブロックから構成されている。また、接合材料層17Aは、拡散防止層14の下面と低融点層15及び高融点層16Aの各ブロックとを覆うように形成されている。すなわち、本実施形態においては、前述の接着層12、中間接合層13、拡散防止層14、低融点層15、高融点層16A及び接合材料層17Aにより、半導体素子5の裏面電極18が形成されている。
尚、本実施形態において、接着層12の材料として、クロム(Cr)を用いたが、これに代えて、チタン(Ti)若しくはアルミニウム(Al)を用いてもよいし、又はチタン、クロム及びアルミニウムからなる元素群から選ばれた1つ又は複数の元素を主成分として含む合金を用いてもよい。
また、本実施形態において、中間接合層13の材料として、ニッケル−クロム(Ni−Cr)合金を用いたが、これに代えて、ニッケルを用いてもよいし、又はニッケル若しくはニッケル−クロムを主成分とする合金を用いてもよい。
また、本実施形態において、拡散防止層14の材料として、銅(Cu)を用いたが、これに代えて、銀(Ag)、コバルト(Co)若しくはマンガン(Mn)を用いてもよいし、又は銅、銀、コバルト及びマンガンからなる元素群から選ばれた1つ又は複数の元素を含む合金を用いてもよい。
また、本実施形態において、低融点層15の材料として、錫(Sn)を用いたが、これに代えて、接合材料層17Aの構成材料(本実施形態ではビスマス)よりも融点が低い他の材料、例えばインジウム(In)若しくはガリウム(Ga)を用いてもよいし、又は錫、インジウム及びガリウムからなる元素群から選ばれた1つ又は複数の元素を含む合金を用いてもよい。
また、本実施形態において、高融点層16Aの材料として、銅(Cu)を用いたが、これに代えて、接合材料層17Aの構成材料(本実施形態ではビスマス)よりも融点が高い他の材料、例えば銀(Ag)、マグネシウム(Mg)、マンガン(Mn)、ニッケル(Ni)、亜鉛(Zn)若しくはアンチモン(Sb)を用いてもよいし、又は銅、銀、マグネシウム、マンガン、ニッケル、亜鉛及びアンチモンからなる元素群から選ばれた1つ又は複数の元素を含む合金を用いてもよい。
また、本実施形態において、接合材料層17Aとして、ビスマス(Bi)を用いたが、これに代えて、低融点層15の構成材料(本実施形態では錫)よりも融点が高く且つ高融点層16Aの構成材料(本実施形態では銅)よりも融点が低い他の材料、例えばBiを主成分として含む合金を用いてもよい。ここで、接合材料層17Aは、ビスマスと異なる不可避不純物をさらに含んでいてもよい。
次に、図3(b)に示すように、以上のような構成を持つダイパッド3と半導体素子5とを接合する。具体的には、ダイパッド3上の被接合層11と、半導体素子5の裏面電極18を構成する接合材料層17Aとの間で接合を形成し、それにより、ダイパッド3の上に半導体素子5を実装すると共に固着する。このとき、図3(b)に示すように、加熱されたダイパッド3から接合材料層17Aを通じて裏面電極18に熱が伝わり、まず、低融点層15が溶融する。続いて、接合材料層17Aが溶融した時、低融点層15から分離してフリーになった高融点層16Bが接合材料層17A中で溶解しつつ拡散することにより、接合材料層17Aよりも高い融点を持つ合金化接合材料層17Bが形成される結果、合金化接合材料層17Bを介して半導体素子5とダイパッド3とが接合される。すなわち、固相線と、それよりも高温の液相線とを有する(固相線と液相線との間に温度幅を有する)合金化接合材料層17Bを介して半導体素子5とダイパッド3とを接合することができる。
以上のように、本実施形態によると、半導体素子5とダイパッド3とを接合する際には接合材料層17Aを比較的低温で溶融させることができるため、ダイパッド3上への半導体素子5の接合を安定して行うことができると共に、半導体素子5とダイパッド3との接合後においては接合材料層17Aが合金化して(つまり合金化接合材料層17Bが形成されて)液相線が高温化するため、リフロー時や実使用時の耐熱性を向上させることができる。例えば、接合材料層17Aがビスマスからなる場合、その融点は270℃程度である一方、合金化接合材料層17Bが98%ビスマス−2%銅合金からなる場合、その融点は500℃を超える。従って、半導体素子5とダイパッド3とを接合する際には接合材料層17Aを比較的低温の270℃程度で溶融させることができる一方、それよりも高温の280℃〜290℃程度でも合金化接合材料層17Bはその一部分しか溶けないため、リフロー時や実使用時の耐熱信頼性を確保することができる。
また、本実施形態によると、高融点層16Aが互いに分離した複数のブロックから構成されているため、高融点層16Aが半導体素子5の下面の全体に形成されている場合と比べて、接合材料層17Aを溶融させた際に当該接合材料層17A中で高融点層16Aを容易に拡散させることができるので、合金化接合材料層17Bの組成のばらつきを抑制して接合品質を向上させることができる。尚、高融点層16Aを構成する各ブロックのサイズは特に限定されるものではないが、前述の効果を得るためには、各ブロックのサイズは小さいほど好ましく、例えば厚さや幅等が数十μm程度以下であることが好ましい。また、本実施形態では、低融点層15も、高融点層16Aを構成する各ブロックと対応する複数のブロックから構成されていたが、これに代えて、低融点層15については、半導体素子5の下面の全体に形成されていてもよい。
尚、本実施形態において、加熱により半導体素子5をダイパッド3に固着させる際に、低融点層15から分離してフリーになった複数のブロック状の高融点層16Bは、加熱温度や溶解度等によっては、接合材料層17A中に溶解しきらない場合がありうる。この場合、複数のブロック状の高融点層16Bは、加熱前の各ブロック形状よりも小さくなってはいるものの、依然として、接合材料層17A中に固形物として点在している状況となる。当該態様であっても、接合材料層17Aが溶融した時、複数のブロック状の高融点層16Bの一部が接合材料層17A中で溶解しつつ拡散することにより、接合材料層17Aよりも高い融点を持つ合金化接合材料層17Bが形成される結果、合金化接合材料層17Bを介して半導体素子5とダイパッド3とを接合することができる。
また、本実施形態において、合金化接合材料層17Bは、接合材料層17Aの構成材料(本実施形態ではビスマス)と低融点層15の構成材料(本実施形態では錫)と高融点層16Aの構成材料(本実施形態では銅)とを含むことになる。ここで、合金化接合材料層17Bが、こららの構成材料のいずれとも異なる不可避不純物をさらに含んでいてもよい。但し、例えば、ビスマスの融点が270℃であるのに対して、ビスマス−錫合金(錫の含有率は21%以上)の融点は138℃であり、35%ビスマス−65%インジウム合金の融点は72℃(In自体の融点は156℃)であるので、接合材料層17Aの構成材料であるBiの量に対する低融点層15の構成材料であるSn、In又はGaの量はできるだけ少ないことが好ましい。
また、本実施形態において、半導体素子5を接合材料を介してダイパッド3上に実装したが、これに代えて、半導体素子5を接合材料を介して他の基体上に実装してもよい。
また、本実施形態において、低融点層15及び高融点層16Aの各ブロックでは、低融点層15及び高融点層16Aのそれぞれが1層ずつ形成されていた。しかし、これに代えて、低融点層15と高融点層16Aとが交互にそれぞれ2層以上積層されていてもよい。このようにすると、高融点層16Aが1層だけ形成されている場合と比べて、積層体中の各高融点層16Aの厚さを薄くできるため、接合材料層17Aを溶融させた際に当該接合材料層17A中で各高融点層16Aを容易に拡散させることができるので、合金化接合材料層17Bの組成のばらつきを抑制して接合品質を向上させることができる。
また、本実施形態において、高融点層16Aはポーラス状に形成されていてもよい。このようにすると、接合材料層17Aを溶融させた際に当該接合材料層17A中で高融点層16Aを容易に拡散させることができるので、合金化接合材料層17Bの組成のばらつきを抑制して接合品質を向上させることができる。
以下、本実施形態の半導体装置の製造方法のうち、半導体素子5をダイパッド3上に実装する工程について、図4(a)及び(b)を参照しながら詳細に説明する。尚、図4(a)及び(b)において、図3(a)及び(b)に示す構成要素と同じ構成要素には同じ符号を付すことにより、重複する説明を省略する。
まず、図4(a)に示すように、予め表面に表面層10(図示省略)及び被接合層11が形成されたダイパッド3をヒートブロック19の上に配置し、その後、還元雰囲気(例えばグリーンガス(窒素(N2 )と水素(H2 )との混合ガス)、又は非酸化雰囲気(例えば窒素(N2 )雰囲気)でダイパッド3を、接合材料層17Aの融点よりも高く且つ高融点層16Aの融点よりも低い温度、例えば約310℃に加熱する。
次に、還元雰囲気又は非酸化雰囲気で加熱されているダイパッド3の被接合層11の上に、接合材料層17Aを含む裏面電極18を形成した半導体素子5を押し付ける。ここで、接合材料層17Aは、主成分であるビスマス(Bi)と、不可避成分(不純物)とから構成されており、融点は約270℃である。また、高融点層16Aを構成する銅が接合材料層17A中に拡散してなる合金化接合材料層17Bが、約98重量%(以下、単に%と表示する)のビスマスと約2%の銅とから構成されるように、接合材料層17Aの膜厚は制御されている。また、接合材料層17Aつまり合金化接合材料層17Bには、不可避成分として、例えば、鉄(Fe)、ニッケル(Ni)、鉛(Pb)、亜鉛(Zn)、アルミニウム(Al)、カドミウム(Cd)又は砒素(As)等が約0.01%未満含まれている。
次に、図4(b)に示すように、ダイパッド3より供給された熱量が、ビスマス(Bi)から構成された接合材料層17Aに伝わり、まず、錫(Sn)から構成された低融点層15が溶融する。次に、接合材料層17Aが溶融する時に、低融点層15から分離してフリーになった高融点層16B(銅(Cu)から構成されている)が接合材料層17A中で溶解しつつ拡散することにより、接合材料層17Aは、Bi−Cu合金層から構成された合金化接合材料層17Bとなる。合金化接合材料層17Bは、約270℃以上の固相線を有するだけではなく、固相線よりも高温の合金の液相線を有するため、合金化接合材料層17Bによって、耐熱性に優れた接合が可能となる。
このように、本実施形態においては、還元雰囲気又は非酸化雰囲気で加熱されているダイパッド3の被接合層11の上に、裏面電極18を形成した半導体素子5を押し付けることにより、接合材料層17Aと高融点層16Aとが合金化されてなる合金化接合材料層17Bを形成する。その後、この状態で温度を下げて合金化接合材料層17Bを固化させることにより、リフロー時や実使用時の耐熱性に優れた接合を有する半導体装置を得ることができる。
以上に説明したように、本実施形態においては、ビスマス(Bi)を主成分とする接合材料層17A中に低融点層15及び高融点層16Aを形成した裏面電極18を、ダイパッド3の表面上に形成した被接合層11に押し付けることにより、ダイパッド3より供給された熱量が、Biから構成された接合材料層17Aに伝わり、まず、錫(Sn)から構成された低融点層15が溶融する。次に、Biを主成分とする接合材料層17が溶融する時に、銅(Cu)で構成された高融点層16B(高融点層16Aが低融点層15から分離したもの)が接合材料層17A中で溶解しつつ拡散する。これによって形成されるBi−Cu合金層である合金化接合材料層17Bは、270℃程度以上の融点(固相線)を有するだけではなく、固相線よりも高温の合金の液相線を有するため、ダイパッド3と半導体素子5との接合部の耐熱性が向上する結果、ダイパッド3上への半導体素子5の接合が安定する。
尚、ダイパッド3との接合前においては、半導体素子5の裏面に、前述の構成を持つ接着層12、中間接合層13、拡散防止層14、低融点層15、高融点層16A及び接合材料層17Aからなる裏面電極18が予め形成されている。ここで、裏面電極18を構成する拡散防止層14に銅(Cu)を用いることにより、中間接合層13に含まれるニッケル(Ni)から生成されるニッケルイオンが接合材料層17A中に拡散して金属間化合物(Bi3 Ni等)が形成される事態を阻止することができる。これにより、接合材料層17Aの溶融温度が著しく上昇してしまうことを防止することができる。一方、拡散防止層14に用いたCuから生成されるCuイオンが半導体素子5側に拡散してデバイス特性を変化させることがないように、中間接合層13にNi又はNi合金(Ni−Cr合金)を用いている。
また、本実施形態において、半導体素子5の裏面電極18中に低融点層15、高融点層16A及び接合材料層17Aを形成したが、これに代えて、ダイパッド3の表面上に形成した被接合層11上に、低融点層15、高融点層16A及び接合材料層17Aを形成しても、本実施形態と同様の効果を得ることができる。
(比較例)
以下、比較例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
以下、比較例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図5(a)及び(b)は、比較例に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図5(a)に示すように、半導体素子20をダイボンドする前のダイパッド3の表面上に、表面層10及び被接合層11を順次形成する。一方、半導体素子20の下部を構成する半導体基板の下面上に、接着層21、中間接合層22及び拡散防止層23を順次形成する。続いて、拡散防止層23の下面上に、第1の接合材料層24、高融点層25及び第2の接合材料層26を形成する。これにより、接着層21、中間接合層22、拡散防止層23、第1の接合材料層24、高融点層25及び第2の接合材料層26からなる裏面電極27が形成される。すなわち、ダイボンド前の裏面電極27は、高融点層25が接合材料層24及び26によってサンドイッチされた3層構造を有している。
次に、図5(b)に示すように、以上のような構成を持つダイパッド3と半導体素子20とを接合する。具体的には、ダイパッド3上の被接合層11と、半導体素子20の裏面電極27を構成する接合材料層24及び26との間で接合を形成し、それにより、ダイパッド3の上に半導体素子20を実装すると共に固着する。このとき、図5(b)に示すように、加熱されたダイパッド3から接合材料層26に熱が伝わり、まず、下層の接合材料層である接合材料層26が溶融する。一方、高融点層25は溶融することなく、溶融した接合材料層26側に落ち込み始める。その後、裏面電極27の全体に熱が伝わり、上層の接合材料層である接合材料層24も溶融することにより、フリー状態となった高融点層25が不規則な挙動をしながら、当該高融点層25の一部分が接合材料層24及び26中で溶解しつつ拡散する。
本比較例では、高融点層25は、ダイボンド時の加圧力により一部変形しながらも完全には溶解することなく、層構造を保ちつつ接合材料層24及び26が固化する時にその中に取り込まれてしまう。すなわち、ダイボンド終了後においても、固化した接合材料層24及び26の中に、変形した高融点層25が残存してしまう。このような接合状態となると、本来均一である必要がある接合材料層中に異種接合材料が取り込まれた状態となるので、これらの材料間の物性の違いに起因して温度サイクル試験などでクラックが発生してしまう等の信頼性低下につながる問題が生じてしまう。
本発明に係る半導体装置及びその製造方法によると、基体と半導体素子とを接合する接合材料層の耐熱性を向上させ、それによって、基体上への半導体素子の接合を安定させることができるので、特に、動作時に高温となる電子機器に組み込まれる半導体装置及びその製造方法等に好適である。
1 外部リード
2 内部リード
3 ダイパッド
4 放熱部
4a ねじ止め孔
5 半導体素子
6 電極
7 ワイヤ
8 封止樹脂部
10 表面層
11 被接合層
12 接着層
13 中間接合層
14 拡散防止層
15 低融点層
16A、16B 高融点層
17A 接合材料層
17B 合金化接合材料層
18 裏面電極
19 ヒートブロック
2 内部リード
3 ダイパッド
4 放熱部
4a ねじ止め孔
5 半導体素子
6 電極
7 ワイヤ
8 封止樹脂部
10 表面層
11 被接合層
12 接着層
13 中間接合層
14 拡散防止層
15 低融点層
16A、16B 高融点層
17A 接合材料層
17B 合金化接合材料層
18 裏面電極
19 ヒートブロック
Claims (38)
- 半導体素子と、
前記半導体素子の一面上に形成された低融点層と、
前記低融点層上に形成された高融点層と、
前記半導体素子の一面上に前記低融点層及び前記高融点層を覆うように形成された接合材料層とを備え、
前記低融点層の融点は前記接合材料層の融点よりも低く、
前記高融点層の融点は前記接合材料層の融点よりも高いことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記接合材料層はBiを主成分とすることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記接合材料層は、Biと異なる不可避不純物をさらに含むことを特徴とする半導体装置。 - 請求項2又は3に記載の半導体装置において、
前記高融点層は、Cu、Ag、Mg、Mn、Ni、Zn及びSbからなる元素群から選ばれた1つ又は複数の元素を含むことを特徴とする半導体装置。 - 請求項2〜4のいずれか1項に記載の半導体装置において、
前記低融点層は、Sn、In及びGaからなる元素群から選ばれた1つ又は複数の元素を含むことを特徴とする半導体装置。 - 請求項1〜5のいずれか1項に記載の半導体装置において、
前記半導体素子と前記低融点層との間に接着層がさらに形成されていることを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記接着層は、Ti、Cr及びAlからなる元素群から選ばれた1つ又は複数の元素を含むことを特徴とする半導体装置。 - 請求項6又は7に記載の半導体装置において、
前記接着層と前記低融点層との間に中間接合層がさらに形成されていることを特徴とする半導体装置。 - 請求項8に記載の半導体装置において、
前記中間接合層は、Ni又はCr−Ni合金を含むことを特徴とする半導体装置。 - 請求項8又は9に記載の半導体装置において、
前記中間接合層と前記低融点層との間に拡散防止層がさらに形成されていることを特徴とする半導体装置。 - 請求項10に記載の半導体装置において、
前記拡散防止層は、Cu、Ag、Co及びMnからなる元素群から選ばれた1つ又は複数の元素を含むことを特徴とする半導体装置。 - 請求項1〜11のいずれか1項に記載の半導体装置において、
前記高融点層は、互いに分離した複数のブロックからなることを特徴とする半導体装置。 - 請求項12に記載の半導体装置において、
前記低融点層は、前記高融点層を構成する前記各ブロックと対応する複数のブロックからなることを特徴とする半導体装置。 - 請求項1〜13のいずれか1項に記載の半導体装置において、
前記低融点層と前記高融点層とが交互にそれぞれ2層以上積層されていることを特徴とする半導体装置。 - 請求項1〜14のいずれか1項に記載の半導体装置において、
前記高融点層はポーラス状に形成されていることを特徴とする半導体装置。 - 基体上に接合材料層を介して半導体素子が設けられた半導体装置であって、
前記接合材料層は、主成分となる第1の元素と、前記第1の元素よりも融点が高い第2の元素と、前記第1の元素よりも融点が低い第3の元素とを含むことを特徴とする半導体装置。 - 請求項16に記載の半導体装置において、
前記第2の元素は、前記接合材料層中に固形物として点在していることを特徴とする半導体装置。 - 請求項16又は17に記載の半導体装置において、
前記第1の元素はBiであることを特徴とする半導体装置。 - 請求項18に記載の半導体装置において、
前記第2の元素は、Cu、Ag、Mg、Mn、Ni、Zn及びSbからなる元素群から選ばれた1つ又は複数の元素であることを特徴とする半導体装置。 - 請求項18又は19に記載の半導体装置において、
前記第3の元素は、Sn、In及びGaからなる元素群から選ばれた1つ又は複数の元素であることを特徴とする半導体装置。 - 請求項16〜20のいずれか1項に記載の半導体装置において、
前記接合材料層は、前記第1の元素、前記第2の元素及び前記第3の元素のいずれとも異なる不可避不純物をさらに含むことを特徴とする半導体装置。 - 請求項16〜21のいずれか1項に記載の半導体装置において、
前記半導体素子と前記接合材料層との間に接着層がさらに形成されていることを特徴とする半導体装置。 - 請求項22に記載の半導体装置において、
前記接着層は、Ti、Cr及びAlからなる元素群から選ばれた1つ又は複数の元素を含むことを特徴とする半導体装置。 - 請求項22又は23に記載の半導体装置において、
前記接着層と前記接合材料層との間に中間接合層がさらに形成されていることを特徴とする半導体装置。 - 請求項24に記載の半導体装置において、
前記中間接合層は、Ni又はCr−Ni合金を含むことを特徴とする半導体装置。 - 請求項24又は25に記載の半導体装置において、
前記中間接合層と前記接合材料層との間に拡散防止層がさらに形成されていることを特徴とする半導体装置。 - 請求項26に記載の半導体装置において、
前記拡散防止層は、Cu、Ag、Co及びMnからなる元素群から選ばれた1つ又は複数の元素を含むことを特徴とする半導体装置。 - 請求項16〜27のいずれか1項に記載の半導体装置において、
前記基体はダイパッドであることを特徴とする半導体装置。 - 請求項28に記載の半導体装置において、
前記ダイパッドは、銅又は銅合金を含むことを特徴とする半導体装置。 - 請求項28又は29に記載の半導体装置において、
前記ダイパッドの表面には、銀を含む被接合層が形成されていることを特徴とする半導体装置。 - 基体上に接合材料層を介して半導体素子が設けられた半導体装置の製造方法であって、
前記半導体素子の一面上に、前記接合材料層よりも融点が低い低融点層を形成する工程(a)と、
前記低融点層上に、前記接合材料層よりも融点が高い高融点層を形成する工程(b)と、
前記半導体素子の前記一面上に前記低融点層及び前記高融点層を覆うように接合材料層を形成する工程(c)と、
前記半導体素子の前記接合材料層側を前記基体に押し付けながら前記接合材料層を溶融させることによって、前記基体と前記半導体素子とを接合する工程(d)とを備えていることを特徴とする半導体装置の製造方法。 - 請求項31に記載の半導体装置の製造方法において、
前記工程(b)において、前記高融点層は、前記低融点層上に、互いに分離した複数のブロックとして形成されることを特徴とする半導体装置の製造方法。 - 請求項31又は32に記載の半導体装置の製造方法において、
前記工程(d)よりも前に、前記基体を加熱する工程をさらに備えていることを特徴とする半導体装置の製造方法。 - 請求項33に記載の半導体装置の製造方法において、
前記基体の加熱温度は、前記接合材料層の融点よりも高く且つ前記高融点層の融点よりも低いことを特徴とする半導体装置の製造方法。 - 請求項31〜34のいずれか1項に記載の半導体装置の製造方法において、
前記工程(d)において、前記接合材料層中で前記低融点層を溶融させて前記高融点層を前記低融点層から分離した後に前記接合材料層を溶融させて当該接合材料層中で前記高融点層を拡散させることにより、前記接合材料層よりも高い融点を持つ合金化接合材料層を形成することを特徴とする半導体装置の製造方法。 - 請求項35に記載の半導体装置の製造方法において、
前記合金化接合材料層は、固相線と、前記固相線よりも高温の液相線とを有することを特徴とする半導体装置の製造方法。 - 請求項31〜36のいずれか1項に記載の半導体装置の製造方法において、
前記基体はダイパッドであることを特徴とする半導体装置の製造方法。 - 請求項37に記載の半導体装置の製造方法において、
前記ダイパッドの表面には、銀を含む被接合層が形成されていることを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009218478A JP2011071152A (ja) | 2009-09-24 | 2009-09-24 | 半導体装置及びその製造方法 |
PCT/JP2010/003819 WO2011036829A1 (ja) | 2009-09-24 | 2010-06-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009218478A JP2011071152A (ja) | 2009-09-24 | 2009-09-24 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011071152A true JP2011071152A (ja) | 2011-04-07 |
Family
ID=43795599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009218478A Pending JP2011071152A (ja) | 2009-09-24 | 2009-09-24 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2011071152A (ja) |
WO (1) | WO2011036829A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011134925A (ja) * | 2009-12-25 | 2011-07-07 | Sanken Electric Co Ltd | 電極構造 |
WO2012164865A1 (ja) * | 2011-06-03 | 2012-12-06 | パナソニック株式会社 | 接合構造体 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7443359B2 (ja) * | 2019-05-24 | 2024-03-05 | ローム株式会社 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5368814A (en) * | 1993-06-16 | 1994-11-29 | International Business Machines, Inc. | Lead free, tin-bismuth solder alloys |
EP1399600B1 (en) * | 2001-05-28 | 2007-01-17 | Honeywell International Inc. | Compositions, methods and devices for high temperature lead-free solder |
US20050029666A1 (en) * | 2001-08-31 | 2005-02-10 | Yasutoshi Kurihara | Semiconductor device structural body and electronic device |
JP4343117B2 (ja) * | 2005-01-07 | 2009-10-14 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
JP2009147111A (ja) * | 2007-12-14 | 2009-07-02 | Fuji Electric Device Technology Co Ltd | 接合材、その製造方法および半導体装置 |
JP2009158725A (ja) * | 2007-12-27 | 2009-07-16 | Panasonic Corp | 半導体装置およびダイボンド材 |
-
2009
- 2009-09-24 JP JP2009218478A patent/JP2011071152A/ja active Pending
-
2010
- 2010-06-08 WO PCT/JP2010/003819 patent/WO2011036829A1/ja active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011134925A (ja) * | 2009-12-25 | 2011-07-07 | Sanken Electric Co Ltd | 電極構造 |
WO2012164865A1 (ja) * | 2011-06-03 | 2012-12-06 | パナソニック株式会社 | 接合構造体 |
JP2012253242A (ja) * | 2011-06-03 | 2012-12-20 | Panasonic Corp | 接合構造体 |
CN103563062A (zh) * | 2011-06-03 | 2014-02-05 | 松下电器产业株式会社 | 接合结构体 |
Also Published As
Publication number | Publication date |
---|---|
WO2011036829A1 (ja) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI523724B (zh) | A bonding material, a method for producing the same, and a method of manufacturing the bonding structure | |
US9659892B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US10157877B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
TWI505899B (zh) | A bonding method, a bonding structure, and a method for manufacturing the same | |
TWI611536B (zh) | 半導體裝置及半導體裝置的製造方法 | |
EP3974096A1 (en) | Hybrid bonding structures, solder paste composition, semiconductor devices, and manufacturing methods thereof | |
JP2009147111A (ja) | 接合材、その製造方法および半導体装置 | |
KR101430673B1 (ko) | 반도체 디바이스 및 이의 다이 본딩 구조 | |
TW200826266A (en) | Modified solder alloys for electrical interconnects, methods of production and uses thereof | |
JP2008238233A (ja) | 非鉛系の合金接合材、接合方法および接合体 | |
JP6643749B2 (ja) | はんだ継手、およびはんだ継手の形成方法 | |
US20150314396A1 (en) | Layered solder material for bonding dissimilar electrodes, and method for bonding dissimilar electrodes to electronic components | |
JP4959539B2 (ja) | 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部 | |
WO2010047010A1 (ja) | 半導体装置及びその製造方法 | |
WO2011036829A1 (ja) | 半導体装置及びその製造方法 | |
JP2004106027A (ja) | ろう材、これを用いた半導体装置の組み立て方法並びに半導体装置 | |
JP2008034514A (ja) | 半導体装置 | |
CN115881673A (zh) | 层结构、芯片封装体以及它们的形成方法和焊料材料 | |
JP6477517B2 (ja) | 半導体装置の製造方法 | |
JP2005236019A (ja) | 半導体装置の製造方法 | |
JP4745878B2 (ja) | はんだ皮膜及びそれを用いたはんだ付方法 | |
WO2001076335A1 (en) | Mounting structure of electronic device and method of mounting electronic device | |
US20230126663A1 (en) | Layer structure and chip package that includes the layer structure | |
JP2005177842A (ja) | ろう材、これを用いた半導体装置の製造方法並びに半導体装置 | |
JP2007090404A (ja) | 接合体、半導体装置及び接合体の製造方法 |