JP5812090B2 - 電子部品および電子部品の製造方法 - Google Patents

電子部品および電子部品の製造方法 Download PDF

Info

Publication number
JP5812090B2
JP5812090B2 JP2013503618A JP2013503618A JP5812090B2 JP 5812090 B2 JP5812090 B2 JP 5812090B2 JP 2013503618 A JP2013503618 A JP 2013503618A JP 2013503618 A JP2013503618 A JP 2013503618A JP 5812090 B2 JP5812090 B2 JP 5812090B2
Authority
JP
Japan
Prior art keywords
metal film
electronic component
film
plating
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013503618A
Other languages
English (en)
Other versions
JPWO2012121355A1 (ja
Inventor
齋藤 隆
隆 齋藤
典弘 梨子田
典弘 梨子田
龍男 西澤
龍男 西澤
木下 慶人
慶人 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013503618A priority Critical patent/JP5812090B2/ja
Publication of JPWO2012121355A1 publication Critical patent/JPWO2012121355A1/ja
Application granted granted Critical
Publication of JP5812090B2 publication Critical patent/JP5812090B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1651Two or more layers only obtained by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1653Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • C23C28/022Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer with at least one MCrAlX layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C23C18/36Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54Contact plating, i.e. electroless electrochemical plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842Applying energy for connecting
    • H01L2224/84201Compression bonding
    • H01L2224/84203Thermocompression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8484Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Description

この発明は、電子部品および電子部品の製造方法に関する。
従来、半導体装置をはんだ等のバンプを介して実装基板またはパッケージに接合する方法が公知である。従来のパッケージ構造について、図11を参照しながら説明する。図11は、従来のパッケージ構造の半導体装置の要部を示す断面図である。図11において、ケースおよび外部電極用端子は図示を省略する。図11に示すように、半導体素子を有する半導体チップ101の裏面は、はんだ接合層102を介して絶縁基板103のおもて面の回路パターン部104に接合されている。
絶縁基板103の裏面は、例えば銅(Cu)からなる金属板(以下、Cu板とする)105のおもて面に接合されている。Cu板105の裏面は、はんだ接合層(不図示)を介してベース部材106のおもて面に接合されている。半導体チップ1のおもて面に設けられた図示しない電極(以下、おもて面電極とする)は、はんだ接合層108を介して金属板107に接続され、金属板107により回路パターン部104と電気的に接続されている。
半導体素子のおもて面電極は、例えば、Cuやアルミニウム(Al)またはこれらからなる合金からなる。しかし、Cu電極は、表面酸化によってはんだ濡れ性が低下する。また、Al電極は、はんだとの濡れ性が悪く、かつはんだを強固に密着させることができない。このため、素子の電極にはんだバンプを接合させるためには、アンダーバンプメタル膜を形成する必要がある。
このアンダーバンプメタル膜は、例えば半導体装置のおもて面電極となる導電部の表面に、無電解Ni/Auめっき(ENIG)、置換Snめっき(ISn)、置換Agめっき(IAg)等のめっきを施すことで形成される。例えば、無電解Ni/Auめっきは、無電解ニッケル−リン(NiP)合金膜と、金(Au)膜とが順次形成されてなる。このような構成のめっき膜をCuやAl等の導電性材料からなる導電部の表面に施すことで、導電部を構成する材料がはんだ中に拡散して消失することを回避する。さらに、ニッケル(Ni)膜の酸化によってはんだ濡れ性が低下することを防止し、かつはんだ濡れ性を向上する。
上述したようなめっきを施す方法として、被めっき材を金イオンを除去した無電解金めっき液に接触させる工程、および金イオンを含む無電解金めっき液に接触させる工程を連続して行う方法が提案されている(例えば、下記特許文献1参照。)。
また、別の方法として、基板素体の表面に形成された導電部にめっき処理を施し、Niを主成分とする無電解Ni皮膜およびAuを主成分とする置換Au皮膜を順次形成し、その後、置換Au皮膜の付着しているNi化合物を除去する後処理を行う電子部品のめっき方法において、クエン酸、グリシン、酢酸、グルコン酸、グルタミン酸、酒石酸、エチレンジアミン四酢酸、ジエチレントリアミン五酢酸、りんご酸、マロン酸、亜硫酸、アンモニア、およびスルファミン酸の中から選択された特定の錯化剤をNi除去液として使用し、前記後処理は、前記Ni化合物を前記Ni除去液と接触させて接触処理を施し、前記Ni化合物を前記置換Au皮膜上から除去する方法が提案されている(例えば、下記特許文献2参照。)。
また、別の方法として、次の方法が提案されている。セラミック素体の表面に形成された導電部上に2層構造のNi−P皮膜が形成され、さらに該Ni−P皮膜の表面にAu皮膜が形成されている。そして、Ni−P皮膜のうち、第1層は、P含有率が3重量%以上6重量%以下であり、第2層は、P含有率が6重量%を超えかつ9重量%以下であって、その厚みは、0.1μm以上1.0μm以下である(例えば、下記特許文献3参照。)。
また、別の方法として、次の方法が提案されている。前処理工程、自己触媒Niめっき工程、置換Auめっき工程を経て、セラミック素体の表面に形成されたCu電極上にNi−P皮膜およびAu皮膜を順次形成する。そして、後処理工程では、Au皮膜の形成されたセラミック素体を被乾燥物とし、少なくとも13.3Pa以下に減圧された真空乾燥装置内に被乾燥物を供給し、真空乾燥処理を施し、Ni−P皮膜とAu皮膜との界面に残存している水分を除去する。Au皮膜に代えて、Niよりもイオン化傾向が小さい金属、具体的には、Ag、Cu、Pd、およびPt、またはこれらの合金を使用することができる(例えば、下記特許文献4参照。)。
また、別の方法として、次の方法が提案されている。接続用端子は銅板にNiめっきを施しさらにその表面に金めっきを行ったものを使用し、絶縁基板の配線上に半導体素子を搭載した後、平均粒径5nmのAu粒子含有溶液を半導体素子のエミッタ電極(上側)に塗布する。さらに、絶縁基板上に形成した銅配線パターンで表面にNiめっき処理を行い、さらに半導体素子のエミッタ電極と端子を介して接続する部分にAuめっき処理を行った配線のAuめっき部分にAu粒子含有溶液を塗布する。これら半導体素子と絶縁基板上配線に塗布したAu含有溶液を乾燥し金粒子からなる電極部分を形成した後、接続用端子をこの金粒子からなる電極上部に搭載し80℃程度の熱を60分間加えることにより半導体素子と配線とを接続する(例えば、下記特許文献5参照。)。
また、別の方法として、次の方法が提案されている。半導体素子のリードフレームへのマウントをする際に、半導体素子およびリードフレームの接合される領域については、Ag、もしくはAg合金によるめっき膜を施し、なおかつ、マウントにおける接合材料としてはナノ粒子を含む導電性接着剤を用いた。導電性接着剤は、エポキシなどの熱硬化性樹脂をベースに、粒径が1〜20μmの銀粒子と20nm以下の銀粒子とが混合されたものを用いた(例えば、下記特許文献6参照。)。
また、別の方法として、次の方法が提案されている。被接合部材の接合界面に酸素を含む酸化物層を形成する工程と、接合界面に、平均粒径が1nm以上50μm以下の金属化合物粒子と有機物からなる還元剤とを含む接合用材料を配置する工程と、被接合部材間を加熱、加圧することにより被接合部材を接合する工程とを行う。前記被接合部材の接合面にはあらかじめ接合前に無電解めっきまたは電気めっきにより銅、銀またはニッケルを析出させた後、めっき金属表面を酸化させる処理が施されている(例えば、下記特許文献7参照。)。
また、従来、半導体装置と実装基板との接合、または、半導体装置とパッケージとの接合には、260℃程度のリフロー耐性を有し、かつ熱応力的付加が小さい鉛(Pb)を多く含有するはんだ(以下、高Pb含有はんだとする)を接合材料として用いていた。しかし、Pbは環境に有害な物質であり、RoHS(ローズ)指令に代表される各国の化学物質規制においてその使用が制限されている。現時点では、例外的に高Pb含有はんだは使用禁止の対象物質から除外されているものの、鉛を含有しない材料(以下、鉛フリー材料とする)への早期変更が求められている。
高Pb含有はんだの代替となる鉛フリー材料として、例えば、従来からZn系、Sn−Ag系はんだ、Sn−Sb系の高温はんだ、および樹脂接着タイプの高導電性銀ペーストが知られており、最近では銀粒子接合材などが提案されている。
下記特許文献7には、はんだに変わる接合方法として、銀ナノ粒子接合材等の有機物で表面が被覆された金属粒子を接合材として用い、無電解めっきまたは電気めっきにより形成された金属表面どうしを接合することで高い耐熱性と信頼性および高放熱性を有する接合を可能にし、これにより、実装プロセス中の接合過程において接合温度の低温化を達成する方法が提案されている。
特許第3484367号公報 特許第4096671号公報 特開2006−131949号公報 特開2004−115902号公報 特開2005−136375号公報 特開2007−180059号公報 特開2008−208442号公報
しかしながら、本発明者らが鋭意研究を重ねた結果、次の問題が生じることが新たに判明した。上述した特許文献1〜5に示す技術では、はんだとしてSn−Ag系のPbを含有しないはんだ(以下、Pbフリーはんだとする)を使用した場合、はんだは、耐熱性が低く、近年の電子部品の小型化により、部品実装時のリフロー回数の増加やリフロー温度の上昇などの厳しい実装条件に耐えることができない。また、Sn−Sb系の高温はんだを使用した場合、はんだ自体が硬いため、冷却工程等でチップが割れやすいという問題がある。
また、上述した特許文献6,7に示す技術では、鉛フリーの接合材として銀ナノ粒子接合材とめっき金属とを接合することで高い接合強度が得られることが提案されているが、銀ナノ粒子接合材とめっき金属との接合強度は、接合面のめっき金属の種類や膜厚、析出粒子の状態に大きく依存するため、強固な接合強度を達成するには十分ではない。
この発明は、上述した従来技術による問題点を解消するため、接合強度が高い電子部品および電子部品の製造方法を提供することを目的とする。また、この発明は、耐熱性が高い電子部品および電子部品の製造方法を提供することを目的とする。また、この発明は、放熱性が高い電子部品および電子部品の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる電子部品は、次の特徴を有する。導電部は、半導体素子の表面に設けられている。第1の金属膜は、前記導電部の表面に設けられている。第2の金属膜は、前記第1の金属膜の表面に設けられている。銀粒子を含有する接合層は、前記第2の金属膜の表面に設けられている。前記第2の金属膜の膜厚は、0.03μm以上1.5μm未満であることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第2の金属膜は、15nm以上600nm未満の直径を有する粒子で構成されていることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第2の金属膜は、少なくとも銀または金を主成分とする材料からなることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第2の金属膜は、電気めっき膜または無電解めっき膜であることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記導電部は、少なくとも銅またはアルミニウムを主成分とする材料からなることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第1の金属膜は、ニッケルおよびリンを主成分とする材料からなることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第1の金属膜は、ニッケル−リン、ニッケル−リン−タングステンまたはニッケル−リン−モリブデンからなることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第1の金属膜中のリン含有率は、2.1重量%より大きく9.3重量%未満であることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第1の金属膜の膜厚は、0.8μmより大きく10μm以下であることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記第1の金属膜は、電気めっき膜または無電解めっき膜であることを特徴とする。
また、この発明にかかる電子部品は、上述した発明において、前記接合層は、150℃より高く450℃未満の温度で加熱されるとともに、無加圧または加圧されて形成された焼結体であることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる電子部品の製造方法は、次の特徴を有する。まず、半導体ウエハの表面に設けられた導電部の表面に第1の金属膜を形成する工程を行う。次に、前記第1の金属膜の表面に、第2の金属膜を0.03μm以上1.5μm未満の膜厚で形成する工程を行う。次に、前記第2の金属膜の表面に、銀粒子を含有する導電性材料を塗布する工程を行う。次に、熱処理によって前記導電性材料を焼結する工程を行う。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第2の金属膜は、15nm以上600nm未満の直径を有する粒子で構成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第2の金属膜は、前記第1の金属膜よりもイオン化傾向が小さい金属を含む溶液、または前記第1の金属膜の表面に金属析出を促進する物質を含む溶液に、前記第1の金属膜が形成された前記半導体ウエハを浸漬することで形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第2の金属膜は、無電解めっき処理によって形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第2の金属膜は、電気めっき処理によって形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第2の金属膜は、少なくとも銀または金を主成分とする材料で形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記導電部は、少なくとも銅またはアルミニウムを主成分とする材料で形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第1の金属膜は、ニッケルおよびリンを主成分とする材料で形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第1の金属膜は、ニッケル−リン、ニッケル−リン−タングステンまたはニッケル−リン−モリブデンで形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第1の金属膜は、2.1重量%より大きく9.3重量%未満のリン含有率で形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第1の金属膜は、0.8μmより大きく10μm以下の膜厚で形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記第1の金属膜は、電気めっき処理または無電解めっき処理によって形成されることを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記熱処理において、150℃より高く450℃未満の温度で加熱することによって、前記導電性材料を焼結することを特徴とする。
また、この発明にかかる電子部品の製造方法は、上述した発明において、前記熱処理において、150℃より高く450℃未満の温度で加熱しながら加圧することによって、前記導電性材料を焼結することを特徴とする。
上述した発明によれば、半導体チップ上に設けられた導電部に、第1の金属膜および第2の金属膜を積層し、第2の金属膜の表面にAg粒子を含有する接合層を介して金属板を接合することで、はんだ接合層によって第2の金属膜と金属板とを接合する場合に比べて接合強度を高くすることができる。
また、第1の金属膜を形成するための工程において、第2の金属膜との密着性のよい第1の金属膜を形成することができる。このため、第2の金属膜を形成するための工程において、第1の金属膜の表面に、第2の金属膜を構成する粒子を析出しやすくすることができる。これにより、上述した範囲内の膜厚および析出粒子サイズを有する第2の金属膜を形成することができる。また、Ag粒子を含有する接合層との密着性のよい第2の金属膜を形成することができる。したがって、第2の金属膜とAg粒子を含有する接合層との接続強度を、はんだ接合によって接合する場合(図11参照)に比べて同程度または高くすることができる。
本発明にかかる電子部品および電子部品の製造方法によれば、接合強度が高い電子部品を提供することができるという効果を奏する。また、本発明にかかる電子部品および電子部品の製造方法によれば、耐熱性が高い電子部品を提供することができるという効果を奏する。また、本発明にかかる電子部品および電子部品の製造方法によれば、放熱性が高い電子部品を提供することができるという効果を奏する。
図1は、実施の形態にかかる電子部品の要部を示す断面図である。 図2は、パッケージ構造の半導体装置の要部を示す断面図である。 図3は、実施の形態にかかる電子部品の製造方法について示すフローチャートである。 図4は、本発明にかかる電子部品の接合強度について示す図表である。 図5は、実施の形態にかかる電子部品を構成する金属膜を模式的に示す平面図である。 図6は、実施の形態にかかる電子部品を構成する金属膜を模式的に示す平面図である。 図7は、実施の形態にかかる電子部品を構成する金属膜を模式的に示す断面図である。 図8は、図7に示す金属膜の一部を拡大した断面図である。 図9は、実施の形態にかかる電子部品を構成する金属膜の特性について示す特性図である。 図10は、実施の形態にかかる電子部品を構成する金属膜とめっき時間との関係について示す図表である。 図11は、従来のパッケージ構造の半導体装置の要部を示す断面図である。
以下に添付図面を参照して、この発明にかかる電子部品および電子部品の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態)
図1は、実施の形態にかかる電子部品の要部を示す断面図である。図1に示す電子部品10において、半導体素子を有する半導体チップ20と金属板5との接合部について示す。半導体チップ20のおもて面に設けられた導電部(おもて面電極など)1の表面には、第1の金属膜2が設けられている。第1の金属膜2の表面には、第2の金属膜3が設けられている。第2の金属膜3の表面には、銀(Ag)粒子を含有する接合層4が設けられている。銀粒子を含有する接合層4は、Ag粒子を含有する導電性組成物(導電性材料)の焼結体である。半導体チップ20は、接合層4を介して金属板5に接合され、図示省略する他の部材と電気的に接続されている。
導電部1は、銅(Cu)やアルミニウム(Al)またはそれらの合金からなるのが好ましい。導電部1として、例えば、Alと、Cu、Si、Ni、マグネシウム(Mg)または亜鉛(Zn)などとからなるAl合金を用いるのが好ましい。また、導電部1として、例えば、1000系〜7000系のAl合金を用いることができる。より具体的には、導電部1として、例えば、スパッタ処理によりAl−Si合金やAl−Si−Cu合金を成膜するのが好ましい。導電部1の膜厚は、1μm以上10μm以下であることが好ましい。
第1の金属膜2は、第2の金属膜3を形成するためのめっき処理において、第1の金属膜2の表面に第2の金属膜3となる析出粒子を析出させることができる材料であればよく、例えば、Ni合金めっき膜であってもよい。好ましくは、第1の金属膜2は、例えば、ニッケル−リン(NiP)合金めっき膜であるのがよい。具体的には、第1の金属膜2は、ニッケル−リン−タングステン(NiPW)、ニッケル−リン−モリブデン(NiPMo)などのNiP合金めっき膜や、ニッケル−ホウ素(NiB)などのNi合金めっき膜であってもよい。第1の金属膜2の膜厚は、0.8μmより大きく10μm以下であるのが好ましい。第1の金属膜2をNiP合金めっき膜とした場合、NiP合めっき金膜中のP含有率は、2.1重量%より大きく9.3重量%未満であるのが好ましい。これにより、第1の金属膜2の表面に、第2の金属膜3を構成する析出粒子が後述する寸法で析出されやすくなる。
第2の金属膜3は、めっき処理によって第1の金属膜2の表面に析出された析出粒子で構成されている。第2の金属膜3は、電気めっき処理によって形成された金属膜であってもよいし、無電解めっき処理によって形成された金属膜であってもよい。また、第2の金属膜3は、無電解めっき処理によって形成された金属膜である場合、例えば、第1の金属膜2よりもイオン化傾向が小さい金属を含むめっき浴(置換めっき浴)、または第1の金属膜2の表面に金属析出を促進する物質を含むめっき浴(還元めっき浴)中の金属が析出してなる粒子で構成されていてもよい。
第2の金属膜3は、例えば、Agめっき膜やAuめっき膜であってもよい。第2の金属膜3の膜厚は、0.03μm以上1.5μm未満であるのが好ましい。第2の金属膜3を形成するためのめっき処理で析出され当該第2の金属膜3を構成する析出粒子の直径(粒子径、以下、析出粒子サイズとする)は、15nm以上600nm未満であるのが好ましい。第2の金属膜3の膜厚および析出粒子サイズを上記寸法とすることにより、第2の金属膜3とAg粒子を含有する接合層4との接合強度を高くすることができる。具体的には、第2の金属膜3は、析出粒子サイズに比例した膜厚となる。例えば、第2の金属膜3を形成するためのめっき処理を5分間行った場合、析出粒子サイズ0.07μmの析出粒子が析出し、膜厚0.1μmの第2の金属膜3が形成される。Ag粒子を含有する接合層4の詳細な条件については後述する。
次に、図1に示す電子部品10を用いて作製されたパッケージ構造の半導体装置について説明する。図2は、パッケージ構造の半導体装置の要部を示す断面図である。半導体チップ20の表面には、図示しないおもて面電極(図1に示す導電部1)が設けられている。このおもて面電極には、おもて面電極と金属板5との接合強度を強固にするために、例えば無電解めっき法により第1の金属膜2および第2の金属膜3が成膜されている(図1参照)。
金属板5の最表面には、Au膜またはAg膜が成膜されている。金属板5の一端は、Ag粒子を含有する接合層21を介して回路パターン部24に接合されている。金属板5の他端は、Ag粒子を含有する接合層4を介して半導体チップ20のおもて面電極に接合されている。絶縁基板23表面の回路パターン部24と半導体チップ20のおもて面電極とは、金属板5により電気的に接続されている。
半導体チップ20の裏面には、図示しない裏面電極が設けられている。この裏面電極には、例えばスパッタ処理によりAu膜またはAg膜が成膜されている。半導体チップ20の裏面電極は、Ag粒子を含有する接合層22を介して、支持基板である絶縁基板23の表面に設けられた回路パターン部24に接合されている。回路パターン部24の最表面には、Au膜またはAg膜が成膜されている。
絶縁基板23の裏面は、例えばCuからなる金属板(Cu板)25のおもて面に接合されている。Cu板25の裏面は、ベース部材26のおもて面に接合されている。絶縁基板23とCu板25との接合、およびCu板25とベース部材26との接合は、例えば、Ag粒子を含有する接合層(不図示)を介して行なわれてもよい。Cu板25の最表面には、例えば、Au膜またはAg膜が成膜されている。ベース部材26は、熱伝導率の高い材料からなる。
次に、図1に示す電子部品10の製造方法について説明する。図3は、実施の形態にかかる電子部品の製造方法について示すフローチャートである。電子部品10を作製するにあたって、半導体ウエハに設けられた導電部1の表面にめっき処理(ステップS6)を行う前に、ステップS1〜S5に示すめっき前処理を行う。そして、めっき処理(ステップS6,S7)を行った後、半導体ウエハをダイシングして各半導体チップ20に切断する。その後、半導体チップ20のおもて面に設けられためっき膜の表面に、Ag粒子を含有する接合層4を介して金属板5を接合する(ステップS8,S9)。
具体的には、図3に示すように、めっき前処理においては、まず、半導体ウエハに脱脂処理を行う(ステップS1)。次に、エッチングによって、半導体ウエハの表面に付着するパーティクルや有機物、酸化膜を除去する(ステップS2)。ステップ2の処理後に、例えば硝酸を用いて半導体ウエハを酸洗浄し、ステップ2の処理によって半導体ウエハ表面に生じた不溶性のエッチング残渣を除去してもよい。
次に、ジンケート(亜鉛置換)処理(第1のジンケート処理)を行い、半導体ウエハのおもて面の、後の工程で成膜される第1の金属膜2との密着性を向上させる(ステップS3)。次に、例えば硝酸を用いて半導体ウエハを酸洗浄し、ステップS3で半導体ウエハの表面に形成した置換亜鉛層を除去する(硝酸剥離、ステップS4)。次に、再度ジンケート処理(第2のジンケート処理)を行い、半導体ウエハのおもて面の、後の工程で成膜される第1の金属膜2との密着性を向上させることで、めっき前処理を終了する(ステップS5)。ステップS1〜S5の各処理の間には、それぞれ導電部1の表面を水洗する処理が行われる。その後、半導体ウエハをダイシングし、個々の半導体チップ20に切断する。
このようなめっき前処理をした後にNiP合金めっき処理を行い、導電部1の表面に、第1の金属膜2として例えばNiP合金めっき膜を形成する(ステップS6)。具体的には、ステップS6においては、例えば、導電部1が形成された半導体チップ20を治具によって固定し、NiPを主成分とする無電解めっき浴中に回転させながら投入する。ここで、無電解めっき処理の処理条件は、例えば、浴温70℃以上95℃以下、pH4以上pH5以下とするのが好ましい。
めっき膜の膜厚は、無電解めっき浴の浴温、pHおよびめっき時間に依存する。ステップS6においては、例えば、めっき時間を5分以上60分以下に設定するのがよい。これにより、NiP合金めっき膜の膜厚を0.8μmより大きく10μm以下とし、NiP合金めっき膜中のP含有率を2.1重量%より大きく9.3重量%未満とすることができる。ここでは、NiP合金めっき膜を形成する場合を例に説明するが、第1の金属膜2として上述した他のNiP合金を形成する場合にも同様の方法で形成することができる。
次に、半導体チップ20を水洗した後、例えば置換型Agめっき処理を行い、第1の金属膜2の表面に、第2の金属膜3として例えばAgめっき膜を形成する(ステップS7)。ステップS7において置換型Agめっき処理によって第2の金属膜3を形成する場合、第1の金属膜2よりもイオン化傾向が小さい金属を含むめっき浴に、第1の金属膜2が形成された半導体チップ20を浸漬する。例えば、第1の金属膜2としてNiP合金めっき膜が成膜された半導体チップ20を治具によって固定し、Agを主成分とする無電解めっき浴中に回転させながら投入する。めっき浴中の金属よりもイオン化傾向の高い材料からなる第1の金属膜2がめっき浴中に溶け出す。めっき浴中のAgイオンは、めっき浴中に溶け出した第1の金属膜2から電子を受け取り、Ag粒子となって第1の金属膜2の表面に析出する。これにより、第1の金属膜2の表面に、Ag粒子が析出されてなる第2の金属膜3が形成される。ここで、無電解めっき処理の処理条件は、例えば、浴温20℃以上50℃以下、pH1以下とするのが好ましい。
めっき膜の膜厚およびめっき膜の析出粒子サイズは、上述したように比例関係にあり、かつ浴温およびめっき時間に依存する。ステップS7において、例えば、めっき浴の浴温を25℃とした場合にはめっき時間を1分以上30分以下とし、また、めっき浴の浴温を50℃とした場合にはめっき時間を30秒以上5分以下とするのがよい。これにより、Agめっき膜の析出粒子サイズを15nm以上600nm未満とすることができ、Agめっき膜の膜厚を0.03μm以上1.5μm未満とすることができる。ここでは、Agめっき膜を形成する場合を例に説明するが、第2の金属膜3としてAuめっき膜を形成する場合も同様の方法で形成することができる。
ステップS7の処理の後に、Agめっき膜の耐食性を向上させるために、半導体チップ20を変色防止剤に浸漬する処理(以下、変色防止処理とする)を行ってもよい。変色防止剤として、例えば、ベンゾトリアゾール、2−メルカプトベンゾチアゾール、チオフェノール、ラウリルメルカプタン、チオナフトール、チオアンスラノール等を成分とする溶液を用いてもよい。
次に、第2の金属膜3の表面に、Ag粒子を含有するペースト状の導電性組成物を塗布する(ステップS8)。次に、Ag粒子を含有するペースト状の導電性組成物の表面に金属板5を置いた後に、当該導電性組成物を加熱または加熱しながら加圧することにより、Ag粒子を含む導電性組成物を焼結してAg粒子を含有する接合層4を形成し、第2の金属膜3の表面に金属板5を接合する(ステップS9)。これにより、電子部品10が完成する。
ステップS7においては、上述した範囲内の膜厚および析出粒子サイズで第2の金属膜3を形成することができればよく、例えば置換型Agめっき処理に代えて、還元型Agめっき処理を行ってもよい。還元型Agめっき処理によって第2の金属膜3を形成する場合、第1の金属膜2が形成された半導体チップ20を、第1の金属膜2の表面に金属析出を促進する物質(還元剤)を含むめっき浴に浸漬する。めっき浴中のAgイオンは、めっき浴中で溶解した還元剤から電子を受け取り、Ag粒子となって第1の金属膜2の表面に析出する。
ステップS8において、Ag粒子を含有するペースト状の導電性組成物として、例えば、Ag化合物、カルボン酸類、アミン類、アルコール類のうちの1種類以上を含む混合物からなり、任意選択の溶媒を含有する材料を用いるのがよい。また、Ag粒子を含有するペースト状の導電性組成物は、加熱により有機物を分解させ、Ag粒子同士を焼結させることで金属結合を得ることができる材料であるのがよい。
ここで、Ag化合物は、酸化銀(I)、酸化銀(II)、酢酸銀、硝酸銀、安息香酸銀、臭素酸銀、臭化銀、炭酸銀、塩化銀、クエン酸銀、フッ化銀、ヨウ素酸銀、ヨウ化銀、乳酸銀、亜硝酸銀、過塩素酸銀、リン酸銀、硫酸銀および硫化銀などであってよい。
カルボン酸を含む化合物として、アルキルカルボン酸を用いてもよい。具体的には、例えば、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、ウンデカン酸、ドデカン酸、トリデカン酸、テトラデカン酸、ペンタデカン酸、ヘキサデカン酸、ヘプタデカン酸、オクタデカン酸、ノナデカン酸、ナノデカン酸、イコサン酸を用いてもよい。また、1級カルボン酸型に限らず、2級カルボン酸型、3級カルボン酸型、ジカルボン酸、および環状型の構造を有するカルボキシル化合物を用いてもよい。
アミノ基を含む化合物として、アルキルアミンを用いてもよい。具体的には、例えば、ブチルアミン、ペンチルアミン、ヘキシルアミン、ヘプチルアミン、オクチルアミン、ノニルアミン、デシルアミン、ウンデシルアミン、ドデシルアミン、トリデシルアミン、テトラデシルアミン、ペンタデシルアミン、ヘキサデシルアミン、ヘプタデシルアミン、オクタデシルアミン、ノナデシルアミン、イコデシルアミンを用いてもよい。また、アミノ基を有する化合物は、分岐構造を有していてもよい。また、1級アミン型に限らず、2級アミン型、3級アミン型を用いてもよい。
ヒドロキシ基を含む化合物として、アルキルアルコールを用いてもよい。具体的には、例えば、エタノール、プロパノール、ブチルアルコール、ペンチルアルコール、ヘキシルアルコール、ヘプチルアルコール、オクチルアルコール、ノニルアルコール、デシルアルコール、ウンデシルアルコール、ドデシルアルコール、トリデシルアルコール、テトラデシルアルコール、ペンタデシルアルコール、ヘキサデシルアルコール、ヘプタデシルアルコール、オクタデシルアルコール、ノナデシルアルコール、イコシルアルコールを用いてもよい。また、1級アルコール型に限らず、エチレングリコールなどの2級アルコール型、トリエチレングリコールなどの3級アルコール型、アルカンジオール、および環状型の構造を有するアルコール化合物を用いてもよい。また、クエン酸、アスコルビン酸など4つのヒドロキシ基を有する化合物を用いてもよい。
Ag粒子を含有するペースト状の導電性組成物に含有される溶媒として、導電性組成物を生成後すぐに用いる場合、メタノール、エタノール、プロパノール、エチレングリコール、トリエチレングリコール、テルピネオール、テンピネオールなどを用いてもよい。導電性組成物を生成後に長期間保管する場合、水、ヘキサン、テトラヒドロフラン、トルエン、シクロヘキサン、ミリスチルアルコールなど、常温での還元作用が弱い材料を用いるのが好ましい。
Ag化合物と上述した有機物との組み合わせは、これらを混合することによりAg粒子を析出することができる材料の組み合わせであればよい。好ましくは、接合用材料としての保存性の観点から、常温でAg粒子を生成しない組み合わせであるのがよい。
Ag粒子を含有するペースト状の導電性組成物の塗布方法として、インクジェット法により微細なノズルからペースト状の導電性組成物を噴出させて導電部1の表面のみに塗布する方法や、導電部1の表面を露出する開口部を有するメタルマスクや、メッシュ状のマスクを用いて導電部1の表面のみに導電性組成物を塗布する方法、ディスペンサーを用いて導電部1の表面のみに導電性組成物を塗布する方法を適用してもよい。
半導体チップ20の表面に形成された第2の金属膜3と金属板5とを接合する時の処理条件は、例えば、150℃より高く450℃未満の温度で加熱しながら、無加圧または加圧により接合するのがよい。具体的には、200℃から350℃で加熱することが好ましい。さらに、0.25MPa以上10MPa以下の圧力で加圧することが好ましい。これにより、Ag粒子を含有するペースト状の導電性組成物が焼結し、高い接合強度および優れた耐熱性、放熱性を有するAg粒子を含有する接合層4を形成することができる。
また、第1の金属膜2と第2の金属膜3との間にパラジウム(Pd)層を形成してもよい。第1の金属膜2と第2の金属膜3との間に設けたPd層によって第1の金属膜2と第2の金属膜3との密着性を向上させることができるからである。この場合、第1の金属膜2の表面にめっき処理によってPd層を成膜した後、Pd層の表面に上述しためっき処理によって第2の金属膜3を成膜することで、第1の金属膜2、Pd層および第2の金属膜3を順に積層することができる。
以上、説明したように、実施の形態によれば、半導体チップ20上に設けられた導電部1に、上述した条件を有する第1の金属膜2および第2の金属膜3を積層し、第2の金属膜3の表面にAg粒子を含有する接合層4を介して金属板5を接合する。これにより、従来よりも接合強度の高い電子部品10を形成することができる。
また、第1の金属膜2を上述した条件で形成することで、第2の金属膜3との密着性のよい第1の金属膜2を形成することができる。このため、第2の金属膜3を形成するための置換型Agめっき処理において、第1の金属膜2の表面にAg粒子を析出しやすくすることができる。これにより、上述した範囲内の膜厚および析出粒子サイズを有する第2の金属膜3を形成することができる。また、Ag粒子を含有する接合層4との密着性のよい第2の金属膜3を形成することができる。したがって、第2の金属膜3とAg粒子を含有する接合層4との接続強度を、はんだ接合によって接合する場合(図11参照)に比べて同程度または高くすることができる。
また、第2の金属膜3と金属板5とをAg粒子を含有する接合層4を介して接合することによって、Ag粒子を含有する接合層4のもつ高い融点(約960℃程度)、熱伝導度(100W/m・K以上300W/m・K以下)、および電気抵抗(1μΩcm以上3μΩcm以下)という特性を備えた電子部品10を作製することができる。これにより、耐熱性が高く、放熱性が高い電子部品10を作製することができる。
(実施例1)
次に、第2の金属膜3とAg粒子を含有する接合層4との接合強度について検証した。図4は、本発明にかかる電子部品の接合強度について示す図表である。図4中の「−」は、その欄に示す処理を行っていないことを示す。実施の形態に従い、無電解めっき処理条件および接合時の加熱、加圧条件を種々変更して、半導体チップ20のおもて面に第1の金属膜2および第2の金属膜3を形成し、第2の金属膜3の表面にAg粒子を含有する接合層4を介して金属板5を接合することによって4つの電子部品10を作製した(以下、第1〜4の試料とする)。
第1〜4の試料においては、第1の金属膜2として、NiP合金めっき膜を形成した。第2の金属膜3として、Agめっき膜またはAuめっき膜を形成した。そして、第1の金属膜2および第2の金属膜3の膜厚、第2の金属膜3の析出粒子サイズ、NiP合金めっき膜中のP濃度を測定した。その後、Ag粒子を含有する接合層4を介して第2の金属膜3と金属板5とを接合し、第2の金属膜3とAg粒子を含有する接合層4との接合強度を検証した。
比較として、無電解めっき処理条件および接合時の加熱、加圧条件を上記第1〜4の試料と異なる条件として、7つの電子部品を作製した(以下、第1〜7比較例とする)。第1〜7比較例のそれ以外の構成は、第1〜4の試料と同様である。第1〜4の試料および第1〜7比較例の詳細な製造方法については後述する。
第1の金属膜2および第2の金属膜3の膜厚は、第1の金属膜2および第2の金属膜3として形成しためっき膜の断面を研磨した後、電界放出型走査型電子顕微鏡(FE−SEM)にて測定した。第2の金属膜3の析出粒子サイズは、電界放出型走査型電子顕微鏡(FE−SEM)にて測定した。Ni合金めっき膜中のP濃度は、蛍光X線膜厚測定器(XRF)にて測定した。
Agめっき膜(第2の金属膜3)とAg粒子を含有する接合層4との接合強度は、次のように測定した。まず、Ni/Agめっきを施したCuピンを用意した。ここで、Cuピンは、金属板5に相当する。次に、第2の金属膜3の表面にAg粒子を含有するペースト状の導電性組成物を塗布した後、この導電性組成物上にCuピンを置いた。次に、Ag粒子を含有するペースト状の導電性組成物を焼結してAg粒子を含有する接合層4を形成し、第2の金属膜3の表面に、Ag粒子を含有する接合層4を介してCuピンを接合した。次に、第2の金属膜3とAg粒子を含有する接合層4との接合強度を引張り破壊試験にて測定をした。
以下に、第1〜4の試料の製造方法について詳細に説明する。本発明は、その要旨を超えない限り第1〜4の試料に限定されるものではない。
・第1の試料
まず、第1の試料について説明する。6inchのSiウエハの一方の主面(以下、おもて面とする)に、スパッタ法によりAl−Si合金膜(導電部1)を成膜した。Al−Si合金膜の厚さを5μmとした。次に、Siウエハを縦10mm、横10mmに切り出し、めっき用基板(半導体チップ20)とした。次に、めっき用基板にめっき前処理を行った。
めっき用基板へのめっき前処理は、次のように実施した。まず、脱脂処理を1分間行った。脱脂処理においては、被めっき物(めっき用基板)表面から有機物質や無機物質による汚染を除去するとともに、めっき液と、被めっき物のおもて面電極が形成される側の面(以下、おもて電極面とする)との濡れ性を向上させるための脱脂処理液(前処理液)を用いた。次に、エッチング処理を50秒間行った。エッチング処理においては、おもて電極面に固着している酸化物を除去するためのエッチング液(前処理液)を用いた。
次に、硝酸を用いて酸洗浄を30秒間行った。次に、第1のジンケート処理を15秒間行った。第1のジンケート処理においては、亜鉛塩を含み、水酸化ナトリウムを主成分とするアルカリ溶液で、おもて電極面の酸化物を除去するとともに、アルミニウムを亜鉛に置換し、おもて電極面に亜鉛膜を形成するジンケート処理液(置換亜鉛めっき浴)を用いた。次に、硝酸を用いて置換亜鉛層を除去する処理(硝酸剥離)を1分間行った。次に、第1のジンケート処理と同様のジンケート処理液を用いて、第2のジンケート処理を40秒間行い、めっき前処理を終了した。
次に、NiP合金めっき処理によって、めっき用基板の導電部の表面に、Ni合金めっき膜(第1の金属膜2)を形成した。無電解NiP合金めっき処理は、次亜リン酸を還元剤とするNiめっき液(Niめっき浴)を用いて、浴温80℃、pH4.5の処理条件で行った。次に、置換型Agめっき処理により、第1の金属膜2の表面に、Agめっき膜(第2の金属膜3)を形成した。置換型Agめっき処理のめっき時間を5分間とした。置換型Agめっき処理は、銀イオンの供給源として、アルカンスルホン酸銀を使用した置換Agめっき液(Agめっき浴)を用いて、浴温25℃、pH1.0以下の処理条件で行った。
次に、第2の金属膜3に変色防止処理を行った。変色防止処理は、チオール基を含む溶液でチオール基がAg活性部に優先的に吸着することでAgの変色を防止する後処理剤を用いて、浴温50℃とし1分間行った。次に、第2の金属膜3の表面に、粒径がナノメートルオーダーのAg粒子を有機溶剤のバインダー中に散在させたペースト状の導電性組成物(Ag粒子接合材)を塗布した。ここでは、縦8mm、横8mmの矩形状の開口部を有するメタルマスクを用いた。
その後、Ag粒子を含有するペースト状の導電性組成物上にNi/Agめっきを施したCuピンを置き、250℃で加熱しながら10MPaの圧力で加圧した。これにより、Ag粒子を含有するペースト状の導電性組成物を焼結してAg粒子を含有する接合層4となり、第2の金属膜3の表面にAg粒子を含有する接合層4を介してCuピンが接合された。
その結果、図4に示すように、第1の金属膜2の膜厚およびめっき膜中のP濃度(以下、単にP濃度とする)は、それぞれ5.0μmおよび7.1wt.%であった。第2の金属膜3の膜厚および析出粒子サイズは、それぞれ0.1μmおよび70nmであった。第2の金属膜3とAg粒子を含有する接合層4との接合強度(図中の引張り強度欄に記載、以下、第2〜4の試料、第1〜7の比較例においても同様)は、61.1MPaであった。
・第2の試料
次に、第2の試料について説明する。第2の試料の作製においては、NiP合金めっき処理のめっき時間を、第1の試料作製時の2倍の時間とした。置換型Agめっき処理のめっき時間を、第1の試料作製時の6倍の時間とした。Ag粒子を含有する接合層4を、350℃で加熱することで形成した。このとき、無加圧(圧力0MPa)とした。それ以外の作製方法および作製条件は、第1の試料作製と同様である。
その結果、図4に示すように、第1の金属膜2の膜厚およびP濃度は、それぞれ10μmおよび6.9wt.%であった。第2の金属膜3の膜厚および析出粒子サイズは、それぞれ0.5μmおよび160nmであった。第2の金属膜3とAg粒子を含有する接合層4との接合強度は、45.5MPaであった。
・第3の試料
次に、第3の試料について説明する。第3の試料の作製においては、第2の金属膜3の表面に塗布したAg粒子を含有するペースト状の導電性組成物を200℃で加熱しながら5MPaの圧力で加圧し、第2の金属膜3とCuピンとを接合した。それ以外の作製方法および作製条件は、第1の試料作製と同様である。
その結果、図4に示すように、第1の金属膜2の膜厚およびP濃度は、それぞれ5.2μmおよび7.0wt.%であった。第2の金属膜3の膜厚および析出粒子サイズは、それぞれ0.1μmおよび70nmであった。第2の金属膜3とAg粒子を含有する接合層4との接合強度は、41.1MPaであった。
・第4の試料
次に、第4の試料について説明する。第4の試料の作製においては、置換Auめっき処理を、金イオンの供給源として亜硫酸金ナトリウムを使用した置換Auめっき浴(Auめっき液)を用いて、浴温75℃、pH7.3の処理条件で行った。それ以外の作製方法および作製条件は、第1の試料作製と同様である。
その結果、図4に示すように、第1の金属膜2の膜厚およびP濃度は、それぞれ5.1μmおよび7.1wt.%であった。第2の金属膜3の膜厚および析出粒子サイズは、それぞれ0.03μmおよび15nmであった。第2の金属膜3とAg粒子を含有する接合層4との接合強度は、53.2MPaであった。
以下に、第1〜7比較例の製造方法について詳細に説明する。第1〜7比較例においては、第1〜4の試料の第1の金属膜2と比較する金属膜としてNiP合金めっき膜を形成した。第1〜4の試料の第2の金属膜3と比較する金属膜としてAgめっき膜を形成した。
・第1の比較例
次に、第1の比較例について説明する。第1の比較例の作製においては、NiP合金めっき処理のめっき時間を、第1の試料作製時の1/10の時間とした。それ以外の作製方法および作製条件は、第1の試料作製と同様である。
その結果、図4に示すように、NiP合金めっき膜の膜厚およびP濃度は、0.8μmおよび7.0wt.%であった。また、第1の比較例では、NiP合金めっき膜の表面にAgめっき膜を成膜することができなかった(図4中「×」で記載)。その理由は、NiP合金めっき膜の膜厚が薄いため、置換型Agめっき処理中にNiP合金めっき膜が溶解されることで導電部(例えばAl素地)の表面が露出するからであると推測される。
・第2の比較例
次に、第2の比較例について説明する。第2の比較例の作製においては、NiP合金めっき処理を、次亜リン酸を還元剤とするP濃度が約9wt.%のめっき膜が得られるNiめっき液を用いて行った。それ以外の作製方法および作製条件は、第1の試料作製と同様である。
その結果、図4に示すように、NiP合金めっき膜の膜厚およびP濃度は、それぞれ4.9μmおよび9.3wt.%であった。また、第2の比較例では、NiP合金めっき膜の表面にAgめっき膜を成膜することができなかった(図4中「×」で記載)。その理由は、NiP合金めっき膜のP濃度が高いため、NiP合金めっき膜の耐食性が高く、めっき浴中のAgの還元反応が正常に進行しないことで、Agめっき膜が均一に形成されなかったからであると推測される。
・第3の比較例
次に、第3の比較例について説明する。第3の比較例のNiP合金めっき処理においては、次亜リン酸を還元剤とするP濃度が約2wt.%のめっき膜が得られるNiめっき液を用いた。それ以外の作製方法および作製条件は、第1の試料作製と同様である。
その結果、図4に示すように、NiP合金めっき膜の膜厚およびP濃度は、それぞれ4.9μmおよび2.1wt.%であった。Agめっき膜の膜厚および析出粒子サイズは、それぞれ0.1μmおよび150nmであった。また、第3の比較例では、CuピンをAgめっき膜に接合することができなかった(図4中において0MPaと記載)。その理由は、NiP合金めっき膜のP濃度が低いため、Agめっき膜となる析出粒子が過剰に析出されたからであると推測される。
・第4の比較例
次に、第4の比較例について説明する。第4の比較例の作製においては、置換型Agめっき処理のめっき時間を、第1の試料作製時の20倍のめっき時間とした。それ以外の作製方法および作製条件は、第1の試料作製と同様である。
その結果、図4に示すように、NiP合金めっき膜の膜厚およびP濃度は、それぞれ5.2μmおよび7.0wt.%であった。Agめっき膜の膜厚および析出粒子サイズは、それぞれ1.5μmおよび600nmであった。Agめっき膜とAg粒子を含有する接合層との接合強度は、13.8MPaであった。
・第5の比較例
次に、第5の比較例について説明する。第5の比較例の作製においては、Agめっき膜の表面に塗布したAg粒子を含有するペースト状の導電性組成物を150℃で加熱しながら10MPaの圧力で加圧し、第2の金属膜3とCuピンとを接合した。それ以外の作製方法および作製条件は、第1の試料作製と同様である。
その結果、図4に示すように、NiP合金めっき膜の膜厚およびP濃度は、それぞれ5.0μmおよび6.9wt.%であった。Agめっき膜の膜厚および析出粒子サイズは、それぞれ0.1μmおよび70nmであった。Agめっき膜とAg粒子を含有する接合層との接合強度は、14.9MPaであった。
・第6の比較例
次に、第6の比較例について説明する。第6の比較例の作製においては、Agめっき膜の表面に塗布したAg粒子を含有するペースト状の導電性組成物を450℃で加熱しながら10MPaの圧力で加圧し、第2の金属膜3とCuピンとを接合した。それ以外の作製方法および作製条件は、第1の試料作製と同様である。
その結果、図4に示すように、NiP合金めっき膜の膜厚およびP濃度は、それぞれ5.0μmおよび6.9wt.%であった。Agめっき膜の膜厚および析出粒子サイズは、それぞれ0.1μmおよび70nmであった。Agめっき膜とAg粒子を含有する接合層との接合強度は、15.5MPaであった。
・第7の比較例
次に、第7の比較例について説明する。第7の比較例の作製においては、Agめっき膜とCuピンとをはんだ接合層によって接合した。具体的には、Agめっき膜の表面にSn−3.5AgのPbフリーはんだを塗布して、Pbフリーはんだ上にCuピンを置いた後、水素(H2)雰囲気の熱処理炉にて温度280℃で加熱することではんだ付けを行った。
その結果、図4に示すように、NiP合金めっき膜の膜厚およびP濃度は、それぞれ5.1μmおよび7.0wt.%であった。Agめっき膜の膜厚および析出粒子サイズは、それぞれ0.1μmおよび70nmであった。Agめっき膜とAg粒子を含有する接合層との接合強度は、40.5MPaであった。
上述した第1〜4の試料および第1〜7の比較例が示す結果より、第1〜4の試料は、第7の比較例として作製した従来の電子部品(図11参照)に比べて、第2の金属膜3とAg粒子を含有する接合層4との接合強度が同程度または高いことがわかった。一方、第1〜6の比較例は、第2の金属膜3となるAgめっき膜を形成することができない、または第7の比較例として作製した従来の電子部品に比べて、Agめっき膜とAg粒子を含有する接合層4との接合強度が低い。
これにより、第1の金属膜2の膜厚を、0.8μmより大きく10μm以下とすることが好ましいことがわかった。第1の金属膜2中のP含有率を、2.1重量%より大きく9.3重量%未満とすることが好ましいことがわかった。第2の金属膜3の膜厚を、0.03μm以上1.5μm未満とすることが好ましいことがわかった。第2の金属膜3の析出粒子サイズを、15nm以上600nm未満とすることが好ましいことがわかった。第2の金属膜3と金属板5とを接合する時の加熱温度は、150℃より高く450℃未満であることが好ましいことがわかった。
(実施例2)
次に、第2の金属膜3の膜厚および析出粒子サイズについて検証した。図5,6は、実施の形態にかかる電子部品を構成する金属膜を模式的に示す平面図である。また、図7は、実施の形態にかかる電子部品を構成する金属膜を模式的に示す断面図である。また、図8は、図7に示す金属膜の一部を拡大した断面図である。まず、上述した実施例1と同様に、第1,2の試料を作製した。具体的には、第1の試料においては、5分間の置換型Agめっき処理によって第2の金属膜3を形成している。第2の試料においては、30分間の置換型Agめっき処理によって第2の金属膜3を形成している。
そして、走査型電子顕微鏡(SEM:Scanning Electron Microscope)によって、各試料の第2の金属膜3の表面を観察した。図5には、第1の試料の第2の金属膜3を、半導体チップ20の主面に垂直な方向から観察したときの析出粒子の概念図を示す。また、図6には、第2の試料の第2の金属膜3を、半導体チップ20の主面に垂直な方向から観察したときの析出粒子の概念図を示す。また、図7,8には、第1の試料を、半導体チップ20の主面に平行な方向から観察したときの第1,2の金属膜2,3の概念図を示す。
図5,6に示すように、置換型Agめっき処理のめっき時間が長いほど、第2の金属膜3の析出粒子サイズが大きくなった。このときの第1,2の試料における第2の金属膜3の膜厚は、それぞれ70nmおよび160nmである(図4参照)。
また、図7に示すように、導電部1となるアルミニウム電極31の表面に、第1の金属膜2としてNiP合金めっき膜32、および第2の金属膜3としてAgめっき膜33を成膜することができた。また、図8に示すように、第1の試料の第2の金属膜3の膜厚は、0.1μmであった。図示省略するが、第2の試料の第2の金属膜3の膜厚は、0.5μmであった。つまり、第2の金属膜3の膜厚は、第2の金属膜3を構成する析出粒子サイズに比例して厚くなった。
そこで、第2の金属膜3の膜厚および析出粒子サイズと、置換型Agめっき処理のめっき時間との関係について検証した。具体的には、置換型Agめっき処理のめっき時間を3分間から100分間の間で種々変更して第2の金属膜3を形成し、各めっき時間における第2の金属膜3の膜厚および析出粒子サイズを測定した。その結果を、次の図9,10に示す。
図9は、実施の形態にかかる電子部品を構成する金属膜の特性について示す特性図である。また、図10は、実施の形態にかかる電子部品を構成する金属膜とめっき時間との関係について示す図表である。図10に示すように、第2の金属膜3の膜厚および析出粒子サイズは、めっき時間が3分間の場合、それぞれ0.056μmおよび0.04μmであった。めっき時間が5分間の場合、それぞれ0.101μmおよび0.07μmであった。めっき時間が10分間の場合、それぞれ0.175μmおよび0.09μmであった。めっき時間が20分間の場合、それぞれ0.38μmおよび0.12μmであった。めっき時間が30分間の場合、それぞれ0.538μmおよび0.16μmであった。めっき時間が40分間の場合、それぞれ0.74μmおよび0.2μmであった。めっき時間が100分間の場合、それぞれ1.5μmおよび0.6μmであった。これらの測定結果を図示した図9より、第2の金属膜3の膜厚と析出粒子サイズとは比例関係にあることがわかった。
以上において本発明では、第1の金属膜および第2の金属膜を無電解めっき処理によって形成する場合を例に説明しているが、上述した実施の形態に限らず、電気めっき処理によって第1の金属膜および第2の金属膜を形成してもよい。
以上のように、本発明にかかる電子部品および電子部品の製造方法は、各部材を接合して電気的に接続する構成を有する電子部品などパッケージ構造の半導体装置に有用である。
1 導電部
2 第1の金属膜(Ni合金めっき膜)
3 第2の金属膜(Agめっき膜)
4 Ag粒子を含有する接合層
5 金属板
10 電子部品
20 半導体チップ

Claims (20)

  1. 半導体素子の表面に設けられた導電部と、
    前記導電部の表面に設けられた第1の金属膜と、
    前記第1の金属膜の表面に設けられた、銀を主成分とする材料からなる15nm以上600nm未満の直径を有する粒子で構成される第2の金属膜と、
    前記第2の金属膜の表面に設けられた、銀粒子を含有する焼結された接合層と、
    を備え、
    前記第2の金属膜の膜厚は、0.03μm以上1.5μm未満であることを特徴とする電子部品。
  2. 前記第2の金属膜は、電気めっき膜または無電解めっき膜であることを特徴とする請求項1に記載の電子部品。
  3. 前記導電部は、少なくとも銅またはアルミニウムを主成分とする材料からなることを特徴とする請求項1に記載の電子部品。
  4. 前記第1の金属膜は、ニッケルおよびリンを主成分とする材料からなることを特徴とする請求項1に記載の電子部品。
  5. 前記第1の金属膜は、ニッケル−リン、ニッケル−リン−タングステンまたはニッケル−リン−モリブデンからなることを特徴とする請求項4に記載の電子部品。
  6. 前記第1の金属膜中のリン含有率は、2.1重量%より大きく9.3重量%未満であることを特徴とする請求項4に記載の電子部品。
  7. 前記第1の金属膜の膜厚は、0.8μmより大きく10μm以下であることを特徴とする請求項1に記載の電子部品。
  8. 前記第1の金属膜は、電気めっき膜または無電解めっき膜であることを特徴とする請求項1に記載の電子部品。
  9. 前記接合層は、150℃より高く450℃未満の温度で加熱されるとともに、無加圧または加圧されて形成された焼結体であることを特徴とする請求項1〜8のいずれか一つに記載の電子部品。
  10. 半導体ウエハの表面に設けられた導電部の表面に第1の金属膜を形成する工程と、
    前記第1の金属膜の表面に、銀を主成分とする材料からなる15nm以上600nm未満の直径を有する粒子で構成される第2の金属膜を0.03μm以上1.5μm未満の膜厚で形成する工程と、
    前記第2の金属膜の表面に、銀粒子を含有する導電性材料を塗布する工程と、
    熱処理によって前記導電性材料を焼結する工程と、
    を含むことを特徴とする電子部品の製造方法。
  11. 前記熱処理において、200℃から350℃の温度で加熱しながら、5MPaから10MPaの圧力で加圧することによって、前記導電性材料を焼結することを特徴とする請求項10に記載の電子部品の製造方法。
  12. 前記第2の金属膜は、前記第1の金属膜よりもイオン化傾向が小さい金属を含む溶液、または前記第1の金属膜の表面に金属析出を促進する物質を含む溶液に、前記第1の金属膜が形成された前記半導体ウエハを浸漬することで形成されることを特徴とする請求項10または11に記載の電子部品の製造方法。
  13. 前記第2の金属膜は、無電解めっき処理によって形成されることを特徴とする請求項10または11に記載の電子部品の製造方法。
  14. 前記第2の金属膜は、電気めっき処理によって形成されることを特徴とする請求項10または11に記載の電子部品の製造方法。
  15. 前記導電部は、少なくとも銅またはアルミニウムを主成分とする材料で形成されることを特徴とする請求項10または11に記載の電子部品の製造方法。
  16. 前記第1の金属膜は、ニッケルおよびリンを主成分とする材料で形成されることを特徴とする請求項10または11に記載の電子部品の製造方法。
  17. 前記第1の金属膜は、ニッケル−リン、ニッケル−リン−タングステンまたはニッケル−リン−モリブデンで形成されることを特徴とする請求項16に記載の電子部品の製造方法。
  18. 前記第1の金属膜は、2.1重量%より大きく9.3重量%未満のリン含有率で形成されることを特徴とする請求項16に記載の電子部品の製造方法。
  19. 前記第1の金属膜は、0.8μmより大きく10μm以下の膜厚で形成されることを特徴とする請求項10または11に記載の電子部品の製造方法。
  20. 前記第1の金属膜は、電気めっき処理または無電解めっき処理によって形成されることを特徴とする請求項10または11に記載の電子部品の製造方法。
JP2013503618A 2011-03-10 2012-03-08 電子部品および電子部品の製造方法 Active JP5812090B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013503618A JP5812090B2 (ja) 2011-03-10 2012-03-08 電子部品および電子部品の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011053633 2011-03-10
JP2011053633 2011-03-10
PCT/JP2012/056036 WO2012121355A1 (ja) 2011-03-10 2012-03-08 電子部品および電子部品の製造方法
JP2013503618A JP5812090B2 (ja) 2011-03-10 2012-03-08 電子部品および電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPWO2012121355A1 JPWO2012121355A1 (ja) 2014-07-17
JP5812090B2 true JP5812090B2 (ja) 2015-11-11

Family

ID=46798308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013503618A Active JP5812090B2 (ja) 2011-03-10 2012-03-08 電子部品および電子部品の製造方法

Country Status (4)

Country Link
US (1) US9627342B2 (ja)
JP (1) JP5812090B2 (ja)
CN (1) CN103415918A (ja)
WO (1) WO2012121355A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014027418A1 (ja) * 2012-08-17 2016-07-25 富士電機株式会社 電子部品および電子部品の製造方法
DE102014104272A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und Clip jeweils für ein Halbleiterelement, Verfahren zur Herstellung, Verwendung und Sinterpaste
JP2015216290A (ja) * 2014-05-13 2015-12-03 カルソニックカンセイ株式会社 ビームリード、半導体装置、および、半導体装置の製造方法
JP6510900B2 (ja) * 2014-09-30 2019-05-08 イサハヤ電子株式会社 半導体装置用接合材及びその製造方法
JP6443104B2 (ja) * 2015-02-13 2018-12-26 株式会社村田製作所 コイル部品
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) * 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
JP2018006512A (ja) * 2016-06-30 2018-01-11 株式会社 日立パワーデバイス 半導体装置及び移動体
US10056842B2 (en) * 2016-09-12 2018-08-21 Semiconductor Components Industries, Llc Quasi-resonant valley lockout without feedback reference
JP6770277B2 (ja) * 2017-01-30 2020-10-14 株式会社日本スペリア社 熱電変換モジュールおよびその製造方法
JP6994644B2 (ja) * 2017-12-01 2022-01-14 パナソニックIpマネジメント株式会社 接合体と接合方法および接合材料
JP2019106419A (ja) * 2017-12-11 2019-06-27 三菱電機株式会社 半導体装置
KR102501831B1 (ko) 2018-02-14 2023-02-21 니뽄 도쿠슈 도교 가부시키가이샤 광 파장 변환 장치
JP7075847B2 (ja) * 2018-08-28 2022-05-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置
DE102020130638A1 (de) * 2019-12-11 2021-06-17 Infineon Technologies Ag Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
CN116802777A (zh) 2021-07-16 2023-09-22 富士电机株式会社 半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263493A (ja) * 1994-03-18 1995-10-13 World Metal:Kk チップマウント方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390080A (en) * 1993-05-03 1995-02-14 Motorola Tin-zinc solder connection to a printed circuit board of the like
JP3136390B2 (ja) * 1994-12-16 2001-02-19 株式会社日立製作所 半田接合方法及びパワー半導体装置
US6051879A (en) * 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
JP3484367B2 (ja) 1999-01-29 2004-01-06 三菱電機株式会社 無電解めっき方法およびその前処理方法
JP4096671B2 (ja) 2002-09-19 2008-06-04 株式会社村田製作所 電子部品のめっき方法、及び電子部品
JP4048427B2 (ja) 2002-09-30 2008-02-20 株式会社村田製作所 電子部品の製造方法、及び電子部品
JP4192554B2 (ja) * 2002-10-25 2008-12-10 株式会社デンソー 多層回路基板の製造方法
JP4412072B2 (ja) 2003-10-09 2010-02-10 株式会社日立製作所 電子部品の実装方法,半導体モジュール及び半導体装置
US7393771B2 (en) 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
JP2006059904A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP4650784B2 (ja) 2004-11-05 2011-03-16 株式会社村田製作所 電子部品、及びめっき方法
US20080266643A1 (en) * 2005-08-19 2008-10-30 National Institute Of Advanced Industrial Science And Technology Electrode for Reversible Color Change Display Device and Method of Producing the Same, and Reversible Color Change Display Device and Reversible Color Change Lighting Control Device
JP2007180059A (ja) 2005-12-26 2007-07-12 Toshiba Corp 光半導体装置とその製造方法
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP5023710B2 (ja) * 2007-01-19 2012-09-12 株式会社日立製作所 半導体装置及びその製造方法
JP4737116B2 (ja) 2007-02-28 2011-07-27 株式会社日立製作所 接合方法
JP2009182209A (ja) * 2008-01-31 2009-08-13 Nissan Motor Co Ltd 半導体装置
JP2010050189A (ja) * 2008-08-20 2010-03-04 Hitachi Metals Ltd 接合材、半導体装置およびその製造方法
JP5156658B2 (ja) * 2009-01-30 2013-03-06 株式会社日立製作所 Lsi用電子部材
CN101880873B (zh) * 2010-06-30 2011-12-07 原子高科股份有限公司 103Pd密封籽源源芯的制备工艺

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263493A (ja) * 1994-03-18 1995-10-13 World Metal:Kk チップマウント方法

Also Published As

Publication number Publication date
US9627342B2 (en) 2017-04-18
CN103415918A (zh) 2013-11-27
US20140001636A1 (en) 2014-01-02
WO2012121355A1 (ja) 2012-09-13
JPWO2012121355A1 (ja) 2014-07-17

Similar Documents

Publication Publication Date Title
JP5812090B2 (ja) 電子部品および電子部品の製造方法
CN1258816C (zh) 半导体装置及其制造方法
US9355987B2 (en) Electronic component and manufacturing method for electronic component
TWI663289B (zh) Film formation method
JP2011014556A (ja) 半導体装置とその製造方法
US11587858B2 (en) Zinc-cobalt barrier for interface in solder bond applications
US20130140069A1 (en) Conductive bonding material, electronic component, and electronic device
CN103384448A (zh) 印刷电路板及表面处理方法
KR20190102097A (ko) 무전해 도금 프로세스
JP6347385B2 (ja) 銅材の接合方法
JP2010037603A (ja) 接続端子部およびその製造方法
CN109326530A (zh) 将导体焊接到铝金属化物
JP5843249B2 (ja) 無電解パラジウムめっき又は無電解パラジウム合金めっきの前処理用活性化液
KR102320245B1 (ko) 니켈 도금 피막의 형성 방법
JP7185999B2 (ja) 無電解パラジウムめっき液
JP6442688B2 (ja) 金属材の接合方法
JP2005163153A (ja) 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP6025259B2 (ja) めっき物
US11127515B2 (en) Nanostructure barrier for copper wire bonding
JP2000012762A (ja) 耐食性に優れる電気電子機器用部品材料、及びその製造方法
JP4853065B2 (ja) 電解めっき皮膜
JP2010144220A (ja) 突起電極の形成方法及び置換金めっき液
KR20220142464A (ko) 도금 적층체
JPH09223771A (ja) 電子部品用リード部材及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150907

R150 Certificate of patent or registration of utility model

Ref document number: 5812090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250