JPWO2003021664A1 - 半導体装置、構造体及び電子装置 - Google Patents
半導体装置、構造体及び電子装置 Download PDFInfo
- Publication number
- JPWO2003021664A1 JPWO2003021664A1 JP2003525902A JP2003525902A JPWO2003021664A1 JP WO2003021664 A1 JPWO2003021664 A1 JP WO2003021664A1 JP 2003525902 A JP2003525902 A JP 2003525902A JP 2003525902 A JP2003525902 A JP 2003525902A JP WO2003021664 A1 JPWO2003021664 A1 JP WO2003021664A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- metal
- layer
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
- C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
- C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
- C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
- B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
- B23K35/0244—Powders, particles or spheres; Preforms made therefrom
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
- B23K35/262—Sn as the principal constituent
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
- C04B2237/12—Metallic interlayers
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
- C04B2237/12—Metallic interlayers
- C04B2237/123—Metallic interlayers based on iron group metals, e.g. steel
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
- C04B2237/12—Metallic interlayers
- C04B2237/124—Metallic interlayers based on copper
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
- C04B2237/12—Metallic interlayers
- C04B2237/125—Metallic interlayers based on noble metals, e.g. silver
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
- C04B2237/12—Metallic interlayers
- C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
- C04B2237/12—Metallic interlayers
- C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
- C04B2237/127—The active component for bonding being a refractory metal
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/36—Non-oxidic
- C04B2237/368—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/40—Metallic
- C04B2237/401—Cermets
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/40—Metallic
- C04B2237/407—Copper
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
- C04B2237/708—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the interlayers
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/72—Forming laminates or joined articles comprising at least two interlayers directly next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13298—Fillers
- H01L2224/13299—Base material
- H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13298—Fillers
- H01L2224/13299—Base material
- H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29209—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29211—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29213—Bismuth [Bi] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29217—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29218—Zinc [Zn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29217—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29223—Magnesium [Mg] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29239—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29244—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29247—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29249—Manganese [Mn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29255—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29263—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/29264—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29263—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/29266—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29263—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/2927—Zirconium [Zr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29263—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/29272—Vanadium [V] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
- H01L2924/35121—Peeling or delaminating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0215—Metallic fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
チップ部品と配線部材を固着したはんだ層が樹脂層で包囲され、はんだ層がマトリックス金属に金属粉末を分散させた複合材で構成された半導体装置が開示されている。チップ部品を配線部材にはんだ材により搭載し、はんだ付け部を樹脂封止してなる半導体装置を、外部配線部材に2次実装する際、はんだ材の流出やこれによる短絡、断線、チップ部品の位置ずれを防止できる。
Description
技術分野
本発明は配線部材上に搭載した回路素子(チップ部品)を樹脂封止してなる半導体装置に関する。
背景の技術
日本国特許公開公報である特開平6−61417号には、アルミナからなる電気絶縁性基板の第1の主面に形成された所定の導電パターンに1つ以上の半導体素子を固着し、これを樹脂封止してなる半導体装置が開示されている。
日本国特許公開公報である特開平7−235565号には、配線基板と、この配線基板上にはんだからなるバンプを介して電気的に接続された回路部品とを有し、前記バンプ中にバンプ高さを制御するための固体微粒子が分散された電子回路装置が開示されている。ここで、バンプは183℃の融点を持つPb−Sn系合金であり、固体微粒子はCu、Fe、Ni、Pt、Ag及びこれらの合金や、ステンレス鋼ボール、Mo粉、樹脂コート金属粉である。このようなはんだ材を用いてチップ部品をはんだ付けすると、各固体微粒子の表面にSnとの金属間化合物が成長して結合する。このため、バンプ高さの調節が容易で、チップ部品実装時にバンプの表面張力のバランスが崩れた場合でもチップ部品の傾斜搭載を防止できる。
近年では環境保全の観点から、電子部品搭載に従来適用されてきたPb−Sn系合金材を、Pbフリー合金で代替えすることが望まれている。現在実用可能なPbフリーはんだ材はSnを圧倒的多量に含む合金であって、その融点は240℃以下である。基板上にチップ部品をはんだ材を用いて搭載し、チップ部品を樹脂封止した樹脂封止型半導体装置において、Pbフリーはんだ材を適用した場合、外部配線基板等への2次実装時に半導体装置のはんだ材の再溶融により、配線の短絡、断線やチップ部品の位置ずれの問題が生じる。
前述の特開平6−61417号公報に開示された発明では、1次実装用はんだ材が包囲物質で密閉された場合に特有の、はんだ層の再溶融とこれに伴う内部回路の短絡や回路機能の劣化についての考慮がなされていない。
また、前述の特開平7−235565号公報に開示された電子回路装置では、固体微粒子とその表面に成長する金属間化合物によってバンプ高さの調節やチップ部品の傾斜搭載を防止できるけれども、1次実装用はんだ材が上述の包囲物質で密閉された系において特有の上記問題の解決指針を与えていない。また、本先行技術例のはんだ母材はPb−Sn系合金であり、上述したPbフリー化には対応できない。
発明の開示
本発明の目的は、基板上に回路素子としてのチップ部品を搭載し、搭載チップ部品を樹脂封止してなる半導体装置を外部配線基板に搭載する場合に1次実装はんだ材の流出やこれによる短絡、断線、チップ部品の位置ずれを防止できる半導体装置、該半導体装置を用いた構造体、またはこれらを用いた電子装置を提供することにある。
本発明の半導体装置は、チップ部品と配線部材とを固着したはんだ層が樹脂層で包囲され、はんだ層がマトリックス金属に金属粉末を分散させた複合材で構成されたことを特徴とする。
また、本発明の構造体は、チップ部品と配線部材とを固着したはんだ層が樹脂層で封止され、はんだ層がマトリックス金属に金属粉末を分散させた複合材で構成された半導体装置が、接続層を介して外部配線部材に固着されたことを特徴とする。
また、本発明の電子装置は、チップ部品と配線部材とを固着したはんだ層が樹脂層で封止され、はんだ層がマトリックス金属に金属粉末を分散させた複合材で構成された半導体装置、又は前記半導体装置が接続層を介して外部配線部材に固着された構造体が組み込まれたことを特徴とする。
ここで、電子装置としては例えば、二次電池装置、高周波電力増幅装置、電力計測装置、液晶ディスプレイ装置又はコンバータ装置等が挙げられる。
発明を実施するための最良の形態
(実施例1)
本実施例では半導体装置11について説明する。
図45は本発明はんだ材の形態を説明する模式図を示す。(a)は第1の形態であるペースト状はんだ材5’である。ペースト状はんだ材5’は、はんだ付け熱処理を経た後にマトリックス金属となるSn−5wt%Sb合金(融点:230〜240℃)からなるマトリックス金属用金属粉末(粒径:15.60μm)5Aと、Ag−28wt%Cuを主成分とする分散用金属粉末(粒径:15〜50μm、融点:779℃)5Bと、有機物を含むフラックス剤〔重量比:WWロジン(100)−アジビン酸(1)−トリエタノールアミン(1)−アニリン塩酸塩(2)〕5Cを混練した組成物である。はんだ材5’中におけるフラックス剤5Cの添加量は約11wt%である。また、分散用金属粉末5Bははんだ付け熱処理を経た後に50vol%を占有するように添加量が調整されている。マトリックス金属用金属粉末5Aもはんだ付け熱処理を経た後に50vol%を占有するように添加量が調整されている。以上に説明したペースト状はんだ材5’は、印刷法、ディスペンス法等により所望接続部に供給され、空気中、窒素中、窒素に水素を添加したフォーミングガス中ではんだ付け処理される。
(b)は第2の形態であるシート状又はリボン状のはんだ材5’である。シート状はんだ材5’は、あらかじめSn−5wt%Sb合金(融点:230〜240℃)からなるマトリックス金属5Aと、マトリックス金属5A中に分散されたAg−28wt%Cuを主成分とする分散用金属粉末(粒径:15〜50μm、融点:779℃)5Bとから構成される。マトリックス金属5A及び分散用金属粉末5Bは、はんだ付け熱処理を経た後にそれぞれ50vol%を占有するように添加量調整されている。以上に説明したシート状はんだ材5’は、被接続部材の間に介在するように供給され、水素中、窒素中、窒素に水素を添加したフォーミングガス中ではんだ付け処理される。
以上のはんだ材5’によれば、後述する本発明半導体装置で説明するように、従来のはんだ材では得られない作用、効果、利点をもたらす。
図1は本実施例の半導体装置を説明する断面模式図である。半導体装置11は次のように構成されている。配線部材となる基板1は、多層ガラスセラミックス基板〔ガラスセラミックス(低温焼成基板とも言われる)であり、基板1の内部には内層配線層(Ag−1wt%Pt)2及びスルーホール配線(Ag−1wt%Pt)2Aが設けられている。基板1の第1主面1Aには配線パターン(Ag−1wt%Pt)4が設けられ、この配線パターン4上には集積回路素子基体6A(図示せず)やFET素子基体6Bを含む半導体素子基体(Si、3.5ppm/℃)6、チップ抵抗(約7ppm/℃)8、コンデンサ(約11.5ppm/℃)9からなるチップ部品がはんだ層5により導電的に固着(1次実装はんだ付け)されている。はんだ層5は、図2に示したように、Sn−5wt%Sb合金からなるマトリックス金属5AにW粉末(粒径:1μm)5Bを分散させた複合体で構成され、W粉末5Bの添加量は50vol%に調整されている。また、半導体素子基体6と配線パターン4の所定部間には、Auからなる金属細線7がボンディング(集積回路素子基体6A:直径27μm、FET素子基体6B:直径50μm)されている。これらのチップ部品と金属細線7や、第1主面1Aは主成分がエポキシ材である樹脂層(硬化後の物性が、熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%)10により外気から完全に遮断される如くに封止されている。多層セラミックス基板1の第1主面1Aと反対側の第2主面1Bには、外部電極層(Ag−1wt%Pt)3が設けられている。外部電極層3は多層セラミックス基板1の内部に設けられた内層配線層2やスルーホール配線2Aを中継して配線パターン4と電気的に接続されている。集積回路素子基体6AやFET素子基体6Bを含む半導体素子基体6、チップ抵抗8、コンデンサ9からなるチップ部品は配線パターン4上にはんだ層5により導電的に固着されているため、外部電極層3はこれらのチップ部品とも電気的に接続されている。ここで、内層配線層2やスルーホール配線2Aは、多層セラミックス基板1の内部領域に埋設される如くに配置されている。また、図示せずしているけれども、配線パターン4や外部電極層3の表面にはNiめっき層、Auめっき層が順次設けられている。また、チップ抵抗8やコンデンサ9の電極には、Niめっき層、Snめっき層が順次設けられている。以上に説明したように、いずれのチップ部品も基板1、配線パターン4、樹脂層10によって完全に包囲され、これらのチップ部品を固着しているはんだ層5もチップ部品6、8、9、配線パターン4、樹脂層10によって完全に包囲されている。
次に、はんだ層5について説明する。図2に、本実施例の半導体装置に適用されるはんだ層の断面模式図を示す。(a)ははんだ層5の模式図であり、Sn−5wt%Sb合金(融点:230〜240℃)からなるマトリックス金属5A中に、W(平均粒径:約1μm)からなる金属粉末5Bが分散された構成を有している。W金属粉末5Bの添加量は50vol%であり、残部の50vol%はマトリックス金属5Aが占有している。(b)は半導体素子基体6(6A、6B)が搭載されている部分の拡大断面模式図である。半導体素子基体6は(a)の構成からなるはんだ層5により、基板1上の配線パターン4に導電的に固着されている。基板1、配線パターン4、半導体素子基体6(6A、6B)、及びはんだ層5は、樹脂層10によって封止されている。配線パターン4の表面にはNiめっき層(5μm、図示せず)とAuめっき層(1μm、図示せず)が順次設けられている。ここで、半導体素子基体6(6A、6B)の被固着面にはTi(0.15μm)−Ni(0.6μm)−Au(0.2μm)積層金属層605が蒸着により形成されている。(c)はチップ抵抗8、コンデンサ9が搭載されている部分の拡大断面模式図である。チップ抵抗8やコンデンサ9も(a)の構成からなるはんだ層5により、基板1上の配線パターン4に導電的に固着されている。ここで、チップ抵抗8及びコンデンサ9にはAg厚膜からなる電極105が設けられている。図示せずしているけれどもAg厚膜の表面にはNiめっき層(5μm)、Snめっき層(1μm)が順次設けられている。しかし、チップ部品6、8、9が固着(1次実装はんだ付け)された後は、配線パターン4上のAuめっき層、積層金属層605上のAu層、電極105上のSnめっき層ははんだ層5に融合する。基板1、配線パターン4、チップ抵抗8及びコンデンサ9、はんだ層5は樹脂層10によって封止されている。本発明において特に特徴的な点は、はんだ層5は周囲を他の固体物質によって完全に包囲されている状態にあって、マトリックス金属5Aに金属粉末5Bが分散されていることである。はんだ層5がこのような構成を有することによって、半導体装置11が後続工程でマトリックス5Aが溶融状態になる温度に加熱(2次実装はんだ付け)された場合でもはんだ材5は実質的に流動せず、短絡、チップ部品の位置ずれ、チップ部品の放熱性劣化が回避される。これらのことが本発明において重要な点である。
また、金属粉末5Bはマトリックス金属5Aにぬれやすい物質(Ag−Cu合金)からなる。このことが、例えばSnを主成分とするマトリックス金属とCu,Ni等の金属粉末とを組み合わせた場合には得られにくい利点をもたらす。この点を、図45(a)のペースト状はんだ材5’を例にとって説明する。昇温に伴って融点に達したマトリックス金属粉末5Aの溶融及び結合と同時に、フラックス剤5Cによる金属粉末5Bの表面クリーニング(特に表面酸化膜の除去)も進行し、瞬時にマトリックス金属5Aと金属粉末5Bの結合(金属粉末5Bの表面に溶融したマトリックス金属5Aがぬれる)が完結する。この結果、金属粉末5Bのフラックス剤5Cによる流動や系外への除去が抑制されるため、金属粉末5Bは溶融マトリックス金属中に留まりやすくなり、金属粉末5Bの充填率も高められる。本発明はんだ材5’において金属粉末5Bの充填率が高められるのは、金属粉末5Bがマトリックス金属粉末5Aにぬれやすいことに起因する。フラックス剤5Cの化学的活性度が高まった段階で、マトリックス金属粉末5A及び金属粉末5Bの表面はほぼ同時にクリーニングされ、表面酸化膜除去もほぼ同時に進行する。この結果、マトリックス金属粉末5Aの溶融及び結合と同時に、マトリックス金属5Aによる金属粉末5Bの表面へのぬれ反応も瞬時に進行する。この際、被接続部の配線パターン4や積層金属層605、電極105もフラックス剤5Cによりクリーニングされ、溶融マトリックス金属5Aとの接合が良好になされる。
一方、Cu,Ni等の金属粉末を添加したペースト状はんだ材を加熱すると、昇温に伴ってフラックス剤5Cにおける低分子成分が揮発し、分子量の大きい有機成分が残る。同時に、融点に達したマトリックス金属粉末の溶融と粉末どうしの結合が進む。この際、フラックス剤5Cの化学的活性度も高まり、マトリックス金属粉末の表面がクリーニング(特に表面酸化膜の除去)がなされる。しかしながら、Cu,Ni等の単体金属からなる金属粉末の場合は表面クリーニングが進行しにくく、マトリックス金属粉末の溶融と結合が完結した段階でも、Cu,Ni粉末表面の酸化膜は完全には除去されない。この結果、Cu,Ni粉末はフラックス剤5Cとともに流動して系外に除去されるため、溶融マトリックス金属中に留まりにくくなる。この現象は、Cu,Ni粉末の充填量が高いほど顕著になる。
本発明はんだ材と同様の効果は、Sn−5wt%Sb合金以外の金属粉末5Bを添加した場合でも享受できる。例えば、Sn−40wt%Sb−10wt%Ag−8wt%Cu、Ag−20.4wt%Cu−13.6wt%Zr、Ag−44wt%Cuあるいは(25〜66wt%)Sn−(22〜70wt%)Sb−(4.5〜31wt%)Ag−(2.3〜18wt%)Cuの合金粉末5Bや、後述する表3に掲げるように主成分としてのAg又は/及びCuとともにSn,Au,Fe,Ge,Mn,Ni,Sb,Si,Zn,Pd,Pt,P,Pb,Alの群から選択された1種類以上の金属を含む合金粉末5Bを用いることが可能である。
次に、はんだ層5がマトリックス金属のみで構成された場合の問題点について説明する。図3ははんだ層がマトリックス金属のみで構成される際の問題点を説明する断面模式図である。ここで、(a)、(b)は主としてヤング率の高い樹脂(例えばエポキシ樹脂)10によって封止された場合に生じやすい問題点、(c)、(d)は主としてヤング率が低く熱膨張率が高い樹脂(例えばゲル樹脂)10によって封止された場合に生じやすい問題点を示す。(a)はチップ部品の電極間が溶融はんだの流動によって短絡する場合の状態を説明する断面模式図である。はんだ層5の再溶融による内圧Pの上昇(825MPa)によって、チップ部品8、9近傍の樹脂10が剥離(チップ部品−封止樹脂間)し、それによって生ずる空隙に沿って溶融はんだ材5aが流出する。この流出が進むと電極105間が短絡される。(b)は溶融はんだの流動によって周辺の配線パターン間が短絡する場合の状態を説明する断面模式図である。はんだ層5の再溶融による内圧Pの上昇によってチップ部品8、9近傍の樹脂10が剥離(基板−封止樹脂間)し、それによって生ずる空隙に沿って溶融はんだ材5aが流出する。この流出が進むと配線パターン4間が短絡される。(c)は溶融はんだの流動及び封止樹脂の熱変形によってチップ部品が浮き上がる状態を説明する断面模式図である。これはチップ部品が半導体素子基体6(6A、6B)の場合に生じやすい現象で、樹脂10の熱的変形に基づく外力により半導体素子基体6がY方向に浮き上がり、これに伴ってはんだ層5の周縁部が狭められる。この結果、はんだ層5は大半の領域にわたって熱伝導が阻害される状態になる。特にFET素子基体6Bは発熱量が大きく、(c)の現象は正常な電気的動作をする上での障害になる。(d)はチップ部品が受動部品8、9である場合に生じやすい現象で、樹脂10の熱的変形に基づく外力により部品8、9がY方向に浮き上がったり、X方向へ移動(位置ずれ)する。特に位置ずれが進んだ場合は、溶融はんだ材5によって配線パターン4間が短絡される。また、図示していないけれども、位置ずれが進むことによってはんだ層5が切断され、電極105と配線パターン4の間は電気的に遮断された状態になる。
引き続き図2に戻って説明を続ける。2次実装はんだ付け工程でマトリックス5Aが再溶融した場合は、固相状態から液相状態に変化する過程でその体積は約16%膨張する。一方、金属粉末5Bはマトリックス金属5Aよりも融点が高いため、マトリックス金属5Aが溶融状態になっても固相状態が維持されるから、金属粉末5Bが分担する体積膨張分は無視できる程度に小さい。金属粉末5Bがはんだ層5に占める体積率は50vol%であるから、はんだ層5の実質的な膨張は約8%に抑えられる。この値は、はんだ層がマトリックス金属だけで構成される場合の1/2である。1/2の体積膨張によってはんだ層5に生ずる内圧は413MPa(42kgf/mm2)であり、はんだ層がマトリックス金属だけで構成される場合の825MPa(84.1kgf/mm2)より大幅に低減される。この結果、封止樹脂の接合界面の剥離が抑制されるため、剥離空隙に沿った溶融はんだ材の流出や、電極105間や配線パターン4間の短絡(図2(a)、(b)参照)が防止される。また、仮に封止樹脂の接合界面が剥離してはんだ層5の流動が始まる場合でも、金属粉末5Bは微小な剥離空隙に堆積して溶融マトリックス5aの流動を抑制する役割(目詰まり現象)を有する。
以上に説明したように、本実施例では固相状態を維持する金属粉末5Bの存在によって、はんだ層5が再溶融してもその実質的体積膨張を小さくし、内圧の過大な上昇、封止樹脂の剥離、溶融はんだ材の流出、短絡を抑制し、金属粉末5Bの目詰まり現象によって溶融はんだ材の流出、短絡を抑制することができる。
本発明では、基板1に搭載したチップ部品を封止する封止樹脂10はヤング率の高いエポキシ材には限らない。例えばゲル樹脂(ヤング率:0.98MPa、熱膨張率:950ppm/℃、針入度:55〜90(1/10mm))、シリコーン樹脂(ヤング率:11GPa、熱膨張率:30ppm/℃)のようにヤング率が低く熱膨張率が高い樹脂10で封止した場合は、1次実装はんだ材がマトリックス金属のみで構成されているとその再溶融によって搭載チップ部品の「浮き」や「位置ずれ」を生ずる。浮きは、チップ部品が所定の搭載位置から持ち上げられる(基板に対して縦方向に浮き上がる、図2(c)参照)モードとして現われる。位置ずれは、所定の搭載位置から外れて基板に対して水平方向にずれる(図2(d)参照)モードとして現われる。このような浮きや位置ずれは半導体装置の回路機能消失につながるため好ましくない。これは本発明者らの検討によると、1次実装はんだ材の再溶融によって固着状態から解放されたチップ部品が、樹脂の熱膨張や熱変形に伴う外力の印加によって、基板に対して水平方向や縦方向に移動させられることに起因する。
上述したようにマトリックスのみで構成されるはんだ材はその再溶融によって高い内圧を持つから、周囲環境が崩れること(封止樹脂の剥離や樹脂の変形)によって加速的に流動変形する。これに対し本実施例においては、金属粉末5Bはマトリックス金属5Aが再溶融した場合にはんだ層5の実質的な流動性を低下させる(換言すると粘度を高める)作用を持つ。ここで、金属粉末5Bは(1)溶融マトリックス5A自体の流動を遮る抵抗物質の役割、(2)液相(溶融マトリックス金属5A)−固相(金属粉末5B)間の接触面積を増して両者間の接合力を高める役割(溶融マトリックス5Aのちぎれ抑制)を有する。上記(1)、(2)の作用により、はんだ層5の実質的流動性は低下し、浮きや位置ずれが抑制される。このように、本実施例のはんだ層を適用することにより、金属粉末5Bによって再溶融はんだ層5の粘度を実質的に高め、外力印加に伴うチップ部品の移動を抑制するとともに、断線、浮き、位置ずれ等を抑制することができる。
本発明の半導体装置において、はんだ層5を構成するマトリックス金属5Aは、環境保全の観点からSnが主体の金属又は合金であることが特に望ましい。このような目的に適合するマトリックス金属5Aとして、Snからなる金属又はSn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金を選択し得る。例えば、Sn−3.5wt%Ag、Sn−3wt%Ag−0.8wt%Cuで代表されるような、Sn−Ag系合金、Sn−5wt%Sb、Sn−10wt%Sb、Sn−5wt%Sb−0.6wt%Ni−0.05wt%Pで代表されるようなSn−Sb系合金、Sn−58wt%Biで代表されるようなSn−Bi系合金、Sn−0.7wt%Cuで代表されるようなSn−Cu系合金、Sn−52wt%Inで代表されるようなSn−In系合金、Sn−9wt%Znで代表されるようなSn−Zn系合金、In−10wt%Agで代表されるようなIn−Ag系合金、そしてAu−20wt%Snで代表されるようなAu−Sn系合金に置き換えてもよい。また、Sn−8.5wt%Zn−1.5wt%In、Sn−4wt%Ag−2wt%Zn−2wt%Biのように、上述のSn系、Sn−Ag系、Sn−Sb系、Sn−Bi系、Sn−Cu系、Sn−In系、Sn−Zn系、In−Ag系、そしてAu−Sn系はんだ材を任意に組み合わせた合金材を適用することも可能である。上記合金の中で更に好適な材料としてSn−3wt%Ag−0.8wt%Cu、Sn−10wt%Sb、Sn−0.7wt%Cu、Sn−9wt%Znを挙げることができる。
しかしながら、これらの金属又は合金は圧倒的に多量のSnが含有されているため、これらの融点は200℃前後とさほど高くない。また、1次実装後のはんだ層5には、チップ部品6、8、9の固着部を構成する金属や、配線パターン4の表面に設けられた金属が融合される。この融合により、1次実装後のはんだ層5は更に低い溶融温度持つようになる(これについては後述する)。したがって、Snを多量に含むはんだ層5の場合は2次実装はんだ付けに伴う再溶融、溶融はんだ材の流出や短絡、断線、浮きや位置ずれ等の問題を引き起こしやすいため、これらの防止策を与える本発明の役割はいっそう重要になる。
一方、Pbフリー化の点では一歩後退するけれども、本発明ではPbを含むはんだ材5であってもチップ部品6、8、9の1次実装用として適用可能である。例えば、Pb−12wt%Sn−8wt%Sb−1wt%Ag合金、Pb−5wt%Sn、Pb−3.5wt%Sn−1.5wt%Ag、Sn−60wt%Sn、Sn−50wt%Snで代表されるようなPb−Sn系合金を用いることができる。これらの合金の中には、上述したSnを多量に含むPbフリーはんだ材より融点の高いものが多い。
しかしながら、1次実装後のはんだ層5にチップ部品6、8、9の固着部表面の金属や配線パターン4の表面金属が融合され、1次実装後のはんだ層5が低い溶融温度持つようになる事情は上述と同様である(これについては後述する)。したがって、Pbを含むはんだ層5の場合でも、2次実装はんだ付けに伴う再溶融、溶融はんだ材の流出や短絡、断線、浮きや位置ずれの防止策を与える本発明の役割は重要である。
次に、Snを主体に含むはんだ材及びPb−Sn系はんだ材が周辺材料と融合した場合の融点低下に関し、そのメカニズムを説明する。
図4はSn−10wt%Sbはんだ材にAuが融合した場合の融点低下を説明するグラフである。(a)ははんだ材がAuを融合していない場合の吸熱特性模式図、(b)はAuを融合している場合の吸熱特性模式図、(c)は吸熱ピーク高さのAu濃度依存性を示す。ここで、Auは配線パターン4、あるいは半導体素子基体6における積層金属層605の表面に設けられたAuを導入源とする。はんだ材がAuを融合していない場合(a)は、昇温過程で約245℃にピークを持つ吸熱反応を生ずる。この反応により、はんだ材は固相から液相に変化して溶融状態となる。このピークに対応する吸熱ピーク(ΔP1)は大きな値を示す。Auを融合した場合(b)は、(a)における245℃のピークが低温側へシフトして235℃になるとともに、更に低温の領域で約221℃の深いピーク(ΔP2)を生ずる。この際、高温側の吸熱ピーク(ΔP1)は(a)の場合のピークΔP1より浅くなる。以上の傾向をまとめると(c)が得られる。高温側のピーク(ΔP1)ははんだ中のAu濃度を増すにつれ低くなるのに対し、低温側のピーク(ΔP2)はAu濃度を増すにつれ高くなる。この傾向から、Auの融合量の少ないはんだ材は高温側ピーク(ΔP1)に対応した反応によって固相から液相に変化するけれども、Auの融合量を増すにつれ低温側ピーク(ΔP2)の反応が支配的になって低融点化が促進される。
図5はPb−12wt%Sn−8wt%Sb−1wt%Agはんだ材にSnが融合した場合の融点低下を説明するグラフである。ここで、Snはチップ部品8、9の電極105の表面に設けられたSnめっきを導入源とする。(a)ははんだ材がめっきSnを融合していない場合の吸熱特性模式図、(b)はめっきSnを融合している場合の吸熱特性模式図、(c)は吸熱ピーク高さのSn濃度依存性を示す。はんだ材がめっきSnを融合していない場合(a)は、昇温過程で約245℃にピークを持つ吸熱反応を生ずる。この反応により、はんだ材は固相から液相に変化して溶融状態となる。このピークに対応する吸熱ピーク(ΔP1)は大きな値を示す。めっきSnを融合した場合(b)は、(a)における245℃のピークが低温側へシフトして230℃になるとともに、更に低温の領域で約183℃の深いピーク(ΔP2)を生ずる。この際、高温側の吸熱ピーク(ΔP1)は(a)の場合のピークΔP1より浅くなる。以上の傾向をまとめると(c)が得られる。高温側のピーク(ΔP1)ははんだ中のめっきSn濃度を増すにつれ低くなるのに対し、低温側のピーク(ΔP2)はめっきSn濃度を増すにつれ高くなる。この傾向から、めっきSnの融合量の少ないはんだ材は高温側ピーク(ΔP1)に対応した反応によって固相から液相に変化するけれども、めっきSnの融合量を増すにつれ低温側ピーク(ΔP2)の反応が支配的になって低融点化が促進される。
以上のように、1次実装はんだ付けで周辺材料を取り込んで低融点化し、2次実装はんだ付けの際に再溶融しやすくなる問題は、はんだ材5がSnを多量に含む場合やPbを多量に含む場合のいずれにも共通する。
本実施例のはんだ層5は、周辺材料の融合を抑制する点でも有効になる。1次実装はんだ付けにおける溶融はんだ材5への周辺材料の溶解量は、(a)はんだ材5におけるマトリックス金属5Aと周辺材料間の実質的な接触面積、(b)接触界面における溶融はんだ材の流動性、の要因で決定付けられる。換言すると、周辺材料の溶け込み量は接触面積が大きく流動性が高いほど多く、逆に接触面積が小さく流動性が低いほど少ない。図2で説明したように本実施例の半導体装置11では、はんだ層5はSn−5wt%Sb合金マトリックス金属5A中にW粉末5Bが分散されており、W粉末5Bとマトリックス金属5Aが占める体積はそれぞれ50vol%である。接触界面近傍の溶融マトリックス金属5AはW粉末5Bにより遮られるため、周辺材料との実質的な接触面積が低下する。また、上述したように溶融マトリックス金属5Aの流動性は低下している(粘度が高められている)。流動性低下によって、周辺材料物質を含有しないフレッシュな溶融マトリックス金属5Aが接触界面に供給されにくくなり、周辺材料のさらなる溶解が抑制される。この結果、AuやSnの融合量を減らすことができ、低温側ピーク(ΔP2)の反応による低融点化を抑制できる。この点も本発明における重要な作用の1つである。したがって、本実施例のはんだ材を適用することにより、溶融はんだ材5の周辺材料との実質的接触面積を小さくし、併せて流動性を低めることにより、周辺材料物質の溶解とそれに伴う低融点化を抑制することができる。
次に、本実施例の半導体装置11の製造方法について説明する。図12は本実施例の半導体装置に適用した多層ガラスセラミックス基板を説明する図である。(a)の断面図に示すように、ガラスセラミックス材1Cの素材と有機物の混合物からなる第1グリーンシート(焼成後の面積が78.8mm×75mmそして焼成後の厚さが0.25mmになるように調整している)63の所定部に貫通孔を形成し、この貫通孔に焼成後の組成がAg−1wt%Ptになるように調整したペースト18Bを充填するとともに、配線パターン4を形成するためのペースト層18Aをスクリーン印刷法により形成する。また、(b)に示すように、上述と同様の第2グリーンシート64にも所定部に貫通孔を形成し、この貫通孔に同様のペースト18Bを充填するとともに、内層配線層2を形成するためのペースト層18Cをスクリーン印刷法により形成する。第2グリーンシート64の裏面には、あらかじめブレークライン(溝)16が設けられている。このブレークライン16は、後続工程で多層ガラスセラミック基板1を分割するとともに、半導体装置11のサイズ(又は区画)を決定するものである。この区画は有効領域102個が得られるようになっている。次いで、上記第1及び2グリーンシート63、64を積層して1000℃のもとで焼成し、ガラスセラミックス材1Cの素材とペースト18A、18B、18Cを同時に焼結させる。この工程を経たグリーンシート63、64は相互に接合されるとともに、剛性の高い焼結体となる。(c)の平面図に示すように、焼結後のグリーンシート63側の表面(多層ガラスセラミックス基板1の第1主面1Aに対応)には配線パターン4が形成される。配線パターン4は、反対側の面(多層ガラスセラミックス基板1の第2主面1Bに対応)に設けられたブレークライン16で構成される区画内に収まるようにパターンニングされている。次いで(d)の平面図に示すように、反対側の面(第2主面1B)に焼成後の組成がAg−1wt%Ptになるように調整しかつ焼成後に外部電極層3となるべきペースト18Dをスクリーン印刷法により形成し、850℃のもとで空気中で焼成する。この工程を経て多層ガラスセラミックス基板1が得られる。なお、この多層ガラスセラミックス基板1上の配線パターン4と外部電極層3には、Niめっき層(図示せず、厚さ:0.5〜4μm)、Auめっき層(図示せず、厚さ:0.1〜2μm)が順次積層して形成される。Niめっき層は1次及び2次実装はんだ付けで、はんだ材5や外部配線接続層用はんだ材12によって配線パターン4や外部電極層3が浸食されるのを防止する障壁として作用する。Auめっき層ははんだ材5や外部配線接続層用はんだ材12に対するぬれ性を付与すると同時に、金属細線7のワイヤボンディング性を付与する役割を有している。多層ガラスセラミックス基板1は、(e)の断面図に示すように、複数の区画内に第1主面1Aに設けられた配線パターン4、内層配線層2、スルーホール配線2A、そして外部電極層3が設けられ、これらの所定部間は電気的に連絡されている。また、焼成後の多層ガラスセラミックス基板1は、面積が78.8mm×75mmそして厚さが0.5mmに調整されている。なお、以上の工程を経て得られた多層ガラスセラミックス基板1は、熱膨張率:6.2ppm/℃、熱伝導率:2.5W/m・K、曲げ強度:2.5GPa、ヤング率:110GPa、誘電率:5.6(1MHz)なる性能を有している。
多層ガラスセラミックス基板1は、別の性能〔熱膨張率:12.2ppm/℃、熱伝導率:2.0W/m・K、曲げ強度:2.0GPa、ヤング率:110GPa、誘電率:5.4(1MHz))の多層ガラスセラミックス基板、あるいは、アルミナ材を母材とする多層セラミックス基板〔熱膨張率:12.2ppm/℃、熱伝導率:2.0W/m・K、曲げ強度:2.0GPa、ヤング率:110GPa、誘電率:5.4(1MHz)〕で代替えすることができる。また、多層ガラスセラミックス基板や多層アルミナセラミックス基板のいずれの場合も、内層配線層2、スルーホール配線2A、外部電極層3、配線パターン4はAgからなる導体材料、Cuからなる導体材料、WやMo等の金属粉末を分散させたCuからなる導体材料で代替えすることもできる。
図13は以降の半導体装置の製作工程を示す断面図である。多層ガラスセラミックス基板1の配線パターン4上に、集積回路素子基体6AやFET素子基体6Bを含む半導体素子基体6、チップ抵抗8やコンデンサ9(図示せず)からなるチップ部品が、組成Sn−5wt%Sbからなるマトリックス金属5AにW粉末(粒径:1μm、添加量:50vol%)5Bを分散してなるはんだ層5により導電的に固着される。この工程では、はんだ付け後の組成が前述の構成になるように調整されたペースト(マトリックス金属5Aの粉末と金属粉末5Bとをあらかじめフラックス剤とともに混練したペースト)を配線パターン4の所定部に印刷し、ペースト上にチップ部品6、8、9をセットし、空気中で265℃に加熱する手順を踏む。この工程を経て、(a)に示したようにチップ部品6、8、9が多層ガラスセラミックス基板1上に導電的に固着される。
ここで、はんだ層5は図2に示した構成を有している。この点については既に詳述してあるのでW粉末5Bの役割を述べるにとどめ、他の説明は省略する。W粉末5Bの役割は半導体装置11が後述する2次実装はんだ付けにより配線基板14上に搭載される過程で発揮される。その役割は、2次実装はんだ付けの際に、(1)固相状態を維持するW粉末5Bの存在によって、はんだ層5が再溶融してもその実質的な体積膨張を小さくし、内圧の過大な上昇、剥離、溶融はんだ材の流出、短絡を抑制し、W粉末5Bの目詰まり現象によって溶融はんだ材の流出、短絡を抑制する、(2)溶融はんだ材5の周辺材料との接触面積を実質的に小さくし、併せて流動性を低めることにより、周辺材料物質の溶解とそれに伴う低融点化を抑制することである。
マトリックス金属5AとしてSnからなる金属、又はSn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金が選択され、金属粉末5Bが表2に掲げた単体金属や、Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上からなる合金材が選択された場合も、はんだ層5が密閉された状態のもとで金属粉末5Bは上記(1)及び(2)の好ましい作用を及ぼす。
次いで、(b)に示すように、半導体素子基体6と配線パターン4の所定部間には、Auからなる金属細線(集積回路素子基体6A:直径27μm、FET素子基体6B:直径50μm)7が200℃のもとで熱圧着ボンディングされる。ここまでの工程を経た多層ガラスセラミックス基板1のチップ部品搭載側には、チップ部品6、8、9と金属細線7や第1主面1Aが完全に被覆されるように、主成分がエポキシ材である樹脂層(硬化後の物性が、熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%)10が印刷され、空気中で110℃×1.5h、150℃×1.5hの加熱処理を順次施してエポキシ材を硬化する。以上の処理によって、(c)の断面構造に見られるように、樹脂層10によりチップ部品6、8、9と金属細線7や第1主面1Aが外気から完全に遮断される如くに封止される。次に、樹脂モールドされた多層ガラスセラミックス基板1は、曲げモーメントによる外力を印加することによりブレークライン16に沿って分割される。この際、多層ガラスセラミックス基板1と樹脂層10は、それぞれの破壊面が実質的に同一平面に属す形態で破断される。また、外部電極層3もこの破断により、多層ガラスセラミックス基板1と樹脂層10の破壊面と実質的に同一平面に属す形態になる。
以上までの工程により、図1に開示した半導体装置11が得られる。上記工程によれば、個別化分割に至るプロセスでは、多数個取りの多層ガラスセラミックス基板1単位でチップ部品搭載、ワイヤボンディング、樹脂モールドを施すことができる。このため半導体装置11の量産性が高まり、経済的なメリットを増す。
上記の個別化分割工程では、多層ガラスセラミックス基板1、樹脂層10、外部電極層3は、曲げモーメントによる外力を印加している。この半導体装置11は、例えば回転ブレードを用いた切断により個別化することも可能である。
以上に説明した半導体装置11によれば、後述する2次実装はんだ付け工程ではんだ層5の再溶融を生じても、そのマトリックス金属5Aの流出とこれに伴う短絡を防止することができる。
本発明の半導体装置11には、本実施例で使用した材料以外にも、以下のような材料を使用することが可能である。
厚膜材料としてはAg−Pt系以外の材料、例えばAg(162Ω・cm、962℃)、Pt(1060Ω・cm、1772℃)、Cu(172Ω・cm、1084℃)、Pd(1080Ω・cm、1554℃)、Au(240Ω・cm、1064℃)の群から選択された少なくとも1種の金属からなる材料に置き換えてもよい。例えば、組成:Cu(約100wt%)材、Ag−15wt%Pd材の如き厚膜材料も好適な配線材になり得る。このような場合に、例えば外部電極層3や配線パターン4の如き配線層として形成された、Ag、Pt、Cu、Pd、Auの群から選択された少なくとも1種の金属からなる厚膜材料の表面に、Ni層やAu層をめっき法等で形成しておくことは、厚膜材料表面の品質維持、ワイヤボンディング性の確保、はんだぬれ性の確保、はんだ材による浸食防止、はんだ付け界面における金属間化合物の生成防止のために好ましいことである。
ガラスセラミックス材1Cとしては、例えば(1)Al2O3−2MgO・SiO2−(B2O3−SiO2)系〔組成:Al2O3(35wt%)、2MgO・SiO2(25wt%)、B2O3−SiO2ガラス(40wt%)〕、(2)Al2O3−(CaO−Al2O3−SiO2−B2O3)系〔組成:Al2O3(40wt%)、CaO−Al2O3−SiO2−B2O3ガラス(60wt%)〕、(3)Al2O3−(PbO−SiO2−B2O3)系〔組成:Al2O3(55wt%)、PbO−SiO2−B2O3ガラス(45wt%)〕、(4)BaO−Al2O3−SiO2−CaO−B2O3系〔組成:ガラス相にBaAl2SiO6が析出〕、(5)Al2O3−(B2O3−SiO2)系〔組成:Al2O3(50wt%)、B2O3−SiO2ガラス(50wt%)〕を用いることができる。これらのガラスセラミックス材1Cを用いて得られる多層セラミックス基板1は、例えば、(a)Cu配線を施した熱膨張率:5.9ppm/℃、熱伝導率:2.2W/m・K、曲げ強度:0.2GPa、ヤング率:110GPa、配線抵抗(シート抵抗):3mΩ/□、(b)Cu配線を施した熱膨張率:6.2ppm/℃、熱伝導率:1.3W/m・K、曲げ強度:0.2GPa、ヤング率:100GPa、配線抵抗(シート抵抗):3mΩ/□、(c)Cu配線を施した熱膨張率:12.2ppm/℃、熱伝導率:2.0W/m・K、曲げ強度:0.2GPa、ヤング率:75GPa、配線抵抗(シート抵抗):3mΩ/□、(d)Ag又はAg−Pt配線を施した熱膨張率:6.3ppm/℃、熱伝導率:2.5W/m・K、曲げ強度:0.25GPa、ヤング率:75GPa、配線抵抗(シート抵抗):3mΩ/□、(e)Ag又はAg−Pt配線を施した熱膨張率:10.4ppm/℃、熱伝導率:4.7W/m・K、曲げ強度:0.21GPa、ヤング率:75GPa、配線抵抗(シート抵抗):3mΩ/□のような特性を有する。
基板1の母材はガラスセラミックス材に限定されることはなく、一例としてCuにWを分散させた配線を有する、熱膨張率:7.0ppm/℃、熱伝導率:15.2W/m・K、曲げ強度:0.4GPa、ヤング率:300GPa、配線抵抗(シート抵抗):4mΩ/□なるアルミナ基板を用いてもよい。また、基板1の母材であるガラスセラミックス材は、窒化アルミニウム、窒化珪素、ガラス、ベリリヤに置き換えることができる。この場合、ガラスセラミックス、アルミナ、窒化アルミニウム、窒化珪素、ガラス、ベリリヤのいずれの基板1であっても、内層配線層2やスルーホール配線2Aを有していることを必須としない。
内層配線層2、スルーホール配線2A、外部電極層3そして配線パターン4の母材は、配線抵抗が低い点、焼成又は製作が容易である点、はんだ材による浸食に耐えられる点等を考慮して選ばれる。この観点から、内層配線層2、スルーホール配線2A、外部電極層3そして配線パターン4の母材は、Cu、Ag、Pt、Pd、Auの群から選択された少なくとも1種の金属で構成されてもよい。この際、厚膜焼成法や物理蒸着法によって形成してもよい。特にAg−0.2〜1.5wt%Pt材は配線抵抗(シート抵抗)が約3mΩ/□と低く、1000℃程度におけるガラスセラミックス材との同時焼成が容易である。また、Ag−0.2〜1.5wt%Pt材の場合は、例えばSn−3.5wt%Ag材(融点:221℃)のようにSnを圧倒的多量に含む溶融はんだ材でチップ部品を固着した場合でも、溶融はんだ材による浸食はほとんど受けない。Snの添加量がこれより少ないはんだ材を用いる場合は、浸食による問題はほとんど回避できる。したがって本発明では、外部電極層3や配線パターン4がAg−0.2〜1.5wt%Pt材で構成される場合は、表面にNi層やAu層をめっき形成することを必須としない。更に、内層配線層2やスルーホール配線2Aは、半導体装置11に要求性能に応じて、必要がなければ設ける必要はない。
樹脂層10としては、硬化後の物性が、熱膨張率:5〜220ppm/℃、ヤング率:1〜50GPa、ガラス転移点:75〜160℃を有する各種エポキシ樹脂で代替えできる。また、例えば硬化後の物性が、熱膨張率:90〜900ppm/℃、ヤング率:0.8〜6.4MPaを有する各種RTV(Room Temperature Vulcanizing)ゴム樹脂でも代替えできる。更に、前記の各種エポキシ樹脂と各種RTVゴム樹脂を混合して得られる樹脂で代替えしてもよい。
樹脂層10としてのエポキシ材は、硬化後の物性が、例えば熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%のものだけでなく、例えば硬化後の物性が、熱膨張率:14ppm/℃、ヤング率:8.8GPa、ガラス転移点:136℃、フィラ添加量:74wt%のような、硬化後のヤング率が1〜50GPa、熱膨張率が5〜220ppm/℃の範囲のエポキシ樹脂に置き換えることが可能である。また、樹脂層10は搭載部品を機械的に保護したり気密的に封止できれば、エポキシ樹脂組成物以外の熱硬化性又は熱可塑性の樹脂及び充填剤等を含有する樹脂組成物を使用できる。熱硬化性樹脂としてはエポキシ樹脂が好ましく、この際液状や固形状のいずれも使用できる。液状エポキシ樹脂はトランスファモールド等の公知の方法で形成処理することができる。熱可塑性樹脂としてのポリフェニレンサルファイド(PPS)、ポリブトレンテレフタレート(PBT)等は射出成形法により形成処理することができる。エポキシ樹脂としては、ビスフェノールA型エポキシ樹脂、テトラブロムビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールA/F型エポキシ樹脂、ビスフェノールAD型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等を使用できる。更に、耐熱性向上のために脂環式エポキシ樹脂を単独で使用あるいは併用することもできる。脂環式エポキシ樹脂として例えば、3、4−エポキシシクロヘキシメチル−(3、4−エポキシ)シクロヘキサンカルボキシレート、4−(1、2−エポキシプロピル)−1、2−エポキシシクロヘキサン、2−(3、4−エポキシ)シクロヘキシル−5、5−スピロ(3、4−エポキシ)シクロヘキサン−m−ジオキサン等を挙げることができる。また、エポキシ樹脂の硬化剤としては、アミン系硬化剤、酸無水物系硬化剤、フェノール樹脂等を使用できる。アミン系硬化剤としては、ジエチレントリアミン、ビス(アミノメチル)シクロヘキサン、ジアミノジフェニルメタン、ジアミノジフェニルスルフォン等を挙げることができる。酸無水物系硬化剤としては、メチルテトラヒドロ無水フタル酸、無水メチルハイミック酸、ナジック酸無水物等を挙げることができる。フェノール樹脂としては、フェノールノボラック樹脂、フェノールアルキル樹脂等を挙げることができる。また、樹脂層10としてのエポキシ材は、ヤング率が小さく、熱膨張率が高い樹脂でも代替えできる。例えば、硬化後の物性が、熱膨張率:14ppm/℃、ヤング率:8.8GPa、ガラス転移点:136℃、フィラ添加量:74wt%のような、硬化後の熱膨張率が5〜22ppm/℃の範囲のエポキシ樹脂に置き換えることが可能である。
充填剤としては、溶融シリカ、結晶シリカ、アルミナ、酸化マグネシウム、炭酸マグネシウム、炭化カルシウム、ドロマイト、水酸化アルミニウム、水酸化マグネシウム、フッ化カルシウム、フッ化マグネシウム、フッ化アルミニウム、タルク、クレー、マイカ等を使用でき、形状は破砕状、球状、繊維状のいずれであってもよい。これらの充填剤の平均粒径は0.1〜30μmの範囲が好ましい。この理由は、粒径が0.1μmより小さい場合は粘度が高くなって作業性を害すこと、そして粒径が30μmより大きい場合は狭部への充填が困難になることによる。また、充填剤の添加量を調節することにより、樹脂層10の硬化後の膨張率を所望の範囲に調整することができる。すなわち、充填剤添加量を増やせば熱膨張率を小さくすることができ、減らせば大きくすることができる。これら以外にも、可とう化剤、難燃剤、着色剤、表面処理剤等を必要に応じて添加することができる。
本発明において、基板1の母材はセラミックス材以外の材料でも代替えできる。例えば、ガラス布を基材としこれにエポキシを含浸させた複合樹脂材(ガラスエポキシ、物性が熱膨張率:14ppm/℃、ヤング率:170GPa)に置き換えることが可能である。また、基材として紙を用い含浸樹脂としてフェノール樹脂を用いた紙フェノール材、基材にガラス布、ガラス不織布、紙を用い含浸樹脂としてエポキシ樹脂、ポリイミド、ビスマレイド・トリアジンを用いたコンポジット材、基材としてガラス布を用い含浸樹脂としてポリイミドを用いたガラスポリイミド材を用いることも可能である。更には、ポリエステル、ポリイミド、ポリイミドアミド等のフィルムに配線パターンを形成したフレキシブルプリント基板も使用することができる。これらの基板1に設ける配線はCu、Niであり、単層であっても多層であってもよい。
半導体素子基体6としてのSi材はGaAs材(6.0ppm/℃)、SiC(3.7ppm/℃)の如き化合物半導体材を代表とする、Ga、As、Al、P、In、Sb、Cの群から選択された少なくとも1種を主成分として含む化合物半導体、あるいはGe材(6.0ppm/℃)に置き換えてもよい。また、Si材を含むこれら材料を組み合わせて得られる、例えばSiGeであってもよい。
Auからなる金属細線7はAl又はSi、Niを添加したAl材に置き換えることが可能である。Au材を含めたこれらの代替材は、必要に応じて10〜100μmの直径を選択できる。
外部回路の電気的な接続は、一般的には半導体装置と熱膨張率の異なる物質を母材にした回路基板(例えば、ガラスエポキシ基板)上にはんだ付けすることにより達成される。近年では環境保全の観点から、電子部品搭載に従来適用されてきたPb−Sn系合金材を、Pbフリー合金で代替えすることが望まれている。現在、実用可能なPbフリーはんだ材はSnを圧倒的多量に含む合金であって、その融点は240℃以下である。例えば、Sn−5wt%Sbはんだ材(融点:230〜240℃)を用いて半導体素子を固着(1次実装はんだ付け)した上記半導体装置が、Sn−3wt%Ag−0.5wt%Cuはんだ材(融点:221℃)を用いて回路基板にはんだ付け(2次実装はんだ付け)する場合は、確実に2次実装するため融点より約40deg高い温度で加熱する必要がある。このような熱処理においては、2次実装用はんだ材は勿論のこと1次実装用はんだ材までも溶融することとなる。本発明者らの検討結果によれば、Pbフリーはんだ材は固相状態から液相状態に変化する過程で約16%の体積膨張を生ずる。1次実装用はんだ材は樹脂で周囲を包囲されており、この体積膨張によって825MPa(84.1kgf/mm2)と大きな内圧を生ずる。この結果、封止樹脂の接合界面(樹脂−セラミックス板間)が剥離し、これによって生じた空隙を通して溶融1次実装用はんだ材が流出し、配線パターン間を短絡する。例えばコンデンサ、抵抗体等のチップ部品が1次実装された場合は、同様の原因によってチップ部品の電極間が短絡する。このような短絡は、半導体装置は勿論のこと半導体装置を用いた電子装置の回路機能までも消失させる。
更に、チップ部品が搭載される基板が樹脂を母材とする基板である場合は、1次実装用はんだ材には高融点のはんだ材は使用できない。この理由は、樹脂基板の耐熱性はセラミックス材ほどには高くないためである。例えば、ガラスエポキシ基板の場合には250℃以上の温度で1次実装はんだ付けすると、基板自体の変質(変色)、変性(絶縁劣化)、変形等の品質劣化を生ずる。これを避けるためには、1次実装用はんだ材として250℃を越えない温度で処理できる材料を用いる必要がある。このような低融点のはんだ材で1次実装した半導体装置の場合は、後続の2次実装はんだ付けにおける1次実装はんだ材の流出や、これによる短絡、断線、チップ部品の位置ずれがいっそう加速される。
本実施例によれば、上述のような問題を解決し、基板上に回路素子としてのチップ部品を搭載し、搭載チップ部品を樹脂封止してなる半導体装置を外部配線基板に搭載する場合に1次実装はんだ材の流出やこれによる短絡、断線、チップ部品の位置ずれを防止可能な信頼性の高い半導体装置を提供することができる。
(実施例2)
実施例1によって得た半導体装置11は配線基板14上に搭載され、図6に示した本実施例構造体15に適用された。構造体15は配線基板14の一方の面に設けた厚さ25μmのCu材からなる外部配線13と半導体装置11の外部電極層3とを、外部配線接続層12を介して導電的に固着することにより得られる。この場合、外部配線接続層12としてSn−3wt%Ag−0.5wtCuはんだ材(融点:221℃)を用いて固着(作業温度:260℃)されている。配線基板14はガラスエポキシ材(ガラス繊維クロスにエポキシ樹脂を含浸させた形態の複合材、熱膨張率:9.0ppm/℃、ヤング率:35GPa)のように、半導体装置11の中の多層セラミックス基板1とは熱膨張率を異にする材料を母材とするものである。また、配線基板14のサイズは30mm×7mm×0.6mmである。このような構造体15においても、内層配線層2やスルーホール配線2Aは、多層セラミックス基板1の内部領域に埋設される如くに配置されている。
ここで、半導体装置11に収納されているチップ部品6(6A、6B)、8、9は、基板1に設けられた配線パターン4上にはんだ層5により導電的に固着(1次実装はんだ付け)されている。はんだ層5は、実施例1で説明したように、Sn−5wt%Sb合金からなるマトリックス金属5AにW粉末(粒径:1μm)5Bを分散させた複合体で構成され、W粉末5Bの添加量は50vol%に調整されている。いずれのチップ部品6、8、9も基板1、配線パターン4、樹脂層10によって完全に包囲され、これらのチップ部品を固着しているはんだ層5もチップ部品6、8、9、配線パターン4、樹脂層10によって完全に包囲されている。
このような構造体15においても、はんだ層5が他の固体物質によって周囲を完全に包囲されている部分にあって、マトリックス金属5Aに金属粉末5Bが分散された状態にあることが重要な点である。はんだ層5がこのような構成を有することにより、半導体装置11が外部配線接続層(Sn−3wt%Ag−0.5wt%Cuはんだ材)12を用いて2次実装(加熱温度:260?)される際、はんだ層5のマトリックス金属(Sn−5wt%Sb)5Aが溶融状態になってもW粉末5Bは溶融せず固相状態を維持できる。
実施例1において説明した利点ないし効果は、直接的には構造体15を得る2次実装の過程で享受できる。その詳細は既述してあるので重複を避けるため、要点を示すにとどめる。
(1)固相状態を維持する金属粉末5Bの存在によって、はんだ層5が再溶融してもその実質的体積膨張を小さくし、内圧の過大な上昇、剥離、溶融はんだ材の流出、短絡を抑制し、金属粉末5Bの目詰まり現象によって溶融はんだ材の流出、短絡が抑制する。
(2)固相状態を維持する金属粉末5Bの存在によって再溶融はんだ層5の実質的粘度を高め、外力印加に伴うチップ部品の移動を抑制し、浮きや位置ずれを抑制する。
(3)溶融はんだ材5の周辺材料との実質的接触面積を小さくし、併せて流動性を低めることにより、周辺材料物質の溶解とそれに伴う低融点化を抑制する。
本構造体15において、2次実装熱処理ではんだ層5の再溶融が許されるので、外部配線接続層12としてのSn−3wt%Ag−0.5wt%Cuはんだ材は他の金属又は合金材で代替えできる。例えば、Pb−12wt%Sn−8wt%Sb−1wt%Ag、Pb−5wt%Sn、Pb−3.5wt%Sn−1.5wt%Ag、Pb−40wt%Sn、Pb−60wt%Sn、Pb−85wt%Snで代表されるようなPb−Sn系合金、Pb−Sn系にBi、Ag、Sb、In、Au、Zn、Cu、Pd、Mn、Mg、Pの群から選択された少なくとも1種を添加した合金材を用いることができる。また、環境保全の観点から、Snからなる金属、又はSn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金を選択し得る。例えば、Sn−3.5wt%Ag、Sn−3wt%Ag−0.8wt%Cuで代表されるようなSn−Ag系合金、Sn−5wt%Sb、Sn−10wt%Sb、Sn−5wt%Sb−0.6wt%Ni−0.05wt%Pで代表されるようなSn−Sb系合金、Sn−58wt%Biで代表されるようなSn−Bi系合金、Sn−0.7wt%Cuで代表されるようなSn−Cu系合金、Sn−52wt%Inで代表されるようなSn−In系合金、Sn−9wt%Znで代表されるようなSn−Zn系合金、In−10wt%Agで代表されるようなIn−Ag系合金、そしてAu−20wt%Snで代表されるようなAu−Sn系合金に置き換えてもよい。また、Sn−8.5wt%Zn−1.5wt%In、Sn−4wt%Ag−2wt%Zn−2wt%Biのように、上述のSn系、Sn−Ag系、Sn−Sb系、Sn−Bi系、Sn−Cu系、Sn−In系、Sn−Zn系、In−Ag系、そしてAu−Sn系はんだ材を任意に組み合わせた合金材を適用することも可能である。上記合金の中で更に好適な材料として、Sn−3wt%Ag−0.8wt%Cu、Sn−10wt%Sb、Sn−0.7wt%Cu、Sn−9wt%Znを挙げることができる。
配線基板14は、物性が例えば熱膨張率:14ppm/℃、ヤング率:170GPaのガラスエポキシ材に置き換えることが可能である。また、ガラスエポキシ材以外にも、基材として紙を用い含浸樹脂としてフェノール樹脂を用いた紙フェノール材、基材にガラス布、ガラス不織布、紙を用い含浸樹脂としてエポキシ樹脂を用いたコンポジット材、基材としてガラス布を用い含浸樹脂としてポリイミドを用いたガラスポリイミド材を用いることも可能である。更には、ポリエステル、ポリイミド、ポリイミドアミド等のフィルムに配線パターンを形成したフレキシブルプリント基板も使用することができる。これらの配線基板14は単層であっても他にも有機絶縁層を設けたアルミニウム基板上に配線パターンを形成した形態の基板を使用することもできる。半導体装置11を搭載する上述の各種基板の裏面には、更に外部回路へ接続するための配線パターンが設けられていることは好ましいことである。この際、裏面の配線パターンと半導体装置11を搭載するための配線パターンとは、電気的に接続されている。
また、配線基板14の一方の面に外部配線13を設けているが、この外部配線13はスルーホール配線を経由して反対の主面側へ電気的に連絡することが可能である。また、更に高密度の配線を施す場合には、配線基板14内に1層以上の内層配線層を設けることも可能である。
表1は本発明構造体の不良発生率を説明する表である。半導体装置11におけるはんだ層5はSn−5wt%Sb合金マトリックス金属5A中にW粉末5Bを50vol%分散させたものである。また、金属粉末を添加しないSn−5wt%Sb合金を適用した同一構造の半導体装置を用いて得た構造体と比較している。本発明構造体15の不良発生率は0.00015%で、比較用構造体の3.45%に比べて1/23000に低減されている。不良モードは両構造体とも短絡による回路機能の消失であるけれども、本発明構造体15の場合はW粉末5Bの添加によるはんだ材5の流出防止効果が明確に表れている。
表1は各種金属粉末添加のはんだ材を用いてチップ部品搭載した構造体の回路機能消失に基づく不良発生率を示す。ここで言う回路機能消失は、はんだ材5が再溶融・流出して短絡することによる。いずれの金属粉末5Bを添加した場合も、短絡による回路機能消失不良は0.013%以下であり、比較用構造体(表1)の3.45%より圧倒的に低い値を示している。また、金属粉末5Bの密度はSiの2.33g/cm3からPtの21.45g/cm3まで変わっているけれども、不良発生率との明確な相関(不良率の金属粉末密度依存性)は見られない。この点から、はんだ材5用の金属粉末5Bとして表2に掲げた全ての金属が適用可能である。上記金属粉末5Bの中で、コスト、粉末製造上の容易性、マトリックス金属5Aとの接合性の観点から、Cu、Fe、Ni、Sb、Zn、Ag、Ptが更に好ましい。
また、表3は各種代替粉末を適用した構造体の回路機能消失に基づく不良発生率を示す。いずれの粉末5Bを用いた場合でも、不良発生率は0.018%以下と優れている。代替粉末5Bは、2次実装段階においてマトリックス金属5Aの再溶融を生じても、はんだ材5が流出及び短絡しない観点から選択される。また、1次実装段階において、融点に達したマトリックス金属粉末5Aの溶融及び結合と同時に、フラックス剤5Cによる金属粉末5Bの表面クリーニング(特に表面酸化膜の除去)も進行し、瞬時にマトリックス金属5Aと金属粉末5Bの結合(金属粉末5Bの表面に溶融したマトリックス金属5Aがぬれる)が完結する点も考慮して選択される。また、本発明においては、金属粉末5Bは表2に掲げた合金粉末に限られない。主成分としてのAg又は/及びCuとともにSn,Au,Fe,Ge,Mn,Ni,Sb,Si,Zn,Pd,Pt,P,Pb,Alの群から選択された1種類以上の金属を含む合金材であっても適用可能である。
本発明において、はんだ材5に添加できる金属粉末5Bは、表2に掲げた単体金属粉末に限られない。Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質からなる合金材であっても、それが粉末である限り適用可能である。例えば、Fe−50wt%Ni、Fe−42wt%Ni、Fe−29wt%Ni−17wt%Co、Fe−30wt%Ni−13wt%Co−0.3wt%Si−0.8wt%Mn−0.02wt%C−0.3wt%Be、Fe−0.3wt%C−0.5wt%Mn−0.2wt%Si−0.87wt%Cr−0.2wt%Mo、Fe−0.53wt%C−0.3wt%Mn−1.0wt%Cr−0.17wt%V、Fe−18wt%Ni−8wt%Cr、Cu−67wt%Al、Ag−28wt%Cu、Al−1.5wt%Be、Al−7.6wt%Ca、Al−10wt%Ce、Al−10wt%Co、Al−10wt%Cr、Al−1.8wt%Fe、Al−53wt%Ge、Al−15wt%Mn、Al−3wt%Mo、Al−5.7wt%Ni、Al−22wt%Pd、Al−30wt%Sb、Al−11.7wt%Si、Al−3wt%Te、Al−2.5wt%Ti、Al−3.3wt%V、Al−3wt%W、Al−5wt%Zr、Fe−3.8wt%B、Ni−4wt%B、Fe−1.2wt%C、Cu−3wt%Co、Ge−27wt%Co、Co−10wt%Mn、Co−8wt%Mo、Ni−30wt%Co、Zn−5wt%Co、Fe−50wt%Cu、Cu−40wt%Ge、Cu−50wt%Ni、Cu−31wt%Sb、Cu−15wt%Si、Cu−30wt%Sn、Cu−8wt%Ti、Cu−31wt%Zn、Cu−11wt%Zr、Fe−35wt%Ge、Fe−11wt%Mn、Fe−15wt%Mo、Fe−6wt%P、Fe−20wt%Sb、Fe−19wt%Si、Fe−18wt%Ta、Fe−8wt%Ti、Ni−25wt%Ga、Mn−3wt%Mo、Ni−10wt%Mn、Ni−25wt%Mo、Si−13wt%Mo、Mo−5wt%Ti、Mo−10wt%W、Ni−11wt%P、Ni−17wt%Pd、Ni−36wt%Sb、Ni−11.5wt%Si、Ni−32.5wt%Sn、Ni−22wt%Zn、Sb−9.8wt%Pdの如き合金材は、金属粉末5B用として特に好ましい材料である。
図7は2次実装後の短絡不良率に及ぼすW粉末粒径の影響を説明するグラフである。W粉末5Bの粒径が0.05〜10μmの範囲では、短絡不良率は0%又はそれに限りなく近い。したがって、粒径は0.05〜10μmの範囲を選択することがより好ましい。また、本発明の半導体装置や構造体は後述する電子装置とともに量産品として取り扱われる。この場合、製品を安定的に生産する観点からは、各製品の不良率は0.1%(約−3σの水準)であることが望ましい。したがって本発明では、0.1%までの短絡不良率は許される範囲である。このような観点から、好ましい範囲として選択されるW粉末5Bの粒径は0.05〜60μmである。なお、金属粉末5Bが表2に掲げた単体金属からなる場合や、Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質からなる合金材の場合であっても、好ましい粒径範囲が0.05〜60μmで、より好ましい粒径範囲が0.05〜10μmである点は同じである。なお、はんだ材5における金属粉末5Bの充填率を高める観点からは、0.05〜60μmの範囲で種々の粒径の金属粉末5Bを組み合わせて添加することが望ましい。
図8は2次実装後の短絡不良率に及ぼすW粉末添加量の影響を説明するグラフである。W粉末が無添加の場合は短絡不良率は3.5%と高く、許される不良率(0.1%、約−3σの水準)を越えている。また、W粉末添加量が3vol%未満でも、高い短絡不良率を示している。これは、W粉末5Bの量が少なく下記の点を満たし得ないことによる。
(1)マトリックス金属5Aの再溶融による体積膨張を効率よく抑えること
(2)再溶融はんだ材5の実質的粘度を十分に高めること
(3)溶融はんだ材5と周辺材料との実質的接触面積を十分小さくする
一方、W粉末添加量が3vol%以上の範囲では0%と許容される不良率を下回っている。これは、上記(1)〜(3)の点を満たすのに十分な量のW粉末5Bが添加されていることに基づく。これより、短絡不良を防止する観点からW粉末添加量は3〜85vol%の範囲が選択される。以上の傾向は、既述した全てのマトリックス金属5A及び金属粉末5Bの場合にも共通する。
しかしながら、W粉末5Bの添加量は半導体装置11や構造体15の信頼性の観点からも考慮されねばならない。図9は本発明構造体の断線不良率に及ぼすW粉末添加量の影響を説明するグラフである。ここで言う断線不良は半導体装置11内部のはんだ層5のクラック破壊による断線のことであり、温度サイクル試験は−20〜110℃で1000回実施している。W粉末5Bの添加量が0〜75vol%の範囲では、断線不良率は0%又はそれに限りなく近く優れた結果が得られている。しかし、75vol%を越えると不良率を増している。クラック破壊はW粉末5Bの添加量が多くなるにつれ、温度変化に基づく過大な歪がはんだ層5におけるマトリックス金属5Aに集中して作用するため生ずる。W粉末5Bの添加量が適切な範囲では歪を分担するマトリックス金属5Aの領域が拡がり、過大応力の集中が避けられるためはんだ層5のクラック破壊が抑制される。これより、クラック破壊による断線を防止する観点からは、W粉末添加量は0〜75vol%の範囲が選択される。以上の傾向は、既述した全てのマトリックス金属5A及び金属粉末5Bの場合にも共通する。
以上に説明したように、短絡と断線を防止する観点から、W粉末5Bの適正な添加量として3〜75vol%が選択される。この適正添加量は、マトリックス金属5AがSnからなる金属又はPb、Sn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金である場合、金属粉末5Bが表2に掲げた単体金属からなる場合やAl、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質で構成される合金材の場合であっても共通する。チップ部品を搭載する以前には、マトリックス金属5Aと金属粉末5Bはペースト状態であることが好ましい。金属粉末5Bが均一に分散されたペーストを作製する観点からは、金属粉末5Bの添加量は5〜30vol%であることが好ましい。更に、部品搭載後においては金属粉末5Bはマトリックス金属5Aと冶金的に接合した状態であることが望ましい。この観点から、更に好ましい金属粉末5Bの添加量として5〜20vol%が選択される。
上述したように、本実施例の構造体15は作業温度:260℃のもとで半導体装置11が配線基板14上に搭載(2次実装はんだ付け)されたものである。この熱処理による半導体装置11の不良発生率は表1に示したように0.00015%であり、比較用構造体(はんだ層としてSn−5wt%Sb合金を適用、金属粉末無添加)の3.45%に比べて1/23000に低減されている。不良モードは両構造体とも短絡による回路機能の消失であるけれども、本発明構造体15の場合はW粉末5Bの添加によるはんだ材5の流出防止効果が明確に表れている。回路機能の消失(はんだ材5の流出)が防止されたのは、2次実装熱処理のもとでも固相状態を維持するW粉末5Bが、再溶融はんだ材5の体積膨張を実質的に小さく抑え、内圧の過大な上昇、剥離、溶融はんだ材の流出、短絡を抑制するとともに、W粉末5Bの目詰まり現象によって溶融はんだ材の流出、短絡が抑制されることによる。また、固相状態を維持するW粉末5Bによって再溶融はんだ材5の実質的粘度を高め、流出や短絡を抑制することも寄与している。更に、1次実装の際にW粉末5Bが溶融はんだ材5(特に溶融マトリックス金属5A)と、配線パターン4上のAuめっき層、チップ部品8、9の電極105上のSnめっき層、半導体チップ6の積層金属層605上のAu層の間の接触面積を狭め、AuやSnのはんだ層5への融合を抑えた点も寄与している。
本実施例で用いたW粉末5Bの粒径は1μmであるけれども、これ以外の粒径であっても本発明の目的は達成される。図7に示したように粒径が0.05〜60μmの範囲では、短絡不良率は0%又はそれに限りなく近い。また、より小型のチップ部品の場合は、粒径の小さい方が位置ずれを伴わずに搭載できる。このような観点から、粒径は0.05〜10μmの範囲を選択することがより好ましい。また、半導体装置11や構造体15は後述する電子装置とともに量産品として取り扱われる。この場合、製品を安定的に生産する観点からは、各製品の不良率は0.1%(約−3σの水準)であることが望ましい。したがって本発明では、0.1%までの短絡不良率は許される範囲である。このような観点から、好ましい範囲として選択されるW粉末5Bの粒径は0.05〜60μmである。なお、金属粉末5Bが表2に掲げた単体金属からなる場合や、Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質からなる合金材の場合であっても、好ましい粒径範囲が0.05〜60μmで、より好ましい粒径範囲が0.05〜10μmである点は同じである。なお、はんだ材5における金属粉末5Bの充填率を高める観点からは、0.05〜60μmの範囲で種々の粒径の金属粉末5を組み合わせて添加することが望ましい。
金属粉末5Bの形状は真球状であっても、不定形な球状あるいは角形、棒状であってもよい。
本実施例で用いたW粉末5Bの添加量は50vol%であるけれども、これ以外の添加量であっても本発明の目的は達成される。図8に示したようにW粉末の添加量が少ない領域では短絡不良率は高く、許される不良率(0.1%、約−3σの水準)を越えている。これは、W粉末5Bの量が少なく、(1)マトリックス金属5Aの再溶融による体積膨張を効率よく抑えること、(2)再溶融はんだ材5の実質的粘度を十分に高めること、(3)溶融はんだ材5と周辺材料との実質的接触面積を十分小さくすることの点で十分な機能を発揮できないことによる。
一方、W粉末添加量3〜85vol%の範囲では0%と許容される不良率を下回っている。これは、上記(1)〜(3)の機能を果たすのに十分な量のW粉末5Bが添加されていることに基づく。これより、短絡不良を防止する観点からW粉末添加量は15〜85vol%の範囲が選択される。以上の傾向は、既述した全てのマトリックス金属5A及び金属粉末5Bの場合にも共通する。
一方、W粉末5Bの添加量は半導体装置11や構造体15の信頼性の観点からも考慮されねばならない。図9に示したように、構造体15の断線不良率(半導体装置11内部におけるはんだ層5のクラック破壊による断線、温度サイクル試験:−20〜110℃、1000回)はW粉末5B添加量が0〜75vol%の範囲では0%又はそれに限りなく近く優れた結果が得られている。しかし、75vol%を越えると不良率を増している。クラック破壊はW粉末5Bの添加量が多くなるにつれ、温度変化に基づく過大な歪がはんだ層5におけるマトリックス金属5Aに集中して作用するため生ずる。W粉末5Bの添加量が適切な範囲では歪を分担するマトリックス金属5Aの領域が拡がり、過大応力の集中が避けられるためはんだ層5のクラック破壊が抑制される。これより、クラック破壊による断線を防止する観点からは、W粉末添加量は0〜75vol%の範囲が選択される。以上の傾向は、既述した全てのマトリックス金属5A及び金属粉末5Bの場合にも共通する。
以上に説明したように、短絡と断線を防止する観点から、W粉末5Bの適正な添加量として3〜75vol%が選択される。この適正添加量は、マトリックス金属5AがSnからなる金属又はPb、Sn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金である場合、金属粉末5Bが表2に掲げた単体金属からなる場合やAl、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質で構成される合金材の場合であっても共通する。
図14は高温高湿雰囲気にさらした半導体装置を適用して得た構造体の短絡不良率を説明するグラフである。ここで、試料Aは半導体装置11を高温高湿雰囲気(85℃、85%RH)に500時間さらした後、260℃の2次実装はんだ付けをして得た構造体15、試料Bは半導体装置11を高温高湿雰囲気さらさずに上記2次実装をして得た構造体15で、いずれも本実施例の構造体15である。試料Cは金属粉末を添加しないはんだ材で1次実装した半導体装置11を、高温高湿雰囲気さらさずに2次実装して得た比較例構造体である。試料Aの短絡不良率は0.00037%で試料B(0.00015%)とほぼ同等であり、試料C(3.45%)より圧倒的に優れた歩留りを示している。半導体装置11が高温高湿雰囲気さらされた場合は、水分が樹脂層10を通して内部に侵入する。この水分はチップ部品6、8、9、配線パターン4、基板1と樹脂層10の接触界面の接合力を低下させ、2次実装はんだ付けに伴うはんだ材5の再溶融と体積膨張によって界面剥離を生じやすくなる。しかし、試料Aの結果はこのような界面剥離を生じやすい状態のもとでも、はんだ材5の流出や短絡を生じていない。この点もW粉末5Bの添加による効果である。
本実施例構造体15は比較例構造体とともに、−20〜110℃の温度サイクル試験に投入した。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例の構造体15は半導体装置11の回路機能消失による不具合は示さなかった。一方、比較例構造体も2000回までの試験で回路機能を消失することはなかった。これらの試験結果は、はんだ層5に金属粉末5Bが添加されている場合であっても、はんだ層5の接続信頼性は金属粉末を添加しない場合と遜色ないことを示唆する。
(実施例3)
実施例2で得た構造体15は、図10に示す電子装置100としてのリチウムイオン二次電池に適用された。電子装置(二次電池、外形サイズ:60mm×30mm×8mm)100は次の構成を有している。ステンレス鋼からなる有底角柱形の金属ケース(サイズ:55mm×29mm×7mm)20の中に正極活物質、負極活物質、正極集電体、負極集電体、セパレータ、有機電解液等の二次電池要素が収納されている。この電池では、正極活物質としてLiCoO2、負極活物質としてグラファイト構造を有するカーボンが用いられている。正極活物質がAlからなる正極集電体に保持され、負極活物質がCuからなる負極集電体に保持されている。正極活物質と負極活物質の間にはセパレータが配置され、有機電解液が充填されている。二次電池の負電極となる金属ケース20の開口部には、断面が凹状の金属蓋21がはめ合わされている。金属蓋21の中央部にはガラス材からなる絶縁層22を介して正電極23が設けられる。また、金属蓋21の所定部の孔に安全弁24が取り付けられている。金属蓋21と金属ケース20で構成される空間には、ポリイミドからなり、Cu配線(図示せず)が施されたフレキシブルプリント基板25と、半導体装置11が配線基板14に搭載された構造体15が装着されている。半導体装置11には後述するように、過放電、過充電、過電流を防止し、二次電池要素の過熱を防止するための保護回路が構成されている。
二次電池の過充電や過放電を抑制する理由は以下の通りである。例えば、リチウムイオン二次電池を所定の電池電圧以上に過放電すると、負極上でのリチウム金属の析出、正極活物質の分解、有機電解液の分解等を生じ、正負極の短絡、電池性能劣化等の原因となる。このため、二次電池の過充電は避けなければならない。逆に、リチウムイオン電池を所定の電池電圧以下に過放電すると、負極集電体の金属がイオン化して有機電解液中に溶出し、集電機能の劣化及び負極活物質の脱落を生じて容量低下を引き起こす。この点が過放電を抑制しなければならない理由である。
フレキシブルプリント基板25には正極外部端子35、負極外部端子36及び接地端子37が設けられている。正極外部端子35は接続部30、31、構造体15及びフレキシブルプリント基板25上の配線(図示せず)を介して金属ケース20とそれぞれ結ばれている。フレキシブルプリント基板25及び構造体15の配線基板14には、安全弁24に対応する位置に孔34、38がそれぞれ形成されている。フレキシブルプリント基板25の上には外部端子35、36、37に対応する位置に孔26を設けた絶縁板27が配置されている。また、金属ケース20の底面側にも絶縁板28が配置されている。絶縁板27、金属ケース20及び絶縁板28の外側面は熱収縮チューブ29で被覆されている。正極外部端子35及び負極外部端子36の間には充電器又は電子機器(例えば、携帯電話、パーソナルコンピュータ等に給電)が接続されて実用に供される。
本実施例の電子装置100を得るに当たって重要な点は、半導体装置11が配線基板14に搭載される2次実装はんだ付けにおいて、再溶融はんだ材5の流出やそれに伴う短絡が回避され、この結果得られた構造体15が装着される点である。
上記構成の本実施例電子装置(リチウムイオン二次電池)100は、図11に示した半導体装置11の回路を内蔵している。半導体装置11には集積回路素子6A、FET素子6B、チップ抵抗8A、8B、チップコンデンサ9が搭載されている。二次電池要素を収納している金属ケース(負電極を兼ねる)20と負極外部端子36との間に、過放電防止用FET素子61と過電圧防止用FET素子62からなるFET素子6Bが接続されている。集積回路素子6Aは正電極23と金属ケース20の間に過電圧が印加されると、FET素子62をオフにする。これにより過充電が防止される。また、集積回路素子6Aは過放電により正電極23と金属ケース20の間の電圧が所定電圧より低下すると、FET素子61をオフにする。これにより過電流が防止される。
従来、リチウムイオン二次電等の二次電池に搭載されている保護回路の素子には、ディスクリート型の素子が用いられていたため、保護回路のコンパクト化には限界があった。本発明の電子装置の一例であるリチウムイオン二次電には、保護回路として、配線基板に回路素子としてのチップ部品を搭載し、搭載チップ部品を樹脂封止してなる半導体装置を用いている。このため、同サイズのリチウムイオン二次電において、従来の金属ケース20のサイズは50mm×29mm×7mmであったのに対して、本実施例の金属ケース20のサイズは55mm×29mm×7mmとなった。したがって、二次電池内の保護回路の占有容積が小さくなり、電池要素の占有容量を増すことができた。これにより、二次電池の高容量化を達成でき、リチウムイオン二次電の稼働可能時間が1.1倍になった。
電子装置100は、多層セラミックス基板1上に回路素子としてのチップ部品6、8、9を搭載し、搭載チップ部品を樹脂層10により封止してなる、小型、軽量、薄型、かつ量産や表面実装に適した半導体装置11と、半導体装置11を外部配線基板14上に2次実装する際のはんだ材流出や短絡が防止された構造体15が収納されている。これによって、電子装置100の高信頼化、高性能化、高容積効率化、高密度実装化が可能になる。
本実施例電子装置100としてのリチウムイオン二次電池は、超小型パッケージに高精度電圧検出回路と遅延回路を内蔵し、外付け部品もないため、携帯電話用電池パックに適する。この特徴あるいは利点は以下の通りである。
(1)高精度電圧検出回路内蔵
・過充電検出電圧:3.9〜4.4V±25mV
・過充電解除電圧:3.8〜4.4V±50mV
・過放電検出電圧:2.0〜3.0V±80mV
・過放電解除電圧:2.0〜3.4V±100mV
・過電流A検出電圧:0.05〜0.3V±30mV
・過電流B検出電圧:0.5V±100mV
(2)充電器接続端子に高耐圧デバイスを適用(最大定格電圧26V)
(3)各種検出遅延時間
・過充電:1s
・過放電:125ms ・過電流A:8ms
・過電流B:2ms
・上記検出機能は内蔵回路で付与(外付けコンデンサは不要)
・部品点数削減による小型、計量化
(4)3段階の過電流検出回路内蔵
・過電流A、過電流B、負荷短絡
・負荷のソフトショートに対する安全性が向上
(5)0V電池への充電機能有無を選択可能
(6)充電器接続検出機能と異常充電電流検出機能を内蔵
・過大充電器電圧(24V)の印加に対する安全性を確保
(7)低消費電流
・動作時:3.0μA
・パワーダウン時:0.1μA
(8)動作温度幅が広い
・−40〜85℃
電子機器の一例としては、自動車電話機携帯用無線電話装置、携帯用パーソナルコンピューター、携帯用ビデオカメラ等が挙げられる。これらの電子機器に、本発明の半導体装置11又は構造体15を搭載した電子装置100においても、小型化、高信頼化、高性能化等の効果が得られる。
(実施例4)
本実施例では、多層セラミックス基板1としてCuにWを分散させた内層配線層2、スルーホール配線2A、外部電極層3、配線パターン配線4を有する熱膨張率:7.0ppm/℃、熱伝導率:15.2W/m・K、曲げ強度:0.4GPa、ヤング率:300GPa、配線抵抗(シート抵抗):4mΩ/□なる特性のアルミナ基板を用いた半導体装置11を作製した。この際、チップ部品6、8、9を1次実装はんだ付け(240℃)するためのはんだ材5として、Pb−50wt%Sn合金からなるマトリックス金属5AにAg−28wt%Cu合金からなる金属粉末(粒径:0.5〜10μm、添加量:30vol%)5Bを分散させた複合材を用いた。多層セラミックス基板1とはんだ材5以外の部材構成及び2次実装はんだ付けを含む製作プロセスは、実施例1と同様である。以上の構成による半導体装置は、実施例1と同様の性能、利点、効果を示した。
この半導体装置11は配線基板14の上に2次実装はんだ付けされて構造体15に収納され、この構造体15は電子装置100としてのリチウムイオン二次電池に適用された。これらの場合も、多層セラミックス基板1とはんだ材5以外の部材構成は実施例2、3と同様である。この結果、前記実施例2、3と同様に優れた性能が得られた。特に、構造体15の短絡不良率は0.00022%と低く、量産製品用電子部品として優れた歩留りを示した。これは、はんだ材5に添加されたAg−28wt%Cu合金粉末5Bが、マトリックス金属5Aの体積膨張及び流出を抑制する上で有効に作用したことによる。また、本実施例の構造体15は、−20〜110℃の温度サイクル試験に投入した結果、構造体15は2500回までの試験で半導体装置11の回路機能消失による不具合を示すことはなかった。はんだ材5に添加されたAg−28wt%Cu合金粉末5Bはマトリックス金属5Aに対するぬれ性に優れるため、Ag−28wt%Cu合金粉末5Bとマトリックス金属5Aの接合が良好になされている。この点が優れた接続信頼性を示した主因である。
また、リチウムイオン二次電池100に収納される保護回路の占有容積が実施例3と同様に低減された。この結果、従来の金属ケース20のサイズが50mm×29mm×7mmであったのに対して、本実施例の金属ケース20のサイズを55mm×29mm×7mmに増すことができた。したがって、電池要素の占有容量を高められたことにより、二次電池の高容量化を達成でき、リチウムイオン二次電の稼働可能時間を1.1倍に増大させることができた。
(実施例5)
実施例4で得た半導体装置11を直接フレキシブルプリント基板25に搭載して電子装置100としてのリチウムイオン二次電池を得た。この場合も、外部配線基板14を用いててないことを除いては、実施例4と同様の部材構成を有している。この結果、従来の金属ケース20のサイズが50mm×29mm×7mmであったのに対して、本実施例の金属ケース20のサイズを55mm×29mm×7mmに増すことができた。したがって、電池要素の占有容量を高められたことにより、二次電池の高容量化を達成でき、リチウムイオン二次電の稼働可能時間を1.1倍に増大させることができた。
(実施例6)
本実施例では、電力乗算回路を構成した半導体装置11を得た。図15は本実施例の半導体装置としての電力乗算回路装置の回路ブロック図を示す。半導体装置11はホール効果素子70、電圧変換回路75、電圧−電流変換回路76から構成されている。これらの回路を構成するチップ部品は、CuにWを分散させた配線を有する熱膨張率:7.0ppm/℃、熱伝導率:15.2W/m・K、曲げ強度:0.4GPa、ヤング率:300GPa、配線抵抗(シート抵抗):4mΩ/□なるアルミナからなる多層セラミックス基板1の上に、実施例1と同様に1次実装はんだ付け搭載された。このはんだ付けでは、Sn−3wt%Ag−0.5wt%Cu合金からなるマトリックス金属5Aに、Fe−36wt%Ni合金からなる合金粉末(粒径:0.5〜55μm、添加量:40vol%)5Bを分散したはんだ材5を用いた。以下、実施例1と同様のワイヤボンディング、樹脂モールド、個別化分割工程を経た。半導体装置11のサイズは15mm×10mm×1.2mmと小型化されている。
上述により得た半導体装置11は、Cu配線層13を設けたポリイミドシート14の上に、Sn−3wt%Ag−0.5wt%Cu合金からなる外部配線接続層12により固着(2次実装はんだ付け:260℃)された。このようにして得られた構造体15は、高温高湿雰囲気(85℃、85%RH)に500時間さらした後、2次実装はんだ付けをしている。この構造体15の短絡不良率は0.00044%で優れた歩留りを示した。この結果は、水分が樹脂層10を通して内部に侵入した状態にあっても、チップ部品、配線パターン4、基板1と樹脂層10の接触界面の接合力を低下させることなく、2次実装はんだ付けに伴うはんだ材5の再溶融と体積膨張によっても界面剥離せず、はんだ材5の流出や短絡を生じていないことを示唆する。これはFe−36wt%Ni合金粉末5Bの添加による効果である。
本実施例の構造体15を、−40〜125℃の温度サイクル試験に投入した。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。これらの試験結果は、はんだ層5にFe−36wt%Ni合金粉末5Bが添加されている場合であっても優れた接続信頼性を維持できることを示唆する。
図16は磁界発生部の構成図を示す。磁界発生部は磁性体のコア84、コア84に巻かれた電流コイル85、磁界ギャップ86、磁界ギャップ86にホール効果素子70が収納された半導体装置11と、この半導体装置11を配線基板14上に2次実装した構造体15で構成されている。
以下、半導体装置11の機能について図15及び図16を用いて説明する。入力端子73、74に入力された被測定系の電源電圧は、抵抗器71、72からなる電圧変換回路75を経て電圧−電流変換回路76に入力される。電圧−電流変換回路76は入力電圧に比例した電流をホール効果素子70の制御電流端子77に出力する。一方、被測定系の電流は電流コイル85に入力され、入力電流に比例する磁界がギャップ86に生じ、ギャップ86の磁界とホール効果素子70の制御電流の流れ方向に直交するように置かれているホール効果素子70の電圧出力端子79、80にホール起電力が生ずる。可変抵抗器81はホール効果素子70の特性の非対称性によって発生するオフセット電圧を補償するためのもので、電圧出力端子79と80の間に接続され、可動端子78がグランドに接地されている。出力は、出力端子82、83から外部へ出力される。
以上の構成からなる磁界発生部は電力計や電力量計に電力乗算回路用として用いられた。これらの電力計や電力量計は小型化、軽量化されるとともに、構造が簡素化されている。
(実施例7)
本実施例では、セルラー電話機等の送信部に用いる高周波電力増幅装置(高周波パワーモジュール)としての半導体装置11、半導体装置11を用いた構造体15、構造体15を用いた携帯電話100を得た。
図17は本実施例の半導体装置である高周波パワーモジュールを説明する断面模式図である。本実施例の半導体装置(8mm×12.3mm×2.7mm)11は以下の構成からなる。多層ガラスセラミックス基板1は、熱膨張率:6.2ppm/℃、熱伝導率:2.5W/m・K、曲げ強度:0.25GPa、ヤング率:110GPa、誘電率:5.6(1MHz)の特性を有する。基板1の内部には、2層からなる内層配線層(Ag−1wt%Pt)2、ブラインド型ビア(Ag−1wt%Pt、直径:0.14mm)40、サーマルビア(Ag−1wt%Pt、直径:0.14mm)41、貫通型ビア(Ag−1wt%Pt、直径:0.14mm)42がそれぞれ設けられている。基板1の第1主面1Aには、配線パターン(Ag−1wt%Pt、厚さ:0.015mm)4が設けられている。この配線パターン4には、チップ抵抗(約7ppm/℃)8、チップコンデンサ(約11.5ppm/℃)9のチップ部品がはんだ層5により導電的に固着(1次実装はんだ付け)されている。第1主面1Aにはキャビテイ43が設けられ、その底部に設けられた配線パターン4上に集積回路素子基体6A(図示せず)、FET素子基体6B(図示せず)を含む半導体素子基体(Si、3.5ppm/℃)6がはんだ層5により導電的に固着(1次実装はんだ付け)されている。はんだ層5は、図2に示したように、Pb−12wt%Sn−8wt%Sb−1wt%Ag合金(融点:238℃)からなるマトリックス金属5AにNi粉末(粒径:0.05〜18μm)5Bを分散させた複合体で構成され、Ni粉末5Bの添加量は40vol%に調整されている。また、半導体素子基体6と配線パターン4の所定部間には、Auからなる金属細線7がボンディング(集積回路素子基体6A:直径27μm、FET素子基体6B:直径50μm)されている。これらのチップ部品と金属細線7や、第1主面1Aはゲル樹脂層(硬化後の物性が、熱膨張率:210ppm/℃、ヤング率:0.62MPa、ガラス転移点:−42℃)10により外気から完全に遮断されるように封止されている。また、搭載チップ部品6、8、9、樹脂層10は、基板1とそれにはめ込んだ金属製キャップ(厚さ:0.15mm)44により周囲を包囲されている。金属製キャップ44は電磁的雑音を遮蔽するためのものである。なお、基板1の第2主面1Bには外部電極層(Ag−1wt%Pt、厚さ:0.015mm)3が設けられている。
ゲル樹脂層10は、硬化後の物性が、熱膨張率:200〜9600ppm/℃、ヤング率:90Pa〜11GPa、針入度:55〜90(1/10mm)を有する各種ゲル樹脂で代替えすることが可能である。
図18は本実施例の半導体装置の回路図である。入力信号は3段に増幅されて出力される。
なお、本実施例では、はんだ層5としてPb−12wt%Sn−8wt%Sb−1wt%Ag合金からなる合金を用いてチップ部品6、8、9を搭載した比較用半導体装置も作製した。ここでは、はんだ層5以外は全て本実施例半導体装置11と同じ部材構成を有している。
図19は携帯電話用構造体を説明する断面模式図である。構造体15は上述の半導体装置11が、外部配線基板(ガラスエポキシ材、15mm×20mm×1.2mm、熱膨張率:14.0ppm/℃、ヤング率:170GPa)14上に2次実装はんだ付けされたものである。外部配線基板14上には厚さ:25μmのCu層からなる外部配線13が設けられ、この外部配線13上には半導体装置11の外部電極層3が外部配線接続層12としてのSn−3.5wt%Ag(融点:221℃)を用いた2次実装はんだ付け(作業温度:260℃)により固着されている。ここで、前述した比較用半導体装置も同様にして得た。
図20は本実施例の構造体を適用した携帯電話の回路ブロック図である。入力音声信号は混合器50で発信器51からの高周波信号に変換され、電力増幅器である本実施例構造体15、アンテナ共用器52を通してアンテナから電波として発射される。送信電力は結合器によってモニタされ、電力増幅器である本実施例構造体15への制御信号によって一定に保たれている。ここで、アンテナ共用器52やアンテナは本発明で言う負荷である。
以上の構成からなる携帯電話は小型化、軽量化されるとともに、構造が簡素化されている。
図21は本実施例の構造体の断線不良率及び熱抵抗増大不良率を説明するグラフである。ここで、試料Aは半導体装置11を適用した本実施例の構造体15、試料Bは比較用半導体装置を2次実装して得た比較用構造体である。ここで言う断線不良は、図3(d)で説明したように、樹脂層10の熱的変形に伴ってチップ部品8、9がY方向に浮き上がったり、X方向へ移動(位置ずれ)することによってはんだ層5が切断され、電極105と配線パターン4の間が電気的に遮断された状態のことである。また、熱抵抗増大不良は、図3(c)で説明したように樹脂10の熱変形によって半導体素子基体6(6A、6B)がY方向に浮き上がり、これに伴ってはんだ層5の周縁部が狭められる結果、半導体素子基体6の放熱性が阻害される状態(2次実装はんだ付け後の熱抵抗が、1次実装はんだ付け後の熱抵抗の2倍に達した状態)のことである。試料Aの断線不良率は0.00023%そして熱抵抗増大不良率は0.00022%と、試料B断線不良率:1.38%、熱抵抗増大不良率:1.93%)より圧倒的に優れた不良率を示している。試料Aのはんだ層5にはNi粉末5Bが添加されており、この粉末5Bの存在により再溶融はんだ材5(より正確にはマトリックス金属5A)の粘度が実質的に高められる。この結果、樹脂10の熱的変形を生じてもチップ部品8、9の浮き上がりや位置ずれが防止され、断線状態に至ることが回避される。また、半導体素子基体6(6A、6B)の浮き上がりも防止されるため、はんだ層5の周縁部が狭められることがなく半導体素子基体6の放熱性が維持される。これに対し、試料Bの場合ははんだ層に金属粉末が添加されていないため、再溶融はんだ材の粘度は低下する。この結果、チップ部品8、9の浮き上がりや位置ずれや半導体素子基体6(6A、6B)の浮き上がりを生じ、断線状態や熱抵抗増大状態に至る。以上に説明したように、本実施例構造体15の不良発生率が大幅に低減された点は、はんだ層5にNi粉末5Bを添加したことによる効果である。
本実施例の構造体15は比較用構造体とともに、−40〜125℃の温度サイクル試験に投入した。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。一方、比較例構造体も2000回までの試験で回路機能を消失することはなかった。これらの試験結果は、はんだ層5にNi粉末5Bが添加されている場合であっても、はんだ層5の接続信頼性は金属粉末を添加しない場合と遜色ないことを示唆する。
(実施例8)
本実施例では、セルラー電話機等の送信部に用いる別形態の高周波電力増幅装置(高周波パワーモジュール)としての半導体装置11、半導体装置11を用いた構造体15、構造体15を用いた携帯電話100を得た。
図22は本実施例半導体装置としての高周波パワーモジュールを説明する断面模式図である。本実施例の半導体装置(8mm×12.3mm×2.5mm)11では、樹脂層10として、主成分がエポキシ材である樹脂層(硬化後の物性が、熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%)を適用した。樹脂層10以外の部材構成は、実施例7で作製した半導体装置と同様であり、図19に示した回路を有している。
なお、本実施例では、はんだ層5としてPb−12wt%Sn−8wt%Sb−1wt%Ag合金からなる合金を用いてチップ部品6、8、9を搭載した比較用半導体装置も作製した。ここでは、はんだ層5以外は全て本実施例の半導体装置11と同じ部材構成を有している。
図23は携帯電話用構造体を説明する断面模式図である。構造体15は上述の半導体装置11が、外部配線基板(ガラスエポキシ材、15mm×20mm×1.2mm、熱膨張率:14.0ppm/℃、ヤング率:170GPa)14上に2次実装はんだ付けされたものである。外部配線基板14上には厚さ:25μmのCu層からなる外部配線13が設けられ、この外部配線13上には半導体装置11の外部電極層3が外部配線接続層12としてのSn−3.5wt%Ag(融点:221℃)を用いた2次実装はんだ付け(作業温度:260℃)により固着されている。ここで、前述した比較用半導体装置も同様にして得た。以上の構成からなる本実施例構造体15は図21に示した携帯電話用の回路を有している。
以上の構成からなる構造体15を用いて得た携帯電話100は、小型化、軽量化されるとともに構造が簡素化されている。
本実施例半導体装置11や構造体15のようにヤング率の高い樹脂層10で封止した構造で発生する不良は再溶融はんだ材5の流出による短絡であり、前記実施例7のように熱膨張率が高く、ヤング率の高い樹脂層により封止した構造で見られた位置ずれ断線や浮き上がりによる熱抵抗増大に基づく不良は生じない。また、本実施例の構造体15の短絡不良率は0.00033%と低く、比較用構造体の2.75%より圧倒的に優れた不良率を示している。これは、はんだ層5に添加されたNi粉末5Bによる前記実施例2と同様の効果に基づく。
(実施例9)
本実施例では樹脂を母材とする配線基板1を用いた半導体装置11について説明する。
図24は本実施例の半導体装置を説明する断面模式図である。半導体装置11は次のように構成されている。多層ガラスエポキシ基板(30mm×7mm×0.4mm)1の内部には内層配線層(Cu、厚さ:15μm)2及びスルーホール配線(Cu、めっき形成)2Aが設けられている。基板1の第1主面1Aには配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が設けられ、この配線パターン4上には集積回路素子基体6A(図示せず)やFET素子基体6Bを含む半導体素子基体(Si、3.5ppm/℃)6、チップ抵抗(約7ppm/℃)8、コンデンサ(約11.5ppm/℃)9のチップ部品がはんだ層5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−5wt%Sb合金からなるマトリックス金属5AにFe−19wt%Si粉末(粒径:1μm)5Bを分散させた複合体で構成され、Fe−19wt%Si粉末5Bの添加量は45vol%に調整されている。また、半導体素子基体6と配線パターン4の所定部間には、Auからなる金属細線7がボンディング(集積回路素子基体6A:直径27μm、FET素子基体6B:直径50μm)されている。これらのチップ部品と金属細線7や、第1主面1Aは主成分がエポキシ材である樹脂層(硬化後の物性が、熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%)10により外気から完全に遮断される如くに封止されている。この樹脂層(寸法:10.5mm×4mm×0.8mm)10はポッテイング法により形成したものである。基板1の第1主面1Aと反対側の第2主面1Bには、外部電極層(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)3が設けられている。外部電極層3は基板1の内部に設けられた内層配線層2やスルーホール配線2Aを中継して配線パターン4と電気的に接続されている。チップ部品6、8、9は配線パターン4上にはんだ層5により導電的に固着されているから、外部電極層3はこれらのチップ部品とも電気的に接続されている。以上に説明したように、いずれのチップ部品も基板1、配線パターン4、樹脂層10によって完全に包囲され、これらのチップ部品を固着しているはんだ層5もチップ部品6、8、9、配線パターン4、樹脂層10によって完全に包囲されている。
なお、半導体装置11を作製する前の段階では、多層ガラスエポキシ基板1はフレーム状(8個取り)になっており、チップ部品6、8、9の搭載、ワイヤボンディング、樹脂モールドを終了した後は、回転ブレードを用いた切断により個別化される。また、外部電極層3は第2主面1B側に形成されることを必須とするものではなく、必要に応じて第1主面1A側に形成されてもよい。
以上に説明した半導体装置11によれば、はんだ層5はSn−5wt%Sb合金からなるマトリックス金属5AにFe−19wt%Si粉末(粒径:1μm)5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡を防止することができる。
(実施例10)
本実施例では、実施例9によって得た半導体装置11に金属部材を接続した形態の構造体15について説明する。
図25は本実施例の構造体を説明する断面模式図である。半導体装置11の外部電極層3には、外部配線接続層12としてのSn−3wt%Ag−0.5wtCuはんだ材(融点:221℃)を用いてNi板(10mm×3mm×0.4mm)55が固着(2次実装はんだ付け、作業温度:260℃)されている。このNi板55は半導体装置11と、二次電池要素を収納している金属ケース(負電極を兼ねる)20及び正電極23とを電気接続するための配線材の役割を有している。このように半導体装置11の外部電極層3に接続された部材が金属材55であって配線基板の形態をなさない場合であっても、本発明においては構造体15の範囲に属する。
上述したように、本実施例の構造体15は作業温度:260℃のもとで2次実装はんだ付けされたものである。この熱処理による半導体装置11の短絡不良発生率は0.00035%と低く、Fe−19wt%Si粉末5Bの添加によるはんだ材5の流出防止効果が明確に表れている。はんだ材5の流出が防止されたのは、2次実装熱処理のもとでも固相状態を維持する粉末5Bが、再溶融はんだ材5の体積膨張を実質的に小さく抑え、内圧の過大な上昇、剥離、溶融はんだ材の流出、短絡を抑制するとともに、粉末5Bの目詰まり現象によって溶融はんだ材の流出、短絡が抑制されることによる。また、固相状態を維持する粉末5Bによって再溶融はんだ材5の実質的粘度を高め、流出や短絡を抑制することも寄与している。更に、1次実装の際に粉末5Bが溶融マトリックス金属5Aと、配線パターン4上のAuめっき層、チップ部品8、9の電極105上のSnめっき層、半導体チップ6の積層金属層605上のAu層の間の接触面積を狭め、AuやSnのはんだ層5への融合を抑えた点も寄与している。
本発明において、基板1が樹脂材を母材とする場合であっても、Fe−19wt%Si粉末5Bと同様の作用を及ぼす金属は表2に掲げた各種金属が適用可能である。また、Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質からなる合金材であっても、それが粉末である限り適用可能である。
本実施例で用いた粉末5Bの粒径は1μmであるけれども、これ以外の粒径であっても本発明の目的は達成される。好ましい範囲として選択される粉末5Bの粒径は0.05〜60μmである。なお、金属粉末5Bが表2に掲げた単体金属からなる場合や、Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質からなる合金材の場合であっても、好ましい粒径範囲が0.05〜60μmで、より好ましい粒径範囲が0.05〜10μmである点は同じである。なお、はんだ材5における金属粉末5Bの充填率を高める観点からは、0.05〜60μmの範囲で種々の粒径の金属粉末5を組み合わせて添加することが望ましい。
金属粉末5Bの形状は真球状であっても、不定形な球状あるいは角形、棒状であってもよい。
本実施例で用いたW粉末5Bの添加量は45vol%であるけれども、これ以外の添加量であっても本発明の目的は達成される。既述したように短絡と断線を防止する観点から、粉末5Bの適正な添加量として3〜75vol%が選択される。
上述した適正粒径範囲や適正添加量は、マトリックス金属5AがSnからなる金属又はPb、Sn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金である場合、金属粉末5Bが表2に掲げた単体金属からなる場合やAl、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質で構成される合金材の場合であっても共通する。
本実施例の構造体15を、−20〜110℃の温度サイクル試験に投入した。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
(実施例11)
実施例10で得た構造体15は、電子装置100としてのリチウムイオン二次電池に適用された。電子装置(二次電池、外形サイズ:60mm×30mm×8mm)100は図11に示した回路を構成し、これに搭載された半導体装置11あるいは構造体15は過放電、過充電、過電流を防止し、二次電池要素の過熱を防止するための保護回路としての役割を有している。
以上の構成からなるリチウムイオン二次電100は、実施例3と同等の作用及び効果を示した。
(実施例12)
本実施例では、CSP(Chip Scale Package)型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図26は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。ポリイミド基板(11mm×11mm×0.3mm)1の第1主面1Aには配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が設けられ、この配線パターン4上には集積回路素子基体(10mm×10mm×0.3mm)6からなるチップ部品がはんだ層(ピッチ:0.1mm)5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜0.5μm)5Bを分散させた複合体で構成され、Ni粉末5Bの添加量は45vol%に調整されている。集積回路素子基体6とポリイミド基板1とで構成される空隙(約50μm)にはエポキシ樹脂10が充填され、はんだ層5は完全に外気から遮断される如くに封止されている。エポキシ樹脂10はビスフェノールA、無水物系硬化剤としてのメチルヘキサヒドロ無水フタル酸、硬化促進剤としてのアミン及び有機酸とから構成される。ここで、第1主面1Aに設けられた配線パターン4の所定部(はんだ層5の形成領域以外の部分)には、はんだレジスト膜51が設けられている。また、配線パターン4は外部電極層3としての役割も兼ね、基板1の第2主面1B側に向けて外部配線接続用はんだボール(Sn−3wt%Ag−0.7wt%Cu、直径:約0.15mm)12が形成されている。本実施例における外部配線接続用はんだボール12には金属粉末5Bは添加されていないけれども、必要に応じて添加することは好ましいことである。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や、断線を防止することができる。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11は前記実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13に、外部配線接続用はんだボール12により固着されている。この際、はんだボール12による2次実装はんだ付けは260℃のもとで実施されている。
本実施例構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は0.00015%と極めて低い値であった。これは
Ni粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。
本実施例の構造体15には−30〜125℃の温度サイクル試験が施された。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
本実施例では、ポリイミド基板1上の配線パターン4に集積回路素子基体6をNi粉末添加はんだ層5により固着し、集積回路素子基体6とポリイミド基板1とで構成される空隙にエポキシ樹脂10を充填した構造の半導体装置11及びこれを用いた構造体15について説明した。本実施例において、半導体装置11及び構造体15は上記の形態に限定されない。
図27は他の形態のCSP型半導体装置を説明する断面模式図である。半導体装置11は(a)に示すように、ワイヤボンディングの手法によって集積回路素子基体6に設けたAuバンプ56を介して、金属粉末5Bとマトリックス金属5Aとからなるはんだ層5により基板1の配線パターン4に固着されている。Auバンプ56はCu、Alのワイヤボンディングによって形成されてもよい。また、(b)に示す半導体装置11は、Cu、Ni、Cu−Sn合金の如き金属ボール56を介して、金属粉末5Bとマトリックス金属5Aとからなるはんだ層5により基板1の配線パターン4に固着されている。以上の構成の半導体装置11であっても、本実施例と同様の効果が得られる。なお、図示せずするけれども、このような構造の半導体装置11を配線基板14に搭載した構造体15の場合も、本実施例と同様の効果を得ることができる。
以上に説明した半導体装置11や構造体15は、集積回路の大規模化、高速化、多機能化等の必要性に基づいて多ピン化、小型化、薄型化が必要となるパッケージの役割を担うことができる。このような半導体装置11や構造体15は、携帯情報端末機器やカメラ一体型VTRに実装するのに適している。
(実施例13)
本実施例では、別形態のCSP型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図28は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。配線基板1として、窒化アルミニウム基板、窒化珪素基板、ガラス基板およびベリリヤ基板(12mm×12mm×0.3mm)を用いた。基板1の第1主面1Aには配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が設けられ、この配線パターン4上には集積回路素子基体(10mm×10mm×0.3mm)6からなるチップ部品がはんだ層(ピッチ:0.1mm)5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜0.5μm)5Bを分散させた複合体で構成される。本実施例では、Ni粉末5Bの添加量は25vol%に調整されている。集積回路素子基体6とポリイミド基板1とで構成される空隙(約50μm)にはエポキシ樹脂10が充填され、はんだ層5は完全に外気から遮断される如くに封止されている。エポキシ樹脂10はビスフェノールA、無水物系硬化剤としてのメチルヘキサヒドロ無水フタル酸、硬化促進剤としてのアミン及び有機酸とから構成される。また、配線パターン4は外部電極層3としての役割も兼ね、基板1の第1主面1Aから側面を経由して第2主面1B側に向けて延長して形成されている。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や、断線を防止することができる。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11は実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13に、外部配線接続用はんだ層(Sn−3.5wt%Ag合金)12により固着されている。この際、はんだ層12による2次実装はんだ付けは260℃のもとで実施されている。
本実施例の構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は、配線基板1が窒化アルミニウム基板、窒化珪素基板、ガラス基板、ベリリヤ基板のいずれの場合も0.00023〜0.00063%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。
本実施例の構造体15には−30〜125℃の温度サイクル試験が施された。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、配線基板1として窒化アルミニウム基板、窒化珪素基板、ガラス基板、ベリリヤ基板のいずれを用いた構造体15も、半導体装置11の回路機能消失による不具合は示さなかった。
以上に説明した半導体装置11や構造体15は、集積回路の大規模化、高速化、多機能化等の必要性に基づいて多ピン化、小型化、薄型化が必要となるパッケージの役割を担うことができる。このような半導体装置11や構造体15は、携帯情報端末機器やカメラ一体型VTRに実装するのに適している。
(実施例14)
本実施例では、別の形態のCSP型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図29は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。配線基板1は実施例12と同様のポリイミド基板であり、配線パターン4と集積回路素子基体(9mm×9mm×0.3mm)6のチップ部品が、TAB配線(厚さ:60μmのポリイミドテープに、厚さ:25μmのCu配線を設けている)7を介してはんだ層(ピッチ:0.1mm)5′及び5″により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−3.5wt%Sb合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜0.1μm)5Bを分散させた複合体で構成され、Ni粉末5Bの添加量は35vol%に調整されている。集積回路素子基体6はAg粉末を添加したエポキシ樹脂からなる接着剤(図示せず)により基板1と接着されている。集積回路素子基体6、TAB配線7、はんだ層5′、5″、配線パターン4は、実施例1と同様のエポキシ樹脂層10によって封止されている。配線パターン4は外部電極層3としての役割も兼ね、基板1の第2主面1B側に向けて外部配線接続用はんだボール(Sn−3wt%Ag−0.7wt%Cu、直径:約0.15mm)12が形成されている。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Sb合金からなるマトリックス金属5AにNi粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や、断線を防止することができる。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11は実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13に、外部配線接続用はんだボール12により固着されている。この際、はんだボール12による2次実装はんだ付けは、260℃のもとで実施されている。
本実施例の構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は0.00022%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。
本実施例の構造体15には−30〜125℃の温度サイクル試験が施された。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
(実施例15)
本実施例では、BGA(Ball Brid Array)型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図30は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。ポリイミド基板(15mm×15mm×0.4mm)1の中央部には貫通穴が設けられ、この部分には集積回路素子基体6が配置されるようになっている。基板1の内部には配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が埋設され、配線パターン4の一部は貫通穴側に突出して形成されている。突出した配線パターン4と集積回路素子基体(10mm×10mm×0.3mm)6からなるチップ部品は、はんだ層(ピッチ:0.1mm)5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−3.5wt%Sb合金からなるマトリックス金属5AにCu粉末(粒径:0.05〜0.1μm)5Bを分散させた複合体で構成され、Cu粉末5Bの添加量は30vol%に調整されている。集積回路素子基体6、ポリイミド基板1、配線パターン4、はんだ層5は、エポキシ樹脂10によりモールドされ、特にはんだ層5は完全に外気から遮断される如くに封止されている。エポキシ樹脂10は実施例1と同様の材質のものである。また、配線パターン4の一部は外部電極層3としての役割も兼ね、基板1の第2主面1B側に向けて外部配線接続用はんだボール(Sn−3wt%Ag−0.7wt%Cu、直径:約0.25mm)12が形成されている。したがって、外部電極層3を兼ねる基板1の外周側に配置された配線パターン4は、突出した配線パターン4や集積回路素子基体6と電気的に連絡されている。本実施例における外部配線接続用はんだボール12には金属粉末5Bは添加されていないけれども、必要に応じて添加することは好ましいことである。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Sb合金からなるマトリックス金属5AにCu粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や、断線を防止することができる。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11は実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13に、外部配線接続用はんだボール12により固着されている。この際、はんだボール12による2次実装はんだ付けは、260℃のもとで実施されている。
本実施例の構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は0.00039%と極めて低い値であった。これはCu粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Cu粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。
本実施例の構造体15には−30〜125℃の温度サイクル試験が施された。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例の構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
本実施例の半導体装置11及び構造体15では、ポリイミド基板1上の配線パターン4に集積回路素子基体6を固着している。しかし、半導体装置11及び構造体15は上記の形態に限定されない。例えば、ポリイミド基板1の代わりに、ガラスエポキシ材(ガラス繊維クロスにエポキシ樹脂を含浸させた形態の複合材、熱膨張率:9.0ppm/℃、ヤング率:35GPa)を母材とするものであってもよい。このような形態の半導体装置、及びこの半導体装置を用いた構造体であっても、上述と同様の優れた性能及び効果が得られる。
以上に説明した半導体装置11や構造体15は、集積回路の大規模化、高速化、多機能化等の必要性に基づいて多ピン化、小型化、薄型化が必要となるパッケージの役割を担うことができる。このような半導体装置11や構造体15は、携帯情報端末機器やカメラ一体型VTRに実装するのに適している。
図31は本実施例の構造体の変形例を説明する断面模式図である。この構造体15は基本的には図30の構造体と同様であるけれども、次の2点が異なっている。第1は半導体装置11と配線基板14との間にシリコーン樹脂101が充填され、外部配線接続用はんだボール12が完全に密閉されている点である。第2は、外部配線接続用はんだボール12がSn−3wt%Ag−0.7wt%Cuμmからなるマトリックス金属12AとFe粉末(粒径:約0.25mm、添加量:40vol%)12Bとで構成されている点である。このような構成によれば、構造体15を熱処理により他の部材と一体化又は電気的接続する場合に、外部配線接続用はんだボール12が再溶融しても、マトリックス金属12Aの流出とこれに伴う短絡や、断線を防止することができる。ここで、マトリックス金属12Aと金属粉末12Bには、既述したマトリックス金属5Aと金属粉末5Bを適用できる。この際の金属粉末12Bの適正な粒径や添加量は金属粉末5Bの場合と同様な値を選択できる。
(実施例16)
本実施例では、COC(Chip On Chip)型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図32は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。基板1はSi基板(15mm×15mm×0.3mm)であり、第2の集積回路素子基体6′を兼ねる。第2の集積回路素子基体6′上には第1の集積回路素子基体(12mm×12mm×0.3mm)6からなるチップ部品がはんだ層(ピッチ:0.08mm)5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜0.1μm)5Bを分散させた複合体で構成され、Ni粉末5Bの添加量は3vol%に調整されている。図示せずしているけれども、第1集積回路素子基体6にはAl配線(厚さ:1.75μm)が設けられており、Al配線上のはんだ層5を形成する領域にはTi(0.18μm)−Cu(1.75μm)−Ni(15μm)積層金属層が選択的に設けられている。一方、第2集積回路素子基体6′にも、第1集積回路素子基体6と同様のAl配線とTi−Cu−Ni積層金属層が設けられている。第2集積回路素子基体6′の積層金属層は配線パターン4の役割も兼ねている。第1集積回路素子基体6及び第2集積回路素子基体6′とで構成される空隙(約70μm)にはエポキシ樹脂10が充填され、はんだ層5は完全に外気から遮断されるように封止されている。エポキシ樹脂10はビスフェノールA、無水物系硬化剤としてのメチルヘキサヒドロ無水フタル酸、硬化促進剤としてのアミン及び有機酸とから構成される。また、第2の集積回路素子基体6′は銀ペースト接着剤(図示せず)により台座50上に搭載されている。第2集積回路素子基体6′の周辺領域にはAl配線層が設けられており(図示せず)、このAl配線層は外部端子3とAu細線(直径:25μm)7のワイヤボンディングによって電気接続されている。ここで、台座50と外部端子3はFe−42wt%Ni合金(厚さ:0.1mm、Snめっき)からなるリードフレームを構成していたものである。以上に説明した各部材は、外部端子3の一部を除いてトランスファモールド法(180℃、4.9MPa、3min、180℃×6h)により設けられたエポキシ樹脂(硬化後の熱膨張率:16ppm/℃、弾性率:15.7GPa、ガラス転移点:155℃)101によって封止されている。このようなトランスファモールド用エポキシ樹脂101は、硬化後の熱膨張率:5〜220ppm/℃、ヤング率:1〜50GPa、ガラス転移点:120〜160℃の物性を有する樹脂で代替えすることが可能である。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や、断線を防止することができる。また、本実施例の半導体装置11は次のような特徴を有する。すなわち、(1)第1の集積回路素子基体6と第2の集積回路素子基体6′は互いに異なった電気的役割を担った異種デバイスであるけれども、対面接合による実装面積の縮小が図られ、(2)電気信号ロスの少ない高速通信に適す金属接合がなされている。
本実施例の半導体装置11には150℃、1000hの高温放置試験により、第1の集積回路素子基体6と第2の集積回路素子基体6′の間のはんだ接合部の接続抵抗を追跡した。抵抗値は11mΩの初期値に対して1000h後は12mΩと、優れた安定性を示した。また、半導体装置11には(1)85℃、85%RH、50Vの高温高湿ブロッキング試験、(2)150℃、500hの高温放置試験、(3)−55〜150℃、1000回の温度サイクル試験を施した。いずれの試験においても投入試料数15個に対して回路機能低下による不良数はゼロと、優れた信頼性を示した。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11の外部端子3と、実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13の間は、外部配線接続用はんだ(Sn−3wt%Ag−0.7wt%Cu)12により固着されている。この際の2次実装はんだ付けは260℃のもとで実施されている。
本実施例の構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は0.00045%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと被接続金属間の実質的接触面積の低減に基づく。
本実施例構造体15には−30〜125℃の温度サイクル試験が施された。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
本実施例では、第1の集積回路素子基体6及び第2の集積回路素子基体6′とで構成される空隙にエポキシ樹脂10を充填し、更にトランスファモールド法によるエポキシ樹脂101で封止した構造の半導体装置11及び構造体15について説明した。しかし、本実施例において、半導体装置11及び構造体15は上記の形態に限定されない。
図33は他の形態のCOC型半導体装置を説明する断面模式図である。この半導体装置11では、第1の集積回路素子基体6及び第2の集積回路素子基体6′とで構成される空隙に、トランスファモールド法によるエポキシ樹脂101が充填されている。このような構成の半導体装置11であっても、本実施例と同様の効果が得られる。また、詳細な説明を省略するけれども、このような構造の半導体装置11を配線基板14に搭載した構造体15の場合も、本実施例と同様の効果を得ることができる。
以上に説明した半導体装置11や構造体15は、集積回路の大規模化、高速化、多機能化等の必要性に基づいて多ピン化、小型化、薄型化が必要となるパッケージの役割を担うことができる。このような半導体装置11や構造体15は、携帯情報端末機器やカメラ一体型VTRに実装するのに適している。
(実施例17)
本実施例では、携帯機器用超小型DC/DCコンバータとしての半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図34は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。多層ガラスエポキシ基板(25mm×10mm×0.4mm)1の内部には内層配線層(Cu、厚さ:15μm、図示せず)2及びスルーホール配線(Cu、めっき形成、図示せず)2Aが設けられている。基板1の第1主面1Aには配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が設けられ、この配線パターン4上には薄膜インダクタ110、PWM制御集積回路基体6A、スイッチング素子としてのMOS FET素子基体6B、整流ダイオード6C(図示せず)、チップ抵抗8、コンデンサ9のチップ部品が、はんだ層5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−5wt%Sb合金からなるマトリックス金属5AにNi粉末とAl粉末からなる混合粉末(粒径:0.3μm)5Bを分散させた複合体で構成され、混合粉末5Bの添加量は30vol%に調整されている。また、半導体素子基体6A、6B及び薄膜インダクタ110と配線パターン4の所定部間には、Auからなる金属細線7がボンディング(直径40μm)されている。これらのチップ部品、金属細線7、配線パターン4、第1主面1Aは主成分がエポキシ材である樹脂層(硬化後の物性が、熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%)10により外気から完全に遮断される如くに封止されている。この樹脂層(寸法:23mm×9mm×0.8mm)10はポッテイング法により形成したものである。基板1の第1主面1Aから側面1Cに沿って、外部端子層(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)3が延長して設けられている。外部端子層3は基板1の内部に設けられた内層配線層2やスルーホール配線2Aを中継して配線パターン4と電気的に接続されている。以上に説明したように、いずれのチップ部品も基板1、配線パターン4、樹脂層10によって完全に包囲され、これらのチップ部品を固着しているはんだ層5もチップ部品、配線パターン4、樹脂層10によって完全に包囲されている。
以上に説明した半導体装置11によれば、はんだ層5はSn−5wt%Sb合金からなるマトリックス金属5AにNi粉末とAl粉末からなる混合粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡、断線を防止することができる。
図35は本実施例半導体装置の回路を説明する図である。この半導体装置11は5MHzのスイッチング用DC/DCコンバータ回路を構成している。入力側(Vi)にはリチウムイオン二次電池(電圧:3.0〜4.2V、平均電圧:3.6V)と接続され、入力側(Vo)には複数の各種負荷が接続され、各種負荷の必要とする電圧に応じて昇圧又は降圧ないし反転しながら最大出力電圧:4.7V、最大出力電流:600mA(最大出力:約3W)の電力が供給される。このDC/DCコンバータ回路は、通信機能、表示機能、画像情報の高速処理機能を必要とする携帯電話やブック型パソコン用として適している。
上記半導体装置11を組み込んだ本実施例の構造体15は図35(b)のように構成されている。半導体装置11は、実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13上に、外部配線接続用はんだ(Sn−5wt%Sb−0.6wt%Ni−0.05wt%P)12により固着されている。この際、外部配線接続用はんだ12による2次実装はんだ付けは、260℃のもとで実施されている。
本実施例の構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は0.00045%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni及びAlの混合粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。
本実施例の構造体15を用いて、DC/DCコンバータとしての制御特性を調べた。3Vから4.2Vまでの入力電圧変動に対して出力電圧は±3%以下の変動しかなく、構造体15は優れた制御性を有していることが確認された。
また、図36は本実施例構造体の出力電流と変換効率の関係を説明するグラフである。入力電圧(Vin)が3.0V、3.6V、4.2Vの場合について示しているけれども、特にリチウムイオン二次電池の平均電圧3.6Vに対して、出力電流300mAの場合は80%以上と高い効率が得られている。
(実施例18)
本実施例では、自動車用オルタネータ装置用半導体装置11及びこれを用いた構造体15について説明する。
図37は本実施例半導体装置を説明する断面模式図である。1は配線部材としてのCu容器であり、その表面にNiめっき層(厚さ:3〜7μm、図示せず)を形成している。容器1の底部にはんだ層5″により熱膨張緩和部材19が取り付けられており、熱膨張緩和部材19上にはんだ層5により固着された半導体基体6と、半導体基体6上にはんだ層5′を介してCuリード7が固着されている。また、熱膨張緩和部材19、Cuリード7、はんだ層5、5′、5″及び半導体基体6の表面を被覆する樹脂層(熱膨張率:450ppm/℃、ヤング率:1.27MPa、シリコーン樹脂(75%)と炭酸カルシウム(25%)からなるRTVシリコーンゴム)10が形成されている。熱膨張緩和部材19は異種金属板の積層構造体〔Cu(厚さ:0.2mm)−インバ(0.2mm)−Cu(0.2mm)〕で、直径5mmの円盤状に加工されている。この熱膨張緩和部材19の横方向熱膨張率は10.6ppm/℃であり、熱伝導率は30.3W/m・K(縦方向)、262W/m・K(横方向)を有する。円盤加工された熱膨張緩和部材19の表面には、Niめっき層(厚さ:3〜7μm、図示せず)が形成されている。Cuリード7の表面にも同様のNiめっき層が形成されている。半導体基体6はSiからなるダイオードで、厚さ0.3mm直径約4mmの円板状に加工されている。
ここで、はんだ層5、5′、5″はPb−50wt%Sn−1.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:3μm)5Bを分散させた複合体で構成され、混合粉末5Bの添加量は15vol%に調整されている。はんだ付けは、Cu容器、熱膨張緩和部材19、半導体基体6、Cuリード7の各部材の間にシート状はんだ材5、5′、5″を積層状に配置し、これらを水素雰囲気中、350℃の熱処理により実施している。
はんだ層5、5′、5″の厚さは20〜300μmの範囲であればよいが、半導体装置11に要求される信頼性、作業性、歩留り等を考慮すると50〜200μmの範囲がより望ましい。
リード7としてはCu以外に、Cuを母材にした合金が用いられてもよい。この際、はんだぬれ性を付与するために、表面にNi以外にAg、Au等の金属をめっきしておくことが望ましい。
熱膨張緩和部材19はMo、W、Cu−W複合材、Cu−Mo複合材、Cu−Cu2O複合材、Al−SiC複合材のように熱膨張率が半導体基体に近似し、熱伝導率が高い材料で代替えすることが可能である。
樹脂層10は、例えば熱膨張率:1〜3ppm/℃、ヤング率:1960MPaのフェノール樹脂(炭酸カルシウム添加)、熱膨張率:30ppm/℃、ヤング率:11000MPaのシリコーン樹脂、熱膨張率:35〜75ppm/℃、ヤング率:8800MPaのポリブチレンテレフタレート樹脂、熱膨張率:19〜22ppm/℃、ヤング率:11700〜13700MPaのポリフェニレンサルファイド樹脂(40%ガラス繊維配合)、熱膨張率:950ppm/℃、ヤング率:0.02MPaのシリコーンゲル樹脂で代替えすることが可能である。
以上に説明したように、半導体装置11に搭載された部材、特にはんだ層5、5′、5″は容器1、熱膨張緩和部材19、半導体基体6、Cuリード7、樹脂層10によって完全に包囲されている。このような構造の半導体装置11によれば、はんだ層5、5′、5″はPb−50wt%Sn−1.5wt%Ag合金からなるマトリックス金属5AとNi粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡(特に熱膨張緩和部材19と半導体基体6の間、半導体基体6とCuリード7の間)を防止することができる。
図38は本実施例の半導体装置の温度サイクル試験における熱抵抗の推移を説明するグラフである。図において、Aは本実施例の半導体装置11、Bは比較例半導体装置の場合である。ここで、比較例半導体装置は、本実施例の半導体装置11のはんだ層5、5′、5″に対応する部分がPb−50wt%Sn−1.5wt%Ag合金のみで構成(金属粉末を添加せず)され、その他の構成は本実施例と同一構成である。縦軸の初期値に対する熱抵抗増加量は、(試験後の熱抵抗/初期熱抵抗)比で表わす。試料A及びBとも1万サイクルまでの試験で熱抵抗は増加せず、初期熱抵抗値が維持されている。この結果は、本実施例半導体装置11のようにはんだ層5、5′、5″に金属粉末5Bが添加されている場合であっても、金属粉末無添加の場合と同等の信頼性を確保できることを示唆する。
図39は本実施例半導体装置のパワーサイクル試験における熱抵抗の推移を説明するグラフである。この試験においては、容器1の温度が30〜125℃の変化を生ずるように半導体装置11に間欠通電を施した。図におけるAとBは図38に示した温度サイクル試験の場合と同様である。また、縦軸の見方も図38の場合と同様である。試料A及びBとも、約5万サイクルまでは初期値と同等の熱抵抗を示し、熱抵抗増加は5万サイクルを越えてから生じている。この結果からも、本実施例の半導体装置11のようにはんだ層5、5′、5″に金属粉末5Bが添加されている場合であっても、金属粉末無添加の場合と同等の信頼性を確保できることを確認できる。
上記の半導体装置11は、構造体15としての全波整流装置に適用された。図40は全波整流装置を説明する平面図及び断面図である。(a)は構造体15としての全波整流装置の平面図、そして(b)はA−A′断面図である。図において、半導体装置11は、Cu容器1、容器1の底部にはんだ層5′により固着された熱膨張緩和部材19、熱膨張緩和部材19上にはんだ層5により固着された半導体基体6、半導体基体6上にはんだ層5″を介して固着された
Cuリード7、そしてこれらを被覆する樹脂層10からなる。3個の半導体装置11のCu容器1が、外部配線接続層12を介して外部配線13と外部配線基板14の役割を兼ねる第1放熱板90に接着される。また、第2放熱板91上にも同様に3個の半導体装置11が搭載されている。すなわち、複数個の半導体装置11が互いに対をなす第1放熱板90及び第2放熱板91上に搭載され、各放熱板内では整流方向が揃えられ、放熱板相互間では整流方向が異なるように取り付けられている。ここで、第1放熱板90及び第2放熱板91にはプレス加工したCu板が用いられている。放熱板90、91の役割は、半導体装置11が放出する熱を効率よく外部へ伝達すること及び電力を効率よく伝達することにある。この観点から、放熱板90、91にはAl板を用いることも可能である。第1放熱板90と第2放熱板91は互いに対をなしており、エポキシ樹脂等からなる端子台92に取付部材93を介して取り付けられている。Cuリード7は、はんだ材94を介してあらかじめ端子台92に埋め込まれたCu端子95に接合されている。はんだ材94や外部配線接続層12にはPb−63wt%Sn合金が適用され、これらのはんだ付けは260℃の熱処理により実施されている。この合金は、(1)Pb−5wt%Sn−1.5wt%Ag、Pb−10wt%Sn、Pb−50wt%Sn、Pb−63wt%Snの如きPb−Sn系合金材、(2)Snからなる金属又は(3)Sn、Sb、Ag、Cu、Ni、P、Bi、Zn、AuそしてInの群から選択された少なくとも2種を含む合金材で代替えしてもよい。
本実施例の構造体15における半導体装置11の不良(短絡による回路機能の消失)発生率は0.00055%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象に基づく。
図41は本実施例の構造体の全波整流回路を説明する回路図である。この全波整流装置15は、車両用三相交流発電機に取り付けられた。車両のエンジンによる回転動力がロータに伝達され、このロータに取り付けられたロータコイルが励磁巻線の発生する界磁と鎖交することにより、ロータコイルに交流が発生する。全波整流装置15のU、V、W端子は、上記のロータコイルと接続されている。したがって、U、V、W端子を経由した交流は各半導体装置11により直流に変換され、端子A及びBを通して負荷に直流電力として供給される。
全波整流装置15は、これが取り付けられた三相交流発電機100とともに自動車のエンジンルーム内に搭載された。この自動車には20万kmの走行試験が施された。三相交流発電機100及び全波整流装置15は、この走行試験期間中は常に稼働状態にあったけれども、電気的機能は初期状態と同等に維持されていた。このように優れた耐久性能が得られた理由として、(1)半導体装置11の内部におけるはんだ層5、5′、5″の再溶融による流出が完全に抑制された点、(2)半導体装置11内の各部材が図37、図38に示したように優れた信頼性を持つはんだ層5、5′、5″で接続されている点が挙げられる。
全波整流装置は本実施例に示した形態のみに限定されない。図42は他の形態の全波整流装置を説明する断面模式図である。図において、半導体装置11は第1放熱板90と第2放熱板91の貫通孔に外部配線接続用はんだ層12により固着されている。第1放熱板90と第2放熱板91の間には、シリコーン樹脂からなる絶縁シート96が挟まれている。すなわち、複数個の半導体装置11が互いに対をなす第1放熱板90及び第2放熱板91上に固着され、各放熱板内では整流方向が揃えられ、放熱板相互間では整流方向がことなるように取り付けられている。第1放熱板90と第2放熱板91は互いに対をなしている。各半導体装置11は、Cuリード7をあらかじめ端子台94に取り付けられた金属端子95とはんだ材94を介して接合されている。以上の構造の全波整流装置15は図40に示した全波整流回路を構成している。この全波整流装置15も車両用三相交流発電機に取り付けて使用できる。
(実施例19)
本実施例では、MCM(Multi Chip Module)型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図43は本実施例の半導体装置およびそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。ガラスエポキシ基板(18.8mm×16.8mm×0.65mm、4層配線)1の第1主面1Aには配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が設けられ、この配線パターン4上には4種類の集積回路素子基体(4.7mm×8.2mm×0.35mm、3.9mm×4.9mm×0.35mm、4.9mm×4.7mm×0.35mm、6.0mm×6.0mm×0.35mm)6からなるチップ部品がはんだ層(ピッチ:0.1mm)5により導電的に固着されている。はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜15μm)5Bを分散させた複合体で構成され、Ni粉末5Bの添加量は15vol%に調整されている。集積回路素子基体6とガラスエポキシ基板1とで構成される空隙(約50μm)にはエポキシ樹脂10が充填され、はんだ層5は完全に外気から遮断されるように封止されている。エポキシ樹脂10は、ビスフェノールA、無水物系硬化剤としてのメチルヘキサヒドロ無水フタル酸、硬化促進剤としてのアミン及び有機酸とから構成される。ここで、第1主面1Aに設けられた配線パターンの所定部(はんだ層5の形成領域以外の部分)には、はんだレジスト膜が設けられている。また、配線パターン4は外部電極層3としての役割も兼ね、基板1の第2主面1B側に向けて外部配線接続用はんだボール(直径:約0.15mm)12が形成されている。はんだボール12はSn−3wt%Ag−0.7wt%Cuからなるマトリックス金属12AにCu粉末(粒径:0.05〜25μm)からなる金属粉末12Bが15vol%添加された複合体で構成されている。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜15μm)5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や断線を防止することができる。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11は実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13に、外部配線接続用はんだボール12により固着されている。この際、はんだボール12による2次実装はんだ付けは260℃のもとで実施されている。
本実施例構造体15における半導体装置11の不良(短絡または断線による回路機能の消失)発生率は0.00015%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。また、本実施例の構造体15の外部配線接続用はんだボール12にはCu粉末12Bが添加されているため、構造体15を熱処理により他の基板に搭載する場合(3次実装はんだ付け)でも、マトリックス金属12Aの流出とそれに伴う短絡や断線を防止することができる。
本実施例の構造体12には−30〜125℃の温度サイクル試験が施された。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例の構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
以上に説明した半導体装置11や構造体15は、最終的に80×40×12.8mmのサイズの3バンド(AM/FMステレオ/TV)搭載のテレビ機能付き小型ラジオに搭載された。
(実施例20)
図44は本発明の他形態のパワーモジュール装置を説明する平面及び断面模式図である。この絶縁型半導体装置11は400A級のものである。セラミック絶縁基板122と半導体素子基体6を支持部材125上に固着した後、エポキシ樹脂ケース130、金属細線7、エポキシ樹脂蓋131を設けるとともに同ケース内にシリコーンゲル樹脂10を充填した状態を示す。(a)は平面図、(b)は(a)におけるA−A′断面、(c)は(a)におけるB−B′断面をそれぞれ示す。ここで、支持部材125上のセラミック絶縁基板122ははんだ(厚さ:200μm)5′により固着され、セラミック絶縁基板122の銅板4a上には8個のSiからなるMOS FET素子基体(寸法:7mm×7mm×0.3mm)6がはんだ層(厚さ:200μm)5により固着されている。各素子基体6にはAl線(直径:400μm)7によるワイヤボンディングが施されソース電極4b、ドレイン電極4a、エポキシ樹脂ケース130にあらかじめ取り付けられている主端子140や補助端子141に接続されている。また、セラミック絶縁基板122上の銅板4c上には、温度検出用サーミスタ素子340がはんだ層5(図示せず)によりろう付けされ、銅板4cと補助端子141との間を金属細線7によるワイヤボンディングして、外部へ連絡されている。なお、図面では省略しているけれども、エポキシ樹脂ケース130と支持部材125の間はシリコーン接着樹脂135を用いて固定されている。エポキシ樹脂蓋131の肉厚部には凹み225、主端子140には穴140′がそれぞれ設けられ、絶縁型半導体装置11を外部回路配線に連絡するためのネジ(図示せず)が収納されるようになっている。主端子140や補助端子141はあらかじめ所定形状に打抜き、成形された銅板にNiめっきを施したものであり、トランスファモールド法によってエポキシ樹脂ケース130に取り付けられている。
ここで、はんだ層5、5′はマトリックス金属5AとしてのSn−5wt%Sb合金にCu粉末(粒径:1〜12μm)5Bが10vol%添加されている。
支持部材125はAl−SiC複合金属部材からなり、熱膨張率:8.0ppm/℃、熱伝導率:170W/m・Kなる物性を有している。支持部材125の母材は、Alマトリックス125A中にSiC粒子125Bを分散した複合体であり、表面にNiめっき層(厚さ:5μm)が形成されている。支持部材125の寸法は74.0mm×42.4mm×3mmであり、その周縁部に取り付け穴(直径:5.6mm)125Eが設けられている。
セラミック絶縁基板122は、寸法50mm×30mm×0.63mmを有するAlN焼結体(熱膨張率:4.3ppm/℃、熱伝導率:160W/m・K)420の両面に、厚さ300μmの銅板4a(ドレイン電極を兼ねる)、4b(ソース電極を兼ねる)、4c(サーミスタ搭載用)と、厚さ250μmの銅板4dを、活性金属としてのTiを2wt%添加したAg−28wt%Cuろう(図示せず、厚さ:20μm)によりそれぞれ接合したものである。これらの表面には、無電解めっきにより厚さ5μmのNi層が形成されている。AlN焼結体12の代替物として窒化珪素焼結体(熱膨張率:3.1ppm/℃、熱伝導率:120w/m・K)を用いることができる。
以上の構成によれば、半導体装置11の稼働時において半導体素子基体6が過熱し、はんだ層5あるいは5′が再溶融した場合でも、はんだ層5あるいは5′の流出、部品6、340の位置ずれ等の不具合を生ずるのを防止できる。このことにより、半導体装置11の所定性能を維持できる。
(実施例21)
本実施例でははんだ材5’について説明する。
図45は本発明はんだ材の形態を説明する模式図を示す。(a)は第1の形態であるペースト状はんだ材5’である。ペースト状はんだ材5’は、はんだ付け熱処理を経た後にマトリックス金属となるSn−5wt%Sb合金(融点:230〜240℃)からなるマトリックス金属用金属粉末(粒径:15〜60μm)5Aと、Ag−28wt%Cuを主成分とする分散用金属粉末(粒径:15〜50μm、融点:779℃)5Bと、有機物を含むフラックス剤〔重量比:WWロジン(100)−アジビン酸(1)−トリエタノールアミン(1)−アニリン塩酸塩(2)〕5Cを混練した組成物である。はんだ材5’中におけるフラックス剤5Cの添加量は約11wt%である。また、分散用金属粉末5Bははんだ付け熱処理を経た後に50vol%を占有するように添加量が調整されている。マトリックス金属用金属粉末5Aもはんだ付け熱処理を経た後に50vol%を占有するように添加量が調整されている。以上に説明したペースト状はんだ材5’は、印刷法、ディスペンス法等により所望接続部に供給され、空気中、窒素中、窒素に水素を添加したフォーミングガス中ではんだ付け処理される。
フラックス剤5Cは、マトリックス金属用金属粉末5A、分散用金属粉末5B、被接続部品や被接続基板のメタライズ領域の表面清浄化とともに表面酸化物を除去する役割を担う。例えば、有機アミン塩酸塩系フラックス剤5Cの場合は、被接続物質(Cu)は次の反応により清浄化される。
2R・NH2・HCl+CuO→CuCl2+2RNH2+H2O
−−−−−−−−(1)
2CuCl2+Sn(溶融錫)→SnCl4+2Cu
−−−−−−−−−−−−−−−(2)
また、フラックス剤5Cには、例えば以下に示す型式の材料を用いることができる。
(1)千住金属工業(株)製−−−−−スパークルフラックス
PO−F−1010S,PO−F−1010K,ES−1040,PO−F−009M,PO−F−710,ZR−86,ZR−93,SR−209,SR−12,WF−3041,WF−2050,T−1
(2)日本スペリア(株)製
NS−827,NS−828A,NS−828B,NS−828B−ne,NS−829,NS−501A,NS−316F−6,NS−316F−7,NS−316F−8,NS−334,RM−5,NS−52,NS−91,NS−30,NS−45,NS−23,NS−22,NS−72,NS−65,RA−3,RA−5,RA−943,RA−51A,RA−51M,RA−51T,RA−A21,RMA−1,RMA−2,RMA−M160,RMA−M293,RMA−M293T,RMA−355T,NC−40,NC−52
(3)日本ハンダ(株)製
ラピックス−R,ラピックス−RMA,ラピックス−RA,ラピックス−P5,ラピックス−G150,ラピックス−G130,ラピックス−ZRMA,ラビックス−ZRA,ラピックス−E3,ラピックス−E−6,ラピックスAX−BP1,ラピックス92K,ラピックスBA−1,ラピックスSSR−100,ラピックスSSR−101,ラピックスSSR−102,ラピックス−CZ7,ラピックス−FW1,ラピックス−AD2,ラピックス−1000,ラピックス−2000
(4))日本アルミット(株)製
HM−1 RMA V14L,SSHA−SN,A−65
(5)ソルダーコート(株)製
TAS−LF221,TAS−LF220,TAS−LF219,TAS−LF217,TAS−LF215,TAS−350,TAS−550,TAS−SH285,TAS−SL170,TAS−650,TAS−SM180
(6)ハリマ化成(株)製
F−40,F−50,LF−300,FR−30,FR−38
(7)タルチンケスター(株)製
R−101,R−500,R−501,R−504,HA−78TS−M,HA−90TS−M,L−881,L−570,L571,C−903,S−150(8)タムラ化研(株)製
EC−19S−8,EC−15
(9)(株)タムラ製作所製
ULF−10P,ULF−45,VOF−19,VOC−007V,EC−15,EC−19S
(10)昭和電工(株)製
9ZSN05M2,8ZSN05M2,8Z3B05N2
(11)(株)日本フィラーメタルズ製
M180,K180,M200,A554,AF07,AZ30
(b)は第2の形態であるシート状又はリボン状のはんだ材5’である。シート状はんだ材5’は、あらかじめSn−5wt%Sb合金(融点:230.240℃)からなるマトリックス金属5Aと、マトリックス金属5A中に分散されたAg−28wt%Cuを主成分とする分散用金属粉末(粒径:15.50μm、融点:779℃)5Bとから構成される。マトリックス金属5A及び分散用金属粉末5Bは、はんだ付け熱処理を経た後にそれぞれ50vol%を占有するように添加量調整されている。以上に説明したシート状はんだ材5’は、被接続部材の間に介在するように供給され、水素中、窒素中、窒素に水素を添加したフォーミングガス中ではんだ付け処理される。
以上のはんだ材5’によれば、上述の実施例と同様に、従来のはんだ材では得られない作用、効果、利点をもたらす。なお、マトリックス用金属5AがSnからなる金属又はSn,Sb,Zn,Cu,Ni,Au,Ag,P,Bi,In,Mn,Mg,Si,Ge,Ti,Zr,V,Hf,Pd,Pbの群から選択された2種以上からなる合金、分散用金属粉末5Bが主成分としてのAg又は/及びCuとともにSn,Au,Fe,Ge,Mn,Ni,Sb,Si,Zn,Pd,Pt,P,P,Alの群から選択された1種類以上の金属を含む合金でそれぞれ構成された場合でも同様の作用、効果、利点を享受できる。
(実施例22)
本実施例では、実施例6で用いたはんだ材5に代えて、Sn−3wt%Ag−0.5wt%Cu合金からなるマトリックス金属5Aに、Sn−40wt%Sb−10wt%Ag−8wt%Cuからなる4元合金粉末(粒径:25〜90μm、添加量:40vol%)5Bを分散したはんだ材5を用い、図16の半導体装置11及び構造体15を得た。はんだ材5の材料以外の構成及び製造方法は実施例6と同じである。
本実施例の構造体15の短絡不良率は0.0044%で優れた歩留りを示した。この結果は、水分が樹脂層10を通して内部に侵入した状態にあっても、チップ部品、配線パターン4、基板1と樹脂層10の接触界面の接合力を低下させることなく、2次実装に伴うはんだ材5の再溶融と体積膨張によっては界面剥離せず、はんだ材5の流出や短絡を生じないことを示唆する。また、本実施例の4元合金系の組成が適正範囲からはずれるとマトリックス金属5A中に溶解しやすくなり、粒子の形態を消失して、本発明の効果を享受できなくなる。しかし、組成が(25〜66)wt%Sn−(22〜70)wt%Sb−(4.5〜31)wt%Ag−(2.3〜18)wt%Cuの範囲にある場合は、Sn−40wt%Sb−10wt%Ag−8wt%Cu合金粉末5Bの場合と同様の効果が得られる。
本実施例構造体15を、−40〜125℃の温度サイクル試験に投入した。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、回路機能消失による不具合は認められなかった。また、(25〜66)wt%Sn−(22〜70)wt%Sb−(4.5〜31)wt%Ag−(2.3〜18)wt%Cu合金粉末5Bを適用した場合も同様の接続信頼性を維持できる。
以上に説明したように、本発明によればチップ部品を配線部材にはんだ材により搭載し、はんだ付け部を樹脂封止してなる半導体装置を、外部配線部材に2次実装する際のはんだ材の流出やこれによる短絡、断線、チップ部品の位置ずれを防止できる半導体装置、この半導体装置を用いた構造体、及びこれらを用いた電子装置を提供できる。
【図面の簡単な説明】
図1は、本発明の半導体装置の断面模式図である。
図2は、本発明の半導体装置に適用されているはんだ層の断面模式図である。
図3は、はんだ層がマトリックス金属のみで構成される際の問題点を説明する断面模式図である。
図4は、Sn−10wt%Sbはんだ材にAuが融合した場合の融点低下を説明するグラフである。
図5は、Pb−12wt%Sn−8wt%Sb−1wt%Agはんだ材にSnが融合した場合の融点低下を説明するグラフである。
図6は、本発明構造体の断面模式図である。
図7は、2次実装後の短絡不良率に及ぼすW粉末粒径の影響を説明するグラフである。
図8は、2次実装後の短絡不良率に及ぼすW粉末添加量の影響を説明するグラフである。
図9は、本発明構造体の断線不良率に及ぼすW粉末添加量の影響を説明するグラフである。
図10は、本発明電子装置の一例であるリチウムイオン二次電池の断面模式図である。
図11は、電子装置の一例であるリチウムイオン二次電池に組み込まれた半導体装置の回路ブロック図である。
図12は、一実施例半導体装置に適用する多層ガラスセラミックス基板を説明する図である。
図13は、一半導体装置の製作工程を示す断面図である。
図14は、高温高湿雰囲気にさらした半導体装置を適用して得た構造体の短絡不良率を説明するグラフである。
図15は、一実施例の半導体装置としての電力乗算回路装置の回路ブロック図である。
図16は、磁界発生部の構成図である。
図17は、他実施例半導体装置としての高周波パワーモジュールを説明する断面模式図である。
図18は、他実施例半導体装置を説明する回路図である。
図19は、携帯電話用構造体を説明する断面模式図である。
図20は、他実施例構造体を適用した携帯電話の回路ブロック図である。
図21は、他実施例構造体の断線不良率及び熱抵抗増大不良率を説明するグラフである。
図22は、他実施例半導体装置としての高周波パワーモジュールを説明する断面模式図である。
図23は、携帯電話用構造体を説明する断面模式図である。
図24は、他実施例半導体装置を説明する断面模式図である。
図25は、他実施例構造体を説明する断面模式図である。
図26は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図27は、他の形態のCSP型半導体装置を説明する断面模式図である。
図28は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図29は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図30は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図31は、他実施例構造体の変形例を説明する断面模式図である。
図32は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図33は、他の形態のCOC型半導体装置を説明する断面模式図である。
図34は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図35は、他実施例半導体装置の回路を説明する図である。
図36は、他実施例構造体の出力電流と変換効率の関係を説明するグラフである。
図37は、他実施例半導体装置を説明する断面模式図である。
図38は、他実施例半導体装置の温度サイクル試験における熱抵抗の推移を説明するグラフである。
図39は、他実施例半導体装置のパワーサイクル試験における熱抵抗の推移を説明するグラフである。
図40は、全波整流装置を説明する平面図及び断面図である。
図41は、他実施例構造体の全波整流回路を説明する回路図である。
図42は、他の形態の全波整流装置を説明する断面模式図である。
図43は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図44は、他形態のパワーモジュール装置を説明する平面及び断面模式図である。
図45は、本発明のはんだ材の形態を説明する図である。
本発明は配線部材上に搭載した回路素子(チップ部品)を樹脂封止してなる半導体装置に関する。
背景の技術
日本国特許公開公報である特開平6−61417号には、アルミナからなる電気絶縁性基板の第1の主面に形成された所定の導電パターンに1つ以上の半導体素子を固着し、これを樹脂封止してなる半導体装置が開示されている。
日本国特許公開公報である特開平7−235565号には、配線基板と、この配線基板上にはんだからなるバンプを介して電気的に接続された回路部品とを有し、前記バンプ中にバンプ高さを制御するための固体微粒子が分散された電子回路装置が開示されている。ここで、バンプは183℃の融点を持つPb−Sn系合金であり、固体微粒子はCu、Fe、Ni、Pt、Ag及びこれらの合金や、ステンレス鋼ボール、Mo粉、樹脂コート金属粉である。このようなはんだ材を用いてチップ部品をはんだ付けすると、各固体微粒子の表面にSnとの金属間化合物が成長して結合する。このため、バンプ高さの調節が容易で、チップ部品実装時にバンプの表面張力のバランスが崩れた場合でもチップ部品の傾斜搭載を防止できる。
近年では環境保全の観点から、電子部品搭載に従来適用されてきたPb−Sn系合金材を、Pbフリー合金で代替えすることが望まれている。現在実用可能なPbフリーはんだ材はSnを圧倒的多量に含む合金であって、その融点は240℃以下である。基板上にチップ部品をはんだ材を用いて搭載し、チップ部品を樹脂封止した樹脂封止型半導体装置において、Pbフリーはんだ材を適用した場合、外部配線基板等への2次実装時に半導体装置のはんだ材の再溶融により、配線の短絡、断線やチップ部品の位置ずれの問題が生じる。
前述の特開平6−61417号公報に開示された発明では、1次実装用はんだ材が包囲物質で密閉された場合に特有の、はんだ層の再溶融とこれに伴う内部回路の短絡や回路機能の劣化についての考慮がなされていない。
また、前述の特開平7−235565号公報に開示された電子回路装置では、固体微粒子とその表面に成長する金属間化合物によってバンプ高さの調節やチップ部品の傾斜搭載を防止できるけれども、1次実装用はんだ材が上述の包囲物質で密閉された系において特有の上記問題の解決指針を与えていない。また、本先行技術例のはんだ母材はPb−Sn系合金であり、上述したPbフリー化には対応できない。
発明の開示
本発明の目的は、基板上に回路素子としてのチップ部品を搭載し、搭載チップ部品を樹脂封止してなる半導体装置を外部配線基板に搭載する場合に1次実装はんだ材の流出やこれによる短絡、断線、チップ部品の位置ずれを防止できる半導体装置、該半導体装置を用いた構造体、またはこれらを用いた電子装置を提供することにある。
本発明の半導体装置は、チップ部品と配線部材とを固着したはんだ層が樹脂層で包囲され、はんだ層がマトリックス金属に金属粉末を分散させた複合材で構成されたことを特徴とする。
また、本発明の構造体は、チップ部品と配線部材とを固着したはんだ層が樹脂層で封止され、はんだ層がマトリックス金属に金属粉末を分散させた複合材で構成された半導体装置が、接続層を介して外部配線部材に固着されたことを特徴とする。
また、本発明の電子装置は、チップ部品と配線部材とを固着したはんだ層が樹脂層で封止され、はんだ層がマトリックス金属に金属粉末を分散させた複合材で構成された半導体装置、又は前記半導体装置が接続層を介して外部配線部材に固着された構造体が組み込まれたことを特徴とする。
ここで、電子装置としては例えば、二次電池装置、高周波電力増幅装置、電力計測装置、液晶ディスプレイ装置又はコンバータ装置等が挙げられる。
発明を実施するための最良の形態
(実施例1)
本実施例では半導体装置11について説明する。
図45は本発明はんだ材の形態を説明する模式図を示す。(a)は第1の形態であるペースト状はんだ材5’である。ペースト状はんだ材5’は、はんだ付け熱処理を経た後にマトリックス金属となるSn−5wt%Sb合金(融点:230〜240℃)からなるマトリックス金属用金属粉末(粒径:15.60μm)5Aと、Ag−28wt%Cuを主成分とする分散用金属粉末(粒径:15〜50μm、融点:779℃)5Bと、有機物を含むフラックス剤〔重量比:WWロジン(100)−アジビン酸(1)−トリエタノールアミン(1)−アニリン塩酸塩(2)〕5Cを混練した組成物である。はんだ材5’中におけるフラックス剤5Cの添加量は約11wt%である。また、分散用金属粉末5Bははんだ付け熱処理を経た後に50vol%を占有するように添加量が調整されている。マトリックス金属用金属粉末5Aもはんだ付け熱処理を経た後に50vol%を占有するように添加量が調整されている。以上に説明したペースト状はんだ材5’は、印刷法、ディスペンス法等により所望接続部に供給され、空気中、窒素中、窒素に水素を添加したフォーミングガス中ではんだ付け処理される。
(b)は第2の形態であるシート状又はリボン状のはんだ材5’である。シート状はんだ材5’は、あらかじめSn−5wt%Sb合金(融点:230〜240℃)からなるマトリックス金属5Aと、マトリックス金属5A中に分散されたAg−28wt%Cuを主成分とする分散用金属粉末(粒径:15〜50μm、融点:779℃)5Bとから構成される。マトリックス金属5A及び分散用金属粉末5Bは、はんだ付け熱処理を経た後にそれぞれ50vol%を占有するように添加量調整されている。以上に説明したシート状はんだ材5’は、被接続部材の間に介在するように供給され、水素中、窒素中、窒素に水素を添加したフォーミングガス中ではんだ付け処理される。
以上のはんだ材5’によれば、後述する本発明半導体装置で説明するように、従来のはんだ材では得られない作用、効果、利点をもたらす。
図1は本実施例の半導体装置を説明する断面模式図である。半導体装置11は次のように構成されている。配線部材となる基板1は、多層ガラスセラミックス基板〔ガラスセラミックス(低温焼成基板とも言われる)であり、基板1の内部には内層配線層(Ag−1wt%Pt)2及びスルーホール配線(Ag−1wt%Pt)2Aが設けられている。基板1の第1主面1Aには配線パターン(Ag−1wt%Pt)4が設けられ、この配線パターン4上には集積回路素子基体6A(図示せず)やFET素子基体6Bを含む半導体素子基体(Si、3.5ppm/℃)6、チップ抵抗(約7ppm/℃)8、コンデンサ(約11.5ppm/℃)9からなるチップ部品がはんだ層5により導電的に固着(1次実装はんだ付け)されている。はんだ層5は、図2に示したように、Sn−5wt%Sb合金からなるマトリックス金属5AにW粉末(粒径:1μm)5Bを分散させた複合体で構成され、W粉末5Bの添加量は50vol%に調整されている。また、半導体素子基体6と配線パターン4の所定部間には、Auからなる金属細線7がボンディング(集積回路素子基体6A:直径27μm、FET素子基体6B:直径50μm)されている。これらのチップ部品と金属細線7や、第1主面1Aは主成分がエポキシ材である樹脂層(硬化後の物性が、熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%)10により外気から完全に遮断される如くに封止されている。多層セラミックス基板1の第1主面1Aと反対側の第2主面1Bには、外部電極層(Ag−1wt%Pt)3が設けられている。外部電極層3は多層セラミックス基板1の内部に設けられた内層配線層2やスルーホール配線2Aを中継して配線パターン4と電気的に接続されている。集積回路素子基体6AやFET素子基体6Bを含む半導体素子基体6、チップ抵抗8、コンデンサ9からなるチップ部品は配線パターン4上にはんだ層5により導電的に固着されているため、外部電極層3はこれらのチップ部品とも電気的に接続されている。ここで、内層配線層2やスルーホール配線2Aは、多層セラミックス基板1の内部領域に埋設される如くに配置されている。また、図示せずしているけれども、配線パターン4や外部電極層3の表面にはNiめっき層、Auめっき層が順次設けられている。また、チップ抵抗8やコンデンサ9の電極には、Niめっき層、Snめっき層が順次設けられている。以上に説明したように、いずれのチップ部品も基板1、配線パターン4、樹脂層10によって完全に包囲され、これらのチップ部品を固着しているはんだ層5もチップ部品6、8、9、配線パターン4、樹脂層10によって完全に包囲されている。
次に、はんだ層5について説明する。図2に、本実施例の半導体装置に適用されるはんだ層の断面模式図を示す。(a)ははんだ層5の模式図であり、Sn−5wt%Sb合金(融点:230〜240℃)からなるマトリックス金属5A中に、W(平均粒径:約1μm)からなる金属粉末5Bが分散された構成を有している。W金属粉末5Bの添加量は50vol%であり、残部の50vol%はマトリックス金属5Aが占有している。(b)は半導体素子基体6(6A、6B)が搭載されている部分の拡大断面模式図である。半導体素子基体6は(a)の構成からなるはんだ層5により、基板1上の配線パターン4に導電的に固着されている。基板1、配線パターン4、半導体素子基体6(6A、6B)、及びはんだ層5は、樹脂層10によって封止されている。配線パターン4の表面にはNiめっき層(5μm、図示せず)とAuめっき層(1μm、図示せず)が順次設けられている。ここで、半導体素子基体6(6A、6B)の被固着面にはTi(0.15μm)−Ni(0.6μm)−Au(0.2μm)積層金属層605が蒸着により形成されている。(c)はチップ抵抗8、コンデンサ9が搭載されている部分の拡大断面模式図である。チップ抵抗8やコンデンサ9も(a)の構成からなるはんだ層5により、基板1上の配線パターン4に導電的に固着されている。ここで、チップ抵抗8及びコンデンサ9にはAg厚膜からなる電極105が設けられている。図示せずしているけれどもAg厚膜の表面にはNiめっき層(5μm)、Snめっき層(1μm)が順次設けられている。しかし、チップ部品6、8、9が固着(1次実装はんだ付け)された後は、配線パターン4上のAuめっき層、積層金属層605上のAu層、電極105上のSnめっき層ははんだ層5に融合する。基板1、配線パターン4、チップ抵抗8及びコンデンサ9、はんだ層5は樹脂層10によって封止されている。本発明において特に特徴的な点は、はんだ層5は周囲を他の固体物質によって完全に包囲されている状態にあって、マトリックス金属5Aに金属粉末5Bが分散されていることである。はんだ層5がこのような構成を有することによって、半導体装置11が後続工程でマトリックス5Aが溶融状態になる温度に加熱(2次実装はんだ付け)された場合でもはんだ材5は実質的に流動せず、短絡、チップ部品の位置ずれ、チップ部品の放熱性劣化が回避される。これらのことが本発明において重要な点である。
また、金属粉末5Bはマトリックス金属5Aにぬれやすい物質(Ag−Cu合金)からなる。このことが、例えばSnを主成分とするマトリックス金属とCu,Ni等の金属粉末とを組み合わせた場合には得られにくい利点をもたらす。この点を、図45(a)のペースト状はんだ材5’を例にとって説明する。昇温に伴って融点に達したマトリックス金属粉末5Aの溶融及び結合と同時に、フラックス剤5Cによる金属粉末5Bの表面クリーニング(特に表面酸化膜の除去)も進行し、瞬時にマトリックス金属5Aと金属粉末5Bの結合(金属粉末5Bの表面に溶融したマトリックス金属5Aがぬれる)が完結する。この結果、金属粉末5Bのフラックス剤5Cによる流動や系外への除去が抑制されるため、金属粉末5Bは溶融マトリックス金属中に留まりやすくなり、金属粉末5Bの充填率も高められる。本発明はんだ材5’において金属粉末5Bの充填率が高められるのは、金属粉末5Bがマトリックス金属粉末5Aにぬれやすいことに起因する。フラックス剤5Cの化学的活性度が高まった段階で、マトリックス金属粉末5A及び金属粉末5Bの表面はほぼ同時にクリーニングされ、表面酸化膜除去もほぼ同時に進行する。この結果、マトリックス金属粉末5Aの溶融及び結合と同時に、マトリックス金属5Aによる金属粉末5Bの表面へのぬれ反応も瞬時に進行する。この際、被接続部の配線パターン4や積層金属層605、電極105もフラックス剤5Cによりクリーニングされ、溶融マトリックス金属5Aとの接合が良好になされる。
一方、Cu,Ni等の金属粉末を添加したペースト状はんだ材を加熱すると、昇温に伴ってフラックス剤5Cにおける低分子成分が揮発し、分子量の大きい有機成分が残る。同時に、融点に達したマトリックス金属粉末の溶融と粉末どうしの結合が進む。この際、フラックス剤5Cの化学的活性度も高まり、マトリックス金属粉末の表面がクリーニング(特に表面酸化膜の除去)がなされる。しかしながら、Cu,Ni等の単体金属からなる金属粉末の場合は表面クリーニングが進行しにくく、マトリックス金属粉末の溶融と結合が完結した段階でも、Cu,Ni粉末表面の酸化膜は完全には除去されない。この結果、Cu,Ni粉末はフラックス剤5Cとともに流動して系外に除去されるため、溶融マトリックス金属中に留まりにくくなる。この現象は、Cu,Ni粉末の充填量が高いほど顕著になる。
本発明はんだ材と同様の効果は、Sn−5wt%Sb合金以外の金属粉末5Bを添加した場合でも享受できる。例えば、Sn−40wt%Sb−10wt%Ag−8wt%Cu、Ag−20.4wt%Cu−13.6wt%Zr、Ag−44wt%Cuあるいは(25〜66wt%)Sn−(22〜70wt%)Sb−(4.5〜31wt%)Ag−(2.3〜18wt%)Cuの合金粉末5Bや、後述する表3に掲げるように主成分としてのAg又は/及びCuとともにSn,Au,Fe,Ge,Mn,Ni,Sb,Si,Zn,Pd,Pt,P,Pb,Alの群から選択された1種類以上の金属を含む合金粉末5Bを用いることが可能である。
次に、はんだ層5がマトリックス金属のみで構成された場合の問題点について説明する。図3ははんだ層がマトリックス金属のみで構成される際の問題点を説明する断面模式図である。ここで、(a)、(b)は主としてヤング率の高い樹脂(例えばエポキシ樹脂)10によって封止された場合に生じやすい問題点、(c)、(d)は主としてヤング率が低く熱膨張率が高い樹脂(例えばゲル樹脂)10によって封止された場合に生じやすい問題点を示す。(a)はチップ部品の電極間が溶融はんだの流動によって短絡する場合の状態を説明する断面模式図である。はんだ層5の再溶融による内圧Pの上昇(825MPa)によって、チップ部品8、9近傍の樹脂10が剥離(チップ部品−封止樹脂間)し、それによって生ずる空隙に沿って溶融はんだ材5aが流出する。この流出が進むと電極105間が短絡される。(b)は溶融はんだの流動によって周辺の配線パターン間が短絡する場合の状態を説明する断面模式図である。はんだ層5の再溶融による内圧Pの上昇によってチップ部品8、9近傍の樹脂10が剥離(基板−封止樹脂間)し、それによって生ずる空隙に沿って溶融はんだ材5aが流出する。この流出が進むと配線パターン4間が短絡される。(c)は溶融はんだの流動及び封止樹脂の熱変形によってチップ部品が浮き上がる状態を説明する断面模式図である。これはチップ部品が半導体素子基体6(6A、6B)の場合に生じやすい現象で、樹脂10の熱的変形に基づく外力により半導体素子基体6がY方向に浮き上がり、これに伴ってはんだ層5の周縁部が狭められる。この結果、はんだ層5は大半の領域にわたって熱伝導が阻害される状態になる。特にFET素子基体6Bは発熱量が大きく、(c)の現象は正常な電気的動作をする上での障害になる。(d)はチップ部品が受動部品8、9である場合に生じやすい現象で、樹脂10の熱的変形に基づく外力により部品8、9がY方向に浮き上がったり、X方向へ移動(位置ずれ)する。特に位置ずれが進んだ場合は、溶融はんだ材5によって配線パターン4間が短絡される。また、図示していないけれども、位置ずれが進むことによってはんだ層5が切断され、電極105と配線パターン4の間は電気的に遮断された状態になる。
引き続き図2に戻って説明を続ける。2次実装はんだ付け工程でマトリックス5Aが再溶融した場合は、固相状態から液相状態に変化する過程でその体積は約16%膨張する。一方、金属粉末5Bはマトリックス金属5Aよりも融点が高いため、マトリックス金属5Aが溶融状態になっても固相状態が維持されるから、金属粉末5Bが分担する体積膨張分は無視できる程度に小さい。金属粉末5Bがはんだ層5に占める体積率は50vol%であるから、はんだ層5の実質的な膨張は約8%に抑えられる。この値は、はんだ層がマトリックス金属だけで構成される場合の1/2である。1/2の体積膨張によってはんだ層5に生ずる内圧は413MPa(42kgf/mm2)であり、はんだ層がマトリックス金属だけで構成される場合の825MPa(84.1kgf/mm2)より大幅に低減される。この結果、封止樹脂の接合界面の剥離が抑制されるため、剥離空隙に沿った溶融はんだ材の流出や、電極105間や配線パターン4間の短絡(図2(a)、(b)参照)が防止される。また、仮に封止樹脂の接合界面が剥離してはんだ層5の流動が始まる場合でも、金属粉末5Bは微小な剥離空隙に堆積して溶融マトリックス5aの流動を抑制する役割(目詰まり現象)を有する。
以上に説明したように、本実施例では固相状態を維持する金属粉末5Bの存在によって、はんだ層5が再溶融してもその実質的体積膨張を小さくし、内圧の過大な上昇、封止樹脂の剥離、溶融はんだ材の流出、短絡を抑制し、金属粉末5Bの目詰まり現象によって溶融はんだ材の流出、短絡を抑制することができる。
本発明では、基板1に搭載したチップ部品を封止する封止樹脂10はヤング率の高いエポキシ材には限らない。例えばゲル樹脂(ヤング率:0.98MPa、熱膨張率:950ppm/℃、針入度:55〜90(1/10mm))、シリコーン樹脂(ヤング率:11GPa、熱膨張率:30ppm/℃)のようにヤング率が低く熱膨張率が高い樹脂10で封止した場合は、1次実装はんだ材がマトリックス金属のみで構成されているとその再溶融によって搭載チップ部品の「浮き」や「位置ずれ」を生ずる。浮きは、チップ部品が所定の搭載位置から持ち上げられる(基板に対して縦方向に浮き上がる、図2(c)参照)モードとして現われる。位置ずれは、所定の搭載位置から外れて基板に対して水平方向にずれる(図2(d)参照)モードとして現われる。このような浮きや位置ずれは半導体装置の回路機能消失につながるため好ましくない。これは本発明者らの検討によると、1次実装はんだ材の再溶融によって固着状態から解放されたチップ部品が、樹脂の熱膨張や熱変形に伴う外力の印加によって、基板に対して水平方向や縦方向に移動させられることに起因する。
上述したようにマトリックスのみで構成されるはんだ材はその再溶融によって高い内圧を持つから、周囲環境が崩れること(封止樹脂の剥離や樹脂の変形)によって加速的に流動変形する。これに対し本実施例においては、金属粉末5Bはマトリックス金属5Aが再溶融した場合にはんだ層5の実質的な流動性を低下させる(換言すると粘度を高める)作用を持つ。ここで、金属粉末5Bは(1)溶融マトリックス5A自体の流動を遮る抵抗物質の役割、(2)液相(溶融マトリックス金属5A)−固相(金属粉末5B)間の接触面積を増して両者間の接合力を高める役割(溶融マトリックス5Aのちぎれ抑制)を有する。上記(1)、(2)の作用により、はんだ層5の実質的流動性は低下し、浮きや位置ずれが抑制される。このように、本実施例のはんだ層を適用することにより、金属粉末5Bによって再溶融はんだ層5の粘度を実質的に高め、外力印加に伴うチップ部品の移動を抑制するとともに、断線、浮き、位置ずれ等を抑制することができる。
本発明の半導体装置において、はんだ層5を構成するマトリックス金属5Aは、環境保全の観点からSnが主体の金属又は合金であることが特に望ましい。このような目的に適合するマトリックス金属5Aとして、Snからなる金属又はSn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金を選択し得る。例えば、Sn−3.5wt%Ag、Sn−3wt%Ag−0.8wt%Cuで代表されるような、Sn−Ag系合金、Sn−5wt%Sb、Sn−10wt%Sb、Sn−5wt%Sb−0.6wt%Ni−0.05wt%Pで代表されるようなSn−Sb系合金、Sn−58wt%Biで代表されるようなSn−Bi系合金、Sn−0.7wt%Cuで代表されるようなSn−Cu系合金、Sn−52wt%Inで代表されるようなSn−In系合金、Sn−9wt%Znで代表されるようなSn−Zn系合金、In−10wt%Agで代表されるようなIn−Ag系合金、そしてAu−20wt%Snで代表されるようなAu−Sn系合金に置き換えてもよい。また、Sn−8.5wt%Zn−1.5wt%In、Sn−4wt%Ag−2wt%Zn−2wt%Biのように、上述のSn系、Sn−Ag系、Sn−Sb系、Sn−Bi系、Sn−Cu系、Sn−In系、Sn−Zn系、In−Ag系、そしてAu−Sn系はんだ材を任意に組み合わせた合金材を適用することも可能である。上記合金の中で更に好適な材料としてSn−3wt%Ag−0.8wt%Cu、Sn−10wt%Sb、Sn−0.7wt%Cu、Sn−9wt%Znを挙げることができる。
しかしながら、これらの金属又は合金は圧倒的に多量のSnが含有されているため、これらの融点は200℃前後とさほど高くない。また、1次実装後のはんだ層5には、チップ部品6、8、9の固着部を構成する金属や、配線パターン4の表面に設けられた金属が融合される。この融合により、1次実装後のはんだ層5は更に低い溶融温度持つようになる(これについては後述する)。したがって、Snを多量に含むはんだ層5の場合は2次実装はんだ付けに伴う再溶融、溶融はんだ材の流出や短絡、断線、浮きや位置ずれ等の問題を引き起こしやすいため、これらの防止策を与える本発明の役割はいっそう重要になる。
一方、Pbフリー化の点では一歩後退するけれども、本発明ではPbを含むはんだ材5であってもチップ部品6、8、9の1次実装用として適用可能である。例えば、Pb−12wt%Sn−8wt%Sb−1wt%Ag合金、Pb−5wt%Sn、Pb−3.5wt%Sn−1.5wt%Ag、Sn−60wt%Sn、Sn−50wt%Snで代表されるようなPb−Sn系合金を用いることができる。これらの合金の中には、上述したSnを多量に含むPbフリーはんだ材より融点の高いものが多い。
しかしながら、1次実装後のはんだ層5にチップ部品6、8、9の固着部表面の金属や配線パターン4の表面金属が融合され、1次実装後のはんだ層5が低い溶融温度持つようになる事情は上述と同様である(これについては後述する)。したがって、Pbを含むはんだ層5の場合でも、2次実装はんだ付けに伴う再溶融、溶融はんだ材の流出や短絡、断線、浮きや位置ずれの防止策を与える本発明の役割は重要である。
次に、Snを主体に含むはんだ材及びPb−Sn系はんだ材が周辺材料と融合した場合の融点低下に関し、そのメカニズムを説明する。
図4はSn−10wt%Sbはんだ材にAuが融合した場合の融点低下を説明するグラフである。(a)ははんだ材がAuを融合していない場合の吸熱特性模式図、(b)はAuを融合している場合の吸熱特性模式図、(c)は吸熱ピーク高さのAu濃度依存性を示す。ここで、Auは配線パターン4、あるいは半導体素子基体6における積層金属層605の表面に設けられたAuを導入源とする。はんだ材がAuを融合していない場合(a)は、昇温過程で約245℃にピークを持つ吸熱反応を生ずる。この反応により、はんだ材は固相から液相に変化して溶融状態となる。このピークに対応する吸熱ピーク(ΔP1)は大きな値を示す。Auを融合した場合(b)は、(a)における245℃のピークが低温側へシフトして235℃になるとともに、更に低温の領域で約221℃の深いピーク(ΔP2)を生ずる。この際、高温側の吸熱ピーク(ΔP1)は(a)の場合のピークΔP1より浅くなる。以上の傾向をまとめると(c)が得られる。高温側のピーク(ΔP1)ははんだ中のAu濃度を増すにつれ低くなるのに対し、低温側のピーク(ΔP2)はAu濃度を増すにつれ高くなる。この傾向から、Auの融合量の少ないはんだ材は高温側ピーク(ΔP1)に対応した反応によって固相から液相に変化するけれども、Auの融合量を増すにつれ低温側ピーク(ΔP2)の反応が支配的になって低融点化が促進される。
図5はPb−12wt%Sn−8wt%Sb−1wt%Agはんだ材にSnが融合した場合の融点低下を説明するグラフである。ここで、Snはチップ部品8、9の電極105の表面に設けられたSnめっきを導入源とする。(a)ははんだ材がめっきSnを融合していない場合の吸熱特性模式図、(b)はめっきSnを融合している場合の吸熱特性模式図、(c)は吸熱ピーク高さのSn濃度依存性を示す。はんだ材がめっきSnを融合していない場合(a)は、昇温過程で約245℃にピークを持つ吸熱反応を生ずる。この反応により、はんだ材は固相から液相に変化して溶融状態となる。このピークに対応する吸熱ピーク(ΔP1)は大きな値を示す。めっきSnを融合した場合(b)は、(a)における245℃のピークが低温側へシフトして230℃になるとともに、更に低温の領域で約183℃の深いピーク(ΔP2)を生ずる。この際、高温側の吸熱ピーク(ΔP1)は(a)の場合のピークΔP1より浅くなる。以上の傾向をまとめると(c)が得られる。高温側のピーク(ΔP1)ははんだ中のめっきSn濃度を増すにつれ低くなるのに対し、低温側のピーク(ΔP2)はめっきSn濃度を増すにつれ高くなる。この傾向から、めっきSnの融合量の少ないはんだ材は高温側ピーク(ΔP1)に対応した反応によって固相から液相に変化するけれども、めっきSnの融合量を増すにつれ低温側ピーク(ΔP2)の反応が支配的になって低融点化が促進される。
以上のように、1次実装はんだ付けで周辺材料を取り込んで低融点化し、2次実装はんだ付けの際に再溶融しやすくなる問題は、はんだ材5がSnを多量に含む場合やPbを多量に含む場合のいずれにも共通する。
本実施例のはんだ層5は、周辺材料の融合を抑制する点でも有効になる。1次実装はんだ付けにおける溶融はんだ材5への周辺材料の溶解量は、(a)はんだ材5におけるマトリックス金属5Aと周辺材料間の実質的な接触面積、(b)接触界面における溶融はんだ材の流動性、の要因で決定付けられる。換言すると、周辺材料の溶け込み量は接触面積が大きく流動性が高いほど多く、逆に接触面積が小さく流動性が低いほど少ない。図2で説明したように本実施例の半導体装置11では、はんだ層5はSn−5wt%Sb合金マトリックス金属5A中にW粉末5Bが分散されており、W粉末5Bとマトリックス金属5Aが占める体積はそれぞれ50vol%である。接触界面近傍の溶融マトリックス金属5AはW粉末5Bにより遮られるため、周辺材料との実質的な接触面積が低下する。また、上述したように溶融マトリックス金属5Aの流動性は低下している(粘度が高められている)。流動性低下によって、周辺材料物質を含有しないフレッシュな溶融マトリックス金属5Aが接触界面に供給されにくくなり、周辺材料のさらなる溶解が抑制される。この結果、AuやSnの融合量を減らすことができ、低温側ピーク(ΔP2)の反応による低融点化を抑制できる。この点も本発明における重要な作用の1つである。したがって、本実施例のはんだ材を適用することにより、溶融はんだ材5の周辺材料との実質的接触面積を小さくし、併せて流動性を低めることにより、周辺材料物質の溶解とそれに伴う低融点化を抑制することができる。
次に、本実施例の半導体装置11の製造方法について説明する。図12は本実施例の半導体装置に適用した多層ガラスセラミックス基板を説明する図である。(a)の断面図に示すように、ガラスセラミックス材1Cの素材と有機物の混合物からなる第1グリーンシート(焼成後の面積が78.8mm×75mmそして焼成後の厚さが0.25mmになるように調整している)63の所定部に貫通孔を形成し、この貫通孔に焼成後の組成がAg−1wt%Ptになるように調整したペースト18Bを充填するとともに、配線パターン4を形成するためのペースト層18Aをスクリーン印刷法により形成する。また、(b)に示すように、上述と同様の第2グリーンシート64にも所定部に貫通孔を形成し、この貫通孔に同様のペースト18Bを充填するとともに、内層配線層2を形成するためのペースト層18Cをスクリーン印刷法により形成する。第2グリーンシート64の裏面には、あらかじめブレークライン(溝)16が設けられている。このブレークライン16は、後続工程で多層ガラスセラミック基板1を分割するとともに、半導体装置11のサイズ(又は区画)を決定するものである。この区画は有効領域102個が得られるようになっている。次いで、上記第1及び2グリーンシート63、64を積層して1000℃のもとで焼成し、ガラスセラミックス材1Cの素材とペースト18A、18B、18Cを同時に焼結させる。この工程を経たグリーンシート63、64は相互に接合されるとともに、剛性の高い焼結体となる。(c)の平面図に示すように、焼結後のグリーンシート63側の表面(多層ガラスセラミックス基板1の第1主面1Aに対応)には配線パターン4が形成される。配線パターン4は、反対側の面(多層ガラスセラミックス基板1の第2主面1Bに対応)に設けられたブレークライン16で構成される区画内に収まるようにパターンニングされている。次いで(d)の平面図に示すように、反対側の面(第2主面1B)に焼成後の組成がAg−1wt%Ptになるように調整しかつ焼成後に外部電極層3となるべきペースト18Dをスクリーン印刷法により形成し、850℃のもとで空気中で焼成する。この工程を経て多層ガラスセラミックス基板1が得られる。なお、この多層ガラスセラミックス基板1上の配線パターン4と外部電極層3には、Niめっき層(図示せず、厚さ:0.5〜4μm)、Auめっき層(図示せず、厚さ:0.1〜2μm)が順次積層して形成される。Niめっき層は1次及び2次実装はんだ付けで、はんだ材5や外部配線接続層用はんだ材12によって配線パターン4や外部電極層3が浸食されるのを防止する障壁として作用する。Auめっき層ははんだ材5や外部配線接続層用はんだ材12に対するぬれ性を付与すると同時に、金属細線7のワイヤボンディング性を付与する役割を有している。多層ガラスセラミックス基板1は、(e)の断面図に示すように、複数の区画内に第1主面1Aに設けられた配線パターン4、内層配線層2、スルーホール配線2A、そして外部電極層3が設けられ、これらの所定部間は電気的に連絡されている。また、焼成後の多層ガラスセラミックス基板1は、面積が78.8mm×75mmそして厚さが0.5mmに調整されている。なお、以上の工程を経て得られた多層ガラスセラミックス基板1は、熱膨張率:6.2ppm/℃、熱伝導率:2.5W/m・K、曲げ強度:2.5GPa、ヤング率:110GPa、誘電率:5.6(1MHz)なる性能を有している。
多層ガラスセラミックス基板1は、別の性能〔熱膨張率:12.2ppm/℃、熱伝導率:2.0W/m・K、曲げ強度:2.0GPa、ヤング率:110GPa、誘電率:5.4(1MHz))の多層ガラスセラミックス基板、あるいは、アルミナ材を母材とする多層セラミックス基板〔熱膨張率:12.2ppm/℃、熱伝導率:2.0W/m・K、曲げ強度:2.0GPa、ヤング率:110GPa、誘電率:5.4(1MHz)〕で代替えすることができる。また、多層ガラスセラミックス基板や多層アルミナセラミックス基板のいずれの場合も、内層配線層2、スルーホール配線2A、外部電極層3、配線パターン4はAgからなる導体材料、Cuからなる導体材料、WやMo等の金属粉末を分散させたCuからなる導体材料で代替えすることもできる。
図13は以降の半導体装置の製作工程を示す断面図である。多層ガラスセラミックス基板1の配線パターン4上に、集積回路素子基体6AやFET素子基体6Bを含む半導体素子基体6、チップ抵抗8やコンデンサ9(図示せず)からなるチップ部品が、組成Sn−5wt%Sbからなるマトリックス金属5AにW粉末(粒径:1μm、添加量:50vol%)5Bを分散してなるはんだ層5により導電的に固着される。この工程では、はんだ付け後の組成が前述の構成になるように調整されたペースト(マトリックス金属5Aの粉末と金属粉末5Bとをあらかじめフラックス剤とともに混練したペースト)を配線パターン4の所定部に印刷し、ペースト上にチップ部品6、8、9をセットし、空気中で265℃に加熱する手順を踏む。この工程を経て、(a)に示したようにチップ部品6、8、9が多層ガラスセラミックス基板1上に導電的に固着される。
ここで、はんだ層5は図2に示した構成を有している。この点については既に詳述してあるのでW粉末5Bの役割を述べるにとどめ、他の説明は省略する。W粉末5Bの役割は半導体装置11が後述する2次実装はんだ付けにより配線基板14上に搭載される過程で発揮される。その役割は、2次実装はんだ付けの際に、(1)固相状態を維持するW粉末5Bの存在によって、はんだ層5が再溶融してもその実質的な体積膨張を小さくし、内圧の過大な上昇、剥離、溶融はんだ材の流出、短絡を抑制し、W粉末5Bの目詰まり現象によって溶融はんだ材の流出、短絡を抑制する、(2)溶融はんだ材5の周辺材料との接触面積を実質的に小さくし、併せて流動性を低めることにより、周辺材料物質の溶解とそれに伴う低融点化を抑制することである。
マトリックス金属5AとしてSnからなる金属、又はSn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金が選択され、金属粉末5Bが表2に掲げた単体金属や、Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上からなる合金材が選択された場合も、はんだ層5が密閉された状態のもとで金属粉末5Bは上記(1)及び(2)の好ましい作用を及ぼす。
次いで、(b)に示すように、半導体素子基体6と配線パターン4の所定部間には、Auからなる金属細線(集積回路素子基体6A:直径27μm、FET素子基体6B:直径50μm)7が200℃のもとで熱圧着ボンディングされる。ここまでの工程を経た多層ガラスセラミックス基板1のチップ部品搭載側には、チップ部品6、8、9と金属細線7や第1主面1Aが完全に被覆されるように、主成分がエポキシ材である樹脂層(硬化後の物性が、熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%)10が印刷され、空気中で110℃×1.5h、150℃×1.5hの加熱処理を順次施してエポキシ材を硬化する。以上の処理によって、(c)の断面構造に見られるように、樹脂層10によりチップ部品6、8、9と金属細線7や第1主面1Aが外気から完全に遮断される如くに封止される。次に、樹脂モールドされた多層ガラスセラミックス基板1は、曲げモーメントによる外力を印加することによりブレークライン16に沿って分割される。この際、多層ガラスセラミックス基板1と樹脂層10は、それぞれの破壊面が実質的に同一平面に属す形態で破断される。また、外部電極層3もこの破断により、多層ガラスセラミックス基板1と樹脂層10の破壊面と実質的に同一平面に属す形態になる。
以上までの工程により、図1に開示した半導体装置11が得られる。上記工程によれば、個別化分割に至るプロセスでは、多数個取りの多層ガラスセラミックス基板1単位でチップ部品搭載、ワイヤボンディング、樹脂モールドを施すことができる。このため半導体装置11の量産性が高まり、経済的なメリットを増す。
上記の個別化分割工程では、多層ガラスセラミックス基板1、樹脂層10、外部電極層3は、曲げモーメントによる外力を印加している。この半導体装置11は、例えば回転ブレードを用いた切断により個別化することも可能である。
以上に説明した半導体装置11によれば、後述する2次実装はんだ付け工程ではんだ層5の再溶融を生じても、そのマトリックス金属5Aの流出とこれに伴う短絡を防止することができる。
本発明の半導体装置11には、本実施例で使用した材料以外にも、以下のような材料を使用することが可能である。
厚膜材料としてはAg−Pt系以外の材料、例えばAg(162Ω・cm、962℃)、Pt(1060Ω・cm、1772℃)、Cu(172Ω・cm、1084℃)、Pd(1080Ω・cm、1554℃)、Au(240Ω・cm、1064℃)の群から選択された少なくとも1種の金属からなる材料に置き換えてもよい。例えば、組成:Cu(約100wt%)材、Ag−15wt%Pd材の如き厚膜材料も好適な配線材になり得る。このような場合に、例えば外部電極層3や配線パターン4の如き配線層として形成された、Ag、Pt、Cu、Pd、Auの群から選択された少なくとも1種の金属からなる厚膜材料の表面に、Ni層やAu層をめっき法等で形成しておくことは、厚膜材料表面の品質維持、ワイヤボンディング性の確保、はんだぬれ性の確保、はんだ材による浸食防止、はんだ付け界面における金属間化合物の生成防止のために好ましいことである。
ガラスセラミックス材1Cとしては、例えば(1)Al2O3−2MgO・SiO2−(B2O3−SiO2)系〔組成:Al2O3(35wt%)、2MgO・SiO2(25wt%)、B2O3−SiO2ガラス(40wt%)〕、(2)Al2O3−(CaO−Al2O3−SiO2−B2O3)系〔組成:Al2O3(40wt%)、CaO−Al2O3−SiO2−B2O3ガラス(60wt%)〕、(3)Al2O3−(PbO−SiO2−B2O3)系〔組成:Al2O3(55wt%)、PbO−SiO2−B2O3ガラス(45wt%)〕、(4)BaO−Al2O3−SiO2−CaO−B2O3系〔組成:ガラス相にBaAl2SiO6が析出〕、(5)Al2O3−(B2O3−SiO2)系〔組成:Al2O3(50wt%)、B2O3−SiO2ガラス(50wt%)〕を用いることができる。これらのガラスセラミックス材1Cを用いて得られる多層セラミックス基板1は、例えば、(a)Cu配線を施した熱膨張率:5.9ppm/℃、熱伝導率:2.2W/m・K、曲げ強度:0.2GPa、ヤング率:110GPa、配線抵抗(シート抵抗):3mΩ/□、(b)Cu配線を施した熱膨張率:6.2ppm/℃、熱伝導率:1.3W/m・K、曲げ強度:0.2GPa、ヤング率:100GPa、配線抵抗(シート抵抗):3mΩ/□、(c)Cu配線を施した熱膨張率:12.2ppm/℃、熱伝導率:2.0W/m・K、曲げ強度:0.2GPa、ヤング率:75GPa、配線抵抗(シート抵抗):3mΩ/□、(d)Ag又はAg−Pt配線を施した熱膨張率:6.3ppm/℃、熱伝導率:2.5W/m・K、曲げ強度:0.25GPa、ヤング率:75GPa、配線抵抗(シート抵抗):3mΩ/□、(e)Ag又はAg−Pt配線を施した熱膨張率:10.4ppm/℃、熱伝導率:4.7W/m・K、曲げ強度:0.21GPa、ヤング率:75GPa、配線抵抗(シート抵抗):3mΩ/□のような特性を有する。
基板1の母材はガラスセラミックス材に限定されることはなく、一例としてCuにWを分散させた配線を有する、熱膨張率:7.0ppm/℃、熱伝導率:15.2W/m・K、曲げ強度:0.4GPa、ヤング率:300GPa、配線抵抗(シート抵抗):4mΩ/□なるアルミナ基板を用いてもよい。また、基板1の母材であるガラスセラミックス材は、窒化アルミニウム、窒化珪素、ガラス、ベリリヤに置き換えることができる。この場合、ガラスセラミックス、アルミナ、窒化アルミニウム、窒化珪素、ガラス、ベリリヤのいずれの基板1であっても、内層配線層2やスルーホール配線2Aを有していることを必須としない。
内層配線層2、スルーホール配線2A、外部電極層3そして配線パターン4の母材は、配線抵抗が低い点、焼成又は製作が容易である点、はんだ材による浸食に耐えられる点等を考慮して選ばれる。この観点から、内層配線層2、スルーホール配線2A、外部電極層3そして配線パターン4の母材は、Cu、Ag、Pt、Pd、Auの群から選択された少なくとも1種の金属で構成されてもよい。この際、厚膜焼成法や物理蒸着法によって形成してもよい。特にAg−0.2〜1.5wt%Pt材は配線抵抗(シート抵抗)が約3mΩ/□と低く、1000℃程度におけるガラスセラミックス材との同時焼成が容易である。また、Ag−0.2〜1.5wt%Pt材の場合は、例えばSn−3.5wt%Ag材(融点:221℃)のようにSnを圧倒的多量に含む溶融はんだ材でチップ部品を固着した場合でも、溶融はんだ材による浸食はほとんど受けない。Snの添加量がこれより少ないはんだ材を用いる場合は、浸食による問題はほとんど回避できる。したがって本発明では、外部電極層3や配線パターン4がAg−0.2〜1.5wt%Pt材で構成される場合は、表面にNi層やAu層をめっき形成することを必須としない。更に、内層配線層2やスルーホール配線2Aは、半導体装置11に要求性能に応じて、必要がなければ設ける必要はない。
樹脂層10としては、硬化後の物性が、熱膨張率:5〜220ppm/℃、ヤング率:1〜50GPa、ガラス転移点:75〜160℃を有する各種エポキシ樹脂で代替えできる。また、例えば硬化後の物性が、熱膨張率:90〜900ppm/℃、ヤング率:0.8〜6.4MPaを有する各種RTV(Room Temperature Vulcanizing)ゴム樹脂でも代替えできる。更に、前記の各種エポキシ樹脂と各種RTVゴム樹脂を混合して得られる樹脂で代替えしてもよい。
樹脂層10としてのエポキシ材は、硬化後の物性が、例えば熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%のものだけでなく、例えば硬化後の物性が、熱膨張率:14ppm/℃、ヤング率:8.8GPa、ガラス転移点:136℃、フィラ添加量:74wt%のような、硬化後のヤング率が1〜50GPa、熱膨張率が5〜220ppm/℃の範囲のエポキシ樹脂に置き換えることが可能である。また、樹脂層10は搭載部品を機械的に保護したり気密的に封止できれば、エポキシ樹脂組成物以外の熱硬化性又は熱可塑性の樹脂及び充填剤等を含有する樹脂組成物を使用できる。熱硬化性樹脂としてはエポキシ樹脂が好ましく、この際液状や固形状のいずれも使用できる。液状エポキシ樹脂はトランスファモールド等の公知の方法で形成処理することができる。熱可塑性樹脂としてのポリフェニレンサルファイド(PPS)、ポリブトレンテレフタレート(PBT)等は射出成形法により形成処理することができる。エポキシ樹脂としては、ビスフェノールA型エポキシ樹脂、テトラブロムビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールA/F型エポキシ樹脂、ビスフェノールAD型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等を使用できる。更に、耐熱性向上のために脂環式エポキシ樹脂を単独で使用あるいは併用することもできる。脂環式エポキシ樹脂として例えば、3、4−エポキシシクロヘキシメチル−(3、4−エポキシ)シクロヘキサンカルボキシレート、4−(1、2−エポキシプロピル)−1、2−エポキシシクロヘキサン、2−(3、4−エポキシ)シクロヘキシル−5、5−スピロ(3、4−エポキシ)シクロヘキサン−m−ジオキサン等を挙げることができる。また、エポキシ樹脂の硬化剤としては、アミン系硬化剤、酸無水物系硬化剤、フェノール樹脂等を使用できる。アミン系硬化剤としては、ジエチレントリアミン、ビス(アミノメチル)シクロヘキサン、ジアミノジフェニルメタン、ジアミノジフェニルスルフォン等を挙げることができる。酸無水物系硬化剤としては、メチルテトラヒドロ無水フタル酸、無水メチルハイミック酸、ナジック酸無水物等を挙げることができる。フェノール樹脂としては、フェノールノボラック樹脂、フェノールアルキル樹脂等を挙げることができる。また、樹脂層10としてのエポキシ材は、ヤング率が小さく、熱膨張率が高い樹脂でも代替えできる。例えば、硬化後の物性が、熱膨張率:14ppm/℃、ヤング率:8.8GPa、ガラス転移点:136℃、フィラ添加量:74wt%のような、硬化後の熱膨張率が5〜22ppm/℃の範囲のエポキシ樹脂に置き換えることが可能である。
充填剤としては、溶融シリカ、結晶シリカ、アルミナ、酸化マグネシウム、炭酸マグネシウム、炭化カルシウム、ドロマイト、水酸化アルミニウム、水酸化マグネシウム、フッ化カルシウム、フッ化マグネシウム、フッ化アルミニウム、タルク、クレー、マイカ等を使用でき、形状は破砕状、球状、繊維状のいずれであってもよい。これらの充填剤の平均粒径は0.1〜30μmの範囲が好ましい。この理由は、粒径が0.1μmより小さい場合は粘度が高くなって作業性を害すこと、そして粒径が30μmより大きい場合は狭部への充填が困難になることによる。また、充填剤の添加量を調節することにより、樹脂層10の硬化後の膨張率を所望の範囲に調整することができる。すなわち、充填剤添加量を増やせば熱膨張率を小さくすることができ、減らせば大きくすることができる。これら以外にも、可とう化剤、難燃剤、着色剤、表面処理剤等を必要に応じて添加することができる。
本発明において、基板1の母材はセラミックス材以外の材料でも代替えできる。例えば、ガラス布を基材としこれにエポキシを含浸させた複合樹脂材(ガラスエポキシ、物性が熱膨張率:14ppm/℃、ヤング率:170GPa)に置き換えることが可能である。また、基材として紙を用い含浸樹脂としてフェノール樹脂を用いた紙フェノール材、基材にガラス布、ガラス不織布、紙を用い含浸樹脂としてエポキシ樹脂、ポリイミド、ビスマレイド・トリアジンを用いたコンポジット材、基材としてガラス布を用い含浸樹脂としてポリイミドを用いたガラスポリイミド材を用いることも可能である。更には、ポリエステル、ポリイミド、ポリイミドアミド等のフィルムに配線パターンを形成したフレキシブルプリント基板も使用することができる。これらの基板1に設ける配線はCu、Niであり、単層であっても多層であってもよい。
半導体素子基体6としてのSi材はGaAs材(6.0ppm/℃)、SiC(3.7ppm/℃)の如き化合物半導体材を代表とする、Ga、As、Al、P、In、Sb、Cの群から選択された少なくとも1種を主成分として含む化合物半導体、あるいはGe材(6.0ppm/℃)に置き換えてもよい。また、Si材を含むこれら材料を組み合わせて得られる、例えばSiGeであってもよい。
Auからなる金属細線7はAl又はSi、Niを添加したAl材に置き換えることが可能である。Au材を含めたこれらの代替材は、必要に応じて10〜100μmの直径を選択できる。
外部回路の電気的な接続は、一般的には半導体装置と熱膨張率の異なる物質を母材にした回路基板(例えば、ガラスエポキシ基板)上にはんだ付けすることにより達成される。近年では環境保全の観点から、電子部品搭載に従来適用されてきたPb−Sn系合金材を、Pbフリー合金で代替えすることが望まれている。現在、実用可能なPbフリーはんだ材はSnを圧倒的多量に含む合金であって、その融点は240℃以下である。例えば、Sn−5wt%Sbはんだ材(融点:230〜240℃)を用いて半導体素子を固着(1次実装はんだ付け)した上記半導体装置が、Sn−3wt%Ag−0.5wt%Cuはんだ材(融点:221℃)を用いて回路基板にはんだ付け(2次実装はんだ付け)する場合は、確実に2次実装するため融点より約40deg高い温度で加熱する必要がある。このような熱処理においては、2次実装用はんだ材は勿論のこと1次実装用はんだ材までも溶融することとなる。本発明者らの検討結果によれば、Pbフリーはんだ材は固相状態から液相状態に変化する過程で約16%の体積膨張を生ずる。1次実装用はんだ材は樹脂で周囲を包囲されており、この体積膨張によって825MPa(84.1kgf/mm2)と大きな内圧を生ずる。この結果、封止樹脂の接合界面(樹脂−セラミックス板間)が剥離し、これによって生じた空隙を通して溶融1次実装用はんだ材が流出し、配線パターン間を短絡する。例えばコンデンサ、抵抗体等のチップ部品が1次実装された場合は、同様の原因によってチップ部品の電極間が短絡する。このような短絡は、半導体装置は勿論のこと半導体装置を用いた電子装置の回路機能までも消失させる。
更に、チップ部品が搭載される基板が樹脂を母材とする基板である場合は、1次実装用はんだ材には高融点のはんだ材は使用できない。この理由は、樹脂基板の耐熱性はセラミックス材ほどには高くないためである。例えば、ガラスエポキシ基板の場合には250℃以上の温度で1次実装はんだ付けすると、基板自体の変質(変色)、変性(絶縁劣化)、変形等の品質劣化を生ずる。これを避けるためには、1次実装用はんだ材として250℃を越えない温度で処理できる材料を用いる必要がある。このような低融点のはんだ材で1次実装した半導体装置の場合は、後続の2次実装はんだ付けにおける1次実装はんだ材の流出や、これによる短絡、断線、チップ部品の位置ずれがいっそう加速される。
本実施例によれば、上述のような問題を解決し、基板上に回路素子としてのチップ部品を搭載し、搭載チップ部品を樹脂封止してなる半導体装置を外部配線基板に搭載する場合に1次実装はんだ材の流出やこれによる短絡、断線、チップ部品の位置ずれを防止可能な信頼性の高い半導体装置を提供することができる。
(実施例2)
実施例1によって得た半導体装置11は配線基板14上に搭載され、図6に示した本実施例構造体15に適用された。構造体15は配線基板14の一方の面に設けた厚さ25μmのCu材からなる外部配線13と半導体装置11の外部電極層3とを、外部配線接続層12を介して導電的に固着することにより得られる。この場合、外部配線接続層12としてSn−3wt%Ag−0.5wtCuはんだ材(融点:221℃)を用いて固着(作業温度:260℃)されている。配線基板14はガラスエポキシ材(ガラス繊維クロスにエポキシ樹脂を含浸させた形態の複合材、熱膨張率:9.0ppm/℃、ヤング率:35GPa)のように、半導体装置11の中の多層セラミックス基板1とは熱膨張率を異にする材料を母材とするものである。また、配線基板14のサイズは30mm×7mm×0.6mmである。このような構造体15においても、内層配線層2やスルーホール配線2Aは、多層セラミックス基板1の内部領域に埋設される如くに配置されている。
ここで、半導体装置11に収納されているチップ部品6(6A、6B)、8、9は、基板1に設けられた配線パターン4上にはんだ層5により導電的に固着(1次実装はんだ付け)されている。はんだ層5は、実施例1で説明したように、Sn−5wt%Sb合金からなるマトリックス金属5AにW粉末(粒径:1μm)5Bを分散させた複合体で構成され、W粉末5Bの添加量は50vol%に調整されている。いずれのチップ部品6、8、9も基板1、配線パターン4、樹脂層10によって完全に包囲され、これらのチップ部品を固着しているはんだ層5もチップ部品6、8、9、配線パターン4、樹脂層10によって完全に包囲されている。
このような構造体15においても、はんだ層5が他の固体物質によって周囲を完全に包囲されている部分にあって、マトリックス金属5Aに金属粉末5Bが分散された状態にあることが重要な点である。はんだ層5がこのような構成を有することにより、半導体装置11が外部配線接続層(Sn−3wt%Ag−0.5wt%Cuはんだ材)12を用いて2次実装(加熱温度:260?)される際、はんだ層5のマトリックス金属(Sn−5wt%Sb)5Aが溶融状態になってもW粉末5Bは溶融せず固相状態を維持できる。
実施例1において説明した利点ないし効果は、直接的には構造体15を得る2次実装の過程で享受できる。その詳細は既述してあるので重複を避けるため、要点を示すにとどめる。
(1)固相状態を維持する金属粉末5Bの存在によって、はんだ層5が再溶融してもその実質的体積膨張を小さくし、内圧の過大な上昇、剥離、溶融はんだ材の流出、短絡を抑制し、金属粉末5Bの目詰まり現象によって溶融はんだ材の流出、短絡が抑制する。
(2)固相状態を維持する金属粉末5Bの存在によって再溶融はんだ層5の実質的粘度を高め、外力印加に伴うチップ部品の移動を抑制し、浮きや位置ずれを抑制する。
(3)溶融はんだ材5の周辺材料との実質的接触面積を小さくし、併せて流動性を低めることにより、周辺材料物質の溶解とそれに伴う低融点化を抑制する。
本構造体15において、2次実装熱処理ではんだ層5の再溶融が許されるので、外部配線接続層12としてのSn−3wt%Ag−0.5wt%Cuはんだ材は他の金属又は合金材で代替えできる。例えば、Pb−12wt%Sn−8wt%Sb−1wt%Ag、Pb−5wt%Sn、Pb−3.5wt%Sn−1.5wt%Ag、Pb−40wt%Sn、Pb−60wt%Sn、Pb−85wt%Snで代表されるようなPb−Sn系合金、Pb−Sn系にBi、Ag、Sb、In、Au、Zn、Cu、Pd、Mn、Mg、Pの群から選択された少なくとも1種を添加した合金材を用いることができる。また、環境保全の観点から、Snからなる金属、又はSn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金を選択し得る。例えば、Sn−3.5wt%Ag、Sn−3wt%Ag−0.8wt%Cuで代表されるようなSn−Ag系合金、Sn−5wt%Sb、Sn−10wt%Sb、Sn−5wt%Sb−0.6wt%Ni−0.05wt%Pで代表されるようなSn−Sb系合金、Sn−58wt%Biで代表されるようなSn−Bi系合金、Sn−0.7wt%Cuで代表されるようなSn−Cu系合金、Sn−52wt%Inで代表されるようなSn−In系合金、Sn−9wt%Znで代表されるようなSn−Zn系合金、In−10wt%Agで代表されるようなIn−Ag系合金、そしてAu−20wt%Snで代表されるようなAu−Sn系合金に置き換えてもよい。また、Sn−8.5wt%Zn−1.5wt%In、Sn−4wt%Ag−2wt%Zn−2wt%Biのように、上述のSn系、Sn−Ag系、Sn−Sb系、Sn−Bi系、Sn−Cu系、Sn−In系、Sn−Zn系、In−Ag系、そしてAu−Sn系はんだ材を任意に組み合わせた合金材を適用することも可能である。上記合金の中で更に好適な材料として、Sn−3wt%Ag−0.8wt%Cu、Sn−10wt%Sb、Sn−0.7wt%Cu、Sn−9wt%Znを挙げることができる。
配線基板14は、物性が例えば熱膨張率:14ppm/℃、ヤング率:170GPaのガラスエポキシ材に置き換えることが可能である。また、ガラスエポキシ材以外にも、基材として紙を用い含浸樹脂としてフェノール樹脂を用いた紙フェノール材、基材にガラス布、ガラス不織布、紙を用い含浸樹脂としてエポキシ樹脂を用いたコンポジット材、基材としてガラス布を用い含浸樹脂としてポリイミドを用いたガラスポリイミド材を用いることも可能である。更には、ポリエステル、ポリイミド、ポリイミドアミド等のフィルムに配線パターンを形成したフレキシブルプリント基板も使用することができる。これらの配線基板14は単層であっても他にも有機絶縁層を設けたアルミニウム基板上に配線パターンを形成した形態の基板を使用することもできる。半導体装置11を搭載する上述の各種基板の裏面には、更に外部回路へ接続するための配線パターンが設けられていることは好ましいことである。この際、裏面の配線パターンと半導体装置11を搭載するための配線パターンとは、電気的に接続されている。
また、配線基板14の一方の面に外部配線13を設けているが、この外部配線13はスルーホール配線を経由して反対の主面側へ電気的に連絡することが可能である。また、更に高密度の配線を施す場合には、配線基板14内に1層以上の内層配線層を設けることも可能である。
表1は本発明構造体の不良発生率を説明する表である。半導体装置11におけるはんだ層5はSn−5wt%Sb合金マトリックス金属5A中にW粉末5Bを50vol%分散させたものである。また、金属粉末を添加しないSn−5wt%Sb合金を適用した同一構造の半導体装置を用いて得た構造体と比較している。本発明構造体15の不良発生率は0.00015%で、比較用構造体の3.45%に比べて1/23000に低減されている。不良モードは両構造体とも短絡による回路機能の消失であるけれども、本発明構造体15の場合はW粉末5Bの添加によるはんだ材5の流出防止効果が明確に表れている。
表1は各種金属粉末添加のはんだ材を用いてチップ部品搭載した構造体の回路機能消失に基づく不良発生率を示す。ここで言う回路機能消失は、はんだ材5が再溶融・流出して短絡することによる。いずれの金属粉末5Bを添加した場合も、短絡による回路機能消失不良は0.013%以下であり、比較用構造体(表1)の3.45%より圧倒的に低い値を示している。また、金属粉末5Bの密度はSiの2.33g/cm3からPtの21.45g/cm3まで変わっているけれども、不良発生率との明確な相関(不良率の金属粉末密度依存性)は見られない。この点から、はんだ材5用の金属粉末5Bとして表2に掲げた全ての金属が適用可能である。上記金属粉末5Bの中で、コスト、粉末製造上の容易性、マトリックス金属5Aとの接合性の観点から、Cu、Fe、Ni、Sb、Zn、Ag、Ptが更に好ましい。
また、表3は各種代替粉末を適用した構造体の回路機能消失に基づく不良発生率を示す。いずれの粉末5Bを用いた場合でも、不良発生率は0.018%以下と優れている。代替粉末5Bは、2次実装段階においてマトリックス金属5Aの再溶融を生じても、はんだ材5が流出及び短絡しない観点から選択される。また、1次実装段階において、融点に達したマトリックス金属粉末5Aの溶融及び結合と同時に、フラックス剤5Cによる金属粉末5Bの表面クリーニング(特に表面酸化膜の除去)も進行し、瞬時にマトリックス金属5Aと金属粉末5Bの結合(金属粉末5Bの表面に溶融したマトリックス金属5Aがぬれる)が完結する点も考慮して選択される。また、本発明においては、金属粉末5Bは表2に掲げた合金粉末に限られない。主成分としてのAg又は/及びCuとともにSn,Au,Fe,Ge,Mn,Ni,Sb,Si,Zn,Pd,Pt,P,Pb,Alの群から選択された1種類以上の金属を含む合金材であっても適用可能である。
本発明において、はんだ材5に添加できる金属粉末5Bは、表2に掲げた単体金属粉末に限られない。Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質からなる合金材であっても、それが粉末である限り適用可能である。例えば、Fe−50wt%Ni、Fe−42wt%Ni、Fe−29wt%Ni−17wt%Co、Fe−30wt%Ni−13wt%Co−0.3wt%Si−0.8wt%Mn−0.02wt%C−0.3wt%Be、Fe−0.3wt%C−0.5wt%Mn−0.2wt%Si−0.87wt%Cr−0.2wt%Mo、Fe−0.53wt%C−0.3wt%Mn−1.0wt%Cr−0.17wt%V、Fe−18wt%Ni−8wt%Cr、Cu−67wt%Al、Ag−28wt%Cu、Al−1.5wt%Be、Al−7.6wt%Ca、Al−10wt%Ce、Al−10wt%Co、Al−10wt%Cr、Al−1.8wt%Fe、Al−53wt%Ge、Al−15wt%Mn、Al−3wt%Mo、Al−5.7wt%Ni、Al−22wt%Pd、Al−30wt%Sb、Al−11.7wt%Si、Al−3wt%Te、Al−2.5wt%Ti、Al−3.3wt%V、Al−3wt%W、Al−5wt%Zr、Fe−3.8wt%B、Ni−4wt%B、Fe−1.2wt%C、Cu−3wt%Co、Ge−27wt%Co、Co−10wt%Mn、Co−8wt%Mo、Ni−30wt%Co、Zn−5wt%Co、Fe−50wt%Cu、Cu−40wt%Ge、Cu−50wt%Ni、Cu−31wt%Sb、Cu−15wt%Si、Cu−30wt%Sn、Cu−8wt%Ti、Cu−31wt%Zn、Cu−11wt%Zr、Fe−35wt%Ge、Fe−11wt%Mn、Fe−15wt%Mo、Fe−6wt%P、Fe−20wt%Sb、Fe−19wt%Si、Fe−18wt%Ta、Fe−8wt%Ti、Ni−25wt%Ga、Mn−3wt%Mo、Ni−10wt%Mn、Ni−25wt%Mo、Si−13wt%Mo、Mo−5wt%Ti、Mo−10wt%W、Ni−11wt%P、Ni−17wt%Pd、Ni−36wt%Sb、Ni−11.5wt%Si、Ni−32.5wt%Sn、Ni−22wt%Zn、Sb−9.8wt%Pdの如き合金材は、金属粉末5B用として特に好ましい材料である。
図7は2次実装後の短絡不良率に及ぼすW粉末粒径の影響を説明するグラフである。W粉末5Bの粒径が0.05〜10μmの範囲では、短絡不良率は0%又はそれに限りなく近い。したがって、粒径は0.05〜10μmの範囲を選択することがより好ましい。また、本発明の半導体装置や構造体は後述する電子装置とともに量産品として取り扱われる。この場合、製品を安定的に生産する観点からは、各製品の不良率は0.1%(約−3σの水準)であることが望ましい。したがって本発明では、0.1%までの短絡不良率は許される範囲である。このような観点から、好ましい範囲として選択されるW粉末5Bの粒径は0.05〜60μmである。なお、金属粉末5Bが表2に掲げた単体金属からなる場合や、Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質からなる合金材の場合であっても、好ましい粒径範囲が0.05〜60μmで、より好ましい粒径範囲が0.05〜10μmである点は同じである。なお、はんだ材5における金属粉末5Bの充填率を高める観点からは、0.05〜60μmの範囲で種々の粒径の金属粉末5Bを組み合わせて添加することが望ましい。
図8は2次実装後の短絡不良率に及ぼすW粉末添加量の影響を説明するグラフである。W粉末が無添加の場合は短絡不良率は3.5%と高く、許される不良率(0.1%、約−3σの水準)を越えている。また、W粉末添加量が3vol%未満でも、高い短絡不良率を示している。これは、W粉末5Bの量が少なく下記の点を満たし得ないことによる。
(1)マトリックス金属5Aの再溶融による体積膨張を効率よく抑えること
(2)再溶融はんだ材5の実質的粘度を十分に高めること
(3)溶融はんだ材5と周辺材料との実質的接触面積を十分小さくする
一方、W粉末添加量が3vol%以上の範囲では0%と許容される不良率を下回っている。これは、上記(1)〜(3)の点を満たすのに十分な量のW粉末5Bが添加されていることに基づく。これより、短絡不良を防止する観点からW粉末添加量は3〜85vol%の範囲が選択される。以上の傾向は、既述した全てのマトリックス金属5A及び金属粉末5Bの場合にも共通する。
しかしながら、W粉末5Bの添加量は半導体装置11や構造体15の信頼性の観点からも考慮されねばならない。図9は本発明構造体の断線不良率に及ぼすW粉末添加量の影響を説明するグラフである。ここで言う断線不良は半導体装置11内部のはんだ層5のクラック破壊による断線のことであり、温度サイクル試験は−20〜110℃で1000回実施している。W粉末5Bの添加量が0〜75vol%の範囲では、断線不良率は0%又はそれに限りなく近く優れた結果が得られている。しかし、75vol%を越えると不良率を増している。クラック破壊はW粉末5Bの添加量が多くなるにつれ、温度変化に基づく過大な歪がはんだ層5におけるマトリックス金属5Aに集中して作用するため生ずる。W粉末5Bの添加量が適切な範囲では歪を分担するマトリックス金属5Aの領域が拡がり、過大応力の集中が避けられるためはんだ層5のクラック破壊が抑制される。これより、クラック破壊による断線を防止する観点からは、W粉末添加量は0〜75vol%の範囲が選択される。以上の傾向は、既述した全てのマトリックス金属5A及び金属粉末5Bの場合にも共通する。
以上に説明したように、短絡と断線を防止する観点から、W粉末5Bの適正な添加量として3〜75vol%が選択される。この適正添加量は、マトリックス金属5AがSnからなる金属又はPb、Sn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金である場合、金属粉末5Bが表2に掲げた単体金属からなる場合やAl、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質で構成される合金材の場合であっても共通する。チップ部品を搭載する以前には、マトリックス金属5Aと金属粉末5Bはペースト状態であることが好ましい。金属粉末5Bが均一に分散されたペーストを作製する観点からは、金属粉末5Bの添加量は5〜30vol%であることが好ましい。更に、部品搭載後においては金属粉末5Bはマトリックス金属5Aと冶金的に接合した状態であることが望ましい。この観点から、更に好ましい金属粉末5Bの添加量として5〜20vol%が選択される。
上述したように、本実施例の構造体15は作業温度:260℃のもとで半導体装置11が配線基板14上に搭載(2次実装はんだ付け)されたものである。この熱処理による半導体装置11の不良発生率は表1に示したように0.00015%であり、比較用構造体(はんだ層としてSn−5wt%Sb合金を適用、金属粉末無添加)の3.45%に比べて1/23000に低減されている。不良モードは両構造体とも短絡による回路機能の消失であるけれども、本発明構造体15の場合はW粉末5Bの添加によるはんだ材5の流出防止効果が明確に表れている。回路機能の消失(はんだ材5の流出)が防止されたのは、2次実装熱処理のもとでも固相状態を維持するW粉末5Bが、再溶融はんだ材5の体積膨張を実質的に小さく抑え、内圧の過大な上昇、剥離、溶融はんだ材の流出、短絡を抑制するとともに、W粉末5Bの目詰まり現象によって溶融はんだ材の流出、短絡が抑制されることによる。また、固相状態を維持するW粉末5Bによって再溶融はんだ材5の実質的粘度を高め、流出や短絡を抑制することも寄与している。更に、1次実装の際にW粉末5Bが溶融はんだ材5(特に溶融マトリックス金属5A)と、配線パターン4上のAuめっき層、チップ部品8、9の電極105上のSnめっき層、半導体チップ6の積層金属層605上のAu層の間の接触面積を狭め、AuやSnのはんだ層5への融合を抑えた点も寄与している。
本実施例で用いたW粉末5Bの粒径は1μmであるけれども、これ以外の粒径であっても本発明の目的は達成される。図7に示したように粒径が0.05〜60μmの範囲では、短絡不良率は0%又はそれに限りなく近い。また、より小型のチップ部品の場合は、粒径の小さい方が位置ずれを伴わずに搭載できる。このような観点から、粒径は0.05〜10μmの範囲を選択することがより好ましい。また、半導体装置11や構造体15は後述する電子装置とともに量産品として取り扱われる。この場合、製品を安定的に生産する観点からは、各製品の不良率は0.1%(約−3σの水準)であることが望ましい。したがって本発明では、0.1%までの短絡不良率は許される範囲である。このような観点から、好ましい範囲として選択されるW粉末5Bの粒径は0.05〜60μmである。なお、金属粉末5Bが表2に掲げた単体金属からなる場合や、Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質からなる合金材の場合であっても、好ましい粒径範囲が0.05〜60μmで、より好ましい粒径範囲が0.05〜10μmである点は同じである。なお、はんだ材5における金属粉末5Bの充填率を高める観点からは、0.05〜60μmの範囲で種々の粒径の金属粉末5を組み合わせて添加することが望ましい。
金属粉末5Bの形状は真球状であっても、不定形な球状あるいは角形、棒状であってもよい。
本実施例で用いたW粉末5Bの添加量は50vol%であるけれども、これ以外の添加量であっても本発明の目的は達成される。図8に示したようにW粉末の添加量が少ない領域では短絡不良率は高く、許される不良率(0.1%、約−3σの水準)を越えている。これは、W粉末5Bの量が少なく、(1)マトリックス金属5Aの再溶融による体積膨張を効率よく抑えること、(2)再溶融はんだ材5の実質的粘度を十分に高めること、(3)溶融はんだ材5と周辺材料との実質的接触面積を十分小さくすることの点で十分な機能を発揮できないことによる。
一方、W粉末添加量3〜85vol%の範囲では0%と許容される不良率を下回っている。これは、上記(1)〜(3)の機能を果たすのに十分な量のW粉末5Bが添加されていることに基づく。これより、短絡不良を防止する観点からW粉末添加量は15〜85vol%の範囲が選択される。以上の傾向は、既述した全てのマトリックス金属5A及び金属粉末5Bの場合にも共通する。
一方、W粉末5Bの添加量は半導体装置11や構造体15の信頼性の観点からも考慮されねばならない。図9に示したように、構造体15の断線不良率(半導体装置11内部におけるはんだ層5のクラック破壊による断線、温度サイクル試験:−20〜110℃、1000回)はW粉末5B添加量が0〜75vol%の範囲では0%又はそれに限りなく近く優れた結果が得られている。しかし、75vol%を越えると不良率を増している。クラック破壊はW粉末5Bの添加量が多くなるにつれ、温度変化に基づく過大な歪がはんだ層5におけるマトリックス金属5Aに集中して作用するため生ずる。W粉末5Bの添加量が適切な範囲では歪を分担するマトリックス金属5Aの領域が拡がり、過大応力の集中が避けられるためはんだ層5のクラック破壊が抑制される。これより、クラック破壊による断線を防止する観点からは、W粉末添加量は0〜75vol%の範囲が選択される。以上の傾向は、既述した全てのマトリックス金属5A及び金属粉末5Bの場合にも共通する。
以上に説明したように、短絡と断線を防止する観点から、W粉末5Bの適正な添加量として3〜75vol%が選択される。この適正添加量は、マトリックス金属5AがSnからなる金属又はPb、Sn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金である場合、金属粉末5Bが表2に掲げた単体金属からなる場合やAl、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質で構成される合金材の場合であっても共通する。
図14は高温高湿雰囲気にさらした半導体装置を適用して得た構造体の短絡不良率を説明するグラフである。ここで、試料Aは半導体装置11を高温高湿雰囲気(85℃、85%RH)に500時間さらした後、260℃の2次実装はんだ付けをして得た構造体15、試料Bは半導体装置11を高温高湿雰囲気さらさずに上記2次実装をして得た構造体15で、いずれも本実施例の構造体15である。試料Cは金属粉末を添加しないはんだ材で1次実装した半導体装置11を、高温高湿雰囲気さらさずに2次実装して得た比較例構造体である。試料Aの短絡不良率は0.00037%で試料B(0.00015%)とほぼ同等であり、試料C(3.45%)より圧倒的に優れた歩留りを示している。半導体装置11が高温高湿雰囲気さらされた場合は、水分が樹脂層10を通して内部に侵入する。この水分はチップ部品6、8、9、配線パターン4、基板1と樹脂層10の接触界面の接合力を低下させ、2次実装はんだ付けに伴うはんだ材5の再溶融と体積膨張によって界面剥離を生じやすくなる。しかし、試料Aの結果はこのような界面剥離を生じやすい状態のもとでも、はんだ材5の流出や短絡を生じていない。この点もW粉末5Bの添加による効果である。
本実施例構造体15は比較例構造体とともに、−20〜110℃の温度サイクル試験に投入した。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例の構造体15は半導体装置11の回路機能消失による不具合は示さなかった。一方、比較例構造体も2000回までの試験で回路機能を消失することはなかった。これらの試験結果は、はんだ層5に金属粉末5Bが添加されている場合であっても、はんだ層5の接続信頼性は金属粉末を添加しない場合と遜色ないことを示唆する。
(実施例3)
実施例2で得た構造体15は、図10に示す電子装置100としてのリチウムイオン二次電池に適用された。電子装置(二次電池、外形サイズ:60mm×30mm×8mm)100は次の構成を有している。ステンレス鋼からなる有底角柱形の金属ケース(サイズ:55mm×29mm×7mm)20の中に正極活物質、負極活物質、正極集電体、負極集電体、セパレータ、有機電解液等の二次電池要素が収納されている。この電池では、正極活物質としてLiCoO2、負極活物質としてグラファイト構造を有するカーボンが用いられている。正極活物質がAlからなる正極集電体に保持され、負極活物質がCuからなる負極集電体に保持されている。正極活物質と負極活物質の間にはセパレータが配置され、有機電解液が充填されている。二次電池の負電極となる金属ケース20の開口部には、断面が凹状の金属蓋21がはめ合わされている。金属蓋21の中央部にはガラス材からなる絶縁層22を介して正電極23が設けられる。また、金属蓋21の所定部の孔に安全弁24が取り付けられている。金属蓋21と金属ケース20で構成される空間には、ポリイミドからなり、Cu配線(図示せず)が施されたフレキシブルプリント基板25と、半導体装置11が配線基板14に搭載された構造体15が装着されている。半導体装置11には後述するように、過放電、過充電、過電流を防止し、二次電池要素の過熱を防止するための保護回路が構成されている。
二次電池の過充電や過放電を抑制する理由は以下の通りである。例えば、リチウムイオン二次電池を所定の電池電圧以上に過放電すると、負極上でのリチウム金属の析出、正極活物質の分解、有機電解液の分解等を生じ、正負極の短絡、電池性能劣化等の原因となる。このため、二次電池の過充電は避けなければならない。逆に、リチウムイオン電池を所定の電池電圧以下に過放電すると、負極集電体の金属がイオン化して有機電解液中に溶出し、集電機能の劣化及び負極活物質の脱落を生じて容量低下を引き起こす。この点が過放電を抑制しなければならない理由である。
フレキシブルプリント基板25には正極外部端子35、負極外部端子36及び接地端子37が設けられている。正極外部端子35は接続部30、31、構造体15及びフレキシブルプリント基板25上の配線(図示せず)を介して金属ケース20とそれぞれ結ばれている。フレキシブルプリント基板25及び構造体15の配線基板14には、安全弁24に対応する位置に孔34、38がそれぞれ形成されている。フレキシブルプリント基板25の上には外部端子35、36、37に対応する位置に孔26を設けた絶縁板27が配置されている。また、金属ケース20の底面側にも絶縁板28が配置されている。絶縁板27、金属ケース20及び絶縁板28の外側面は熱収縮チューブ29で被覆されている。正極外部端子35及び負極外部端子36の間には充電器又は電子機器(例えば、携帯電話、パーソナルコンピュータ等に給電)が接続されて実用に供される。
本実施例の電子装置100を得るに当たって重要な点は、半導体装置11が配線基板14に搭載される2次実装はんだ付けにおいて、再溶融はんだ材5の流出やそれに伴う短絡が回避され、この結果得られた構造体15が装着される点である。
上記構成の本実施例電子装置(リチウムイオン二次電池)100は、図11に示した半導体装置11の回路を内蔵している。半導体装置11には集積回路素子6A、FET素子6B、チップ抵抗8A、8B、チップコンデンサ9が搭載されている。二次電池要素を収納している金属ケース(負電極を兼ねる)20と負極外部端子36との間に、過放電防止用FET素子61と過電圧防止用FET素子62からなるFET素子6Bが接続されている。集積回路素子6Aは正電極23と金属ケース20の間に過電圧が印加されると、FET素子62をオフにする。これにより過充電が防止される。また、集積回路素子6Aは過放電により正電極23と金属ケース20の間の電圧が所定電圧より低下すると、FET素子61をオフにする。これにより過電流が防止される。
従来、リチウムイオン二次電等の二次電池に搭載されている保護回路の素子には、ディスクリート型の素子が用いられていたため、保護回路のコンパクト化には限界があった。本発明の電子装置の一例であるリチウムイオン二次電には、保護回路として、配線基板に回路素子としてのチップ部品を搭載し、搭載チップ部品を樹脂封止してなる半導体装置を用いている。このため、同サイズのリチウムイオン二次電において、従来の金属ケース20のサイズは50mm×29mm×7mmであったのに対して、本実施例の金属ケース20のサイズは55mm×29mm×7mmとなった。したがって、二次電池内の保護回路の占有容積が小さくなり、電池要素の占有容量を増すことができた。これにより、二次電池の高容量化を達成でき、リチウムイオン二次電の稼働可能時間が1.1倍になった。
電子装置100は、多層セラミックス基板1上に回路素子としてのチップ部品6、8、9を搭載し、搭載チップ部品を樹脂層10により封止してなる、小型、軽量、薄型、かつ量産や表面実装に適した半導体装置11と、半導体装置11を外部配線基板14上に2次実装する際のはんだ材流出や短絡が防止された構造体15が収納されている。これによって、電子装置100の高信頼化、高性能化、高容積効率化、高密度実装化が可能になる。
本実施例電子装置100としてのリチウムイオン二次電池は、超小型パッケージに高精度電圧検出回路と遅延回路を内蔵し、外付け部品もないため、携帯電話用電池パックに適する。この特徴あるいは利点は以下の通りである。
(1)高精度電圧検出回路内蔵
・過充電検出電圧:3.9〜4.4V±25mV
・過充電解除電圧:3.8〜4.4V±50mV
・過放電検出電圧:2.0〜3.0V±80mV
・過放電解除電圧:2.0〜3.4V±100mV
・過電流A検出電圧:0.05〜0.3V±30mV
・過電流B検出電圧:0.5V±100mV
(2)充電器接続端子に高耐圧デバイスを適用(最大定格電圧26V)
(3)各種検出遅延時間
・過充電:1s
・過放電:125ms ・過電流A:8ms
・過電流B:2ms
・上記検出機能は内蔵回路で付与(外付けコンデンサは不要)
・部品点数削減による小型、計量化
(4)3段階の過電流検出回路内蔵
・過電流A、過電流B、負荷短絡
・負荷のソフトショートに対する安全性が向上
(5)0V電池への充電機能有無を選択可能
(6)充電器接続検出機能と異常充電電流検出機能を内蔵
・過大充電器電圧(24V)の印加に対する安全性を確保
(7)低消費電流
・動作時:3.0μA
・パワーダウン時:0.1μA
(8)動作温度幅が広い
・−40〜85℃
電子機器の一例としては、自動車電話機携帯用無線電話装置、携帯用パーソナルコンピューター、携帯用ビデオカメラ等が挙げられる。これらの電子機器に、本発明の半導体装置11又は構造体15を搭載した電子装置100においても、小型化、高信頼化、高性能化等の効果が得られる。
(実施例4)
本実施例では、多層セラミックス基板1としてCuにWを分散させた内層配線層2、スルーホール配線2A、外部電極層3、配線パターン配線4を有する熱膨張率:7.0ppm/℃、熱伝導率:15.2W/m・K、曲げ強度:0.4GPa、ヤング率:300GPa、配線抵抗(シート抵抗):4mΩ/□なる特性のアルミナ基板を用いた半導体装置11を作製した。この際、チップ部品6、8、9を1次実装はんだ付け(240℃)するためのはんだ材5として、Pb−50wt%Sn合金からなるマトリックス金属5AにAg−28wt%Cu合金からなる金属粉末(粒径:0.5〜10μm、添加量:30vol%)5Bを分散させた複合材を用いた。多層セラミックス基板1とはんだ材5以外の部材構成及び2次実装はんだ付けを含む製作プロセスは、実施例1と同様である。以上の構成による半導体装置は、実施例1と同様の性能、利点、効果を示した。
この半導体装置11は配線基板14の上に2次実装はんだ付けされて構造体15に収納され、この構造体15は電子装置100としてのリチウムイオン二次電池に適用された。これらの場合も、多層セラミックス基板1とはんだ材5以外の部材構成は実施例2、3と同様である。この結果、前記実施例2、3と同様に優れた性能が得られた。特に、構造体15の短絡不良率は0.00022%と低く、量産製品用電子部品として優れた歩留りを示した。これは、はんだ材5に添加されたAg−28wt%Cu合金粉末5Bが、マトリックス金属5Aの体積膨張及び流出を抑制する上で有効に作用したことによる。また、本実施例の構造体15は、−20〜110℃の温度サイクル試験に投入した結果、構造体15は2500回までの試験で半導体装置11の回路機能消失による不具合を示すことはなかった。はんだ材5に添加されたAg−28wt%Cu合金粉末5Bはマトリックス金属5Aに対するぬれ性に優れるため、Ag−28wt%Cu合金粉末5Bとマトリックス金属5Aの接合が良好になされている。この点が優れた接続信頼性を示した主因である。
また、リチウムイオン二次電池100に収納される保護回路の占有容積が実施例3と同様に低減された。この結果、従来の金属ケース20のサイズが50mm×29mm×7mmであったのに対して、本実施例の金属ケース20のサイズを55mm×29mm×7mmに増すことができた。したがって、電池要素の占有容量を高められたことにより、二次電池の高容量化を達成でき、リチウムイオン二次電の稼働可能時間を1.1倍に増大させることができた。
(実施例5)
実施例4で得た半導体装置11を直接フレキシブルプリント基板25に搭載して電子装置100としてのリチウムイオン二次電池を得た。この場合も、外部配線基板14を用いててないことを除いては、実施例4と同様の部材構成を有している。この結果、従来の金属ケース20のサイズが50mm×29mm×7mmであったのに対して、本実施例の金属ケース20のサイズを55mm×29mm×7mmに増すことができた。したがって、電池要素の占有容量を高められたことにより、二次電池の高容量化を達成でき、リチウムイオン二次電の稼働可能時間を1.1倍に増大させることができた。
(実施例6)
本実施例では、電力乗算回路を構成した半導体装置11を得た。図15は本実施例の半導体装置としての電力乗算回路装置の回路ブロック図を示す。半導体装置11はホール効果素子70、電圧変換回路75、電圧−電流変換回路76から構成されている。これらの回路を構成するチップ部品は、CuにWを分散させた配線を有する熱膨張率:7.0ppm/℃、熱伝導率:15.2W/m・K、曲げ強度:0.4GPa、ヤング率:300GPa、配線抵抗(シート抵抗):4mΩ/□なるアルミナからなる多層セラミックス基板1の上に、実施例1と同様に1次実装はんだ付け搭載された。このはんだ付けでは、Sn−3wt%Ag−0.5wt%Cu合金からなるマトリックス金属5Aに、Fe−36wt%Ni合金からなる合金粉末(粒径:0.5〜55μm、添加量:40vol%)5Bを分散したはんだ材5を用いた。以下、実施例1と同様のワイヤボンディング、樹脂モールド、個別化分割工程を経た。半導体装置11のサイズは15mm×10mm×1.2mmと小型化されている。
上述により得た半導体装置11は、Cu配線層13を設けたポリイミドシート14の上に、Sn−3wt%Ag−0.5wt%Cu合金からなる外部配線接続層12により固着(2次実装はんだ付け:260℃)された。このようにして得られた構造体15は、高温高湿雰囲気(85℃、85%RH)に500時間さらした後、2次実装はんだ付けをしている。この構造体15の短絡不良率は0.00044%で優れた歩留りを示した。この結果は、水分が樹脂層10を通して内部に侵入した状態にあっても、チップ部品、配線パターン4、基板1と樹脂層10の接触界面の接合力を低下させることなく、2次実装はんだ付けに伴うはんだ材5の再溶融と体積膨張によっても界面剥離せず、はんだ材5の流出や短絡を生じていないことを示唆する。これはFe−36wt%Ni合金粉末5Bの添加による効果である。
本実施例の構造体15を、−40〜125℃の温度サイクル試験に投入した。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。これらの試験結果は、はんだ層5にFe−36wt%Ni合金粉末5Bが添加されている場合であっても優れた接続信頼性を維持できることを示唆する。
図16は磁界発生部の構成図を示す。磁界発生部は磁性体のコア84、コア84に巻かれた電流コイル85、磁界ギャップ86、磁界ギャップ86にホール効果素子70が収納された半導体装置11と、この半導体装置11を配線基板14上に2次実装した構造体15で構成されている。
以下、半導体装置11の機能について図15及び図16を用いて説明する。入力端子73、74に入力された被測定系の電源電圧は、抵抗器71、72からなる電圧変換回路75を経て電圧−電流変換回路76に入力される。電圧−電流変換回路76は入力電圧に比例した電流をホール効果素子70の制御電流端子77に出力する。一方、被測定系の電流は電流コイル85に入力され、入力電流に比例する磁界がギャップ86に生じ、ギャップ86の磁界とホール効果素子70の制御電流の流れ方向に直交するように置かれているホール効果素子70の電圧出力端子79、80にホール起電力が生ずる。可変抵抗器81はホール効果素子70の特性の非対称性によって発生するオフセット電圧を補償するためのもので、電圧出力端子79と80の間に接続され、可動端子78がグランドに接地されている。出力は、出力端子82、83から外部へ出力される。
以上の構成からなる磁界発生部は電力計や電力量計に電力乗算回路用として用いられた。これらの電力計や電力量計は小型化、軽量化されるとともに、構造が簡素化されている。
(実施例7)
本実施例では、セルラー電話機等の送信部に用いる高周波電力増幅装置(高周波パワーモジュール)としての半導体装置11、半導体装置11を用いた構造体15、構造体15を用いた携帯電話100を得た。
図17は本実施例の半導体装置である高周波パワーモジュールを説明する断面模式図である。本実施例の半導体装置(8mm×12.3mm×2.7mm)11は以下の構成からなる。多層ガラスセラミックス基板1は、熱膨張率:6.2ppm/℃、熱伝導率:2.5W/m・K、曲げ強度:0.25GPa、ヤング率:110GPa、誘電率:5.6(1MHz)の特性を有する。基板1の内部には、2層からなる内層配線層(Ag−1wt%Pt)2、ブラインド型ビア(Ag−1wt%Pt、直径:0.14mm)40、サーマルビア(Ag−1wt%Pt、直径:0.14mm)41、貫通型ビア(Ag−1wt%Pt、直径:0.14mm)42がそれぞれ設けられている。基板1の第1主面1Aには、配線パターン(Ag−1wt%Pt、厚さ:0.015mm)4が設けられている。この配線パターン4には、チップ抵抗(約7ppm/℃)8、チップコンデンサ(約11.5ppm/℃)9のチップ部品がはんだ層5により導電的に固着(1次実装はんだ付け)されている。第1主面1Aにはキャビテイ43が設けられ、その底部に設けられた配線パターン4上に集積回路素子基体6A(図示せず)、FET素子基体6B(図示せず)を含む半導体素子基体(Si、3.5ppm/℃)6がはんだ層5により導電的に固着(1次実装はんだ付け)されている。はんだ層5は、図2に示したように、Pb−12wt%Sn−8wt%Sb−1wt%Ag合金(融点:238℃)からなるマトリックス金属5AにNi粉末(粒径:0.05〜18μm)5Bを分散させた複合体で構成され、Ni粉末5Bの添加量は40vol%に調整されている。また、半導体素子基体6と配線パターン4の所定部間には、Auからなる金属細線7がボンディング(集積回路素子基体6A:直径27μm、FET素子基体6B:直径50μm)されている。これらのチップ部品と金属細線7や、第1主面1Aはゲル樹脂層(硬化後の物性が、熱膨張率:210ppm/℃、ヤング率:0.62MPa、ガラス転移点:−42℃)10により外気から完全に遮断されるように封止されている。また、搭載チップ部品6、8、9、樹脂層10は、基板1とそれにはめ込んだ金属製キャップ(厚さ:0.15mm)44により周囲を包囲されている。金属製キャップ44は電磁的雑音を遮蔽するためのものである。なお、基板1の第2主面1Bには外部電極層(Ag−1wt%Pt、厚さ:0.015mm)3が設けられている。
ゲル樹脂層10は、硬化後の物性が、熱膨張率:200〜9600ppm/℃、ヤング率:90Pa〜11GPa、針入度:55〜90(1/10mm)を有する各種ゲル樹脂で代替えすることが可能である。
図18は本実施例の半導体装置の回路図である。入力信号は3段に増幅されて出力される。
なお、本実施例では、はんだ層5としてPb−12wt%Sn−8wt%Sb−1wt%Ag合金からなる合金を用いてチップ部品6、8、9を搭載した比較用半導体装置も作製した。ここでは、はんだ層5以外は全て本実施例半導体装置11と同じ部材構成を有している。
図19は携帯電話用構造体を説明する断面模式図である。構造体15は上述の半導体装置11が、外部配線基板(ガラスエポキシ材、15mm×20mm×1.2mm、熱膨張率:14.0ppm/℃、ヤング率:170GPa)14上に2次実装はんだ付けされたものである。外部配線基板14上には厚さ:25μmのCu層からなる外部配線13が設けられ、この外部配線13上には半導体装置11の外部電極層3が外部配線接続層12としてのSn−3.5wt%Ag(融点:221℃)を用いた2次実装はんだ付け(作業温度:260℃)により固着されている。ここで、前述した比較用半導体装置も同様にして得た。
図20は本実施例の構造体を適用した携帯電話の回路ブロック図である。入力音声信号は混合器50で発信器51からの高周波信号に変換され、電力増幅器である本実施例構造体15、アンテナ共用器52を通してアンテナから電波として発射される。送信電力は結合器によってモニタされ、電力増幅器である本実施例構造体15への制御信号によって一定に保たれている。ここで、アンテナ共用器52やアンテナは本発明で言う負荷である。
以上の構成からなる携帯電話は小型化、軽量化されるとともに、構造が簡素化されている。
図21は本実施例の構造体の断線不良率及び熱抵抗増大不良率を説明するグラフである。ここで、試料Aは半導体装置11を適用した本実施例の構造体15、試料Bは比較用半導体装置を2次実装して得た比較用構造体である。ここで言う断線不良は、図3(d)で説明したように、樹脂層10の熱的変形に伴ってチップ部品8、9がY方向に浮き上がったり、X方向へ移動(位置ずれ)することによってはんだ層5が切断され、電極105と配線パターン4の間が電気的に遮断された状態のことである。また、熱抵抗増大不良は、図3(c)で説明したように樹脂10の熱変形によって半導体素子基体6(6A、6B)がY方向に浮き上がり、これに伴ってはんだ層5の周縁部が狭められる結果、半導体素子基体6の放熱性が阻害される状態(2次実装はんだ付け後の熱抵抗が、1次実装はんだ付け後の熱抵抗の2倍に達した状態)のことである。試料Aの断線不良率は0.00023%そして熱抵抗増大不良率は0.00022%と、試料B断線不良率:1.38%、熱抵抗増大不良率:1.93%)より圧倒的に優れた不良率を示している。試料Aのはんだ層5にはNi粉末5Bが添加されており、この粉末5Bの存在により再溶融はんだ材5(より正確にはマトリックス金属5A)の粘度が実質的に高められる。この結果、樹脂10の熱的変形を生じてもチップ部品8、9の浮き上がりや位置ずれが防止され、断線状態に至ることが回避される。また、半導体素子基体6(6A、6B)の浮き上がりも防止されるため、はんだ層5の周縁部が狭められることがなく半導体素子基体6の放熱性が維持される。これに対し、試料Bの場合ははんだ層に金属粉末が添加されていないため、再溶融はんだ材の粘度は低下する。この結果、チップ部品8、9の浮き上がりや位置ずれや半導体素子基体6(6A、6B)の浮き上がりを生じ、断線状態や熱抵抗増大状態に至る。以上に説明したように、本実施例構造体15の不良発生率が大幅に低減された点は、はんだ層5にNi粉末5Bを添加したことによる効果である。
本実施例の構造体15は比較用構造体とともに、−40〜125℃の温度サイクル試験に投入した。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。一方、比較例構造体も2000回までの試験で回路機能を消失することはなかった。これらの試験結果は、はんだ層5にNi粉末5Bが添加されている場合であっても、はんだ層5の接続信頼性は金属粉末を添加しない場合と遜色ないことを示唆する。
(実施例8)
本実施例では、セルラー電話機等の送信部に用いる別形態の高周波電力増幅装置(高周波パワーモジュール)としての半導体装置11、半導体装置11を用いた構造体15、構造体15を用いた携帯電話100を得た。
図22は本実施例半導体装置としての高周波パワーモジュールを説明する断面模式図である。本実施例の半導体装置(8mm×12.3mm×2.5mm)11では、樹脂層10として、主成分がエポキシ材である樹脂層(硬化後の物性が、熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%)を適用した。樹脂層10以外の部材構成は、実施例7で作製した半導体装置と同様であり、図19に示した回路を有している。
なお、本実施例では、はんだ層5としてPb−12wt%Sn−8wt%Sb−1wt%Ag合金からなる合金を用いてチップ部品6、8、9を搭載した比較用半導体装置も作製した。ここでは、はんだ層5以外は全て本実施例の半導体装置11と同じ部材構成を有している。
図23は携帯電話用構造体を説明する断面模式図である。構造体15は上述の半導体装置11が、外部配線基板(ガラスエポキシ材、15mm×20mm×1.2mm、熱膨張率:14.0ppm/℃、ヤング率:170GPa)14上に2次実装はんだ付けされたものである。外部配線基板14上には厚さ:25μmのCu層からなる外部配線13が設けられ、この外部配線13上には半導体装置11の外部電極層3が外部配線接続層12としてのSn−3.5wt%Ag(融点:221℃)を用いた2次実装はんだ付け(作業温度:260℃)により固着されている。ここで、前述した比較用半導体装置も同様にして得た。以上の構成からなる本実施例構造体15は図21に示した携帯電話用の回路を有している。
以上の構成からなる構造体15を用いて得た携帯電話100は、小型化、軽量化されるとともに構造が簡素化されている。
本実施例半導体装置11や構造体15のようにヤング率の高い樹脂層10で封止した構造で発生する不良は再溶融はんだ材5の流出による短絡であり、前記実施例7のように熱膨張率が高く、ヤング率の高い樹脂層により封止した構造で見られた位置ずれ断線や浮き上がりによる熱抵抗増大に基づく不良は生じない。また、本実施例の構造体15の短絡不良率は0.00033%と低く、比較用構造体の2.75%より圧倒的に優れた不良率を示している。これは、はんだ層5に添加されたNi粉末5Bによる前記実施例2と同様の効果に基づく。
(実施例9)
本実施例では樹脂を母材とする配線基板1を用いた半導体装置11について説明する。
図24は本実施例の半導体装置を説明する断面模式図である。半導体装置11は次のように構成されている。多層ガラスエポキシ基板(30mm×7mm×0.4mm)1の内部には内層配線層(Cu、厚さ:15μm)2及びスルーホール配線(Cu、めっき形成)2Aが設けられている。基板1の第1主面1Aには配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が設けられ、この配線パターン4上には集積回路素子基体6A(図示せず)やFET素子基体6Bを含む半導体素子基体(Si、3.5ppm/℃)6、チップ抵抗(約7ppm/℃)8、コンデンサ(約11.5ppm/℃)9のチップ部品がはんだ層5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−5wt%Sb合金からなるマトリックス金属5AにFe−19wt%Si粉末(粒径:1μm)5Bを分散させた複合体で構成され、Fe−19wt%Si粉末5Bの添加量は45vol%に調整されている。また、半導体素子基体6と配線パターン4の所定部間には、Auからなる金属細線7がボンディング(集積回路素子基体6A:直径27μm、FET素子基体6B:直径50μm)されている。これらのチップ部品と金属細線7や、第1主面1Aは主成分がエポキシ材である樹脂層(硬化後の物性が、熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%)10により外気から完全に遮断される如くに封止されている。この樹脂層(寸法:10.5mm×4mm×0.8mm)10はポッテイング法により形成したものである。基板1の第1主面1Aと反対側の第2主面1Bには、外部電極層(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)3が設けられている。外部電極層3は基板1の内部に設けられた内層配線層2やスルーホール配線2Aを中継して配線パターン4と電気的に接続されている。チップ部品6、8、9は配線パターン4上にはんだ層5により導電的に固着されているから、外部電極層3はこれらのチップ部品とも電気的に接続されている。以上に説明したように、いずれのチップ部品も基板1、配線パターン4、樹脂層10によって完全に包囲され、これらのチップ部品を固着しているはんだ層5もチップ部品6、8、9、配線パターン4、樹脂層10によって完全に包囲されている。
なお、半導体装置11を作製する前の段階では、多層ガラスエポキシ基板1はフレーム状(8個取り)になっており、チップ部品6、8、9の搭載、ワイヤボンディング、樹脂モールドを終了した後は、回転ブレードを用いた切断により個別化される。また、外部電極層3は第2主面1B側に形成されることを必須とするものではなく、必要に応じて第1主面1A側に形成されてもよい。
以上に説明した半導体装置11によれば、はんだ層5はSn−5wt%Sb合金からなるマトリックス金属5AにFe−19wt%Si粉末(粒径:1μm)5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡を防止することができる。
(実施例10)
本実施例では、実施例9によって得た半導体装置11に金属部材を接続した形態の構造体15について説明する。
図25は本実施例の構造体を説明する断面模式図である。半導体装置11の外部電極層3には、外部配線接続層12としてのSn−3wt%Ag−0.5wtCuはんだ材(融点:221℃)を用いてNi板(10mm×3mm×0.4mm)55が固着(2次実装はんだ付け、作業温度:260℃)されている。このNi板55は半導体装置11と、二次電池要素を収納している金属ケース(負電極を兼ねる)20及び正電極23とを電気接続するための配線材の役割を有している。このように半導体装置11の外部電極層3に接続された部材が金属材55であって配線基板の形態をなさない場合であっても、本発明においては構造体15の範囲に属する。
上述したように、本実施例の構造体15は作業温度:260℃のもとで2次実装はんだ付けされたものである。この熱処理による半導体装置11の短絡不良発生率は0.00035%と低く、Fe−19wt%Si粉末5Bの添加によるはんだ材5の流出防止効果が明確に表れている。はんだ材5の流出が防止されたのは、2次実装熱処理のもとでも固相状態を維持する粉末5Bが、再溶融はんだ材5の体積膨張を実質的に小さく抑え、内圧の過大な上昇、剥離、溶融はんだ材の流出、短絡を抑制するとともに、粉末5Bの目詰まり現象によって溶融はんだ材の流出、短絡が抑制されることによる。また、固相状態を維持する粉末5Bによって再溶融はんだ材5の実質的粘度を高め、流出や短絡を抑制することも寄与している。更に、1次実装の際に粉末5Bが溶融マトリックス金属5Aと、配線パターン4上のAuめっき層、チップ部品8、9の電極105上のSnめっき層、半導体チップ6の積層金属層605上のAu層の間の接触面積を狭め、AuやSnのはんだ層5への融合を抑えた点も寄与している。
本発明において、基板1が樹脂材を母材とする場合であっても、Fe−19wt%Si粉末5Bと同様の作用を及ぼす金属は表2に掲げた各種金属が適用可能である。また、Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質からなる合金材であっても、それが粉末である限り適用可能である。
本実施例で用いた粉末5Bの粒径は1μmであるけれども、これ以外の粒径であっても本発明の目的は達成される。好ましい範囲として選択される粉末5Bの粒径は0.05〜60μmである。なお、金属粉末5Bが表2に掲げた単体金属からなる場合や、Al、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質からなる合金材の場合であっても、好ましい粒径範囲が0.05〜60μmで、より好ましい粒径範囲が0.05〜10μmである点は同じである。なお、はんだ材5における金属粉末5Bの充填率を高める観点からは、0.05〜60μmの範囲で種々の粒径の金属粉末5を組み合わせて添加することが望ましい。
金属粉末5Bの形状は真球状であっても、不定形な球状あるいは角形、棒状であってもよい。
本実施例で用いたW粉末5Bの添加量は45vol%であるけれども、これ以外の添加量であっても本発明の目的は達成される。既述したように短絡と断線を防止する観点から、粉末5Bの適正な添加量として3〜75vol%が選択される。
上述した適正粒径範囲や適正添加量は、マトリックス金属5AがSnからなる金属又はPb、Sn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金である場合、金属粉末5Bが表2に掲げた単体金属からなる場合やAl、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された2種類以上の物質で構成される合金材の場合であっても共通する。
本実施例の構造体15を、−20〜110℃の温度サイクル試験に投入した。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
(実施例11)
実施例10で得た構造体15は、電子装置100としてのリチウムイオン二次電池に適用された。電子装置(二次電池、外形サイズ:60mm×30mm×8mm)100は図11に示した回路を構成し、これに搭載された半導体装置11あるいは構造体15は過放電、過充電、過電流を防止し、二次電池要素の過熱を防止するための保護回路としての役割を有している。
以上の構成からなるリチウムイオン二次電100は、実施例3と同等の作用及び効果を示した。
(実施例12)
本実施例では、CSP(Chip Scale Package)型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図26は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。ポリイミド基板(11mm×11mm×0.3mm)1の第1主面1Aには配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が設けられ、この配線パターン4上には集積回路素子基体(10mm×10mm×0.3mm)6からなるチップ部品がはんだ層(ピッチ:0.1mm)5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜0.5μm)5Bを分散させた複合体で構成され、Ni粉末5Bの添加量は45vol%に調整されている。集積回路素子基体6とポリイミド基板1とで構成される空隙(約50μm)にはエポキシ樹脂10が充填され、はんだ層5は完全に外気から遮断される如くに封止されている。エポキシ樹脂10はビスフェノールA、無水物系硬化剤としてのメチルヘキサヒドロ無水フタル酸、硬化促進剤としてのアミン及び有機酸とから構成される。ここで、第1主面1Aに設けられた配線パターン4の所定部(はんだ層5の形成領域以外の部分)には、はんだレジスト膜51が設けられている。また、配線パターン4は外部電極層3としての役割も兼ね、基板1の第2主面1B側に向けて外部配線接続用はんだボール(Sn−3wt%Ag−0.7wt%Cu、直径:約0.15mm)12が形成されている。本実施例における外部配線接続用はんだボール12には金属粉末5Bは添加されていないけれども、必要に応じて添加することは好ましいことである。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や、断線を防止することができる。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11は前記実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13に、外部配線接続用はんだボール12により固着されている。この際、はんだボール12による2次実装はんだ付けは260℃のもとで実施されている。
本実施例構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は0.00015%と極めて低い値であった。これは
Ni粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。
本実施例の構造体15には−30〜125℃の温度サイクル試験が施された。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
本実施例では、ポリイミド基板1上の配線パターン4に集積回路素子基体6をNi粉末添加はんだ層5により固着し、集積回路素子基体6とポリイミド基板1とで構成される空隙にエポキシ樹脂10を充填した構造の半導体装置11及びこれを用いた構造体15について説明した。本実施例において、半導体装置11及び構造体15は上記の形態に限定されない。
図27は他の形態のCSP型半導体装置を説明する断面模式図である。半導体装置11は(a)に示すように、ワイヤボンディングの手法によって集積回路素子基体6に設けたAuバンプ56を介して、金属粉末5Bとマトリックス金属5Aとからなるはんだ層5により基板1の配線パターン4に固着されている。Auバンプ56はCu、Alのワイヤボンディングによって形成されてもよい。また、(b)に示す半導体装置11は、Cu、Ni、Cu−Sn合金の如き金属ボール56を介して、金属粉末5Bとマトリックス金属5Aとからなるはんだ層5により基板1の配線パターン4に固着されている。以上の構成の半導体装置11であっても、本実施例と同様の効果が得られる。なお、図示せずするけれども、このような構造の半導体装置11を配線基板14に搭載した構造体15の場合も、本実施例と同様の効果を得ることができる。
以上に説明した半導体装置11や構造体15は、集積回路の大規模化、高速化、多機能化等の必要性に基づいて多ピン化、小型化、薄型化が必要となるパッケージの役割を担うことができる。このような半導体装置11や構造体15は、携帯情報端末機器やカメラ一体型VTRに実装するのに適している。
(実施例13)
本実施例では、別形態のCSP型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図28は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。配線基板1として、窒化アルミニウム基板、窒化珪素基板、ガラス基板およびベリリヤ基板(12mm×12mm×0.3mm)を用いた。基板1の第1主面1Aには配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が設けられ、この配線パターン4上には集積回路素子基体(10mm×10mm×0.3mm)6からなるチップ部品がはんだ層(ピッチ:0.1mm)5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜0.5μm)5Bを分散させた複合体で構成される。本実施例では、Ni粉末5Bの添加量は25vol%に調整されている。集積回路素子基体6とポリイミド基板1とで構成される空隙(約50μm)にはエポキシ樹脂10が充填され、はんだ層5は完全に外気から遮断される如くに封止されている。エポキシ樹脂10はビスフェノールA、無水物系硬化剤としてのメチルヘキサヒドロ無水フタル酸、硬化促進剤としてのアミン及び有機酸とから構成される。また、配線パターン4は外部電極層3としての役割も兼ね、基板1の第1主面1Aから側面を経由して第2主面1B側に向けて延長して形成されている。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や、断線を防止することができる。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11は実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13に、外部配線接続用はんだ層(Sn−3.5wt%Ag合金)12により固着されている。この際、はんだ層12による2次実装はんだ付けは260℃のもとで実施されている。
本実施例の構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は、配線基板1が窒化アルミニウム基板、窒化珪素基板、ガラス基板、ベリリヤ基板のいずれの場合も0.00023〜0.00063%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。
本実施例の構造体15には−30〜125℃の温度サイクル試験が施された。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、配線基板1として窒化アルミニウム基板、窒化珪素基板、ガラス基板、ベリリヤ基板のいずれを用いた構造体15も、半導体装置11の回路機能消失による不具合は示さなかった。
以上に説明した半導体装置11や構造体15は、集積回路の大規模化、高速化、多機能化等の必要性に基づいて多ピン化、小型化、薄型化が必要となるパッケージの役割を担うことができる。このような半導体装置11や構造体15は、携帯情報端末機器やカメラ一体型VTRに実装するのに適している。
(実施例14)
本実施例では、別の形態のCSP型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図29は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。配線基板1は実施例12と同様のポリイミド基板であり、配線パターン4と集積回路素子基体(9mm×9mm×0.3mm)6のチップ部品が、TAB配線(厚さ:60μmのポリイミドテープに、厚さ:25μmのCu配線を設けている)7を介してはんだ層(ピッチ:0.1mm)5′及び5″により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−3.5wt%Sb合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜0.1μm)5Bを分散させた複合体で構成され、Ni粉末5Bの添加量は35vol%に調整されている。集積回路素子基体6はAg粉末を添加したエポキシ樹脂からなる接着剤(図示せず)により基板1と接着されている。集積回路素子基体6、TAB配線7、はんだ層5′、5″、配線パターン4は、実施例1と同様のエポキシ樹脂層10によって封止されている。配線パターン4は外部電極層3としての役割も兼ね、基板1の第2主面1B側に向けて外部配線接続用はんだボール(Sn−3wt%Ag−0.7wt%Cu、直径:約0.15mm)12が形成されている。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Sb合金からなるマトリックス金属5AにNi粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や、断線を防止することができる。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11は実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13に、外部配線接続用はんだボール12により固着されている。この際、はんだボール12による2次実装はんだ付けは、260℃のもとで実施されている。
本実施例の構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は0.00022%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。
本実施例の構造体15には−30〜125℃の温度サイクル試験が施された。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
(実施例15)
本実施例では、BGA(Ball Brid Array)型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図30は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。ポリイミド基板(15mm×15mm×0.4mm)1の中央部には貫通穴が設けられ、この部分には集積回路素子基体6が配置されるようになっている。基板1の内部には配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が埋設され、配線パターン4の一部は貫通穴側に突出して形成されている。突出した配線パターン4と集積回路素子基体(10mm×10mm×0.3mm)6からなるチップ部品は、はんだ層(ピッチ:0.1mm)5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−3.5wt%Sb合金からなるマトリックス金属5AにCu粉末(粒径:0.05〜0.1μm)5Bを分散させた複合体で構成され、Cu粉末5Bの添加量は30vol%に調整されている。集積回路素子基体6、ポリイミド基板1、配線パターン4、はんだ層5は、エポキシ樹脂10によりモールドされ、特にはんだ層5は完全に外気から遮断される如くに封止されている。エポキシ樹脂10は実施例1と同様の材質のものである。また、配線パターン4の一部は外部電極層3としての役割も兼ね、基板1の第2主面1B側に向けて外部配線接続用はんだボール(Sn−3wt%Ag−0.7wt%Cu、直径:約0.25mm)12が形成されている。したがって、外部電極層3を兼ねる基板1の外周側に配置された配線パターン4は、突出した配線パターン4や集積回路素子基体6と電気的に連絡されている。本実施例における外部配線接続用はんだボール12には金属粉末5Bは添加されていないけれども、必要に応じて添加することは好ましいことである。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Sb合金からなるマトリックス金属5AにCu粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や、断線を防止することができる。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11は実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13に、外部配線接続用はんだボール12により固着されている。この際、はんだボール12による2次実装はんだ付けは、260℃のもとで実施されている。
本実施例の構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は0.00039%と極めて低い値であった。これはCu粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Cu粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。
本実施例の構造体15には−30〜125℃の温度サイクル試験が施された。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例の構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
本実施例の半導体装置11及び構造体15では、ポリイミド基板1上の配線パターン4に集積回路素子基体6を固着している。しかし、半導体装置11及び構造体15は上記の形態に限定されない。例えば、ポリイミド基板1の代わりに、ガラスエポキシ材(ガラス繊維クロスにエポキシ樹脂を含浸させた形態の複合材、熱膨張率:9.0ppm/℃、ヤング率:35GPa)を母材とするものであってもよい。このような形態の半導体装置、及びこの半導体装置を用いた構造体であっても、上述と同様の優れた性能及び効果が得られる。
以上に説明した半導体装置11や構造体15は、集積回路の大規模化、高速化、多機能化等の必要性に基づいて多ピン化、小型化、薄型化が必要となるパッケージの役割を担うことができる。このような半導体装置11や構造体15は、携帯情報端末機器やカメラ一体型VTRに実装するのに適している。
図31は本実施例の構造体の変形例を説明する断面模式図である。この構造体15は基本的には図30の構造体と同様であるけれども、次の2点が異なっている。第1は半導体装置11と配線基板14との間にシリコーン樹脂101が充填され、外部配線接続用はんだボール12が完全に密閉されている点である。第2は、外部配線接続用はんだボール12がSn−3wt%Ag−0.7wt%Cuμmからなるマトリックス金属12AとFe粉末(粒径:約0.25mm、添加量:40vol%)12Bとで構成されている点である。このような構成によれば、構造体15を熱処理により他の部材と一体化又は電気的接続する場合に、外部配線接続用はんだボール12が再溶融しても、マトリックス金属12Aの流出とこれに伴う短絡や、断線を防止することができる。ここで、マトリックス金属12Aと金属粉末12Bには、既述したマトリックス金属5Aと金属粉末5Bを適用できる。この際の金属粉末12Bの適正な粒径や添加量は金属粉末5Bの場合と同様な値を選択できる。
(実施例16)
本実施例では、COC(Chip On Chip)型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図32は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。基板1はSi基板(15mm×15mm×0.3mm)であり、第2の集積回路素子基体6′を兼ねる。第2の集積回路素子基体6′上には第1の集積回路素子基体(12mm×12mm×0.3mm)6からなるチップ部品がはんだ層(ピッチ:0.08mm)5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜0.1μm)5Bを分散させた複合体で構成され、Ni粉末5Bの添加量は3vol%に調整されている。図示せずしているけれども、第1集積回路素子基体6にはAl配線(厚さ:1.75μm)が設けられており、Al配線上のはんだ層5を形成する領域にはTi(0.18μm)−Cu(1.75μm)−Ni(15μm)積層金属層が選択的に設けられている。一方、第2集積回路素子基体6′にも、第1集積回路素子基体6と同様のAl配線とTi−Cu−Ni積層金属層が設けられている。第2集積回路素子基体6′の積層金属層は配線パターン4の役割も兼ねている。第1集積回路素子基体6及び第2集積回路素子基体6′とで構成される空隙(約70μm)にはエポキシ樹脂10が充填され、はんだ層5は完全に外気から遮断されるように封止されている。エポキシ樹脂10はビスフェノールA、無水物系硬化剤としてのメチルヘキサヒドロ無水フタル酸、硬化促進剤としてのアミン及び有機酸とから構成される。また、第2の集積回路素子基体6′は銀ペースト接着剤(図示せず)により台座50上に搭載されている。第2集積回路素子基体6′の周辺領域にはAl配線層が設けられており(図示せず)、このAl配線層は外部端子3とAu細線(直径:25μm)7のワイヤボンディングによって電気接続されている。ここで、台座50と外部端子3はFe−42wt%Ni合金(厚さ:0.1mm、Snめっき)からなるリードフレームを構成していたものである。以上に説明した各部材は、外部端子3の一部を除いてトランスファモールド法(180℃、4.9MPa、3min、180℃×6h)により設けられたエポキシ樹脂(硬化後の熱膨張率:16ppm/℃、弾性率:15.7GPa、ガラス転移点:155℃)101によって封止されている。このようなトランスファモールド用エポキシ樹脂101は、硬化後の熱膨張率:5〜220ppm/℃、ヤング率:1〜50GPa、ガラス転移点:120〜160℃の物性を有する樹脂で代替えすることが可能である。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や、断線を防止することができる。また、本実施例の半導体装置11は次のような特徴を有する。すなわち、(1)第1の集積回路素子基体6と第2の集積回路素子基体6′は互いに異なった電気的役割を担った異種デバイスであるけれども、対面接合による実装面積の縮小が図られ、(2)電気信号ロスの少ない高速通信に適す金属接合がなされている。
本実施例の半導体装置11には150℃、1000hの高温放置試験により、第1の集積回路素子基体6と第2の集積回路素子基体6′の間のはんだ接合部の接続抵抗を追跡した。抵抗値は11mΩの初期値に対して1000h後は12mΩと、優れた安定性を示した。また、半導体装置11には(1)85℃、85%RH、50Vの高温高湿ブロッキング試験、(2)150℃、500hの高温放置試験、(3)−55〜150℃、1000回の温度サイクル試験を施した。いずれの試験においても投入試料数15個に対して回路機能低下による不良数はゼロと、優れた信頼性を示した。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11の外部端子3と、実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13の間は、外部配線接続用はんだ(Sn−3wt%Ag−0.7wt%Cu)12により固着されている。この際の2次実装はんだ付けは260℃のもとで実施されている。
本実施例の構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は0.00045%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと被接続金属間の実質的接触面積の低減に基づく。
本実施例構造体15には−30〜125℃の温度サイクル試験が施された。2000回までの試験では、本実施例構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
本実施例では、第1の集積回路素子基体6及び第2の集積回路素子基体6′とで構成される空隙にエポキシ樹脂10を充填し、更にトランスファモールド法によるエポキシ樹脂101で封止した構造の半導体装置11及び構造体15について説明した。しかし、本実施例において、半導体装置11及び構造体15は上記の形態に限定されない。
図33は他の形態のCOC型半導体装置を説明する断面模式図である。この半導体装置11では、第1の集積回路素子基体6及び第2の集積回路素子基体6′とで構成される空隙に、トランスファモールド法によるエポキシ樹脂101が充填されている。このような構成の半導体装置11であっても、本実施例と同様の効果が得られる。また、詳細な説明を省略するけれども、このような構造の半導体装置11を配線基板14に搭載した構造体15の場合も、本実施例と同様の効果を得ることができる。
以上に説明した半導体装置11や構造体15は、集積回路の大規模化、高速化、多機能化等の必要性に基づいて多ピン化、小型化、薄型化が必要となるパッケージの役割を担うことができる。このような半導体装置11や構造体15は、携帯情報端末機器やカメラ一体型VTRに実装するのに適している。
(実施例17)
本実施例では、携帯機器用超小型DC/DCコンバータとしての半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図34は本実施例の半導体装置及びそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。多層ガラスエポキシ基板(25mm×10mm×0.4mm)1の内部には内層配線層(Cu、厚さ:15μm、図示せず)2及びスルーホール配線(Cu、めっき形成、図示せず)2Aが設けられている。基板1の第1主面1Aには配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が設けられ、この配線パターン4上には薄膜インダクタ110、PWM制御集積回路基体6A、スイッチング素子としてのMOS FET素子基体6B、整流ダイオード6C(図示せず)、チップ抵抗8、コンデンサ9のチップ部品が、はんだ層5により導電的に固着(1次実装はんだ付け、作業温度:270℃)されている。はんだ層5はSn−5wt%Sb合金からなるマトリックス金属5AにNi粉末とAl粉末からなる混合粉末(粒径:0.3μm)5Bを分散させた複合体で構成され、混合粉末5Bの添加量は30vol%に調整されている。また、半導体素子基体6A、6B及び薄膜インダクタ110と配線パターン4の所定部間には、Auからなる金属細線7がボンディング(直径40μm)されている。これらのチップ部品、金属細線7、配線パターン4、第1主面1Aは主成分がエポキシ材である樹脂層(硬化後の物性が、熱膨張率:9.0ppm/℃、ヤング率:24.5GPa、ガラス転移点:150℃、フィラ添加量:85wt%)10により外気から完全に遮断される如くに封止されている。この樹脂層(寸法:23mm×9mm×0.8mm)10はポッテイング法により形成したものである。基板1の第1主面1Aから側面1Cに沿って、外部端子層(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)3が延長して設けられている。外部端子層3は基板1の内部に設けられた内層配線層2やスルーホール配線2Aを中継して配線パターン4と電気的に接続されている。以上に説明したように、いずれのチップ部品も基板1、配線パターン4、樹脂層10によって完全に包囲され、これらのチップ部品を固着しているはんだ層5もチップ部品、配線パターン4、樹脂層10によって完全に包囲されている。
以上に説明した半導体装置11によれば、はんだ層5はSn−5wt%Sb合金からなるマトリックス金属5AにNi粉末とAl粉末からなる混合粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡、断線を防止することができる。
図35は本実施例半導体装置の回路を説明する図である。この半導体装置11は5MHzのスイッチング用DC/DCコンバータ回路を構成している。入力側(Vi)にはリチウムイオン二次電池(電圧:3.0〜4.2V、平均電圧:3.6V)と接続され、入力側(Vo)には複数の各種負荷が接続され、各種負荷の必要とする電圧に応じて昇圧又は降圧ないし反転しながら最大出力電圧:4.7V、最大出力電流:600mA(最大出力:約3W)の電力が供給される。このDC/DCコンバータ回路は、通信機能、表示機能、画像情報の高速処理機能を必要とする携帯電話やブック型パソコン用として適している。
上記半導体装置11を組み込んだ本実施例の構造体15は図35(b)のように構成されている。半導体装置11は、実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13上に、外部配線接続用はんだ(Sn−5wt%Sb−0.6wt%Ni−0.05wt%P)12により固着されている。この際、外部配線接続用はんだ12による2次実装はんだ付けは、260℃のもとで実施されている。
本実施例の構造体15における半導体装置11の不良(短絡又は断線による回路機能の消失)発生率は0.00045%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni及びAlの混合粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。
本実施例の構造体15を用いて、DC/DCコンバータとしての制御特性を調べた。3Vから4.2Vまでの入力電圧変動に対して出力電圧は±3%以下の変動しかなく、構造体15は優れた制御性を有していることが確認された。
また、図36は本実施例構造体の出力電流と変換効率の関係を説明するグラフである。入力電圧(Vin)が3.0V、3.6V、4.2Vの場合について示しているけれども、特にリチウムイオン二次電池の平均電圧3.6Vに対して、出力電流300mAの場合は80%以上と高い効率が得られている。
(実施例18)
本実施例では、自動車用オルタネータ装置用半導体装置11及びこれを用いた構造体15について説明する。
図37は本実施例半導体装置を説明する断面模式図である。1は配線部材としてのCu容器であり、その表面にNiめっき層(厚さ:3〜7μm、図示せず)を形成している。容器1の底部にはんだ層5″により熱膨張緩和部材19が取り付けられており、熱膨張緩和部材19上にはんだ層5により固着された半導体基体6と、半導体基体6上にはんだ層5′を介してCuリード7が固着されている。また、熱膨張緩和部材19、Cuリード7、はんだ層5、5′、5″及び半導体基体6の表面を被覆する樹脂層(熱膨張率:450ppm/℃、ヤング率:1.27MPa、シリコーン樹脂(75%)と炭酸カルシウム(25%)からなるRTVシリコーンゴム)10が形成されている。熱膨張緩和部材19は異種金属板の積層構造体〔Cu(厚さ:0.2mm)−インバ(0.2mm)−Cu(0.2mm)〕で、直径5mmの円盤状に加工されている。この熱膨張緩和部材19の横方向熱膨張率は10.6ppm/℃であり、熱伝導率は30.3W/m・K(縦方向)、262W/m・K(横方向)を有する。円盤加工された熱膨張緩和部材19の表面には、Niめっき層(厚さ:3〜7μm、図示せず)が形成されている。Cuリード7の表面にも同様のNiめっき層が形成されている。半導体基体6はSiからなるダイオードで、厚さ0.3mm直径約4mmの円板状に加工されている。
ここで、はんだ層5、5′、5″はPb−50wt%Sn−1.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:3μm)5Bを分散させた複合体で構成され、混合粉末5Bの添加量は15vol%に調整されている。はんだ付けは、Cu容器、熱膨張緩和部材19、半導体基体6、Cuリード7の各部材の間にシート状はんだ材5、5′、5″を積層状に配置し、これらを水素雰囲気中、350℃の熱処理により実施している。
はんだ層5、5′、5″の厚さは20〜300μmの範囲であればよいが、半導体装置11に要求される信頼性、作業性、歩留り等を考慮すると50〜200μmの範囲がより望ましい。
リード7としてはCu以外に、Cuを母材にした合金が用いられてもよい。この際、はんだぬれ性を付与するために、表面にNi以外にAg、Au等の金属をめっきしておくことが望ましい。
熱膨張緩和部材19はMo、W、Cu−W複合材、Cu−Mo複合材、Cu−Cu2O複合材、Al−SiC複合材のように熱膨張率が半導体基体に近似し、熱伝導率が高い材料で代替えすることが可能である。
樹脂層10は、例えば熱膨張率:1〜3ppm/℃、ヤング率:1960MPaのフェノール樹脂(炭酸カルシウム添加)、熱膨張率:30ppm/℃、ヤング率:11000MPaのシリコーン樹脂、熱膨張率:35〜75ppm/℃、ヤング率:8800MPaのポリブチレンテレフタレート樹脂、熱膨張率:19〜22ppm/℃、ヤング率:11700〜13700MPaのポリフェニレンサルファイド樹脂(40%ガラス繊維配合)、熱膨張率:950ppm/℃、ヤング率:0.02MPaのシリコーンゲル樹脂で代替えすることが可能である。
以上に説明したように、半導体装置11に搭載された部材、特にはんだ層5、5′、5″は容器1、熱膨張緩和部材19、半導体基体6、Cuリード7、樹脂層10によって完全に包囲されている。このような構造の半導体装置11によれば、はんだ層5、5′、5″はPb−50wt%Sn−1.5wt%Ag合金からなるマトリックス金属5AとNi粉末5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡(特に熱膨張緩和部材19と半導体基体6の間、半導体基体6とCuリード7の間)を防止することができる。
図38は本実施例の半導体装置の温度サイクル試験における熱抵抗の推移を説明するグラフである。図において、Aは本実施例の半導体装置11、Bは比較例半導体装置の場合である。ここで、比較例半導体装置は、本実施例の半導体装置11のはんだ層5、5′、5″に対応する部分がPb−50wt%Sn−1.5wt%Ag合金のみで構成(金属粉末を添加せず)され、その他の構成は本実施例と同一構成である。縦軸の初期値に対する熱抵抗増加量は、(試験後の熱抵抗/初期熱抵抗)比で表わす。試料A及びBとも1万サイクルまでの試験で熱抵抗は増加せず、初期熱抵抗値が維持されている。この結果は、本実施例半導体装置11のようにはんだ層5、5′、5″に金属粉末5Bが添加されている場合であっても、金属粉末無添加の場合と同等の信頼性を確保できることを示唆する。
図39は本実施例半導体装置のパワーサイクル試験における熱抵抗の推移を説明するグラフである。この試験においては、容器1の温度が30〜125℃の変化を生ずるように半導体装置11に間欠通電を施した。図におけるAとBは図38に示した温度サイクル試験の場合と同様である。また、縦軸の見方も図38の場合と同様である。試料A及びBとも、約5万サイクルまでは初期値と同等の熱抵抗を示し、熱抵抗増加は5万サイクルを越えてから生じている。この結果からも、本実施例の半導体装置11のようにはんだ層5、5′、5″に金属粉末5Bが添加されている場合であっても、金属粉末無添加の場合と同等の信頼性を確保できることを確認できる。
上記の半導体装置11は、構造体15としての全波整流装置に適用された。図40は全波整流装置を説明する平面図及び断面図である。(a)は構造体15としての全波整流装置の平面図、そして(b)はA−A′断面図である。図において、半導体装置11は、Cu容器1、容器1の底部にはんだ層5′により固着された熱膨張緩和部材19、熱膨張緩和部材19上にはんだ層5により固着された半導体基体6、半導体基体6上にはんだ層5″を介して固着された
Cuリード7、そしてこれらを被覆する樹脂層10からなる。3個の半導体装置11のCu容器1が、外部配線接続層12を介して外部配線13と外部配線基板14の役割を兼ねる第1放熱板90に接着される。また、第2放熱板91上にも同様に3個の半導体装置11が搭載されている。すなわち、複数個の半導体装置11が互いに対をなす第1放熱板90及び第2放熱板91上に搭載され、各放熱板内では整流方向が揃えられ、放熱板相互間では整流方向が異なるように取り付けられている。ここで、第1放熱板90及び第2放熱板91にはプレス加工したCu板が用いられている。放熱板90、91の役割は、半導体装置11が放出する熱を効率よく外部へ伝達すること及び電力を効率よく伝達することにある。この観点から、放熱板90、91にはAl板を用いることも可能である。第1放熱板90と第2放熱板91は互いに対をなしており、エポキシ樹脂等からなる端子台92に取付部材93を介して取り付けられている。Cuリード7は、はんだ材94を介してあらかじめ端子台92に埋め込まれたCu端子95に接合されている。はんだ材94や外部配線接続層12にはPb−63wt%Sn合金が適用され、これらのはんだ付けは260℃の熱処理により実施されている。この合金は、(1)Pb−5wt%Sn−1.5wt%Ag、Pb−10wt%Sn、Pb−50wt%Sn、Pb−63wt%Snの如きPb−Sn系合金材、(2)Snからなる金属又は(3)Sn、Sb、Ag、Cu、Ni、P、Bi、Zn、AuそしてInの群から選択された少なくとも2種を含む合金材で代替えしてもよい。
本実施例の構造体15における半導体装置11の不良(短絡による回路機能の消失)発生率は0.00055%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象に基づく。
図41は本実施例の構造体の全波整流回路を説明する回路図である。この全波整流装置15は、車両用三相交流発電機に取り付けられた。車両のエンジンによる回転動力がロータに伝達され、このロータに取り付けられたロータコイルが励磁巻線の発生する界磁と鎖交することにより、ロータコイルに交流が発生する。全波整流装置15のU、V、W端子は、上記のロータコイルと接続されている。したがって、U、V、W端子を経由した交流は各半導体装置11により直流に変換され、端子A及びBを通して負荷に直流電力として供給される。
全波整流装置15は、これが取り付けられた三相交流発電機100とともに自動車のエンジンルーム内に搭載された。この自動車には20万kmの走行試験が施された。三相交流発電機100及び全波整流装置15は、この走行試験期間中は常に稼働状態にあったけれども、電気的機能は初期状態と同等に維持されていた。このように優れた耐久性能が得られた理由として、(1)半導体装置11の内部におけるはんだ層5、5′、5″の再溶融による流出が完全に抑制された点、(2)半導体装置11内の各部材が図37、図38に示したように優れた信頼性を持つはんだ層5、5′、5″で接続されている点が挙げられる。
全波整流装置は本実施例に示した形態のみに限定されない。図42は他の形態の全波整流装置を説明する断面模式図である。図において、半導体装置11は第1放熱板90と第2放熱板91の貫通孔に外部配線接続用はんだ層12により固着されている。第1放熱板90と第2放熱板91の間には、シリコーン樹脂からなる絶縁シート96が挟まれている。すなわち、複数個の半導体装置11が互いに対をなす第1放熱板90及び第2放熱板91上に固着され、各放熱板内では整流方向が揃えられ、放熱板相互間では整流方向がことなるように取り付けられている。第1放熱板90と第2放熱板91は互いに対をなしている。各半導体装置11は、Cuリード7をあらかじめ端子台94に取り付けられた金属端子95とはんだ材94を介して接合されている。以上の構造の全波整流装置15は図40に示した全波整流回路を構成している。この全波整流装置15も車両用三相交流発電機に取り付けて使用できる。
(実施例19)
本実施例では、MCM(Multi Chip Module)型半導体装置11及びこれを外部配線基板に搭載した構造体15について説明する。
図43は本実施例の半導体装置およびそれを用いた構造体を説明する断面模式図である。半導体装置11は(a)のように構成されている。ガラスエポキシ基板(18.8mm×16.8mm×0.65mm、4層配線)1の第1主面1Aには配線パターン(Cu、厚さ:25μm、厚さ5μmのNiめっき及び厚さ1μmのAuめっきを順次形成)4が設けられ、この配線パターン4上には4種類の集積回路素子基体(4.7mm×8.2mm×0.35mm、3.9mm×4.9mm×0.35mm、4.9mm×4.7mm×0.35mm、6.0mm×6.0mm×0.35mm)6からなるチップ部品がはんだ層(ピッチ:0.1mm)5により導電的に固着されている。はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜15μm)5Bを分散させた複合体で構成され、Ni粉末5Bの添加量は15vol%に調整されている。集積回路素子基体6とガラスエポキシ基板1とで構成される空隙(約50μm)にはエポキシ樹脂10が充填され、はんだ層5は完全に外気から遮断されるように封止されている。エポキシ樹脂10は、ビスフェノールA、無水物系硬化剤としてのメチルヘキサヒドロ無水フタル酸、硬化促進剤としてのアミン及び有機酸とから構成される。ここで、第1主面1Aに設けられた配線パターンの所定部(はんだ層5の形成領域以外の部分)には、はんだレジスト膜が設けられている。また、配線パターン4は外部電極層3としての役割も兼ね、基板1の第2主面1B側に向けて外部配線接続用はんだボール(直径:約0.15mm)12が形成されている。はんだボール12はSn−3wt%Ag−0.7wt%Cuからなるマトリックス金属12AにCu粉末(粒径:0.05〜25μm)からなる金属粉末12Bが15vol%添加された複合体で構成されている。
以上に説明した半導体装置11によれば、はんだ層5はSn−3.5wt%Ag合金からなるマトリックス金属5AにNi粉末(粒径:0.05〜15μm)5Bを分散させた複合体で構成されているため、後述する2次実装はんだ付けにおいて再溶融を生じても、マトリックス金属5Aの流出とこれに伴う短絡や断線を防止することができる。
次に、上述の半導体装置11を用いた構造体15は(b)のように構成されている。半導体装置11は実施例2と同様の材料からなる配線基板14の外部配線(Cu、厚さ:25μm)13に、外部配線接続用はんだボール12により固着されている。この際、はんだボール12による2次実装はんだ付けは260℃のもとで実施されている。
本実施例構造体15における半導体装置11の不良(短絡または断線による回路機能の消失)発生率は0.00015%と極めて低い値であった。これはNi粉末5Bの添加によるはんだ材5の流出防止効果によるものである。この流出防止効果は、Ni粉末5Bによる再溶融はんだ材5の体積膨張の抑制、流動性の抑制、目詰まり現象、溶融マトリックス金属5Aと配線パターン4間の実質的接触面積の低減に基づく。また、本実施例の構造体15の外部配線接続用はんだボール12にはCu粉末12Bが添加されているため、構造体15を熱処理により他の基板に搭載する場合(3次実装はんだ付け)でも、マトリックス金属12Aの流出とそれに伴う短絡や断線を防止することができる。
本実施例の構造体12には−30〜125℃の温度サイクル試験が施された。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、本実施例の構造体15は半導体装置11の回路機能消失による不具合は示さなかった。
以上に説明した半導体装置11や構造体15は、最終的に80×40×12.8mmのサイズの3バンド(AM/FMステレオ/TV)搭載のテレビ機能付き小型ラジオに搭載された。
(実施例20)
図44は本発明の他形態のパワーモジュール装置を説明する平面及び断面模式図である。この絶縁型半導体装置11は400A級のものである。セラミック絶縁基板122と半導体素子基体6を支持部材125上に固着した後、エポキシ樹脂ケース130、金属細線7、エポキシ樹脂蓋131を設けるとともに同ケース内にシリコーンゲル樹脂10を充填した状態を示す。(a)は平面図、(b)は(a)におけるA−A′断面、(c)は(a)におけるB−B′断面をそれぞれ示す。ここで、支持部材125上のセラミック絶縁基板122ははんだ(厚さ:200μm)5′により固着され、セラミック絶縁基板122の銅板4a上には8個のSiからなるMOS FET素子基体(寸法:7mm×7mm×0.3mm)6がはんだ層(厚さ:200μm)5により固着されている。各素子基体6にはAl線(直径:400μm)7によるワイヤボンディングが施されソース電極4b、ドレイン電極4a、エポキシ樹脂ケース130にあらかじめ取り付けられている主端子140や補助端子141に接続されている。また、セラミック絶縁基板122上の銅板4c上には、温度検出用サーミスタ素子340がはんだ層5(図示せず)によりろう付けされ、銅板4cと補助端子141との間を金属細線7によるワイヤボンディングして、外部へ連絡されている。なお、図面では省略しているけれども、エポキシ樹脂ケース130と支持部材125の間はシリコーン接着樹脂135を用いて固定されている。エポキシ樹脂蓋131の肉厚部には凹み225、主端子140には穴140′がそれぞれ設けられ、絶縁型半導体装置11を外部回路配線に連絡するためのネジ(図示せず)が収納されるようになっている。主端子140や補助端子141はあらかじめ所定形状に打抜き、成形された銅板にNiめっきを施したものであり、トランスファモールド法によってエポキシ樹脂ケース130に取り付けられている。
ここで、はんだ層5、5′はマトリックス金属5AとしてのSn−5wt%Sb合金にCu粉末(粒径:1〜12μm)5Bが10vol%添加されている。
支持部材125はAl−SiC複合金属部材からなり、熱膨張率:8.0ppm/℃、熱伝導率:170W/m・Kなる物性を有している。支持部材125の母材は、Alマトリックス125A中にSiC粒子125Bを分散した複合体であり、表面にNiめっき層(厚さ:5μm)が形成されている。支持部材125の寸法は74.0mm×42.4mm×3mmであり、その周縁部に取り付け穴(直径:5.6mm)125Eが設けられている。
セラミック絶縁基板122は、寸法50mm×30mm×0.63mmを有するAlN焼結体(熱膨張率:4.3ppm/℃、熱伝導率:160W/m・K)420の両面に、厚さ300μmの銅板4a(ドレイン電極を兼ねる)、4b(ソース電極を兼ねる)、4c(サーミスタ搭載用)と、厚さ250μmの銅板4dを、活性金属としてのTiを2wt%添加したAg−28wt%Cuろう(図示せず、厚さ:20μm)によりそれぞれ接合したものである。これらの表面には、無電解めっきにより厚さ5μmのNi層が形成されている。AlN焼結体12の代替物として窒化珪素焼結体(熱膨張率:3.1ppm/℃、熱伝導率:120w/m・K)を用いることができる。
以上の構成によれば、半導体装置11の稼働時において半導体素子基体6が過熱し、はんだ層5あるいは5′が再溶融した場合でも、はんだ層5あるいは5′の流出、部品6、340の位置ずれ等の不具合を生ずるのを防止できる。このことにより、半導体装置11の所定性能を維持できる。
(実施例21)
本実施例でははんだ材5’について説明する。
図45は本発明はんだ材の形態を説明する模式図を示す。(a)は第1の形態であるペースト状はんだ材5’である。ペースト状はんだ材5’は、はんだ付け熱処理を経た後にマトリックス金属となるSn−5wt%Sb合金(融点:230〜240℃)からなるマトリックス金属用金属粉末(粒径:15〜60μm)5Aと、Ag−28wt%Cuを主成分とする分散用金属粉末(粒径:15〜50μm、融点:779℃)5Bと、有機物を含むフラックス剤〔重量比:WWロジン(100)−アジビン酸(1)−トリエタノールアミン(1)−アニリン塩酸塩(2)〕5Cを混練した組成物である。はんだ材5’中におけるフラックス剤5Cの添加量は約11wt%である。また、分散用金属粉末5Bははんだ付け熱処理を経た後に50vol%を占有するように添加量が調整されている。マトリックス金属用金属粉末5Aもはんだ付け熱処理を経た後に50vol%を占有するように添加量が調整されている。以上に説明したペースト状はんだ材5’は、印刷法、ディスペンス法等により所望接続部に供給され、空気中、窒素中、窒素に水素を添加したフォーミングガス中ではんだ付け処理される。
フラックス剤5Cは、マトリックス金属用金属粉末5A、分散用金属粉末5B、被接続部品や被接続基板のメタライズ領域の表面清浄化とともに表面酸化物を除去する役割を担う。例えば、有機アミン塩酸塩系フラックス剤5Cの場合は、被接続物質(Cu)は次の反応により清浄化される。
2R・NH2・HCl+CuO→CuCl2+2RNH2+H2O
−−−−−−−−(1)
2CuCl2+Sn(溶融錫)→SnCl4+2Cu
−−−−−−−−−−−−−−−(2)
また、フラックス剤5Cには、例えば以下に示す型式の材料を用いることができる。
(1)千住金属工業(株)製−−−−−スパークルフラックス
PO−F−1010S,PO−F−1010K,ES−1040,PO−F−009M,PO−F−710,ZR−86,ZR−93,SR−209,SR−12,WF−3041,WF−2050,T−1
(2)日本スペリア(株)製
NS−827,NS−828A,NS−828B,NS−828B−ne,NS−829,NS−501A,NS−316F−6,NS−316F−7,NS−316F−8,NS−334,RM−5,NS−52,NS−91,NS−30,NS−45,NS−23,NS−22,NS−72,NS−65,RA−3,RA−5,RA−943,RA−51A,RA−51M,RA−51T,RA−A21,RMA−1,RMA−2,RMA−M160,RMA−M293,RMA−M293T,RMA−355T,NC−40,NC−52
(3)日本ハンダ(株)製
ラピックス−R,ラピックス−RMA,ラピックス−RA,ラピックス−P5,ラピックス−G150,ラピックス−G130,ラピックス−ZRMA,ラビックス−ZRA,ラピックス−E3,ラピックス−E−6,ラピックスAX−BP1,ラピックス92K,ラピックスBA−1,ラピックスSSR−100,ラピックスSSR−101,ラピックスSSR−102,ラピックス−CZ7,ラピックス−FW1,ラピックス−AD2,ラピックス−1000,ラピックス−2000
(4))日本アルミット(株)製
HM−1 RMA V14L,SSHA−SN,A−65
(5)ソルダーコート(株)製
TAS−LF221,TAS−LF220,TAS−LF219,TAS−LF217,TAS−LF215,TAS−350,TAS−550,TAS−SH285,TAS−SL170,TAS−650,TAS−SM180
(6)ハリマ化成(株)製
F−40,F−50,LF−300,FR−30,FR−38
(7)タルチンケスター(株)製
R−101,R−500,R−501,R−504,HA−78TS−M,HA−90TS−M,L−881,L−570,L571,C−903,S−150(8)タムラ化研(株)製
EC−19S−8,EC−15
(9)(株)タムラ製作所製
ULF−10P,ULF−45,VOF−19,VOC−007V,EC−15,EC−19S
(10)昭和電工(株)製
9ZSN05M2,8ZSN05M2,8Z3B05N2
(11)(株)日本フィラーメタルズ製
M180,K180,M200,A554,AF07,AZ30
(b)は第2の形態であるシート状又はリボン状のはんだ材5’である。シート状はんだ材5’は、あらかじめSn−5wt%Sb合金(融点:230.240℃)からなるマトリックス金属5Aと、マトリックス金属5A中に分散されたAg−28wt%Cuを主成分とする分散用金属粉末(粒径:15.50μm、融点:779℃)5Bとから構成される。マトリックス金属5A及び分散用金属粉末5Bは、はんだ付け熱処理を経た後にそれぞれ50vol%を占有するように添加量調整されている。以上に説明したシート状はんだ材5’は、被接続部材の間に介在するように供給され、水素中、窒素中、窒素に水素を添加したフォーミングガス中ではんだ付け処理される。
以上のはんだ材5’によれば、上述の実施例と同様に、従来のはんだ材では得られない作用、効果、利点をもたらす。なお、マトリックス用金属5AがSnからなる金属又はSn,Sb,Zn,Cu,Ni,Au,Ag,P,Bi,In,Mn,Mg,Si,Ge,Ti,Zr,V,Hf,Pd,Pbの群から選択された2種以上からなる合金、分散用金属粉末5Bが主成分としてのAg又は/及びCuとともにSn,Au,Fe,Ge,Mn,Ni,Sb,Si,Zn,Pd,Pt,P,P,Alの群から選択された1種類以上の金属を含む合金でそれぞれ構成された場合でも同様の作用、効果、利点を享受できる。
(実施例22)
本実施例では、実施例6で用いたはんだ材5に代えて、Sn−3wt%Ag−0.5wt%Cu合金からなるマトリックス金属5Aに、Sn−40wt%Sb−10wt%Ag−8wt%Cuからなる4元合金粉末(粒径:25〜90μm、添加量:40vol%)5Bを分散したはんだ材5を用い、図16の半導体装置11及び構造体15を得た。はんだ材5の材料以外の構成及び製造方法は実施例6と同じである。
本実施例の構造体15の短絡不良率は0.0044%で優れた歩留りを示した。この結果は、水分が樹脂層10を通して内部に侵入した状態にあっても、チップ部品、配線パターン4、基板1と樹脂層10の接触界面の接合力を低下させることなく、2次実装に伴うはんだ材5の再溶融と体積膨張によっては界面剥離せず、はんだ材5の流出や短絡を生じないことを示唆する。また、本実施例の4元合金系の組成が適正範囲からはずれるとマトリックス金属5A中に溶解しやすくなり、粒子の形態を消失して、本発明の効果を享受できなくなる。しかし、組成が(25〜66)wt%Sn−(22〜70)wt%Sb−(4.5〜31)wt%Ag−(2.3〜18)wt%Cuの範囲にある場合は、Sn−40wt%Sb−10wt%Ag−8wt%Cu合金粉末5Bの場合と同様の効果が得られる。
本実施例構造体15を、−40〜125℃の温度サイクル試験に投入した。ここでは、はんだ層5のクラック破壊に基づく半導体装置11の回路機能消失に注目した。2000回までの試験では、回路機能消失による不具合は認められなかった。また、(25〜66)wt%Sn−(22〜70)wt%Sb−(4.5〜31)wt%Ag−(2.3〜18)wt%Cu合金粉末5Bを適用した場合も同様の接続信頼性を維持できる。
以上に説明したように、本発明によればチップ部品を配線部材にはんだ材により搭載し、はんだ付け部を樹脂封止してなる半導体装置を、外部配線部材に2次実装する際のはんだ材の流出やこれによる短絡、断線、チップ部品の位置ずれを防止できる半導体装置、この半導体装置を用いた構造体、及びこれらを用いた電子装置を提供できる。
【図面の簡単な説明】
図1は、本発明の半導体装置の断面模式図である。
図2は、本発明の半導体装置に適用されているはんだ層の断面模式図である。
図3は、はんだ層がマトリックス金属のみで構成される際の問題点を説明する断面模式図である。
図4は、Sn−10wt%Sbはんだ材にAuが融合した場合の融点低下を説明するグラフである。
図5は、Pb−12wt%Sn−8wt%Sb−1wt%Agはんだ材にSnが融合した場合の融点低下を説明するグラフである。
図6は、本発明構造体の断面模式図である。
図7は、2次実装後の短絡不良率に及ぼすW粉末粒径の影響を説明するグラフである。
図8は、2次実装後の短絡不良率に及ぼすW粉末添加量の影響を説明するグラフである。
図9は、本発明構造体の断線不良率に及ぼすW粉末添加量の影響を説明するグラフである。
図10は、本発明電子装置の一例であるリチウムイオン二次電池の断面模式図である。
図11は、電子装置の一例であるリチウムイオン二次電池に組み込まれた半導体装置の回路ブロック図である。
図12は、一実施例半導体装置に適用する多層ガラスセラミックス基板を説明する図である。
図13は、一半導体装置の製作工程を示す断面図である。
図14は、高温高湿雰囲気にさらした半導体装置を適用して得た構造体の短絡不良率を説明するグラフである。
図15は、一実施例の半導体装置としての電力乗算回路装置の回路ブロック図である。
図16は、磁界発生部の構成図である。
図17は、他実施例半導体装置としての高周波パワーモジュールを説明する断面模式図である。
図18は、他実施例半導体装置を説明する回路図である。
図19は、携帯電話用構造体を説明する断面模式図である。
図20は、他実施例構造体を適用した携帯電話の回路ブロック図である。
図21は、他実施例構造体の断線不良率及び熱抵抗増大不良率を説明するグラフである。
図22は、他実施例半導体装置としての高周波パワーモジュールを説明する断面模式図である。
図23は、携帯電話用構造体を説明する断面模式図である。
図24は、他実施例半導体装置を説明する断面模式図である。
図25は、他実施例構造体を説明する断面模式図である。
図26は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図27は、他の形態のCSP型半導体装置を説明する断面模式図である。
図28は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図29は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図30は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図31は、他実施例構造体の変形例を説明する断面模式図である。
図32は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図33は、他の形態のCOC型半導体装置を説明する断面模式図である。
図34は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図35は、他実施例半導体装置の回路を説明する図である。
図36は、他実施例構造体の出力電流と変換効率の関係を説明するグラフである。
図37は、他実施例半導体装置を説明する断面模式図である。
図38は、他実施例半導体装置の温度サイクル試験における熱抵抗の推移を説明するグラフである。
図39は、他実施例半導体装置のパワーサイクル試験における熱抵抗の推移を説明するグラフである。
図40は、全波整流装置を説明する平面図及び断面図である。
図41は、他実施例構造体の全波整流回路を説明する回路図である。
図42は、他の形態の全波整流装置を説明する断面模式図である。
図43は、他実施例半導体装置及びそれを用いた構造体を説明する断面模式図である。
図44は、他形態のパワーモジュール装置を説明する平面及び断面模式図である。
図45は、本発明のはんだ材の形態を説明する図である。
Claims (24)
- チップ部品と配線部材とを固着したはんだ層が樹脂層で包囲され、前記はんだ層がマトリックス金属に金属粉末を分散させた複合体で構成されたことを特徴とする半導体装置。
- チップ部品と配線部材とを固着したはんだ層が樹脂層で封止され、前記はんだ層がマトリックス金属に前記マトリクッス金属とは異なる金属粉末を分散させた複合体で構成されたことを特徴とする半導体装置。
- チップ部品と配線部材とを固着したはんだ層が樹脂層で封止され、前記はんだ層がマトリックス金属に前記マトリクッス金属の融点よりも高い融点を有する金属粉末を分散させた複合体で構成されたことを特徴とする半導体装置。
- 請求項1〜3のいずれかにおいて、前記マトリックス金属がSnを主成分とする金属、又はSn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金であり、
前記金属粉末がAl、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Agの群から選択された1種の金属、又はAl、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された少なくとも1種を含む合金からなることを特徴とする半導体装置。 - 請求項1〜4のいずれかにおいて、前記マトリックス金属中に粒径0.05〜60μmの前記金属粉末を3〜75vol%添加したことを特徴とする半導体装置。
- 請求項1〜5のいずれかにおいて、前記樹脂層がヤング率90Pa〜50GPa又は熱膨張率5〜9600ppm/℃を有することを特徴とする半導体装置。
- 請求項1〜6のいずれかにおいて、前記樹脂層がエポキシ樹脂、シリコーン樹脂、ポリブチレンテレフタレート樹脂、ポリフェニレンサルファイド樹脂、ポリエチレンテレフタレート樹脂、シリコーンゲル樹脂、シリコーンゴム樹脂、ポリウレタン樹脂、フェノール樹脂の群から選択された少なくとも1種からなることを特徴とする半導体装置。
- 請求項1〜7のいずれかにおいて、前記配線部材として、セラミックス、樹脂又は半導体からなる母材に金属配線を設けた配線部材、又は金属を母材とする配線部材を用いたことを特徴とする半導体装置。
- 請求項1〜7のいずれかにおいて、前記配線部材がガラスセラミックス、アルミナ、窒化アルミニウム、窒化珪素、ガラス、ベリリヤの群から選択された1種のセラミックス、又はガラス布、ガラス不織布、アラミド不織布,紙の群から紙の群から選択された1種の基材にエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイド樹脂・トリアジン樹脂の群から選択された1種の樹脂材を含浸させた複合樹脂、又はポリエステル、ポリイミド、ポリイミドアミドの群から選択されたフイルム状樹脂を母材とすることを特徴とする半導体装置。
- 請求項1〜7のいずれかにおいて、前記配線部材がCu、Fe、Ni、Co、Alを主成分として含む金属又は合金からなることを特徴とする半導体装置。
- 請求項10において、前記配線部材がリードフレーム状に成形されたことを特徴とする半導体装置。
- チップ部品と配線部材とを固着したはんだ層が樹脂層で封止され、前記はんだ層がマトリックス金属に金属粉末を分散させた複合体で構成された半導体装置が、接続層を介して外部配線部材に固着されたことを特徴とする構造体。
- 配線パターンを有する配線部材と、前記配線部材の前記配線パターン上にはんだ層を介して固着されたチップ部品と、前記はんだ層を封止するように設けられた樹脂層と、前記配線部材に設けられた外部電極層と、前記外部電極層と導電的に固着された外部配線部材とを有し、前記はんだ層がマトリックス金属に金属粉末を分散させた複合体で構成されたことを特徴とする構造体。
- クレーム12または13において、前記はんだ層がマトリックス金属に前記マトリクッス金属とは異なる金属粉末を分散させた複合体で構成されたことを特徴とする構造体。
- クレーム12〜14のいずれかにおいて、前記接続層の融点が前記はんだ層の融点よりも低いことを特徴とする構造体。
- クレーム12〜15のいずれかにおいて、前記接続層の材料がはんだ材であることを特徴とする構造体。
- クレーム16において、前記はんだ層および前記接続層の材料がPbフリーはんだ材であることを特徴とする構造体。
- 請求項12〜17のいずれかにおいて、前記外部配線部材は、ガラス布又はガラス不織布にエポキシ樹脂を含浸させたガラスエポキシ、紙にフェノール樹脂を含浸させた紙フェノール、紙にエポキシ樹脂を含浸させた紙エポキシ、ガラス布にポリイミドを含浸させたガラスポリイミド材からなる板材、または、ポリエステル、ポリイミド又はポリイミドアミドからなるフィルム材のいずれか一つに外部配線を形成した複合材であり、前記外部配線はNi、Cu、Sn、Sb、Zn、Au、Ag、Pt、Pdの群から選択された少なくとも1種からなる金属であることを特徴とする構造体。
- 請求項12〜17のいずれかにおいて、前記外部配線部材がガラス材を母材とすることを特徴とする構造体。
- 請求項12〜19のいずれかにおいて、前記マトリックス金属がSnからなる金属、またはSn、Sb、Zn、Cu、Ni、Au、Ag、P、Bi、In、Mn、Mg、Si、Ge、Ti、Zr、V、Hf、Pdの群から選択された2種以上からなる合金であり、前記金属粉末がAl、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Agの群から選択された1種の金属、またはAl、Co、Cr、Cu、Fe、Ge、Mn、Mo、Ni、Sb、Si、W、Zn、Ti、Pd、Ta、Pt、Ag、C、Pの群から選択された少なくとも1種を含む合金からなることを特徴とする構造体。
- 請求項12〜20のいずれかにおいて、前記マトリックス金属中に粒径0.05〜60μmの前記金属粉末を3〜75vol%添加したことを特徴とする構造体。
- チップ部品と配線部材を固着したはんだ層が封止樹脂で封止され、前記はんだ層がマトリックス金属に金属粉末を分散させた複合材で構成された半導体装置が組み込まれたことを特徴とする電子装置。
- チップ部品と配線部材を固着したはんだ層が封止樹脂で封止され、前記はんだ層がマトリックス金属に金属粉末を分散させた複合材で構成された半導体装置を、接続層を介して外部配線部材に固着した構造体が組み込まれたことを特徴とする電子装置。
- 請求項1において、前記金属粉末が主成分としてのAg又はCuとともにSn,Au,Fe,Ge,Mn,Ni,Sb,Si,Zn,Pd,Pt,P,Pb,Alの群から選択された1種以上の金属を含む合金で構成されていることを特徴とする半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001262647 | 2001-08-31 | ||
JP2001262647 | 2001-08-31 | ||
PCT/JP2002/008631 WO2003021664A1 (fr) | 2001-08-31 | 2002-08-27 | Dispositif semiconducteur, corps structurel et dispositif electronique |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2003021664A1 true JPWO2003021664A1 (ja) | 2005-07-07 |
Family
ID=19089511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003525902A Withdrawn JPWO2003021664A1 (ja) | 2001-08-31 | 2002-08-27 | 半導体装置、構造体及び電子装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20050029666A1 (ja) |
JP (1) | JPWO2003021664A1 (ja) |
TW (1) | TW579587B (ja) |
WO (1) | WO2003021664A1 (ja) |
Families Citing this family (86)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005095977A (ja) * | 2003-08-26 | 2005-04-14 | Sanyo Electric Co Ltd | 回路装置 |
JP2005197422A (ja) * | 2004-01-07 | 2005-07-21 | Renesas Technology Corp | 半導体装置及び電子装置 |
DE102004005666B4 (de) * | 2004-02-05 | 2008-05-29 | Infineon Technologies Ag | Hochfrequenzanordnung, Verfahren zur Herstellung einer Hochfrequenzanordnung und Verwendung der Hochfrequenzanordnung |
JP4339723B2 (ja) * | 2004-03-04 | 2009-10-07 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法、電子装置ならびに実装構造体 |
TWI266445B (en) * | 2004-05-19 | 2006-11-11 | Antig Tech Co Ltd | Battery with embedded electronic circuit |
CN100386829C (zh) * | 2004-07-28 | 2008-05-07 | 王克政 | Ptc厚膜电路可控电热元件 |
US7224061B2 (en) * | 2004-08-16 | 2007-05-29 | Advanced Chip Engineering Technology Inc. | Package structure |
JP2006237390A (ja) * | 2005-02-25 | 2006-09-07 | Fuji Photo Film Co Ltd | Ic及び無線icタグ |
JP4891556B2 (ja) * | 2005-03-24 | 2012-03-07 | 株式会社東芝 | 半導体装置の製造方法 |
JP4592486B2 (ja) * | 2005-04-25 | 2010-12-01 | 清仁 石田 | 半導体モジュール |
JP4522939B2 (ja) * | 2005-10-31 | 2010-08-11 | アルプス電気株式会社 | 基板と部品間の接合構造及びその製造方法 |
KR100719905B1 (ko) * | 2005-12-29 | 2007-05-18 | 삼성전자주식회사 | Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자 |
US8022554B2 (en) * | 2006-06-15 | 2011-09-20 | Sitime Corporation | Stacked die package for MEMS resonator system |
JP4802246B2 (ja) | 2006-09-13 | 2011-10-26 | 住友ベークライト株式会社 | 半導体装置 |
JP2008235674A (ja) * | 2007-03-22 | 2008-10-02 | Toyota Motor Corp | パワーモジュール及び車両用インバータ |
DE102007020656B4 (de) | 2007-04-30 | 2009-05-07 | Infineon Technologies Ag | Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips |
JP4987632B2 (ja) * | 2007-08-30 | 2012-07-25 | 株式会社東芝 | 半導体素子の製造方法、サブマウントの製造方法及び電子部品 |
CN103299406A (zh) | 2007-09-21 | 2013-09-11 | 艾格瑞系统有限公司 | 用于改善耐脆性断裂的焊接方法及相关器件 |
EP2234466B1 (en) * | 2007-12-26 | 2019-04-10 | Fujikura Ltd. | Mounting board and method of producing the same |
JP5314889B2 (ja) * | 2007-12-27 | 2013-10-16 | 新光電気工業株式会社 | 電子装置及びその製造方法及び配線基板及びその製造方法 |
JP2009158725A (ja) * | 2007-12-27 | 2009-07-16 | Panasonic Corp | 半導体装置およびダイボンド材 |
JP5169354B2 (ja) * | 2008-03-18 | 2013-03-27 | 富士通株式会社 | 接合材料及びそれを用いた接合方法 |
JP5362719B2 (ja) | 2008-06-23 | 2013-12-11 | パナソニック株式会社 | 接合構造および電子部品の製造方法 |
DE102008036837A1 (de) * | 2008-08-07 | 2010-02-18 | Epcos Ag | Sensorvorrichtung und Verfahren zur Herstellung |
US8013444B2 (en) * | 2008-12-24 | 2011-09-06 | Intel Corporation | Solder joints with enhanced electromigration resistance |
US8278769B2 (en) * | 2009-07-02 | 2012-10-02 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Compound semiconductor device and connectors |
DE102009034483A1 (de) * | 2009-07-22 | 2011-01-27 | W.C. Heraeus Gmbh | Bleifreie Hochtemperaturverbindung für die AVT in der Elektronik |
JP2011071152A (ja) * | 2009-09-24 | 2011-04-07 | Panasonic Corp | 半導体装置及びその製造方法 |
DE102009045181B4 (de) * | 2009-09-30 | 2020-07-09 | Infineon Technologies Ag | Leistungshalbleitermodul |
JP5521584B2 (ja) | 2010-01-28 | 2014-06-18 | Tdk株式会社 | Pbフリーはんだ及び電子部品内蔵モジュール |
EP2365730A1 (de) * | 2010-03-02 | 2011-09-14 | Saint-Gobain Glass France | Scheibe mit einem elektrischen Anschlusselement |
JP2011251330A (ja) * | 2010-06-04 | 2011-12-15 | Sumitomo Metal Mining Co Ltd | 高温鉛フリーはんだペースト |
EP2408260A1 (de) | 2010-07-13 | 2012-01-18 | Saint-Gobain Glass France | Glasscheibe mit einem elektrischen Anschlusselement |
US8513798B2 (en) | 2010-09-09 | 2013-08-20 | Infineon Technologies Ag | Power semiconductor chip package |
JP5849422B2 (ja) * | 2010-09-30 | 2016-01-27 | Tdk株式会社 | Pbフリーはんだ |
EP2453476A1 (en) * | 2010-11-12 | 2012-05-16 | Nxp B.V. | Semiconductor device packaging method and semiconductor device package |
WO2012111711A1 (ja) | 2011-02-15 | 2012-08-23 | 株式会社村田製作所 | 多層配線基板およびその製造方法 |
DK2708093T3 (da) | 2011-05-10 | 2020-02-24 | Saint Gobain | Rude med et elektrisk forbindelseselement |
BR112013028115B1 (pt) | 2011-05-10 | 2020-11-17 | Saint-Gobain Glass France | painel com pelo menos um elemento de conexão elétrica,método para produção e utilização de tal painel |
EP2708091B2 (de) * | 2011-05-10 | 2021-06-23 | Saint-Gobain Glass France | Scheibe mit einem elektrischen anschlusselement |
JP2013030712A (ja) | 2011-07-29 | 2013-02-07 | Toshiba Corp | 半導体モジュールおよび半導体モジュールの製造方法 |
EP2756913A4 (en) * | 2011-09-16 | 2015-09-23 | Murata Manufacturing Co | ELECTROCONDUCTIVE MATERIAL, AND BONDING METHOD AND BINDING STRUCTURE USING THE SAME |
CN103797139A (zh) * | 2011-09-16 | 2014-05-14 | 株式会社村田制作所 | 导电性材料、使用该导电性材料的连接方法和连接结构物 |
DE102011083931A1 (de) * | 2011-09-30 | 2013-04-04 | Robert Bosch Gmbh | Schichtverbund aus einem elektronischen Substrat und einer Schichtanordnung umfassend ein Reaktionslot |
KR101283580B1 (ko) * | 2011-12-14 | 2013-07-05 | 엠케이전자 주식회사 | 주석계 솔더 볼 및 이를 포함하는 반도체 패키지 |
CN102581507B (zh) * | 2012-01-19 | 2014-03-19 | 广东中实金属有限公司 | 一种锡锌铋多元共晶无铅钎料及制备方法 |
EP2669936B1 (en) * | 2012-06-01 | 2018-02-14 | Nexperia B.V. | Discrete semiconductor device package and manufacturing method |
JP6002947B2 (ja) * | 2012-07-31 | 2016-10-05 | 株式会社弘輝 | 金属フィラー、はんだペースト、及び接続構造体 |
JP2014038909A (ja) * | 2012-08-13 | 2014-02-27 | Koki:Kk | 部品実装基板およびその製造方法 |
US9349613B1 (en) * | 2012-09-13 | 2016-05-24 | Amkor Technology, Inc. | Electronic package with embedded materials in a molded structure to control warpage and stress |
JP2014151364A (ja) * | 2013-02-13 | 2014-08-25 | Toyota Industries Corp | はんだ及びダイボンド構造 |
CN105324209A (zh) * | 2013-06-20 | 2016-02-10 | 三菱电机株式会社 | Zn系无铅焊料和半导体功率模块 |
CN103436732B (zh) * | 2013-08-15 | 2016-05-04 | 江西理工大学 | 一种高效锡液抗氧化添加剂 |
CN105393347B (zh) * | 2013-08-26 | 2018-10-09 | 三菱综合材料株式会社 | 接合体及功率模块用基板 |
JP6079505B2 (ja) * | 2013-08-26 | 2017-02-15 | 三菱マテリアル株式会社 | 接合体及びパワーモジュール用基板 |
DE112013007390B4 (de) * | 2013-08-29 | 2020-06-25 | Mitsubishi Electric Corporation | Halbleitermodul, Halbleitervorrichtung und Fahrzeug |
US9269679B2 (en) * | 2013-11-05 | 2016-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer level packaging techniques |
JP6086055B2 (ja) * | 2013-11-26 | 2017-03-01 | トヨタ自動車株式会社 | 半導体装置 |
KR101513494B1 (ko) * | 2013-12-04 | 2015-04-21 | 엠케이전자 주식회사 | 무연 솔더, 솔더 페이스트 및 반도체 장치 |
JP2015177113A (ja) * | 2014-03-17 | 2015-10-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
US9500837B2 (en) * | 2014-06-03 | 2016-11-22 | Goodrich Corporation | Bonding structure with CTE gradient for mounting an optical element in a frame |
JP6094533B2 (ja) * | 2014-06-09 | 2017-03-15 | トヨタ自動車株式会社 | 半導体装置 |
JP6648468B2 (ja) * | 2014-10-29 | 2020-02-14 | Tdk株式会社 | Pbフリーはんだ及び電子部品内蔵モジュール |
JP6032308B2 (ja) * | 2015-03-05 | 2016-11-24 | Tdk株式会社 | 電子回路モジュール部品の製造方法 |
EP3065172A1 (en) | 2015-03-06 | 2016-09-07 | Nxp B.V. | Semiconductor device |
WO2016162969A1 (ja) * | 2015-04-08 | 2016-10-13 | 株式会社日立製作所 | 半導体モジュールおよびその製造方法 |
CN112958943B (zh) * | 2015-05-15 | 2022-09-06 | 安波福技术有限公司 | 基于铟-锡-银的无铅焊料 |
JP6311838B2 (ja) * | 2015-05-29 | 2018-04-18 | 株式会社村田製作所 | 接合用部材および接合方法 |
DE112016000614T5 (de) * | 2015-09-17 | 2017-10-19 | Fuji Electric Co., Ltd. | Lotmaterial für Halbleiterelemente |
US10256168B2 (en) | 2016-06-12 | 2019-04-09 | Nexperia B.V. | Semiconductor device and lead frame therefor |
US10879211B2 (en) | 2016-06-30 | 2020-12-29 | R.S.M. Electron Power, Inc. | Method of joining a surface-mount component to a substrate with solder that has been temporarily secured |
CN106077585A (zh) * | 2016-08-15 | 2016-11-09 | 苏州润利电器有限公司 | 一种电器配件用双层复合高效铸造合金 |
CN106282660A (zh) * | 2016-08-15 | 2017-01-04 | 苏州润利电器有限公司 | 一种电器配件用双层复合高性能合金 |
JP6233677B1 (ja) * | 2016-08-31 | 2017-11-22 | Jfe精密株式会社 | 放熱板及びその製造方法 |
WO2018092798A1 (ja) * | 2016-11-18 | 2018-05-24 | 矢崎総業株式会社 | 回路体形成方法及び回路体 |
KR102445515B1 (ko) * | 2017-09-29 | 2022-09-21 | 현대자동차주식회사 | 차량용 전력모듈 |
JP6998557B2 (ja) | 2017-09-29 | 2022-01-18 | パナソニックIpマネジメント株式会社 | はんだ合金およびそれを用いた接合構造体 |
KR20200107994A (ko) * | 2018-01-17 | 2020-09-16 | 세메다인 가부시키 가이샤 | 실장체 |
KR102587868B1 (ko) * | 2018-07-10 | 2023-10-10 | 니폰 덴키 가라스 가부시키가이샤 | 패키지, 패키지 제조 방법, 접합재가 부착된 덮개체, 및 접합재가 부착된 덮개체의 제조 방법 |
US20220395934A1 (en) * | 2018-10-31 | 2022-12-15 | Robert Bosch Gmbh | Mixed Alloy Solder Paste, Method of Making the Same and Soldering Method |
US20200161206A1 (en) * | 2018-11-20 | 2020-05-21 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and semiconductor manufacturing process |
WO2021020309A1 (ja) | 2019-07-26 | 2021-02-04 | 株式会社日本スペリア社 | プリフォームはんだ及び該プリフォームはんだを用いて形成されたはんだ接合体 |
DE102019126954A1 (de) * | 2019-10-08 | 2021-04-08 | Rogers Germany Gmbh | Verfahren zur Herstellung eines Metall-Keramik-Substrats, Lötsystem und Metall-Keramik-Substrat, hergestellt mit einem solchen Verfahren |
DE102020130638A1 (de) * | 2019-12-11 | 2021-06-17 | Infineon Technologies Ag | Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung |
JP7014991B1 (ja) * | 2021-03-31 | 2022-02-02 | 千住金属工業株式会社 | プリフォームはんだ及びその製造方法、並びにはんだ継手の製造方法 |
CN116705743A (zh) * | 2023-08-04 | 2023-09-05 | 深圳平创半导体有限公司 | 一种器件及其封装方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08174276A (ja) * | 1994-12-21 | 1996-07-09 | Tanaka Denshi Kogyo Kk | 複合半田材料及びその製造方法 |
JP2001203229A (ja) * | 2000-01-18 | 2001-07-27 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
-
2002
- 2002-08-27 WO PCT/JP2002/008631 patent/WO2003021664A1/ja active Application Filing
- 2002-08-27 US US10/487,990 patent/US20050029666A1/en not_active Abandoned
- 2002-08-27 JP JP2003525902A patent/JPWO2003021664A1/ja not_active Withdrawn
- 2002-08-30 TW TW091119898A patent/TW579587B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW579587B (en) | 2004-03-11 |
US20050029666A1 (en) | 2005-02-10 |
WO2003021664A1 (fr) | 2003-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2003021664A1 (ja) | 半導体装置、構造体及び電子装置 | |
TW497183B (en) | Semiconductor device | |
EP0740340B1 (en) | Structure and process for mounting semiconductor chip | |
US7393771B2 (en) | Method for mounting an electronic part on a substrate using a liquid containing metal particles | |
TWI243082B (en) | Electronic device | |
US7722962B2 (en) | Solder foil, semiconductor device and electronic device | |
KR100941849B1 (ko) | 반도체장치 및 그 제조방법, 전자장치 및 그 제조방법 | |
JP3736452B2 (ja) | はんだ箔 | |
JP2003297873A (ja) | 半導体装置,構造体及び電子装置 | |
KR100629826B1 (ko) | 접합재 및 이를 이용한 회로 장치 | |
TW200402135A (en) | Electronic device | |
KR20030078853A (ko) | 땜납 | |
US6653217B1 (en) | Method of connecting a conductive trace to a semiconductor chip | |
US20110058342A1 (en) | Semiconductor Device | |
CN103718280B (zh) | 安装结构及其制造方法 | |
KR101284363B1 (ko) | 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조 | |
JPH11214592A (ja) | 半導体装置および電子装置 | |
US20020155024A1 (en) | Lead-free solder compositions | |
JP2002305213A (ja) | はんだ箔および半導体装置および電子装置 | |
US20040241039A1 (en) | High temperature lead-free solder compositions | |
US20100167466A1 (en) | Semiconductor package substrate with metal bumps | |
JP2016087691A (ja) | Pbフリーはんだ及び電子部品内蔵モジュール | |
JP3555831B2 (ja) | 半導体装置および電子装置 | |
JP2004247742A (ja) | 電子機器 | |
JP6561453B2 (ja) | 電子回路モジュール部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20050201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050617 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070622 |