JP2015177113A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015177113A
JP2015177113A JP2014053761A JP2014053761A JP2015177113A JP 2015177113 A JP2015177113 A JP 2015177113A JP 2014053761 A JP2014053761 A JP 2014053761A JP 2014053761 A JP2014053761 A JP 2014053761A JP 2015177113 A JP2015177113 A JP 2015177113A
Authority
JP
Japan
Prior art keywords
layer
metal
electrode
semiconductor device
metal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014053761A
Other languages
English (en)
Inventor
浩延 柴田
Hironobu Shibata
浩延 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014053761A priority Critical patent/JP2015177113A/ja
Priority to TW103124428A priority patent/TW201537707A/zh
Priority to US14/474,017 priority patent/US20150262947A1/en
Priority to CN201410446951.1A priority patent/CN104934334A/zh
Publication of JP2015177113A publication Critical patent/JP2015177113A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

【課題】電極と半田との適切な接合を実現可能な半導体装置およびその製造方法を提供する。
【解決手段】一の実施形態によれば、半導体装置は、第１の金属元素を含有する電極層を備える。さらに、前記装置は、前記電極層上に設けられ、前記第１の金属元素と、前記第１の金属元素と異なる第２の金属元素とを含有する金属層を備える。さらに、前記装置は、前記金属層上に前記電極層と離隔して設けられ、前記第２の金属元素を含有する半田層を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
一般に、半導体装置の裏面電極はＮｉ（ニッケル）で形成され、半田はＳｎ（スズ）で形成されている。裏面電極と半田とを接合する場合、裏面電極内の多くのＮｉ原子が半田内へと拡散する可能性や、裏面電極と半田との接合面に不均一にＮｉ３Ｓｎ４合金層が形成される可能性がある。これらの場合、裏面電極と半田との適切な接合が実現できないことが問題となる。
特許第５１１９６５８号公報
電極と半田との適切な接合を実現可能な半導体装置およびその製造方法を提供する。
一の実施形態によれば、半導体装置は、第１の金属元素を含有する電極層を備える。さらに、前記装置は、前記電極層上に設けられ、前記第１の金属元素と、前記第１の金属元素と異なる第２の金属元素とを含有する金属層を備える。さらに、前記装置は、前記金属層上に前記電極層と離隔して設けられ、前記第２の金属元素を含有する半田層を備える。
第１実施形態の半導体装置の製造方法を示す断面図である。 第１実施形態の比較例の半導体装置の製造方法を示す断面図である。 第１実施形態の半導体装置の構造の例を示す断面図である。 第１実施形態の半導体装置の電極構造の第１の例を示す平面図である。 第１実施形態の半導体装置の電極構造の第２の例を示す平面図である。 第２実施形態の半導体装置の製造方法を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態の半導体装置の製造方法を示す断面図である。本実施形態の半導体装置の例は、表面電極と裏面電極とを備える電力用半導体装置である。
まず、図１(ａ)に示すように、基板１上に電極層２を形成する。具体的には、基板１上に第１電極層２ａ、第２電極層２ｂ、および第３電極層２ｃを順次形成する。
基板１の例は、シリコン基板などの半導体基板である。図１(ａ)は、基板１に平行で互いに垂直なＸ方向およびＹ方向と、基板１に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。例えば、図１(ａ)における基板１と電極層２との位置関係は、基板１が電極層２の下方に位置していると表現される。
電極層２は例えば、半導体装置の裏面電極である。第１電極層２ａの例は、Ａｌ（アルミニウム）層である。第２電極層２ｂの例は、Ｔｉ（チタン）層である。第３電極層２ｃの例は、Ｎｉ（ニッケル）層である。第３電極層２ｃは、第１の金属元素を含有する電極層の例である。また、Ｎｉ元素は、第１の金属元素の例である。
次に、図１(ｂ)に示すように、電極層２上に金属層３と保護層４とを順次形成する。
金属層３は、電極層２と後述する半田層５とを接合するための層である。本実施形態の金属層３は、Ｎｉ元素とＳｎ（スズ）元素とを合金成分として含有する合金層であり、具体的には、Ｎｉ３Ｓｎ４合金層である。Ｓｎ元素は、第１の金属元素と異なる第２の金属元素の例である。なお、金属層３は、Ｎｉ元素とＳｎ元素とに加えて、その他の元素を含有していてもよい。
保護層４は、金属層３の酸化を防止するための層である。保護層４の例は、Ａｕ（金）層またはＡｇ（銀）層である。Ａｕ元素またはＡｇ元素は、第１および第２の金属元素と異なる第３の金属元素の例である。また、保護層４は、第３の金属元素を含有する層の例である。保護層４は、いずれの領域においても電極層２上に金属層３を介して形成されており、電極層２とは離隔して形成されている。よって、保護層４は、電極層２とは非接触状態となっている。
次に、図１(ｃ)に示すように、電極層２上に金属層３と保護層４とを形成した後に、金属層３上に保護層４を介して半田層５を形成する。この工程の実施中に、保護層４の構成原子（Ａｕ原子またはＡｇ原子）が半田層５内へと拡散し、保護層４が消滅する。
半田層５の例は、Ｓｎ層である。半田層５は、いずれの領域においても電極層２上に金属層３を介して形成されており、電極層２とは離隔して形成されている。よって、半田層５は、電極層２とは非接触状態となっている。本実施形態の電極層２と半田層５は、金属層３により接合される。
このようにして、本実施形態の半導体装置の半導体チップが製造される。その後、この半導体チップは例えば、リードフレーム上や絶縁基板上に配置される。この場合、半田層５は例えば、半導体チップとリードフレームとを接続するための配線や、絶縁基板上に形成された配線と接合される。
（１）第１実施形態とその比較例
図２は、第１実施形態の比較例の半導体装置の製造方法を示す断面図である。
図２(ａ)は、図１(ａ)に対応する断面図である。ただし、図２(ａ)においては、基板１と第１電極層２ａの図示が省略されている。図２(ａ)の半田層５は、第３電極層２ｃ上に直接形成されている。
この場合、第３電極層２ｃ内のＮｉ原子と半田層５内のＳｎ原子とが反応し、第３電極層２ｃと半田層５との界面に金属層３が形成される（図２(ｂ)）。この金属層３は、Ｎｉ３Ｓｎ４合金層である。符号Ｐは、金属層３を構成する複数のＮｉ３Ｓｎ４結晶粒を示す。
図２(ｃ)に示すように、Ｎｉ３Ｓｎ４結晶粒Ｐはその後も成長していく。この際、Ｎｉ３Ｓｎ４結晶粒Ｐ同士の間に隙間があることから、矢印Ａで示すように、第３電極層２ｃ内の多くのＮｉ原子がこれらの隙間から半田層５内へと拡散していく。
その結果、第３電極層２ｃが消滅してしまう可能性がある（図２(ｄ)）。さらに、Ｎｉ３Ｓｎ４結晶粒Ｐ間に最終的に隙間Ｈが残存し、金属層３が不均一になる可能性がある（図２(ｄ)）。図２(ｄ)の電極層２と半田層５は、隙間Ｈにおいて互いに接触している。これらの場合、電極層２と半田層５との適切な接合が実現できないことが問題となる。
一方、本実施形態においては、電極層２上に半田層５を形成する前に、電極層２上に予め金属層３を形成しておく。よって、本実施形態によれば、上記のような隙間Ｈのない金属層３を形成することができ、第３電極層２ｃの消滅を回避することができる。また、本実施形態によれば、膜厚の均一性の良好な金属層３を形成することができる。
図３は、第１実施形態の半導体装置の構造の例を示す断面図である。
図３は、図１(ｃ)に対応する断面図であり、図１(ｃ)の金属層３の形状の例をより詳細に示している。符号Ｔ1は、金属層３の膜厚の最大値を示す。符号Ｔ2は、金属層３の膜厚の最小値を示す。
本実施形態の金属層３の膜厚は均一性が良好であり、最大値Ｔ1と最小値Ｔ2との差が小さい。金属層３の膜厚は、金属層３の形成直後はほぼ一定であるが、半田層５の形成後にＮｉ３Ｓｎ４合金の成長やＮｉ原子の拡散により変動する。ただし、本実施形態の金属層３の膜厚は、このような成長や拡散を経ても、比較例の金属層３の膜厚よりも均一性が良好である。本実施形態によれば、金属層３の膜厚の最大値Ｔ1を、金属層３の膜厚の最小値Ｔ2のおおむね２倍以下に設定することが可能である。
また、図３の金属層３は、上記のような隙間Ｈを有していない。よって、図３の半田層５は、いずれの領域においても電極層２上に金属層３を介して形成されており、電極層２とは離隔して形成されている。
（２）第１実施形態の電極構造の例
図４は、第１実施形態の半導体装置の電極構造の第１の例を示す平面図である。
図４(ａ)は、＋Ｚ方向から見た半導体装置を示す。図４(ｂ)は、−Ｚ方向から見た半導体装置を示す。図４(ａ)は基板１の裏面側を示し、図４(ｂ)は基板１の表面側を示す。
この半導体装置は、基板１の裏面側に形成されたドレイン電極１１と、基板１の表面側に形成されたソース電極１２と、基板１の表面側に形成されたゲート電極１３とを備えている。よって、ドレイン電極１１が裏面電極であり、ソース電極１２とゲート電極１３が表面電極である。この半導体装置の半導体チップは例えば、棒状のドレイン端子、ソース端子、およびゲート端子を備えるパッケージ内に収容される。
図４(ａ)のドレイン電極１１は、本実施形態の電極層２により形成されている。図４(ａ)のドレイン電極１１上には、本実施形態の金属層３および半田層５が形成されている。
図５は、第１実施形態の半導体装置の電極構造の第２の例を示す平面図である。
図５(ａ)は、＋Ｚ方向から見た半導体装置を示す。図５(ｂ)は、−Ｚ方向から見た半導体装置を示す。図５(ａ)は基板１の一方の面を示し、図５(ｂ)は基板１の他方の面を示す。
この半導体装置は、基板１の同じ面に形成されたドレイン電極１１、ソース電極１２、およびゲート電極１３を備えている。このような電極１１、１２、１３を備えるトランジスタの例は、ＨＥＭＴ（高電子移動度トランジスタ）である。この半導体装置の半導体チップは例えば、ＣＳＰ（Chip Size Package）型のパッケージ内に収容される。
図５(ａ)のドレイン電極１１、ソース電極１２、およびゲート電極１３は、本実施形態の電極層２により形成されている。図５(ａ)のドレイン電極１１、ソース電極１２、およびゲート電極１３上には、本実施形態の金属層３および半田層５が形成されている。
以上のように、本実施形態においては、電極層２上に半田層５を形成する前に、電極層２の構成元素と半田層５の構成元素とを含有する金属層３を、電極層２上に予め形成しておく。よって、本実施形態によれば、金属層３により電極層２と半田層５との適切な接合を実現することが可能となる。
なお、本実施形態の半導体装置を製造する場合、例えば、以下の第１および第２の製造形態が想定される。第１の製造形態においては、図１(ａ)〜図１(ｃ)の工程を同一の製造者が実施する。第２の製造形態においては、図１(ａ)および図１(ｂ)の工程を第１の製造者が実施し、図１(ｃ)の工程を第２の製造者が実施する。第２の製造形態を採用する場合、図１(ｂ)に示す状態の半導体装置を第１の製造者から第２の製造者に運搬することになるため、保護層４により金属層３の酸化を防止する機能は、第１の製造形態を採用する場合に比べ有用性が高い。
（第２実施形態）
図６は、第２実施形態の半導体装置の製造方法を示す断面図である。
まず、図６(ａ)に示すように、基板１上に第１、第２、および第３電極層２ａ、２ｂ、２ｃを含む電極層２を形成する。第１、第２、および第３電極層２ａ、２ｂ、２ｃの例はそれぞれ、Ａｌ層、Ｔｉ層、Ｎｉ層である。
次に、図６(ｂ)に示すように、電極層２上に金属層３と保護層４とを順次形成する。
本実施形態の金属層３は、１層以上の第１金属層３ａと１層以上の第２金属層３ｂとを交互に含む積層膜である。本実施形態の金属層３は、電極層２上に第１金属層３ａと第２金属層３ｂとを交互に形成することにより形成される。第１金属層３ａの例はＮｉ層であり、第２金属層３ｂの例はＳｎ層である。また、保護層４の例は、Ａｕ層またはＡｇ層である。
符号Ｔａは、各第１金属層３ａの膜厚を示す。第１金属層３ａの層数がＮａの場合、本実施形態の半導体装置の第１金属層３ａの合計膜厚はＮａ×Ｔａである。符号Ｔｂは、各第２金属層３ｂの膜厚を示す。第２金属層３ｂの層数がＮｂの場合、本実施形態の半導体装置の第２金属層３ｂの合計膜厚はＮｂ×Ｔｂである。
本実施形態においては、第１金属層３ａの合計膜厚Ｎａ×Ｔａと、第２金属層３ｂの合計膜厚Ｎｂ×Ｔｂとの比が、おおむね１：３に設定されている。合計膜厚Ｎａ×Ｔａの例は、３×１０ｎｍである。合計膜厚Ｎｂ×Ｔｂの例は、３×３０ｎｍである。
Ｎｉの原子量は５８．７であり、Ｎｉの密度は８．９ｇ／ｃｍ３である。一方、Ｓｎの原子量は１１８．７であり、Ｓｎの密度は７．４ｇ／ｃｍ３（βスズ）または５．８ｇ／ｃｍ３（αスズ）である。常温・常圧のスズは、βスズである。よって、合計膜厚Ｎａ×Ｔａと合計膜厚Ｎｂ×Ｔｂとの比を１：３に設定すると、第１金属層（ニッケル層）３ａ内のＮｉ原子の合計モル数と、第２金属層（βスズ層）３ｂ内のＳｎ原子の合計モル数との比が３：４となる。この比は、Ｎｉ３Ｓｎ４合金を形成するのに好適な比である。
よって、本実施形態においては、合計膜厚Ｎｂ×Ｔｂを、合計膜厚Ｎａ×Ｔａの３倍程度に設定することが望ましい。本実施形態の合計膜厚Ｎｂ×Ｔｂの例は、合計膜厚Ｎａ×Ｔａの２．５倍〜３．５倍である。この場合、第１金属層３ａ内のＮｉ原子の合計モル数と、第２金属層３ｂ内のＳｎ原子の合計モル数との比は、３：３．３〜３：４．７程度となる。
次に、図６(ｃ)に示すように、電極層２上に金属層３と保護層４とを形成した後に、金属層３上に保護層４を介して半田層５を形成する。この工程の実施中に、保護層４の構成原子が半田層５内へと拡散し、保護層４が消滅する。半田層５の例は、Ｓｎ層である。
図６(ｂ)の工程以降に、第１金属層３ａ内のＮｉ原子と第２金属層３ｂ内のＳｎ原子とが反応し、本実施形態の金属層３の全体または大部分がＮｉ３Ｓｎ４合金層に変化する。本実施形態の電極層２と半田層５は、このＮｉ３Ｓｎ４合金層により接合される。
このようにして、本実施形態の半導体装置の半導体チップが製造される。その後、この半導体チップは例えば、リードフレーム上や絶縁基板上に配置される。
本実施形態においては、第１実施形態と同様に、電極層２上に半田層５を形成する前に、電極層２上に予め金属層３を形成しておく。よって、本実施形態によれば、上記のような隙間Ｈのない金属層３を形成することができ、第３電極層２ｃの消滅を回避することができる。また、本実施形態によれば、膜厚の均一性の良好な金属層３を形成することができる。
以上のように、本実施形態においては、電極層２上に半田層５を形成する前に、電極層２の構成元素と半田層５の構成元素とを含有する金属層３を、電極層２上に予め形成しておく。よって、本実施形態によれば、第１実施形態と同様に、金属層３により電極層２と半田層５との適切な接合を実現することが可能となる。
なお、本実施形態の第１金属層３ａの膜厚Ｔａは、第１金属層３ａごとに異なる値でもよい。同様に、本実施形態の第２金属層３ｂの膜厚Ｔｂは、第２金属層３ｂごとに異なる値でもよい。
また、本実施形態の第１金属層３ａは、Ｎｉ元素に加えて、その他の元素を含有していてもよい。同様に、本実施形態の第２金属層３ｂは、Ｓｎ元素に加えて、その他の元素を含有していてもよい。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：基板、２：電極層、２ａ：第１電極層、２ｂ：第２電極層、２ｃ：第３電極層、
３：金属層、３ａ：第１金属層、３ｂ：第２金属層、４：保護層、５：半田層、
１１：ドレイン電極、１２：ソース電極、１３：ゲート電極

Claims (8)

  1. 第１の金属元素を含有する電極層と、
    前記電極層上に設けられ、前記第１の金属元素と、前記第１の金属元素と異なる第２の金属元素とを含有する金属層と、
    前記金属層上に前記電極層と離隔して設けられ、前記第２の金属元素を含有する半田層と、
    を備える半導体装置。
  2. 前記金属層の膜厚の最大値は、前記金属層の膜厚の最小値の２倍以下である、請求項１に記載の半導体装置。
  3. 第１の金属元素を含有する電極層と、
    前記電極層上に設けられ、前記第１の金属元素と、前記第１の金属元素と異なる第２の金属元素とを含有する金属層と、
    前記金属層上に前記電極層と離隔して設けられ、前記第１および第２の金属元素と異なる第３の金属元素を含有する層と、
    を備える半導体装置。
  4. 前記金属層は、前記第１の金属元素と前記第２の金属元素とを合金成分として含有する合金層を含む、請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記金属層は、前記第１の金属元素を含有する１層以上の第１金属層と、前記第２の金属元素を含有する１層以上の第２金属層とを含む、請求項１から３のいずれか１項に記載の半導体装置。
  6. 第１の金属元素を含有する電極層を形成し、
    前記電極層上に、前記第１の金属元素と、前記第１の金属元素と異なる第２の金属元素とを含有する金属層を形成し、
    前記電極層上に前記金属層を形成した後に、前記金属層上に前記第２の金属元素を含有する半田層を形成する、
    ことを含む半導体装置の製造方法。
  7. 前記金属層は、前記第１の金属元素と前記第２の金属元素とを合金成分として含有する合金層を含む、請求項６に記載の半導体装置の製造方法。
  8. 前記金属層は、前記第１の金属元素を含有する１層以上の第１金属層と、前記第２の金属元素を含有する１層以上の第２金属層とを含む、請求項６に記載の半導体装置の製造方法。
JP2014053761A 2014-03-17 2014-03-17 半導体装置およびその製造方法 Abandoned JP2015177113A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014053761A JP2015177113A (ja) 2014-03-17 2014-03-17 半導体装置およびその製造方法
TW103124428A TW201537707A (zh) 2014-03-17 2014-07-16 半導體裝置及其製造方法
US14/474,017 US20150262947A1 (en) 2014-03-17 2014-08-29 Semiconductor device and method of manufacturing the same
CN201410446951.1A CN104934334A (zh) 2014-03-17 2014-09-03 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014053761A JP2015177113A (ja) 2014-03-17 2014-03-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015177113A true JP2015177113A (ja) 2015-10-05

Family

ID=54069709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014053761A Abandoned JP2015177113A (ja) 2014-03-17 2014-03-17 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20150262947A1 (ja)
JP (1) JP2015177113A (ja)
CN (1) CN104934334A (ja)
TW (1) TW201537707A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019110280A (ja) * 2017-12-20 2019-07-04 トヨタ自動車株式会社 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5939345B1 (ja) * 2015-11-06 2016-06-22 株式会社オートネットワーク技術研究所 端子金具およびコネクタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029666A1 (en) * 2001-08-31 2005-02-10 Yasutoshi Kurihara Semiconductor device structural body and electronic device
WO2008018524A1 (en) * 2006-08-11 2008-02-14 Sanyo Electric Co., Ltd. Semiconductor device and its manufacturing method
CN103718280B (zh) * 2011-09-16 2016-12-21 松下知识产权经营株式会社 安装结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019110280A (ja) * 2017-12-20 2019-07-04 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN104934334A (zh) 2015-09-23
TW201537707A (zh) 2015-10-01
US20150262947A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP6001956B2 (ja) 半導体装置
JP2015115552A (ja) 半導体装置およびその製造方法
CN106206505B (zh) 半导体装置以及半导体装置的制造方法
TW200816437A (en) An electronics package with an integrated circuit device having post wafer fabrication integrated passive components
JP5578704B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2007194514A (ja) 半導体装置の製造方法
JP2015106638A (ja) 半導体装置
JP2015177113A (ja) 半導体装置およびその製造方法
JP3767585B2 (ja) 半導体装置
JP6210482B2 (ja) 半導体装置および半導体装置の製造方法
US20170207156A1 (en) Substrate structure
JP5976379B2 (ja) 電子機器及びその製造方法
US20190295954A1 (en) Semiconductor device
US20140225231A1 (en) Modulating bow of thin wafers
US10615090B2 (en) Seal ring, electronic component housing package, electronic device, and manufacturing methods thereof
JP2011211248A (ja) Ｑｆｎ用金属積層板を用いたｑｆｎの製造方法
TW201227880A (en) Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
JP7283053B2 (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP2007123407A (ja) 半導体装置の製造方法
JP6057285B2 (ja) 半導体素子搭載用基板
JP4104506B2 (ja) 半導体装置の製造方法
JP6159125B2 (ja) 半導体装置および半導体装置の製造方法
JP2020047794A (ja) 半導体装置の製造方法
JP2010056228A (ja) 半導体装置およびその製造方法
JP2013004603A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160217

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160808