DE102004005666B4 - Hochfrequenzanordnung, Verfahren zur Herstellung einer Hochfrequenzanordnung und Verwendung der Hochfrequenzanordnung - Google Patents

Hochfrequenzanordnung, Verfahren zur Herstellung einer Hochfrequenzanordnung und Verwendung der Hochfrequenzanordnung Download PDF

Info

Publication number
DE102004005666B4
DE102004005666B4 DE102004005666A DE102004005666A DE102004005666B4 DE 102004005666 B4 DE102004005666 B4 DE 102004005666B4 DE 102004005666 A DE102004005666 A DE 102004005666A DE 102004005666 A DE102004005666 A DE 102004005666A DE 102004005666 B4 DE102004005666 B4 DE 102004005666B4
Authority
DE
Germany
Prior art keywords
semiconductor body
frequency arrangement
charge storage
terminal
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004005666A
Other languages
English (en)
Other versions
DE102004005666A1 (de
Inventor
Josef Dr. Fenk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004005666A priority Critical patent/DE102004005666B4/de
Priority to US11/051,164 priority patent/US7495276B2/en
Publication of DE102004005666A1 publication Critical patent/DE102004005666A1/de
Application granted granted Critical
Publication of DE102004005666B4 publication Critical patent/DE102004005666B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

Hochfrequenzanordnung, umfassend
– einen ersten Halbleiterkörper (1) mit einer darin für eine Signalverarbeitung ausgebildeten integrierten Schaltung, der auf einer ersten Teiloberfläche (1A) eine erste und eine zweite Anschlussstelle (11, 12) zur Abgabe oder zur Zuführung eines Signals aufweist;
– einen zweiten Halbleiterkörper (2) mit einem darin integrierten Ladungsspeicher, der auf einer ersten Teiloberfläche eine erste und eine zweite Kontaktstelle (14, 15) zur Zuführung von Ladung an den Ladungsspeicher und zur Abgabe von Ladung von dem Ladungsspeicher umfasst, wobei die erste und die zweite Kontaktstelle (14, 15) mit dem integrierten Ladungsspeicher gekoppelt sind und die erste Teiloberflächen des ersten und zweiten Halbleiterkörpers einander zugewandt angeordnet sind und der erste Anschluss (11) und die erste Kontaktstelle (14) sowie der zweite Anschluss (12) und die zweite Kontaktstelle (15) miteinander gekoppelt sind und der Ladungsspeicher des zweiten Halbleiterkörpers (2) einen Kondensator umfasst sowie der Kondensator des zweiten Halbleiterkörpers (2) als ein Grabenkondensator...

Description

  • Die Erfindung betrifft eine Hochfrequenzanordnung sowie ein Verfahren zur Herstellung einer solchen Hochfrequenzanordnung. Die Erfindung betrifft außerdem eine Verwendung der Hochfrequenzanordnung.
  • Hochfrequenzschaltungen werden in Halbleiterchips integriert, um damit beispielsweise Signale über eine externe Antenne abzugeben oder von dieser aufzunehmen und weiterzuverarbeiten. Halbleiterchips mit bestimmten Hochfrequenzschaltungen sind für die Verwendung bei HF-Tags auf Chipkarten vorgesehen und besitzen keine eigene Stromversorgung, beispielsweise in Form einer Batterie. Eine Stromversorgung für die im Chip integrierte Schaltung erfolgt dann über die Energie eines mit der Antenne empfangenes Signals. Das empfangene Signal wird intern gleichgerichtet und deren Energie zum Betrieb der Schaltung verwendet bzw. in einem im Chip befindlichen Speicherkondensator gespeichert.
  • Mit den heutigen Herstellungsverfahren erfordert die gleichzeitige Integration eines großen Speicherkondensators und eines Logikschaltkreises für eine Hochfrequenzanordnung auf einem gleichen Halbleiterchip sehr viele und komplexe Prozesse. So ist beispielsweise die Anzahl der zu verwendenden Masken und der Belichtungsschritte während der Herstellung sehr groß. Dies führt zu längeren Durchlaufzeiten sowie geringeren Ausbeuten, wodurch wiederum die Gesamtkosten ansteigen.
  • Dokument JP 2003133508 A beschreibt eine Halbleiteranordnung, die einen ersten und einen zweiten Halbleiterkörper umfasst. Der erste Halbleiterkörper weist eine erste Elektrode auf, die auf einer zweiten Elektrode des zweiten Halbleiterkörpers angeordnet ist.
  • In Dokument DE 38 54 129 T2 ist ein Transponder mit einer Empfangsspule und einem integrierten Schaltkreis angegeben. In einer Ausführungsform umfasst ein Halbleiterkörper eine Transponderschaltungsanordnung mit einer Antenne und einem Kondensator.
  • Aufgabe der Erfindung ist es, eine Hochfrequenzanordnung vorzusehen, bei der die Herstellungskosten niedriger sind. Aufgabe ist es weiterhin, ein Verfahren zur Herstellung einer solchen Hochfrequenzanordnung mit möglichst geringen Kosten zu implementieren.
  • Diese Aufgaben werden mit den Gegenständen der unabhängigen Patentansprüche gelöst.
  • So umfasst erfindungsgemäß eine Hochfrequenzanordnung einen ersten Halbleiterkörper mit einer darin für eine Signalverarbeitung ausgebildeten integrierten Schaltung. Der erste Halbleiterkörper weist eine erste Teiloberfläche auf, auf der eine erste und eine zweite Anschlussstelle zur Abgabe oder Zuführung eines Signals ausgebildet sind. Weiterhin umfasst die Hochfrequenzanordnung einen zweiten Halbleiterkörper mit einem darin integrierten Ladungsspeicher. Auf einer ersten Teiloberfläche des zweiten Halbleiterkörpers ist eine erste und eine zweite Kontaktstelle zur Zuführung von Ladung auf den integrierten Ladungsspeicher oder zur Abgabe von Ladung von dem integrierten Ladungsspeicher ausgebildet. Die erste Teiloberfläche des ersten Halbleiterkörpers sowie die erste Teiloberfläche des zweiten Halbleiterkörpers sind einander zugewandt angeordnet. Der erste Anschluss und die erste Kontaktstelle sowie der zweite Anschluss und die zweite Kontaktstelle sind miteinander gekoppelt.
  • Durch die Trennung der integrierten Schaltung im ersten Halbleiterkörper und des Ladungsspeichers in einem zweiten Halbleiterkörper wird die Gesamtzahl an Prozessschritten zur Herstellung der beiden Halbleiterkörper verringert, da beide unabhängig voneinander hergestellt werden können. Dadurch werden die komplexen und vielfältigen Prozessschritte, die zur Herstellung beider Einheiten auf einem Halbleiterchip notwendig sind vermieden. Die einander zugewandte Anordnung, die auch als Face-to-Face-Anordnung bezeichnet wird, erlaubt dennoch eine äußerst platzsparende Ausbildung. Durch die Trennung der integrierten Schaltung in einem ersten Halbleiterkörper und des Ladungsspeichers in einem zweiten Halbleiterkörper können die Prozesse zur Herstellung des Ladungsspeichers und der integrierten Schaltung mit bekannten und gut verstandenen Technologien durchgeführt werden, was die Durchlaufzeiten verringert und zu höheren Ausbeuten führt.
  • Dabei ist es insbesondere von Vorteil, dass der Ladungsspeicher des zweiten Halbleiterkörpers zumindest einen Kondensator enthält, der in einer Graben-Technologie als Grabenkondensator ausgebildet ist. Diese Technologie wird auch bei der Herstellung von Speicherzellen verwendet und ermöglicht eine besonders platzsparende Ausbildung des Kondensators mit einer Ladungsspeicherdichte im Bereich von 1 Farad/mm2. Es ist vorteilhaft, mehrere Kondensatoren in dem Halbleiterkörper zu realisieren und geeignet zusammenzuschließen, um so eine höhere Gesamtkapazität zu erreichen.
  • In einer Weiterbildung der Erfindung ist die integrierte Schaltung des ersten Halbleiterkörpers zur Versorgung mit einem ersten Potential an dem ersten Anschluss und mit einem zweiten Potential an dem zweiten Anschluss ausgebildet. Der erste und der zweite Anschluss des ersten Halbleiterkörpers bilden somit einen Versorgungseingang für die integrierte Schaltung. Folglich ist der Ladungsspeicher des zweiten Halbleiterkörpers mit dem Versorgungsanschluss der integrierten Schaltung gekoppelt. Dies erlaubt einen zeitlich begrenzten Betrieb der integrierten Schaltung mit im Ladungsspeicher des zweiten Halbleiterkörpers gespeicherter Ladung. Alternativ ist der Ladungsspeicher des zweiten Halbleiterchips auch als Abblockkondensator zur Reduzierung von Störsignalen auf die oder von der Versorgungsleitung verwendbar.
  • In einer anderen Weiterbildung der Erfindung umfasst die Hochfrequenzanordnung eine Antenne für einen Empfang oder eine Abgabe eines Hochfrequenzsignals. Die Antenne ist dabei an einen dritten und einen vierten Anschluss des ersten Halbleiterkörpers angeschlossen. Es ist in diesem Zusammenhang besonders zweckmäßig, die integrierte Schaltung des ersten Halbleiterkörpers zur Umwandlung eines an den dritten und an den vierten Anschluss angelegten Signals in ein Gleichspannungssignal auszubilden. Bevorzugt gibt die integrierte Schaltung das Gleichspannungssignal an den ersten und an den zweiten Anschluss ab. Die erfindungsgemäße Hochfrequenzanordnung ermöglicht daher einen Empfang eines Hochfrequenzsignals und die Speicherung der empfangenen Energie auf dem Ladungsspeicher des zweiten Halbleiterkörpers. Dies ist besonders vorteilhaft für HF-Tag-Chips, die keine unabhängige Stromversorgung besitzen. Die erfindungsgemäße Ausführungsform der Hochfrequenzanordnung erlaubt dann einen Betrieb der integrierten Schaltung im ersten Halbleiterkörper während eines Empfangs eines Hochfrequenzsignals und darüber hinaus einen zeitlich begrenzten Betrieb außerhalb der Reichweite des Hochfrequenzsignals aufgrund der im Ladungsspeicher gespeicherten Energie.
  • Zur besonders vorteilhaften Ausbildung der Kopplung des ersten Anschlusses mit der ersten Kontaktstelle und des zweiten Anschlusses mit der zweiten Kontaktstelle ist ein Laminat vorgesehen, welches eine erste Teiloberfläche und eine der ersten Teiloberfläche gegenüberliegende zweite Teiloberfläche enthält. Auf der ersten und der zweiten Teiloberfläche sind jeweils zumindest zwei Anschlüsse vorgesehen, die miteinander durch eine Durchkontaktierung verbunden sind. Erfindungsgemäß erfolgt die Kopplung durch Verbindung der Anschlüsse des ersten Halbleiterkörpers mit den Anschlüssen des Laminats auf der ersten Teiloberfläche und der Kontaktstellen des zweiten Halbleiterkörpers mit den entsprechenden Anschlüssen des Laminats auf der zweiten Teiloberfläche.
  • Das Vorsehen eines solchen Laminats als Verbindungsglied zwischen den beiden Halbleiterkörpern ermöglicht eine höhere Flexibilität bei der Orientierung der Kontaktstellen auf den jeweiligen Teiloberflächen der Halbleiterkörper. So kann auf eine spezielle Orientierung der Anschlüsse auf den Teiloberflächen des ersten und zweiten Halbleiterkörpers verzichtet werden, da eine Verbindung durch das Laminat sichergestellt wird.
  • Das erfindungsgemäße Verfahren zur Herstellung einer Hochfrequenzanordnung umfasst als erstes ein Bereitstellen eines ersten Halbleiterkörpers mit einer ausgebildeten integrierten Schaltung, sowie ein Bereitstellen eines zweiten Halbleiterkörpers mit einem darin ausgebildeten Ladungsspeicher. Der erste Halbleiterkörper umfasst auf einer ersten Teiloberfläche einen ersten und einen zweiten Anschluss zur Zuführung oder Abgabe eines Signals, wobei die Anschlüsse mit der integrierten Schaltung gekoppelt sind. Weiterhin wird auf einer ersten Teiloberfläche des zweiten Halbleiterkörpers eine erste und eine zweite Kontaktstelle vorgesehen, die zur Zuführung von Ladung auf den Ladungsspeicher oder zur Abgabe von auf dem Ladungsspeicher gespeicherter Ladung ausgebildet sind. Das Verfahren umfasst weiterhin ein Anordnen der ersten Teiloberfläche des ersten Halbleiterkörpers und der ersten Teiloberfläche des zweiten Halbleiterkörpers derart, dass die beiden Teiloberflächen einander zugewandt sind. Sodann ist ein Koppeln der jeweils ersten Anschlüsse der ersten Teiloberfläche des ersten Halbleiterkörpers und der ersten Teiloberfläche des zweiten Halbleiterkörpers und der jeweils zweiten Anschlüsse der Teiloberflächen des ersten bzw. zweiten Halbleiterkörpers miteinander vorgesehen.
  • Bei dem erfindungsgemäßen Verfahren zur Herstellung wird folglich die Hochfrequenzanordnung nicht mehr in einem einzigen Halbleiterkörper implementiert, sondern verschiedene Prozessschritte separat durchgeführt und die beiden Halbleiterkörper bereitgestellt. Die separate Herstellung erlaubt eine Optimierung der einzelnen Prozessschritte hinsichtlich ihrer Anzahl sowie der Gesamtkosten.
  • Dabei umfasst die Bereitstellung des zweiten Halbleiterkörpers ein Bereitstellen eines Halbleitersubstrats und ein Ausbilden zumindest eines Ladungsspeichers mittels einer Graben-Technologie sowie ein Vorsehen einer Kontaktierungsmöglichkeit des Ladungsspeichers. Gerade bei Ladungsspeichern mit sehr hohen Speicherkapazitäten ist die separate Ausbildung auf einem eigenen Halbleiterkörper wegen der reduzierten anfallenden Herstellungskosten von Vorteil.
  • Kostengünstig wird der Schritt des Anordnens mit einer Face-to-Face-Montage oder in Face-to-Face-Technologie durchgeführt.
  • Eine solche Hochfrequenzanordnung ist besonders gut für die Verwendung in Chipkarten geeignet, in denen die Hochfrequenzanordnung in einer Aussparung eines Datenträgers angeordnet ist.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Im Folgenden wird die Erfindung anhand verschiedener Ausführungsbeispiele mit Bezugnahme auf die Zeichnungen im Detail erläutert. Es zeigen:
  • 1 ein erstes Ausführungsbeispiel der Erfindung,
  • 2 ein zweites Ausführungsbeispiel der Erfindung,
  • 3 ein drittes Ausführungsbeispiel der Erfindung,
  • 4 einen Halbleiterkörper mit Ladungsspeichern als Grabenkondensatoren,
  • 5 einen Halbleiterkörper mit einer darin integrierten Schaltung.
  • 1 zeigt eine Hochfrequenzanordnung gemäß der Erfindung. Sie umfasst einen Halbleiterkörper 1 mit einer darin integrierten Schaltung. Aus Übersichtsgründen ist die integrierte Schaltung in 1 nicht dargestellt. Die integrierte Schaltung im Halbleiterkörper 1 ist im vorliegendem Beispiel als eine Logik- und Kontrollschaltung ausgebildet. Sie umfasst mehrere Schaltelemente, die für eine Datenverarbeitung ausgebildet sind. Je nach Anforderungen an die Schaltung wird für die Herstellung der integrierten Schaltung in dem Halbleiterkörper 1 eine dafür optimal geeignete Technologie verwendet.
  • Der Halbleiterkörper 1 ist an einem Substrat 4 für eine zusätzliche mechanische Stabilität befestigt. Das mechanische Substrat 4 umfasst zwei Versorgungsleitungen mit zwei Anschlüssen 41 und 411 zur Versorgung der im Halbleiterkörper 1 integrierten Schaltung. Dazu enthält der Halbleiterkörper 1 auf seiner Unterseite zwei Versorgungsanschlüsse, die mit den Anschlüssen 41 und 411 verbunden sind.
  • Auf der Oberseite 1A des Halbleiterkörpers 1 sind verschiedene Anschlüsse aufgebracht. Diese sind ebenso mit der integrierten Schaltung gekoppelt und zur Abgabe verschiedener von der integrierten Schaltung erzeugter Signale oder zur Aufnahme von Signalen ausgebildet, die von der integrierten Schaltung weiterverarbeitet werden. Im besonderen sind die Anschlüsse 11, 12, 111 und 122, welche zur Abgabe einer Versorgungsspannung an zwei weitere Halbleiterkörper 2 ausgebildet sind. Die Verbindung erfolgt über ein Lot 13, mit dem die Kontaktstellen 14 und 15 der Halbleiterkörper 2 an die Kontaktstellen 11, 12 bzw. 111 und 122 des ersten Halbleiterkörpers angeschlossen sind.
  • Die Halbleiterkörper 2 enthalten mehrere parallel geschaltete Kondensatoren. Sie sind mit Hilfe einer Graben-Technologie gebildet. Die Speicherdichte der Kondensatoren ist in dieser Ausführungsform besonders hoch und liegt im Bereich von 1 F/mm2 liegt. Ein Querschnitt mehrere parallel geschalteter Grabenkondensatoren in einem solchen Halbleiterkörper zeigt 4.
  • Darin ist das Substrat 91 des Halbleiterkörpers als p-Substrat ausgebildet. Das Substrat enthält einen stark p-dotierten Bereich 96, der als Substratanschluss für den Anschluss 95 ausgebildet ist. Dieser bildet die erste Elektrode des Kondensators und führt zum Anschluss 14. Weiterhin sind mehrere Vertiefungen bzw. Gräben 97 zu erkennen, die in die O berfläche des Halbleitersubstrats 91 eingebracht sind. Die Seitenwände der Gräben 97 sowie die Oberfläche des Substrat 91 ist mit einem Dielektrikum 93 bedeckt. Das erfolgt beispielsweise durch eine Oxidation der Oberfläche. Das Dielektrikum 93 bildet gleichzeitig das Dielektrikum des Kondensators. In die Vertiefung ist ein zweites Halbleitermaterial 92 eingebracht, welches einen stark n-dotierten Ladungstyp aufweist. Die Vertiefung bildet die zweite Elektrode des Grabenkondensators. Das zweite Material in jedem Graben 92 ist über die Leitung 94 an den zweiten Anschluss 15 angeschlossen. Damit sind die einzelnen Grabenkondensatoren parallel zueinander geschaltet und ihre Kapazitäten addieren sich. Die einzelnen Kondensatoren lassen sich auch in anderer Weise in dem Halbleitermaterial realisieren. Durch die Parallelschaltung wird ein einziger, großer Kondensator im Halbleiterkörper gebildet. Natürlich sind auch andere schaltungstechnische Maßnahmen denkbar.
  • Die Halbleiterkörper 2 gemäß 4 bilden so einen Speicherkondensator für eine Speicherung großer Ladungsmengen. Wenn die Grabenkondensatoren in den Halbleiterkörpern 2 aufgeladen sind, ist eine Versorgung über einen kurzen Zeitraum hinweg auch bei nichtanliegender externer Versorgungsspannung gesichert. Ein solcher Speicherkondensator kann, parallel zu den Versorgungsanschlüssen 41 und 411 der Hochfrequenzanordnung gemäß 1 geschaltet, auch eine Spannungsschwankung auf den Versorgungsleitungen des Substrats 4 kompensieren.
  • Zusätzlich sind weitere Anschlüsse 16 und 12 auf der Oberfläche 1A des ersten Halbleiterkörpers vorgesehen. Diese sind mit zwei Anschlüssen 31 und 32 eines weiteren Halbleiterkörpers 3 durch ein Lot 13 verbunden. Der Halbleiterkörper 3 enthält einen Datenspeicher mit mehreren einzelnen Speicher zellen. Die Ausbildung erfolgt in einer dafür bevorzugten Technologie. Für einen nichtflüchtigen Datenspeicher lässt sich dieser beispielsweise mit einer Flash-Technologie ausbilden.
  • Der Halbleiterkörper 3 ist mit seinen Anschlüssen dabei so auf der Oberfläche 1A des ersten Halbleiterkörpers 1 angeordnet, dass die für die Verbindung vorgesehenen Anschlüsse 12 und 16 bzw. 31 und 32 sich einander gegenüberliegen, so dass das Lot eine elektrische Verbindung zwischen ihnen ermöglicht. Aufgrund der verschiedenen Prozessschritte zur Herstellung der integrierten Schaltung im ersten Halbleiterkörper 1 und der Speicherzellen im Halbleiterkörper 3 ist es sinnvoll, diese aus Kostengründen erst separat zu fertigen und dann gegenüberliegend einander anzuordnen. Eine Verbindung erfolgt dann durch ein zwischen den Kontakten aufgebrachtes Lot. Diese Art des Anordnens wird auch Face-to-Face-Anordnung genannt.
  • Zusätzlich wird bei dem Anordnen und Verbinden der Halbleiterkörper 1 und 3 auch der separat hergestellte Speicherkondensator in den Halbleiterkörpern 2 mit der integrierten Schaltung des Halbleiterkörpers 1 verbunden. Die Kosten während der Face-to-Face-Montage für die zusätzliche Montage des Halbleiterkörpers 2 sind daher nur geringfügig höher. Jedoch kann der Halbleiterkörper 1 mit der integrierten Schaltung sowie die Speicherkondensatoren im Halbleiterkörper 2 separat und in großer Menge sowie hoher Ausbeute kostengünstig hergestellt werden. Die Gesamtkosten werden so reduziert.
  • Ein zweites Ausführungsbeispiel einer Hochfrequenzanordnung für die Verwendung als HF-Tag, zeigt 2. Die obere Teilfigur entspricht dabei einer Schnittansicht durch die untere Teilfigur entlang der Ebene I-II. Gleiche Bauelemente tragen dabei gleiche Bezugszeichen. Ein Halbleiterkörper 1, der sowohl Basisband- wie auch HF-Signalverarbeitungselemente enthält, weist auf seiner Oberfläche 1A die Anschlüsse 11 und 12 sowie 19 und 111 auf. Die Anschlüsse 11 und 12 sind Versorgungsanschlüsse, während der Anschluss 19 zur Datenübertragung dient. Allen Anschlüsse sind mit Kontaktstellen auf der Unterseite 5A eines Laminats 5 verbunden, welche ihrerseits mit entsprechenden Kontaktstellen auf einer Oberseite 53 des Laminats kontaktiert sind. Das Laminat 5 enthält mehrere organische Schichten sowie einzelne zwischen den organischen Schichten angebrachte metallisierte Verbindungsleitungen. Die Leitungen bestehen vorzugsweise aus Kupfer und sind im Bereich der Kontaktstellen auf der Ober- wie auch der Unterseite vernickelt sowie galvanisch mit einer dünnen Goldschicht zum Schutz gegen Oxidation überzogen. Auf der Oberseite 53 des Laminats 5 ist zudem ein metallisierter Bereich in Form einer Antenne 51 aufgebracht, der zu Kontaktstellen auf der Oberseite 53 des Laminats führt, die mit Anschlüssen 82 und 83 des Halbleiterkörpers 1 für die darin integrierte Schaltung kontaktiert sind.
  • Weiterhin enthält die erfindungsgemäße Hochfrequenzanordnung einen Halbleiterkörper 2 bzw. 2A gemäß der 4 mit jeweils mehreren darin parallel geschalteten, integrierten Kondensatoren unterschiedlicher Kapazität. Diese dienen als Speicherkondensator, wie auch zur Dämpfung von Spannungsschwankungen auf den Versorgungsleitungen und wirken so als Filter.
  • Einen Ausschnitt der integrierten Schaltung des Halbleiterkörpers 1 gemäß 2 zeigt 5. Die integrierte Schaltung umfasst eine Gleichrichterschaltung 81, die ein über die Antenne 51 empfangenes Hochfrequenzsignal an den beiden Anschlüssen 82 und 83 empfängt, in eine Gleichspannung gleichrichtet und zum Betrieb der weiteren Schaltkreise 84 im Halbleiterkörper 1 verwendet. Gleichzeitig wird ein Teil der über die Antenne empfangenen Energie an die Ausgänge 11 und 12 bzw. 111 zum Laden der integrierten Speicherkondensatoren der Halbleiterkörper 2 und 2A abgegeben.
  • Dadurch sind alle Elemente der Schaltung 84 im Halbleiterkörper 1 während eines Empfangs eines Hochfrequenzsignals mit einer ausreichenden Spannung zum Betrieb versorgt und zudem die Speicherkondensatoren aufgeladen. Wenn die über das Hochfrequenzsignal zugeführte Energie zum Betrieb der integrierten Schaltung nicht mehr ausreichend ist, kann die in den Speicherkondensatoren gespeicherte Ladung für einen zeitlich begrenzten Betrieb verwendet werden. Eine unabhängige Energieversorgung in Form einer Batterie ist nicht notwendig.
  • Der Speicherkondensator im Halbleiterkörper 2A enthält, wie in 2 zu erkennen, zudem eine Verbindung 25 und 26 im Laminat 5 zu einem Versorgungsanschluss 33 eines dritten Halbleiterkörpers 3. Dieser umfasst mehrere Speicherzellen, die mit der im Speicherkondensator des Halbleiterkörpers 2A gespeicherten Ladung versorgt werden. Weitere Kontaktstellen 32 und 31 auf der Unterseite des dritten Halbleiterkörpers dienen zum Auslesen der Speicherzellen und zum Übertragen der Daten an die integrierte Schaltung im Halbleiterkörper 1. Dazu sind die Anschlussstellen 32 und 31 mit den Anschlussstellen 19 auf der Oberseite 1A des integrierten Halbleiterkörpers 1 durch das Laminat 5 kontaktiert.
  • 3 zeigt eine erfindungsgemäße Anordnung, die in einer Datenträgerkarte, vorzugsweise in einer Chipkarte, verwendet wird. Dazu ist ein Datenträgerkörper 9 vorgesehen, welcher eine Aussparung 10 zur Aufnahme der Anordnung umfasst. Die Anordnung ist als Chipmodul ausgebildet. Das Modul umfasst einen als Laminat ausgebildeten Modulträger 5, der auf einer ersten Oberfläche 5A eine Antenne 51 aufweist. Die Antenne ist durch das Laminat 5 hindurch mit einem Halbleiterkörper 1 und einer auf einer ersten Teiloberfläche des Halbleiterkörpers 1 befindlichen Anschlussstelle verbunden. Auf einer gegenüberliegenden Teiloberfläche des Halbleiterkörpers 1 sind mehrere Anschlussstellen 11 und 12 sowie 111 und 122 vorgesehen.
  • Die Anschlüsse des Halbleiterkörpers 1 und der darin befindlichen integrierten Schaltung sind jeweils mit Kontaktstellen auf der Oberfläche eines Halbleiterkörpers 2 bzw. 3 verbunden. Der Halbleiterkörper 1 umfasst eine Schaltung zur HF-Signalverarbeitung, der Halbleiterkörper 3 enthält eine integrierte Schaltung für eine Verarbeitung digitaler Signale. Der Halbleiterkörper 2 enthält mehrere parallel geschaltete Speicherkondensatoren großer Kapazität für eine Spannungs- bzw. Stromversorgung der integrierten Schaltungen im ersten bzw. dritten Halbleiterkörper.
  • Zum Schutz vor Beschädigungen ist diese Schaltung mit einem Harz oder einem Kunststoff 8 in Form eines Tropfens umgeben. Das Chipmodul aus Chipträger 5 und den Halbleiterkörpern wird in die Aussparung 10 des Datenträgers eingebracht und mit diesem verbunden.
  • Für die Herstellung der erfindungsgemäßen Hochfrequenzanordnung wird die Hochfrequenzanordnung mit ihren Elementen nicht in einem einzigen Halbleiterkörper implementiert, sondern anhand der notwendigen Prozessschritte erfindungsgemäß auf meh rere Halbleiterkörper verteilt. Beispielsweise können Logikelemente auf einem Halbleiterkörper untergebracht sein, während Datenspeicherzellen, die zur Herstellung eine Graben-Technologie benötigen, auf einem zweiten Halbleiterkörper vorgesehen sind. Insbesondere werden Speicherkondensatoren zur Speicherung großer Ladungsmengen bzw. Kondensatoren zum Glätten von Spannungsschwankungen auf den Versorgungsleitungen der integrierten Schaltung separat in einem zweiten Halbleiterkörper untergebracht.
  • Der Aufbau und die Herstellungsweise der Speicherkondensatoren im zweiten Halbleiterkörper ist vielfältig und das hier ausgeführte Beispiel ist nur eines davon. Ein in einem zweiten Halbleiterkörper integrierter Ladungsspeicher kann auch für eine Filterung von Störsignalen auf einer Versorgungsleitung verwendet werden oder Teil eines Signalfilters sein. Weiterhin können im zweiten Halbleiterkörper weitere Halbleiterbauelemente integriert werden.
  • Die konsequente Trennung von Elementen, die höchst unterschiedliche Herstellungsprozesse erfordern, in verschiedene Halbleiterkörper reduziert die Anzahl der Fertigungsschritte für die gesamte Anordnung dennoch erheblich. Weiterhin wird durch die Herstellung standardisierter integrierter Schaltungen die Flexibilität aufgrund der verschiedenen Kombinationsmöglichkeiten erhöht. Erfindungsgemäß werden die einzelnen Halbleiterkörper mit ihren darin integrierten Bauelementen in Face-to-Face-Montage, d. h. einander zugewandt, angeordnet gefertigt. Daraus ergibt sich nicht nur ein geringer Platzbedarf sowie geringe Gesamtkosten, sondern ermöglicht gemeinsam durch den Einsatz eines Verbindungslaminats die einfache Ausbildung von HF-Tags zur drahtlosen Kommunikation auf kurze Entfernungen ohne eigenständige Energieversorgung.
    • 1, 2, 2A, 3
    Halbleiterkörper
    4, 5
    Laminat
    8
    Schutzharz
    9
    Datenträger
    10
    Aussparung
    11, 12, 111, 122, 16
    Anschlussstellen
    13
    Lot
    14, 15, 31, 32, 33
    Kontaktstellen
    1A, 5A, 5B
    Oberflächen
    25, 26
    Zuleitungen
    51
    Antenne
    82, 83
    Antennenanschlüsse
    84
    Schaltelemente
    81
    Gleichrichterschaltung
    91
    Halbleitersubstrat
    92
    Halbleitermaterial
    93
    Dielektrikum
    94, 95
    Anschlussleitungen

Claims (13)

  1. Hochfrequenzanordnung, umfassend – einen ersten Halbleiterkörper (1) mit einer darin für eine Signalverarbeitung ausgebildeten integrierten Schaltung, der auf einer ersten Teiloberfläche (1A) eine erste und eine zweite Anschlussstelle (11, 12) zur Abgabe oder zur Zuführung eines Signals aufweist; – einen zweiten Halbleiterkörper (2) mit einem darin integrierten Ladungsspeicher, der auf einer ersten Teiloberfläche eine erste und eine zweite Kontaktstelle (14, 15) zur Zuführung von Ladung an den Ladungsspeicher und zur Abgabe von Ladung von dem Ladungsspeicher umfasst, wobei die erste und die zweite Kontaktstelle (14, 15) mit dem integrierten Ladungsspeicher gekoppelt sind und die erste Teiloberflächen des ersten und zweiten Halbleiterkörpers einander zugewandt angeordnet sind und der erste Anschluss (11) und die erste Kontaktstelle (14) sowie der zweite Anschluss (12) und die zweite Kontaktstelle (15) miteinander gekoppelt sind und der Ladungsspeicher des zweiten Halbleiterkörpers (2) einen Kondensator umfasst sowie der Kondensator des zweiten Halbleiterkörpers (2) als ein Grabenkondensator in einem Substrat des zweiten Halbleiterkörpers (2) ausgebildet ist.
  2. Hochfrequenzanordnung nach Anspruch 1 dadurch gekennzeichnet, dass die integrierte Schaltung des ersten Halbleiterkörpers (1) zur Versorgung mit einem ersten Potential an dem ersten Anschluss (11) und einem zweiten Potential an dem zweiten Anschluss (12) ausgebildet ist.
  3. Hochfrequenzanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass eine Antenne (51) zum Empfang und/oder zur Abgabe eines Hochfrequenzsignals vorgesehen ist, die an einen dritten und einen vierten Anschluss des ersten Halbleiterkörpers (1) angeschlossen ist.
  4. Hochfrequenzanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die integrierte Schaltung des ersten Halbleiterkörpers (1) zur Umwandlung eines an den dritten und den vierten Anschluss angelegten Signals in ein Gleichspannungssignal und zur Abgabe des Gleichspannungssignals an den ersten und den zweiten Anschluss (11, 12) ausgebildet ist.
  5. Hochfrequenzanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Kondensator mit einer Speicherdichte im Bereich von einem Farad/mm2 ausgebildet ist.
  6. Hochfrequenzanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Ladungsspeicher zumindest zwei parallel geschaltete, in dem zweiten Halbleiterkörper (2) integrierte Kondensatoren umfasst.
  7. Hochfrequenzanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Kopplung des ersten Anschlusses (11) mit der ersten Kontaktstelle (14) und des zweiten Anschlusses (12) und der zweiten Kontaktstelle (15) ein Laminat (5) umfasst, welches: – eine erste Teiloberfläche (5A) mit einem ersten und einem zweiten Anschluss und – eine der ersten Teiloberfläche (4A) gegenüber liegende zweite Teiloberfläche (5B) mit einem dritten Anschluss auf weist, welcher mit dem ersten Anschluss auf der ersten Teiloberfläche (5A) verbunden ist und mit einem vierten Anschluss, welcher mit dem zweiten Anschluss auf der ersten Teiloberfläche (5A) verbunden ist.
  8. Hochfrequenzanordnung nach Anspruch 7, dadurch gekennzeichnet, dass das Laminat (5) einen metallisierten Bereich umfasst, der als Antenne (51) ausgebildet ist
  9. Hochfrequenzanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass ein elektrisch leitendes Lot (13) zwischen Anschluss (11, 12) und Kontaktstelle (14, 15) angeordnet ist, das den Anschluss (11, 12) und die Kontaktstelle (14, 15) elektrisch verbindet.
  10. Verfahren zur Herstellung einer Hochfrequenzanordnung umfassend die Schritte: – Bereitstellen eines ersten Halbleiterkörpers (1) mit einer darin zur Signalverarbeitung geeigneten integrierten Schaltung, der auf einer ersten Teiloberfläche (1A) einen ersten Anschluss (11) und einen zweiten Anschluss (12) zur Zuführung oder Abgabe eines Signals aufweist; – Bereitstellen eines Halbleitersubstrats für einen zweiten Halbleiterkörper (2); – Ausbilden zumindest eines Ladungsspeichers als ein Grabenkondensator im zweiten Halbleiterkörper (2); – Vorsehen einer ersten Teiloberfläche und Ausbilden einer ersten und einer zweiten Kontaktstelle (14, 15) auf der ersten Teiloberfläche zur Zuführung von Ladung auf den Ladungsspeicher oder Abgabe von auf dem Ladungsspeicher gespeicherter Ladung, wobei die erste und die zweite Kontaktstelle (14, 15) mit dem integrierten Ladungsspeicher gekoppelt wird; – Anordnen der ersten Teiloberfläche des ersten Halbleiterkörpers (1) und der ersten Teiloberfläche des zweiten Halbleiterkörper (2) einander zugewandt; – Koppeln der jeweils ersten Anschlüsse (11, 14) und der jeweils zweiten Anschlüsse (12, 15) miteinander.
  11. Verfahren nach Anspruch 10, gekennzeichnet durch – ein Ausbilden einer Antenne zum Empfang eines Hochfrequenzsignals; – Ausbilden einer Gleichrichterschaltung zur Gleichrichtung und Abgabe eines gleichgerichteten Spannungssignals an einen Versorgungsausgang; – Koppeln der Antenne mit der Gleichrichterschaltung; – Koppeln des Ladungsspeichers des zweiten Halbleiterkörpers mit dem Versorgungsausgang der Gleichrichterschaltung.
  12. Verfahren nach Anspruche 10 oder 11, dadurch gekennzeichnet, dass der Schritt des Anordnens in einer Face-to-Face Montage durchgeführt wird.
  13. Verwendung einer Hochfrequenzanordnung nach einem der Ansprüche 1 bis 9 in einem Datenträger (9) mit einer Aussparung (10), wobei der erste und der zweite Halbleiterkörper (1, 2) in der Aussparung (10) angeordnet sind.
DE102004005666A 2004-02-05 2004-02-05 Hochfrequenzanordnung, Verfahren zur Herstellung einer Hochfrequenzanordnung und Verwendung der Hochfrequenzanordnung Expired - Fee Related DE102004005666B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004005666A DE102004005666B4 (de) 2004-02-05 2004-02-05 Hochfrequenzanordnung, Verfahren zur Herstellung einer Hochfrequenzanordnung und Verwendung der Hochfrequenzanordnung
US11/051,164 US7495276B2 (en) 2004-02-05 2005-02-04 Radio frequency arrangement, method for producing a radio frequency arrangement and use of the radio frequency arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004005666A DE102004005666B4 (de) 2004-02-05 2004-02-05 Hochfrequenzanordnung, Verfahren zur Herstellung einer Hochfrequenzanordnung und Verwendung der Hochfrequenzanordnung

Publications (2)

Publication Number Publication Date
DE102004005666A1 DE102004005666A1 (de) 2005-09-01
DE102004005666B4 true DE102004005666B4 (de) 2008-05-29

Family

ID=34813133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004005666A Expired - Fee Related DE102004005666B4 (de) 2004-02-05 2004-02-05 Hochfrequenzanordnung, Verfahren zur Herstellung einer Hochfrequenzanordnung und Verwendung der Hochfrequenzanordnung

Country Status (2)

Country Link
US (1) US7495276B2 (de)
DE (1) DE102004005666B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004003342A1 (de) * 2004-01-22 2005-08-18 Infineon Technologies Ag Hochfrequenzanordnung und Verfahren zur Herstellung sowie Verwendung
JP4261576B2 (ja) * 2006-12-11 2009-04-30 アルプス電気株式会社 高周波回路及びテレビジョンチューナ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3854129T2 (de) * 1987-11-18 1995-12-14 Univ Western Australia Transponder.
JP2003133508A (ja) * 2001-10-23 2003-05-09 Rohm Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000079592A1 (en) * 1999-06-17 2000-12-28 Hitachi, Ltd. Semiconductor device and electronic device
US6806553B2 (en) * 2001-03-30 2004-10-19 Kyocera Corporation Tunable thin film capacitor
WO2003021664A1 (fr) * 2001-08-31 2003-03-13 Hitachi, Ltd. Dispositif semiconducteur, corps structurel et dispositif electronique
US6759257B2 (en) * 2001-11-13 2004-07-06 Fujitsu Limited Structure and method for embedding capacitors in z-connected multi-chip modules
JP4010881B2 (ja) * 2002-06-13 2007-11-21 新光電気工業株式会社 半導体モジュール構造
US7230316B2 (en) * 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
CN100365798C (zh) * 2003-06-20 2008-01-30 皇家飞利浦电子股份有限公司 电子器件、组件及制造电子器件的方法
US7382591B2 (en) * 2005-05-20 2008-06-03 Intel Corporation Cascode protected negative voltage switching
US7868320B2 (en) * 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3854129T2 (de) * 1987-11-18 1995-12-14 Univ Western Australia Transponder.
JP2003133508A (ja) * 2001-10-23 2003-05-09 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
DE102004005666A1 (de) 2005-09-01
US7495276B2 (en) 2009-02-24
US20050201175A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
DE19755954B4 (de) Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür
DE69730362T2 (de) Kontaktloser elektronischer Modul für eine Karte oder ein Etikett
DE10027870B4 (de) Laminierter Kondensator und Montageanordnung
DE19632813C2 (de) Verfahren zur Herstellung eines Chipkarten-Moduls, unter Verwendung dieses Verfahrens hergestellter Chipkarten-Modul und diesen Chipkarten-Modul enthaltende Kombi-Chipkarte
DE60313930T2 (de) Vorrichtung zur kontaktlosen Datenübertragung
DE112012004377B4 (de) Leistungswandler mit integrierten Kondensatoren
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
DE60123762T2 (de) Elektronikmodul mit trägermontierten ic-gehäusen in 3d-anordnung
EP0891603B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
DE60308709T2 (de) Antennen-kommunikationsverfahren fuer eine chipkarte und zugehoerige vorrichtung
DE60200855T2 (de) Flachspulbauteil, Einstellungsverfahren für die Eigenschaften des Flachspulbauteils, Identifikationsetikett, und Einstellungsverfahren für die Eigenschaften des Identifikationsetiketts
EP1136943A2 (de) Transponder
WO2001086588A1 (de) Chipkarte
DE102013109221B4 (de) Chip-Anordnung, Analysevorrichtung, Aufnahmebehälter, und Aufnahmebehältersystem
DE10014620A1 (de) Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
DE102008049371A1 (de) Einrichtung mit einem RFID-Transponder in einem elektrisch leitfähigen Gegenstand und Herstellungsverfahren hierfür
DE102004005666B4 (de) Hochfrequenzanordnung, Verfahren zur Herstellung einer Hochfrequenzanordnung und Verwendung der Hochfrequenzanordnung
WO2008138531A1 (de) Kontaktloses übertragungssystem und verfahren zum herstellen desselben
DE102010045649A1 (de) Elektronische Vorrichtung und Verfahren zum direkten Montieren passiver Komponenten
DE10108080C1 (de) Kontaktlos arbeitender Datenträger mit einer kapazitiv an das Modul gekoppelten Antennenspule
WO1998027440A1 (de) Transponder mit einer mikrowellen-empfangsantenne
WO2007000278A2 (de) Elektronisches gerät mit einem sicherheitsmodul
DE102008024487B4 (de) Halbleitervorrichtung mit integrierter Spule und Verfahren zu deren Herstellung
DE102011056329A1 (de) Chipkartenmodul
EP1641041B1 (de) Kondensatoranordnung unter einem Löthöcker

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee