JP3555831B2 - 半導体装置および電子装置 - Google Patents

半導体装置および電子装置 Download PDF

Info

Publication number
JP3555831B2
JP3555831B2 JP824098A JP824098A JP3555831B2 JP 3555831 B2 JP3555831 B2 JP 3555831B2 JP 824098 A JP824098 A JP 824098A JP 824098 A JP824098 A JP 824098A JP 3555831 B2 JP3555831 B2 JP 3555831B2
Authority
JP
Japan
Prior art keywords
semiconductor device
alloy material
mold resin
resin
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP824098A
Other languages
English (en)
Other versions
JPH11204695A (ja
Inventor
信義 前嶋
恒雄 遠藤
保敏 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP824098A priority Critical patent/JP3555831B2/ja
Publication of JPH11204695A publication Critical patent/JPH11204695A/ja
Application granted granted Critical
Publication of JP3555831B2 publication Critical patent/JP3555831B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電磁波の特に高周波領域における障害を抑制し、小型化と廉価化を可能にするとともに、半導体集積回路基体固着部の耐熱疲労性と気密性に優れる半導体装置及び電子装置に関する。
【0002】
【従来の技術】
従来、トランジスタやダイオード等の能動素子やIC(集積回路)等を形成した半導体素子(半導体集積回路基体)を、金属板からなるリードフレームの所定部分(支持体)に固着するとともに、前記半導体集積回路基体の電極とリードの先端部分をワイヤ等の接続手段で接続し、その後前記所要部を樹脂でモールドし、さらに不要なリードフレーム部分を切断除去して形成した半導体装置が知られている。
【0003】
一方、近年の自動車用電話機,携帯用無線電話装置,携帯用パーソナルコンピュータ,携帯用ビデオカメラ等の電子機器の小型化に伴って、上記構造の半導体装置が広く実用に供せられている。
【0004】
このような従来技術における問題点として、電磁波による悪影響が挙げられる。
具体的には、これらの機器で発生した電磁波が周辺の電子機器を誤動作させたり、逆に周辺の電子機器等で発生した電磁波によりこれらの機器が誤動作する。このため最近では、このような電磁波障害を防ぐため、電磁干渉シールドを施すようになってきた。
【0005】
例えば、先行技術例1としての特開昭64−41248号には、フェライト又はフェライトに相当する特性を有する物質からなるベース及びキャップであり、これらのベース及びキャップからなるケースに半導体素子(チップ)を含む集積回路装置を収納し、電波をこのケースにより吸収させる気密封止型半導体装置が開示されている。ここで言うフェライトは、一般式MFe又はMO・nFe(M:2価金属,n:整数)で示される亜鉄酸塩である。
【0006】
先行技術例2としての特開平5−95055号には、チップ(半導体素子:半導体集積回路基体)を機械的,化学的に保護する封止部を持つ半導体集積回路において、チップを導電率・透磁率の高い物質で覆い半導体集積回路自体を静電的・電磁的に遮蔽する半導体集積回路が開示されている。これにより、実装する電子回路基板の電磁遮蔽効率を向上させて電子回路基板のノイズ対策を簡略化し、電子回路基板の高密度実装及び電子機器の軽薄短小化を容易にしている。
【0007】
【発明が解決しようとする課題】
しかしながら、先行技術例1の場合は、半導体素子を収納するベース及びキャップからなるケース成形体をあらかじめ製作しておく必要がある。この場合、製作過程におけるハンドリングの容易性を保つ上でベースやキャップに寸法的な余裕を持たせておく必要があるため、これらの部品を抜本的に小型化するのは困難である。このことは、可及的に配線長を短縮し、信号の遅延を抑えなければならない高周波動作用半導体装置にとっては好ましくない。また、この先行技術は、あらかじめ封止材を準備しておく必要があるため、部品点数や製作工数が多くなり、半導体装置製作コストの面で不利益をもたらす。
【0008】
先行技術例2の場合は、絶縁性と電磁干渉シールド効果を併せて持たせるための多層構造樹脂層を形成させるため、樹脂層形成の工程が複雑になる。このことは、半導体装置のコスト低減の点で好ましくない。また、3回のモールド工程を経るため、薄い樹脂層を形成することが困難である。このことは、半導体装置を収納するスペースに余裕が無い場合に大きな障害になる。
【0009】
また、先行技術例2の場合は、熱膨張率αの小さい半導体集積回路基体(シリコンからなり、α:3.5ppm/℃)が、熱膨張率の異なる金属からなる支持体上に固着される。固着部は半導体集積回路基体を支持体に固定するとともに、上記半導体集積回路基体から発せられる熱の放散路の役割を担う。しかしながら、上記半導体装置には稼働時や休止時に伴う熱ストレスが繰り返し印加され、最終的に固着部の熱疲労破壊を生ずるに至る。特に、支持体やリードを構成する金属板に対してモールド樹脂の熱膨張率が適切に調整されていない場合は、両者の接合界面に過大な残留応力が内在することとなり、これに稼働時や休止時に伴う熱応力が重畳されると、固着部の熱疲労破壊が一層加速される。この熱疲労破壊が進むと、熱放散路の遮断等の悪影響を生ずる。この結果、半導体装置は正常に動作しなくなる。
【0010】
また、上記先行技術例2の場合、金属板に対してモールド樹脂の熱膨張率が適切に調整されていないと、両者の接合界面に過大な残留応力が内在し、これに稼働時や休止時に伴う熱応力が重畳されて、金属板とモールド樹脂間の接合界面の剥離が一層進行する。剥離が進むと、半導体装置内部に水分が侵入し、内部の正常な電気的機能を損なう。
【0011】
本発明の目的は、電磁的遮蔽機能を有し、小型化と廉価化を可能にし、半導体集積回路基体固着部(接続部)の耐熱疲労性と気密性に優れる半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)絶縁性樹脂からなるモールド樹脂と、前記モールド樹脂の内外に亘って延在する金属からなる複数のリードと、前記モールド樹脂内に封止されかつ金属からなる支持体の一面に固着される半導体素子(半導体集積回路基体)と、前記モールド樹脂内において前記リードと前記半導体集積回路基体の電極を電気的に接続する接続手段とを有する半導体装置であって、前記モールド樹脂は有機樹脂(エポキシ樹脂)に35〜95vol%の一般式MFe又はMO・nFe(ただし、Mは2価金属,nは整数)で表わされる物質からなる金属磁性体またはフェライト粉末を添加(分散)させた構成(第1の特徴点)になっている。
【0013】
(2)前記手段(1)の構成において、前記モールド樹脂の熱膨張率が14〜20ppm/℃になっている(第2の特徴点)。
【0014】
(3)前記手段(1)及び(2)の構成において、前記半導体集積回路基体が前記支持体にSnを主成分とし、Sb,Ag,Zn,In,Cu及びBiの群から選択された1種類以上の金属が添加された合金材によって固着されている(第3の特徴点)。
【0015】
(4)絶縁性樹脂からなるモールド樹脂と、前記モールド樹脂の内外に亘って延在する金属からなる複数のリードと、前記モールド樹脂内に封止されかつ金属からなる支持体の一面に第1合金材を介して固着される半導体素子(半導体集積回路基体)と、前記モールド樹脂内において前記リードと前記半導体集積回路基体の電極を電気的に接続する接続手段とを有する半導体装置が、前記リード部分で回路基板に第2合金材を介して固着されてなる電子装置であって、前記モールド樹脂は有機樹脂に35〜95vol%の金属磁性体粉末またはフェライト粉末を添加したものでり、前記第1合金材は90wt%以上のSnにSb,Ag,Zn,In,Cu及びBiの群から選択された1種類以上の金属が添加された合金材であり、前記第2合金材は融点が前記第1合金材よりも低いものである。前記前記モールド樹脂はエポキシ樹脂に一般式MFe又はMO・nFe(ただし、Mは2価金属、nは整数)で示される物質からなる前記金属磁性体粉末またはフェライト粉末が添加されたものである。前記モールド樹脂の熱膨張率が14〜20ppm/℃になっている。
【0016】
前記(1)の手段によれば、(a)モールド樹脂は有機樹脂に調整された量の金属磁性体粉末またはフェライト粉末が分散されていて、モールド樹脂層に適度な絶縁性と電磁的遮蔽効果を持たせることができる。この結果、半導体装置内部で発生した電磁的雑音の外部への放出と、外部雑音の半導体装置内部への浸入を防止できるため、半導体装置自体及び半導体装置の周辺機器の誤動作を防止できるという効果が得られる。
【0017】
(b)1層のモールド樹脂で半導体集積回路基体,支持体,リード,ワイヤ等を直接被覆するため、配線長の短縮を図ることができ、半導体装置の小型化が達成できるとともに、コストの低減を図ることができる。
【0018】
前記(2)の手段によれば、(a)前記モールド樹脂の熱膨張率を14〜20ppm/℃として金属からなる支持体の熱膨張率と一致あるいは近似させていることから、半導体集積回路基体の固着部の熱疲労破壊が抑止され、耐熱疲労特性の向上を図ることができる。
【0019】
(b)また、モールド樹脂と支持体やリードの熱膨張率の一致または近似により、支持体及びリードとモールド樹脂間の接合界面の剥離が抑制され、水分の浸入を抑止できることから半導体装置の耐湿性が向上する。
【0020】
前記(3)の手段によれば、剛性が大きく熱歪吸収性に優れる合金材の利点と、金属板からなる支持体に対してモールド樹脂の熱膨張率が適切に調整されている利点とが調和して、一層優れた固着部の耐熱疲労特性が付与される。
【0021】
前記(4)の手段による電子装置は、前記手段(1)乃至(3)の構成の半導体装置をリード部分で回路基板に合金材(第2合金材)を介して固着された構成になっていることから、前記手段(1)乃至(3)による効果を有することができる。すなわち、電子装置の耐湿性,耐熱疲労性が向上するとともに、電磁的遮蔽効果も高くなる。また、半導体集積回路基体を支持体に固着する第1合金材の融点はリードと回路基板を固着する第2合金材の融点よりも高いため、半導体装置の実装時の熱によって、前記第1合金材の熱的な変質や性能劣化が発生せず、電子装置の信頼性が高くなる。
【0022】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0023】
(実施形態)
図1は、本発明の一実施形態である半導体装置を示す断面図である。
本実施形態の半導体装置40は、外観的には、絶縁性樹脂からなるモールド樹脂30と、このモールド樹脂30の内外に亘って延在するリード24とを有している。
【0024】
また、前記モールド樹脂30の内部には金属からなる支持体27が位置し、かつ前記支持体27上には合金材25を介して半導体素子(半導体集積回路基体)21が固着されている。
【0025】
前記半導体集積回路基体21は、たとえば、一辺が4mmになる正方形のシリコン(Si)で形成され、所望の回路が形成されている。
【0026】
前記支持体27及びリード24は、半導体装置40の製造の際使用されるリードフレームを構成する部分である。
【0027】
ここで、簡単にリードフレームについて説明する。
リードフレームは、薄い金属板をエッチングや精密プレスによって所望パターンに形成することによって形成される。また、所定箇所には所望のメッキが施されている。
【0028】
単位リードフレームパターンは、矩形状になる枠部と、この枠部内に配置され半導体集積回路基体を固定するための支持体と、前記支持体の周囲に先端(内端)を近接させかつ前記枠部から延在する複数のリードと、前記支持体を支持するリードと、前記支持体の外側に沿って設けられかつ各リードを支持するタイバー等からなっている。
【0029】
前記タイバーは、前記モールド樹脂をトランスファモールドによって形成する際、溶けた樹脂の流出を防止するダムの役割を果たす。
【0030】
半導体装置の製造時には、前記リードフレームの支持体上に接合材を介して半導体集積回路基体を固定した後、前記半導体集積回路基体の電極とリードの先端部分を導電性のワイヤで接続し、ついで絶縁性のモールド樹脂で支持体,半導体集積回路基体,ワイヤ及びリードの内端部分を被い、かつ不要なリードフレーム部分を切断除去することによって半導体装置を製造する。また、必要ならば、モールド樹脂から突出するリードの成形を行う。
【0031】
一方、前記合金材25は、Snを主成分とし、Sb,Ag,Zn,In,Cu及びBiの群から選択された1種類以上の金属が添加された合金で構成されている。
【0032】
また、前記半導体集積回路基体21の図示しない上部電極と、前記支持体27の周囲に先端を延在させる金属のリード24の先端(内端)部分は、金属線(ワイヤ)26を介して電気的に接続されている。前記ワイヤ26は、たとえばAlからなり、超音波ワイヤボンディングによってそれぞれ接続されている。
【0033】
前記モールド樹脂30は、トランスファモールドによって形成され、前記支持体27,半導体集積回路基体21,リード24の先端(内端)部分及びワイヤ26を封止している。
【0034】
前記モールド樹脂30は、たとえばエポキシ樹脂からなる有機樹脂に35〜95vol%の金属磁性体粉末またはフェライト粉末を分散して形成され、熱膨張率が14〜20ppm/℃に調整された構成になっている。
【0035】
すなわち、本発明による半導体装置40は、支持体27上に半導体集積回路基体21が合金材25によって固着され、これらがエポキシ樹脂に35〜95 vol%の金属磁性体粉末またはフェライト粉末を分散したモールド樹脂30で被覆されていることを第1の特徴とする。
【0036】
本発明による半導体装置40は、モールド樹脂の熱膨張率が14〜20ppm/℃に調整される点に第2の特徴がある。
【0037】
そして特に、合金材を90wt%以上のSnにSb,Ag,Zn,In,Cu及びBiの群から選択された1種類以上の金属が添加された合金とする点に第3の特徴がある。
【0038】
さらに、本発明の特徴について詳しく説明する。
本発明におけるモールド樹脂30は、半導体装置40を電磁的に遮蔽することにより、半導体装置40の内部で発生した電磁的雑音が外部へ放出すること、又は外部で発生した雑音が半導体装置40の内部に浸入することを防止するためのものであり、本質的に電磁波に対する高い遮蔽効果を有している必要がある。
【0039】
図2はモールド樹脂30の構造を示す断面模式図である。モールド樹脂30はマトリックスとしてのエポキシ樹脂31に、NiFe・ZnFe金属磁性体またはフェライトの粉末32を分散させたものである。ここで、エポキシ樹脂31は、前記半導体集積回路基体21,合金材25,リード24の先端(内端)及び支持体27を機械的に保護したり、気密的に封止するための主要な役割を担う。また、NiFe・ZnFe金属磁性体またはフェライトの粉末32は、電磁波を吸収して熱に変換する役割を担う。
【0040】
図3はエポキシ樹脂31に75vol%のNiFe・ZnFe金属磁性体またはフェライトの粉末32を分散したモールド樹脂30の電磁波透過特性を示すグラフである。
【0041】
図4は電磁波の透過特性測定法の概略を示す図である。透過特性は、電磁波源用発信器51と電磁波強度測定器(受信用素子)52とに、それぞれループ径2mm以下の電磁波送信用微少ループアンテナ53及び電磁波受信用微少ループアンテナ54を接続した装置を用い、電磁波送信用微少ループアンテナ53と電磁波受信用微少ループアンテナ54の間に試料55を配置して測定した。
【0042】
試料55は、前記モールド樹脂30と同様にNiFe・ZnFe金属磁性体またはフェライトの粉末32を含んだモールド樹脂板である。
【0043】
この際、金属磁性体またはフェライトの粉末32が存在しないエポキシ樹脂からなるモールド樹脂板(比較例)の場合の電磁界強度と比較した。図3の電磁波透過強度は、発信側強度を基準にした場合の受信側強度として表される。
【0044】
測定結果によれば、周波数0.1〜1.5GHzの範囲で、本実施形態のモールド樹脂30の場合(曲線A)は、大部分の電磁波が透過している比較例モールド樹脂板(曲線B)に比べ、大幅な強度低下(遮蔽効果)が観測される。
【0045】
また、図5はエポキシ樹脂31に添加するNiFe・ZnFe金属磁性体またはフェライトの粉末32の量を変化させた場合のモールド樹脂30の電磁波透過特性を示すグラフである。
【0046】
電磁波透過強度は、金属磁性体またはフェライトの粉末添加量の少ない領域では大きく、添加量を増すにつれ低下している。特に、添加量が35vol%以上の領域では−50dB以下と極めて優れた遮蔽効果が得られる。したがって本発明では、モールド樹脂30に電磁波に対する遮蔽性能を確実に付与する観点から、好ましくは金属磁性体またはフェライトの粉末の添加量を35vol%以上に調整することが重要である。
【0047】
一方、半導体装置40の正常な回路動作を維持するためには、半導体集積回路基体21,合金材25,支持体27の相互間は、モールド樹脂30の領域を経路にして電気的に接続されてはならない。換言すると、モールド樹脂30には適正な電気絶縁性が付与される必要がある。
【0048】
図6は本実施形態の半導体装置40における端子(リード)24間の電圧−電流特性を示すグラフである。ここで、端子24間の最小間隔は0.3mm、そして端子24間の最大対向長は3mmであり、モールド樹脂30における金属磁性体またはフェライトの粉末32の添加量は75vol%である。
【0049】
本実施形態のモールド樹脂30の場合(曲線A)は、リーク電流は端子間の印加電圧が100vで約10μA、500vで50μA、そして1000vで80μAである。この値は、金属磁性体またはフェライトの粉末を添加しない比較例モールド樹脂を適用した半導体装置の場合(曲線B)に比べてわずかに大きいけれども、半導体装置を実用する上で障害になるものではない。
【0050】
このように、本実施形態のモールド樹脂30に適用した場合でも、金属磁性体またはフェライトの粉末を添加しないモールド樹脂の場合に比べて、遜色ない絶縁性を確保できる。
【0051】
図7は半導体装置40の端子24間におけるリーク電流のモールド樹脂30中におけるNiFe・ZnFe金属磁性体またはフェライトの粉末32の添加量依存性を示すグラフである。
【0052】
リーク電流(印加電圧100vにおける)は、金属磁性体またはフェライトの粉末添加量の少ない領域では小さく、添加量の多い領域で増えている。リーク電流の増加は、添加量を増すにつれエポキシ樹脂31より抵抗率の小さい金属磁性体またはフェライトの粉末32相互間の絶縁距離が狭められることによる。
【0053】
しかしながら、特に添加量が95vol%以下の領域では40μA以下と、半導体装置40を実用する上で支障のない優れた絶縁性が得られる。したがって本発明では、モールド樹脂30に電気絶縁性を確実に付与する観点から、好ましくは金属磁性体またはフェライトの粉末の添加量を95vol%以下に調整することが重要である。
【0054】
以上のように、本発明に係るモールド樹脂30を適用した場合は、金属磁性体またはフェライトの粉末を添加しないモールド樹脂を適用した場合に比べ、電磁波に対する優れた遮蔽効果と優れた電気絶縁性を持たせることができる。
【0055】
金属磁性体またはフェライトの粉末としてのNiFe・ZnFeの代価物質としては、一般式MFe又はMO・nFe(Mは2価金属,nは整数)で表される物質が挙げられる。具体的には、MはCd,Co,Cu,Fe,Mg,Mn,Ni,Zn,Ba,SrそしてPbである。また、プランバイト型の2BaO・2M0・6Fe(Mは上記と同じ2価金属)も、本発明における代替フェライト材に属す。これらの代替物質は単独で、あるいは任意の組成に組み合わせてエポキシ樹脂31に添加することも可能である。このような場合でも、モールド樹脂30に優れた電磁波遮蔽性能と電気絶縁性を付与することができる。
【0056】
表1は代替金属磁性体またはフェライトの粉末32を添加したモールド樹脂30の電磁波透過強度及びリーク電流を示す。粉末の添加量は75vol%であり、マトリックスとしての樹脂はエポキシ樹脂31である。いずれの粉末の場合も、優れた電磁波遮蔽効果と電気絶縁性が得られている。
【0057】
【表1】
Figure 0003555831
【0058】
以上まで説明した本発明の第1の特徴点に基づき、半導体装置40内部で発生した電磁雑音の外部への放出と、外部雑音の半導体装置内部への侵入を防止できるため、半導体装置自体及び半導体装置の周辺に位置する他の装置の誤動作を防止できる。また、モールド樹脂30に優れた電気絶縁性が付与されているため、半導体装置40の正常な電気的動作がなされる。
【0059】
本発明における合金材25は支持体27に半導体集積回路基体21を強固に固着するためのものであり、本質的に高い熱疲労破壊耐量を有している必要がある。
【0060】
図8は合金材の熱疲労破壊耐量を示すグラフである。合金材25の熱疲労破壊耐量を、半導体集積回路基体21から支持体27を介してモールド樹脂30表面に至る放熱経路間の熱抵抗の温度サイクル数依存性として表している。この評価に用いた半導体装置には、樹脂モールドは施していない。図において合金材25に、曲線AはSn−5wt%Sb(合金材A)、曲線BはPb−60wt%Sn(合金材B)、そして、曲線CはPb−5wt%Sn(合金材C)をそれぞれ適用した場合を示す。
【0061】
合金材Aの場合は、熱抵抗の増大は温度サイクル数1000回以上で生じている。これに対し合金材B及びCの場合は、50回あたりから変動し始めている。熱抵抗増大は熱的変動に伴う疲労破壊によってはんだ層にクラックを生じ、これによる放熱経路の遮断によってもたらされる。
【0062】
このように、本発明に係る合金材Aを適用した場合は、従来の部品搭載用はんだ材B及びCを適用した場合に比べ、優れた熱疲労破壊耐量を示している。これは、Sn−5wt%Sb材の剛性がPb−60wt%Sn材やPb−5wt%Sn材より高く、塑性変形しにくい(歪を生じにくい)材料であることに基づく。
【0063】
合金材AとしてのSn−5wt%Sb材の代替物としては、例えば、Sn−3.5wt%Ag,Sn−3.5wt%Ag−1.5wt%In,Sn−8.5wt%Zn−1.5wt%In,Sn−4wt%Ag−2wt%Zn−2wt%Bi,Sn−4.5wt%Cu,Sn−4wt%Cu−3wt%Ag,Sn−2wt%Sb−1wt%Cu−2wt%Ag−2wt%Zn等がある。
【0064】
すなわち、Snを主成分(90wt%)とし、これにSb,Ag,Zn,In,Cu及びBiの群から選択された1種類以上の金属が添加された合金材である。このような合金材にはPbが用いられておらず、副次的な効果としてPbの毒性に基づく環境汚染問題を解消するのに役立つ。
【0065】
ところで、本発明におけるモールド樹脂30は、半導体集積回路基体21を機械的に保護したり、気密的に封止するものである。また、モールド樹脂30は、支持体27やリード24と一体化されるものであり、この場合の一体化界面に内部応力が導入されないことが望ましい。
【0066】
この第1の理由は、支持体27上に半導体集積回路基体21がはんだ付け搭載されており、これを固着する合金材25に半導体集積回路基体21を介して一体化にともなう内部応力が導入されると、その後の稼働時や休止時の温度変化に起因する応力が重畳されるため、合金材25の熱疲労破壊が生じやすくなるためである。
【0067】
そして、第2の理由は、モールド樹脂30とリード24との一体化界面28(図1参照)に内部応力を内蔵すると、その後の稼働時や休止時の温度変化に起因する応力が重畳されて過大な界面応力を生じ、界面28の剥離に至る。この結果、稼働環境下の水分が界面28を通じて半導体装置40の内部に侵入し、半導体集積回路基体21,リード24,ワイヤ26を腐食させ、半導体装置40の正常な電気的機能を損ねるからである。
【0068】
図9は本発明による一実施例のモールド樹脂30とCuリード24(厚さ0.4mm)との一体化物のそり量を示すクラフである。ここで、樹脂モールド領域の寸法は13mm×13mm、トランスファモールドによるモールド樹脂30の厚さは3mmである。また、縦軸は樹脂モールド領域の対角線方向のそり量を表し、プラスの値はリードフレーム側が凸になる形状を、マイナスの値はリードフレーム側が凹になる形状を意味する。更に、横軸はモールド樹脂の熱膨張率を表している。
【0069】
一体化物のそり量は、モールド樹脂30の熱膨張率が大きくなるにつれプラスの大きな値を示している。この際、半導体集積回路基体21の初期そり量は20μm(図中の破線)である。
【0070】
図において、そり量の点からのみ考察すれば、例えばモールド後に界面内部応力が導入されないようにするためには、モールド後の一体化物のそり量が半導体集積回路基体21の初期そり量に近似させる(望ましくは±10μm以内,領域R)必要がある。
【0071】
このような観点から判断すると、モールド樹脂30の熱膨張率は10〜20ppm/℃であることが望ましい。
【0072】
しかしながら、本発明者らの各種試験では、本発明に係る合金材25を適用する場合は、熱膨張率は14〜20ppm/℃の範囲に選択されるのが望ましいことが判明した。
【0073】
表2は適用したモールド樹脂の熱膨張率と各種試験による半導体装置の耐久性能の関係を示す。温度サイクル試験では、半導体装置40に−55/150℃の温度変化を与え、合金材25の熱疲労破断による電気的機能の劣化状況を追跡している。熱膨張率6〜13ppm/℃の領域及び25ppm/℃の場合では、いずれも5000回以下の温度サイクルで電気的機能の劣化を生じている。これに対し14〜20ppm/℃の範囲では、いずれの試料も10000回以上の温度サイクルを与えても電気的機能は劣化していない。
【0074】
【表2】
Figure 0003555831
【0075】
また、高温高湿バイアス試験では、半導体集積回路基体を搭載しない半導体装置40に85℃,85%RHの雰囲気ストレスを与え、更にリード24間に500vの直流電圧を印加して、リード24間の電気的絶縁劣化状況を追跡している。熱膨張率13ppm/℃以下の領域及び25ppm/℃の場合では、いずれも2000h以下で絶縁劣化を生じている。これに対し14〜20ppm/℃の範囲では、いずれの試料も5000h以上の試験によっても絶縁劣化は観測されていない。
【0076】
更に、プレッシャークッカ試験では、半導体装置40を121℃,2気圧の水蒸気雰囲気にさらし、リード24間の短絡、半導体集積回路基体21の化学的変質による半導体装置の電気的機能の劣化状況を追跡している。
【0077】
熱膨張率11ppm/℃以下の領域及び25ppm/℃の場合では、いずれも400h以下で電気的機能の劣化を生じている。これに対し、13〜20ppm/℃の範囲では、いずれの試料も500h以上の試験によっても電気的機能の劣化は観測されていない。
【0078】
以上の試験を総合的に評価すると、望ましいモールド樹脂30の熱膨張率は14〜20ppm/℃の範囲にあると言える。
【0079】
このように、モールド樹脂30の熱膨張率と合金材25を選択する前記第2及び3の特徴に基づき、半導体装置40に優れた気密的な封止性と高いはんだ接続信頼性とを、上記第1の特徴に基づく効果(電磁波遮蔽性能,電気絶縁性,小型化及び低コスト化)とともに付与できる。
【0080】
モールド樹脂30の熱膨張率の調整は、一般的な手法によることが可能である。
【0081】
すなわち、エポキシ樹脂にフェライト粉末とともに熱膨張率調整材としてのガラス,シリカ,アルミナ等のセラミックス粉末を添加した後、これらを混練して得た組成物がモールド樹脂30になり得る。具体的には、セラミックス粉末の添加量を調整することにより、熱膨張率を制御できる。
【0082】
本発明半導体装置40の実施態様によれば、支持体27上に半導体集積回路基体21を合金材25により固着し、ワイヤ26で半導体集積回路基体21の電極とリード24の内端を接続した後、例えば樹脂タブレットの予備加熱温度:65℃,金型温度:175±5℃,金型クランプ力:100t,モールド圧力:80kgf/cmなる条件下でモールドし、次いで、175±5℃,5hの条件下でキュアベークする、いわゆるトランスファモールド法により封止することが可能である。
【0083】
また、支持体27上に半導体集積回路基体21を合金材25により固着し、金属線26を形成した後、例えばポッティング法によって絶縁性の樹脂を塗布し、ついで前記樹脂を150℃,2hの条件下で硬化熱処理する方法でも封止は可能である。
【0084】
モールド樹脂30の寸法精度の制御や量産性,ハンドリングの観点から比較すれば、半導体装置40の小型化及び廉価化にとっては、トランスファモールド法によるのが望ましい。
【0085】
【発明の実施の形態】
本発明について、実施例を示してより詳細に説明する。
(実施例1)
実施例1の半導体装置は、前述の図1に示した半導体装置40の構成と同じである。
【0086】
半導体装置40の製造には、図示しないリードフレームが使用された。このリードフレームは、金属板、例えば厚さ0.4mmの銅シートを選択エッチングによってパターン化した後、その表面に厚さ1μmのNiめっきを施すことによって形成され、単位パターンの中央に半導体集積回路基体21を固定するための略矩形の支持体27を有している。また、支持体27の周囲にはその外周の枠部分から延在するリード24の先端(内端)が延在している。また、各リード24はその途中をダム(タイバー)で支持されている。このダムは封止体をトランスファモールドで形成する際溶けた樹脂の流出を防止するダムの役割を果たす。
【0087】
半導体装置40になった状態では、前記ダムや枠部等は切断除去され、リードがモールド樹脂30の周面から突出する形状になる。
【0088】
半導体集積回路基体21は、一辺4μmの正方形のシリコン(Si)で形成され、厚さ20μmのSn−5wt%Sb合金材25によって前記支持体27に機械的に固着されている。
【0089】
半導体集積回路基体21の図示しない電極とリード24の先端(内端)部分は、超音波ワイヤボンディングによる金属線(ワイヤ)26でそれぞれ電気的に接続されている。
【0090】
また、支持体27,合金材25,半導体集積回路基体21,リード24の内端部分及びワイヤ26は絶縁性樹脂で形成されるモールド樹脂30によって封止されている。モールド樹脂30は、例えばトランスファモールドによって形成され、例えば厚さ2mmになっている。
【0091】
モールド樹脂30は、フェライトの粉末32としてのNiFe・ZnFeが75vol%添加され、熱膨張率が16ppm/℃に調整されたエポキシ樹脂31で形成されている。
【0092】
図10は電磁波雑音強度の測定結果を示すグラフである。曲線Aは動作状態にある半導体装置40の周囲で測定した強度であり、フェライト粉末を添加しないモールド樹脂を適用した比較例半導体装置(構成,寸法等は,本実施例の半導体装置と同一)の雑音強度を基準にして示す。
【0093】
曲線から、本実施例の半導体装置40から放出される雑音の強度は、比較例の半導体装置の場合より大幅に低いことがわかる。
【0094】
また、曲線Bは半導体装置40の周囲の近傍で電磁波雑音を発生させた場合に半導体装置40の内部に侵入する電磁波雑音の強度を示す。この場合も、上記比較例半導体装置の場合を基準にした値で示す。
【0095】
曲線から、本実施例半導体装置40に侵入する雑音強度は、比較例半導体装置の場合より大幅に低いことが理解される。
【0096】
以上のように、本実施例の半導体装置40には優れた電磁波遮蔽性能が付与されていることが確認される。
【0097】
図11は半導体集積回路基体搭載部の熱抵抗の推移を示すグラフである。図中の曲線Aは本実施例の半導体装置40の場合、曲線B及びCはそれぞれ熱膨張率が8ppm/℃及び25ppm/℃のモールド樹脂を適用した比較例半導体装置の場合を示している。ただし、合金材25としては、曲線A,B,CともSn−5wt%Sb材を用いている。
【0098】
曲線Aでは温度サイクル数が1万回までの試験で熱抵抗の上昇を示していないのに対して、曲線B及びCでは150回以上で熱抵抗の上昇を示している。このように本実施例の半導体装置40の場合に長い破断寿命が得られたのは、(1)合金材25自体が優れた耐熱疲労特性を有していることに加えて、(2)モールド樹脂30と支持体27との一体化界面に内部応力を内蔵せず、外部要因の熱応力が重畳されてもはんだ付け部に過大な応力が作用しないことに基づくものと考えられる。
【0099】
換言すれば、合金材25の剛性及び熱歪吸収性と、封止材としてのモールド樹脂30の熱膨張率とが整合されていることに基づく。
【0100】
(実施例2)
本実施例2の半導体装置40は、次の点を除いて実施例1と同じ構成である。異なる点は、熱膨張率16ppm/℃以外のエポキシ樹脂からなるモールド樹脂30でトランスファモールドして半導体装置40を得たことである。表2の耐久性能は、これらの半導体装置40の各種試験により得られたものである。
【0101】
表2によって、モールド樹脂30の熱膨張率を、16ppm/℃を除く14ppm/℃〜20ppm/℃とした場合にも、高温高湿バイアス試験でもプレッシャークッカ試験でも良好な結果を得ることが分かる。
【0102】
すなわち、本実施例では、モールド樹脂30の熱膨張率を14ppm/℃〜20ppm/℃とすることが望ましいことが分かる。
【0103】
(実施例3)
実施例3は図12に示すように、電子装置47に係わるものである。すなわち、電子装置47は、図1に示すと略同様の半導体装置40aのリード24を折り曲げてリード24の先端(外端)部分を、合金材43を介して回路基板44の配線45に実装した構成になっている。。
【0104】
電子装置47は、実施例1と同様の手法により製作された半導体装置40aが、ガラスエポキシ板42上に銅からなる配線45を設けた回路基板(外部回路基板)44に、例えばPbとSnを主成分とする合金材(第2合金材)43により固着された構成になっている。
【0105】
そして、半導体装置40aは図1に示した半導体装置40とほぼ同様の構成であり、支持体27上の半導体集積回路基体21が、Snを主成分としSb,Ag,Zn,In,Cu及びBiの群から選択された1種類以上の金属が添加された合金材(第1合金材)25によって固着され、半導体集積回路基体21,金属線26,合金材25や支持体27が、フェライト粉末としてのNiFe・ZnFeが75vol%添加され、熱膨張率が16ppm/℃に調整されたエポキシ樹脂からなる厚さ3mmのモールド樹脂30で封止されている。モールド樹脂30はトランスファモールドによって気密的に封止されている。
【0106】
ここで、モールド半導体装置40aと回路基板44は、第2合金材43としてのPb−60wt%Sn材によりはんだ付けされている。以下、このはんだ付け工程を、前記回路基板44がプリント基板であることから、プリント基板はんだ付けと言う。
【0107】
このプリント基板はんだ付けでは、プリント基板(回路基板)44の所定部にPb−60wt%Sn材ペーストを印刷した後、リード24の外端を前記印刷部に対応するように位置決めして前記半導体装置40aを回路基板44上に載置し、その後前記ペーストを220℃に加熱して合金材(第2合金材)43となして、この第2合金材43によって配線45とリード24を電気的かつ機械的に接続する。
【0108】
この際、半導体装置40aの支持体27と半導体集積回路基体21を固着する合金材(第1合金材)25は、その融点が約230℃以上(正確には232〜240℃)のSn−5wt%Sb材で構成されていて、回路基板44に半導体装置40aを固着する第2合金材43の融点の220℃に比較して高いことから、半導体装置40aの実装作業温度を第1合金材25の融点よりも低い230℃よりも低い温度で行う限り、前記支持体27と半導体集積回路基体21を接合する第1合金材25の再溶融による劣化は起きなくなる。
【0109】
これによって、半導体装置40aの内の電気的特性は、プリント基板はんだ付け工程を経た後であっても変動しない。すなわち、半導体装置40aを、少なくとも第1合金材25よりも融点の低い第2合金材43によって、回路基板44に固着することにより、半導体装置40aの熱的な変質や性能劣化を防止することができる。
【0110】
これに対し、Pb−60wt%Sn材からなる第1合金材を用いた場合は、220℃のプリント基板はんだ付け工程において、第1合金材としてのPb−60wt%Sn材(融点:183℃) が再溶融し、半導体装置40aの特性が変動した。また、Pb−60wt%Sn材は、再溶融により1.16倍の体積膨張を生ずる。この場合には、半導体集積回路基体21,モールド樹脂30及び支持体27で構成される密閉空間で第1合金材からなる溶融はんだ材が受ける圧力は、80kg/mm以上に達し、モールド樹脂30は支持体27から剥離すると同時に、溶融はんだ材は剥離間隙を通して流出する。この流出により、リード24間は電気的に短絡する。しかし、本実施例モールド半導体装置40a又は半導体装置40では、プリント基板はんだ付け工程で再溶融を生じないため上記のような短絡を生じない。
【0111】
一方、例えば融点の高い第1合金材(Pb−5wt%Sn材)を用いて半導体集積回路基体を支持体に固着するには、300℃以上の温度に加熱する必要がある。この場合には、モールド樹脂の熱的劣化により、リード間の絶縁耐力が低下する。
【0112】
しかし本実施例では、上述したように220℃の加熱であって300℃以上の熱工程を経ていないためモールド樹脂は劣化しておらず、良好な電気絶縁性が保たれる。この点からも、熱的耐久性の向上及び熱的劣化の防止を図ることができる。
【0113】
なお、本実施例においても前記実施例1と同様に、半導体装置40aの内外における電磁波雑音の影響を避けることができる。
ところで、本発明は上述の実施例に記述した範囲外にも適用され得る。
【0114】
すなわち、リードフレームは銅以外に、例えば銅−ベリリウム合金,リン青銅合金,真鍮,鉄−ニッケル合金,鉄−ニッケル−コバルト合金,銅−インバ−銅ラミネート複合金属,銅−モリブデン−銅ラミネート複合金属などの金属材に置き換えることが可能である。
【0115】
また、モールド樹脂30として適用されるエポキシ系樹脂としては、フィラーとしてSiO(溶融シリカ,結晶シリカ)やZnO粉末を添加したフェノール硬化型エポキシ樹脂が用いられる。この場合、フィラーは、所望の電磁波遮蔽特性,熱膨張率との兼ね合いに応じて、任意の組成を選択することが可能である。
【0116】
更に、ゴム変性エポキシ樹脂を用いた場合でも、その熱膨張率が14〜20ppm/℃の範囲に選択される限り、本発明の効果を享受できる。
【0117】
更に、上記ではトランスファーモールド構造の半導体装置を中心に述べたが、トランスファーモールド構造のみに限定されるものではなく、所要部をポッティングにより樹脂被覆した場合でも本発明を適用することが可能である。
【0118】
上記実施例では半導体素子基体としてのSiを中心に述べたが、本発明ではこれのみに限定されない。例えば、GaAs,GaP,SiCのごとき化合物半導体を母材にした半導体集積回路基体が搭載された場合でも、本発明の効果を享受できる。
【0119】
本実施形態及び実施例によれば以下の効果を奏する。
(1)モールド樹脂30は有機樹脂に調整された量の金属磁性体粉末またはフェライト粉末が分散されていて、モールド樹脂層に適度な絶縁性と電磁的遮蔽効果を持たせることができる。この結果、半導体装置内部で発生した電磁的雑音の外部への放出と、外部雑音の半導体装置内部への浸入を防止できるため、半導体装置自体及び半導体装置の周辺機器の誤動作を防止できるという効果が得られる。
【0120】
(2)モールド樹脂30の熱膨張率を14〜20ppm/℃として金属からなる支持体27の熱膨張率と一致あるいは近似させていることから、半導体集積回路基体21の固着部(合金材25)の熱疲労破壊が抑止され、耐熱疲労性の向上を図ることができる。
【0121】
(3)モールド樹脂30と支持体27やリード24の熱膨張率の一致または近似により、支持体27及びリード24とモールド樹脂30間の接合界面の剥離が抑制され、水分の浸入を抑止できることから半導体装置40の耐湿性が向上する。
【0122】
(4)剛性が大きく熱歪吸収性に優れる合金材25の利点と、金属板からなる支持体27に対してモールド樹脂30の熱膨張率が適切に調整されている利点とが調和して、一層優れた固着部(合金材25)の耐熱疲労性が付与される。
【0123】
(5)1層のモールド樹脂で半導体集積回路基体,支持体,リード,ワイヤ等を直接被覆するため、配線長の短縮を図ることができ、半導体装置40の小型化が達成できるとともに、コストの低減を図ることができる。
【0124】
(6)支持体27に半導体集積回路基体21を固着する合金材(第1合金材)25の融点よりも低い温度で回路基板44に半導体装置40を実装した電子装置47においては、実装時の熱によって第1合金材25の熱的な変質や性能劣化が発生せず、電子装置の信頼性が高くなる。また、この電子装置47においては、半導体装置40が有する前記(1)乃至(5)の効果をも有することになる。
【0125】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0126】
前記実施形態及び実施例では、90wt%以上のSnにSb,Ag,Zn,In,Cu及びBiの群から選択された1種類以上の金属が添加された合金材によって半導体集積回路基体を固着した場合に、過酷な稼働及び環境条件のもとでも優れた接続信頼性を確保できる点を示唆した。しかし、半導体装置の稼働条件,環境条件がさほど厳しくない場合には、上述の合金材で半導体集積回路基体を固着する必要は無く、例えば銀ペースト接着剤,一般的なPb−Sn系合金材のような物質で固着されてもよい。
【0127】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)本発明によれば、電磁的遮蔽機能を有し、小型化と廉価化を可能にするとともに、はんだ接続部の耐熱疲労性と気密性に優れる半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明による一実施例の半導体装置を示す断面図である。
【図2】モールド樹脂の構造を示す断面模式図である。
【図3】エポキシ樹脂にNiFe・ZnFeフェライト粉末を分散したモールド樹脂の電磁波透過特性を示すグラフである。
【図4】電磁波の透過特性測定法の概略を示す図である。
【図5】エポキシ樹脂に添加するNiFe・ZnFeフェライト粉末の量を変化させた場合のモールド樹脂の電磁波透過特性を示すグラフである。
【図6】本実施例半導体装置における端子間の電圧−電流特性を示すグラフである。
【図7】半導体装置の端子間におけるリーク電流のモールド樹脂中におけるNiFe・ZnFeフェライト粉末の添加量依存性を示すグラフである。
【図8】合金材の熱疲労破壊耐量を示すグラフである。
【図9】本発明による一実施例のモールド樹脂とCuリードフレームとの一体化物のそり量を示すグラフである。
【図10】電磁波雑音強度の測定結果を示すグラフである。
【図11】半導体集積回路基体搭載部の熱抵抗の推移を示すグラフである。
【図12】他の実施例の半導体装置を説明する断面模式図である。
【符号の説明】
21…半導体素子(半導体集積回路基体)、24…リード、25…合金材(第1合金材)、26…金属線(ワイヤ)、27…支持体、28…界面、30…モールド樹脂、31…エポキシ樹脂、32…粉末、40…半導体装置、42…ガラスエポキシ板、43…合金材(第2合金材)、44…回路基板(プリント基板)、47…電子装置、51…電磁波源用発信器、52…電磁波強度測定器(受信用素子) 、53…電磁波送信用微少ループアンテナ、54…電磁波受信用微少ループアンテナ、55…試料。

Claims (1)

  1. 絶縁性樹脂からなるモールド樹脂と、前記モールド樹脂の内外に亘って延在する金属からなる複数のリードと、前記モールド樹脂内に封止されかつ金属からなる支持体の一面に第1合金材を介して固着される半導体素子と、前記モールド樹脂内において前記リードと前記半導体素子の電極を電気的に接続する接続手段とを有する半導体装置が、前記リード部分で回路基板に第2合金材を介して固着されてなる電子装置であって、
    前記モールド樹脂は、一般式MFe 又はMO・nFe (ただし、Mは2価金属、nは整数)で示される物質からなる金属磁性体粉末またはフェライト粉末が80 vol %を超え95 vol %以内添加されたエポキシ樹脂からなり、熱膨張率が14〜20 ppm/ ℃になり、
    前記第1合金材は90wt%以上のSnにSb,Ag,Zn,In,Cu及びBiの群から選択された1種類以上の金属が添加された合金材であり、
    前記第2合金材は融点が前記第1合金材よりも低いものであることを特徴とする電子装置。
JP824098A 1998-01-20 1998-01-20 半導体装置および電子装置 Expired - Fee Related JP3555831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP824098A JP3555831B2 (ja) 1998-01-20 1998-01-20 半導体装置および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP824098A JP3555831B2 (ja) 1998-01-20 1998-01-20 半導体装置および電子装置

Publications (2)

Publication Number Publication Date
JPH11204695A JPH11204695A (ja) 1999-07-30
JP3555831B2 true JP3555831B2 (ja) 2004-08-18

Family

ID=11687634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP824098A Expired - Fee Related JP3555831B2 (ja) 1998-01-20 1998-01-20 半導体装置および電子装置

Country Status (1)

Country Link
JP (1) JP3555831B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10016380C2 (de) * 2000-03-29 2002-01-24 Infineon Technologies Ag Gehäuse für ein elektrisches Bauteil
JP3865601B2 (ja) 2001-06-12 2007-01-10 日東電工株式会社 電磁波抑制体シート
JP2003128880A (ja) * 2001-10-26 2003-05-08 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物および電子装置
JP4068336B2 (ja) * 2001-11-30 2008-03-26 株式会社東芝 半導体装置
US20050206015A1 (en) * 2004-03-16 2005-09-22 Texas Instruments Incorporated System and method for attenuating electromagnetic interference
JP6849164B2 (ja) * 2017-01-18 2021-03-24 新電元工業株式会社 クランプ型半導体装置及びスイッチング電源装置
CN115356205B (zh) * 2022-07-27 2024-04-09 苏州信息职业技术学院 半导体芯片的打线质量测试系统与测试方法

Also Published As

Publication number Publication date
JPH11204695A (ja) 1999-07-30

Similar Documents

Publication Publication Date Title
JPH11214592A (ja) 半導体装置および電子装置
EP0701278B1 (en) Semiconductor device and method for manufacturing same
US6710263B2 (en) Semiconductor devices
EP0740340B1 (en) Structure and process for mounting semiconductor chip
JPWO2003021664A1 (ja) 半導体装置、構造体及び電子装置
JPH10501102A (ja) Bga i/o rfポートフォーマットとセラミックス基板技術とを使用した90ghzまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ
JP2003297873A (ja) 半導体装置,構造体及び電子装置
JP3555831B2 (ja) 半導体装置および電子装置
JP2001035968A (ja) ボールグリッドアレイを具えるパワー半導体実装パッケージ
JP2005039168A (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JPH1140708A (ja) 半導体装置
JPH1140707A (ja) 半導体装置
JPH05291425A (ja) 半導体パッケージおよびその製造方法
JP4105998B2 (ja) 高周波回路用パッケージ蓋体とその製造方法、およびこれを用いた高周波回路パッケージ
KR102335624B1 (ko) 보강판 및 이를 포함하는 카메라모듈
JP2004296791A (ja) 電波吸収蓋部材およびこれを用いた高周波装置
JPH08279533A (ja) 半導体装置及び半導体素子搭載用フィルム
JPH05121577A (ja) 高電流用密封パツケージ
JPH08279576A (ja) 半導体素子の実装構造体及び半導体素子の実装方法
JP2000091466A (ja) 半導体パッケージ
WO2024137486A1 (en) Integrated passive devices (ipd) having a baseband damping resistor for radiofrequency power devices and devices and processes implementing the same
JP2784094B2 (ja) 半導体素子収納用パッケージ
JP3440136B2 (ja) 集合電子部品
JP3213880B2 (ja) 高周波半導体装置
KR200323239Y1 (ko) 전자부품용 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20031224

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040113

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040507

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080521

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080521

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090521

LAPS Cancellation because of no payment of annual fees