JP2000091466A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP2000091466A
JP2000091466A JP10260051A JP26005198A JP2000091466A JP 2000091466 A JP2000091466 A JP 2000091466A JP 10260051 A JP10260051 A JP 10260051A JP 26005198 A JP26005198 A JP 26005198A JP 2000091466 A JP2000091466 A JP 2000091466A
Authority
JP
Japan
Prior art keywords
metal
package
semiconductor package
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10260051A
Other languages
English (en)
Inventor
Hirobumi Tanaka
博文 田中
Naoki Kuwabara
直樹 桑原
Takashi Shioda
剛史 塩田
Junsuke Tanaka
淳介 田中
Kunio Nishihara
邦夫 西原
Moriji Morita
守次 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP10260051A priority Critical patent/JP2000091466A/ja
Publication of JP2000091466A publication Critical patent/JP2000091466A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、LSIチップを搭載する半導体パ
ッケージに関し、特に良好な高周波信号伝送特性、高信
頼性を有し、量産性の良いピングリッドアレーパッケー
ジを提供することを目的とする。 【解決手段】 LSIを搭載する半導体パッケージにお
いて、金属基板上に薄い絶縁層を介して銅配線を形成し
たマイクロストリップライン構造を採用するとともに、
高周波特性、熱放散性に劣るモールド材封止の代わりに
金属缶による気密封止を行い高周波信号伝送特性、放熱
特性、耐湿信頼性、及び温度サイクル特性の向上を図っ
た。また、この半導体パッケージ内の異種金属間接合を
実用的な電気的リニアリティーを有する接合にすること
により、さらに高周波信号伝送特性の向上を図った。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSIチップを搭
載する半導体パッケージに関し、特に良好な高周波信号
伝送特性、高信頼性を有し、量産性の良いピングリッド
アレーパッケージ(以下PGAパッケージ)関するもの
である。
【0002】
【従来の技術】LSI搭載用のPGAパッケージとして
は、セラミックス基板上にLSI搭載したセラミックス
PGA(C−PGA)と、エポキシ銅張積層板をベース
基板とし、LSIを搭載したプラスチックPGA(P−
PGA)とに大別される。
【0003】C−PGAは、主に気密封止によりLSI
が封止されているため、特に耐湿信頼性が高いといった
利点があったが、その製造コストが高い点や、配線抵抗
が高いために高周波特性が劣るといった欠点があった。
一方P−PGAは、生産性が非常によく、従って価格的
に有利であり、また誘電率もセラミックスと比較すると
低いために、急速にC−PGAに置き換わっていった。
しかし、このパッケージの多くはエポキシ樹脂をベース
とするモールド樹脂で封止されており、数多くの異種界
面が存在することから、耐湿性、温度サイクル特性が欠
点とされ、また、高周波特性についても限界があった。
【0004】近年著しくLSIの集積度が上がり、チッ
プ内動作クロック数が、現在既に200MHzを越え、数年以
内に650MHz、さらに2000年初頭には1.2GHzに増大するこ
とが予想されている。こういったLSIの開発動向に対
して、信号の減衰の問題、大チップ化によって発生する
応力の問題、またそれに起因して小信号化(低消費電力
化)がより困難になる問題、ますます厳しくなる耐湿信
頼性や耐温度サイクル信頼性、さらには数10〜100
Wの電力を消費する高発熱チップの熱放散性の問題等が
避けて通れなくなってきている。
【0005】「Merced出荷遅れの波紋」(日経エレクト
ロニクス1998.7-27号)では、上記の問題に対して、高
周波対応で、かつ低価格に量産可能なパッケージについ
ての強い要求があることが書かれている。
【0006】例えば、上記の課題の熱の問題について
は、樹脂基板の裏側にバックメタルを配置し、熱放散性
の向上を図ったパッケージ等の提案はあったが、上記課
題すべてを解決するパッケージについての提案はなかっ
た。
【0007】一方、上記の課題は論理回路搭載用パッケ
ージのみならず、例えばアナログ信号処理LSI搭載用
のパッケージにおいても重要な課題となりつつある。ア
ナログ信号出力をデジタル信号で制御するD/Aコンバ
ータといった用途においては、信号周波数が高くなるに
つれて、LSIから電波が飛び出す現象や、回路間の信
号の飛びつきによる回路の不安定化の問題が顕在化しつ
つある。このようなアナログ信号処理LSI搭載用パッ
ケージにおいては、微小信号を劣化させる原因となる異
種間金属接続は極力避けるべきであり、例えば、ハンダ
ボールを介して電気的接続をとるBGA(ボールグリッ
ドアレイ)などにかわるパッケージについて強い要求が
ある。
【0008】
【発明が解決しようとする課題】本発明は上記課題に鑑
みてなされたものであり、特に良好な高周波信号伝送特
性、高信頼性を有する、量産性のよいPGAパッケージ
を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、金属基板上
に、絶縁層を介して銅配線が形成されたマイクロストリ
ップライン構造を有する半導体素子搭載用の半導体パッ
ケージであって、半導体素子搭載面が、金属缶により気
密封止することのできる半導体パッケージに関する。
【0010】このようにマイクロストリップライン構造
にすることによってパッケージの特性インピーダンスの
制御が可能となる。また、半導体素子は、熱拡散のよい
金属基板上に搭載されるために、パッケージが蓄熱しに
くい。さらに、半導体素子搭載後に金属缶により気密封
止される構造になっており、パッケージの高周波信号伝
送特性が向上するとともに、防湿効果も向上し、さらに
は、熱膨張のミスマッチを発生させる界面が少なく、良
好な温度サイクル性を達成できる。
【0011】金属基板については、熱放散性、加工の容
易性、電気伝導性といった観点から銅または銅合金から
構成されることが好ましい。
【0012】絶縁層については、マイクロストリップラ
イン構造における誘電体層となるので、電気特性が良好
で、かつ耐熱性を有するポリイミドが好ましい。
【0013】金属基板には、外部と電気的に接続をとる
ための端子部が形成されており、この端子部に、マザー
ボードに装着するためのリードが接合により形成されて
いることが好ましい。
【0014】このリードの接合については、高周波信号
伝送特性上、実用的な電気的リニアリティをもった接合
(以下電気的線形接合)であることが好ましい。例え
ば、リード/端子部間に薄い酸化物膜が形成されること
により、非線形接合(トンネル接合)になったり、また
リード材料としてNiまたはFe等の磁性材料を用いる
ことによって非線形接合となるので、このような接合は
ノイズ発生原因ともなり避けることが好ましい。
【0015】この電気的線形接合を達成するためには、
第一に端子部とリードの材質の組み合わせが重要であ
り、熱電能的に近い材料の組み合わせであることが好ま
しい。熱電能的に近いとは、金属接触によって発生する
熱起電力が小さいことを意味し、原理的には、仕事関数
差の小さい金属や、元素拡散係が大きい金属同士の接合
がこれに該当する。この特性により、接合の実用的な電
気的リニアリティが保たれ、高周波信号によるノイズ発
生、アナログ信号の劣化といった現象を抑えることがで
きる。より具体的には、端子部の温度が60℃、リード
の温度が30℃のときの熱起電力が、100μV以下、
さらに好ましくは30μV以下であれば、16bitに
おける実用的な電気的リニアリティは保たれていると判
断され、良好なアナログ伝送信号特性を得ることができ
る。この端子部とリードの温度差は、パッケージの温度
が最大で、約60℃まで上昇することが考えられ、この
ときリードの温度は、マザーボードに挿入された状態で
あるため、30℃であると想定した結果である。こうい
った材質の組み合わせとして、銅と銅、銅と真鍮、銅と
銀、銅と亜鉛、さらにこれらの合金化されたものどうし
の組み合わせ等があるが、上記の条件を満たしていれ
ば、上記の材料の組み合わせに限定されるものではな
い。
【0016】第二に接合方法が重要であるが、端子部と
リード間の電気抵抗が、200mΩ以下の接合であれ
ば、良好な高周波特性を得ることができる。これは、1
GHzのクロック信号は5〜10GHzの高周波成分を
含むので、接合容量及び浮遊容量の和が100pF程度
であるすると、端子部とリード間の電気抵抗が、200
mΩ以下の接合であれば、実用的な電気的リニアリティ
が保たれていると判断されるからである。
【0017】こういった接合方法としては、従来用いら
れてきたハンダボールによる接合はCu/Pbによる熱
起電力が回路中に直列に挿入されるため、不適であり、
高温ハンダ、金錫合金、もしくは銀ろうを用いたろう付
けか、または電気溶接等の溶接によるリードの直接接合
が挙げられる。
【0018】また、金属基板の半導体搭載面と反対の面
にポリイミド層(以下外装ポリイミド)を形成すること
により、熱に対するパッケージ反り変化量を小さくし、
実装歩留り低下を抑制できる。また、Auメッキ面積小
さくする利点や磁性体であるNiの付着を防止する利点
がある。また、ポリイミドは赤外線を吸収するため、リ
フロー時のマザーボードからの熱の吸収を助けるといっ
た効果も有する。
【0019】本発明の半導体パッケージとセットで用い
られる金属缶については、半導体素子搭載面側に導電性
セラミックス層が形成されていることが好ましい。これ
は、導電性セラミックス層がLSIから発生する電波の
電波吸収体として機能する性質を利用したものである。
このような導電性セラミックスとして、以下に限定され
るものではないが、リンをドープしたSiC、BN等が
挙げられる。
【0020】また、本発明は、上記半導体パッケージを
用いた半導体装置に関し、さらに金属缶で気密封止され
た半導体装置に関する。
【0021】
【発明の実施の形態】本発明の実施の形態を図面を示し
ながら説明する。図2は、本発明の半導体パッケージの
一実施形態を示す断面図である。図1は、図2の下側か
ら見た平面図である。また、図3は、該半導体パッケー
ジのリード部分の拡大図である。金属基板3にポリイミ
ド6が絶縁層として形成されており、このポリイミドフ
ィルム上に銅配線20が形成されており、これらがマイ
クロストリップライン構造を構成する。さらに、金属缶
9でパッケージ全体が気密封止されている。LSIチッ
プ17は、キャビティが形成されたチップ搭載部4にマ
ウントされており、ボンディングワイヤーにより銅配線
20と電気的に接続されている。
【0022】金属基板の金属としては、例えば銅または
銅合金から構成される場合は、C19400(CDA ALLOY N
o.)、C19520(CDA ALLOY No.)、C1220(JIS No.)等
の金属が用いられる。厚みとしては0.1〜0.5mmのものが
用いられるが40mm角を超えるようなサイズのパッケージ
に対しては0.2〜0.5mmといった厚いものが好ましい。ま
た、端子形成を塩化第二銅といったエッチング液を用い
て1.27mm以下の狭ピッチ形成する場合には、0.1〜0.25m
mといった薄い厚みのものが好ましい。
【0023】絶縁層に用いられるポリイミドは、フレキ
シブル基板等の配線を支持するために用いられるもので
あれば、特に限定はされないが、例えば熱膨張係数が、
Cuより小さいポリイミドを主層として、その両面に厚
み10μm以下の薄い熱可塑性ポリイミド接着層を設け
たポリイミド等が挙げられる。このポリイミド層の厚み
は、回路インピーダンスの設計にあわせて決定される
が、特性インピーダンスZo=50Ωを設計値として、マイ
クロストリップライン構造を形成する場合、通常のポリ
イミドの誘電率が、約3.0であるので、例えば回路銅
箔ボトム巾=約50μ、ポリイミド厚み=約30μが選択され
る。例えば、Kapton EN−ZT(デュポン社
製)厚み25μmと主層して、PI−A(三井化学株式
会社製)厚み3μmの接着層を設けたものが挙げられ
る。この接着層の用いるポリイミドは、電気特性および
耐熱性が良好な熱可塑性ポリイミドが好ましく、上記の
PI−Aの他、例えば三井化学(株)製、LARC-TPI、G
E社製、ウルテム等を用いることができる。
【0024】絶縁層上に形成される銅配線は銅箔を通常
の方法によりエッチング加工することによって得られ、
銅箔は、9〜70μのものが市販されているが、最近、回
路形成に100μピッチが適用されるようになってきた関
係上、厚み12〜18μのものが好ましい。また、銅配線の
上は、ソルダーレジスト5がコートされているが、これ
は配線の保護を目的としてものである。
【0025】金属缶9は、パッケージの防湿性を付与す
るためのものであり、例えば錫メッキされた銅合金製の
金属缶を用いることができる。金属缶と金属基板の間に
封入する気体は、気密封止型パッケージで通常用いられ
る窒素ガス、Arガス等の不活性ガスを用いることがで
きる。
【0026】この金属缶の半導体搭載面側(内側)は、
導電性セラミックス層19が形成されており、LSIが
発する電波吸収体としての機能を果たす。このような導
電性セラミックスとして、例えばリンドープされたSiC
が挙げられ、このセラミックスの導電率の範囲は、10
-10〜103(S/cm)のものが好ましく、さらには、10〜1
2(S/cm)のものが好ましい。この導電性セラミックス
の厚み0.1μm〜100μmの厚みで形成されている。
【0027】この金属缶は、この半導体パッケージに合
うように成形された例えば錫メッキ銅合金性の金属缶
に、所定のホスフィンを含むセラミックスを真空蒸着等
により金属缶に蒸着することによって作成できる。
【0028】金属缶と金属基板が嵌合する部分(嵌合部
10)には気密性が向上するように、柔らかい腐食しに
くいAuまたはSnまたはIn等が含まれる合金が介在してい
ることが好ましい。このような合金としては、Au73-In2
7(融点451℃)や、Au80-Sn20(融点280℃)等が
挙げられ、工業用金ろうとして市販されている。
【0029】さらに、気密性を向上させる目的で、嵌合
部をろう付けすることは、好ましい態様である。ろう付
けの金属としては、赤外線リフロー温度より高い融点を
もつことが必要であり、融点270℃以上のものを用い
ることができる。例えば、Au80-Sn20(融点280℃)
が挙げられる。
【0030】端子部2は、図1に示したように、パッケ
ージの外周に沿って形成される。端子部は、金属基板の
エッチング等により形成される。例えば金属基板が、銅
または銅合金の場合は、エッチング液として塩化第二銅
を用いたエッチングにより形成される。
【0031】端子部2は、ポリイミド6を貫通するBV
H7(ブラインドビアホール)により、銅配線20と電
気的に接続されている。端子部2の周囲は、エッチング
された状態では、絶縁層のポリイミドが露出する形とな
るため、耐湿性向上のため、ガラス質を含むシール材を
スクリーン印刷機、インク穴埋め機等により充填し、焼
結し、保護する。図3では、ガラス焼結体16として図
示した。上記の充填方法の場合、端子部にシール材が覆
いかぶさることがあり、その際は表面研磨等により、端
子部の金属を露出させることが必要となる。また、シー
ル材として感光性のあるものを用いれば、露光及び現像
プロセスにより、除去作業を行える利点がある。
【0032】端子部2に長さ5〜30mmに加工された
リード1が接合している。このリードの接合は、既に述
べたように、実用的な電気的リニアリティが確保されて
いる。実用的な電気的リニアリティが保たれる範囲で、
リードの金属に微量の添加剤を添加することは可能であ
る。例えば、リードが銅または真鍮の場合、バネ性の付
加を目的に、微量または少量のリンや亜鉛を添加するこ
とは可能である。また、さらなる実用的な電気的リニア
リティの向上を目的として、本発明の線形接合の範囲に
含まれる材質の組み合わせのなかで、微小信号歪み率の
小さい材質のものに最適化を行ったり、温度サイクル試
験等の熱的安定性試験を行い、接続信頼性を考慮した材
質の最適化は可能である。
【0033】また、リードの防錆を目的として、端子部
2とリード1の接合部位以外の部分は、はんだメッキ等
がされていても良い。このハンダメッキは、リード接合
時に溶けるため、リードと端子が直接接触し、電気的リ
ニアリティは保たれるのである。
【0034】実用的な電気的リニアリティを阻害する不
完全接合をできるだけなくす意味においては、半導体素
子とパッケージの接合も例外でなく、ボンディングワイ
ヤーに、Auまたは高純度Cuを好適に用いることがで
きる。また、ボンディングパッドには、Auメッキを施
すことは本発明においては好ましい態様である。メッキ
方法としては、無電解メッキと電解メッキがあるが、酸
化ニッケルが形成されると、上下の他の金属との界面
で、非線形結合となるため、酸化ニッケルが生成しにく
い電解メッキが好ましい。この場合、リードを電極に用
いて電解メッキをすることが可能である。
【0035】外装ポリイミド8は、金属基板の半導体搭
載面とは、逆側の面に設けられており、パッケージの放
熱性を考え、厚くとも20μ以下のものが使用され、リフ
ロー時の赤外線の吸収を目的として1μ以上のものを用
いる。このポリイミドとしては、加工中金属基板からの
ハクリ、割れの発生がなければ、特に限定はされない。
このポリイミドと金属基板との接着には、耐熱性が良好
な熱可塑性ポリイミド(例えば、三井化学(株)製、LAR
C-TPI、PI-A、GE社製、ウルテム等)を用いることがで
きる。
【0036】図2においては、LSI表面に金属ブロッ
ク12が、また、金属缶の上にヒートシンク14が配置
されており、さらに、この金属ブロックとLSIの間、
及び銅ブロックと金属缶の間には、熱伝導シート13が
配置されている。これらは熱放散性向上を目的としたも
のであり、本発明の一実施形態として好ましい態様であ
る。金属ブロックとしては、例えば銅ブロックが好適な
例として挙げることができる。また、この金属ブロック
の上下にクッション性のある熱伝導シートを配置するこ
とにより、応力を緩和しつつ、より効率な熱的結合を達
成でき、放熱性の向上をはかることができる。熱伝導シ
ートは、マイカやBN等のフィラーを含有したゴムシー
トであり、通常トランジスタの放熱板取り付けに用いら
れるもの等を好適に用いることができる。
【0037】(実施例1)銅箔(18μm)/外装ポリイミ
ド(10μm)/銅合金基板(0.25mm厚、C19520)/ポリイミ
ド(30μm厚)/銅箔(18μ厚)の基材を用いて加工する、4
5mm角、1.27mmパッドピッチ480ピンPGAパッケージの
製造方法について説明する。
【0038】まず上記銅箔、外装ポリイミド、銅合金基
板、ポリイミド(絶縁層)及び銅箔を、あらかじめ24
0℃以上の真空熱プレスにて成形した。ここで、真空熱
プレスによる成形は、銅合金基板/ポリイミド層間のピ
ール強度が、0.7〜1.5kgf/cmと安定した強度を発現する
ため、有効な積層手段である。この強度は、その後のデ
ィンプル加工、溶剤等による処理にも十分な強度といえ
る。また、あらかじめ外装ポリイミド上に銅箔を配置す
ることにより、回路加工の際にレジストフィルムとの密
着性が向上し好ましい。
【0039】次いで、端子形成部位の銅箔及び外装ポリ
イミドの除去、BVHの形成等については、通常の方法
により、マスク形成、露光、エッチングのプロセスによ
り加工を行う。ここで、ポリイミドについては、ヒドラ
ジン(KOH溶液)系のアルカリエッチングにより、除
去が可能である。
【0040】次いで、端子形成部位のボールパッドに付
随する金属部をエッチング法によりトップφ0.2mm、ボ
トムφ0.45mmの台形状の形状に端子加工した。その後、
露出したポリイミド部にガラスエポキシレジンを含有す
るシール材をインク穴埋め機を用いて充填を行なった。
端子部のシール材を除去するために、表面研磨器で端子
部金属を露出させた。シール材を約270℃で硬化させ
た。その後、基材銅箔(絶縁層上の銅箔)に回路を形成
し、さらに回路銅箔側にメッキレジスト(ソルダーレジ
スト)を形成した。
【0041】その後、金型を用いて、約13mm角の形状に
ディンプル加工を行い、ダイパッドを形成した。次い
で、銅表面を酸処理にて洗浄し、端子に480本の真鍮製
リードを電気溶接法により融着した。この接合方法によ
り接合された端子部/リード間の接合の電気抵抗は、2
00mΩ以下であった。さらに、リードを電極にして、
ボンディングパッドおよびパッケージ外周金属缶緘合部
に電解法によりNiメッキ(厚み約3μ)、Auメッキ(厚み約
0.5μ)を施した。この際、メッキは銅箔回路面のみに行
うようにして、リード側にメッキが付かないよう治具に
装着してメッキを用う。続いて、金型にて外形加工する
が、コーナー部形状としては嵌合作業が行いやすいよう
にR5程度の面取りを行い、さらにリード側に曲げ加工を
行っておく。
【0042】その後、ガラス転移点温度18℃の比較的柔
らかいAgペーストを用いてLSIをダイパッドにマウント
する。30μ径のAuワイアーを用いてボンディングを行っ
た。LSIおよび回路面全体を包むように外側から錫メッ
キ銅合金製金属缶で封止を行なった。金属缶の内側には
リンドープされた導電率約10(S/cm)のSiCを厚み約10μ
の厚みで形成した。金属缶とベース基板の金属が嵌合す
る部分の金属缶側には厚み約1μのAgメッキを施して、
緘合時、シール性が向上するようにした。またLSIチッ
プ、金属缶の間ににBNを添加した熱伝導性シートでサン
ドイッチした銅ブロックをLSIチップ頭部にのパッド以
外のところに接触するよう予め、金属缶内部に接着剤を
用いて固定しておき、緘合時に、LSIチップと熱結合を
はかった。
【0043】パッケージをマザーボードに実装した後、
金属缶外部にヒートシンクを熱結合させ、さらに放熱性
を高めた。消費電力が50WのLSIチップを安定に動作させ
ることができた。信頼性を格段に向上できた。また、パ
ッケージの耐PCT性(125℃×2.3atm、300H)および温度サ
イクルテスト(-65℃〜150℃、1000cycle)の信頼性テス
トにおいて、問題は見られなかった。
【0044】図4は、本願発明の半導体パッケージの放
熱特性の測定を行った結果である。比較用のパッケージ
としては、同一サイズ(45mm角)の通常のモールド封止
PGAを用いた。本願発明のパッケージは、熱抵抗がか
なり改善されていることがわかる。
【0045】図5は、本願発明の半導体パッケージのパ
ルス応答特性の測定を行った結果である。ボンディング
パット側からのインプット波形が、図中の上の波形で、
リードから取り出したアウトプット波形が、図中の下の
波形である。なお、ボンディングパッドとリードの間の
距離は、10mmで行った。本図に示すように、パルス
応答特性が非常に良いことがわかる。
【0046】
【発明の効果】LSIを搭載する半導体パッケ−ジにお
いて、金属基板上に薄い絶縁層を介して銅配線が形成し
たいわゆるマイクロストリップライン構造を採用すると
ともに、高周波特性、熱放散性に劣るモールド材封止の
代わりに、金属缶による気密封止を行い高周波信号伝送
特性、放熱特性、耐湿信頼性、及び温度サイクル性の向
上を図った。また、このパッケージ内の異種金属間接合
を、極力線形接合にすることにより、さらに高周波信号
伝送特性の向上を図った。その結果、いずれについても
良好な結果を得ることができた。また、400ピン以上
のパッケージにおける電気特性を、セラミックスPGA
と比較すると格段に量産性に優れ、次世代パッケージの
要求に対して満足する特性を有するものと思われる。
【図面の簡単な説明】
【図1】本発明の一実施形態である半導体パッケージの
端子部側から見た平面図である。パッケージは、468ピ
ンPGAである。
【図2】本発明の一実施形態である半導体パッケージの
断面図である。(図1と同一の半導体パッケージであ
る。)
【図3】本発明の一実施形態である半導体パッケージの
端子部/リード間の接合を説明するための拡大図であ
る。(図1と同一の半導体パッケージである。)
【図4】実施例1の半導体パッケージの放熱特性測定結
果である。
【図5】実施例1の半導体パッケージのパルス応答特性
の測定結果である。
【符号の説明】
1 リード 2 端子部 3 金属基板 4 チップ搭載部 5 ソルダーレジスト 6 ポリイミド 7 ブラインドビアホール(BVH) 8 外装ポリイミド 9 金属缶 10 嵌合部 11 ボンディングワイヤー 12 金属ブロック 13 熱伝導性シート 14 ヒートシンク 16 ガラス焼結体 17 LSIチップ 19 導電性セラミックス層 20 銅配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成10年9月17日(1998.9.1
7)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】この電気的線形接合を達成するためには、
第一に端子部とリードの材質の組み合わせが重要であ
り、熱電能的に近い材料の組み合わせであることが好ま
しい。熱電能的に近いとは、金属接触によって発生する
熱起電力が小さいことを意味し、原理的には、仕事関数
差の小さい金属や、元素拡散係数が大きい金属同士の接
合がこれに該当する。この特性により、接合の実用的な
電気的リニアリティが保たれ、高周波信号によるノイズ
発生、アナログ信号の劣化といった現象を抑えることが
できる。より具体的には、端子部の温度が60℃、リー
ドの温度が30℃のときの熱起電力が、100μV以
下、さらに好ましくは30μV以下であれば、16bi
tにおける実用的な電気的リニアリティは保たれている
と判断され、良好なアナログ伝送信号特性を得ることが
できる。この端子部とリードの温度差は、パッケージの
温度が最大で、約60℃まで上昇することが考えられ、
このときリードの温度は、マザーボードに挿入された状
態であるため、30℃であると想定した結果である。こ
ういった材質の組み合わせとして、銅と銅、銅と真鍮、
銅と銀、銅と亜鉛、さらにこれらの合金化されたものど
うしの組み合わせ等があるが、上記の条件を満たしてい
れば、上記の材料の組み合わせに限定されるものではな
い。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩田 剛史 神奈川県横浜市栄区笠間町1190番地 三井 化学株式会社内 (72)発明者 田中 淳介 神奈川県横浜市栄区笠間町1190番地 三井 化学株式会社内 (72)発明者 西原 邦夫 神奈川県横浜市栄区笠間町1190番地 三井 化学株式会社内 (72)発明者 森田 守次 神奈川県横浜市栄区笠間町1190番地 三井 化学株式会社内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 金属基板上に、絶縁層を介して銅配線が
    形成されたマイクロストリップライン構造を有する半導
    体素子搭載用の半導体パッケージであって、半導体素子
    搭載面が、金属缶により気密封止することのできる半導
    体パッケージ。
  2. 【請求項2】 前記金属基板が、銅または銅合金からな
    る請求項1記載の半導体パッケージ。
  3. 【請求項3】 前記絶縁層が、ポリイミド層であること
    を特徴とする請求項1または2記載の半導体パッケー
    ジ。
  4. 【請求項4】 前記金属基板に、端子部が形成されてお
    り、この端子部にリードが接合されている請求項1〜3
    のいずれかに記載の半導体パッケージ。
  5. 【請求項5】 前記端子部の材質と前記リードの材質の
    組み合わせが、前記端子部の温度が60℃で、前記リー
    ドの温度が30℃であるときの熱起電力が、100μV
    以下である材質の組み合わせであることを特徴とする請
    求項4記載の半導体パッケージ。
  6. 【請求項6】 前記端子部と前記リード間の電気抵抗
    が、200mΩ以下であることを特徴とする請求項5記
    載の半導体パッケージ。
  7. 【請求項7】 前記端子部と前記リードの接合が、ろう
    付けによる接合、または溶接による接合である請求項6
    記載の半導体パッケージ。
  8. 【請求項8】 前記ろう付けが、高温ハンダ、金錫合金
    または銀ろうを用いたろう付けであることを特徴とする
    請求項7記載の半導体パッケージ。
  9. 【請求項9】 前記金属基板の半導体搭載面と反対の面
    にポリイミド層を形成したことを特徴とする請求項1〜
    8記載の半導体パッケージ。
  10. 【請求項10】 請求項1〜9のいずれかの半導体パッ
    ケージとセットで用いられる金属缶。
  11. 【請求項11】 前記金属缶の半導体素子搭載面側に導
    電性セラミックス層が形成された請求項10記載の金属
    缶。
  12. 【請求項12】 請求項1〜9に記載の半導体パッケー
    ジを用いた半導体装置。
  13. 【請求項13】 請求項10または11のいずれかに記
    載の金属缶を用いて気密封止した請求項12記載の半導
    体装置。
JP10260051A 1998-09-14 1998-09-14 半導体パッケージ Pending JP2000091466A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10260051A JP2000091466A (ja) 1998-09-14 1998-09-14 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10260051A JP2000091466A (ja) 1998-09-14 1998-09-14 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2000091466A true JP2000091466A (ja) 2000-03-31

Family

ID=17342632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10260051A Pending JP2000091466A (ja) 1998-09-14 1998-09-14 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2000091466A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557540B2 (en) 2020-03-16 2023-01-17 Kioxia Corporation Semiconductor device
WO2023175963A1 (ja) * 2022-03-18 2023-09-21 三井金属鉱業株式会社 回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557540B2 (en) 2020-03-16 2023-01-17 Kioxia Corporation Semiconductor device
WO2023175963A1 (ja) * 2022-03-18 2023-09-21 三井金属鉱業株式会社 回路基板の製造方法

Similar Documents

Publication Publication Date Title
US6300673B1 (en) Edge connectable metal package
US6262477B1 (en) Ball grid array electronic package
US5602059A (en) Semiconductor device and method for manufacturing same
JP3009788B2 (ja) 集積回路用パッケージ
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP2001168443A (ja) 光半導体素子収納用パッケージ
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
JP3555831B2 (ja) 半導体装置および電子装置
JP2000091466A (ja) 半導体パッケージ
JPH10189815A (ja) 半導体素子搭載基板の実装構造
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JPS5819385B2 (ja) ロウヅケホウホウ
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JP3909282B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3030605B2 (ja) 半導体装置
JPH07211822A (ja) 半導体素子収納用パッケージ
JPH08255868A (ja) 半導体装置およびその製造方法
JPS61198656A (ja) 半導体装置
JPH05121577A (ja) 高電流用密封パツケージ
JP2510585Y2 (ja) 半導体素子収納用パッケ―ジ
JP2000114441A (ja) 多層金属板およびその製造方法
CN112349656A (zh) 一种系统级封装结构及其制造方法
JP3495247B2 (ja) 電子部品収納用容器
JPH09289261A (ja) 電子部品収納用パッケージ
JPH08167674A (ja) 半導体素子搭載用パッケージ