JP6355091B1 - はんだ合金およびそれを用いた接合構造体 - Google Patents

はんだ合金およびそれを用いた接合構造体 Download PDF

Info

Publication number
JP6355091B1
JP6355091B1 JP2017043243A JP2017043243A JP6355091B1 JP 6355091 B1 JP6355091 B1 JP 6355091B1 JP 2017043243 A JP2017043243 A JP 2017043243A JP 2017043243 A JP2017043243 A JP 2017043243A JP 6355091 B1 JP6355091 B1 JP 6355091B1
Authority
JP
Japan
Prior art keywords
content
solder alloy
alloy
solder
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017043243A
Other languages
English (en)
Other versions
JP2018144082A (ja
Inventor
秀敏 北浦
秀敏 北浦
彰男 古澤
彰男 古澤
清裕 日根
清裕 日根
一樹 酒井
一樹 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017043243A priority Critical patent/JP6355091B1/ja
Priority to EP18154081.6A priority patent/EP3372336B1/en
Priority to US15/897,622 priority patent/US20180257179A1/en
Priority to CN201810163713.8A priority patent/CN108568613A/zh
Application granted granted Critical
Publication of JP6355091B1 publication Critical patent/JP6355091B1/ja
Publication of JP2018144082A publication Critical patent/JP2018144082A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0227—Rods, wires
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

【課題】はんだ接合部の耐クラック性を向上させ、高信頼性を実現するはんだ合金を提供する。【解決手段】Ｓｂの含有率が３ｗｔ％以上１５ｗｔ％以下であり、Ｔｅの含有率が０．０１ｗｔ％以上１．５ｗｔ％以下であり、かつ、Ａｕの含有率が０．００５ｗｔ％以上１ｗｔ％以下であり、残部がＳｎである、はんだ合金。【選択図】図２

Description

本発明は、パワーモジュールなどに使用するはんだ合金およびそれを用いた接合構造体に関するものである。
従来のはんだ合金およびそれを用いた接合構造体としては、例えば、Ｓｂを５ｍａｓｓ％以上２０ｍａｓｓ％以下、Ｔｅを０．０１ｍａｓｓ％以上５ｍａｓｓ％以下含み、残部はＳｎと任意の添加物と不可避不純物とから成ることを特徴とするろう材と、このろう材を用いて組み立てられた半導体装置と基板とを接合させた接合構造体とが、特許文献１に記載されている。
特許第４１４７８７５号
特許文献１に記載されるはんだ合金には、ＳｎにＴｅやＡｇ，Ｃｕ，Ｆｅ，Ｎｉを添加することで接合信頼性を向上させているが、１０００サイクル以上のヒートサイクル試験に耐え得る接続信頼性を実現するには至っていない。そのため、接続信頼性が長期間必要とされる車載等の目的において十分な接合信頼性の実現が求められている。
本発明は、前記従来の課題を解決するためになされたものであって、はんだ接合部の耐クラック性を向上させ、高信頼性を実現するはんだ合金を提供することを目的とする。
上記課題を解決するために、本発明のはんだ合金は、Ｓｂの含有率が３ｗｔ％以上１５ｗｔ％以下であり、Ｔｅの含有率が０．０１ｗｔ％以上１．５ｗｔ％以下であり、かつ、Ａｕの含有率が０．００５ｗｔ％以上１ｗｔ％以下であり、残部がＳｎである。
本明細書において「含有率」とは、はんだ合金全体の重量に対する各元素の重量の割合であり、ｗｔ％（重量パーセント）の単位を用いて表される。
本明細書において「はんだ合金」とは、その金属組成が、列挙した金属で実質的に構成されている限り、不可避的に混入する微量金属（例えば０．００５ｗｔ％未満）を含んでいてもよい。はんだ合金は、任意の形態を有し得、例えば単独で、または金属以外の他の成分（例えばフラックスなど）と一緒に、はんだ付けに使用され得る。
本発明のはんだ合金には、Ｔｅが所定の含有率を有するように添加されているため、ＴｅのＳｎへの固溶による伸びの向上が生じている。さらに、本発明のはんだ合金には、ＴｅとＡｕの両方が所定の含有率を有するように添加されているため、高温において、イオン半径の異なるＡｕがＳｎに固溶しているＴｅと複雑に置換し、転位を発生させるために、高温における伸びの向上が生じている。このため、本発明のはんだ合金は、Ｔｅだけを添加したＳｎＳｂ系はんだと比較して、高温におけるより優れた伸びを有している。これにより、ヒートサイクル時に発生する繰返し応力を吸収することができるため、接合構造体の高信頼性を実現することができる。
また、一実施形態の接合構造体において、半導体素子と回路基板とが、Ｓｂと、Ｔｅと、Ａｕと、Ｓｎとを含むはんだ接合層を介して接合され、半導体素子のメタライズ層および回路基板のめっき層とはんだ接合層との界面にＳｎＮｉ合金またはＳｎＣｕ合金が含まれる。
前記実施形態の接合構造体は、ヒートサイクルにおける耐クラック性に優れ、高信頼性を有する。
本発明によれば、はんだ接合部の耐クラック性を向上させ、高信頼性を実現するはんだ合金およびそれを用いた接合構造体が提供される。
本発明の一実施形態における接合構造体の製造方法の説明図である。 本発明の一実施形態における接合構造体の製造方法の説明図である。
以下、本発明の実施の形態であるはんだ合金について図面を使用しながら説明する。
＜はんだ合金１０５＞
はんだ合金１０５は、Ｓｂと、Ｔｅと、Ａｕとを含み、残部がＳｎである合金である。
はんだ合金１０５におけるＳｂの含有率は３ｗｔ％以上１５ｗｔ％以下である。はんだ合金におけるＳｂの含有率がこのような範囲にあることにより、はんだ接合部の熱疲労特性を改善することができる。
はんだ合金１０５におけるＴｅの含有率は０．０１ｗｔ％以上１．５ｗｔ％以下であり、Ａｕの含有率は０．００５ｗｔ％以上１ｗｔ％以下であり、残部はＳｎである。ここで、はんだ合金１０５におけるＡｕは、ＳｂとＴｅを含み残部がＳｎのはんだ合金の表面にＡｕめっきを施すことにより提供されてもよい。この場合、Ａｕははんだ合金１０５の溶融時にはんだ合金１０５へ溶け込む。本発明のはんだ合金には、ＴｅとＡｕの両方が所定の含有率を有するように添加されているため、高温において、イオン半径の異なるＡｕがＳｎに固溶しているＴｅと複雑に置換し、転位を発生させることにより、高温における伸びの向上が生じている。このため、本発明のはんだ合金は、Ｔｅだけを添加したＳｎＳｂ系はんだと比較して、高温におけるより優れた伸びを有している。そのため、ヒートサイクル時に発生する繰返し応力を吸収し、耐クラック性を向上させることができるため、接合構造体の高信頼性を実現することができる。
はんだ合金１０５の大きさは、製造する接合構造体によって様々であり得るが、例えば１０ｍｍ角であり、０．０５ｍｍ以上０．５ｍｍ以下の厚さを有するはんだ合金１０５を用いてよい。はんだ合金１０５の厚さが０．５ｍｍ以下であることにより、形成されるはんだ接合部の熱抵抗が高くならず、半導体素子１０１の熱を効率よく逃がすことができる。はんだ合金１０５の厚さが０．０５ｍｍ以上であることにより、はんだ接合時のボイドの発生を抑制することができ、はんだ接合部の熱抵抗を向上させることができる。
次に、本発明の実施の形態である接合構造体について図面を使用しながら説明する。
＜半導体素子１０１＞
半導体素子１０１は、シリコンチップ１０２と、シリコンチップ１０２の下面に形成されたオーミック層１０３と、オーミック層１０３の下面に形成されたメタライズ層１０４とを含む。シリコンチップ１０２は、製造の容易性に関して、縦の長さが１０ｍｍ、横の長さが１０ｍｍであり、かつ、０．２ｍｍの厚みを有することが好ましいが、これに限定されず、様々な寸法を有し得る。
半導体素子１０１のオーミック層１０３は、任意の純金属または合金でできた層であり、例えばＴｉ、Ａｌ、Ｃｒ、Ｎｉ、またはこれらの金属を含む合金等を使用することができるが、これらに限定されない。オーミック層に上記金属が使用されることにより、適切なオーミック接合が得られる。オーミック層１０３の厚みは特に限定されないが、例えば０．０５μｍ以上０．５μｍ以下であってよく、例えば０．１μｍであってよい。オーミック層１０３がこのような厚みを有することにより、抵抗値と接合信頼性とを確保しやすくなる。
半導体素子１０１のメタライズ層１０４は、任意の純金属または合金でできた層であり、例えばＮｉ、Ｃｕまたはこれらの金属を含む合金等を使用することができるが、これらに限定されない。メタライズ層１０４の厚みは特に限定されないが、例えば０．５μｍ以上１０μｍ以下であってよく、例えば、１μｍであってよい。メタライズ層１０４がこのような厚みを有することにより、はんだ合金と強固に接合させることができるようになる。
＜回路基板１０６＞
回路基板１０６は、リードフレーム１０７と、リードフレーム１０７の表面に形成されためっき層１０８とを含む。
回路基板１０６のリードフレーム１０７の材料には、金属またはセラミックス等の熱伝導性のよい材料を用いることができる。リードフレーム１０７の材料としては例えば、銅、アルミ、アルミナ、窒化アルミ、窒化ケイ素等を使用することができるが、これに限定されない。リードフレーム１０７は、製造の容易性に関して、縦の長さが２０ｍｍ、横の長さが２０ｍｍであり、かつ、１ｍｍの厚みを有することが好ましいが、これに限定されず、様々な寸法を有し得る。
回路基板１０６のめっき層１０８は、任意の純金属または合金でできた層であり、例えばＮｉ、Ｃｕまたはこれらの金属を含む合金等を使用することができるが、これらに限定されない。めっき層の厚みは特に限定されないが、例えば０．５μｍ以上１０μｍ以下であってよく、例えば１μｍであってよい。めっき層がこのような厚みを有することにより、はんだ合金と強固に接合させることができるようになる。
＜接合構造体２０１＞
本発明のはんだ合金を用いて製造される接合構造体２０１は、図２に模式図で表されている。接合構造体２０１は、半導体素子１０１と、回路基板１０６とが、合金層２０２と、はんだ接合層２０３とを介して接合された構造を有している。
接合構造体２０１を製造するためには、図１に示すように、回路基板１０６のめっき層１０８上にはんだ合金１０５を載せ、さらにはんだ合金１０５と半導体素子１０１のメタライズ層１０４とが接するように、はんだ合金１０５の上に半導体素子１０１を設置する。続いて毎分１０℃ずつ温度を上昇させながら、室温から３００℃までの加熱を行い、３００℃において１分保持した後、毎分１０℃ずつ温度を低下させながら３００℃から室温までの冷却を行うことにより、はんだ合金１０５とメタライズ層１０４およびめっき層１０８との間に、合金層２０２を形成し、図２に示すような接合構造体２０１を製造することができる。
接合構造体２０１の合金層２０２は、上述したような接合構造体の製造過程において形成された金属間化合物である。メタライズ層１０４およびめっき層１０８がＮｉまたはＣｕである場合、合金層２０２にはＳｎＮｉ合金またはＳｎＣｕ合金が含まれる。メタライズ層１０４および回路基板のめっき層１０８とはんだ接合層２０３との間の合金層２０２にＳｎＮｉ合金またはＳｎＣｕ合金が形成されることによって、メタライズ層１０４および回路基板のめっき層１０８とはんだ接合層２０３とが金属により接合されるようになり、良好な接合強度が得られる。合金層２０２に含まれ得るＳｎＮｉ合金およびＳｎＣｕ合金には、ＴｅおよびＡｕの少なくとも一方が含まれていてもよく、ＳｎＮｉ合金およびＳｎＣｕ合金に、ＴｅおよびＡｕの少なくとも一方が含まれることにより、合金層２０２が多元合金となり、合金の強度が向上し、ヒートサイクル等で応力がかかった際にも合金層２０２でのクラックの発生を抑制できる。接合構造体２０１のはんだ接合層２０３は、はんだ合金１０５に含まれていたＳｂ、Ｔｅ、Ａｕ等の金属元素を含み、接合前のはんだ合金１０５とほぼ同等の組成を有するが、はんだ接合層２０３では、合金層２０２を形成する際にＳｎが反応した割合だけＳｎ含有率が低下している。
（実施例１）
表１に示すように、Ｓｂ含有率、Ｔｅ含有率、Ａｕ含有率を変え、残部をＳｎとして複数のはんだ合金１０５を準備し、２００℃の雰囲気温度で引張試験を行った。引張試験のために、はんだ合金をダンベル状の形状に鋳込んだ評価サンプルを作製した。評価サンプルの形状は、引張試験に固定する部分が直径６ｍｍ、長さ２０ｍｍ、ダンベルのくびれ部分が直径３ｍｍ、長さ２０ｍｍとした。引張試験機の上下のサンプル固定冶具の間隔を２０ｍｍに設定して、評価サンプルを固定し、雰囲気温度を２００℃とした後で、評価サンプルの軸方向の力だけが加わるように評価サンプルを引張試験機で引っ張ることによって、評価サンプルの引張試験を行った。
評価サンプルの伸び（％）は、試験前の固定冶具の間隔２０ｍｍに対する、引張試験において評価サンプルが破断したときの固定冶具の間隔の増加分の割合とした。例えば、評価サンプルが破断したときの固定冶具の間隔が４０ｍｍの場合、伸びは（４０−２０）／２０×１００＝１００（％）となる。
引張試験における伸び（％）の測定結果を表１に併せて示した。
Figure 0006355091
引張試験の結果は、Ｓｂ含有率が３ｗｔ％、Ｔｅ含有率が０．０１ｗｔ％、Ａｕ含有率が０．００５ｗｔ％である実施例１−１において１２９％であり、Ｓｂ含有率が１５ｗｔ％、Ｔｅ含有率が０．０１ｗｔ％、Ａｕ含有率が０．００５ｗｔ％である実施例１−２において１２１％であった。これは、Ａｕを含有しない比較例１−１における８７％の伸びと、Ａｕを含有しない比較例１−２における８５％の伸びに比べて良好な結果であった。
上記の結果より、ＴｅだけでなくＡｕを添加することによって、高温での伸びが効果的に向上することが明らかになった。ＴｅとＡｕの両元素を添加することで、ＴｅのＳｎ相への固溶と、これにより生じたＳｎＴｅ相へのＡｕの固溶とが生じるため、Ｔｅだけを添加したＳｎＳｂ系はんだと比較して、より高温での伸びが向上したものと考えられる。これにより、ヒートサイクル時に発生する繰返し応力を吸収することができ、接合構造体の高信頼性を実現することができる。
（実施例２）
本発明の接合構造体を以下の実施例２−１〜２−１６で示すように作製した。
（実施例２−１）
はじめに、はんだ合金１０５と、半導体素子１０１と、回路基板１０６とを準備した。はんだ合金１０５には、３ｗｔ％のＳｂと、０．０１ｗｔ％のＴｅと、０．００５ｗｔ％のＡｕとを含み、残部がＳｎである合金を準備した。半導体素子１０１には、縦の長さが１０ｍｍ、横の長さが１０ｍｍであり、かつ、０．２ｍｍの厚みを有するシリコンチップ１０２の下面にＴｉでできたオーミック層１０３が設けられ、さらにＴｉでできたオーミック層１０３の下面にＮｉでできたメタライズ層１０４が設けられたものを準備した。回路基板１０６には、縦の長さが２０ｍｍ、横の長さが２０ｍｍであり、かつ、１ｍｍの厚みを有する、銅でできたリードフレームを有し、リードフレーム１０７の表面に、１μｍの厚さを有するＮｉでできためっき層１０８が設けられているものを準備した。
次に、準備した回路基板１０６のＮｉでできためっき層１０８の上に０．１ｍｍの厚さを有するはんだ合金１０５を載せ、さらに、はんだ合金１０５とＮｉでできたメタライズ層１０４とが接するように、はんだ合金１０５の上に半導体素子１０１を設置し、毎分１０℃ずつ温度を上昇させながら、室温から３００℃までの加熱を行った。３００℃において１分保持した後、毎分１０℃ずつ温度を低下させながら３００℃から室温までの冷却を行うことにより、接合構造体２０１を製造した。
（実施例２−２）
はんだ合金１０５のＡｕ含有率を１ｗｔ％とし、それ以外の条件を実施例２−１と同じにして、接合構造体２０１を作製した。
（実施例２−３）
はんだ合金１０５のＴｅ含有率を１．５ｗｔ％とし、それ以外の条件を実施例２−１と同じにして、接合構造体２０１を作製した。
（実施例２−４）
はんだ合金１０５のＡｕ含有率を１ｗｔ％とし、それ以外の条件を実施例２−３と同じにして、接合構造体２０１を作製した。
（実施例２−５）
はんだ合金１０５のＳｂ含有率を５ｗｔ％とし、それ以外の条件を実施例２−１と同じにして、接合構造体２０１を作製した。
（実施例２−６）
はんだ合金１０５のＡｕ含有率を１ｗｔ％とし、それ以外の条件を実施例２−５と同じにして、接合構造体２０１を作製した。
（実施例２−７）
はんだ合金１０５のＴｅ含有率を１．５ｗｔ％とし、それ以外の条件を実施例２−５と同じにして、接合構造体２０１を作製した。
（実施例２−８）
はんだ合金１０５のＡｕ含有率を１ｗｔ％とし、それ以外の条件を実施例２−７と同じにして、接合構造体２０１を作製した。
（実施例２−９）
はんだ合金１０５のＳｂ含有率を１０ｗｔ％とし、それ以外の条件を実施例２−１と同じにして、接合構造体２０１を作製した。
（実施例２−１０）
はんだ合金１０５のＡｕ含有率を１ｗｔ％とし、それ以外の条件を実施例２−９と同じにして、接合構造体２０１を作製した。
（実施例２−１１）
はんだ合金１０５のＴｅ含有率を１．５ｗｔ％とし、それ以外の条件を実施例２−９と同じにして、接合構造体２０１を作製した。
（実施例２−１２）
はんだ合金１０５のＡｕ含有率を１ｗｔ％とし、それ以外の条件を実施例２−１１と同じにして、接合構造体２０１を作製した。
（実施例２−１３）
はんだ合金１０５のＳｂ含有率を１５ｗｔ％とし、それ以外の条件を実施例２−１と同じにして、接合構造体２０１を作製した。
（実施例２−１４）
はんだ合金１０５のＡｕ含有率を１ｗｔ％とし、それ以外の条件を実施例２−１３と同じにして、接合構造体２０１を作製した。
（実施例２−１５）
はんだ合金１０５のＴｅ含有率を１．５ｗｔ％とし、それ以外の条件を実施例２−１３と同じにして、接合構造体２０１を作製した。
（実施例２−１６）
はんだ合金１０５のＡｕ含有率を１ｗｔ％とし、それ以外の条件を実施例２−１５と同じにして、接合構造体２０１を作製した。
（比較例２）
さらに、接合構造体を以下の比較例２−１〜２−１５で示すように作製した。
（比較例２−１）
はんだ合金１０５のＳｂ含有率を２ｗｔ％とし、それ以外の条件を実施例２−１と同じにして、接合構造体２０１を作製した。
（比較例２−２）
はんだ合金１０５のＴｅ含有率を１．５ｗｔ％、Ａｕ含有率を１ｗｔ％とし、それ以外の条件は比較例２−１と同じにして、接合構造体２０１を作製した。
（比較例２−３）
はんだ合金１０５のＳｂ含有率を３ｗｔ％とし、Ｔｅ含有率を０．００５ｗｔ％として、それ以外の条件を比較例２−１と同じにして、接合構造体２０１を作製した。
（比較例２−４）
はんだ合金１０５のＡｕ含有率を１ｗｔ％とし、それ以外の条件を比較例２−３と同じにして、接合構造体２０１を作製した。
（比較例２−５）
はんだ合金１０５のＴｅ含有率を０．０１ｗｔ％、Ａｕ含有率を０ｗｔ％とし、それ以外の条件を比較例２−３と同じにして、接合構造体２０１を作製した。
（比較例２−６）
はんだ合金１０５のＴｅ含有率を３ｗｔ％、Ａｕ含有率を１．５ｗｔ％とし、それ以外の条件を比較例２−３と同じにして、接合構造体２０１を作製した。
（比較例２−７）
はんだ合金１０５のＳｂ含有率を５ｗｔ％とし、それ以外の条件を比較例２−３と同じにして、接合構造体２０１を作製した。
（比較例２−８）
はんだ合金１０５のＴｅ含有率を１．５ｗｔ％、Ａｕ含有率を１．５ｗｔ％とし、それ以外の条件を比較例２−７と同じにして、接合構造体２０１を作製した。
（比較例２−９）
はんだ合金１０５のＳｂ含有率を１０ｗｔ％とし、それ以外の条件を比較例２−３と同じにして、接合構造体２０１を作製した。
（比較例２−１０）
はんだ合金１０５のＴｅ含有率を３ｗｔ％、Ａｕ含有率を１ｗｔ％とし、それ以外の条件を比較例２−９と同じにして、接合構造体２０１を作製した。
（比較例２−１１）
はんだ合金１０５のＳｂ含有率を１５ｗｔ％とし、それ以外の条件を比較例２−３と同じにして、接合構造体２０１を作製した。
（比較例２−１２）
はんだ合金１０５のＴｅ含有率を０．０１ｗｔ％、Ａｕ含有率を０ｗｔ％とし、それ以外の条件を比較例２−１１と同じにして、接合構造体２０１を作製した。
（比較例２−１３）
はんだ合金１０５のＴｅ含有率を３ｗｔ％、Ａｕ含有率を１．５ｗｔ％とし、それ以外の条件を比較例２−１１と同じにして、接合構造体２０１を作製した。
（比較例２−１４）
はんだ合金１０５のＳｂ含有率を１６ｗｔ％とし、それ以外の条件を実施例２−１と同じにして、接合構造体２０１を作製した。
（比較例２−１５）
はんだ合金１０５のＴｅ含有率を１．５ｗｔ％、Ａｕ含有率を１ｗｔ％とし、それ以外の条件は比較例２−１４と同じにして、接合構造体２０１を作製した。
作製した実施例２−１〜２−１６および比較例２−１〜２−１５の接合構造体２０１に対してヒートサイクル試験を行い、耐クラック性の評価を行った。ヒートサイクル試験は液槽試験槽を用いて−４０℃、１５０℃各５分を１サイクルとし、１０００サイクル行った。試験後のサンプルを超音波顕微鏡で観察し、剥離面積を接合面積で割ってクラック率を算出した。クラック率が１０％以上だとシリコンチップの発熱をリードフレームに効率的に逃がせなくなるため、１０％未満を○、１０％以上を×と判定した。
ヒートサイクル試験後のクラック率と判定結果を表２に併せて示した。
Figure 0006355091
Ｓｂ含有率が３ｗｔ％の実施例２−１および実施例２−４のクラック率はいずれも９％であり、判定はいずれも○であった。一方で、Ｓｂ含有率が２ｗｔ％の比較例２−１および比較例２−２のクラック率はそれぞれ３１％および３２％であり、判定はいずれも×であった。
また、Ｓｂ含有率が１５ｗｔ％の実施例２−１３および実施例２−１６のクラック率は、それぞれ、４％および７％であり、判定はいずれも○であった。一方で、Ｓｂ含有率が１６ｗｔ％の比較例２−１４および比較例２−１５は、クラック率がそれぞれ３１％および３３％であり、判定はいずれも×であった。
以上の結果より、Ｓｂが３ｗｔ％以上、１５ｗｔ％以下の場合に、耐クラック性が向上していることが分かった。これは、Ｓｂが３ｗｔ％を下回る場合には、ＳｎＳｂ化合物の分散強化の効果が得られなかったものと考えられる。また、Ｓｂが１５ｗｔ％を上回る場合には、強度が向上するがはんだ合金の延性が低下するために、耐クラック性が低下したものと推測される。
Ｓｂ含有率が３ｗｔ％以上１５ｗｔ％以下の組成のサンプルにおいて、実施例２−１〜１６より、Ｔｅ含有率が０．０１ｗｔ％以上１．５ｗｔ％以下、かつ、Ａｕ含有率が０．００５ｗｔ％以上１ｗｔ％以下の場合にクラック率が１０％未満となり、判定が○となる良い結果が得られた。
Ｓｂ含有率が３ｗｔ％以上１５ｗｔ％以下の組成のサンプルであっても、比較例２−５、比較例２−１２のようにＡｕ含有率が０ｗｔ％場合、クラック率は２０％以上となり、判定は×となった。
Ｓｂ含有率が３ｗｔ％以上１５ｗｔ％以下の組成のサンプルであっても、比較例２−３、比較例２−４、比較例２−７、比較例２−９、比較例２−１１のようにＴｅ含有率が０．００５ｗｔ％以下の場合、クラック率１７％以上となり、判定は×となった。
Ｓｂ含有率が３ｗｔ％以上１５ｗｔ％以下の組成のサンプルであっても、比較例２−６、比較例２−１０、比較例２−１３のようにＴｅ含有率が３ｗ％以上の場合、クラック率は１９％以上となり、判定は×となった。
Ｓｂ含有率が３ｗｔ％以上１５ｗｔ％以下の組成のサンプルであっても、比較例２−６、比較例２−８、比較例２−１３のようにＡｕ含有率が１．５ｗｔ％以上の場合、クラック率は１９％以上となり、判定は×となった。
以上の結果より、Ｔｅ含有率が０．０１ｗｔ％以上１．５ｗｔ％以下かつ、Ａｕ含有率が０．００５ｗｔ％以上１ｗｔ％以下の場合に、特に優れた耐クラック性が実現されたことが分かった。これは、Ｔｅ含有率が０．００５ｗｔ％以下の場合には、Ｔｅの固溶による効果がほぼ得られなかったものと考えられる。また、Ｔｅ含有率が３ｗｔ％以上の場合では、固溶できずに化合物として析出するため、延性が悪化し耐クラック性が低下したものと推測される。
また、Ａｕ含有率が少なくとも０．００５ｗｔ％添加されることで、イオン半径の異なるＡｕがＴｅの固溶しているＳｎに複雑に置換し、転位が発生することで高温での伸びが向上し、耐クラック性も向上したものと推測される。一方、Ａｕ含有率が１ｗｔ％より多くなると脆弱な化合物であるＡｕＳｎが析出するため、耐クラック性が向上しなかったと考えられる。
（実施例３）
さらに、本発明の接合構造体を以下の実施例３−１で示すように作製した。
（実施例３−１）
はんだ合金１０５と、半導体素子１０１と、回路基板１０６とを準備した。まず、３ｗｔ％のＳｂと、０．０１ｗｔ％のＴｅと、残部がＳｎである合金を厚み０．１ｍｍの板状に成形した。さらに、成形したはんだ合金の上下両面に、上記合金板全体の重量に対する割合が１ｗｔ％となるように、Ａｕめっきを０．１９μｍの厚みで施した。この場合、Ａｕめっきを構成する金の重量と形成されたはんだ合金の重量との合計の重量においてＳｂが１３ｗｔ％、Ｔｅが０．０１ｗｔ％、Ａｕが１ｗｔ％の割合を有した。
半導体素子１０１には、縦の長さが１０ｍｍ、横の長さが１０ｍｍであり、かつ、０．２ｍｍの厚みを有するシリコンチップ１０２の下面にＴｉでできたオーミック層１０３が設けられ、さらにＴｉでできたオーミック層１０３の下面にＮｉでできたメタライズ層１０４が設けられたものを準備した。回路基板１０６には、縦の長さが２０ｍｍ、横の長さが２０ｍｍであり、かつ、１ｍｍの厚みを有するものを準備した。回路基板１０６は銅でできたリードフレームを有し、リードフレーム１０７の表面に、１μｍの厚さを有するＮｉでできためっき層１０８が設けられていた。
次に、準備した回路基板１０６のＮｉでできためっき層１０８の上に１００．３８μｍの厚さを有するはんだ合金１０５を載せた。さらに、はんだ合金１０５とＮｉでできたメタライズ層１０４とが接するように、はんだ合金１０５の上に半導体素子１０１を設置し、毎分１０℃ずつ温度を上昇させながら、室温から３００℃までの加熱を行った。３００℃において１分保持した後、毎分１０℃ずつ温度を低下させながら３００℃から室温までの冷却を行うことにより、接合構造体２０１を製造した。作製した接合構造体は実施例２と同様のヒートサイクル試験を行い、耐クラック性の判定を行った。
実施例３−１のヒートサイクル試験後のクラック率は８％となり判定は○であった。これは、実施例３−１ではＳｎＳｂＴｅはんだ合金にＡｕめっきを施しており、接合時の加熱によってＡｕははんだ接合層に拡散するため、実施例２−２と同様の接合構造体が形成されたためであると考えられる。実施例３−１の結果から、本発明の組成範囲であれば、Ａｕははんだ合金の表面に形成されていてもよいことが明らかになった。
本発明のはんだ合金および接合構造体によれば、高温での伸びが改善し、接合構造体の耐クラック性が向上するため、パワーモジュール等の半導体素子の接合の用途に適用することができる。
１０１ 半導体素子
１０２ シリコンチップ
１０３ オーミック層
１０４ メタライズ層
１０５ はんだ合金
１０６ 回路基板
１０７ リードフレーム
１０８ めっき層
２０１ 接合構造体
２０２ 合金層
２０３ はんだ接合層

Claims (5)

  1. Ｓｂの含有率が３ｗｔ％以上１５ｗｔ％以下であり、Ｔｅの含有率が０．０１ｗｔ％以上１．５ｗｔ％以下であり、かつ、Ａｕの含有率が０．００５ｗｔ％以上１ｗｔ％以下であり、残部がＳｎである、はんだ合金。
  2. 半導体素子と回路基板とが、請求項１に記載のはんだ合金を用いて接合されている接合構造体。
  3. 前記半導体素子と前記回路基板とが、Ｓｂと、Ｔｅと、Ａｕと、Ｓｎとを含むはんだ接合層を介して接合されており、前記半導体素子のメタライズ層および前記回路基板のめっき層と前記はんだ接合層との界面にＳｎＮｉ合金またはＳｎＣｕ合金が含まれる、請求項２に記載の接合構造体。
  4. 前記半導体素子の前記メタライズ層および前記回路基板の前記めっき層と前記はんだ接合層との前記界面に含まれるＳｎＮｉ合金またはＳｎＣｕ合金が、ＴｅおよびＡｕの少なくとも一方を含む、請求項３に記載の接合構造体。
  5. 半導体素子と回路基板とが接合されている接合構造体の製造方法であって、半導体素子と回路基板とを、請求項１に記載のはんだ合金を用いて接合することを含む、製造方法。
JP2017043243A 2017-03-07 2017-03-07 はんだ合金およびそれを用いた接合構造体 Active JP6355091B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017043243A JP6355091B1 (ja) 2017-03-07 2017-03-07 はんだ合金およびそれを用いた接合構造体
EP18154081.6A EP3372336B1 (en) 2017-03-07 2018-01-30 Solder alloy and joint structure
US15/897,622 US20180257179A1 (en) 2017-03-07 2018-02-15 Solder alloy and joint structure
CN201810163713.8A CN108568613A (zh) 2017-03-07 2018-02-27 焊料合金及接合结构体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017043243A JP6355091B1 (ja) 2017-03-07 2017-03-07 はんだ合金およびそれを用いた接合構造体

Publications (2)

Publication Number Publication Date
JP6355091B1 true JP6355091B1 (ja) 2018-07-11
JP2018144082A JP2018144082A (ja) 2018-09-20

Family

ID=61094288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017043243A Active JP6355091B1 (ja) 2017-03-07 2017-03-07 はんだ合金およびそれを用いた接合構造体

Country Status (4)

Country Link
US (1) US20180257179A1 (ja)
EP (1) EP3372336B1 (ja)
JP (1) JP6355091B1 (ja)
CN (1) CN108568613A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109396586B (zh) * 2018-12-13 2020-09-01 华北水利水电大学 一种环氧树脂器件与pcb印刷电路板基材的钎焊方法
EP4140635A1 (en) * 2021-08-31 2023-03-01 Infineon Technologies AG Semiconductor device with a ni comprising layer and method for fabricating the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4147875B2 (ja) * 2002-09-19 2008-09-10 住友金属鉱山株式会社 ろう材、これを用いた半導体装置の組み立て方法並びに半導体装置
JP4453612B2 (ja) * 2004-06-24 2010-04-21 住友金属鉱山株式会社 無鉛はんだ合金
CN102196881B (zh) * 2008-10-24 2014-06-04 三菱电机株式会社 半导体装置
CN102066044B (zh) * 2009-04-20 2014-05-21 松下电器产业株式会社 焊锡材料及电子部件接合体
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
WO2012077228A1 (ja) * 2010-12-10 2012-06-14 三菱電機株式会社 無鉛はんだ合金、半導体装置、および半導体装置の製造方法
TWI461252B (zh) * 2010-12-24 2014-11-21 Murata Manufacturing Co A bonding method, a bonding structure, an electronic device, an electronic device manufacturing method, and an electronic component
SG11201401482UA (en) * 2012-10-09 2014-06-27 Alpha Metals Lead-free and antimony-free tin solder reliable at high temperatures
JP6128211B2 (ja) * 2013-05-10 2017-05-17 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104835796A (zh) * 2015-05-07 2015-08-12 嘉兴斯达微电子有限公司 一种无铅扩散焊的功率模块

Also Published As

Publication number Publication date
CN108568613A (zh) 2018-09-25
EP3372336B1 (en) 2019-08-21
US20180257179A1 (en) 2018-09-13
EP3372336A1 (en) 2018-09-12
JP2018144082A (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
JP6355092B1 (ja) はんだ合金およびそれを用いた接合構造体
US11413709B2 (en) High reliability lead-free solder alloys for harsh environment electronics applications
JP6642865B2 (ja) はんだ接合部
JP3796181B2 (ja) 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
WO2015083661A1 (ja) はんだ材料および接合構造体
WO2018168858A1 (ja) はんだ材
JP6355091B1 (ja) はんだ合金およびそれを用いた接合構造体
JP6998557B2 (ja) はんだ合金およびそれを用いた接合構造体
JP6136878B2 (ja) Ｂｉ基はんだ合金とその製造方法、並びにそれを用いた電子部品のボンディング方法および電子部品実装基板
JP2021502259A (ja) 高信頼性用途のための標準的なｓａｃ合金への低銀スズ系代替はんだ合金
JP6887183B1 (ja) はんだ合金および成形はんだ
JP2015080812A (ja) 接合方法
JP2011251332A (ja) Ａｌ粉を用いた高温Ｐｂフリーはんだペースト
JP2018099712A (ja) はんだ合金およびそれを用いた接合構造体
JP2020006403A (ja) 接合体とそれを用いた半導体装置
TWI795778B (zh) 無鉛焊料合金、焊料球、焊膏及半導體裝置
JP7273049B2 (ja) 電子用途のコスト効率の良い鉛フリーはんだ合金
JP2017147285A (ja) ＰｂフリーＺｎ−Ａｌ系合金はんだと金属母材とのクラッド材によって接合された接合体
JP2014147966A (ja) 接合材料、接合方法、接合構造、および半導体装置
JP6887184B1 (ja) 積層体および積層体の製造方法
JP2017124426A (ja) Ｃｕ系基材とＺｎ−Ａｌ系合金はんだとのクラッド材によって接合された接合体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180604

R151 Written notification of patent or utility model registration

Ref document number: 6355091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151