JP2020006403A - 接合体とそれを用いた半導体装置 - Google Patents

接合体とそれを用いた半導体装置 Download PDF

Info

Publication number
JP2020006403A
JP2020006403A JP2018129573A JP2018129573A JP2020006403A JP 2020006403 A JP2020006403 A JP 2020006403A JP 2018129573 A JP2018129573 A JP 2018129573A JP 2018129573 A JP2018129573 A JP 2018129573A JP 2020006403 A JP2020006403 A JP 2020006403A
Authority
JP
Japan
Prior art keywords
layer
alloy
solder
semiconductor device
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018129573A
Other languages
English (en)
Inventor
秀敏 北浦
Hidetoshi Kitaura
秀敏 北浦
彰男 古澤
Akio Furusawa
彰男 古澤
清裕 日根
Kiyohiro Hine
清裕 日根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2018129573A priority Critical patent/JP2020006403A/ja
Publication of JP2020006403A publication Critical patent/JP2020006403A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 はんだ接合部の合金層の耐クラック性を向上させ、高信頼性を実現する接合体とそれを用いた半導体装置を提供する【解決手段】半導体素子と、回路基板と、上記半導体素子と上記回路基板とを接合するはんだ接合層と、上記半導体素子と上記はんだ接合層との界面に形成される素子側合金層と、を含み、上記素子側合金層に、ＴｅとＡｕの少なくとも１方が含まれる接合体を用いる。また、上記接合体と、上記半導体素子と上記回路基板とを接続するワイヤーと、を含む半導体装置を用いる。【選択図】 図３

Description

本願発明は、接合体とそれを用いた半導体装置に関する。特に、本願発明は、パワーモジュール等の高発熱デバイスとそれを用いた半導体装置に関するものである。
従来の半導体装置、はんだ合金およびそれを用いた接合体として、例えば、Ｓｂを５質量％以上２０質量％以下、Ｔｅを０．０１質量％以上５質量％以下含み、残部はＳｎと任意の添加物と不可避不純物とを含むろう材と、このろう材を用いて半導体素子と基板とを接合した半導体装置が、特許文献１に記載されている。
特開２００４−１０６０２７号公報
特許文献１に記載されるろう材を用いて組み立てられたことを特徴とする半導体装置は、ＳｎにＳｂ、ＴｅとさらにＡｇ，Ｃｕ，Ｆｅ，Ｎｉを添加することで接合信頼性を向上させている。
しかし、接合後の半導体装置では、半導体素子とはんだ接合層の界面に脆い金属間化合物が形成する。このため、ヒートサイクル試験で金属間化合物や金属間化合物とはんだ接合層の界面にクラックが発生し、高い接続信頼性を実現するには至っていない。
そのため、高温で動作するパワーモジュール等において、十分な接合信頼性の実現が求められている。
本願発明は、前記従来の課題を解決するためになされたものであって、半導体装置の接合部の耐クラック性を向上させ、高信頼性を実現する接合体と、それを用いた半導体装置とを提供することを目的とする。
上記目的を達成するために、半導体素子と、回路基板と、上記半導体素子と上記回路基板とを接合するはんだ接合層と、上記半導体素子と上記はんだ接合層との界面に形成される素子側合金層と、を含み、上記素子側合金層に、ＴｅとＡｕの少なくとも１方が含まれる接合体を用いる。
また、上記接合体と、上記半導体素子と上記回路基板とを接続するワイヤーと、を含む半導体装置を用いる。
以上のように、本発明の接合体とそれを用いた半導体装置によれば、はんだ接合部のＳｎ系合金に発生するクラックを抑制し、高信頼性を実現する接合構造を有した接合体とそれを用いた半導体装置が提供される。
本発明の一実施形態における半導体装置を作製するための接合体の製造方法を説明する断面図 本発明の一実施形態における接合体の断面図 本発明の一実施形態における半導体装置の断面図
以下、本発明の実施の形態である半導体装置について図面を使用しながら説明する。
図１は、本発明の実施の形態の接合体２０１の各部材の接合前の展開図である。半導体素子１０１と、はんだ合金１０５と、回路基板１０６と、を部材として準備し、接合体２０１を作製する。
図２は、実施の形態における接合体２０１の断面図である。図１の各部材を設置し加熱することで、接合体２０１を作製する。
図３は本発明の実施の形態の半導体装置の断面図である。図２の接合体２０１に対して、電気的導通の確保と樹脂による封止を実施する。部材の詳細と製造方法を下記に示す。
＜はんだ合金１０５＞
はんだ合金１０５は、Ｓｂと、Ｔｅと、Ａｕと、を含み、残部がＳｎである合金である。ＴｅとＡｕは少なくとも１方が含まれればよい。
はんだ合金１０５におけるＳｂの含有率は３ｗｔ％以上１５ｗｔ％以下であり、Ｔｅの含有率は０．０１ｗｔ％以上１．５ｗｔ％以下であり、Ａｕの含有率は０．００５ｗｔ％以上１ｗｔ％以下であり、残部はＳｎが好ましい。
Ｓｎは、８２．５ｗｔ％より多い。少なくとも、Ｔｅの含有率は０．０１ｗｔ％以上であり、Ａｕの含有率は０．００５ｗｔ％以上であるとよい。Ｓｎには限定されない。
はんだ合金１０５におけるＳｂの含有率は３ｗｔ％以上１５ｗｔ％以下である。はんだ合金におけるＳｂの含有率がこのような範囲にあることにより、はんだ接合部の熱疲労特性を改善することができる。
なお、はんだ合金１０５から生成されるはんだ接合層２０４も同様の組成である。
はんだ合金におけるＳｂの含有率がこのような範囲にあることにより、はんだ接合部の耐クラック性を改善することができる。ＴｅとＡｕは、接合後の接合体２０１の素子側合金層２０２に濃化する元素として選択した。
また、はんだ接合層２０４に、ＴｅとＡｕの両方が所定の含有率を有するように添加することで、高温においてイオン半径の異なるＡｕがＳｎに固溶しているＴｅと複雑に置換し、転位を発生させることにより、高温における伸びの向上が生じている。
はんだ合金１０５におけるＡｕは、ＳｂとＴｅを含み残部がＳｎのはんだ合金１０５の表面にＡｕめっきを施すことにより提供されてもよい。この場合、Ａｕははんだ合金１０５の溶融時にはんだ合金１０５へ溶け込み、所定の組成範囲となる。
実施の形態のはんだ合金１０５は、Ｔｅだけを添加したＳｎＳｂ系はんだと比較して、高温におけるより優れた伸びを有している。そのため、ヒートサイクル時に発生する繰返し応力を吸収し、耐クラック性を向上させることができるため、接合体２０１の高信頼性を実現することができる。
はんだ合金１０５の大きさは、製造する接合体２０１によって様々であり得るが、例えば１０ｍｍ角であり、０．０５ｍｍ以上０．５ｍｍ以下の厚さを有するはんだ合金１０５を用いてよい。はんだ合金１０５の厚さが０．５ｍｍ以下であることにより、形成されるはんだ接合部の熱抵抗が高くならず、半導体素子１０１の熱を効率よく逃がすことができる。はんだ合金１０５の厚さが０．０５ｍｍ以上であることにより、はんだ接合時のボイドの発生を抑制することができ、はんだ接合部の熱抵抗を向上させることができる。
＜半導体素子１０１＞
半導体素子１０１は、シリコンチップ１０２と、シリコンチップ１０２の下面に形成されたオーミック層１０３と、オーミック層１０３の下面に形成されたメタライズ層１０４と上面に形成された表面電極１１０を含む。
シリコンチップ１０２は、製造の容易性に関して、縦の長さが１０ｍｍ、横の長さが１０ｍｍであり、かつ、０．２ｍｍの厚みを有することが好ましいが、これに限定されず、様々な寸法を有し得る。
＜表面電極１１０＞
表面電極１１０は、半導体素子上面に形成され、半導体装置組み立て時にワイヤーボンディングによって半導体素子１０１と回路基板１０６の電気的導通が取られる。
＜オーミック層１０３＞
半導体素子１０１のオーミック層１０３は、任意の純金属または合金でできた層であり、例えばＴｉ、Ａｌ、Ｃｒ、Ｗ、Ｎｉ、またはこれらの金属を含む合金等を使用することができるが、これらに限定されない。
オーミック層１０３に上記金属が使用されることにより、適切なオーミック接合が得られる。オーミック層１０３の厚みは特に限定されないが、例えば０．０５μｍ以上０．５μｍ以下であってよく、例えば０．１μｍであってよい。オーミック層１０３がこのような厚みを有することにより、抵抗値と接合信頼性とを確保しやすくなる。
＜メタライズ層１０４＞
半導体素子１０１のメタライズ層１０４は、任意の純金属または合金でできた層であり、例えばＮｉ、Ｃｕまたはこれらの金属を含む合金等を使用することができるが、これらに限定されない。メタライズ層１０４の厚みは特に限定されないが、例えば０．１μｍ以上１０μｍ以下であってよく、例えば、１μｍであってよい。メタライズ層１０４がこのような厚みを有することにより、はんだ合金と強固に接合させることができるようになる。
＜回路基板１０６＞
回路基板１０６は、リードフレーム１０７と、リードフレーム１０７の表面に形成されためっき層１０８とを含む。
回路基板１０６のリードフレーム１０７の材料には、金属またはセラミックス等の熱伝導性のよい材料を用いることができる。リードフレーム１０７の材料としては例えば、銅、アルミ、アルミナ、窒化アルミ、窒化ケイ素等を使用することができるが、これに限定されない。リードフレーム１０７は、製造の容易性に関して、縦の長さが２０ｍｍ、横の長さが２０ｍｍであり、かつ、１ｍｍの厚みを有することが好ましいが、これに限定されず、様々な寸法を有し得る。
回路基板１０６のめっき層１０８は、任意の純金属または合金でできた層であり、例えばＮｉ、Ｃｕまたはこれらの金属を含む合金等を使用することができるが、これらに限定されない。リードフレーム１０７が銅であればめっきを施さなくても良い。めっき層の厚みは特に限定されないが、例えば０．５μｍ以上１０μｍ以下であってよく、例えば１μｍであってよい。めっき層がこのような厚みを有することにより、はんだ合金と強固に接合させることができるようになる。
＜接合体２０１＞
本発明の半導体装置を製造するために作製される接合体２０１は、図２に模式図で表されている。接合体２０１は、半導体素子１０１と、回路基板１０６とが、素子側合金層２０２と、はんだ接合層２０４とを介して接合された構造を有している。
接合体２０１を製造するためには、図１に示すように、回路基板１０６のめっき層１０８上にはんだ合金１０５を載せ、さらにはんだ合金１０５と半導体素子１０１のメタライズ層１０４とが接するように、はんだ合金１０５の上に半導体素子１０１を設置する。
続いて毎分１０℃ずつ温度を上昇させながら、室温から３００℃までの加熱を行い、３００℃において１分保持した後、毎分３０℃ずつ温度を低下させながら３００℃から室温までの冷却を行うことにより、はんだ合金１０５とメタライズ層１０４およびめっき層１０８との間に、素子側合金層２０２を形成し、図２に示すような接合体２０１を製造することができる。
＜素子側合金層２０２＞
接合体２０１の素子側合金層２０２は、上述したような接合体２０１の製造過程において形成された金属間化合物である。素子側合金層２０２はＳｎ系合金となっている。さらに、ＴｅとＡｕが素子側合金層２０２に存在している。従来は、Ｓｎ系合金を形成させ半導体素子１０１とはんだ接合層２０４および、回路基板１０６とはんだ接合層２０４との界面の良好な接続性を得ていたが、ヒートサイクルによる繰返し応力により、Ｓｎ系合金内部やＳｎ系合金の界面でクラックが進展し問題となっている。
一方、ＴｅとＡｕが素子側合金層２０２に存在することで、Ｓｎ系合金の強度向上と界面の接続強度を向上させることができ、ヒートサイクルの繰返し応力により発生するクラック進展を抑制することが可能である。
＜基板側合金層２０３＞
接合体２０１の基板側合金層２０３は、上述したような接合体２０１の製造過程において形成された金属間化合物である。基板側合金層２０３もＳｎ系合金となっている。また、基板側合金層２０３もＳｎ系合金となっているため、ＴｅとＡｕは含有されていると推測される。一方で、接合体２０１の構造では、一般的に線膨張差の大きな半導体素子１０１とはんだ接合層２０４の界面に応力が発生し、クラックの進展が起こる。この課題解決のために、素子側合金層２０２の強度向上として、ＴｅとＡｕを含有させているが、Ｓｎ軽合金に選択的に移動するという点で、基板側合金層２０３へもＴｅとＡｕは含有され、結果的に基板側合金層２０３の強度も向上していると考えられる。
＜半導体装置３０１＞
本発明の半導体装置３０１は図３に模式図で表されている。半導体装置３０１は、接合体２０１を作製後にボンディングワイヤー３０２を接続し、半導体素子１０１と回路基板１０６の導通を確保した後に、封止樹脂３０３によって封止された構造を有している。封止樹脂３０３を用いない半導体装置３０１もある。
（実施例）
半導体装置３０１の実施例１から２０におけるはんだ合金１０５は、Ｓｂと、Ｔｅと、Ａｕとを含み、残部がＳｎである合金を用いて作製した。はんだ合金１０５におけるＳｂの含有率は３ｗｔ％以上１５ｗｔ％以下であり、Ｔｅの含有率は０．０１ｗｔ％以上１．５ｗｔ％以下であり、Ａｕの含有率は０．００５ｗｔ％以上１ｗｔ％以下であり、残部はＳｎである。
はじめに、はんだ合金１０５と、半導体素子１０１と、回路基板１０６とを準備した。半導体素子１０１には、縦の長さが１０ｍｍ、横の長さが１０ｍｍであり、かつ、０．２ｍｍの厚みを有するシリコンチップ１０２の下面にＴｉからなるオーミック層１０３が設けられ、さらにＴｉからなるオーミック層１０３の下面にＮｉからなるメタライズ層１０４が設けられたものを準備した。回路基板１０６には、縦の長さが２０ｍｍ、横の長さが２０ｍｍであり、かつ、１ｍｍの厚みを有する、銅からなるリードフレームを有し、リードフレーム１０７の表面に、１μｍの厚さを有するＮｉからなるめっき層１０８が設けられているものを準備した。
次に、準備した回路基板１０６のＮｉからなるめっき層１０８の上に０．１ｍｍの厚さを有するはんだ合金１０５を載せ、さらに、はんだ合金１０５とＮｉからなるメタライズ層１０４とが接するように、はんだ合金１０５の上に半導体素子１０１を設置し、毎分１０℃ずつ温度を上昇させながら、室温から３００℃までの加熱を行った。３００℃において、３分保持した後、毎分１０℃ずつ温度を低下させながら３００℃から室温までの冷却を行うことにより、接合体２０１を作製した。
なお、１分のみ保持した場合には、ＴｅまたはＡｕは、素子側合金層２０２、基板側合金層２０３には、移動しきれない。この時、素子側合金層２０２、基板側合金層２０３のＴｅもしくはＡｕは各合金層中に均質に存在せず、合金層中で強度にばらつきが発生し、耐クラック性が向上しない。
少なくとも、１分の場合には、素子側合金層２０２、前記基板側合金層２０３に含有されるＴｅは、０．００５ｗｔ％より低い、Ａｕなら、０．００５ｗｔ％より低い。
次に、接合体２０１の表面電極１１０と回路基板１０６のリードフレーム１０７のめっき層１０８をボンディングワイヤー３０２で導通を取り、その後、封止樹脂３０３を用いて、接合体２０１を封止し、半導体装置３０１を作製した。
半導体装置３０１の素子側合金層２０２に含有するＴｅとＡｕの濃度は、はんだ合金１０５の組成比を変えることで、所定の濃度となっている。
表１に示すように、実施例１から２０の半導体装置３０１の素子側合金層２０２に含有するＴｅとＡｕの濃度が、Ｔｅは０．００５ｗｔ％以上１ｗｔ％以下、かつＡｕは０．００５ｗｔ％以上０．１ｗｔ％以下となるように半導体装置３０１を作製した。
Figure 2020006403
（比較例）
比較例１は、Ｓｂ３ｗｔ％であり残部はＳｎのはんだ合金を用いて、上記実施例と同様の方法で、半導体装置を作製した。
比較例２から４は、はんだ合金の組成がＳｂと、Ｔｅと、Ａｕとを含み、残部がＳｎである合金を用いて上記実施例と同様の方法で作製した。
比較例２から４のはんだ合金におけるＳｂの含有率は３ｗｔ％以上１５ｗｔ％以下であり、Ｔｅの含有率は２ｗｔ％以下であり、Ａｕの含有率は２ｗｔ％以下であり、残部はＳｎである。
＜評価＞
作製した実施例１〜２０および比較例１〜４の半導体装置は、ヒートサイクル試験を実施し、耐クラック性の評価を行った。ヒートサイクル試験は液槽試験槽を用いて−４０℃、１７５℃各５分を１サイクルとし、１０００サイクル実施した。試験後のサンプルを超音波顕微鏡で観察し、剥離面積を接合面積で割ってクラック率を算出した。クラック率が３０％以上だとシリコンチップの発熱をリードフレームに効率的に逃がせなくなるため、３０％以上を×、３０％未満から１５％以上を○、１５％未満を◎とした。
各々の素子側合金層２０２に含まれるＴｅとＡｕの含有率とヒートサイクル試験後のクラック率と判定結果を表１に併せて示した。
表１に示すように、実施例１から４、６から９、１１から１４の素子側合金層２０２のＴｅ濃度が０．０５ｗｔ％以上０．１ｗｔ％以下で、Ａｕ濃度が０．００５ｗｔ％以上０．０５ｗｔ％以下の場合、クラック率が１５％以下となり、非常に良い結果が得られた。
また、実施例５、１０、１５の素子側合金層２０２のＴｅ濃度が１ｗｔ％、Ａｕ濃度が０．０５ｗｔ％０．０５ｗｔ以下の場合と、実施例１６から２０のＴｅ濃度が０．００５ｗｔ％以上１ｗｔ％以下で、Ａｕ濃度が０．１ｗｔ％の場合は、クラック率が１５％以上３０％未満となり、良い結果が得られた。
一方、比較例１から４の素子側合金層のＴｅ濃度が０ｗｔ、５ｗｔ％、Ａｕ濃度が０ｗｔ％、５ｗｔ％の場合は、クラック率が３０％以上となり判定は×であった。
＜考察＞
ＳｎＳｂ系のはんだの場合、ＳｎＳｂ化合物が形成され、はんだ中に分散されることで、分散強化によって、はんだの信頼性が向上することが知られている。さらに、ＴｅとＡｕを添加することで、はんだの強化だけでなく、接合界面の接合強度向上と素子側合金層の強度が向上していると考えられる。半導体装置３０１の素子側合金層２０２をＳＩＭＳにより分析した結果、はんだ合金１０５に添加したＴｅとＡｕが選択的に濃化していることが分かった。ＴｅとＡｕはＳｎＣｕやＳｎＮｉ合金と合金を形成しやすいため、選択的に界面に濃化したと推測される。このようにＴｅとＡｕが素子側合金層２０２に存在することで、素子側合金層２０２とはんだ接合層２０４やオーミック層１０３と素子側合金層２０２の接合強度向上に寄与していると推測される。
また、実施例でははんだ合金１０５にＴｅとＡｕを含有させたが、ＳｎＳｂ系はんだが溶融時に接する、半導体素子１０１のメタライズ層や回路基板１０６のめっき層１０８にＴｅとＡｕが存在することで、はんだ溶融時にはんだ中に拡散し、その後、素子側合金層２０２に選択的に移動すると推測でき、同様の効果が得られる。
なお、素子側合金層２０２で説明したが、基板側合金層２０３も同様の現象が生じている。
本発明の半導体装置は、素子側合金層にＴｅとＡｕを含有することで強度が向上し、ヒートサイクルにおける対クラック性が向上するため、パワーモジュール等の半導体装置の用途に適用できる。
１０１ 半導体素子
１０２ シリコンチップ
１０３ オーミック層
１０４ メタライズ層
１０５ はんだ合金
１０６ 回路基板
１０７ リードフレーム
１０８ めっき層
１１０ 表面電極
２０１ 接合体
２０２ 素子側合金層
２０３ 基板側合金層
２０４ はんだ接合層
３０１ 半導体装置
３０２ ボンディングワイヤー
３０３ 封止樹脂

Claims (7)

  1. 半導体素子と、
    回路基板と、
    前記半導体素子と前記回路基板とを接合するはんだ接合層と、
    前記半導体素子と前記はんだ接合層との界面に形成される素子側合金層と、を含み、
    前記素子側合金層に、ＴｅとＡｕの少なくとも１方が含まれる接合体。
  2. 前記回路基板と前記はんだ接合層との界面に形成される基板側合金層と、を含み、
    前記基板側合金層に、ＴｅとＡｕの少なくとも１方が含まれる請求項１記載の接合体。
  3. 前記素子側合金層に含有されるＴｅが０．００５ｗｔ％以上１ｗｔ以下、かつ、Ａｕが０．００５ｗｔ％以上０．１ｗｔ％以下である請求項１または２記載の接合体。
  4. 前記基板側合金層に含有されるＴｅが０．００５ｗｔ％以上１ｗｔ以下、かつ、Ａｕが０．００５ｗｔ％以上０．１ｗｔ％以下である請求項１〜３のいずれか１項に記載の接合体。
  5. 前記はんだ接合層は、
    Ｔｅの含有率は０．０１ｗｔ％以上であり、Ａｕの含有率は０．００５ｗｔ％以上である請求項１〜４のいずれか１項に記載の接合体。
  6. 前記はんだ接合層は、
    Ｓｂの含有率は３ｗｔ％以上である請求項５に記載の接合体。
  7. 請求項１〜５のいずれか１項に記載の接合体と、
    前記半導体素子と前記回路基板とを接続するワイヤーと、を含む半導体装置。
JP2018129573A 2018-07-09 2018-07-09 接合体とそれを用いた半導体装置 Pending JP2020006403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018129573A JP2020006403A (ja) 2018-07-09 2018-07-09 接合体とそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018129573A JP2020006403A (ja) 2018-07-09 2018-07-09 接合体とそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2020006403A true JP2020006403A (ja) 2020-01-16

Family

ID=69150054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018129573A Pending JP2020006403A (ja) 2018-07-09 2018-07-09 接合体とそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2020006403A (ja)

Similar Documents

Publication Publication Date Title
JP6355092B1 (ja) はんだ合金およびそれを用いた接合構造体
WO2017217145A1 (ja) はんだ接合部
JP5773451B2 (ja) 無鉛高温用化合物
WO2012053178A1 (ja) 半導体接合構造体および半導体接合構造体の製造方法
WO2021124923A1 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
WO2015083661A1 (ja) はんだ材料および接合構造体
WO2018168858A1 (ja) はんだ材
JP2005503926A (ja) 高温無鉛はんだに適した改良された組成物、方法およびデバイス
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP5231727B2 (ja) 接合方法
JP6939973B2 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP2006100739A (ja) 接合体、半導体装置、接合方法及び半導体装置の製造方法
JP6355091B1 (ja) はんだ合金およびそれを用いた接合構造体
JP6998557B2 (ja) はんだ合金およびそれを用いた接合構造体
JP2011251332A (ja) Ａｌ粉を用いた高温Ｐｂフリーはんだペースト
JP6529632B1 (ja) はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置
JP2013146764A (ja) 接続材料及びそれを用いたはんだ付け製品
JP5399953B2 (ja) 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法
JP2020006403A (ja) 接合体とそれを用いた半導体装置
TWI795778B (zh) 無鉛焊料合金、焊料球、焊膏及半導體裝置
JP6928297B2 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
WO2021117327A1 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP6069135B2 (ja) 電力用半導体装置及びその製造方法、並びに、そのための半田
KR20160107005A (ko) 저융점 무연 솔더
JP2009039769A (ja) 接合シート

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190123