JP2017157582A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017157582A
JP2017157582A JP2016036621A JP2016036621A JP2017157582A JP 2017157582 A JP2017157582 A JP 2017157582A JP 2016036621 A JP2016036621 A JP 2016036621A JP 2016036621 A JP2016036621 A JP 2016036621A JP 2017157582 A JP2017157582 A JP 2017157582A
Authority
JP
Japan
Prior art keywords
bonding layer
region
metal foil
semiconductor device
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016036621A
Other languages
English (en)
Inventor
久里 裕二
Yuuji Kuri
裕二 久里
和也 小谷
Kazuya Kotani
和也 小谷
遥 佐々木
Haruka Sasaki
遥 佐々木
仁嗣 松村
Hitotsugu Matsumura
仁嗣 松村
田多 伸光
Nobumitsu Tada
伸光 田多
関谷 洋紀
Hironori Sekiya
洋紀 関谷
大祐 平塚
Daisuke Hiratsuka
大祐 平塚
理映子 水内
Rieko Mizuuchi
理映子 水内
昌子 福満
Masako Fukumitsu
昌子 福満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016036621A priority Critical patent/JP2017157582A/ja
Publication of JP2017157582A publication Critical patent/JP2017157582A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】信頼性が向上した半導体装置を提供する。
【解決手段】実施形態の半導体装置は、半導体素子と、金属箔と、半導体素子と金属箔の間に設けられスズとアンチモンを含み菱面体結晶構造を有する第1の領域を有する接合層と、を備える。
【選択図】図1

Description

本発明の実施形態は、半導体装置に関する。
パワー半導体装置に用いられる、はんだ等の接合層には、冷熱サイクルやパワーサイクル等を長期間受けた場合において、亀裂が発生することがある。かかるサイクルがさらに繰り返された場合、亀裂が進展して破断し、パワー半導体装置が故障に至ることがある。
亀裂の発生要因としては、パワー半導体装置の半導体チップ部分に通電と通電停止が繰り返されることにより、接合層に温度上昇と温度低下が繰り返されることが挙げられる。この繰り返しにより生じた歪みによって、接合層が再結晶化、粗大化して亀裂が発生し、進展する。この亀裂は、歪みが大きいほど早く発生する。
また、接合層を含む部分は樹脂によりモールドされている。この樹脂が放熱用ベース基板より剥離した場合には、接合層を保持する部分がなくなることになる。そのため、接合層に亀裂の発生・進展がおこり、故障が早期に発生する場合がある。
国際公開第2003/021664号
本発明が解決しようとする課題は、信頼性が向上した半導体装置を提供することにある。
実施形態の半導体装置は、半導体素子と、金属箔と、半導体素子と金属箔の間に設けられスズとアンチモンを含み菱面体結晶構造を有する第1の領域を有する接合層と、を備える。
本実施形態の接合層を有する半導体装置の模式図である。 本実施形態の接合層の模式図である。 本実施形態の接合層を試験するための第1の試料の模式図である。 本実施形態における加熱プロファイルである。 241℃以上で180秒間保持された第3の接合層のX線回折による分析結果である。 241℃以上で240秒間保持された第3の接合層のX線回折による分析結果である。 241℃以上で300秒間保持された第3の接合層のX線回折による分析結果である。 241℃以上で180秒間保持された第3の接合層の分析結果である。 241℃以上で240秒間保持された第3の接合層の分析結果である。 241℃以上で300秒間保持された第3の接合層の分析結果である。 本実施形態の接合層を試験するための第2の試料の模式図である。 第2の試料の試験結果を示す模式図である。 第2の試料の試験結果を示す模式図である。
以下、図面を用いて本発明の実施形態を説明する。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
(実施形態)
本実施形態の半導体装置は、半導体素子と、金属箔と、半導体素子と金属箔の間に設けられスズとアンチモンを含み菱面体結晶構造を有する第1の領域を有する接合層と、を備える。
図1は、本実施形態の接合層100を有する半導体装置130の模式図である。
半導体装置130は、第1の接合層100a(接合層100)と、第2の接合層100b(接合層100)と、半導体素子110と、冷却器112と、放熱グリース114と、ベース板116と、第1の金属箔(金属箔)118と、絶縁板120と、第2の金属箔(金属箔)122と、ワイヤ124と、ゲル126と、ケース128と、を備える。
ベース板116は、冷却器112上に設けられている。ベース板116は、金属又はセラミックスで形成されている。放熱グリース114は冷却器112とベース板116の間に設けられている。放熱グリース114は、ベース板116に伝達された熱を冷却器112に伝達する。
第1の金属箔118及び第2の金属箔122は、例えば銅製の箔である。第1の金属箔118及び第2の金属箔122は、電力端子として機能する。絶縁板120は、第1の金属箔118と第2の金属箔122の間に、例えば第1の金属箔118及び第2の金属箔122と接着されて設けられている。
半導体素子110は、例えば、IGBT(絶縁ゲートバイポーラトランジスタ:Insulated Gate Bipolar Transistor)やMOSFET(金属−酸化物−半導体電界効果トランジスタ:metal−oxide−semiconductor field effect transistor)である。
第1の接合層100aは第1の金属箔118とベース板116を接着する。第2の接合層100bは第2の金属箔122と半導体素子110を接着する。ワイヤ124は、半導体素子110と第2の金属箔122を接着する。
第1の接合層100a、第1の金属箔118、絶縁板120、第2の金属箔122、第2の接合層100b、半導体素子110、ワイヤ124はケース内に設けられている。ケース128内はゲル126で充填されている。ゲル126は、例えばエポキシ樹脂である。
図2は、本実施形態の接合層100の模式図である。
接合層100は、第1の領域10と、第2の領域20と、を備える。
第1の領域10は、Sn(スズ)とSb(アンチモン)を含み菱面体結晶構造を有する、SbSn粒子である。第1の領域10における第1のSnの量と第1の領域における第1のSbの量の和に対する第1のSnの量の割合は40原子%以上60原子%以下であることが好ましい。また、第1の領域10は楕円体であり直径は0.5μm以上5μm以下であることが、信頼性の高い接合層100を得る上で好ましい。
第2の領域20は、第1の領域10の周囲に設けられている。第2の領域20はSnを主成分として含み正方晶結晶構造を有するSn基マトリックスである。
接合層100は、さらにCo(コバルト)又はNi(ニッケル)を含む。Coの量とNiの量の和の割合は0.05原子%以上0.2原子%以下である。また、第1のSnの量と第2の領域20における第2のSnの量の和と、第1のSbの量と第2の領域20における第2のSbの量の和との比は、例えば95原子%対5原子%の程度である。
接合層100は、さらにCuSn又はCuSnを含んでいても良い。CuSn又はCuSnは電力端子として用いられるCuと接合層100に含まれるSnで形成される金属間化合物である。
本実施形態の接合層100が含む元素の種類と量は、例えばEPMA(電子線マイクロアナライザ:Electron Probe Micro Analyzer)分析により求めることが出来る。また、接合層100が含む結晶構造は、例えばXRD(X線回折:X−ray Diffraction)により求めることが出来る。
図3に、本実施形態の接合層100を試験するための第1の試料210の模式図を示す。第1の銅板200と第2の銅板204の間に、第3の接合層202(接合層100)が設けられている。第3の接合層202は、Snを94.9原子%、Sbを5原子%、Coを0.1原子%含む。なお第2の銅板204はNiメッキ部206を第3の接合層202と反対側に有する。
図4に本実施形態の加熱プロファイルを示す。本実施形態の接合層の製造方法は、Snと、Sbと、Co又はNiをSnとSbの和に対して0.05原子%以上0.2原子%以上含む接合層原料を241℃以上の温度で加熱して、SnとSbを含み菱面体結晶構造を有しSnの量とSbの量の和に対するSnの量は40原子%以上60原子%以下である第1の領域と、第1の領域の周囲に設けられSnを含む第2の領域と、を形成し、前記第1の領域と前記第2の領域を真空引きして前記第1の領域及び前記第2の領域内の余剰の気泡を除去する。
図5に、241℃以上で180秒間保持された第3の接合層202のX線回折による分析結果を示す。CuSn、Ni及びCuに対応するピークが数多く観測されている。SnとSbを主成分とするピークが観測されていないのは、SnとSbが非晶質になっているためと考えられる。
図6に、241℃以上で240秒間保持された第3の接合層202のX線回折による分析結果を示す。SbSn、Sn及びCuに対応するX線回折ピークが数多く観測されている。図5と異なりSbSnとSnに対応するX線回折ピークが観測されている理由は、図5の場合よりも長時間高温で保持されることにより、SbSnとSnが結晶質に変化したためと考えられる。SbSnに対応するX線回折ピークは、後述するように、第1の領域10に対応するX線回折ピークである。
図7に、241℃以上で300秒間保持された第3の接合層202のX線回折による分析結果を示す。特に2θ=31度付近及び32度付近に観測されるSnに対応するピークの強度は、図6のものに比べて弱くなっている。一方、2θ=29度付近に観測されるSbSnに対応するピークの強度は、図6のものに比べて強くなっている。この結果として、2θ=40度未満におけるSbSnすなわち第1の領域10におけるX線回折ピークの強度は、2θ=40度未満におけるSnのX線回折ピークの強度より強くなっている。
図8に、241℃以上で180秒間保持された第3の接合層202の分析結果を示す。図8(a)は断面SEM(走査型電子顕微鏡:Scanning Electron Microscope)像、図8(b)はSbのEPMA分析結果、図8(c)はCoのEPMA分析結果、図8(d)はCuのEPMA分析結果である。図8(b)において、Sbは低濃度でかつ広範囲に分布しており、第1の領域10に対応するSbSn粒子はあまり見られない。図8(c)において、上方にはCo濃化層が見られる。図8(d)において、直径が数μm程度のCuの濃度が高い部分は第3の接合層202全体に分布している。
図9に、241℃以上で240秒間保持された第3の接合層202の分析結果を示す。図9(a)は断面SEM像、図9(b)はSbのEPMA分析結果、図9(c)はCoのEPMA分析結果、図9(d)はCuのEPMA分析結果である。図9(b)においてSbの分布が高くなっている領域が所々に見られる。図6のX線回折による分析結果を参照すると、このSb濃度が高い領域はSbSn(第1の領域10)に対応していることがわかる。また、第1の領域10の周囲の領域は第2の領域20である。第2の領域20の主成分はSnである。また、第2の領域20はSbを含む。また、図9(c)においては、Co濃化層があまり見られなくなっている。図9(d)において、直径が数μm程度のCuの濃度が高い部分は第3の接合層202全体に分布している。
図10に、241℃以上で300秒間保持された第3の接合層202の分析結果を示す。図10(a)は断面SEM像、図10(b)はSbのEPMA分析結果、図10(c)はCoのEPMA分析結果、図10(d)はCuのEPMA分析結果である。図10(b)においては、第1の領域10が微細にかつ第3の接合層202全体に、微細に分散されて分布している。また、図8(c)及び図9(c)において観測されていたCo濃化層は、図10(c)においては見られない。図10(d)において、Cuは図10(d)の上方及び下方においてのみ分布しており、直径が数μm程度のCuの濃度が高い部分は見られないほど微細になっている。
図11に、本実施形態の接合層を試験するための第2の試料310の模式図を示す。セラミックス基板302と放熱板306の間に第4の接合層304(接合層100)が設けられている。セラミックス基板302上には配線300が形成されている。第2の試料310は、第4の接合層304(接合層100)の熱疲労を試験するための試料である。
熱疲労の試験方法は以下の通りである。まず、第2の試料310を280℃以上の溶融時間で120秒間保持した。次に、第2の試料310を175℃で30分間保持しその後に−40℃で30分間保持することを500回繰り返した。評価は、超音波探傷法により第4の接合層304の剥離面積を評価し、その剥離面積から剥離率又は空孔の占める割合(ボイド率)を計算することによりおこなった。
図12に、第2の試料310の試験結果を示す。図12(a)はCo及びNiを含まない、Snを95原子%、Sbを5原子%含む比較形態の接合層における、熱疲労試験前の超音波探傷像である。図12(b)は、本実施形態における第4の接合層304の、熱疲労試験前の超音波探傷像である。図12(b)における第4の接合層304は、Snを94.9原子%、Sbを5原子%、Coを0.1原子%含んでいた。各図に示された数字はボイド率である。図12(a)及び図12(b)に示された超音波探傷像の結果をみると、いずれもボイド率は低く剥離もおこっていないことがわかる。
図12(c)は、Co及びNiを含まない比較形態の第4の接合層304における、熱疲労試験後の超音波探傷像である。図12(d)は、本実施形態の第4の接合層304における、熱疲労試験後の超音波探傷像である。写真中央部の剥離していない部分が図12(d)においては図12(c)より大きくなっているため、本実施形態の接合層においては接合がより良好になされていることがわかる。
図13に、第2の試料310の試験結果を示す。図13(a)は、Snを94.9原子%、Sbを5原子%、Coを0.1原子%含む接合層を、280℃以上で180秒間保持して溶融させて作製した第4の接合層304の、熱疲労試験前の超音波探傷像である。図13(b)は、Snを94.9原子%、Sbを5原子%、Coを0.1原子%含む接合層を、280℃以上で300秒間保持して溶融させて作製した第4の接合層304の、熱疲労試験前の超音波探傷像である。図13(c)は、図13(a)に示した第4の接合層304の、熱疲労試験後の超音波探傷像である。図13(d)は、図13(b)に示した第4の接合層304の、熱疲労試験後の超音波探傷像である。図13(d)においては保持時間を増加させることにより剥離率は大幅に改善していることがわかる。
なお、上述の結果はCoを含む接合層についての結果であるが、Niを含む接合層においても同様の結果が得られた。
次に、本実施形態の作用効果を記載する。
銀(Ag)やCuが含まれているSn系の接合層(はんだ材料)においては、熱ストレスを繰り返し加えられた場合に、再結晶したSnの結晶粒界部分にAgやCuを含む金属間化合物が偏析する。そのために、結晶粒界部分の強度が低下し、亀裂の発生・進展が進んで寿命が短くなる場合がある。
本実施形態の接合層100は、SnとSbを含み菱面体結晶構造を有する第1の領域10を備える。また、本実施形態の接合層100は、第1の領域10の周囲に設けられ正方晶結晶構造Snを含む第2の領域20を備える。これにより、信頼性の向上した接合層100の提供が可能になる。信頼性が向上した理由の一つとしては、第1の領域及び第2の領域のいずれも結晶質を有するため、各々の原子が強く結合して耐熱性が高くなったという点が考えられる。
第1の領域10における第1のSnの量と第1の領域10における第1のSbの量の和に対する第1のSnの量の割合が40原子%以上60原子%であることにより、結晶性の高い菱面体結晶構造を有する第1の領域10を備える接合層100の提供が可能になる。
Co又はNiを含み、Coの量とNiの量の和の割合は0.05原子%以上0.2原子%であることにより、上述の第1の領域10が明瞭に形成された接合層100の提供が可能になる。
2θ=40度未満における第1の領域10のX線回折ピークの強度が2θ=40度未満におけるSnのX線回折ピークの強度より強いことにより、第1の領域10における菱面体結晶構造の質がさらに向上することとなる。これにより、さらに上述の第1の領域10が明瞭に形成された接合層100の提供が可能になる。
以上本実施形態の接合層によれば、信頼性が向上した半導体装置の提供が可能になる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 第1の領域(SnSb粒子)
20 第2の領域(Sn基マトリックス)
100 接合層
100a 第1の接合層(接合層)
100b 第2の接合層(接合層)
110 半導体素子
112 冷却器
114 放熱グリース
116 ベース板
118 第1の金属箔(金属箔)
120 絶縁板
122 第2の金属箔(金属箔)
124 ワイヤ
126 ゲル
128 ケース
130 半導体装置
200 第1の銅板
202 第3の接合層(接合層)
204 第2の銅板
206 Niメッキ部
210 第1の試料
300 配線
302 セラミックス基板
304 第4の接合層(接合層)
306 放熱板
310 第2の試料

Claims (5)

  1. 半導体素子と、
    金属箔と、
    前記半導体素子と前記金属箔の間に設けられスズとアンチモンを含み菱面体結晶構造を有する第1の領域を有する接合層と、
    を備える半導体装置。
  2. 前記第1の領域における第1のスズの量と前記第1の領域における第1のアンチモンの量の和に対する前記第1のスズの量の割合は40原子%以上60原子%以下である請求項1記載の半導体装置。
  3. 前記接合層が、スズを含み正方晶結晶構造を有する第2の領域をさらに備える請求項1又は請求項2記載の半導体装置。
  4. 前記接合層が、コバルト又はニッケルをさらに含み、コバルトの量とニッケルの量の和の割合は0.05原子%以上0.2原子%以下である請求項3記載の半導体装置。
  5. 前記接合層における2θ=40度未満における前記第1の領域のX線回折ピークの強度は、2θ=40度未満におけるスズのX線回折ピークの強度より強い請求項3又は4記載の半導体装置。
JP2016036621A 2016-02-29 2016-02-29 半導体装置 Pending JP2017157582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016036621A JP2017157582A (ja) 2016-02-29 2016-02-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016036621A JP2017157582A (ja) 2016-02-29 2016-02-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2017157582A true JP2017157582A (ja) 2017-09-07

Family

ID=59810730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016036621A Pending JP2017157582A (ja) 2016-02-29 2016-02-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2017157582A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020130039A1 (ja) * 2018-12-18 2020-06-25 株式会社半導体熱研究所 半導体デバイス接合部材

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008031550A (ja) * 2006-06-26 2008-02-14 Hitachi Cable Ltd PbフリーのSn系材料及び配線用導体並びに端末接続部並びにPbフリーはんだ合金
WO2009131114A1 (ja) * 2008-04-23 2009-10-29 千住金属工業株式会社 鉛フリーはんだ
WO2014163167A1 (ja) * 2013-04-02 2014-10-09 千住金属工業株式会社 鉛フリーはんだ合金と車載電子回路
WO2014181883A1 (ja) * 2013-05-10 2014-11-13 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008031550A (ja) * 2006-06-26 2008-02-14 Hitachi Cable Ltd PbフリーのSn系材料及び配線用導体並びに端末接続部並びにPbフリーはんだ合金
WO2009131114A1 (ja) * 2008-04-23 2009-10-29 千住金属工業株式会社 鉛フリーはんだ
WO2014163167A1 (ja) * 2013-04-02 2014-10-09 千住金属工業株式会社 鉛フリーはんだ合金と車載電子回路
WO2014181883A1 (ja) * 2013-05-10 2014-11-13 富士電機株式会社 半導体装置および半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
伊藤和生,久米道之: "1-ヒドロキシエタン-1,1-ジホスホン酸溶液から電析したスズ−アンチモン合金の構造", 表面技術, vol. 第46巻,第2号, JPN6018015706, 1995, JP, pages 104 - 108, ISSN: 0003910390 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020130039A1 (ja) * 2018-12-18 2020-06-25 株式会社半導体熱研究所 半導体デバイス接合部材

Similar Documents

Publication Publication Date Title
JP6642865B2 (ja) はんだ接合部
JP6272512B2 (ja) 半導体装置および半導体装置の製造方法
JP4904767B2 (ja) 半導体装置
JP7115591B2 (ja) 半導体装置用はんだ材
JP6983187B2 (ja) 電力用半導体装置
JP5214936B2 (ja) 半導体装置
US20240075559A1 (en) Solder material
JP2018187670A (ja) はんだ合金およびそれを用いた接合構造体
JP6621068B2 (ja) 実装構造体
JP5252024B2 (ja) 半導体装置
JP5370460B2 (ja) 半導体モジュール
JP2017157582A (ja) 半導体装置
JP5978589B2 (ja) パワー半導体装置の製造方法
JP2016122719A (ja) 半導体モジュールの製造方法
US11756916B2 (en) Method for the manufacture of integrated devices including a die fixed to a leadframe
JP6998557B2 (ja) はんだ合金およびそれを用いた接合構造体
JP6355091B1 (ja) はんだ合金およびそれを用いた接合構造体
Dietrich Joining and package technology for 175° C Tj increasing reliability in automotive applications
JP2015185679A (ja) パワーモジュール用基板及びヒートシンク付パワーモジュール用基板
JP2020098848A (ja) 半導体素子接合部材
JP2015173215A (ja) 半導体装置及びその製造方法
JP2020006403A (ja) 接合体とそれを用いた半導体装置
Takaaki et al. Improvement of High Power Cycling Reliability having Sn-Cu Based Solder
JP2009004548A (ja) 半導体装置およびこれに用いる導電性樹脂

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170831

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181113