JP6272512B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6272512B2
JP6272512B2 JP2016571667A JP2016571667A JP6272512B2 JP 6272512 B2 JP6272512 B2 JP 6272512B2 JP 2016571667 A JP2016571667 A JP 2016571667A JP 2016571667 A JP2016571667 A JP 2016571667A JP 6272512 B2 JP6272512 B2 JP 6272512B2
Authority
JP
Japan
Prior art keywords
plate
bonding
insulating substrate
semiconductor device
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016571667A
Other languages
English (en)
Other versions
JPWO2016121159A1 (ja
Inventor
小林　浩
浩 小林
真之介 曽田
真之介 曽田
洋平 大本
洋平 大本
功明 林
功明 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016121159A1 publication Critical patent/JPWO2016121159A1/ja
Application granted granted Critical
Publication of JP6272512B2 publication Critical patent/JP6272512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

本技術は、半導体装置および半導体装置の製造方法に関し、特に、放熱性が要求される半導体装置および当該半導体装置の製造方法に関するものである。
ＳｉＣ ＭＯＳＦＥＴ（Ｓｉｌｉｃｏｎ−Ｃａｒｂｉｄｅ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはＳｉ ＩＧＢＴ（Ｓｉｌｉｃｏｎ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体チップを使用した半導体装置（パワーモジュール）においては、半導体チップから発せられる熱を効率よく放熱して、半導体チップの温度を所定温度以下に保つ必要がある。
従来から、窒化珪素、窒化アルミニウムまたはアルミナなどの高熱伝導性の絶縁セラミックス板と、その両面に設けられたアルミニウムまたは銅（同合金を含む。以下、同じ）などの高熱伝導性金属からなる導板とが一体となったいわゆる絶縁基板の一面に、半田などの接合材を介して半導体チップが接合され、絶縁基板の他面に、半田などの接合材を介して直接的または間接的に冷却器が接合されたパワーモジュールがある。
ところが、使用条件によっては、絶縁基板と冷却器との間の熱膨張係数の相違に起因して熱応力が発生し、絶縁基板と冷却器とを接合する接合材にクラックが生じて、要求される寿命期間に十分な放熱性能を維持できない場合があった。
そこで、このような問題を解決するため、応力緩和部材を絶縁基板と冷却器との間に配置する提案がなされている（たとえば、特許文献１を参照）。
特許文献１における応力緩和部材では、複数の貫通穴が形成された肉厚０．３ｍｍ以上３ｍｍ以下のアルミニウム板材からなり、各貫通穴が応力吸収空間となっている。応力緩和部材は、絶縁基板およびヒートシンクにロウ付けされている。応力吸収空間の働きにより応力緩和部材が変形し、これにより熱応力が緩和される。
特開２００６−２９４６９９号公報
しかし、特許文献１に示されるような応力吸収空間を有する応力緩和部材を備える半導体装置においては、いくつかの問題がある。
たとえば、熱伝達性の問題である。応力緩和部材の平均的熱伝達率は、母材の平均的熱伝達率に比べて低い。これは、応力緩和部材の応力吸収空間は空気であり、その熱伝達率は極めて低いためである。よって、応力緩和部材の平均的熱伝達率は、応力吸収空間の体積割合分だけ母材の持つ熱伝達率から低下するためである。また、望ましくは厚さ１ｍｍ以上４ｍｍ以下である応力緩和部材での、熱流の広がりがよくない。熱の流れが応力吸収空間に邪魔されてしまうためである。
本技術は、上記のような問題を解決するためのものであり、高熱伝達である半導体装置および半導体装置の製造方法に関するものである。
本技術の一態様に関する半導体装置は、絶縁板と、前記絶縁板の両面に設けられる導板とを備える絶縁基板と、前記絶縁基板の上面に設けられる半導体チップと、前記絶縁基板の下面に接合される板材と、前記板材の下面に接合される冷却器とを備え、前記絶縁基板の下面と前記板材との接合、および、前記板材の下面と前記冷却器との接合の少なくとも一方が、錫を主成分とした接合材を介してなされ、前記板材の繰り返し応力が、前記接合材の引っ張り強さよりも小さい。
本技術の一態様に関する半導体装置の製造方法は、絶縁板と前記絶縁板の両面に設けられる導板とを備える絶縁基板の上面と、半導体チップとを接合し、前記絶縁基板の下面と板材とを接合し、前記板材の下面と冷却器とを接合し、前記絶縁基板の下面と前記板材との接合、および、前記板材の下面と前記冷却器との接合の少なくとも一方は、錫を主成分とした接合材を介してなされ、前記板材の繰り返し応力は、前記接合材の引っ張り強さよりも小さく、前記接合材を介して接合する際の温度が、前記絶縁基板の上面と前記半導体チップとを接合する際の温度よりも低い。
本技術の一態様に関する半導体装置は、絶縁板と、前記絶縁板の両面に設けられる導板とを備える絶縁基板と、前記絶縁基板の上面に設けられる半導体チップと、前記絶縁基板の下面に接合される板材と、前記板材の下面に接合される冷却器とを備え、前記絶縁基板の下面と前記板材との接合、および、前記板材の下面と前記冷却器との接合の少なくとも一方が、錫を主成分とした接合材を介してなされ、前記板材の繰り返し応力が、前記接合材の引っ張り強さよりも小さい。
このような構成によれば、板材の繰り返し応力が接合材の引っ張り強さよりも小さいことによって、高い熱伝達性を維持しつつ、熱膨張係数の差に起因して生じる熱応力による接合材の金属疲労を抑制することができる。
本技術の一態様に関する半導体装置の製造方法は、絶縁板と前記絶縁板の両面に設けられる導板とを備える絶縁基板の上面と、半導体チップとを接合し、前記絶縁基板の下面と板材とを接合し、前記板材の下面と冷却器とを接合し、前記絶縁基板の下面と前記板材との接合、および、前記板材の下面と前記冷却器との接合の少なくとも一方は、錫を主成分とした接合材を介してなされ、前記板材の繰り返し応力は、前記接合材の引っ張り強さよりも小さく、前記接合材を介して接合する際の温度が、前記絶縁基板の上面と前記半導体チップとを接合する際の温度よりも低い。
このような構成によれば、板材の繰り返し応力が接合材の引っ張り強さよりも小さいことによって、高い熱伝達性を維持しつつ、熱膨張係数の差に起因して生じる熱応力による接合材の金属疲労を抑制することができる。
本技術の目的、特徴、局面および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施形態に関する半導体装置の一例としての、ＭＯＳＦＥＴを用いた３相インバータ用パワーモジュールの回路図である。 実施形態に関するパワーモジュールを１−ｉｎ−１のサブモジュールで構成した場合の上面図である。 実施形態に関するパワーモジュールを１−ｉｎ−１のサブモジュールで構成した場合の断面図である。 実施形態に関するサブモジュールの断面図である。 実施形態に関するサブモジュールの、フレームを備える場合の断面図である。 実施形態に関するサブモジュールの、積層板材を備える場合の断面図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図（Ａ材）を模式的に示す図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図（Ａ材、かつ、積層板材）を模式的に示す図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図（Ｂ材）を模式的に示す図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図（Ｂ材、かつ、積層板材）を模式的に示す図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図（Ｃ材）を模式的に示す図である。 実施形態に関するサブモジュールの温度サイクル試験後の断面図（Ｃ材、かつ、積層板材）を模式的に示す図である。 Ａ材、Ｂ材およびＣ材それぞれの１２５℃程度における歪２％程度の静的および繰り返し応力を例示する図である。 実施形態に関する半導体装置の製造方法（接合工程）について説明する図である。 実施形態に関する半導体装置の製造方法（ダイボンド工程）について説明する図である。 実施形態に関する半導体装置の製造方法（接合工程）について説明する図である。 実施形態に関する半導体装置の製造方法（樹脂成形工程）について説明する図である。 実施形態に関する半導体装置の製造方法（ダイボンド工程）について説明する図である。 実施形態に関する半導体装置の製造方法（接合工程）について説明する図である。 実施形態に関する半導体装置の製造方法（樹脂成形工程）について説明する図である。 実施形態に関する半導体装置の製造方法（接合工程）について説明する図である。 実施形態に関する半導体装置の製造方法（接合工程）について説明する図である。 実施形態に関する半導体装置の製造方法（接着工程）について説明する図である。 実施形態に関する半導体装置の製造方法（ワイヤーボンド工程）について説明する図である。 実施形態に関する半導体装置の製造方法（接合工程）について説明する図である。 実施形態に関する半導体装置の製造方法（充填工程）について説明する図である。 実施形態に関する半導体装置の製造方法（接合工程）について説明する図である。
以下、添付の図面を参照しながら実施形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
＜第１実施形態＞
＜構成＞
以下、特に指定なく銅（Ｃｕ）またはアルミニウム（Ａｌ）などの元素記号または材料名を記載した場合は、他の添加物を含んだ、たとえば、銅合金またはアルミニウム合金も包含するものとする。
図１は、本実施形態に関する半導体装置の一例としての、ＭＯＳＦＥＴを用いた３相インバータ用パワーモジュールの回路図である。また、図２は、本実施形態に関するパワーモジュールを１−ｉｎ−１のサブモジュール（サブモジュール１つに対しアームが１つ）で構成した場合の上面図である。ここで、アームとは、図１に例示される場合であれば半導体素子としてのＭＯＳＦＥＴ１つに対応する単位であるが、たとえばスイッチング素子として用いられたＭＯＳＦＥＴが複数並列に接続されている場合には、当該複数のＭＯＳＦＥＴに対応する。また、たとえばＩＧＢＴの場合であれば、スイッチング素子とダイオードとを合わせたものに対応する。また、図３は、本実施形態に関するパワーモジュールを１−ｉｎ−１のサブモジュールで構成した場合の断面図である。また、図４は、サブモジュールの断面図である。
まず、本実施形態に関するパワーモジュールの構成について説明する。
図３または図４に例示されるように、ＳｉＣ ＭＯＳＦＥＴなどのスイッチ動作をする半導体チップ１１の下面は、接合材１を介して、絶縁基板１３と電気的、機械的および熱的に接合されている。また、半導体チップ１１の上面は、接合材２４を介してリードフレーム９ａと接合されている。
絶縁基板１３は、良熱伝導であり良電気伝導である導板５、良熱伝導であり良電気伝導である導板７および絶縁性セラミックス６を備える。絶縁基板１３の上面から下面に向かって、導板７、絶縁性セラミックス６および導板５の順に積層されている。絶縁基板１３の上面である導板７は、接合材１を介して半導体チップ１１と接合される。絶縁基板１３の下面である導板５は、接合材４、良熱伝導であり変形が容易であるアルミニウム板材３および接合材２を介して、冷却器２０と機械的および熱的に接合される。接合材４、アルミニウム板材３および接合材２は、上方から下方に向かってその順で積層されている。また、絶縁基板１３の上面である導板７には、接合材４４を介してリードフレーム９ｂが接合されている。
また、本実施形態に関するパワーモジュールにおいては、半導体チップ１１および絶縁基板１３を覆う封止材８が備えられる。
冷却器２０は、接合材４、アルミニウム板材３および接合材２を介して導板５と機械的および熱的に接合される冷却器天板２２と、冷却器天板２２の下方に配置されるウォータージャケット２１とを備える。冷却器天板２２の下方側の面である下面にはフィン形状２２ａが設けられている。
半導体チップ１１および半導体チップ１１に接合される絶縁基板１３を含む各サブモジュール５１（図１においては６個）は、封止材８で封止されている。そして、サブモジュール５１間は、リードフレーム９ａとリードフレーム９ｂとを介して、電気的に接続されている。
次に、第１実施形態の構成部材について述べる。
接合材１の材料には、たとえば、有機保護分子により覆われた被覆銀超微粒子であるナノＡｇ（銀）粒子の焼結材料が想定される。当該材料であれば、はんだが用いられる場合に比べ、熱伝導率が高く、かつ、高温劣化がほぼ生じない。また、パワーサイクル耐性およびヒートサイクル耐性に優れており、高Ｔｊ（高チップジャンクション温度）で用いることができる。また、当該材料であれば、半導体チップが硬いために接合材に熱応力からの歪みを与えやすいＳｉＣを用いた半導体チップとの組み合わせに好適である。
接合材２の材料には、たとえば、錫を主成分とした高強度のＳｎ−Ｃｕ−Ｓｂはんだが想定される。ここで、錫を主成分とした接合材とは、Ｓｎ−Ｃｕ−Ｓｂを含むＳｎ−Ｃｕ系はんだ、Ｓｎ−Ｓｂ系はんだ、Ｓｎ−Ａｇ系はんだ、それらの組み合わせ、さらにＮｉ、Ｉｎ、Ｔｉなどを添加した液相線が３００℃を超えないいわゆるＳｎ系の鉛フリーはんだまたは錫箔、または、それに少量の他元素を混ぜた箔またはペーストを用いて液相拡散で接合したものである。例示された錫を主成分とした高強度のＳｎ−Ｃｕ−Ｓｂはんだ材料であれば、液相線は２４０℃程度以上３００℃程度以下であるので、接合材１の焼結後のＡｇの融点より十分に低い。また、ここでは１２５℃程度における引っ張り強さが２５ＭＰａ程度以上になるように、たとえば、アンチモン（Ｓｂ）の組成比を６重量％程度以上に調整することが望ましい。ただし、Ｓｂの組成比が大きくなると固相線と液相線との差が大きくなり、扱いにくくなる。組成比の上限は、液相線が３００℃以下で固相線と液相線との差が５０℃以下である１５重量％以下、望ましくは１２重量％以下である。
アルミニウム板材３の材料には、たとえば、純度９９．９９９％以上の超高純度アルミニウムが想定される。当該材料であれば、１２５℃程度における耐力（引っ張り強さ）が２５ＭＰａ程度以下であり、かつ、１２５℃程度における繰り返し硬化によって耐力（引っ張り強さ）が２５ＭＰａ程度を超えることがない。すなわち、繰り返し応力が、２５ＭＰａ程度を超えることがない。
接合材４の材料には、たとえば、接合材２と同じ錫を主成分とした高強度のＳｎ−Ｃｕ−Ｓｂはんだまたは液相拡散接合で得られたＣｕ−Ｓｎ合金が想定される。
ただし、接合材２および接合材４の少なくとも一方が、上記のような材料で備えられていればよく、必ずしも接合材２および接合材４の双方が上記のような材料で備えられていなくともよい。
導板５の材料および導板７の材料には、たとえば、銅またはアルミニウムが想定される。絶縁性セラミックス６の材料には、たとえば、Ｓｉ−ＮまたはＡｌ−Ｎが想定される。
絶縁基板１３としては、一般に、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｕ）基板またはＤＢＡ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ａｌ）基板と呼ばれるものがある。また、導板５または導板７が、銅とアルミニウムとの積層構造となっているＤＢＡＣ基板（Ｃｕ／Ａｌ／Ｃｅｒａｍｉｃｓ／Ａｌ／Ｃｕ）のような多層絶縁基板であってもよい。
封止材８の材料には、たとえば、エポキシ樹脂が想定される。この場合、トランスファー成形などで形成されるトランスファーモールド型の封止材が想定される。
リードフレームの材料には、たとえば、銅またはＣＩＣ（Ｃｕ−Ｉｎｖａｒ−Ｃｕ）の積層材が想定される。
半導体チップ１１は、たとえば、ＳｉＣ ＭＯＳＦＥＴまたはＳｉ ＩＧＢＴである。図示はされていないが、ダイオードチップが併設されている場合も想定することができる。
ウォータージャケット２１は、たとえば、アルミニウムダイキャスト（Ｄｉｅ Ｃａｓｔｉｎｇ）により製造される。冷却器天板２２は、たとえば、アルミニウム合金である。ウォータージャケット２１と冷却器天板２２とは、シールを兼ねた溶接などで一体化されて、冷却器２０を構成する。
半導体チップ１１の上面における上面電極とリードフレーム９ａとの間を接合している接合材２４の材料には、たとえば、Ｓｕ−Ｃｕはんだなどが想定される。同様に、接合材４４の材料についても、たとえば、Ｓｕ−Ｃｕはんだなどが想定される。ただし、接合材４４が備えられず、導板７とリードフレーム９ｂとが超音波接合などの方法で直接接合されていてもよい。
上記に示される各材料は、サブモジュール５１がトランスファーモールド型であり、同一形状で大量に製造されることが要求される場合に適している。
他方、図５に例示されるように、絶縁基板１３上にフレーム２５を接着し、ワイヤー１９をワイヤーボンドで形成したのち、フレーム２５内に封止材１８を流し込む構造のサブモジュール５１ａであってもよい。なお、図５は、サブモジュールの、フレームを備える場合の断面図である。
サブモジュール５１ａを用いてパワーモジュールを製造するためには、後述するように、冷却器２０とのはんだ接合工程を経る必要がある。よって、サブモジュール５１ａには、このようなはんだ接合工程に耐え得る耐熱性が必要である。
封止材１８の材料には、たとえば、エポキシ系のポッティング樹脂またはシリコーンゲルが想定される。フレーム２５の材料には、たとえば、ｐｏｌｙ ｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ（ＰＰＳ）樹脂または高耐熱液晶ポリマーなどの高耐熱性の材料が望ましい。
上記の構造であるサブモジュール５１ａは、リードフレーム９ｃおよびリードフレーム９ｄの取り出しが、トランスファーモールド金型の割りなどに制約されないため、配線の自由度が高い。また、主回路の上出しも可能であるため、高密度実装に適している。
アルミニウム板材３が超高純度アルミニウムである場合、すなわち、アルミニウム板材３が純度９９．９９９％以上のアルミニウムからなる板材である場合、後述する理由により、図６に例示されるように、たとえば、積層板材３３が適用されることが望ましい。積層板材３３は、銅、ニッケル、Ａｌ−Ｍｇ−Ｓｉ系、Ａｌ−Ｃｕ系アルミ合金のような導電体、または、ダイアモンドのような絶縁体で、薄板であっても機械的強度がありかつ良熱伝導材である薄板３１および薄板３２によってアルミニウム板材３を挟むものである。ここで、高強度材とは、ヤング率が７０ＧＰａ以上、望ましくは１００ＧＰａ以上のものであり、良熱伝導材とは、熱伝導率３０Ｗ／ｍ／ｋ以上、望ましくは６０Ｗ／ｍ／ｋ以上のものを意味している。図６は、サブモジュールの、積層板材を備える場合の断面図である。
薄板３１および薄板３２とアルミニウム板材３との一体化のための接合は、接合材２による接合作業を行う際の温度で薄板３１および薄板３２とアルミニウム板材３との接合部に影響が生じない、すなわち、耐熱性が高い接合方法で行えばよい。当該接合方法の例としては、たとえば、圧着、圧延、圧接、または、ロウ付けなどがある。なお、接合表面がアルミニウムである場合は、はんだ付けが可能なように、たとえば、ニッケル（Ｎｉ）めっきなどで表面を加工することが望ましい。
図７から図１２は、接合材２および接合材４が高強度のＳｎ−Ｃｕ−Ｓｂはんだであり、絶縁基板１３がＤＢＣ基板であり、導板５および導板７がそれぞれ銅であり厚さが０．４ｍｍ程度であり、絶縁性セラミックス６の厚さが０．３２ｍｍ程度であり、アルミニウム板材３が厚さ０．５ｍｍ程度の超高純度アルミニウムで純度違いのＡ材、Ｂ材およびＣ材（純度はそれぞれ、公称６Ｎ（９９．９９９９％以上）、公称５Ｎ（９９．９９９％以上）および公称４Ｎ（９９．９９％以上））であり、冷却器天板２２が厚さ４ｍｍ程度のアルミニウム合金（Ａ６０６３）である場合の、温度サイクル試験後の断面図を模式的に示す図である。なお、Ａ材、Ｂ材およびＣ材それぞれの１２５℃程度における歪２％程度の静的および繰り返し応力が、図１３に例示されている。
図７および図８では、アルミニウム板材３がＡ材である。図９および図１０では、アルミニウム板材３がＢ材である。図１１および図１２では、アルミニウム板材３がＣ材である。また、図７、図９および図１１では、薄板３１および薄板３２が備えられていない。一方で、図８、図１０および図１２では、薄板３１および薄板３２が備えられている。すなわち、薄板３１および薄板３２によってアルミニウム板材３を挟む積層板材３３が適用されている。
上記のうち、図７、図９および図１１の場合、すなわち、薄板３１および薄板３２が備えられていない場合では、絶縁基板１３の下面における接合材４にはんだクラック１００が形成された。クラック長さは、図７における場合が最も長く、図１１における場合が最も短い。
図８の場合、すなわち、アルミニウム板材３が純度の優れたＡ材であり、かつ、薄板３１および薄板３２が備えられている場合では、クラックは形成されなかった。図１０の場合、すなわち、アルミニウム板材３がＢ材であり、かつ、薄板３１および薄板３２が備えられている場合では、絶縁基板１３の下面における接合材４に極小のはんだクラック１００が形成され、また、アルミニウム板材３にも極小のはんだクラック１００が形成された。図１２の場合、すなわち、アルミニウム板材３がＣ材であり、かつ、薄板３１および薄板３２が備えられている場合では、絶縁基板１３の下面における接合材４にはんだクラック１００が形成され、また、アルミニウム板材３にもはんだクラック１００が形成された。以上より、薄板３１および薄板３２の有無によって、アルミニウムの純度とクラック長との関係が変化することがわかった。具体的には、薄板３１および薄板３２が備えられていない場合には、アルミニウムの純度が高いほうがクラック長は長くなったが、薄板３１および薄板３２が備えられる場合には、アルミニウムの純度が高いほうがクラック長は短くなった。
鋭意研究の結果、超高純度アルミニウム板材は、板厚方向に局所的に大きな熱応力を発生させるものと考えられ、その動きを拘束することで初めて、機械特性で予想される結果を得ることができることがわかった。
薄板３１および薄板３２が銅である場合、０．１ｍｍ未満の厚みでは、超高純度アルミニウムの板厚方向の変形を抑えることが困難である。よって、厚みが０．１ｍｍ程度は必要で、厚みが０．２ｍｍ程度以上であることが望ましい。
ただし、厚みが０．５ｍｍ程度を超えると、熱抵抗の増加もさることながら、銅の機械特性の影響が顕著となり、Ａ材を用いても、接合材４にはんだクラック１００が形成された。よって、薄板３１および薄板３２が銅である場合、厚みは０．１ｍｍ程度以上０．５ｍｍ程度以下がよい。
他の構成部材より融点（固相線温度）の低いはんだは、高温時にその強度（引っ張り強さ）が急激に低下する。水冷タイプの冷却器に直接接合されている場合の絶縁基板１３の接合部の最高温度は、およそ１２５℃程度である。この程度の温度において、接合材２または接合材４がアルミニウム板材３よりも高強度であることにより、使用温度範囲において接合材２または接合材４に大きな塑性変形が起こらず、疲労破壊によるクラックが進展せずに長期信頼性が保たれる。
＜製造方法＞
次に、本実施形態に関する半導体装置の製造方法について説明する。まず、１つ目の製造方法例として、接合材４が液相拡散接合で得られるＣｕ−Ｓｎ合金であり、積層板材３３が絶縁基板１３に接合された場合の製造方法について、図１４から図１７を参照しつつ説明する。
図１４に例示されるように、絶縁基板１３の下面とあらかじめ一体化された積層板材３３との間に、厚さが０．０２ｍｍ程度以上０．１ｍｍ程度以下のＳｎ箔またはＳｎペーストを挟む。そして、さらに、１ｋＰａ程度以上１００ｋＰａ程度以下の圧力を加えながら加熱することで錫（Ｓｎ）を溶融させる。そして、当該加熱を一定時間維持することで液相拡散を進め、Ｃｕ−Ｓｎ合金を形成する。このようにして、絶縁基板１３と積層板材３３とを接合する。
良質な液相拡散層を得るためには、接合される板材の平坦度および平滑度が高いことが重要である。よって、上記の絶縁基板１３と積層板材３３とを接合する工程は、平坦度および平滑度が高く維持しやすい初期の工程であることが望ましい。なお、図１４では、積層板材３３が例示されているが、たとえば、アルミニウム板材３に銅めっきがなされたものを代わりに用いることも可能である。
次に、図１５に例示されるように、半導体チップ１１を絶縁基板１３の上面に接合する、いわゆるダイボンド工程を行う。接合材１は、後の工程ではんだ付けする際に溶融することのないよう、接合材１の融点または固相線温度が、はんだ付けを行うはんだ付け工程において到達する最高温度よりも高くなるようにする。この条件は、たとえば、ナノＡｇを用いたいわゆるＡｇシンタリング法、上記のような液相拡散法または高融点はんだなどで実現することができる。その中で、熱伝導率が高く、かつ、ボイド（気泡）が形成されにくいために低い熱抵抗が安定して実現することができる、Ａｇシンタリング法が望ましい。
次に、図１６に例示されるように、半導体チップ１１の上面が接合材２４を介してリードフレーム９ａと接合する。また、導板７の上面が接合材４４を介してリードフレーム９ｂと接合する。接合材２４および接合材４４は、たとえば、Ｓｕ−Ｃｕはんだなどである。
次に、図１７に例示されるように、たとえば、トランスファー成形またはポッティングなどでエポキシ樹脂を成形する。これで、半導体チップ１１および絶縁基板１３が封止材８に覆われて、サブモジュール５１が完成する。
次に、このサブモジュール５１の電気特性を含む検査を実施し、良品のみを後の工程に回す。
最後に、複数のサブモジュール５１を接合材２を介して冷却器２０に接合し、配線など、また必要に応じてモジュール全体を二次封止して、図２または図３に例示されるパワーモジュールを製造する。なお、図３に例示される構造は、積層板材３３ではなく、アルミニウム板材３を用いた場合のパワーモジュールの構造である。
上記の工程を経て製造されたパワーモジュールは、冷却器２０に複数の半導体チップ１１が固定される前に、サブモジュール５１ごとに電気特性などが検査されるため、１つの半導体チップ１１の不具合でパワーモジュールすべてを破棄する必要がない。また、工作性にも優れる。
＜第２実施形態＞
＜製造方法＞
次に、２つ目の製造方法例として、接合材２が液相拡散接合で得られるＣｕ−Ｓｎ合金であり、積層板材３３が冷却器２０に接合された場合の製造方法について、図１８から図２２を参照しつつ説明する。
図１８に例示されるように、半導体チップ１１を絶縁基板１３に接合する、いわゆるダイボンド工程を行う。接合材１は、後の工程ではんだ付けする際に溶融することのないよう、接合材１の融点または固相線温度が、はんだ付けを行うはんだ付け工程において到達する最高温度よりも高くなるようにする。この条件は、たとえば、ナノＡｇを用いたいわゆるＡｇシンタリング法、上記のような液相拡散法または高融点はんだなどで実現することができる。その中で、熱伝導率が高く、かつ、ボイドが形成されにくいために低い熱抵抗が安定して実現することができる、Ａｇシンタリング法が望ましい。
次に、図１９に例示されるように、半導体チップ１１の上面を、接合材２４を介してリードフレーム９ａに接合させる。また、導板７の上面を、接合材４４を介してリードフレーム９ｂに接合させる。接合材２４および接合材４４は、たとえば、Ｓｕ−Ｃｕはんだなどである。
次に、図２０に例示されるように、たとえば、トランスファー成形またはポッティングなどでエポキシ樹脂を成形する。これで、半導体チップ１１および絶縁基板１３が封止材８に覆われて、サブモジュール５１が完成する。
次に、このサブモジュール５１の電気特性を含む検査を実施し、良品のみを後の工程に回す。
別途、図２１に例示されるように、積層板材３３の下面とあらかじめ一体化された冷却器２０との間に、厚さが０．０２ｍｍ程度以上０．１ｍｍ程度以下のＳｎ箔またはＳｎペーストを挟む。そして、さらに、１ｋＰａ程度以上１００ｋＰａ程度以下の圧力を加えながら加熱することで錫（Ｓｎ）を溶融させる。そして、当該加熱を一定時間維持することで液相拡散を進め、Ｃｕ−Ｓｎ合金を形成する。このようにして、冷却器２０と積層板材３３とを接合する。ここで、冷却器天板２２の接合面は銅めっきがなされていることが望ましい。なお、図２１では積層板材３３が示されているが、第１実施形態における製造方法の場合と同様に、たとえば、アルミニウム板材３に銅めっきがなされたものを用いることも可能である。
最後に、図２２に例示されるように、複数のサブモジュール５１を冷却器２０に接合された積層板材３３に接合材４を介して接合し、配線など、また必要に応じてモジュール全体を二次封止して、パワーモジュールを製造する。
この場合は、半導体装置製造の最初の工程がダイボンド工程となるため、ダイボンド時の絶縁基板１３の平面度および平坦度を高く維持しやすく、Ａｇシンタリング法などが一層容易に適用することができるという効果がある。
＜第３実施形態＞
次に、３つ目の製造方法例として、接合材４が接合材２と同種の材料からなる場合について説明する。サブモジュール５１の製造方法は、第２実施形態に示された製造方法例と同様である。
サブモジュール５１と冷却器２０との間に、上層から順に接合材２、積層板材３３および接合材４を配して、リフロー炉などで同時に接合する。完成する構造は図２２に例示される構造と同様であるが、接合材２と接合材４とが同種の材料からなるため、特に区別して扱う必要がない。
この場合、第１実施形態に示される製造方法および第２実施形態に示される製造方法に比べて、接合材４の接合工程を省略することができるので、低コストでパワーモジュールを製造することができる。
なお、本実施形態に示される製造方法例では、積層板材３３に代えて、アルミニウム板材３としての超高純度アルミニウムを用いるのは、温度サイクル試験時に板厚方向の変形が極めて顕著となるため好ましくない。
＜第４実施形態＞
次に、図５に例示される構造のサブモジュール５１ａの製造方法例として、接合材４が液相拡散接合で得られるＣｕ−Ｓｎ合金であり、積層板材３３が絶縁基板１３に接合された場合の製造方法について、図２３から図２７を参照しつつ説明する。
ダイボンド工程までは、図１４および図１５に例示される場合と同様である。また、図２３から図２７においては積層板材３３が示されているが、たとえば、アルミニウム板材３に銅めっきがなされたものを用いることも可能なことは、第１実施形態に示された製造方法の場合と同様である。
次に、図２３に例示されるように、フレーム２５を、たとえば、シリコーン接着剤などで導板７の電極上に接着する。電極上に接着されれば、ヒートサイクルなどでシリコーン接着剤の一部が剥がれてフレーム２５の接着面が浮いた場合でも、絶縁性に問題が生じない。フレーム２５は、高耐熱の樹脂などからなり、インサートまたはアウトサートで制御端子用の電極が設けられている。
次に、図２４に例示されるように、いわゆるワイヤーボンド工程として、半導体チップ１１の制御端子とフレーム２５の制御端子４５とをアルミニウムなどのワイヤー１９で結ぶ。
次に、図２５に例示されるように、リードフレーム９ｃを、半導体チップ１１上に接合材２４を介して接合させる。また、リードフレーム９ｄを、導板７上に接合材４４を介して接合させる。接合材２４および接合材４４は、たとえば、Ｓｕ−Ｃｕはんだなどである。
次に、図２６に例示されるように、ポッティングなどの方法で封止材１８をフレーム２５で囲まれた領域に充填する。封止材１８は、エポキシまたはシリコーンゲルなどである。これでサブモジュール５１ａが完成する。
次に、このサブモジュール５１ａの電気特性を含む検査を実施し、良品のみを後の工程に回す。
最後に、複数のサブモジュール５１ａを冷却器２０に接合材２を介して接合し、配線など、また必要に応じてモジュール全体を二次封止して、図２７に例示されるようなパワーモジュールを製造する。
なお、図２３、図２４および図２５に例示される工程の順序は適宜入れ換えてもよい。また、サブモジュール５１ａの電気特性の検査の都合上で封止材１８が不要である場合、封止材１８の充填を接合材２による接合の後で行ってもよい。
上記の工程を経て製造されたパワーモジュールは、サブモジュール５１ａから主回路の上出し配線（リードフレーム９ｃおよびリードフレーム９ｄ）が可能であるので、隣接するサブモジュール５１ａの主回路との干渉を避けることができる。それにより、高密度実装が可能となる。
また、このポッティング構造で、第２実施形態に示される製造方法例および第３実施形態に示される製造方法例と同様な製造方法を適用することができる。
なお、上記の製造方法例では、冷却器２０におけるウォータージャケット２１と冷却器天板２２とが、溶接またはロウ付けなどの方法であらかじめ一体化されている場合が記載されているが、冷却器２０を冷却器天板２２と読み替えて、接合材２で接合されるものが冷却器天板２２であり、その後でウォータージャケット２１とたとえばＦＳＷ（Ｆｒｉｃｔｉｏｎ Ｓｔｉｒ Ｗｅｌｄｉｎｇ）などの方法でシールおよび一体化がなされてもよい。
以上のように、上記の実施形態によれば、１２５℃程度における繰返し応力が接合材２の引っ張り強さ以下の良熱伝導性の板材を用いることで、放熱性を阻害せずに、熱膨張係数の差に起因する熱応力による接合材の金属疲労を緩和することができる。
また、冷却器に複数の半導体チップが固定される前に、サブモジュールごとに電気特性などを検査することができるので、１つの半導体チップ１１の不具合でパワーモジュールすべてを破棄する必要が生じることを抑制することができる。よって、優れた熱伝達性、信頼性および工作性を達成することができる。
＜効果＞
以下に、上記の実施形態による効果を例示する。
上記の実施形態によれば、半導体装置が、絶縁基板１３と、半導体チップ１１と、アルミニウム板材３と、冷却器２０とを備える。
絶縁基板１３は、絶縁板としての絶縁性セラミックス６と、絶縁性セラミックス６の両面に設けられる導板５および導板７とを備える。半導体チップ１１は、絶縁基板１３の上面に設けられる。アルミニウム板材３は、絶縁基板１３の下面に接合される。冷却器２０は、アルミニウム板材３の下面に接合される。
絶縁基板１３の下面とアルミニウム板材３との接合、および、アルミニウム板材３の下面と冷却器２０との接合の少なくとも一方は、錫を主成分とした接合材を介してなされる。絶縁基板１３の下面とアルミニウム板材３との接合は、接合材４を介してなされる。アルミニウム板材３の下面と冷却器２０との接合は、接合材２を介してなされる。また、アルミニウム板材３の繰り返し応力は、これらの接合材の引っ張り強さよりも小さい。
なお、アルミニウム板材３は、積層板材３３と入れ替えることもできる。
このような構成によれば、アルミニウム板材３の繰り返し応力が接合材の引っ張り強さよりも小さいことによって、高い熱伝達性を維持しつつ、熱膨張係数の差に起因して生じる熱応力による接合材の金属疲労を抑制することができる。具体的には、半導体装置が繰り返し温度履歴（ヒートサイクル）を受けた場合であっても、接合材４または接合材２の塑性変形が小さく金属疲労の蓄積が抑制される。そのため、接合材においてはんだクラック１００が生じにくくなり、半導体装置の信頼性が向上する。
なお、これらの構成以外の構成については適宜省略することができるが、本明細書に示される任意の構成を適宜追加した場合でも、上記の効果を生じさせることができる。
また、上記の実施形態によれば、アルミニウム板材３が、純度９９．９９９％以上のアルミニウムからなる。
このような構成によれば、１２５℃程度における耐力（引っ張り強さ）が２５ＭＰａ程度以下であり、かつ、１２５℃程度における繰り返し硬化によって耐力（引っ張り強さ）が２５ＭＰａ程度を超えることがない。すなわち、繰り返し応力が、２５ＭＰａ程度を超えることがない。
また、上記の実施形態によれば、積層板材３３が、純度９９．９９９％以上のアルミニウムからなるアルミニウム板材３と、アルミニウム板材３の両面に設けられる銅板材３１および銅板材３２とを備える。
このような構成によれば、アルミニウム板材３の板厚方向における変形が抑制され、接合材のヒートサイクル耐性が高まる。
また、上記の実施形態によれば、接合材２および接合材４の少なくとも一方が、アンチモンを６重量％以上含む。
このような構成によれば、接合材２および接合材４の少なくとも一方の、１２５℃程度における引っ張り強さが２５ＭＰａ程度以上となるため、アンチモンを６重量％以上含む接合材の引っ張り応力が、アルミニウム板材３の繰り返し応力よりも大きくなり、高い熱伝達性を維持しつつ、熱膨張係数の差に起因して生じる熱応力による接合材の金属疲労を抑制することができる。
また、上記の実施形態によれば、１２５℃におけるアルミニウム板材３の繰り返し応力が、１２５℃における接合材２および接合材４の少なくとも一方の引っ張り強さよりも小さい。
このような構成によれば、接合部の最高温度として想定される１２５℃においても、アルミニウム板材３の繰り返し応力が、１２５℃における接合材２および接合材４の少なくとも一方の引っ張り強さよりも小さくなる。
また、上記の実施形態によれば、半導体装置の製造方法において、絶縁性セラミックス６と絶縁性セラミックス６の両面に設けられる導板５および導板７とを備える絶縁基板１３の上面と、半導体チップ１１とを接合する。そして、絶縁基板１３の下面と板材３とを接合する。そして、板材３の下面と冷却器２０とを接合する。
絶縁基板１３の下面と板材３との接合、および、板材３の下面と冷却器２０との接合の少なくとも一方は、錫を主成分とした接合材を介してなされる。絶縁基板１３の下面と板材３との接合は、接合材４を介してなされる。板材３の下面と冷却器２０との接合は、接合材２を介してなされる。そして、板材３の繰り返し応力は、接合材の引っ張り強さよりも小さい。また、接合材を介して接合する際の温度が、絶縁基板１３の上面と半導体チップ１１とを接合する際の温度よりも低い。
なお、板材３は、積層板材３３と入れ替えることもできる。
このような構成によれば、板材３の繰り返し応力が接合材の引っ張り強さよりも小さいことによって、高い熱伝達性を維持しつつ、熱膨張係数の差に起因して生じる熱応力による接合材の金属疲労を抑制することができる。具体的には、半導体装置が繰り返し温度履歴（ヒートサイクル）を受けた場合であっても、接合材４または接合材２の塑性変形が小さく金属疲労の蓄積が抑制される。そのため、接合材においてはんだクラック１００が生じにくくなり、半導体装置の信頼性が向上する。
また、絶縁基板１３の下面と板材３との接合、および、板材３の下面と冷却器２０との接合の少なくとも一方の際の温度が、絶縁基板１３の上面と半導体チップ１１とを接合する際の温度よりも低いので、絶縁基板１３と半導体チップ１１とを接合した状態で各半導体チップ１１の電気特性などを検査し、その後で、絶縁基板１３と板材３、さらには冷却器２０を接合することができる。
一般には、応力緩和部材と絶縁基板とのろう付は、処理温度の関係で絶縁基板に半導体チップを搭載した状態では実施できず、冷却器、応力緩和部材および絶縁基板が一体となった基板ＡＳＳＹ品（集合部品）の状態で、半導体チップのダイボンド、さらにはワイヤーボンドをする必要がある。
ところが、たとえば、このパワーモジュールが３相モータのインバータ用途であれば、スイッチ機能を有するパワー半導体チップが少なくとも６個必要であり、自動車用途などでは数十個用いている場合もある。もし、ダイボンド工程またはワイヤーボンド工程などで１つの半導体チップでも不具合が生じれば、パワーモジュールすべてを破棄することが必要となってしまい、生じる損失が大きくなる。
この点、上記の実施形態に示された構成によれば、冷却器２０に複数の半導体チップ１１が接合される前に各半導体チップ１１の電気特性などの検査を行うことができるため、１つの半導体チップ１１に不具合が生じた場合であっても、パワーモジュールすべてを破棄する必要がなく、損失を抑えることができる。
また、上記の実施形態によれば、半導体装置の製造方法において、絶縁基板１３の上面と半導体チップ１１とをナノＡｇを用いたＡｇシンタリング法によって接合する。
このような構成によれば、絶縁基板１３の上面と半導体チップ１１との間の接合温度が、後のはんだ付け工程において到達する最高温度よりも高くなる。よって、当該接合が、後のはんだ付け工程で溶融することがない。また、熱伝導率が高く、かつ、ボイド（気泡）が形成されにくいため、絶縁基板１３と半導体チップ１１との間において低い熱抵抗が安定して実現することができる。
また、上記の実施形態によれば、半導体装置の製造方法において、絶縁基板１３の上面と半導体チップ１１とを接合する前に、絶縁基板１３の下面と積層板材３３とを接合材４を介して接合する。
そして、絶縁基板１３の下面と積層板材３３とを接合材４を介して接合するに際し、絶縁基板１３の下面と積層板材３３との間に、厚さが０．０２ｍｍ以上０．１ｍｍ以下である錫箔または錫ペーストを挟み、さらに、１ｋＰａ以上１００ｋＰａ以下の圧力を加えながら加熱することによって錫箔または錫ペーストを溶融させて、液相拡散によって銅−錫合金である接合材４を形成する。
このような構成によれば、絶縁基板１３と積層板材３３とを接合する工程を、平坦度および平滑度が高く維持しやすい初期の工程とすることができるため、良質な液相拡散層を得ることができる。
また、上記の実施形態によれば、半導体装置の製造方法において、絶縁基板１３の下面と積層板材３３とを接合する前に、積層板材３３の下面と冷却器２０とを接合材２を介して接合する。
そして、積層板材３３の下面と冷却器２０とを接合材２を介して接合するに際し、積層板材３３の下面と冷却器２０との間に、厚さが０．０２ｍｍ以上０．１ｍｍ以下である錫箔または錫ペーストを挟み、さらに、１ｋＰａ以上１００ｋＰａ以下の圧力を加えながら加熱することによって錫箔または錫ペーストを溶融させて、液相拡散によって銅−錫合金である接合材２を形成する。
このような構成によれば、ダイボンド時の絶縁基板１３の平面度および平坦度を高く維持しやすく、Ａｇシンタリング法などが一層容易に適用することができる。
また、上記の実施形態によれば、半導体装置の製造方法において、ポッティングによって、少なくとも絶縁基板１３および半導体チップ１１を覆う封止材８を形成する。
このような構成によれば、封止材８によって絶縁基板１３および半導体チップ１１を覆い、パワーモジュールを完成させることができる。
＜変形例＞
上記実施形態では、各構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載している場合があるが、これらはすべての局面において例示であって、本明細書に記載されたものに限られることはない。よって、例示されていない無数の変形例が、本技術の範囲内において想定される。たとえば、任意の構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施形態における少なくとも１つの構成要素を抽出し、他の実施形態の構成要素と組み合わせる場合が含まれる。
また、矛盾が生じない限り、上記実施形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよい。さらに、各構成要素は概念的な単位であって、１つの構成要素が複数の構造物から成る場合および１つの構成要素がある構造物の一部に対応する場合、さらには、複数の構成要素が１つの構造物に備えられる場合を含む。また、各構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれる。
また、本明細書における説明は、本技術のすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
１，２，４，２４，４４ 接合材、３ 板材、５，７ 導板、６ 絶縁性セラミックス、８，１８ 封止材、９ａ，９ｂ，９ｃ，９ｄ リードフレーム、１１ 半導体チップ、１３ 絶縁基板、１９ ワイヤー、２０ 冷却器、２１ ウォータージャケット、２２ 冷却器天板、２２ａ フィン形状、２５ フレーム、３１，３２ 薄板、３３ 積層板材、４５ 制御端子、５１，５１ａ サブモジュール、１００ はんだクラック。

Claims (12)

  1. 絶縁板（６）と、前記絶縁板（６）の両面に設けられる導板（５、７）とを備える絶縁基板（１３）と、
    前記絶縁基板（１３）の上面に設けられる半導体チップ（１１）と、
    前記絶縁基板（１３）の下面に接合される板材（３、３３）と、
    前記板材（３、３３）の下面に接合される冷却器（２０）とを備え、
    前記絶縁基板（１３）の下面と前記板材（３、３３）との接合、および、前記板材（３、３３）の下面と前記冷却器（２０）との接合の少なくとも一方が、錫を主成分とした接合材（４、２）を介してなされ、
    前記板材（３、３３）の繰り返し応力が、前記接合材（４、２）の引っ張り強さよりも小さい、
    半導体装置。
  2. 前記板材（３、３３）が、純度９９．９９９％以上のアルミニウムからなる、
    請求項１に記載の半導体装置。
  3. 前記板材（３３）が、純度９９．９９９％以上のアルミニウムからなるアルミニウム板材（３）と、前記アルミニウム板材（３）の両面に設けられる伝導材（３１、３２）とを備える、
    請求項１に記載の半導体装置。
  4. 前記伝導材（３１、３２）が銅であり、前記アルミニウム板材（３）の両面に設けられるそれぞれが厚さ０．１ｍｍ以上である、
    請求項３に記載の半導体装置。
  5. 前記アルミニウム板材（３）と、前記伝導材（３１、３２）との接合が、圧着、圧延、圧接、または、ロウ付けによる、
    請求項３または請求項４に記載の半導体装置。
  6. 前記接合材（４、２）が、アンチモンを６重量％以上含む、
    請求項１から請求項５のうちのいずれか１項に記載の半導体装置。
  7. １２５℃における前記板材（３、３３）の前記繰り返し応力が、１２５℃における前記接合材（４、２）の前記引っ張り強さよりも小さい、
    請求項１から請求項６のうちのいずれか１項に記載の半導体装置。
  8. 絶縁板（６）と前記絶縁板（６）の両面に設けられる導板（５、７）とを備える絶縁基板（１３）の上面と、半導体チップ（１１）とを接合し、
    前記絶縁基板（１３）の下面と板材（３、３３）とを接合し、
    前記板材（３、３３）の下面と冷却器（２０）とを接合し、
    前記絶縁基板（１３）の下面と前記板材（３、３３）との接合、および、前記板材（３、３３）の下面と前記冷却器（２０）との接合の少なくとも一方は、錫を主成分とした接合材（４、２）を介してなされ、
    前記板材（３、３３）の繰り返し応力は、前記接合材（４、２）の引っ張り強さよりも小さく、
    前記接合材（４、２）を介して接合する際の温度が、前記絶縁基板（１３）の上面と前記半導体チップ（１１）とを接合する際の温度よりも低い、
    半導体装置の製造方法。
  9. 前記絶縁基板（１３）の上面と前記半導体チップ（１１）とをナノＡｇを用いたＡｇシンタリング法によって接合する、
    請求項８に記載の半導体装置の製造方法。
  10. 前記絶縁基板（１３）の上面と前記半導体チップ（１１）とを接合する前に、前記絶縁基板（１３）の下面と前記板材（３、３３）とを前記接合材（４）を介して接合し、
    前記絶縁基板（１３）の下面と前記板材（３、３３）とを前記接合材（４）を介して接合するに際し、
    前記絶縁基板（１３）の下面と前記板材（３、３３）との間に、厚さが０．０２ｍｍ以上０．１ｍｍ以下である錫箔または錫ペーストを挟み、さらに、１ｋＰａ以上１００ｋＰａ以下の圧力を加えながら加熱することによって前記錫箔または前記錫ペーストを溶融させて、液相拡散によって銅−錫合金である前記接合材（４）を形成する、
    請求項８または請求項９に記載の半導体装置の製造方法。
  11. 前記絶縁基板（１３）の下面と前記板材（３、３３）とを接合する前に、前記板材（３、３３）の下面と前記冷却器（２０）とを前記接合材（２）を介して接合し、
    前記板材（３、３３）の下面と前記冷却器（２０）とを前記接合材（２）を介して接合するに際し、
    前記板材（３、３３）の下面と前記冷却器（２０）との間に、厚さが０．０２ｍｍ以上０．１ｍｍ以下である錫箔または錫ペーストを挟み、さらに、１ｋＰａ以上１００ｋＰａ以下の圧力を加えながら加熱することによって前記錫箔または前記錫ペーストを溶融させて、液相拡散によって銅−錫合金である前記接合材（２）を形成する、
    請求項８または請求項９に記載の半導体装置の製造方法。
  12. ポッティングによって、少なくとも前記絶縁基板（１３）および前記半導体チップ（１１）を覆う封止材（８）をさらに形成する、
    請求項８から請求項１１のうちのいずれか１項に記載の半導体装置の製造方法。
JP2016571667A 2015-01-26 2015-09-14 半導体装置および半導体装置の製造方法 Active JP6272512B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015012184 2015-01-26
JP2015012184 2015-01-26
PCT/JP2015/075944 WO2016121159A1 (ja) 2015-01-26 2015-09-14 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016121159A1 JPWO2016121159A1 (ja) 2017-04-27
JP6272512B2 true JP6272512B2 (ja) 2018-01-31

Family

ID=56542798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016571667A Active JP6272512B2 (ja) 2015-01-26 2015-09-14 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10510640B2 (ja)
JP (1) JP6272512B2 (ja)
CN (1) CN107004653B (ja)
DE (1) DE112015006049T5 (ja)
WO (1) WO2016121159A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6309112B2 (ja) * 2014-12-29 2018-04-11 三菱電機株式会社 パワーモジュール
JP6330976B2 (ja) * 2015-09-17 2018-05-30 富士電機株式会社 半導体装置の製造方法
CN110622301B (zh) 2017-05-10 2023-06-23 罗姆股份有限公司 功率半导体装置及其制造方法
JP6858657B2 (ja) * 2017-06-27 2021-04-14 三菱電機株式会社 電力用半導体装置
JP7027751B2 (ja) * 2017-09-15 2022-03-02 富士電機株式会社 半導体モジュール
EP3460837A1 (en) * 2017-09-26 2019-03-27 Infineon Technologies AG A housing for a power semiconductor module, a power semiconductor module and a method for producing the same
US10607857B2 (en) * 2017-12-06 2020-03-31 Indium Corporation Semiconductor device assembly including a thermal interface bond between a semiconductor die and a passive heat exchanger
US20210066157A1 (en) * 2018-01-18 2021-03-04 Abb Schweiz Ag Power electronics module and a method of producing a power electronics module
JP2021082617A (ja) * 2018-03-12 2021-05-27 株式会社東芝 半導体装置
CN108493122B (zh) * 2018-03-30 2019-11-29 深圳赛意法微电子有限公司 半导体器件及其封装方法
JP6997690B2 (ja) * 2018-09-26 2022-01-18 日立Astemo株式会社 パワーモジュール
WO2020131360A1 (en) * 2018-12-17 2020-06-25 Heraeus Precious Metals North America Conshohocken Llc Process for forming an electric heater
JP7170272B2 (ja) * 2019-03-27 2022-11-14 ネクスファイ・テクノロジー株式会社 パワー基板とそれを備えた高電圧モジュール
DE112020002520T5 (de) * 2019-05-24 2022-03-17 Rohm Co., Ltd. Halbleiterbauteil
US11081421B2 (en) * 2019-12-12 2021-08-03 Amulaire Thermal Technology, Inc. IGBT module with heat dissipation structure having ceramic layers corresponding in position and in area to chips
JP7351209B2 (ja) 2019-12-17 2023-09-27 富士電機株式会社 半導体装置
JP7484156B2 (ja) 2019-12-18 2024-05-16 富士電機株式会社 半導体装置
WO2021130989A1 (ja) * 2019-12-26 2021-07-01 三菱電機株式会社 パワーモジュールおよび電力変換装置
EP3852138B1 (en) * 2020-01-20 2023-11-08 Infineon Technologies Austria AG An electronic module comprising a semiconductor package connected to a fluid heatsink
JP7487533B2 (ja) 2020-04-02 2024-05-21 富士電機株式会社 半導体モジュールおよび車両
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
JPWO2023073752A1 (ja) * 2021-10-25 2023-05-04

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK1056321T3 (da) * 1999-05-28 2008-03-03 Denki Kagaku Kogyo Kk Keramisk substratkredslöb og dets fremstillingsproces
DE60213736T2 (de) * 2001-11-14 2007-08-16 Sumitomo Metal Industries, Ltd. Stahl mit verbesserter Ermüdungsfestigkeit und Verfahren zur Herstellung
JP2004031696A (ja) * 2002-06-26 2004-01-29 Kyocera Corp 熱電モジュール及びその製造方法
JP2004253736A (ja) * 2003-02-21 2004-09-09 Ngk Insulators Ltd ヒートスプレッダモジュール
JP4621531B2 (ja) 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
JP2007081200A (ja) * 2005-09-15 2007-03-29 Mitsubishi Materials Corp 冷却シンク部付き絶縁回路基板
EP1926142A1 (en) * 2005-09-15 2008-05-28 Mitsubishi Materials Corporation Insulating circuit board and insulating circuit board provided with cooling sink section
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4917375B2 (ja) * 2006-07-25 2012-04-18 株式会社豊田中央研究所 パワー半導体モジュールの製造方法
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール
US8211752B2 (en) * 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
JP2010177414A (ja) * 2009-01-29 2010-08-12 Sumitomo Light Metal Ind Ltd 発熱部品冷却装置用アルミニウム・クラッド材
US20130164559A1 (en) * 2010-09-09 2013-06-27 Tanaka Denshi Kogyo K.K. Aluminum ribbon for ultrasonic bonding
JP5392272B2 (ja) * 2011-01-13 2014-01-22 株式会社豊田自動織機 両面基板、半導体装置、半導体装置の製造方法
JP5821389B2 (ja) * 2011-04-20 2015-11-24 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びパワーモジュール用基板
US8736052B2 (en) * 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer
CN103988297B (zh) * 2011-12-12 2018-11-23 三菱综合材料株式会社 功率模块及其制造方法
JP2013229579A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP6189015B2 (ja) 2012-04-19 2017-08-30 昭和電工株式会社 放熱装置および放熱装置の製造方法
WO2014045766A1 (ja) * 2012-09-19 2014-03-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6307832B2 (ja) * 2013-01-22 2018-04-11 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール
JP6621076B2 (ja) * 2013-03-29 2019-12-18 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
TWI572582B (zh) * 2013-09-30 2017-03-01 三菱綜合材料股份有限公司 銅／陶瓷接合體，銅／陶瓷接合體之製造方法及電力模組用基板
WO2016002803A1 (ja) * 2014-07-04 2016-01-07 三菱マテリアル株式会社 パワーモジュール用基板ユニット及びパワーモジュール

Also Published As

Publication number Publication date
DE112015006049T5 (de) 2017-10-12
CN107004653B (zh) 2019-03-22
WO2016121159A1 (ja) 2016-08-04
US10510640B2 (en) 2019-12-17
CN107004653A (zh) 2017-08-01
US20170309544A1 (en) 2017-10-26
JPWO2016121159A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
JP6272512B2 (ja) 半導体装置および半導体装置の製造方法
JP6234630B2 (ja) パワーモジュール
JP6111764B2 (ja) パワーモジュール用基板の製造方法
JP4438489B2 (ja) 半導体装置
JP6199397B2 (ja) 半導体装置およびその製造方法
EP3208839A1 (en) Substrate with cooler for power modules and method for producing same
JP2007251076A (ja) パワー半導体モジュール
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP6287789B2 (ja) パワーモジュール及びその製造方法
JP2013118299A (ja) パワーモジュール用基板
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP2017174927A (ja) パワーモジュール及びその製造方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP6877600B1 (ja) 半導体装置
WO2019116910A1 (ja) 半導体装置および半導体装置の製造方法
JPWO2017006916A1 (ja) 半導体装置及び半導体装置の製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP7072624B1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2009158715A (ja) 放熱装置及びパワーモジュール
JP2015026667A (ja) 半導体モジュール
JP6777148B2 (ja) 半導体装置
JP2019079958A (ja) パワーモジュール
JP7418474B2 (ja) 半導体装置および電力変換装置
JP6794734B2 (ja) 半導体装置及び半導体装置の製造方法
JP2022029886A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171228

R150 Certificate of patent or registration of utility model

Ref document number: 6272512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250