JP6330976B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6330976B2
JP6330976B2 JP2017539889A JP2017539889A JP6330976B2 JP 6330976 B2 JP6330976 B2 JP 6330976B2 JP 2017539889 A JP2017539889 A JP 2017539889A JP 2017539889 A JP2017539889 A JP 2017539889A JP 6330976 B2 JP6330976 B2 JP 6330976B2
Authority
JP
Japan
Prior art keywords
heat dissipation
dissipation base
shot
semiconductor device
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017539889A
Other languages
English (en)
Other versions
JPWO2017047544A1 (ja
Inventor
岳 横山
岳 横山
隆 齊藤
隆 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2017047544A1 publication Critical patent/JPWO2017047544A1/ja
Application granted granted Critical
Publication of JP6330976B2 publication Critical patent/JP6330976B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
パワー半導体装置は、半導体チップと、おもて面に導電性の回路板、裏面に金属板がそれぞれ形成された絶縁板を備え、回路板上にはんだを介して半導体チップが設けられた積層基板と、当該積層基板がはんだを介して設けられた放熱ベースとを有する。このようなパワー半導体装置は、さらに、放熱ベースの裏面にサーマルコンパウンドを介して放熱フィン等の冷却器が取り付けられる。また、パワー半導体装置では、半導体チップと、積層基板と、放熱ベースとをはんだ接合するために加熱される。この際、各部材間の熱膨張係数に差があるために、放熱ベースに、上に凸の反りが生じてしまう。反りが生じた放熱ベースと、放熱フィンとの間に隙間が生じるとサーマルコンパウンドの厚さが不均一となり、放熱性が低下してしまう。
そこで、このような半導体チップと、積層基板と、放熱ベースとが一体化されたパワー半導体装置では、はんだ接合のための加熱により、上に凸の反りが生じた放熱ベースの裏面にショットピーニング処理を行って加工硬化層を形成する。これにより、放熱ベースに下に凸の反りを発生させることで、上に凸の反りが生じた放熱ベースの反りを略水平に矯正することができる。
これにより、放熱ベースと放熱フィンとをサーマルコンパウンドを介してより密着させて放熱性の低下を抑制する方法が知られている（例えば、特許文献１参照）。
特開２００４−２１４２８４号公報
しかしながら、半導体チップと、積層基板と、放熱ベースとをはんだを介して積層した後に、放熱ベースの裏面にショットピーニング処理を行うと、半導体チップ、はんだに対して損傷を与えてしまうおそれがある。
本発明の一観点によれば、放熱ベースを用意する工程と、前記放熱ベースのおもて面及び裏面を金属材料でめっきするめっき処理工程と、前記めっき処理工程の前または後に、前記放熱ベースの裏面に対してショットピーニング処理を行う工程と、前記ショットピーニング処理が行われた前記放熱ベースと、前記放熱ベースのおもて面にはんだを介して配置された、絶縁板と、前記絶縁板のおもて面に設けられた回路板とを有する積層基板と、前記回路板上にはんだを介して配置された半導体チップとを加熱によりはんだ接合する工程と、を有する半導体装置の製造方法が提供される。
開示の技術によれば、半導体チップに対する損傷を防止して半導体装置の放熱性の低下を抑制することができる。
本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態における半導体装置を示す図である。 第１の実施の形態におけるショットピーニング処理を説明するための図である。 第１の実施の形態におけるショットピーニング処理で用いられるショット材の一例を示す図である。 第１の実施の形態における半導体装置の製造方法を示すフローチャートである。 第１の実施の形態における半導体装置の放熱ベースの初期反り付けを示すフローチャートである。 第１の実施の形態における半導体装置の放熱ベースを示す図である。 第１の実施の形態におけるショットピーニング処理で様々なショット材を用いた場合の放熱ベースを説明するための図である。 第２の実施の形態における半導体装置の放熱ベースの初期反り付けを示すフローチャートである。 第２の実施の形態における半導体装置の放熱ベースを示す図である。 第２の実施の形態におけるショットピーニング処理で様々なショット材を用いた場合の放熱ベースを説明するための図である。
以下、実施の形態について図面を用いて説明する。
［第１の実施の形態］
まず、半導体装置について、図１を用いて説明する。
図１は、第１の実施の形態における半導体装置を示す図である。
半導体装置１００は、半導体チップ１１０と、積層基板１２０と、放熱ベース１４０とが積層されてケース１５０に収納されて、半導体チップ１１０と、積層基板１２０と、放熱ベース１４０のおもて面側とが樹脂（図示を省略）で封止されている。
半導体チップ１１０は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子を含む。なお、図１では、半導体チップ１１０を１個のみ記載しているが、必要に応じて複数配置することも可能である。
積層基板１２０は、絶縁板１２１と、絶縁板１２１のおもて面に形成された導電性の回路板１２２と、前記絶縁板１２１の裏面に形成された金属板１２３とを有する。また、積層基板１２０は、前記導電性の回路板１２２上に半導体チップ１１０がはんだ（図示を省略）を介して設けられている。
放熱ベース１４０は、熱伝導性が高い、例えば、アルミニウム、金、銀、銅等の金属により構成されており、めっき処理されて、表面にめっき層（図示を省略）が形成されている。放熱ベース１４０は、おもて面に積層基板１２０がはんだ１３０を介して設けられている。また、放熱ベース１４０の裏面には、ショットピーニング処理により、複数の窪みが形成され、窪みが複数重なり合った構成に加工されて、加工硬化層（図示を省略）が形成されている。なお、放熱ベース１４０の裏面の加工硬化層の形成方法の詳細については後述する。また、絶縁板１２１のおもて面とは、図１において回路板１２２が形成される側の面である。放熱ベース１４０の裏面とは、図１において積層基板１２０が形成される側の反対側の面である。
なお、半導体チップ１１０内、また、半導体チップ１１０の主電極と、ケース１５０の端子とが、ワイヤ（図示を省略）にて電気的に接続されている。
このような構成を有する半導体装置１００は、放熱ベース１４０の裏面にサーマルコンパウンド１６０を介して放熱フィン１７０が設けられている。放熱フィン１７０は、熱伝導性が高い、例えば、アルミニウム、金、銀、銅等の金属により構成されており、放熱ベース１４０の裏面にサーマルコンパウンド１６０を挟んでネジ（図示を省略）で取り付けられている。前記サーマルコンパウンド１６０は放熱ベース１４０と放熱フィン１７０とを密着させ、放熱ベース１４０と放熱フィン１７０との間の熱伝導を良好にするために用いられる。そのため、空隙が無いようにすることが重要である。放熱ベース１４０が反っていたり、放熱ベース１４０の裏面が平滑でない場合は、放熱ベース１４０と放熱フィン１７０との間に隙間が生じる。そのため、サーマルコンパウンドの膜厚が厚くなったり、空隙が生じたりして、熱伝導が低下してしまうため好ましくない。
なお、サーマルコンパウンド１６０は、例えば、ノンシリコーン系の有機オイルと、当該有機オイルに含有されたフィラーとを含む。なお、フィラーは熱伝導率が高く、絶縁体である酸化アルミニウム等が用いられる。そして、前記フィラーの充填率は８０ｗｔ％以上、９５ｗｔ％以下、フィラーの直径は、平均５μｍである。また、サーマルコンパウンド１６０の熱伝導率は１．９９Ｗ／（ｍ・Ｋ）、粘度が５４２Ｐａ・ｓ（回転速度０．３ｒｐｍ時）、１１２Ｐａ・ｓ（回転速度３ｒｐｍ時）である。このようなサーマルコンパウンド１６０が、放熱ベース１４０に対して厚さ１００μｍ程度塗布されている。
ここで、ショットピーニング処理による放熱ベース１４０の裏面に対する加工硬化層の形成方法の詳細については図２を用いて説明する。
図２は、第１の実施の形態におけるショットピーニング処理を説明するための図である。
なお、ショットピーニング処理について、図２（Ａ）は、超音波振動によりショット材を飛ばす場合を説明する図を表し、図２（Ｂ）は、空気圧によりショット材を飛ばす場合を説明するための図を表している。
半導体装置１００の放熱ベース１４０の裏面に対して複数の窪みが重なり合った構成が、ショットピーニング（ＳＰ）処理により形成される。
まず、放熱ベース１４０の裏面にショットピーニング処理を実行するために、例えば、図２（Ａ）に示されるように、放熱ベース１４０の裏面のマスク２００により指定された複数の窪みの加工領域に対して、ショットピーニング処理装置３００が設置される。
ショットピーニング処理装置３００は、超音波振動装置３１０と、超音波振動装置３１０により振動される複数のショット材３２０とを含む。
このようなショットピーニング処理装置３００では、超音波振動装置３１０を駆動させることにより、ショット材３２０が振動する。振動するショット材３２０が放熱ベース１４０の裏面に打ち付けられることにより、放熱ベース１４０の裏面に複数の窪みが形成される。すると、この複数の窪みが重なり合って形成された領域は、面積が広がって、硬化することで、加工硬化層が形成される。この加工硬化層は放熱ベース１４０の板厚方向に数ミクロンから数十ミクロンの厚みを持つ層である。そして、このショットピーニング処理された領域には、加工硬化層によって圧縮応力が働き、放熱ベース１４０として反りが生じる。より具体的には、加工硬化層を下にして、下に凸の形状となる。また、放熱ベース１４０の裏面に形成される窪みの深さ、幅、数等は、超音波振動の振幅、ショット材の形状、平均粒径等を変化させることで、制御することができる。
または、放熱ベース１４０の裏面にショットピーニング処理を実行するために、例えば、図２（Ｂ）に示されるように、放熱ベース１４０の裏面のマスク２００により指定された複数の窪みの形成領域に対して、ショットピーニング処理装置４００が設置される。
ショットピーニング処理装置４００は、空気圧により飛ばされる複数のショット材４２０を含む。
このようなショットピーニング処理装置４００では、ショット材４２０を空気圧で吹き飛ばすことにより、ショット材４２０がショットピーニング処理装置４００から（図中実線矢印方向に）飛び出す。飛び出したショット材４２０が放熱ベース１４０の裏面に打ち付けられることにより、放熱ベース１４０の裏面に複数の窪みが形成されて、窪みが複数重なり合う構成が形成される。すると、複数の窪みが形成された領域は、面積が広がって、硬化することで、加工硬化層が形成される。ショットピーニング処理装置４００でショットピーニング処理が終了すると図中破線矢印方向にショットピーニング処理装置４００を移動させて、再び、ショットピーニング処理を行う。このようにしてマスク２００により指定された放熱ベース１４０の裏面全面にショットピーニング処理を行うことができる。また、放熱ベース１４０の裏面に形成される窪みの深さ、幅、数等は、ショットピーニング処理装置４００による空気圧の圧力、ショット材の形状、平均粒径等に基づき、制御することができる。
このようにショットピーニング処理は、超音波振動または空気圧によりショット材を放熱ベース１４０に打ち付けることで、加工硬化層を形成することができる。そして、圧縮応力が働くことで、放熱ベース１４０を反らせて、初期反りを付与することができる。
なお、ショット材がＳＵＳ３０４であって、超音波振動の場合のショット材の平均粒径は、最大４ｍｍ程度であり、空気圧の場合のショット材の平均粒径は、最大１．２ｍｍ程度である。したがって、超音波振動の場合の方が、空気圧の場合よりも、ショット材の平均粒径が大きい（重い）ものを用いることができる。一方で、超音波振動の場合において、ショット材の平均粒径を小さくし過ぎると、放熱ベース１４０の裏面が切削されてしまう。一般的に、ショット材が放熱ベース１４０等の金属板に衝突すると、金属表面に圧縮応力等の残留応力を形成するとともに、金属を削り取る作用も合わせて有する。ショット材の平均粒径が小さすぎると、後者の金属を削り取る作用の方が大きくなる場合がある。したがって、所定の残留応力を得るために、金属が削り取られてしまうので好ましくない場合が生じる。また、空気圧の場合において、ショット材が重すぎると、空気圧によりショット材を飛ばすことができない。
次に、ショットピーニング処理で用いられるショット材の例について図３を用いて説明する。
図３は、第１の実施の形態におけるショットピーニング処理で用いられるショット材の一例を示す図である。
ショット材は、主に３種類の形状がある。
このようなショット材は、例えば、図３（Ａ）に示されるように、球状（球体）である。
また、別のショット材としては、例えば、図３（Ｂ）に示されるように、ワイヤをカットしたような円柱状である。
また、別のショット材としては、例えば、図３（Ｃ）に示されるように、表面に尖端部を複数備えるブロック片状である。
なお、ショット材が、円柱状、ブロック片状である場合は、表面に尖端部を複数備えているために、球状の場合よりも、被処理材を切削することができる。また、ブロック片状及び円柱状のショット材は球状のショット材よりも安価である。
次に、このような半導体装置１００の製造方法について、図４を用いて説明する。
図４は、第１の実施の形態における半導体装置の製造方法を示すフローチャートである。なお、図４の各処理は、それぞれ、半導体装置１００の製造者並びに製造者により操作される製造装置によって実行される。
［ステップＳ１０］ 放熱ベース１４０を用意する。用意した放熱ベース１４０の表面にめっき処理を行う。当該めっき処理の前または後に、放熱ベース１４０の裏面にショットピーニング処理を行って、放熱ベース１４０に、凹状になるような初期反りを付ける。これは、後に、半導体チップ１１０、積層基板１２０、放熱ベース１４０をはんだを介して積層して加熱してはんだ接合する際に、各部材間の熱膨張率係数の差により放熱ベース１４０が上に凸に反ることを見越して、半導体チップ１１０、積層基板１２０、放熱ベース１４０を積層させる前に、予め、放熱ベース１４０にこのような初期反りを与えておく。放熱ベース１４０に初期反りを付与しない場合、放熱ベース１４０に積層基板１２０や半導体チップ１１０を実装した時の反り量は半導体装置１００の種類により異なる。そのため、予め前記反り量を計測しておく。そして、所定の反り量を放熱ベース１４０に付与する。なお、初期反りを与える方法としては、所定の形状の金型に挟んで、プレスして変形させる方法がある。しかしながら、前記方法では、半導体装置１００の種類ごとに異なる反り量を付与するために、多数の金型を用意する必要がある。また、高精度に反り量を制御することは難しい。そのため、半導体装置１００の種類に応じて、高精度に反り量を付与する方法が必要である。
なお、後述するように放熱ベース１４０のおもて面に積層基板１２０が設けられる場合においても、「上に凸」とは、放熱ベース１４０のおもて面に対する裏面側が窪んだ状態であって、「下に凸」とは、放熱ベース１４０のおもて面側が窪んだ状態である。
なお、ステップＳ１０の処理の詳細については後述する。
［ステップＳ１１］ 放熱ベース１４０上にはんだ板を介して積層基板１２０を設け、積層基板１２０の回路板１２２上にはんだ板を介して半導体チップ１１０を設けて、各部材をセットする。
［ステップＳ１２］ 加熱して、半導体チップ１１０と、積層基板１２０と、放熱ベース１４０との各部材間に配置されたはんだ板を溶融し、溶融したはんだを固化することで、半導体チップ１１０と、積層基板１２０と、放熱ベース１４０とに対するはんだ付けを行う。
この際、下に凸の反りが付けられた放熱ベース１４０は、加熱により、上に凸になるように反る。これにより放熱ベース１４０の反りが略水平となって、放熱ベース１４０の反りが抑制される。
［ステップＳ１３］ 半導体チップ１１０に対するワイヤボンディングを行って、配線接続を行う。
［ステップＳ１４］ ケース１５０に端子の取り付けを行う。
［ステップＳ１５］ ステップＳ１１でセットした半導体チップ１１０と、積層基板１２０と、放熱ベース１４０とをケース１５０に収納して、これらとケース１５０とを接着して半導体装置１００を組み立てる。
なお、この際、ケース１５０の裏面側には、放熱ベース１４０の裏面が露出している。
［ステップＳ１６］ ケース１５０内の半導体チップ１１０と積層基板１２０と放熱ベース１４０のおもて面とを樹脂で封止する。
［ステップＳ１７］ ケース１５０の端子を曲げて、蓋を取り付ける。
［ステップＳ１８］ 放熱ベース１４０の裏面にサーマルコンパウンドを１００μｍの厚さになるように塗布する。
［ステップＳ１９］ サーマルコンパウンド１６０を塗布した放熱ベース１４０の裏面に放熱フィン１７０を取り付け、放熱フィン１７０を放熱ベース１４０に対してネジで固定する。なお、ステップＳ１３はステップＳ１５の後に行ってもよい。
この際、放熱ベース１４０の反りが抑制されているために、放熱ベース１４０とサーマルコンパウンド１６０を介して取り付けられた放熱フィン１７０との隙間の発生も抑制されるようになる。このようにして、放熱ベース１４０に放熱フィン１７０をサーマルコンパウンド１６０を介して取り付けると、放熱ベース１４０から放熱フィン１７０に対する放熱性の低下が抑制されるようになる。
以上により、放熱フィン１７０が取り付けられた半導体装置１００が製造される。
次に、放熱ベース１４０の初期反り付けの詳細について、図５及び図６を用いて説明する。
図５は、第１の実施の形態における半導体装置の放熱ベースの初期反り付けを示すフローチャートである。
図６は、第１の実施の形態における半導体装置の放熱ベースを示す図である。
なお、図６（Ａ）は、ショットピーニング処理が行われた放熱ベース１４０を、図６（Ｂ）は、ショットピーニング処理が行われ、さらに、めっき処理が行われた放熱ベース１４０をそれぞれ示している。
［ステップＳ１０１］ 放熱ベース１４０を用意する。
［ステップＳ１０２］ 放熱ベース１４０の裏面に対してショットピーニング処理を行う。これにより、放熱ベース１４０の裏面に複数の窪みが形成されて、窪みが複数重なった構成に加工される。これにより、放熱ベース１４０は、図６（Ａ）に示されるように、ショットピーニング処理が行われた裏面側に加工硬化層１４１が形成されて、圧縮応力が付与されて凹状の初期反りが生じる。
［ステップＳ１０３］ このようにして初期反りが付けられた放熱ベース１４０に対して、例えば、金属材料としてニッケルを用いためっき処理を行って、図６（Ｂ）に示されるように、放熱ベース１４０の表面にめっき層１４２を形成する。なお、めっき層の厚さは、１μｍ以上、１０μｍ以下程度であって、平均は５μｍ程度が好ましい。また、めっき処理の方法は、例えば、電解めっき法、または、無電解めっき法のいずれかであってよい。めっき厚さが厚すぎると、めっきのノジュール（異常析出）や欠陥が生じたり、凹凸が大きくなったりするため好ましくない。また、めっき膜厚は面内分布を有するが、膜厚が厚くなると、膜厚差が大きくなり、応力や熱伝導の点から好ましくない。さらに、コストの点からも好ましくない。一方、前記めっき膜厚が薄いと、酸化防止性能や腐食防止性能が低下する可能性がある。そのため、適切なめっき膜厚が必要となる。
放熱ベース１４０は、めっき層１４２を形成することにより、酸化防止性能、腐食防止性能は向上し、また、積層基板１２０に対するはんだ接合がしやすくなる。このような機能を有するために、放熱ベース１４０に対するめっき処理が行われている。
上記ステップＳ１０１〜Ｓ１０３（ステップＳ１０）の処理により、めっき処理が行われた放熱ベース１４０の初期反り付けが行われる。
また、めっき処理の前に、放熱ベース１４０にショットピーニング処理を行っているために、放熱ベース１４０のめっき層１４２は損傷を受けることがない。また、ショットピーニング処理により窪みが複数重なり合った構成の形状が形成された放熱ベース１４０にめっき層１４２が形成されるため、重なり合った複数の窪みがめっき層１４２に対してアンカー効果を生じて、放熱ベース１４０に対するめっき層１４２の密着性が向上するようになる。また、様々な形状、材質のショット材を用いることができる。
次に、様々なショット材を用いてショットピーニング処理を行った場合の放熱ベース１４０の反り状態及び放熱ベース１４０に対するめっき層１４２の密着性について図７を用いて説明する。
図７は、第１の実施の形態におけるショットピーニング処理で様々なショット材を用いた場合の放熱ベースを説明するための図である。
なお、図７では、「ショット材（形状、平均粒径（ｍｍ））」、「ＳＰ（ショットピーニング）処理種別」、「（ショットピーニング処理が行われた放熱ベースの裏面の）算術平均粗さＲａ（μｍ）」、「反り」、「めっき層の密着性」といった項目が示されている。
「ショット材（形状、平均粒径（ｍｍ））」は、ショットピーニング処理で用いられたショット材の形状及び平均粒径を表す。
「ＳＰ処理種別」は、ショットピーニング処理を行うために用いられた種別（超音波振動または空気圧）を表す。
「算術平均粗さＲａ（μｍ）」は、ショットピーニング処理が行われた放熱ベース１４０の裏面の算術平均粗さを表す。
「反り」は、ショットピーニング処理が行われた放熱ベース１４０の反り状態を表す。例えば、ショットピーニング処理により放熱ベース１４０に適切に反りが発生した場合には、「Ｇ（Ｇｏｏｄ）」を、十分な反りが発生しなかった場合には、「ＮＧ（Ｎｏｔ Ｇｏｏｄ）」を付している。
「めっき層の密着性」は、放熱ベース１４０に対するめっき層１４２の密着性の状態を表す。なお、めっき膜厚は平均５μｍとした。例えば、ショットピーニング処理が行われなかった放熱ベース１４０に対するめっき層１４２の密着性より、行われた放熱ベース１４０に対するめっき層の密着性が向上した場合には、「Ｇ（Ｇｏｏｄ）」を、密着性が向上しなかった（密着性が悪い）場合には、「Ｎ（Ｎｏ）」を付している。密着性の評価はＪＩＳ Ｈ８５０４の曲げ試験法に従った。
また、「ショット材」としては、ＳＵＳ３０４を用いて、その「形状」は、球状、円柱状、ブロック片状が用いられている。
また、これらのショット材を用いたショットピーニング処理では、ショット材の平均粒径が１ｍｍ以下のものは空気圧を利用し、ショット材の平均粒径が１ｍｍを超えるものは超音波振動を利用している。
なお、空気圧の場合には、その投射圧力を０．５ＭＰａ、投射時間を９２秒とする。一方、超音波振動の場合には、その振動振幅を７０μｍ、振動時間を２０秒とする。
図７によれば、球状の平均粒径が１ｍｍの場合に、また、ブロック片状の平均粒径が０．２ｍｍ以上、５ｍｍ以下の場合に、放熱ベース１４０に十分な反りが生じていることが分かる。これは、めっき処理の前に、放熱ベース１４０の裏面に直接、ショットピーニング処理を行っているために、放熱ベース１４０の裏面に応力が均一に入ったことが考えられる。仮に、めっき処理を行った放熱ベース１４０に対して平均粒径が０．２ｍｍ以上、５ｍｍ以下程度のショット材によりショットピーニング処理を行うと、めっき層の厚さにはばらつきがあるために、放熱ベース１４０に対して均一にショット材を打ち込むことができなくなる。
また、図７によれば、ショット材がその平均粒径が０．２ｍｍよりも小さい０．１ｍｍの円柱状の場合には、放熱ベース１４０に十分な反りを与えることができていない。これは、ショット材の平均粒径が小さすぎるために、放熱ベース１４０に対して十分な窪みを与えることができないことから、放熱ベース１４０に十分な反りが生じないことが考えられる。そして、ショット材がその平均粒径が５ｍｍよりも大きい８ｍｍのブロック片状の場合にも、上記と同様に、放熱ベース１４０に十分な反りを与えることができていない。これは、放熱ベース１４０に対する窪みのバラつきが生じるために、応力が一様に入らなくなり反りが不均一となることが考えられる。
さらに、上記の球状、ブロック片状であって、平均粒径が０．２ｍｍ以上、５ｍｍ以下におけるショットピーニング処理により、めっき層の密着性が向上していることが分かる。これは、ショットピーニング処理により裏面に複数の窪みが形成され、窪みが複数重なり合った構成（算術平均粗さ：１．０４μｍ以上、１０．８μｍ以下）が形成される。このような放熱ベース１４０に対してめっき処理が行われることにより、めっき層に対して窪みがアンカー効果を生じるためである。また、球状の平均粒径が１ｍｍの場合のショット材によるショットピーニング処理と比べると、算術平均粗さは同等であっても、密着性のさらなる向上が認められた。これは、表面に尖端部を複数備えているために、アンカー効果が向上しているためと考えられる。このため、放熱ベース１４０に対するめっき層の密着性が向上することにより、放熱ベース１４０とめっき層との熱膨張係数の差による熱応力に対する耐性が向上する。なお、ショット材は平均粒径が５ｍｍよりも大きい８ｍｍのブロック片状の場合には、算術平均粗さが大きくなることから、めっき層が均一に形成されなくなり、めっき層に斑が生じてしまうことから、めっき層の密着性が向上しなくなることが考えられる。
上記半導体装置１００の製造方法では、放熱ベース１４０を用意する工程と、放熱ベース１４０の裏面に対してショットピーニング処理を行う工程と、放熱ベース１４０のおもて面及び裏面を金属材料でめっきするめっき処理工程と、ショットピーニング処理が行われた放熱ベース１４０と、放熱ベース１４０のおもて面にはんだ１３０を介して配置された、絶縁板１２１と、絶縁板１２１のおもて面に設けられた回路板１２２とを有する積層基板１２０と、回路板１２２上にはんだを介して配置された半導体チップ１１０とを加熱によりはんだ接合する工程と、を有する。
これにより、半導体チップ１１０、積層基板１２０、放熱ベース１４０を組み立てる前に、ショットピーニング処理により放熱ベース１４０に初期反り（凹状）を付けることができることから、半導体チップ１１０、はんだ１３０に損傷を与えることがない。さらに、半導体チップ１１０、積層基板１２０、放熱ベース１４０をそれぞれはんだ付けのための加熱により、各部材間の熱膨張係数の差により放熱ベース１４０が上に凸に反っても、放熱ベース１４０は初期反り（凹状）が付けられているために、放熱ベース１４０は略水平になるように反りが矯正される。したがって、放熱ベース１４０と放熱フィン１７０との間のサーマルコンパウンド１６０の厚さが略均一となり、放熱ベース１４０から放熱フィン１７０に対する放熱性の低下が抑制される。このため、半導体装置１００の放熱性の低下が抑制され、半導体装置１００の信頼性が維持されるようになる。
また、放熱ベース１４０にショットピーニング処理を行った後で、放熱ベース１４０にめっき処理を行うことから、放熱ベース１４０に形成されためっき層１４２に亀裂、剥離等が生じずに、また、放熱ベース１４０に対するめっき層の密着性が向上する。
特に、ショットピーニング処理のショット材が球状の平均粒径が１ｍｍの場合に、また、ブロック片状の平均粒径が０．２ｍｍ以上、５ｍｍ以下の場合に、放熱ベース１４０に十分な反りが生じて、また、放熱ベース１４０に対するめっき層１４２の密着性が向上する。
［第２の実施の形態］
第２の実施の形態では、放熱ベース１４０にめっき処理を行った後で、ショットピーニング処理を行う場合について説明する。
第２の実施の形態でも、第１の実施の形態と同様に、図４に示した半導体装置１００の製造方法のフローチャートにより半導体装置１００（図１）を製造する。
ここで、第２の実施の形態における、図４のフローチャートのステップＳ１０の放熱ベースの初期反り付け処理について、図８及び図９を用いて説明する。
図８は、第２の実施の形態における半導体装置の放熱ベースの初期反り付けを示すフローチャートである。
図９は、第２の実施の形態における半導体装置の放熱ベースを示す図である。
なお、図９（Ａ）は、めっき処理が行われた放熱ベース１４０を、図９（Ｂ）は、めっき処理が行われ、ショットピーニング処理が行われた放熱ベース１４０をそれぞれ示している。
［ステップＳ１１１］ 放熱ベース１４０を用意する。
［ステップＳ１１２］ 放熱ベース１４０に対してめっき処理を行って、図９（Ａ）に示されるように、放熱ベース１４０の表面にめっき層１４３を形成する。なお、めっき層１４３の厚さは、２μｍ以上、１０μｍ以下程度である。めっき層１４３の厚さについては後述する。
［ステップＳ１１３］ めっき層１４３が形成された放熱ベース１４０の裏面に対してショットピーニング処理を行う。これにより、放熱ベース１４０の裏面に窪みが形成されて、窪みが複数重なり合った構成が形成される。ニッケル等のめっき層１４３に比べて、放熱ベース１４０の母材であるアルミや銅は柔らかいために、前記母材が変形し、母材に加工硬化層が形成される。これにより、放熱ベース１４０は、図９（Ｂ）に示されるように、ショットピーニング処理が行われた裏面側の面積が増加することで加工硬化層１４４が形成されて、凹状の初期反りが生じる。
但し、ステップＳ１１３のショットピーニング処理は、放熱ベース１４０に形成されためっき層１４３が切削されず、剥がれないようなショット材、処理条件が選択される必要がある。
また、このようにめっき層１４３に亀裂、剥離等が生じないように、放熱ベース１４０にショットピーニング処理を行う必要がある。めっき膜厚は上述したように最適な範囲があるが、さらに、めっき層１４３には、ある程度の厚さを必要とし、例えば、厚さが２μｍ以上を要する（第２の実施の形態であれば、２μｍ以上、１０μｍ以下程度）。すなわち、めっき層１４３の厚さが２μｍよりも薄い場合には（第１の実施の形態であれば、１μｍ以上、２μｍ未満程度）、第１の実施の形態で説明したように、先に放熱ベース１４０にショットピーニング処理を行った後に、めっき処理を行うことが望まれる。
このようなステップＳ１１１〜Ｓ１１３（ステップＳ１０）の処理により、放熱ベース１４０に対する初期反り付けが行われ、第１の実施の形態と同様に、図４のフローチャートのステップＳ１１の処理が開始される。
次に、めっき処理が行われた放熱ベース１４０に対して、様々なショット材を用いてショットピーニング処理を行った場合の放熱ベース１４０の反り状態及び放熱ベース１４０に対するめっき層１４３の密着性について図１０を用いて説明する。
図１０は、第２の実施の形態におけるショットピーニング処理で様々なショット材を用いた場合の放熱ベースを説明するための図である。
なお、図１０では、「ショット材（形状、平均粒径（ｍｍ））」、「ＳＰ（ショットピーニング）処理種別」、「（ショットピーニング処理が行われた放熱ベース１４０の裏面の）算術平均粗さＲａ（μｍ）」、「反り」、「めっき層の密着性」といった項目が示されている。
「ショット材（形状、平均粒径（ｍｍ））」は、ショットピーニング処理で用いられたショット材の形状及び平均粒径を表す。なお、前記平均粒径は、各ショット材をＳＥＭ（Scanning Electron Microscope）によりそれぞれ観察して、その粒径を計測して平均を取ることで得られる。
「ＳＰ処理種別」は、ショットピーニング処理を行うために用いられた種別（超音波振動または空気圧）を表す。
「算術平均粗さＲａ（μｍ）」は、ショットピーニング処理が行われた放熱ベース１４０の裏面の算術平均粗さを表し、触針式表面粗さ計で測定した。測定条件は、カットオフ長は、２．５ｍｍ、測定長さは、１２．５ｍｍ、測定速度は、０．３ｍｍ／ｓ、カットオフの種別はガウシアンとして測定した。
「反り」は、ショットピーニング処理が行われた放熱ベース１４０の反り状態を表す。例えば、ショットピーニング処理により放熱ベース１４０に適切に反りが発生した場合には、「Ｇ（Ｇｏｏｄ）」を、十分な反りが発生しなかった場合には、「ＮＧ（Ｎｏｔ Ｇｏｏｄ）」を付している。
「めっき層の密着性」は、放熱ベース１４０に対するめっき層１４３の密着性の状態を表す。なお、めっき膜厚は平均５μｍとした。例えば、ショットピーニング処理が行われなかった放熱ベース１４０に対するめっき層の密着性より、行われた放熱ベース１４０に対するめっき層の密着性が向上した場合には、「Ｇ（Ｇｏｏｄ）」を、十分に密着性が向上しなかった場合には「ＮＧ（Ｎｏｔ Ｇｏｏｄ）」を、密着性が向上しなかった（密着性が悪い）場合には、「Ｎ（Ｎｏ）」を付している。密着性の評価はＪＩＳ Ｈ８５０４の曲げ試験法に従った。
また、「ショット材」としては、ＳＵＳ３０４が用いられて、その「形状」として、球状、円柱状が用いられている。なお、ショット材の形状として、ブロック片状は、その表面に、尖端部が設けられていることから、放熱ベース１４０のめっき層１４３を切削して、めっき層１４３に亀裂、剥離等を生じさせてしまうおそれがある。そこで、ここでは、ブロック片状のショット材を用いていない。
これらのショット材を用いたショットピーニング処理では、ショット材の平均粒径が１ｍｍ以下のものは空気圧を利用し、ショット材の平均粒径が１ｍｍを超えるものは超音波振動を利用している。
なお、空気圧の場合には、その投射圧力を０．５ＭＰａ、投射時間を９２秒とする。一方、超音波振動の場合には、その振動振幅を７０μｍ、振動時間を２０秒とする。
図１０によれば、ショット材が球状であって、その平均粒径が０．６ｍｍ以上、１０ｍｍ以下の場合に、（めっき層１４３に亀裂、剥離等が生じずに）放熱ベース１４０に適切な反りが生じていることが分かる。これは、めっき処理された放熱ベース１４０が、めっき層１４３に亀裂、剥離等が生じずにめっき層１４３を介して、ショット材が適切に打ち込まれたことが考えられる。
球状のショット材の平均粒径が０．２ｍｍの場合には、放熱ベース１４０に適切な反りが生じなかった。これは、ショット材の平均粒径が小さいために、ショット材が放熱ベース１４０に対して十分に打ち込められなかったことが考えられる。なお、球状のショット材の平均粒径をより小さくすると、放熱ベース１４０に反りを生じさせることができなくなるだけではなく、めっき層１４３を切削して、めっき層１４３に亀裂、剥離等を生じさせてしまうおそれがある。
さらに、ショット材が上記の球状であって、上記の０．６ｍｍ以上、１０ｍｍ以下の平均粒径におけるショットピーニング処理により、めっき層１４３の密着性が向上していることが分かる。これは、めっき処理された放熱ベース１４０に対するショットピーニング処理において、めっき層１４３に亀裂、剥離等が生じ、密着性が低下するに至るショット材、処理条件ではないことが考えられる。なお、めっき層１４３は、反りが生じていない平滑な放熱ベース１４０に対して形成されたものであるため、放熱ベース１４０に均一に形成される。
なお、ショット材が円柱状で、その平均粒径が０．６ｍｍである場合には、めっき層１４３の密着性の向上は認められなかった。これは、円柱状のショット材の角部が、放熱ベース１４０のめっき層１４３を切削し、めっき層１４３に亀裂、剥離等を生じさせていることが考えられる。このことは、ブロック片状においても同様であると考えられる。また、ショット材が球状でも、その平均粒径が１２ｍｍである場合には、めっき層１４３の密着性の向上は認められなかった。これは、球状のショット材によりショットピーニング処理をめっき処理が行われた放熱ベース１４０に行うと、ショット材がある程度の平均粒径（この場合には１２ｍｍ）であるために、放熱ベース１４０に反りを生じさせてはいるものの、ショット材が大きすぎるために、放熱ベース１４０のめっき層１４３に亀裂、剥離等が生じさせて、密着性が低下してしまうことが考えられる。
また、ショットピーニング処理により、めっき処理が行われた放熱ベース１４０に凹状の初期反りが生じると、めっき層１４３に応力が生じる。しかし、凹状の初期反りが生じた放熱ベース１４０が半導体チップ１１０及び積層基板１２０と一体化されて、はんだ接合のために加熱されると、放熱ベース１４０は上に凸になるように反りが発生して、放熱ベース１４０における反りが抑制されるようになる。この際、放熱ベース１４０の反りが略水平に矯正されるに伴って、放熱ベース１４０のめっき層１４３に生じた応力は解消される。このため、放熱ベース１４０を半導体装置１００として一体化すると、放熱ベース１４０からめっき層１４３の剥離等が生じにくくなる。
上記半導体装置１００の製造方法では、放熱ベース１４０を用意する工程と、放熱ベース１４０のおもて面及び裏面を金属材料でめっきするめっき処理工程と、放熱ベース１４０の裏面に対してショットピーニング処理を行う工程と、ショットピーニング処理が行われた放熱ベース１４０と、放熱ベース１４０のおもて面にはんだ１３０を介して配置された、絶縁板１２１と、絶縁板１２１のおもて面に設けられた回路板１２２とを有する積層基板１２０と、回路板１２２上にはんだ１３０を介して配置された半導体チップ１１０とを加熱によりはんだ接合する工程と、を有する。
これにより、半導体チップ１１０、積層基板１２０、放熱ベース１４０を組み立てる前に、ショットピーニング処理により放熱ベース１４０に凹状の初期反りを付けることができることから、半導体チップ１１０、はんだ１３０に損傷を与えることがない。さらに、半導体チップ１１０、積層基板１２０、放熱ベース１４０をそれぞれはんだ付けのための加熱により、各部材間の熱膨張係数の差により放熱ベース１４０が上に凸に反っても、放熱ベース１４０は凹状の初期反りが付けられているために、放熱ベース１４０は略水平になるように反りが矯正される。したがって、放熱ベース１４０と放熱フィン１７０との間のサーマルコンパウンド１６０の厚さが略均一となり、放熱ベース１４０から放熱フィン１７０に対する放熱性の低下が抑制される。このため、半導体装置１００の放熱性の低下が抑制され、半導体装置１００の信頼性が維持されるようになる。
第１の実施の形態では、ショットピーニング処理の後にめっき処理を行っている。このため、アンカー効果によるめっき層１４２の密着性を向上することができる。また、様々なショット材を用いることができる。
また、第２の実施の形態では、放熱ベース１４０にめっき処理を行った後で、ショットピーニング処理を行っている。このため、放熱ベース１４０に形成されためっき層１４３に亀裂、剥離等が生じないように、放熱ベース１４０にショットピーニング処理を行う必要がある。このようなショットピーニング処理は、例えば、ショット材が球状であって、その平均粒径が０．６ｍｍ以上、１０ｍｍ以下とすることが望ましい。この場合において、放熱ベース１４０に適切な反りが生じて、また、放熱ベース１４０に対するめっき層１４３の密着性が向上する。
また、ショットピーニング処理により初期反りが付けられた放熱ベース１４０のめっき層１４３は応力が生じる。しかし、このような放熱ベース１４０は半導体チップ１１０と、積層基板１２０と共にはんだ接合により半導体装置１００に一体化する際の加熱により、上に凸の反りが生じ、略水平に反りが矯正される。このため、半導体装置１００の放熱ベース１４０のめっき層１４３の応力は解消されてしまい、放熱ベース１４０からめっき層１４３の剥離が抑制されるようになる。また、酸化防止性能や腐食防止性能も満たされる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
１００ 半導体装置
１１０ 半導体チップ
１２０ 積層基板
１２１ 絶縁板
１２２ 回路板
１２３ 金属板
１３０ はんだ
１４０ 放熱ベース
１４１ 加工硬化層
１４２ めっき層
１５０ ケース
１６０ サーマルコンパウンド
１７０ 放熱フィン
２００ マスク
３００，４００ ショットピーニング処理装置
３１０ 超音波振動装置
３２０，４２０ ショット材

Claims (10)

  1. 放熱ベースを用意する工程と、
    前記放熱ベースのおもて面及び裏面を金属材料でめっきするめっき処理工程と、
    前記めっき処理工程の前または後に、前記放熱ベースの裏面に対してショットピーニング処理を行う工程と、
    前記ショットピーニング処理が行われた前記放熱ベースと、前記放熱ベースのおもて面にはんだを介して配置された、絶縁板と、前記絶縁板のおもて面に設けられた回路板とを有する積層基板と、前記回路板上にはんだを介して配置された半導体チップとを加熱によりはんだ接合する工程と、
    を有する半導体装置の製造方法。
  2. 前記めっき処理工程の前に、前記ショットピーニング処理を行う場合には、
    前記ショットピーニング処理は、超音波振動または空気圧を用いてショット材を前記放熱ベースの裏面に衝突させる、
    請求項１記載の半導体装置の製造方法。
  3. 前記空気圧を用いる場合には、
    前記ショット材は、平均粒径が１ｍｍ以下である、
    請求項２記載の半導体装置の製造方法。
  4. 前記超音波振動を用いる場合には、
    前記ショット材は、平均粒径が１ｍｍ超である、
    請求項２記載の半導体装置の製造方法。
  5. 前記ショット材の平均粒径は、０．２ｍｍ以上、５ｍｍ以下である、
    請求項２記載の半導体装置の製造方法。
  6. 前記ショット材の形状は、球状、または、表面に尖端部を複数備えるブロック片状である、
    請求項５記載の半導体装置の製造方法。
  7. 前記めっき処理工程によるめっき層の厚さは、１μｍ以上、１０μｍ未満である、
    請求項２記載の半導体装置の製造方法。
  8. 前記めっき処理工程の後に、前記ショットピーニング処理を行う場合には、
    前記ショットピーニング処理で用いるショット材は球状である、
    請求項１記載の半導体装置の製造方法。
  9. 前記ショット材の平均粒径は、０．６ｍｍ以上、１０ｍｍ以下である、
    請求項８記載の半導体装置の製造方法。
  10. 前記めっき処理工程によるめっき層の厚さは、２μｍ以上、１０μｍ以下である、
    請求項８記載の半導体装置の製造方法。
JP2017539889A 2015-09-17 2016-09-12 半導体装置の製造方法 Active JP6330976B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015183810 2015-09-17
JP2015183810 2015-09-17
PCT/JP2016/076782 WO2017047544A1 (ja) 2015-09-17 2016-09-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017047544A1 JPWO2017047544A1 (ja) 2017-12-21
JP6330976B2 true JP6330976B2 (ja) 2018-05-30

Family

ID=58289237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017539889A Active JP6330976B2 (ja) 2015-09-17 2016-09-12 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10098254B2 (ja)
JP (1) JP6330976B2 (ja)
CN (1) CN107431053B (ja)
DE (1) DE112016000655B4 (ja)
WO (1) WO2017047544A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924889B (zh) * 2016-03-31 2021-02-12 富士电机株式会社 半导体装置及半导体装置的制造方法
TWI786182B (zh) * 2017-11-07 2022-12-11 台灣東電化股份有限公司 基板結構
US11063495B2 (en) 2019-07-01 2021-07-13 Nidec Motor Corporation Heatsink clamp for multiple electronic components

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671960A (en) * 1979-11-19 1981-06-15 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
TW445558B (en) * 2000-04-14 2001-07-11 Via Tech Inc Manufacturing method for cavity-down plastic ball grid array package substrate
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
JP3971296B2 (ja) 2002-12-27 2007-09-05 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合基板およびその製造方法
JP4543279B2 (ja) * 2004-03-31 2010-09-15 Ｄｏｗａメタルテック株式会社 アルミニウム接合部材の製造方法
JP5103175B2 (ja) * 2004-11-01 2012-12-19 パナソニック株式会社 照明装置及び表示装置
JP2006332084A (ja) * 2005-05-23 2006-12-07 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法、および半導体装置
US7511961B2 (en) * 2006-10-26 2009-03-31 Infineon Technologies Ag Base plate for a power semiconductor module
JP5120604B2 (ja) * 2007-05-22 2013-01-16 アイシン・エィ・ダブリュ株式会社 半導体モジュール及びインバータ装置
JP2009088218A (ja) 2007-09-28 2009-04-23 Dowa Metaltech Kk 半導体装置
US20110163348A1 (en) * 2008-03-25 2011-07-07 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump
US20110278638A1 (en) * 2008-03-25 2011-11-17 Lin Charles W C Semiconductor chip assembly with post/dielectric/post heat spreader
JP4797077B2 (ja) 2009-02-18 2011-10-19 株式会社日立製作所 半導体パワーモジュール、電力変換装置、および、半導体パワーモジュールの製造方法
WO2011024377A1 (en) 2009-08-25 2011-03-03 Fuji Electric Systems Co., Ltd. Semiconductor module and heat radiation member
JP5251791B2 (ja) * 2009-08-31 2013-07-31 株式会社デンソー 樹脂封止型半導体装置およびその製造方法
JP2014187088A (ja) * 2013-03-22 2014-10-02 Toshiba Corp パワー半導体装置の製造方法、パワー半導体装置
KR102351257B1 (ko) * 2014-07-07 2022-01-17 삼성전자주식회사 잔류응력을 갖는 반도체 패키지 및 그 제조방법
WO2016121159A1 (ja) * 2015-01-26 2016-08-04 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US10098254B2 (en) 2018-10-09
US20170367213A1 (en) 2017-12-21
DE112016000655B4 (de) 2023-12-07
JPWO2017047544A1 (ja) 2017-12-21
CN107431053A (zh) 2017-12-01
WO2017047544A1 (ja) 2017-03-23
CN107431053B (zh) 2020-10-13
DE112016000655T5 (de) 2017-10-19

Similar Documents

Publication Publication Date Title
JP6582783B2 (ja) 半導体装置
JP6610773B2 (ja) 半導体装置の製造方法
JP6330976B2 (ja) 半導体装置の製造方法
JP2014187088A (ja) パワー半導体装置の製造方法、パワー半導体装置
JP7204637B2 (ja) セラミックス金属回路基板およびそれを用いた半導体装置
WO2018092319A1 (ja) 半導体装置
JP5407881B2 (ja) パワーモジュール製造方法およびその方法により製造したパワーモジュール
JP2010103311A (ja) 積層基板
JP7027094B2 (ja) 放熱部品付きパワーモジュール
JP2010040881A (ja) 位置決め治具および半導体装置の製造方法
US7468554B2 (en) Heat sink board and manufacturing method thereof
JP6090529B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007281189A (ja) 金属ベース回路板及びその製造方法、実装部品、モジュール
JP2011052240A (ja) 溶射絶縁膜が備えられる構造体の製造方法
JP6020496B2 (ja) 接合構造体およびその製造方法
JP2006332084A (ja) 半導体装置の製造方法、および半導体装置
EP1729342A1 (en) Heat sink board and manufacturing method thereof
JP2007201036A (ja) 電子装置およびその製造方法
JP2011198864A (ja) 電力用半導体装置及びその製造方法
JP2006140402A (ja) 半導体集積回路装置
JP5391151B2 (ja) 半導体素子収納用パッケージおよびその製造方法
JP2020092134A (ja) 基板の製造方法、電力用半導体装置の製造方法、および基板
JP2003318203A (ja) ダイボンディング方法
JP2019033132A (ja) ベース板及びパワーモジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180409

R150 Certificate of patent or registration of utility model

Ref document number: 6330976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250