CN107431053B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN107431053B
CN107431053B CN201680012709.0A CN201680012709A CN107431053B CN 107431053 B CN107431053 B CN 107431053B CN 201680012709 A CN201680012709 A CN 201680012709A CN 107431053 B CN107431053 B CN 107431053B
Authority
CN
China
Prior art keywords
heat dissipation
dissipation base
shot
plating
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680012709.0A
Other languages
English (en)
Other versions
CN107431053A (zh
Inventor
横山岳
齐藤隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107431053A publication Critical patent/CN107431053A/zh
Application granted granted Critical
Publication of CN107431053B publication Critical patent/CN107431053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

防止对半导体芯片的损伤而抑制半导体装置的散热性下降。具有：准备散热基座的工序(步骤S101)；对散热基座的背面进行喷丸处理的工序(步骤S102)；利用金属材料对散热基座的正面和背面进行镀覆的镀覆处理工序(步骤S103)；通过加热将进行了喷丸处理的散热基座、隔着焊料配置在散热基座的正面且具有绝缘板和设置在绝缘板的正面的电路板的层叠基板、以及隔着焊料配置在电路板上的半导体芯片进行焊料接合的工序。由此，能够在将半导体芯片、层叠基板、散热基座组装之前，通过喷丸处理对散热基座施加初始翘曲(向下凸起)，因此，不会对半导体芯片、焊料带来损伤。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
功率半导体装置具有半导体芯片、层叠基板、和隔着焊料设置有该层叠基板的散热基座，所述层叠基板具备在正面形成有导电性的电路板且在背面形成有金属板的绝缘板，并且在电路板上隔着焊料设置有半导体芯片。这样的功率半导体装置还在散热基座的背面隔着导热膏安装有散热片等冷却器。此外，在功率半导体装置中，为了将半导体芯片、层叠基板和散热基座进行焊料接合而被加热。此时，由于各部件间的热膨胀系数存在差异，所以在散热基座会产生向上凸起的翘曲。如果在产生了翘曲的散热基座与散热片之间产生间隙，则导热膏的厚度会变得不均匀，且散热性下降。
因此，在这样的将半导体芯片、层叠基板和散热基座一体化而成的功率半导体装置中，通过用于焊料接合的加热，在产生了向上凸起的翘曲的散热基座的背面进行喷丸处理而形成加工硬化层。由此，能够通过在散热基座产生向下凸起的翘曲，来将产生了向上凸起的翘曲的散热基座的翘曲校正为大致水平。
由此，已知有隔着导热膏使散热基座与散热片更紧密贴合而抑制散热性下降的方法(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2004-214284号公报
发明内容
技术问题
然而，如果在隔着焊料而层叠半导体芯片、层叠基板和散热基座之后，在散热基座的背面进行喷丸处理，则存在对半导体芯片、焊料带来损伤的隐患。
技术方案
根据本发明的一个观点，提供一种半导体装置的制造方法，具有：准备散热基座的工序；利用金属材料对所述散热基座的正面和背面进行镀覆的镀覆处理工序；在所述镀覆处理工序之前或之后，对所述散热基座的背面进行喷丸处理的工序；通过加热将进行了所述喷丸处理的所述散热基座、隔着焊料配置在所述散热基座的正面且具有绝缘板和设置在所述绝缘板的正面的电路板的层叠基板、以及隔着焊料配置在所述电路板上的半导体芯片进行焊料接合的工序。
技术效果
根据所公开的技术，能够防止对半导体芯片的损伤而抑制半导体装置的散热性下降。
本发明的上述及其他目的、特征和优点，通过表示作为本发明的例子而优选的实施方式的附图和相关的下述说明来变得清楚。
附图说明
图1是示出第一实施方式中的半导体装置的图。
图2是用于说明第一实施方式中的喷丸处理的图。
图3是示出第一实施方式中的喷丸处理所使用的喷射材料的一例的图。
图4是示出第一实施方式中的半导体装置的制造方法的流程图。
图5是示出第一实施方式中的半导体装置的散热基座的初始翘曲施加的流程图。
图6是示出第一实施方式中的半导体装置的散热基座的图。
图7是用于说明在第一实施方式中的喷丸处理中使用了各种喷射材料的情况下的散热基座的图。
图8是示出第二实施方式中的半导体装置的散热基座的初始翘曲施加的流程图。
图9是示出第二实施方式中的半导体装置的散热基座的图。
图10是用于说明在第二实施方式中的喷丸处理中使用了各种喷射材料的情况下的散热基座的图。
符号说明
100：半导体装置
110：半导体芯片
120：层叠基板
121：绝缘板
122：电路板
123：金属板
130：焊料
140：散热基座
141：加工硬化层
142：镀覆层
150：壳体
160：导热膏
170：散热片
200：掩模
300、400：喷丸处理装置
310：超声波振动装置
320、420：喷射材料
具体实施方式
以下，利用附图对实施方式进行说明。
[第一实施方式]
首先，利用图1对半导体装置进行说明。
图1是示出第一实施方式中的半导体装置的图。
就半导体装置100而言，将半导体芯片110、层叠基板120和散热基座140层叠而收纳于壳体150，利用树脂(省略图示)来封装半导体芯片110、层叠基板120和散热基座140的正面侧。
半导体芯片110包括例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、FWD(Free Wheeling Diode：续流二极管)等半导体元件。应予说明，在图1中，仅记载了一个半导体芯片110，但是也可以根据需要而配置多个。
层叠基板120具有绝缘板121、形成在绝缘板121的正面的导电性的电路板122、和形成在所述绝缘板121的背面的金属板123。此外，层叠基板120在所述导电性的电路板122上隔着焊料(省略图示)而设置有半导体芯片110。
散热基座140由导热性高的例如：铝、金、银、铜等金属构成，并被进行镀覆处理而在表面形成有镀覆层(省略图示)。在散热基座140的正面隔着焊料130而设置有层叠基板120。此外，在散热基座140的背面，通过喷丸处理，形成多个凹陷并被加工成多个凹陷相互重叠的结构，而形成加工硬化层(省略图示)。应予说明，对于散热基座140的背面的加工硬化层的详细的形成方法将在后面描述。此外，绝缘板121的正面是指在图1中形成有电路板122的一侧的面。散热基座140的背面是指在图1中形成有层叠基板120的一侧的相反侧的面。
应予说明，半导体芯片110内以及半导体芯片110的主电极与壳体150的端子通过引线(省略图示)进行电连接。
具有这样的结构的半导体装置100，在散热基座140的背面隔着导热膏160而设置有散热片170。散热片170由导热性高的例如：铝、金、银、铜等金属构成，并隔着导热膏160用螺钉(省略图示)安装于散热基座140的背面。所述导热膏160用于使散热基座140与散热片170紧密贴合，使散热基座140与散热片170之间的导热良好。因此，重要的是消除空隙。在散热基座140翘曲，或者散热基座140的背面不平滑的情况下，在散热基座140与散热片170之间产生间隙。因此，由于导热膏的膜厚变厚或产生空隙会导致导热下降，所以不优选。
应予说明，导热膏160包括例如非硅系有机油、和包含于该有机油的填料。应予说明，填料可使用导热率高，且为绝缘体的氧化铝等。并且，所述填料的填充率为80wt％以上且95wt％以下，填料的直径平均为5μm。此外，导热膏160的导热率为1.99W/(m·K)，粘度为542Pa·s(旋转速度为0.3rpm时)、112Pa·s(旋转速度为3rpm时)。将这样的导热膏160在散热基座140涂布为厚度100μm左右。
这里，利用图2对通过喷丸处理对散热基座140的背面形成加工硬化层的详细的方法进行说明。
图2是用于说明第一实施方式中的喷丸处理的图。
应予说明，对于喷丸处理，图2的(A)表示说明通过超声波振动使喷射材料飞溅的情况的图，图2的(B)表示用于说明通过气压使喷射材料飞溅的情况的图。
在半导体装置100的散热基座140的背面多个凹陷相互重叠的结构是通过喷丸(SP)处理而形成。
首先，为了对散热基座140的背面执行喷丸处理，例如，如图2的(A)所示，针对散热基座140的背面的通过掩模200指定的多个凹陷的加工区域，设置喷丸处理装置300。
喷丸处理装置300包括超声波振动装置310、和通过超声波振动装置310来进行振动的多个喷射材料320。
在这样的喷丸处理装置300中，通过驱动超声波振动装置310，喷射材料320进行振动。由于振动的喷射材料320撞到散热基座140的背面，在散热基座140的背面形成多个凹陷。于是，通过该多个凹陷相互重叠而形成的区域的面积扩大并硬化，从而形成加工硬化层。该加工硬化层为在散热基座140的板厚方向上具有数微米至数十微米的厚度的层。并且，在该进行了喷丸处理的区域，由于加工硬化层而使压应力起作用，并作为散热基座140产生翘曲。更具体地，将加工硬化层设置在下方，成为向下凸起的形状。此外，在散热基座140的背面形成的凹陷的深度、宽度、数量等能够通过改变超声波振动的振幅、喷射材料的形状、平均粒径等来控制。
此外，为了对散热基座140的背面执行喷丸处理，例如，如图2的(B)所示，针对散热基座140的背面的通过掩模200指定的多个凹陷的形成区域，设置喷丸处理装置400。
喷丸处理装置400包括通过气压来飞溅的多个喷射材料420。
在这样的喷丸处理装置400中，通过利用气压来吹飞喷射材料420，使喷射材料420从喷丸处理装置400(沿图中实线箭头方向)飞出。由于飞出的喷射材料420撞到散热基座140的背面，在散热基座140的背面形成多个凹陷，而形成多个凹陷相互重叠的结构。于是，通过形成有多个凹陷的区域的面积扩大并硬化，从而形成加工硬化层。如果利用喷丸处理装置400进行的喷丸处理结束，则沿图中虚线箭头方向使喷丸处理装置400移动，再次进行喷丸处理。这样，能够在通过掩模200指定的散热基座140的整个背面进行喷丸处理。此外，在散热基座140的背面形成的凹陷的深度、宽度、数量等能够基于喷丸处理装置400所施加的气压的压力、喷射材料的形状、平均粒径等来控制。
这样，喷丸处理能够通过利用超声波振动或气压使喷射材料撞到散热基座140，从而形成加工硬化层。并且，能够通过压应力起作用，使散热基座140翘曲，而施加初始翘曲。
应予说明，喷射材料为SUS304，在超声波振动的情况下的喷射材料的平均粒径最大为4mm左右，在气压的情况下的喷射材料的平均粒径最大为1.2mm左右。因此，与气压的情况相比，超声波振动的情况下能够使用喷射材料平均粒径大(重)的喷射材料。另一方面，在超声波振动的情况下，如果喷射材料的平均粒径过小，则散热基座140的背面会被切削。通常，在喷射材料碰撞到散热基座140等金属板时，在金属表面形成压应力等残余应力，并且同时还有切削金属的作用。如果喷射材料的平均粒径过小，则存在后者的切削金属的作用变得更大的情况。因此，为了获得预定的残余应力，金属会被切削，所以产生不优选的情况。此外，在气压的情况下，如果喷射材料过重，则无法通过气压使喷射材料飞溅。
接下来，利用图3对喷丸处理所使用的喷射材料的例子进行说明。
图3是示出第一实施方式中的喷丸处理所使用的喷射材料的一例的图。
喷射材料主要具有三种形状。
这样的喷射材料，例如如图3的(A)所示，为球状(球体)。
此外，作为其他喷射材料，例如如图3的(B)所示，为切割引线而成的那样的圆柱状。
此外，作为其他喷射材料，例如如图3的(C)所示，为表面具备多个尖端部的片块状。
应予说明，在喷射材料为圆柱状、片块状的情况下，由于表面具备多个尖端部，所以与球状的情况相比，能够切削被处理材料。此外，片块状和圆柱状的喷射材料比球状的喷射材料价格低廉。
接下来，利用图4对这样的半导体装置100的制造方法进行说明。
图4是示出第一实施方式中的半导体装置的制造方法的流程图。应予说明，图4的各处理分别由半导体装置100的制造者及制造者所操作的制造装置来执行。
[步骤S10]准备散热基座140。对准备好的散热基座140的表面进行镀覆处理。在该镀覆处理之前或之后，对散热基座140的背面进行喷丸处理，而对散热基座140施加成为凹状那样的初始翘曲。这是对之后在隔着焊料将半导体芯片110、层叠基板120、散热基座140层叠并加热进行焊料接合时，由于各部件间的热膨胀系数的差异而使散热基座140向上凸起翘曲的情况进行预测，而在使半导体芯片110、层叠基板120、散热基座140层叠之前，预先对散热基座140施加这样的初始翘曲。在不对散热基座140施加初始翘曲的情况下，将层叠基板120和/或半导体芯片110安装在散热基座140时的翘曲量根据半导体装置100的种类而不同。因此，预先测量所述翘曲量。然后，将预定的翘曲量施加到散热基座140。应予说明，作为施加初始翘曲的方法，具有夹在预定形状的金属模具上，冲压而使其变形的方法。然而，在所述方法中，由于针对半导体装置100的每个种类施加不同的翘曲量，所以需要准备多个金属模具。此外，难以高精度地控制翘曲量。因此，需要根据半导体装置100的种类来高精度地施加翘曲量的方法。
应予说明，即使在如后所述地在散热基座140的正面设置层叠基板120的情况下，“向上凸起”也是指散热基座140的相对于正面的背面侧凹陷的状态，“向下凸起”也是指散热基座140的正面侧凹陷的状态。
应予说明，对于步骤S10的详细处理将在后面描述。
[步骤S11]在散热基座140上隔着焊料板设置层叠基板120，在层叠基板120的电路板122上隔着焊料板设置半导体芯片110来设置各部件。
[步骤S12]加热使配置在半导体芯片110、层叠基板120和散热基座140的各部件间的焊料板熔融，并使熔融的焊料固化，从而对半导体芯片110、层叠基板120和散热基座140进行焊料接合。
此时，被施加了向下凸起的翘曲的散热基座140由于加热而以成为向上凸起的方式翘曲。由此，散热基座140的翘曲为大致水平，抑制散热基座140的翘曲。
[步骤S13]对半导体芯片110进行引线键合，进行布线连接。
[步骤S14]在壳体150进行端子的安装。
[步骤S15]将在步骤S11中设置好的半导体芯片110、层叠基板120和散热基座140收纳于壳体150，使他们与壳体150紧密贴合而组装半导体装置100。
应予说明，此时，在壳体150的背面侧，露出有散热基座140的背面。
[步骤S16]将壳体150内的半导体芯片110、层叠基板120和散热基座140的正面用树脂封装。
[步骤S17]将壳体150的端子折弯，安装盖体。
[步骤S18]以成为100μm的厚度的方式将导热膏涂布于散热基座140的背面。
[步骤S19]将散热片170安装于涂布有导热膏160的散热基座140的背面，用螺钉将散热片170相对于散热基座140固定。应予说明，步骤S13可以在步骤S15之后进行。
此时，由于抑制了散热基座140的翘曲，所以散热基座140与隔着导热膏160安装的散热片170之间的间隙的产生也得到抑制。这样，如果将散热片170隔着导热膏160安装于散热基座140，则抑制从散热基座140向散热片170的散热性的下降。
基于以上内容，制造安装有散热片170的半导体装置100。
接下来，利用图5和图6对散热基座140的初始翘曲施加的详细内容进行说明。
图5是示出第一实施方式中的半导体装置的散热基座的初始翘曲施加的流程图。
图6是示出第一实施方式中的半导体装置的散热基座的图。
应予说明，图6的(A)示出进行了喷丸处理的散热基座140，图6的(B)示出进行了喷丸处理，并进而进行了镀覆处理的散热基座140。
[步骤S101]准备散热基座140。
[步骤S102]对散热基座140的背面进行喷丸处理。由此，在散热基座140的背面形成多个凹陷，被加工成多个凹陷重叠的结构。由此，散热基座140如图6的(A)所示，在进行了喷丸处理的背面侧形成加工硬化层141，被施加压应力而产生凹状的初始翘曲。
[步骤S103]对于这样地施加了初始翘曲的散热基座140，例如，进行作为金属材料而使用镍的镀覆处理，如图6的(B)所示，在散热基座140的表面形成镀覆层142。应予说明，镀覆层的厚度为1μm以上且10μm以下的程度，优选地，平均为5μm左右。此外，镀覆处理的方法例如可以是电镀法或无电镀法。如果镀覆厚度过厚，则产生镀覆的结块(异常析出)和/或缺陷，或者凹凸变大，因此不优选。此外，镀覆膜厚度具有面内分布，但是如果膜厚度变厚，则膜厚度差变大，从应力和/或导热的方面来看不优选。进一步地，从成本方面来看也不优选。另一方面，如果所述镀覆膜厚度薄，则存在抗氧化性能和/或防腐蚀性能下降的可能性。因此，需要适当的镀覆膜厚度。
散热基座140通过形成镀覆层142，来提高抗氧化性能、防腐蚀性能，此外，相对于层叠基板120的焊料接合变得容易。为了具有这样的功能，对散热基座140进行镀覆处理。
通过上述步骤S101～S103(步骤S10)的处理，来进行散热基座140的初始翘曲施加，所述散热基座140进行了镀覆处理。
此外，由于在镀覆处理之前，对散热基座140进行了喷丸处理，所以散热基座140的镀覆层142不会受到损伤。此外，由于镀覆层142形成于通过喷丸处理而形成有多个凹陷相互重叠的结构的形状的散热基座140，所以相互重叠的多个凹陷对镀覆层142产生锚固效果，提高镀覆层142相对于散热基座140的紧密贴合性。此外，可以使用各种形状、材质的喷射材料。
接下来，利用图7对使用各种喷射材料进行了喷丸处理的情况下的散热基座140的翘曲状态及镀覆层142相对于散热基座140的紧密贴合性进行说明。
图7是用于说明在第一实施方式中的喷丸处理中使用了各种喷射材料的情况下的散热基座的图。
应予说明，在图7中，示出了“喷射材料(形状、平均粒径(mm))”、“SP(喷丸)处理种类”、“(进行了喷丸处理的散热基座的背面的)算术平均粗糙度Ra(μm)”、“翘曲”、“镀覆层的紧密贴合性”这样的项目。
“喷射材料(形状、平均粒径(mm))”表示喷丸处理中使用的喷射材料的形状及平均粒径。
“SP处理种类”表示用于进行喷丸处理的种类(超声波振动或气压)。
“算术平均粗糙度Ra(μm)”表示进行了喷丸处理的散热基座140的背面的算术平均粗糙度。
“翘曲”表示进行了喷丸处理的散热基座140的翘曲状态。例如，在通过喷丸处理而在散热基座140适当地产生了翘曲的情况下，标记“G(Good，好)”，在未产生足够的翘曲的情况下，标记“NG(Not Good，不好)”。
“镀覆层的紧密贴合性”表示镀覆层142相对于散热基座140的紧密贴合性的状态。应予说明，镀覆膜厚度设为平均5μm。例如，与镀覆层142相对于未进行喷丸处理的散热基座140的紧密贴合性相比，在镀覆层相对于进行了喷丸处理的散热基座140的紧密贴合性提高了的情况下，标记“G(Good，好)”，在镀覆层相对于进行了喷丸处理的散热基座140的紧密贴合性未提高(紧密贴合性差)的情况下，标记“N(No，差)”。紧密贴合性的评价按照JIS H8504的弯曲试验方法。
此外，作为“喷射材料”使用SUS304，其“形状”使用球状、圆柱状、片块状。
此外，在使用了这些喷射材料的喷丸处理中，喷射材料的平均粒径为1mm以下的喷射材料利用气压，喷射材料的平均粒径超过1mm的喷射材料利用超声波振动。
应予说明，在气压的情况下，将其投射压力设为0.5MPa，投射时间设为92秒。另一方面，在超声波振动的情况下，将其振动振幅设为70μm，振动时间设为20秒。
根据图7可知，在球状的平均粒径为1mm的情况下，及片块状的平均粒径为0.2mm以上且5mm以下的情况下，在散热基座140产生了足够的翘曲。这可认为是如下情况：由于在镀覆处理之前在散热基座140的背面直接进行了喷丸处理，所以在散热基座140的背面均匀地施加了应力。假设，如果通过平均粒径为0.2mm以上且5mm以下的程度的喷射材料对进行了镀覆处理的散热基座140进行喷丸处理，则由于镀覆层的厚度存在偏差，所以变得无法使喷射材料均匀地撞到散热基座140。
此外，根据图7，喷射材料在其平均粒径为比0.2mm小的0.1mm的圆柱状的情况下，无法对散热基座140施加足够的翘曲。这可认为是如下情况：由于喷射材料的平均粒径过小，所以无法对散热基座140施加足够的凹陷，因此在散热基座140不产生足够的翘曲。并且，喷射材料在其平均粒径为比5mm大的8mm的片块状的情况下，也与上述相同，无法对散热基座140施加足够的翘曲。这可认为是如下情况：由于凹陷相对于散热基座140产生偏差，所以应力不均匀地施加，使得翘曲不均匀。
进一步地，可知通过喷射材料为上述的球状、片块状，且平均粒径为0.2mm以上且5mm以下的喷丸处理，镀覆层的紧密贴合性提高了。这是因为通过喷丸处理在背面形成多个凹陷，形成多个凹陷相互重叠的结构(算术平均粗糙度：1.04μm以上且10.8μm以下)，通过对这样的散热基座140进行镀覆处理，使凹陷对镀覆层产生锚固效果。此外，确认了与基于球状的平均粒径为1mm时的喷射材料的喷丸处理相比，即使算术平均粗糙度等同，紧密贴合性也进一步提高。这可认为是由于在表面具备多个尖端部，所以锚固效果提高了。因此，通过提高镀覆层相对于散热基座140的紧密贴合性，对基于散热基座140与镀覆层之间的热膨胀系数的差异的热应力的抵抗提高。应予说明，可以认为在喷射材料的平均粒径为比5mm大的8mm的片块状的情况下，由于算术平均粗糙度变大，所以镀覆层无法均匀地形成，由于在镀覆层产生不均，所以镀覆层的紧密贴合性没有提高。
在上述半导体装置100的制造方法中，具有准备散热基座140的工序、对散热基座140的背面进行喷丸处理的工序、利用金属材料对散热基座140的正面和背面进行镀覆的镀覆处理工序、以及通过加热将进行了喷丸处理的散热基座140、隔着焊料130配置在散热基座140的正面且具有绝缘板121和设置在绝缘板121的正面的电路板122的层叠基板120、和隔着焊料配置在电路板122上的半导体芯片110进行焊料接合的工序。
由此，能够在将半导体芯片110、层叠基板120和散热基座140组装之前，通过喷丸处理对散热基座140施加初始翘曲(凹状)，因此不会对半导体芯片110和焊料130带来损伤。进一步地，即使因用于将半导体芯片110、层叠基板120、散热基座140分别进行焊料接合的加热，且由于各部件间的热膨胀系数的差异使散热基座140向上凸起翘曲，也因为散热基座140被施加了初始翘曲(凹状)，而使散热基座140的翘曲被校正为大致水平。因此，散热基座140与散热片170之间的导热膏160的厚度大致均匀，抑制从散热基座140向散热片170的散热性的下降。因此，抑制半导体装置100的散热性的下降，维持半导体装置100的可靠性。
此外，由于在对散热基座140进行喷丸处理之后，对散热基座140进行镀覆处理，所以在形成于散热基座140的镀覆层142上不产生裂缝、剥离等情况下，还提高镀覆层相对于散热基座140的紧密贴合性。
特别地，在喷丸处理的喷射材料为球状的平均粒径为1mm的情况下，以及，喷射材料为片块状的平均粒径为0.2mm以上且5mm以下的情况下，在散热基座140产生足够的翘曲，另外，提高镀覆层142相对于散热基座140的紧密贴合性。
[第二实施方式]
在第二实施方式中，对在对散热基座140进行镀覆处理之后，进行喷丸处理的情况进行说明。
在第二实施方式中，也与第一实施方式同样地，通过图4所示的半导体装置100的制造方法的流程图来制造半导体装置100(图1)。
这里，利用图8和图9对第二实施方式中的图4的流程图的步骤S10的散热基座的初始翘曲施加处理进行说明。
图8是示出第二实施方式中的半导体装置的散热基座的初始翘曲施加的流程图。
图9是示出第二实施方式中的半导体装置的散热基座的图。
应予说明，图9的(A)示出进行了镀覆处理的散热基座140，图9的(B)示出进行了镀覆处理并进行了喷丸处理的散热基座140。
[步骤S111]准备散热基座140。
[步骤S112]对散热基座140进行镀覆处理，如图9的(A)所示，在散热基座140的表面形成镀覆层143。应予说明，镀覆层143的厚度为2μm以上且10μm以下的程度。对于镀覆层143的厚度将在后面描述。
[步骤S113]对形成有镀覆层143的散热基座140的背面进行喷丸处理。由此，在散热基座140的背面形成凹陷，形成多个凹陷相互重叠的结构。与镍等镀覆层143相比，作为散热基座140的基材的铝或铜柔软，因此所述基材发生变形，在基材形成加工硬化层。由此，如图9的(B)所示，散热基座140通过增加进行了喷丸处理的背面侧的面积而形成加工硬化层144，产生凹状的初始翘曲。
但是，步骤S113的喷丸处理需要选择形成在散热基座140的镀覆层143不被切削、不剥离那样的喷射材料、处理条件。
此外，这样需要以在镀覆层143上不产生裂缝、剥离等的方式，对散热基座140进行喷丸处理。如上所述，镀覆膜厚度具有最佳范围，但进一步地镀覆层143需要一定程度的厚度，例如需要厚度为2μm以上(如果是第二实施方式，则为2μm以上且10μm以下的程度)。即，在镀覆层143的厚度比2μm薄的情况下(如果是第一实施方式，则为1μm以上且小于2μm的程度)，如第一实施方式中所说明的，优选先对散热基座140进行喷丸处理之后，进行镀覆处理。
通过这样的步骤S111～S113(步骤S10)的处理，对散热基座140进行初始翘曲施加，并与第一实施方式同样地，开始图4的流程图的步骤S11的处理。
接下来，利用图10对使用各种喷射材料对进行了镀覆处理的散热基座140进行喷丸处理的情况下的散热基座140的翘曲状态及镀覆层143相对于散热基座140的紧密贴合性进行说明。
图10是用于说明在第二实施方式中的喷丸处理中使用了各种喷射材料的情况下的散热基座的图。
应予说明，在图10中，示出了“喷射材料(形状、平均粒径(mm))”、“SP(喷丸)处理种类”、“(进行了喷丸处理的散热基座140的背面的)算术平均粗糙度Ra(μm)”、“翘曲”、“镀覆层的紧密贴合性”这样的项目。
“喷射材料(形状、平均粒径(mm))”表示喷丸处理中使用的喷射材料的形状及平均粒径。应予说明，所述平均粒径通过利用SEM(Scanning Electron Microscope：扫描电子显微镜)分别观察各喷射材料，测量各喷射材料的粒径并取平均而得到。
“SP处理种类”表示用于进行喷丸处理的种类(超声波振动或气压)。
“算术平均粗糙度Ra(μm)”表示进行了喷丸处理的散热基座140的背面的算术平均粗糙度，利用触针式表面粗糙度计来测定。测定条件为：截断长度为2.5mm，测定长度为12.5mm，测定速度为0.3mm/s，并将截断种类设为高斯性来进行测定。
“翘曲”表示进行了喷丸处理的散热基座140的翘曲状态。例如，在通过喷丸处理而在散热基座140适当地产生了翘曲的情况下，标记“G(Good，好)”，在未产生足够的翘曲的情况下，标记“NG(Not Good，不好)”。
“镀覆层的紧密贴合性”表示镀覆层143相对于散热基座140的紧密贴合性的状态。应予说明，镀覆膜厚度设为平均5μm。例如，与镀覆层相对于未进行喷丸处理的散热基座140的紧密贴合性相比，在镀覆层相对于进行了喷丸处理的散热基座140的紧密贴合性提高了的情况下，标记“G(Good，好)”，在镀覆层相对于进行了喷丸处理的散热基座140的紧密贴合性未充分提高的情况下，标记“NG(Not Good，不好)”，在镀覆层相对于进行了喷丸处理的散热基座140的紧密贴合性未提高(紧密贴合性差)的情况下，标记“N(No，差)”。紧密贴合性的评价按照JIS H8504的弯曲试验方法。
此外，作为“喷射材料”使用SUS304，其“形状”使用球状、圆柱状。应予说明，作为喷射材料的形状，片块状由于在其表面设置有尖端部，所以存在切削散热基座140的镀覆层143而导致在镀覆层143产生裂缝、剥离等的隐患。因此，这里未使用片块状的喷射材料。
在使用了这些喷射材料的喷丸处理中，喷射材料的平均粒径为1mm以下的喷射材料利用气压，喷射材料的平均粒径超过1mm的喷射材料利用超声波振动。
应予说明，在气压的情况下，将其投射压力设为0.5MPa，投射时间设为92秒。另一方面，在超声波振动的情况下，将其振动振幅设为70μm，振动时间设为20秒。
根据图10可知，在喷射材料为球状，其平均粒径为0.6mm以上且10mm以下的情况下，(在镀覆层143不产生裂缝、剥离等情况下)在散热基座140产生了适当的翘曲。这可认为是如下情况：进行了镀覆处理的散热基座140在镀覆层143上不产生裂缝、剥离等的情况下，隔着镀覆层143被喷射材料适当地撞击。
在球状的喷射材料的平均粒径为0.2mm的情况下，在散热基座140未产生适当的翘曲。这可认为是如下情况：由于喷射材料的平均粒径小，所以喷射材料无法充分地撞到散热基座140。应予说明，如果将球状的喷射材料的平均粒径设置得更小，则不仅无法在散热基座140产生翘曲，还存在切削镀覆层143而导致在镀覆层143产生裂缝、剥离等的隐患。
进一步地，可知通过喷射材料为上述的球状，且平均粒径为上述的0.6mm以上且10mm以下的喷丸处理，镀覆层143的紧密贴合性提高了。这可认为是如下情况：在对进行了镀覆处理的散热基座140进行的喷丸处理中，并不是导致在镀覆层143产生裂缝、剥离等，并且紧密贴合性下降的喷射材料、处理条件。应予说明，镀覆层143是相对于未产生翘曲的平滑的散热基座140形成的，所以均匀地形成在散热基座140。
应予说明，在喷射材料为圆柱状，其平均粒径为0.6mm的情况下，无法认定镀覆层143的紧密贴合性的提高。这可认为是如下情况：圆柱状的喷射材料的角部切削散热基座140的镀覆层143，在镀覆层143产生裂缝、剥离等。可认为这一情况在片块状下也是相同的。此外，即使喷射材料是球状，在其平均粒径为12mm的情况下，也无法认定镀覆层143的紧密贴合性的提高。这可认为是如下情况：如果通过球状的喷射材料对进行了镀覆处理的散热基座140进行喷丸处理，则虽然因喷射材料为一定程度的平均粒径(此时为12mm)，而使散热基座140产生了翘曲，但是由于喷射材料过大，会在散热基座140的镀覆层143产生裂缝、剥离等，导致紧密贴合性下降。
此外，如果通过喷丸处理而在进行了镀覆处理的散热基座140产生凹状的初始翘曲，则在镀覆层143产生应力。可是，在为了使产生了凹状的初始翘曲的散热基座140与半导体芯片110和层叠基板120一体化进行焊料接合而加热时，散热基座140以向上凸起的方式产生翘曲，抑制散热基座140的翘曲。此时，伴随着散热基座140的翘曲被校正为大致水平，在散热基座140的镀覆层143产生的应力被消除。因此，如果将散热基座140作为半导体装置100而进行一体化，则难以产生镀覆层143从散热基座140的剥离等。
在上述半导体装置100的制造方法中，具有准备散热基座140的工序、利用金属材料对散热基座140的正面和背面进行镀覆的镀覆处理工序、对散热基座140的背面进行喷丸处理的工序、以及通过加热将进行了喷丸处理的散热基座140、隔着焊料130配置在散热基座140的正面且具有绝缘板121和设置在绝缘板121的正面的电路板122的层叠基板120、和隔着焊料130配置在电路板122上的半导体芯片110进行焊料接合的工序。
由此，能够在将半导体芯片110、层叠基板120和散热基座140组装之前，通过喷丸处理对散热基座140施加凹状的初始翘曲，因此不会对半导体芯片110、焊料130带来损伤。进一步地，即使因用于将半导体芯片110、层叠基板120、散热基座140分别进行焊料接合的加热，且由于各部件间的热膨胀系数的差异使散热基座140向上凸起翘曲，也因为散热基座140被施加了凹状的初始翘曲，而使散热基座140的翘曲被校正为大致水平。因此，散热基座140与散热片170之间的导热膏160的厚度大致均匀，抑制从散热基座140向散热片170的散热性的下降。因此，抑制半导体装置100的散热性的下降，维持半导体装置100的可靠性。
在第一实施方式中，在喷丸处理之后进行镀覆处理。因此，能够提高基于锚固效果的镀覆层142的紧密贴合性。此外，能够使用各种喷射材料。
此外，在第二实施方式中，在对散热基座140进行了镀覆处理之后，进行喷丸处理。因此，需要以在形成于散热基座140的镀覆层143上不产生裂缝、剥离等的方式，对散热基座140进行喷丸处理。就这样的喷丸处理而言，优选地，例如喷射材料为球状，其平均粒径在0.6mm以上且10mm以下。在此情况下，在散热基座140产生适当的翘曲，还提高镀覆层143相对于散热基座140的紧密贴合性。
此外，通过喷丸处理而被施加了初始翘曲的散热基座140的镀覆层143产生应力。然而，这样的散热基座140因通过与半导体芯片110、层叠基板120共同焊料接合而一体化为半导体装置100时的加热，产生向上凸起的翘曲，使翘曲被校正为大致水平。因此，半导体装置100的散热基座140的镀覆层143的应力被消除，抑制镀覆层143从散热基座140的剥离。此外，也满足抗氧化性能和/或防腐蚀性能。
上述内容仅示出本发明的原理。进一步地，本领域技术人员能够进行多种变形、变更，本发明并不限于如上所示并说明的正确的结构及应用例，对应的所有的变形例及等价物可看作为基于附上的权利要求及其等价物的本发明的范围。

Claims (5)

1.一种半导体装置的制造方法，其特征在于，具有：
准备散热基座的工序；
利用金属材料对所述散热基座的正面和背面进行镀覆的镀覆处理工序；
在所述镀覆处理工序之前或之后，对所述散热基座的背面进行喷丸处理的工序；
在进行了所述喷丸处理的所述散热基座的正面隔着焊料配置具有绝缘板和设置在所述绝缘板的正面的电路板的层叠基板，并在所述电路板上隔着焊料配置半导体芯片的工序；以及
通过加热将所述散热基座、所述层叠基板和所述半导体芯片进行焊料接合的工序，
在所述镀覆处理工序之前进行所述喷丸处理的情况下，所述喷丸处理中使用的喷射材料的形状为在表面具备多个尖端部的片块状，
在所述镀覆处理工序之后进行所述喷丸处理的情况下，所述喷丸处理中使用的喷射材料为平均粒径为0.6mm以上且10mm以下的球状。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在进行所述喷丸处理的情况下，所述喷丸处理利用超声波振动或气压来使喷射材料碰撞到所述散热基座的背面。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述喷射材料的平均粒径为0.2mm以上且5mm以下。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述镀覆处理工序之前进行所述喷丸处理的情况下，由所述镀覆处理工序形成的镀覆层的厚度为1μm以上且小于10μm。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述镀覆处理工序之后进行所述喷丸处理的情况下，由所述镀覆处理工序形成的镀覆层的厚度为2μm以上且10μm以下。
CN201680012709.0A 2015-09-17 2016-09-12 半导体装置的制造方法 Active CN107431053B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-183810 2015-09-17
JP2015183810 2015-09-17
PCT/JP2016/076782 WO2017047544A1 (ja) 2015-09-17 2016-09-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107431053A CN107431053A (zh) 2017-12-01
CN107431053B true CN107431053B (zh) 2020-10-13

Family

ID=58289237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680012709.0A Active CN107431053B (zh) 2015-09-17 2016-09-12 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10098254B2 (zh)
JP (1) JP6330976B2 (zh)
CN (1) CN107431053B (zh)
DE (1) DE112016000655B4 (zh)
WO (1) WO2017047544A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6610773B2 (ja) * 2016-03-31 2019-11-27 富士電機株式会社 半導体装置の製造方法
CN209592015U (zh) * 2017-11-07 2019-11-05 台湾东电化股份有限公司 基板结构
US11063495B2 (en) 2019-07-01 2021-07-13 Nidec Motor Corporation Heatsink clamp for multiple electronic components

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040144561A1 (en) * 2002-12-27 2004-07-29 Hideyo Osanai Metal/ceramic bonding substrate and method for producing same
JP2006332084A (ja) * 2005-05-23 2006-12-07 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法、および半導体装置
CN104064476A (zh) * 2013-03-22 2014-09-24 株式会社东芝 功率半导体装置的制造方法、功率半导体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5671960A (en) * 1979-11-19 1981-06-15 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
TW445558B (en) * 2000-04-14 2001-07-11 Via Tech Inc Manufacturing method for cavity-down plastic ball grid array package substrate
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
JP4543279B2 (ja) * 2004-03-31 2010-09-15 Ｄｏｗａメタルテック株式会社 アルミニウム接合部材の製造方法
EP1819963B1 (en) * 2004-11-01 2010-04-21 Panasonic Corporation Light emitting module, lighting device, and display device
US7511961B2 (en) * 2006-10-26 2009-03-31 Infineon Technologies Ag Base plate for a power semiconductor module
JP5120604B2 (ja) * 2007-05-22 2013-01-16 アイシン・エィ・ダブリュ株式会社 半導体モジュール及びインバータ装置
JP2009088218A (ja) 2007-09-28 2009-04-23 Dowa Metaltech Kk 半導体装置
US20110278638A1 (en) * 2008-03-25 2011-11-17 Lin Charles W C Semiconductor chip assembly with post/dielectric/post heat spreader
US20110163348A1 (en) * 2008-03-25 2011-07-07 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump
JP4797077B2 (ja) 2009-02-18 2011-10-19 株式会社日立製作所 半導体パワーモジュール、電力変換装置、および、半導体パワーモジュールの製造方法
WO2011024377A1 (en) 2009-08-25 2011-03-03 Fuji Electric Systems Co., Ltd. Semiconductor module and heat radiation member
JP5251791B2 (ja) * 2009-08-31 2013-07-31 株式会社デンソー 樹脂封止型半導体装置およびその製造方法
KR102351257B1 (ko) * 2014-07-07 2022-01-17 삼성전자주식회사 잔류응력을 갖는 반도체 패키지 및 그 제조방법
JP6272512B2 (ja) * 2015-01-26 2018-01-31 三菱電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040144561A1 (en) * 2002-12-27 2004-07-29 Hideyo Osanai Metal/ceramic bonding substrate and method for producing same
JP2006332084A (ja) * 2005-05-23 2006-12-07 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法、および半導体装置
CN104064476A (zh) * 2013-03-22 2014-09-24 株式会社东芝 功率半导体装置的制造方法、功率半导体装置

Also Published As

Publication number Publication date
DE112016000655T5 (de) 2017-10-19
US20170367213A1 (en) 2017-12-21
JPWO2017047544A1 (ja) 2017-12-21
DE112016000655B4 (de) 2023-12-07
CN107431053A (zh) 2017-12-01
JP6330976B2 (ja) 2018-05-30
US10098254B2 (en) 2018-10-09
WO2017047544A1 (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
CN107924889B (zh) 半导体装置及半导体装置的制造方法
CN106548988B (zh) 半导体装置
JP6359455B2 (ja) 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法
CN107431053B (zh) 半导体装置的制造方法
EP3340291A1 (en) Method for procuding an electronic module assembly and electronic module assembly
EP2573810B1 (en) Semiconductor device
US20150228504A1 (en) Semiconductor device and method of manufacturing the same
WO2018092319A1 (ja) 半導体装置
JP4582144B2 (ja) 熱伝導シートおよびその製造方法、並びに熱伝導シートを用いたパワーモジュール
JP2010040881A (ja) 位置決め治具および半導体装置の製造方法
CN108701663B (zh) 散热基板
US7468554B2 (en) Heat sink board and manufacturing method thereof
US10937668B2 (en) Semiconductor package manufacturing method
JP4737138B2 (ja) 半導体装置及びその製造方法
WO2020038554A1 (en) Forming a semiconductor device with heat conduction layers formed by laser direct structuring
JP6299578B2 (ja) 半導体装置
JP2011198864A (ja) 電力用半導体装置及びその製造方法
JP5761280B2 (ja) 半導体パッケージおよびその製造方法
JP2018065921A (ja) 熱硬化性接着シート及び半導体モジュール
US10490527B2 (en) Vertical wire connections for integrated circuit package
JP2016162913A (ja) 半導体モジュールおよびその製造方法
WO2015186320A1 (ja) 半導体パッケージ及びその製造方法
CN112513329A (zh) 层叠体的制造方法
JP2011049290A (ja) 半導体パッケージおよびその製造方法
JP2019220627A (ja) 電子部品搭載基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant