WO2015186320A1 - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
WO2015186320A1
WO2015186320A1 PCT/JP2015/002697 JP2015002697W WO2015186320A1 WO 2015186320 A1 WO2015186320 A1 WO 2015186320A1 JP 2015002697 W JP2015002697 W JP 2015002697W WO 2015186320 A1 WO2015186320 A1 WO 2015186320A1
Authority
WO
WIPO (PCT)
Prior art keywords
radiator
plating layer
semiconductor element
mounting
heat dissipating
Prior art date
Application number
PCT/JP2015/002697
Other languages
English (en)
French (fr)
Inventor
中井　博
志水　大助
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2015186320A1 publication Critical patent/WO2015186320A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Definitions

  • the present invention relates to a semiconductor package on which a semiconductor element is mounted and a radiator, and a manufacturing method thereof.
  • a heat dissipating body 202 having a mounting area 202a for mounting a semiconductor element 207 on the surface, and a surface of the heat dissipating body 202 surrounding the mounting area 202a.
  • a frame-shaped insulator 208, a lead terminal 206 that is electrically connected to the semiconductor element 207 and serves as an external terminal, a plating layer 211 that covers the surface of the radiator 202, and a lid 209 are known. It has been.
  • a frame-like insulator 208 is joined to the surface of the heat dissipating body 202 by a brazing material 205 such as silver brazing, and a lead terminal 206 is joined to the insulator 208 by a brazing material 205.
  • the semiconductor element 207 is bonded to the mounting region 202 a of the heat dissipating body 202 by the die bond material 210 inside the frame-shaped insulator 208. Thereby, the heat generated in the semiconductor element 207 can be radiated to the outside through the die bonding material 210 and the heat radiating body 202.
  • the manufacturing method of this type of semiconductor package 201 is a brazing process in which a heat dissipating body 202 and an insulator 208, and an insulator 208 and a lead terminal 206 are joined by a brazing material 205 (FIG. 5A). And an etching process (FIG. 5B) for etching the surface of the heat dissipating body 202 and a plating process (FIG. 5C) for forming a plating layer 211 on the etched surface are known.
  • the die bonding material 210 is applied to the mounting region 202a, the semiconductor element 207 is mounted thereon, the semiconductor element 207 and the lead terminal 206 are connected by the wire 212, and the lid 209 is connected to the insulator 208 and the lead terminal 206.
  • the semiconductor package 201 on which the semiconductor element 207 is mounted is obtained.
  • Patent Document 1 describes a semiconductor package 201 that suppresses distortion generated by the heat radiator 202 and the insulator 208 by heating by approximating the thermal expansion coefficients of the heat radiator 202 and the insulator 208. Yes.
  • the semiconductor package 201 described in Patent Document 1 includes a radiator 202, a first metal plate (copper plate) 203, a second metal plate (molybdenum). Plate) 204 and a first metal plate (copper plate) 203, a composite metal body having a three-layer structure.
  • the brazing material 205 it is necessary to heat the brazing material 205 to, for example, 800 ° C. or higher during the brazing process shown in FIG. 5A.
  • the material on the surface 202 grows.
  • the copper crystal diameter before the brazing process is 0.1 to 0.5 mm
  • the copper crystal diameter after the brazing process is 0.3 to 1.5 mm.
  • the etching process for etching the surface of the heat radiating body 202 forms regions with small and large irregularities formed on the surface of the heat radiating body 202, and the surface roughness of the heat radiating body 202 is reduced. It becomes non-uniform. This is because the crystal direction of the material on the surface of the heat dissipator 202 is different, so that the etching characteristics are also different for each crystal, and the material of the heat dissipator 202 is grown by the brazing process, so the difference in the etching characteristics for each crystal is remarkable. This is due to the fact that
  • the plating layer 211 formed on the surface also has a region with small and large irregularities formed on the surface. And the surface roughness becomes non-uniform. That is, the surface of the plating layer 211 is a mixture of a high-gloss region 202b having a small surface roughness and difficult to spread and a satin region 202c having a large surface roughness and easy to spread.
  • the white background portion of the plating layer 211 indicates a high-gloss area
  • the black-painted portion indicates a satin area.
  • the high gloss region means a region having a surface roughness of less than 0.5 ⁇ m in the plating layer 211
  • the satin region means a region having a surface roughness of 0.5 ⁇ m or more.
  • the present invention solves the above-described conventional problems and aims to prevent mounting failure of a semiconductor element and improve heat dissipation and mounting strength of the semiconductor element.
  • a semiconductor package manufacturing method comprising: a heat dissipating body having a mounting region for mounting a semiconductor element on a surface; a frame-like insulator formed on a surface of the heat dissipating member surrounding the mounting region;
  • a semiconductor device manufacturing method comprising: a lead terminal that is electrically connected to an external terminal; a plating layer that covers a surface of the radiator; and a lid; and a frame-shaped insulation from the surface of the radiator A lower surface of the body, a brazing step of joining the upper surface of the insulator and the lead terminal with a brazing material, a polishing step of polishing at least the mounting region on the surface of the heat radiator, and etching the entire surface of the heat radiator. It has an etching process and the plating process which forms a plating layer in the whole surface of the said heat radiator.
  • the mounting region can be roughened to a uniform unevenness size by polishing at least the mounting region after the brazing step and before the etching step. Therefore, through the subsequent etching process and plating process, if there is no polishing process, a portion that should become a high gloss region inherits the roughened surface shape. In addition, the roughened surface shape is hardly changed even in a portion that is supposed to be a matte region even without the polishing step, and the roughened shape is similarly inherited. Therefore, the surface roughness of the plating layer formed on the mounting region can be made uniform.
  • a semiconductor package 101 includes a radiator 102 having a mounting region 102a on which a semiconductor element 107 is mounted, and a surface of the radiator 102 surrounding the mounting region 102a.
  • a frame-shaped insulator 108 formed thereon, a lead terminal 106 that is electrically connected to the semiconductor element 107 and serves as an external terminal, and a plating layer 111 that covers the entire surface of the radiator 102 are provided.
  • the heat radiator 102 is a metal composite having a three-layer structure in which a first metal plate 103, a second metal plate 104, and a first metal plate 103 are laminated.
  • the first metal plate 103 may be copper, silver, aluminum, gold, or an alloy containing at least one of these metals, and the second metal may be at least one of molybdenum, tungsten, or these metals. Alloys including one can be considered.
  • the first and second metal plates 103 and 104 are joined to each other by a brazing material 105 such as silver brazing.
  • the materials and thicknesses of the first and second metal plates 103 and 104 may be appropriately selected so that the thermal expansion coefficients of the radiator 102 and the insulator 108 are approximated. If heating is performed when joining a radiator and an insulator having different thermal expansion coefficients, distortion generated by the radiator and the insulator may become obvious, but the thermal expansion coefficient of the radiator 102 and the insulator 108 may be manifested. By approximating the coefficient of thermal expansion, it is possible to suppress distortion generated between the heat radiator and the insulator 208 due to heating.
  • the insulator 108 is formed of ceramics such as an alumina (Al 2 O 3) sintered body, an aluminum nitride (AlN) sintered body, and glass ceramics. Further, a metallized layer (not shown) made of a refractory metal such as tungsten or molybdenum and a low resistance metal such as copper or silver is formed on the upper and lower surfaces of the insulating film 108. In order to ensure the wettability of the brazing material 105, the surface of the metallized layer may be plated with nickel, nickel boron, or the like.
  • the lower surface of the insulator 108 is bonded to the surface of the heat radiating body 102 via a metallization layer and a brazing material 105 such as silver brazing, and the upper surface of the insulator 108 is bonded to the lead terminal 106 and the brazing material 105 via a metallization layer. Be joined. Since the metal heat sink 102 and the lead terminal 106 are not directly bonded to the insulator 108 but bonded via the metallized layer, these bonds are strengthened.
  • the plating layer 111 is formed on the entire surface of the radiator 102 and prevents diffusion of the surface material of the radiator 102 and improves the wettability of the surface to improve the bondability between the die bond material 110 and the semiconductor element 107.
  • As the material of the plating layer 111 for example, a two-layer structure of a Ni plating layer and an Au plating layer is used. The Ni plating layer prevents diffusion of the surface material of the radiator 102, and the Au plating layer improves wettability. be able to.
  • the lead terminal 106 is made of a metal material, and is electrically connected to the semiconductor element 107 with a wire 112 to serve as an external terminal.
  • a plating layer may be formed on the entire surface of the lead terminal 106. In this case, the bonding property between the lead terminal 106 and the wire 112 can be improved.
  • the semiconductor element 107 is bonded to the mounting region 102a of the heat dissipating body 102 via the die bond material 105, so that heat generated in the semiconductor element 107 can be dissipated to the outside through the die bond material 105 and the heat dissipating body 102. ing.
  • the semiconductor package 101 according to the present embodiment is characterized in that the surface roughness of the plating layer 111 on the mounting region 102a becomes uniform by polishing the mounting region 102a of the radiator 102. Specifically, the arithmetic average roughness Ra in several places of the plating layer 111 on the mounting region 102a is measured, and the range of the arithmetic average roughness Ra is 0.5 ⁇ m or more and 2.0 ⁇ m or less. To do.
  • the surface roughness means the arithmetic average roughness Ra defined in JIS B0601, B0031.
  • the plating layer 111 formed on the surface also has non-uniform surface roughness. That is, the surface of the plating layer 111 is a mixture of a high-gloss region that has a small surface roughness and is difficult to wet and spread, and a satin region that has a large surface roughness and is easy to wet and spread.
  • the white background portion of the plating layer 111 indicates a high-gloss area
  • the black-painted portion indicates a satin area.
  • the high gloss region means a region having a surface roughness of less than 0.5 ⁇ m in the plating layer 111
  • the satin region means a region having a surface roughness of 0.5 ⁇ m or more.
  • the die bond material 110 is applied to the plating layer 111 on the mounting area 102a.
  • unevenness of the wetting and spreading of the die bond material 110 may occur, and there may be a region where the die bond material 110 is small between the semiconductor element 107 and the heat dissipating body 102, resulting in a problem that mounting failure of the semiconductor element 107 occurs. .
  • the surface roughness of the plating layer 111 on the mounting region 102a is not uniform, voids (bubbles) are generated in the die bond material 110, and the heat dissipation of the heat generated from the semiconductor element 107 is reduced, or the semiconductor There is a possibility that the mounting strength of the element 107 may decrease.
  • the mounting region 102a of the heat dissipating body 102 is polished, so that the plating layer 111 on the mounting region 102a has a surface roughness of 0.5 ⁇ m or more and 2.0 ⁇ m or less. It becomes. Therefore, when the die bond material 110 is applied to the plating layer 111 on the mounting region 102a, unevenness of the wet spread of the die bond material 110 can be suppressed. Therefore, the die bonding material 110 can be sufficiently applied between the semiconductor element 107 and the heat dissipating body 102 in the mounting region 102a, and mounting defects of the semiconductor element 107 can be prevented.
  • the heat dissipation of the semiconductor element 107 and mounting strength can be ensured.
  • the surface roughness of the plating layer 111 on the mounting region 102a is 0.7 ⁇ m or more and 1.5 ⁇ m or less, the plating layer 111 having a more uniform surface roughness can be obtained, and thus the semiconductor element 107 can be more effectively used. Mounting failure can be prevented, and heat dissipation and mounting strength of the semiconductor element 107 can be ensured.
  • the first metal plate 103, the second metal plate 104, and the first metal plate 103 are joined together by a brazing material 105, and the heat dissipation is a metal composite having a three-layer structure.
  • the brazing material 105 is a metal composite having a three-layer structure.
  • the brazing of the first metal plate 103 and the second metal plate 104, the brazing of the radiator 102 and the insulator 108, and the brazing of the insulator 108 and the lead terminal 106 may be performed separately. Well, you may go together.
  • silver brazing as the brazing material 105, it is necessary to heat to 800 ° C. or higher.
  • the bonding component may be brazed by sandwiching a planar jig such as carbon.
  • a polishing step for roughening the surface is performed.
  • a dry blasting process in which an abrasive is mixed with compressed air and sprayed is preferable.
  • the abrasive for example, cinnabar, metal, resin, ceramic, glass or a mixture containing at least one of them, and having an average particle diameter of 20 ⁇ m can be used.
  • the spray pressure of the abrasive is 0.3 to 1.0 MPa, and the treatment time is about 15 seconds.
  • Conditions for the dry blasting process that is, the type of abrasive (composition, particle size, density, hardness, strength), the compressed air injection speed, the injection angle, the injection amount, the injection pressure, etc. are appropriately determined according to the processing conditions. What is necessary is just to set conditions.
  • a wet blasting process in which an abrasive is mixed with water and sprayed can be considered, but there is a concern that the radiator 102 may be rusted or time may be required for the water treatment after the process. Is done.
  • rust is generated on the heat dissipating body 102
  • unevenness is generated on the surface of the heat dissipating body 102, and the surface of the plating layer 111 on the mounting region 102a may also be uneven. This may cause plating swelling and peeling due to a decrease in plating adhesion.
  • an etching step is performed in which the entire surface of the radiator 102 is etched with an acid solution.
  • an acid solution for example, a mixed solution of phosphoric acid and nitric acid is used. Etching may be performed using a solution other than the acid solution.
  • a plating process is performed in which a Ni plating layer and an Au plating layer are sequentially formed as the plating layer 111 on the surfaces of the radiator 102 and the lead terminal 106.
  • the Ni plating layer By forming the Ni plating layer on the surface of the radiator 102, diffusion of the surface material of the radiator 102 can be prevented.
  • the Au plating layer on the Ni plating layer, the wettability of the surface can be improved, and the bonding property between the radiator 102 and the semiconductor element 107 can be improved.
  • not only the entire surface of the radiator 102 but also the entire surface of the lead terminal 106 may be etched, and then a plating layer may be formed. In this case, the bondability between the lead terminal 106 and the wire 112 is improved. Can do.
  • the die bonding material 110 is applied to the mounting region 102a of the heat dissipating body 102, and the semiconductor element 107 is mounted thereon. Further, the semiconductor element 107 and the lead terminal 106 are connected by the wire 112, and the lid 109 is attached to the upper surface of the insulator 108 and the lead terminal 106, whereby the semiconductor package 101 on which the semiconductor element 107 is mounted is obtained.
  • the surface roughness of the plating layer 111 on the surface 102a, the surface roughness of the plating layer 111 on the mounting region 102a when the wet blasting process is adopted as the polishing process as Example 2, and the mounting when the polishing process is not performed as a comparative example The surface roughness of the plating layer 111 on the region 102a was measured.
  • Measurement conditions are as follows. The surface roughness was measured according to JIS B0601, B0031 using a scanning confocal laser microscope (LEXT OLS3000) manufactured by OLYMPUS.
  • the measurement results are shown below.
  • the surface roughness of the mounting region 102a of the radiator 102 was 0.3 to 0.7 ⁇ m before the brazing process and 0.1 to 0.5 ⁇ m after the brazing process. Further, the surface roughness of the plating layer 111 on the mounting region 102a is 0.7 to 2.0 ⁇ m in Example 1 adopting the dry blast treatment, and 0.5 to 1. .mu.m in Example 2 adopting the wet blast treatment.
  • the satin region was 1.2 to 2.5 ⁇ m and the high gloss region was 0.1 to 0.5 ⁇ m. became.
  • the surface roughness of the plating layer 111 on the mounting region 102a can be made uniform, and the plating layer 111 formed on the entire surface also has The surface roughness can be made uniform. Therefore, when the die bond material 110 is applied to the plating layer 111 on the mounting region 102a, unevenness of the wetting and spreading of the die bond material 110 can be suppressed, and mounting defects of the semiconductor element 107 can be prevented. Moreover, since it can suppress that a void (bubble) generate
  • the heat dissipating body 102 is simultaneously heated by this heating, so that the substance on the surface of the heat dissipating body 102 grows in crystals.
  • the copper crystal diameter before the brazing process is 0.1 to 0.5 mm
  • the copper crystal diameter after the brazing process is 0.3 to 0.5 mm. 1.5 mm.
  • the etching process for etching the surface of the heat dissipating body 202 forms a region with small and large irregularities on the surface of the heat dissipating body 202.
  • the surface roughness of the radiator 202 becomes non-uniform. This is because the crystal direction of the material on the surface of the heat dissipator 202 is different, so that the etching characteristics are also different for each crystal, and the material of the heat dissipator 202 is grown by the brazing process, so the difference in the etching characteristics for each crystal is remarkable. This is due to the fact that
  • the plating layer 211 formed on the surface also has regions with small and large irregularities.
  • the surface roughness becomes non-uniform. That is, the surface of the plating layer 211 is a mixture of a high-gloss region that has a small surface roughness and is difficult to wet and spread, and a satin region that has a large surface roughness and is easy to wet and spread.
  • the mounting region 102a of the heat dissipating body 102 can be roughened to a uniform unevenness. Therefore, as shown in FIGS. 3C and 3D, a portion that should become a high gloss region without the polishing step after the etching step and the plating step inherits the roughened surface shape.
  • the roughened surface shape is hardly changed even in a portion that is supposed to be a matte region even without the polishing step, and the roughened shape is similarly inherited. Therefore, the surface roughness of the plating layer 111 formed on the mounting region 102a can be made uniform.
  • the mounting region 102a of the radiator 102 is polished in the polishing step, but it is preferable to polish not only the mounting region 102a but also the entire surface of the radiator 102.
  • the mounting failure of the semiconductor element 107 can be prevented as described above, and the heat dissipation and mounting strength of the semiconductor element 107 can be improved. It is possible to suppress blistering and peeling of the formed plating layer 111.
  • the external appearance of the semiconductor package 101 does not become a madara pattern and becomes uniform, defects due to poor external appearance can be suppressed and the product yield can be improved.
  • the semiconductor package 101 according to the present embodiment is a metal composite having a three-layer structure in which the first metal plate 103, the second metal plate 104, and the first metal plate 103 are stacked as the radiator 102.
  • the present invention is not limited to this, and a heat radiator with a single-layer structure may be used.
  • the metallized layer is formed on the lower surface and the upper surface of the insulator 108, the present invention is not limited to this.
  • the metallized layer is sufficient even without the metallized layer. Since the bonding strength is obtained, the metallized layer is unnecessary.
  • the entire surface of the radiator 102 is etched to form the plating layer 111.
  • the present invention is not limited to this, and at least the mounting region 102a of the radiator 102 is etched to form the plating layer.
  • the Ni plating layer and the Au plating layer are formed as the plating layer 111 on the surface of the radiator 102.
  • any material other than Ni can be used as long as it is a material that prevents diffusion of the surface material of the radiator.
  • Materials may be used, and materials other than Au may be used as long as the materials improve the wettability of the surface of the radiator.
  • the present invention is a semiconductor package that can prevent mounting failure of a semiconductor element and improve the heat dissipation and mounting strength of the semiconductor element, and is useful for a semiconductor package that includes the semiconductor element and includes a radiator.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　表面に半導体素子１０７を搭載する搭載領域１０２ａを有する放熱体１０２と、搭載領域１０２ａを囲んで放熱体１０２の表面に形成される枠状の絶縁体１０８と、半導体素子１０７と電気的に接続されて外部端子となるリード端子１０６と、放熱体１０２の表面を覆うめっき層１１１と、蓋体１０９とを備える半導体パッケージ１０１の製造方法であって、放熱体１０２の表面と枠状の絶縁体１０８の下面、および絶縁体１０８の上面とリード端子１０６をろう材１０５によって接合するろう付工程と、放熱体１０２表面の少なくとも搭載領域１０２ａを研磨する研磨工程と、放熱体１０２の表面全体をエッチングするエッチング工程と、放熱体１０２の表面全体にめっき層１１１を形成するめっき工程とを有することを特徴とする。

Description

半導体パッケージ及びその製造方法
　本発明は、半導体素子を搭載し、放熱体を備える半導体パッケージ及びその製造方法に関する。
　半導体素子を搭載するための半導体パッケージとして、図４に示すように、表面に半導体素子２０７を搭載する搭載領域２０２ａを有する放熱体２０２と、搭載領域２０２ａを囲んで放熱体２０２の表面上に形成される枠状の絶縁体２０８と、半導体素子２０７と電気的に接続されて外部端子となるリード端子２０６と、放熱体２０２の表面を覆うめっき層２１１と、蓋体２０９とを備えるものが知られている。
　放熱体２０２の表面上には、枠状の絶縁体２０８が、銀ろう等のろう材２０５によって接合され、絶縁体２０８上には、リード端子２０６がろう材２０５によって接合される。半導体素子２０７は、枠状の絶縁体２０８の内側であって、放熱体２０２の搭載領域２０２ａ上にダイボンド材２１０によって接合される。これにより、半導体素子２０７で発生した熱を、ダイボンド材２１０および放熱体２０２を経て、外部に放熱できるようにしている。
　この種の半導体パッケージ２０１の製造方法は、図４及び５に示すように、放熱体２０２と絶縁体２０８、および絶縁体２０８とリード端子２０６をろう材２０５によって接合するろう付工程（図５Ａ）と、放熱体２０２の表面をエッチングするエッチング工程（図５Ｂ）と、エッチングした表面にめっき層２１１を形成するめっき工程（図５Ｃ）とを有するものが知られている。その後、搭載領域２０２ａにダイボンド材２１０を塗布し、その上に半導体素子２０７を搭載し、半導体素子２０７とリード端子２０６とをワイヤ２１２で接続し、蓋体２０９を絶縁体２０８およびリード端子２０６の上面に取り付けることにより、半導体素子２０７を搭載する半導体パッケージ２０１を得る。
　ここで、熱膨張係数が異なる放熱体２０２と絶縁体２０８が用いられた場合、ろう付工程での加熱によって、放熱体２０２と絶縁体２０８とで生ずる歪みが顕在化するという課題があった。これに対して、特許文献１では、放熱体２０２と絶縁体２０８の熱膨張係数を近似させることにより、加熱によって放熱体２０２と絶縁体２０８とで生ずる歪を抑制する半導体パッケージ２０１が記載されている。このような歪を抑制する為に、特許文献１に記載の半導体パッケージ２０１は、図４に示すように、放熱体２０２を、第一の金属板（銅板）２０３、第二の金属板（モリブデン板）２０４、第一の金属板（銅板）２０３の３層構造の複合金属体としている。
特開平３－２００３５３号公報
　しかしながら、この種の半導体パッケージ２０１では、図５Ａに示すろう付工程の際にろう材２０５を例えば８００℃以上に加熱させる必要があり、この加熱によって放熱体２０２も同時に加熱されるため、放熱体２０２の表面の物質が結晶成長する。例えば、放熱体２０２の表面に銅が用いられた場合、ろう付工程前の銅結晶径は０．１～０．５ｍｍであるのに対し、ろう付工程後の銅結晶径は０．３～１．５ｍｍとなる。
　そして、図５Ｂに示すように、放熱体２０２表面をエッチングするエッチング工程によって、放熱体２０２の表面に形成される凹凸が小さい領域と大きい領域とが形成されて、放熱体２０２の表面粗さが不均一となる。これは、放熱体２０２の表面の物質の結晶方向が異なるため、結晶毎にエッチング特性も異なること、およびろう付工程によって放熱体２０２の物質が結晶成長したため、結晶毎のエッチング特性の違いが顕著に表れることに起因する。
　このように、放熱体２０２の表面粗さが不均一となる結果、図５Ｃに示すように、その表面上に形成されるめっき層２１１もまた、表面に形成される凹凸が小さい領域と大きい領域とが形成されて表面粗さが不均一となる。すなわち、めっき層２１１の表面は、表面粗さが小さく、かつ濡れ拡がりにくい高光沢領域２０２ｂと、表面粗さが大きく、かつ濡れ拡がりやすい梨地領域２０２ｃとが混在することとなる。図４において、めっき層２１１の白地部分は高光沢領域を示し、黒塗りつぶし部分は梨地領域を示す。ここで、高光沢領域とは、めっき層２１１において、表面粗さが０．５μｍ未満の領域を示し、梨地領域とは表面粗さが０．５μｍ以上の領域を意味するものとする。
　その結果、放熱体２０２の搭載領域２０２ａ上のめっき層２１１にダイボンド材２１０を塗布する際に、ダイボンド材２１０の濡れ拡がりのムラが生じて、図４に示すように、半導体素子２０７と放熱体２０２との間にダイボンド２１０が少ない領域が生じるおそれがあり、ひいては半導体素子２０７の搭載不良が起こるという課題がある。さらに、搭載領域２０２ａ上のめっき層２１１の表面粗さが不均一となるため、ダイボンド材２１０にボイド（気泡）が発生して、半導体素子２０７から発生した熱の放熱性が低下したり、半導体素子２０７の搭載強度が低下したりするおそれがある。
　本発明は、上記従来の課題を解決するもので、半導体素子の搭載不良を防止し、半導体素子の放熱性および搭載強度を向上させることを目的とする。
　本発明の半導体パッケージの製造方法は、表面に半導体素子を搭載する搭載領域を有する放熱体と、前記搭載領域を囲んで前記放熱体の表面に形成される枠状の絶縁体と、前記半導体素子と電気的に接続されて外部端子となるリード端子と、前記放熱体の表面を覆うめっき層と、蓋体とを備える半導体パッケージの製造方法であって、前記放熱体の表面と枠状の絶縁体の下面、および前記絶縁体の上面と前記リード端子をろう材によって接合するろう付工程と、前記放熱体表面の少なくとも前記搭載領域を研磨する研磨工程と、前記放熱体の表面全体をエッチングするエッチング工程と、前記放熱体の表面全体にめっき層を形成するめっき工程とを有することを特徴とする。
　本発明によれば、ろう付工程の後であってエッチング工程の前に、少なくとも搭載領域を研磨加工することにより、搭載領域を均一な凹凸の大きさに粗面化することができる。よって、その後のエッチング工程及びめっき工程を経て、研磨工程がなければ高光沢領域となるはずの箇所は、その粗面化された表面形状を引き継ぐ。また、研磨工程がなくとも梨地領域となるはずの箇所についても、粗面化された表面形状がほとんど変化せず、同様に粗面化された形状を引き継ぐ。そのため、搭載領域上に形成されるめっき層の表面粗さを均一にすることができる。
　これにより、ダイボンド材を搭載領域上のめっき層に塗布する際に、ダイボンド材の濡れ拡がりのムラを抑制することができるため、半導体素子の搭載不良を防止することができる。また、ダイボンド材にボイド（気泡）が発生することを抑制できるため、半導体素子の放熱性および搭載強度を向上させることができる。
本発明の実施の形態に係る半導体パッケージの平面図である。 同半導体パッケージの断面図である。 本発明の実施の形態に係る放熱体の拡大断面図であって、同半導体パッケージの製造方法を示す。 同放熱体の拡大断面図であって、同半導体パッケージの製造方法を示す。 同放熱体の拡大断面図であって、同半導体パッケージの製造方法を示す。 同放熱体の拡大断面図であって、同半導体パッケージの製造方法を示す。 従来の半導体パッケージの断面図である。 従来の放熱体の拡大断面図であって、同半導体パッケージの製造方法を示す。 同放熱体の拡大断面図であって、同半導体パッケージの製造方法を示す。 同放熱体の拡大断面図であって、同半導体パッケージの製造方法を示す。
　以下、本発明の実施の形態に係る半導体パッケージの構成について、図１および図２を用いて説明する。図１および図２に示すように、本発明の実施の形態に係る半導体パッケージ１０１は、半導体素子１０７を搭載する搭載領域１０２ａを有する放熱体１０２と、搭載領域１０２ａを囲んで放熱体１０２の表面上に形成される枠状の絶縁体１０８と、半導体素子１０７と電気的に接続されて外部端子となるリード端子１０６と、放熱体１０２の表面全体を覆うめっき層１１１を備える。
　放熱体１０２は、第一の金属板１０３、第二の金属板１０４、第一の金属板１０３を積層した３層構造の金属複合体である。第一の金属板１０３としては、銅、銀、アルミニウム、金、またはこれらの金属を少なくとも一つを含む合金等が考えられ、第二の金属としては、モリブデンやタングステンまたはこれらの金属を少なくとも一つ含む合金等が考えられる。第一および第二の金属板１０３、１０４は銀ろう等のろう材１０５によって互いに接合される。
　また、第一および第二の金属板１０３、１０４の材料および厚みは、放熱体１０２と絶縁体１０８の熱膨張係数が近似するように適宜選択すればよい。熱膨張係数が異なる放熱体と絶縁体とを接合する際に加熱されると、放熱体と絶縁体とで生ずる歪みが顕在化するおそれがあるが、放熱体１０２の熱膨張係数と絶縁体１０８の熱膨張係数とを近似させることにより、加熱によって放熱体と絶縁体２０８との間に生じる歪を抑制することができる。
　絶縁体１０８は、アルミナ（Ａｌ２Ｏ３）焼結体や窒化アルミニウム（ＡｌＮ）焼結体、ガラスセラミックス等のセラミックスで形成される。また、絶縁膜１０８の上面および下面にはタングステンやモリブデン等の高融点金属および銅や銀等の低抵抗金属からなるメタライズ層（図示せず）が形成される。ろう材１０５の濡れ性を確保するため、メタライズ層表面に、ニッケル、ニッケルボロン等のめっき処理を施してもよい。
　絶縁体１０８の下面は、メタライズ層を介して放熱体１０２の表面と銀ろう等のろう材１０５によって接合され、絶縁体１０８の上面は、リード端子１０６と、メタライズ層を介してろう材１０５によって接合される。金属である放熱体１０２およびリード端子１０６が絶縁体１０８と直接接合されず、メタライズ層を介して接合されるため、これらの接合が強固となる。
　めっき層１１１は、放熱体１０２の表面全体に形成され、放熱体１０２の表面材料の拡散を防止するとともに、表面の濡れ性を向上させてダイボンド材１１０と半導体素子１０７とのボンディング性を向上させる。めっき層１１１の材料は、例えば、Ｎｉめっき層とＡｕめっき層の２層構造が用いられ、Ｎｉめっき層によって放熱体１０２の表面材料の拡散を防止し、Ａｕめっき層によって、濡れ性を向上させることができる。
　リード端子１０６は、金属材料で形成され、半導体素子１０７とワイヤ１１２で電気的に接続されて外部端子となる。また、リード端子１０６の表面全体にもめっき層が形成されても良く、この場合は、リード端子１０６とワイヤ１１２とのボンディング性を向上させることができる。
　半導体素子１０７は、放熱体１０２の搭載領域１０２ａにダイボンド材１０５を介して接合され、これにより、半導体素子１０７で発生した熱を、ダイボンド材１０５および放熱体１０２を経て、外部に放熱できるようにしている。
　本実施の形態に係る半導体パッケージ１０１は、放熱体１０２の搭載領域１０２ａが研磨されることにより、搭載領域１０２ａ上のめっき層１１１の表面粗さが均一となることを特徴とする。具体的には、搭載領域１０２ａ上のめっき層１１１の数か所における算術平均粗さＲａを測定し、その算術平均粗さＲａの範囲が０．５μｍ以上２．０μｍ以下であることを特徴とする。ここで、表面粗さとは、ＪＩＳ　Ｂ０６０１、Ｂ００３１に規定される算術平均粗さＲａを意味する。
　放熱体１０２の表面粗さが不均一である場合、その表面上に形成されるめっき層１１１もまた、表面粗さが不均一となる。すなわち、めっき層１１１の表面は、表面粗さが小さく、かつ濡れ拡がりにくい高光沢領域と、表面粗さが大きく、かつ濡れ拡がりやすい梨地領域とが混在することとなる。図２において、めっき層１１１の白地部分は高光沢領域を示し、黒塗りつぶし部分は梨地領域を示す。ここで、高光沢領域とは、めっき層１１１において、表面粗さが０．５μｍ未満の領域を示し、梨地領域とは、表面粗さが０．５μｍ以上の領域を意味するものとする。
　仮に、放熱体１０２の搭載領域１０２ａ上のめっき層１１１に、濡れ拡がりにくい高光沢領域と、濡れ拡がりやすい梨地領域が混在すれば、搭載領域１０２ａ上のめっき層１１１にダイボンド材１１０を塗布する際に、ダイボンド材１１０の濡れ拡がりのムラが生じて、半導体素子１０７と放熱体１０２との間にダイボンド材１１０が少ない領域が生じるおそれがあり、ひいては半導体素子１０７の搭載不良が起こるという課題がある。さらに、搭載領域１０２ａ上のめっき層１１１の表面粗さが不均一であれば、ダイボンド材１１０にボイド（気泡）が発生して、半導体素子１０７から発生した熱の放熱性が低下したり、半導体素子１０７の搭載強度が低下したりするおそれがある。
　この点、本発明の半導体パッケージ１０７によれば、放熱体１０２の搭載領域１０２ａが研磨されることにより、その搭載領域１０２ａ上のめっき層１１１は、表面粗さが０．５μｍ以上２．０μｍ以下となる。そのため、ダイボンド材１１０を搭載領域１０２ａ上のめっき層１１１に塗布した際に、ダイボンド材１１０の濡れ拡がりのムラを抑制することができる。よって、搭載領域１０２ａにおいて、半導体素子１０７と放熱体１０２との間にダイボンド材１１０を十分に塗布することができて、半導体素子１０７の搭載不良を防止することができる。また、ダイボンド材１１０にボイド（気泡）が発生することを抑制できるため、半導体素子１０７の放熱性および搭載強度を確保することができる。また、搭載領域１０２ａ上のめっき層１１１の表面粗さを、０．７μｍ以上１．５μｍ以下とすれば、さらに均一な表面粗さのめっき層１１１が得られるため、より効果的に半導体素子１０７の搭載不良を防止することができ、半導体素子１０７の放熱性および搭載強度を確保することができる。
　次に本発明の半導体パッケージ１０１の製造方法について、図１～図３を参照しながら説明する。まず、図３Ａに示すろう付工程において、第一の金属板１０３、第二の金属板１０４、第一の金属板１０３をろう材１０５により接合させて、３層構造の金属複合体である放熱体１０２を形成する。また、放熱体１０２の表面と絶縁体１０８の下面とをろう材１０５により接合し、絶縁体１０８の上面とリード端子１０６とをろう材１０５により接合する。第一の金属板１０３と第二の金属板と１０４のろう付、放熱体１０２と絶縁体１０８とのろう付、および絶縁体１０８とリード端子１０６とのろう付は、それぞれ別々に行っても良く、まとめて行っても良い。ろう材１０５として銀ろうを用いる場合、８００℃以上に加熱する必要がある。これらの構成を接合するろう付工程において、ろう材１０５の厚みムラを低減するために、例えば接合する構成をカーボン等の平面性のある治具を挟み込んでろう付けを行うとよい。
　本発明の実施の形態に係る半導体パッケージ１０１の製造方法では、ろう付工程の後、図３Ｂに示すように、放熱体１０２表面の少なくとも搭載領域１０２ａの表面に均一な大きさの凹凸を形成することによって、表面を粗面化する研磨工程を行う。研磨の方法としては、圧縮空気に研磨材を混ぜて噴射する乾式ブラスト処理が好ましい。研磨材としては、例えば硅砂、金属、樹脂、セラミック、ガラスまたはこれらの内少なくとも一つを含む混合物で、平均粒径２０μｍのものを使用できる。本実施の形態では、研磨材の噴射圧力は０．３～１．０ＭＰａで、処理時間は約１５秒間とした。乾式ブラスト処理の条件、すなわち研磨材の種類（組成、粒径、密度、硬度、強度）や、圧縮空気の噴射速度、噴射角度、噴射量、噴射圧力等の条件は、加工条件に応じて適宜条件を設定すればよい。
　その他の研磨方法としては、水に研磨材を混合して噴射する湿式ブラスト処理が考えられるが、放熱体１０２にサビが発生したり、処理後の水処理に時間を要したりすることが懸念される。放熱体１０２にサビが発生すると、放熱体１０２表面に凹凸が発生し、搭載領域１０２ａ上のめっき層１１１の表面もまた、凹凸が発生するおそれがある。これにより、めっきの密着性の低下によるめっき膨れ、剥がれが発生するおそれがある。
　研磨工程の後、めっき工程の前処理として、図３Ｃに示すように、放熱体１０２の表面全体を酸溶液でエッチングするエッチング工程を行う。酸溶液として、例えばリン酸と硝酸との混合液が用いられる。また、酸溶液以外を用いてエッチングを行っても良い。
　その後、図３Ｄに示すように、放熱体１０２およびリード端子１０６の表面にめっき層１１１として、Ｎｉめっき層およびＡｕめっき層を順番に形成するめっき工程を行う。放熱体１０２表面にＮｉめっき層を形成することにより、放熱体１０２の表面物質の拡散を防止することができる。また、このＮｉめっき層上にＡｕめっき層を形成することにより、表面の濡れ性が向上し、放熱体１０２と半導体素子１０７とのボンディング性を向上させることができる。また、放熱体１０２の表面全体のみならず、リード端子１０６の表面全体もエッチングされ、その後めっき層が形成されても良く、この場合は、リード端子１０６とワイヤ１１２とのボンディング性を向上させることができる。
　その後、放熱体１０２の搭載領域１０２ａにダイボンド材１１０を塗布し、その上に半導体素子１０７を搭載する。また、半導体素子１０７とリード端子１０６とをワイヤ１１２で接続し、そして、蓋体１０９を絶縁体１０８の上面およびリード端子１０６に取り付けることにより、半導体素子１０７を搭載する半導体パッケージ１０１を得る。
　上記のろう付工程前とろう付工程後における放熱体１０２の搭載領域１０２ａの表面粗さ、およびめっき層１１１形成後において、実施例１として、研磨工程に乾式ブラスト処理を採用した場合における搭載領域１０２ａ上のめっき層１１１の表面粗さ、実施例２として研磨工程に湿式ブラスト処理を採用した場合における搭載領域１０２ａ上のめっき層１１１の表面粗さ、比較例として研磨工程を行わない場合における搭載領域１０２ａ上のめっき層１１１の表面粗さをそれぞれ測定した。
　測定条件は下記の通りである。表面粗さは、ＯＬＹＭＰＵＳ社製走査型共焦点レーザ顕微鏡（ＬＥＸＴ　ＯＬＳ３０００）を用いて、ＪＩＳ　Ｂ０６０１、Ｂ００３１に準じて測定を行った。
　以下、測定結果を示す。放熱体１０２の搭載領域１０２ａの表面粗さは、ろう付工程前において０．３～０．７μｍ、ろう付工程後において０．１～０．５μｍとなった。また、搭載領域１０２ａ上のめっき層１１１の表面粗さは、乾式ブラスト処理を採用した実施例１では０．７～２．０μｍ、湿式ブラスト処理を採用した実施例２では０．５～１．５μｍ、研磨工程を行わなかった比較例では、梨地領域と高光沢領域が混在したため、それぞれ測定した結果、梨地領域では１．２～２．５μｍ、高光沢領域では０．１～０．５μｍとなった。
　以上より、本発明の半導体パッケージ１０１の製造方法によれば、搭載領域１０２ａ上のめっき層１１１の表面粗さを均一とすることができて、その表面全体に形成されるめっき層１１１もまた、表面粗さを均一にすることができる。そのため、搭載領域１０２ａ上のめっき層１１１にダイボンド材１１０を塗布した際に、ダイボンド材１１０の濡れ拡がりのムラを抑制することができ、半導体素子１０７の搭載不良を防止することができる。また、ダイボンド材１１０にボイド（気泡）が発生することを抑制できるため、半導体素子１０７の放熱性および搭載強度を確保することができる。以下、詳細を説明する。
　ろう付工程の際にろう材１０５を加熱する必要があるが、この加熱によって放熱体１０２も同時に加熱されるため、放熱体１０２の表面の物質が結晶成長する。例えば、放熱体１０２の表面に銅が用いられた場合、ろう付工程前の銅結晶径は０．１～０．５ｍｍであるのに対し、ろう付工程後の銅結晶径は０．３～１．５ｍｍとなる。そして、研磨工程のない従来の態様では、図５Ｂに示すように、放熱体２０２の表面をエッチングするエッチング工程によって、放熱体２０２の表面は、凹凸が小さい領域と大きい領域とが形成されて、放熱体２０２の表面粗さが不均一となる。これは、放熱体２０２の表面の物質の結晶方向が異なるため、結晶毎にエッチング特性も異なること、およびろう付工程によって放熱体２０２の物質が結晶成長したため、結晶毎のエッチング特性の違いが顕著に表れることに起因する。
　このように、放熱体２０２の表面粗さが不均一となる結果、図５Ｃに示すように、その表面上に形成されるめっき層２１１もまた、凹凸が小さい領域と大きい領域とが形成されて、表面粗さが不均一となる。すなわち、めっき層２１１の表面は、表面粗さが小さく、かつ濡れ拡がりにくい高光沢領域と、表面粗さが大きく、かつ濡れ拡がりやすい梨地領域とが混在することとなる。
　この点、本発明の半導体パッケージ１０１の製造方法によれば、図３Ａに示すろう付工程の後であって、図３Ｃに示すエッチング工程の前に、図３Ｂに示すように、放熱体１０２の搭載領域１０２ａを研磨加工することにより、放熱体１０２の搭載領域１０２ａを均一な凹凸の大きさに粗面化することができる。よって、図３Ｃ及びＤに示すように、エッチング工程及びめっき工程を経て、研磨工程がなければ高光沢領域となるはずの箇所は、その粗面化された表面形状を引き継ぐ。また、研磨工程がなくとも梨地領域となるはずの箇所についても、粗面化された表面形状がほとんど変化せず、同様に粗面化された形状を引き継ぐ。そのため、搭載領域１０２ａ上に形成されるめっき層１１１の表面粗さを均一にすることができる。
　なお、研磨工程において放熱体１０２の少なくとも搭載領域１０２ａを研磨することを述べたが、搭載領域１０２ａのみならず、放熱体１０２の表面全体に研磨を行うことが好ましい。放熱体１０２の表面全体に研磨を行うことによって、上記のように半導体素子１０７の搭載不良を防止し、半導体素子１０７の放熱性および搭載強度を向上できることに加えて、放熱体１０２の表面全体に形成されるめっき層１１１の火ぶくれや剥離を抑制できる。さらに、半導体パッケージ１０１の外観がマダラ模様とならず一様となるため、外観不良による欠陥を抑制して製品歩留まりを向上させることができる。
　なお、本実施の形態に係る半導体パッケージ１０１では、放熱体１０２として第一の金属板１０３、第二の金属板１０４、第一の金属板１０３を積層した３層構造の金属複合体であることを述べたが、これに限られず、１層構造の放熱体であってもよい。
　また、絶縁体１０８の下面および上面にメタライズ層を形成することを述べたが、これに限られず、例えば、金属と絶縁物質との接合に適したろう材を用いれば、メタライズ層がなくとも十分な接合強度が得られるため、メタライズ層は不要である。
　また、エッチング工程およびめっき工程において、放熱体１０２の表面全体をエッチングし、めっき層１１１を形成することを述べたが、これに限られず、少なくとも放熱体１０２の搭載領域１０２ａをエッチングし、めっき層を形成すれば、その部分の濡れ性が向上して、その部分に塗布されるダイボンド材１１０が濡れ拡がるため、半導体素子１０７とのボンディング性を確保することができる。
　また、めっき工程において、放熱体１０２の表面にめっき層１１１としてＮｉめっき層およびＡｕめっき層を形成することを述べたが、放熱体の表面物質の拡散を防止する材料であれば、Ｎｉ以外の材料を用いても良く、また、放熱体の表面の濡れ性を向上させる材料であれば、Ａｕ以外の材料を用いても良い。
　本発明は、半導体素子の搭載不良を防止し、半導体素子の放熱性および搭載強度を向上させることができる半導体パッケージであって、半導体素子を搭載し、放熱体を備える半導体パッケージに有用である。

Claims (4)

  1. 　表面に半導体素子を搭載する搭載領域を有する放熱体と、前記搭載領域を囲んで前記放熱体の表面に形成される枠状の絶縁体と、前記半導体素子と電気的に接続されて外部端子となるリード端子と、前記放熱体の表面を覆うめっき層と、蓋体とを備える半導体パッケージの製造方法であって、
    　前記放熱体の表面と枠状の絶縁体の下面、および前記絶縁体の上面と前記リード端子をろう材によって接合するろう付工程と、
    　前記放熱体表面の少なくとも前記搭載領域を粗面化する研磨工程と、
    　前記放熱体の表面全体をエッチングするエッチング工程と、
    　前記放熱体の表面全体にめっき層を形成するめっき工程とを有する
    ことを特徴とする半導体パッケージの製造方法。
  2. 　前記研磨工程において、前記放熱体の表面全体を粗面化する
    ことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  3. 　前記研磨工程は、乾式ブラスト処理により行う
    ことを特徴とする請求項１または２に記載の半導体パッケージの製造方法。
  4. 　表面に半導体素子を搭載するための搭載領域を有する放熱体と、
    　下面が前記放熱体の前記表面とろう材によって接合され、前記搭載領域を囲んで形成される枠状の絶縁体と、
    　絶縁体の上面とろう材によって接合され、前記半導体素子と電気的に接続されて外部端子となるリード端子と、
    　前記放熱体の表面全体を覆うめっき層を備え、
    　前記搭載領域上のめっき層の表面粗さの範囲は０．５μｍ以上２．０μｍ以下である
    ことを特徴とする半導体パッケージ。
PCT/JP2015/002697 2014-06-04 2015-05-28 半導体パッケージ及びその製造方法 WO2015186320A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-115332 2014-06-04
JP2014115332 2014-06-04

Publications (1)

Publication Number Publication Date
WO2015186320A1 true WO2015186320A1 (ja) 2015-12-10

Family

ID=54766405

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/002697 WO2015186320A1 (ja) 2014-06-04 2015-05-28 半導体パッケージ及びその製造方法

Country Status (1)

Country Link
WO (1) WO2015186320A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200353A (ja) * 1989-12-27 1991-09-02 Sumitomo Electric Ind Ltd 半導体素子搭載用ケース
JPH07169881A (ja) * 1993-12-14 1995-07-04 Tokyo Tungsten Co Ltd 放熱基板及び半導体用セラミックパッケージ
JP2003152141A (ja) * 2001-11-15 2003-05-23 Hitachi Metals Ltd セラミックス放熱回路基板
JP2008117833A (ja) * 2006-11-01 2008-05-22 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200353A (ja) * 1989-12-27 1991-09-02 Sumitomo Electric Ind Ltd 半導体素子搭載用ケース
JPH07169881A (ja) * 1993-12-14 1995-07-04 Tokyo Tungsten Co Ltd 放熱基板及び半導体用セラミックパッケージ
JP2003152141A (ja) * 2001-11-15 2003-05-23 Hitachi Metals Ltd セラミックス放熱回路基板
JP2008117833A (ja) * 2006-11-01 2008-05-22 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール用基板の製造方法並びにパワーモジュール

Similar Documents

Publication Publication Date Title
TWI695778B (zh) 接合體、附散熱器之電力模組用基板、散熱器、接合體之製造方法、附散熱器之電力模組用基板之製造方法、及散熱器之製造方法
CN100472766C (zh) 铝-碳化硅质复合体
JP5988977B2 (ja) 半導体素子用放熱部品
US9984951B2 (en) Sintered multilayer heat sinks for microelectronic packages and methods for the production thereof
JP7000544B2 (ja) 半導体モジュールの製造方法
JP2008227336A (ja) 半導体モジュール、これに用いられる回路基板
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
US11735434B2 (en) Method for producing insulating circuit substrate with heat sink
JP7008239B2 (ja) 絶縁回路基板及びその製造方法
JP4148123B2 (ja) 放熱体及びパワーモジュール
JP6105262B2 (ja) アルミニウム−ダイヤモンド系複合体放熱部品
JP6031784B2 (ja) パワーモジュール用基板及びその製造方法
JP2005026252A (ja) セラミック回路基板、放熱モジュール、および半導体装置
WO2015186320A1 (ja) 半導体パッケージ及びその製造方法
JP7008236B2 (ja) パワーモジュール用基板及びその製造方法
JP2011082502A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2011254044A (ja) 半導体搭載用放熱基板の製造方法
JP6299578B2 (ja) 半導体装置
JP2015213097A (ja) 放熱体、その製造方法および半導体素子収納用パッケージ
JP7344759B2 (ja) 静電チャック装置
JP7039933B2 (ja) 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法
JP6756189B2 (ja) ヒートシンク付パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板の製造方法
JP2018142569A (ja) 放熱基板
JPH07335792A (ja) 半導体素子搭載用パッケージ
JP2014120727A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15802870

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15802870

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP