JP7008239B2 - 絶縁回路基板及びその製造方法 - Google Patents
絶縁回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP7008239B2 JP7008239B2 JP2018033381A JP2018033381A JP7008239B2 JP 7008239 B2 JP7008239 B2 JP 7008239B2 JP 2018033381 A JP2018033381 A JP 2018033381A JP 2018033381 A JP2018033381 A JP 2018033381A JP 7008239 B2 JP7008239 B2 JP 7008239B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit layer
- layer
- metal
- circuit
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
ところが、セラミックス基板に銅等の金属を接合して回路層を形成する場合、例えば、セラミックス基板に回路層となる銅(Cu)板を接合する場合、通常、Ag‐Cu‐Ti系等の活性金属ろう材を用いて800℃以上の温度で加熱することが必要となる。このような温度域で加熱した場合、銅の結晶粒が加熱前よりも粗大化する。このため、絶縁回路基板(回路層)を介して回路層と素子との接合界面(はんだ接合部)を超音波探査映像装置により検査する際に、回路層での超音波の反射が大きくなり、検査精度を低下させることが問題となっている。
また、回路層では、第1回路層の厚みを第1回路層及び第2回路層の厚みを合計した値の20%以下とし、第1回路層が回路層に占める割合を小さく、すなわち回路層に対して第1回路層の厚みを薄く形成している。前述したように、第1回路層の平均結晶粒径は比較的大きく設けられるが、回路層に占める割合を小さくしている。このため、超音波探査映像装置により絶縁回路基板を介して素子と回路層(第2回路層)との接合界面等を検査する際に、第1回路層における超音波の反射の割合を大きく低減でき、検査精度を良好に確保できる。
このように、第1回路層の厚みと、第1回路層及び第2回路層の平均結晶粒径とを上記範囲内に調整することにより、超音波探査映像装置による検査精度と、回路層(第1回路層)とセラミックス基板との接合信頼性との双方を、良好に確保できる。また、回路層全体としては、第1回路層と第2回路層とを組み合わせることで、十分な厚みを確保できる。したがって、回路層として要求される機能である電気伝達性能や放熱性能を良好に確保できる。
また、第3回路層の厚みを第1回路層の厚みと同等にし、第3回路層の厚みを薄く形成している。このため、超音波探査映像装置によりモジュールの各部品の接合界面を検査する際の第3回路層における超音波の反射の割合を大きく低減できる。したがって、回路層全体における超音波の反射を大きく低減でき、検査精度を良好に確保できる。
また、金属層においても、第1金属層の厚みを第1金属層及び第2金属層の厚みを合計した値の20%以下とし、第1金属層が金属層に占める割合を小さく、すなわち金属層に対して第1金属層の厚みを薄く形成している。このため、超音波探傷映像装置により絶縁回路基板を介して素子と回路層(第2回路層)との接合界面を検査する際に、第1金属層における超音波の反射の割合を大きく低減できる。したがって、回路層に加えて金属層でも超音波の反射を低減でき、超音波探査映像装置による検査精度を良好に確保できる。
また、第3金属層の厚みを第1金属層の厚みと同等にし、第3金属層の厚みを薄く形成している。このため、超音波探査映像装置によりモジュールの各部品の接合界面を検査する際の第3金属層における超音波の反射の割合を大きく低減できる。したがって、金属層全体における超音波の反射を大きく低減でき、検査精度を良好に確保できる。
[第1実施形態]
図1は、本発明の第1実施形態の絶縁回路基板の製造方法により製造される絶縁回路基板(パワーモジュール用基板)10を用いたパワーモジュール101を示している。このパワーモジュール101は、絶縁回路基板10と、絶縁回路基板10の表面に搭載された素子91とを備え、素子91と絶縁回路基板10とがエポキシ樹脂等からなるモールド樹脂81により樹脂封止されたものである。なお、図1の符号92は、素子91を固着するはんだ材等の接合層を示している。このパワーモジュール101は、パワーモジュール101の露出面(絶縁回路基板10の露出面)を放熱層(ヒートシンク)71等の表面に熱伝導性グリスを介して押し付ける、又は、はんだ材や接着材等を介して接着して固定された状態で使用される。
図1及び図2に示すように、セラミックス基板11の両面にそれぞれ回路層12と金属層13とを備える絶縁回路基板10については、回路層12を形成する回路層形成工程と、金属層13を形成する金属層形成工程とを、同時に行うことができる。回路層形成工程では、セラミックス基板11の一方の面に回路層12となる金属板(クラッド材)を接合して、セラミックス基板11の一方の面に接合された第1回路層121とその第1回路層121の表面に接合された第2回路層122とを有する回路層12を形成する。また、金属層形成工程では、セラミックス基板11の他方の面に金属層13となる金属板(クラッド材)を接合して、セラミックス基板11の他方の面に接合された第1金属層131とその第1金属層131の表面に接合された第2金属層132とを有する金属層13を形成する。
図4は、本発明の第2実施形態の絶縁回路基板20を示している。前述した第1実施形態においては、絶縁回路基板10がセラミックス基板11の他方の面に形成された金属層13を備える構成とされていたが、図4に示す第2実施形態の絶縁回路基板20のように、セラミックス基板11の他方の面に金属層13を設けることなく、一方の面に形成された回路層12のみを備える構成も、本発明に含まれる。なお、第2実施形態において、第1実施形態と共通要素には同一符号を付して説明を省略する。
前述した第1実施形態では、図2に示すように回路層12が第1回路層121と第2回路層122とを備える二層構造とされていたが、図5に示す絶縁回路基板30のように、回路層32を、第1回路層121と、第2回路層122と、その第2回路層122の表面に接合された第3回路層123と、を有する三層構造としてもよい。第3回路層123の厚みt13は、第1回路層121の厚みt11と同等とされ、第1回路層121の厚みt11と第2回路層122の厚みt12とを合計した値(t11+t12)の20%以下とされる。また、第3回路層123は、第1回路層121と同等の平均結晶粒径とされ、回路層32が銅のとき第3回路層123の平均結晶粒径は250μm以上とされ、回路層32がアルミニウムのとき第3回路層123の平均結晶粒径は375μm未満とされる。
例えば、上記実施形態では、素子91の片面(下部電極部)を絶縁回路基板10の回路層12に搭載していたが、素子91の両面に絶縁回路基板10をそれぞれ配置する構成とすることにより、両面冷却構造とすることも可能である。
例えば、アルミニウムの鋳塊を所望の板厚まで圧延する圧延工程における1パス当たりの圧下率を調整することで、平均結晶粒径を制御できる。具体的には、1パス当たりの圧下率を大きくすると、平均結晶粒径を大きくできる。そして、このように平均結晶粒径が調整された圧延材を用いることで、第1回路層と第2回路層、さらにも第3回路層とで平均結晶粒径が異なる回路層を有する絶縁回路基板を容易に製造できる。
得られたパワーモジュールに対し、超音波探査映像装置(SAT、日立エンジニアリング・アンド・サービス社製ES5000)を用いて、回路層と素子との接合界面(はんだ接合層)を観察した。回路層と素子との接合界面の観察は、回路層を介した絶縁回路基板側と、回路層を介さない素子側との双方から行い、超音波探査映像装置により観察されるボイドの直径を各方向から測定した。ボイドの直径は、観察されたボイドの面積から、同じ面積を持つ円の直径を算出し、この円相当径をボイドの直径とした。なお、1つの接合界面内に複数のボイドが有る場合には、各ボイドの直径の平均値(平均直径)を算出した。また、素子側から観察した際のボイドの平均直径D1と、絶縁回路基板側から観察した際のボイドの平均直径D2と、の比率(D1/D2)×100[%]を算出した。
各絶縁回路基板をN=5個ずつ作製し、-40℃×5分と150℃×5分の液槽冷熱サイクルを1000サイクル実施した後に、各絶縁回路基板についてセラミックス基板と回路層との接合界面を観察し、セラミックス基板の割れの有無を判定した。冷熱サイクル試験は、エスペック社製の液槽冷熱衝撃装置TSB‐51を用いて行った。セラミックス基板と回路層との接合界面の観察は、超音波探査映像装置(日立エンジニアリング・アンド・サービス社製ES5000)を用いて、セラミックス基板を介してセラミックス基板側から行った。N=5個の絶縁回路基板について、セラミックス基板の割れが発生した個数Aの割合(A/N)×100[%]を算出した。得られた割合の値が小さいほど、セラミックス基板の割れの発生数が少なく、セラミックス基板と回路層との接合信頼性高い。この場合、セラミックス基板と回路層との接合信頼性の評価は、割合の値が10%未満であれば良好「○」とし、10%以上の場合を否「×」と評価した。結果を表3及び表4に示す。
11 セラミックス基板
12,32 回路層
13,34 金属層
81 モールド樹脂
91 素子
92 接合層
101,103,104 パワーモジュール(モジュール)
121 第1回路層
122 第2回路層
123 第3回路層
131 第1金属層
132 第2金属層
133 第3金属層
221a,221b 第1金属材
222a,222b 第2金属材
224 ろう接合材
251,252 クラッド材
Claims (4)
- セラミックス基板と、該セラミックス基板の一方の面に形成された銅又はアルミニウムからなる回路層と、を備え、
前記回路層が、前記セラミックス基板の一方の面に接合された第1回路層と、該第1回路層の表面に接合された第2回路層と、を有する積層構造とされ、
前記第1回路層の厚みが該第1回路層の厚みと前記第2回路層の厚みとを合計した値の20%以下とされ、
前記回路層が銅のとき、前記第1回路層の平均結晶粒径が250μm以上、前記第2回路層の平均結晶粒径が250μm未満とされ、
前記回路層がアルミニウムのとき、前記第1回路層の平均結晶粒径が375μm以上、前記第2回路層の平均結晶粒径が375μm未満とされ、
前記回路層は、前記第1回路層と、前記第2回路層と、前記第2回路層の表面に接合された第3回路層と、を有する三層構造とされ、
前記第3回路層の厚みが前記第1回路層の厚みと同等とされ、前記第3回路層が前記第1回路層と同等の平均結晶粒径とされていることを特徴とする絶縁回路基板。 - 前記セラミックス基板の他方の面に、前記回路層と同じ金属からなる金属層を備え、
前記金属層は、前記セラミックス基板の他方の面に接合された第1金属層と、該第1金属層の表面に接合された第2金属層と、を有する積層構造とされ、
前記第1金属層の厚みが該前記第1金属層の厚みと前記第2金属層の厚みとを合計した値の20%以下とされ、
前記第1金属層が前記第1回路層と同等の平均結晶粒径に設けられ、前記第2金属層が前記第2回路層と同等の平均結晶粒径に設けられていることを特徴とする請求項1に記載の絶縁回路基板。 - 前記金属層は、前記第1金属層と、前記第2金属層と、前記第2金属層の表面に接合された第3金属層と、を有する三層構造とされ、
前記第3金属層の厚みが前記第1金属層の厚みと同等とされ、前記第3金属層が前記第1金属層と同等の平均結晶粒径とされていることを特徴とする請求項2に記載の絶縁回路基板。 - セラミックス基板の一方の面に接合された第1回路層と該第1回路層の表面に接合された第2回路層とを有する回路層を形成する回路層形成工程を有しており、
前記回路層のうち、前記第1回路層となる第1金属材として、前記回路層と前記セラミックス基板との接合温度における加熱後の平均結晶粒径が前記回路層が銅であれば250μm以上、前記回路層がアルミニウムであれば375μm以上となる金属材を用意し、
前記第2回路層となる第2金属材として、前記接合温度における加熱後の平均結晶粒径が前記回路層が銅であれば250μm未満、前記回路層がアルミニウムであれば375μm未満となる金属材を用意し、
前記第1金属材の厚みを該第1金属材の厚みと前記第2金属材の厚みとを合計した値の20%以下に設けて、前記第1金属材と前記第2金属材とが圧着されたクラッド材を形成しておき、
前記回路層形成工程において、前記セラミックス基板の一方の面にろう接合材を介して前記クラッド材の前記第1金属材を重ねて配置した状態で、前記セラミックス基板と前記クラッド材との積層方向に加圧して前記接合温度で加熱することにより、前記クラッド材の前記第1金属材と前記セラミックス基板とを接合して、前記セラミックス基板の一方の
面に前記第1回路層と前記第2回路層とを有する前記回路層を形成することを特徴とする絶縁回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018033381A JP7008239B2 (ja) | 2018-02-27 | 2018-02-27 | 絶縁回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018033381A JP7008239B2 (ja) | 2018-02-27 | 2018-02-27 | 絶縁回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019149460A JP2019149460A (ja) | 2019-09-05 |
JP7008239B2 true JP7008239B2 (ja) | 2022-01-25 |
Family
ID=67850762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018033381A Active JP7008239B2 (ja) | 2018-02-27 | 2018-02-27 | 絶縁回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7008239B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022094661A (ja) * | 2020-12-15 | 2022-06-27 | 三菱マテリアル株式会社 | 絶縁回路基板、および、絶縁回路基板の製造方法 |
JP2022169003A (ja) * | 2021-04-27 | 2022-11-09 | 三菱マテリアル株式会社 | ヒートシンク、および、ヒートシンク一体型絶縁回路基板 |
CN116722093B (zh) * | 2023-08-04 | 2023-12-08 | 季华实验室 | 显示基板及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011149065A1 (ja) | 2010-05-27 | 2011-12-01 | 京セラ株式会社 | 回路基板およびこれを用いた電子装置 |
WO2014030659A1 (ja) | 2012-08-23 | 2014-02-27 | 日産自動車株式会社 | 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール |
JP2015070061A (ja) | 2013-09-27 | 2015-04-13 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法 |
JP2017123373A (ja) | 2016-01-05 | 2017-07-13 | 昭和電工株式会社 | 絶縁基板及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11289037A (ja) * | 1998-04-01 | 1999-10-19 | Sumitomo Metal Electronics Devices Inc | 放熱用金属板およびそれを用いた電子部品用パッケージ |
-
2018
- 2018-02-27 JP JP2018033381A patent/JP7008239B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011149065A1 (ja) | 2010-05-27 | 2011-12-01 | 京セラ株式会社 | 回路基板およびこれを用いた電子装置 |
WO2014030659A1 (ja) | 2012-08-23 | 2014-02-27 | 日産自動車株式会社 | 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール |
JP2015070061A (ja) | 2013-09-27 | 2015-04-13 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法 |
JP2017123373A (ja) | 2016-01-05 | 2017-07-13 | 昭和電工株式会社 | 絶縁基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019149460A (ja) | 2019-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9723707B2 (en) | Power module substrate, power module substrate with heatsink, power module, and method for producing power module substrate | |
TWI646638B (zh) | Power module substrate and substrate with heat sink power module and heat sink power module | |
TWI695778B (zh) | 接合體、附散熱器之電力模組用基板、散熱器、接合體之製造方法、附散熱器之電力模組用基板之製造方法、及散熱器之製造方法 | |
KR102154882B1 (ko) | 파워 모듈 | |
JP7008239B2 (ja) | 絶縁回路基板及びその製造方法 | |
KR20170046649A (ko) | 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법 | |
JP2021132238A (ja) | 回路基板および半導体モジュール | |
JP6440903B2 (ja) | 半導体装置およびその製造方法 | |
JP7151583B2 (ja) | ヒートシンク付き絶縁回路基板 | |
TW201836093A (zh) | 附有散熱片功率模組用基板 | |
JP7008236B2 (ja) | パワーモジュール用基板及びその製造方法 | |
JP7067114B2 (ja) | 絶縁回路基板及びその製造方法 | |
JP2014039062A (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法 | |
WO2019039258A1 (ja) | 電子部品搭載用パッケージおよび電子装置 | |
JP6565735B2 (ja) | パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法 | |
JP2007150342A (ja) | 半導体装置およびその製造方法 | |
US10629556B2 (en) | Composite bump, method for forming composite bump, and substrate | |
JP2005285885A (ja) | 半導体装置 | |
JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
JP7063559B2 (ja) | ベース板及びパワーモジュール | |
JPH08139267A (ja) | マルチチップモジュール | |
JP2023089928A (ja) | パッケージ | |
JP2012244131A (ja) | パワーモジュール用基板及びその製造方法 | |
JPH06350016A (ja) | 多層リードフレーム | |
KR20200136962A (ko) | 히트 싱크가 부착된 절연 회로 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7008239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |