TW201325330A - 配線基板及其製造方法以及半導體裝置 - Google Patents

配線基板及其製造方法以及半導體裝置 Download PDF

Info

Publication number
TW201325330A
TW201325330A TW101125655A TW101125655A TW201325330A TW 201325330 A TW201325330 A TW 201325330A TW 101125655 A TW101125655 A TW 101125655A TW 101125655 A TW101125655 A TW 101125655A TW 201325330 A TW201325330 A TW 201325330A
Authority
TW
Taiwan
Prior art keywords
wiring
substrate
layer
wiring board
thin film
Prior art date
Application number
TW101125655A
Other languages
English (en)
Other versions
TWI562690B (zh
Inventor
Masato Watanabe
Kazuhito Hikasa
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of TW201325330A publication Critical patent/TW201325330A/zh
Application granted granted Critical
Publication of TWI562690B publication Critical patent/TWI562690B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

[課題]提供一種：不會使被設置在基板上之各層的厚度增加，便能夠成為散熱性為高並且與密封樹脂間的密著性為良好，而信賴性為高之配線基板及其製造方法，以及在此配線基板上搭載有半導體元件之半導體裝置。[解決手段]本發明之配線基板(1)，係具備有：具備絕緣層之基板(2)；和被設置在前述基板(2)之其中一面側的配線(3)，前述配線(3)，係具備於內部具有多數之空孔的多孔導電層，前述配線(3)，在前述基板(2)側之面上和與前述基板(2)側之面相對向之面上，其面積係為相異。

Description

配線基板及其製造方法以及半導體裝置
本發明，係有關於配線基板及其製造方法以及半導體裝置，特別係有關於在配線基板之構造上具備有特徵的技術。
進行電力之控制或供給等的半導體元件(所謂的功率半導體元件)，由於其驅動時之發熱量係為大，因此，在安裝時，係廣泛使用有在陶瓷基板上而將銅電路板直接作接合之DBC(Directed Bonding Copper)基板(例如，專利文獻1)。作為一般性構造，在陶瓷中，係使用Al2O3或AlN之類的絕緣性、熱傳導率為高之材料，並將從半導體元件而來之發熱傳導至被配置在陶瓷基板背面之散熱器等的散熱元件處。
然而，DBC基板，在將銅電路板接合於陶瓷基板上時，由於係需要長時間地加熱至接近銅之熔點的1000℃以上，因此，製程時間係變長，並有著製程時之電力消耗量變大的問題。
又，在將半導體元件搭載於上述之DBC基板上的半導體裝置中，由於半導體元件的線膨脹率和銅電路的線膨脹率之間之差以及陶瓷基板的線膨脹率和銅電路的線膨脹率之間之差係為大，因此，當在製造工程中或是製造後而被暴露於高溫下時，會有在半導體裝置處產生應力並發生 層間剝離或碎裂的問題。
進而，DBC基板，在將銅電路板接合於陶瓷基板上時，由於係被加熱至1000℃以上，因此，銅電路係成為具有拉張殘留應力的狀態。因此，係成為更容易在半導體裝置中發生層間剝離或碎裂。
作為對於此些之問題作了解決的配線基板，使含有金屬奈米粒子之層中介存在於陶瓷基板和成為導體圖案之金屬板之間並進行加熱處理而作了接合的配線基板，係為周知(參考專利文獻2)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2003-188316號公報
[專利文獻2]日本特開2006-228804號公報
然而，在專利文獻2所記載之配線基板中，係有著散熱效果並不充分的問題。又，當在將半導體元件搭載於配線基板上的狀態下而進行了密封的情況時，其與密封樹脂間的密著性係並不充分。因此，密封樹脂係成為容易從配線而剝離，而產生使對於密封樹脂之散熱效率更加降低的問題，配線基板之信賴性係並不充分。
於此，為了提昇散熱效果和與密封樹脂間的密著性， 係亦可考慮將被設置在基板上的各層之厚度增加。但是，由於從身為熱源之半導體元件起直到基板背面之散熱元件為止的距離係變長，因此，係會有使配線基板之熱阻抗增加的可能性。
因此，本發明之目的，係在於提供一種：不會使被設置在基板上之各層的厚度增加，便能夠成為散熱性為高並且與密封樹脂間的密著性為良好，而信賴性為高之配線基板及其製造方法，以及在此配線基板上搭載有半導體元件之半導體裝置。
為了達成上述之目的，由本發明所致之配線基板，其特徵為，係具備有：具備絕緣層之基板；和被設置在前述基板之其中一面側的配線，前述配線，係由於內部具有多數之空孔的多孔導電層所成，前述配線，在前述基板側之面上和與前述基板側之面相對向之面上，其面積係為相異。
又，本發明之配線基板，其特徵為，係具備有：具備絕緣層之基板；和被設置在前述基板之其中一面側的配線，前述配線，係由於內部具有多數之空孔的多孔導電層所成，在前述配線和前述基板之間，係具備有彈性率為較前述多孔導電層更高之追加層，前述追加層之在前述基板側之面上和與前述基板側之面相對向之面上，其面積係為相異。
又，本發明之配線基板，其特徵為，係具備有：具備絕緣層之基板；和被設置在前述基板之其中一面側的由複數層所成之配線，前述配線之其中一層，係由於內部具有多數之空孔的多孔導電層所成，前述配線，在前述基板側之面上和與前述基板側之面相對向之面上，其面積係為相異。
又，本發明之配線基板，其特徵為，係具備有：具備絕緣層之基板；和被設置在前述基板之其中一面側的由複數層所成之配線，前述配線之其中一層，係由於內部具有多數之空孔的多孔導電層所成，在前述配線和前述基板之間，係具備有彈性率為較前述多孔導電層更高之追加層，前述追加層之在前述基板側之面上和與前述配線之基板側之面相對向之面上，其面積係為相異。
又，上述發明之配線基板，較理想，係設為下述構成：亦即是，在被設置於前述基板上之前述配線側處的全層處，前述基板側之面和與前述基板側之面相對向之面，其面積係為相異，當將被設置在前述基板上之前述配線側處的全層之合計厚度設為z，並將前述基板側之面和與前述基板側之面相對向之面的其中一面之相對於另外一面的朝向其中一方向之突出長度設為x時，係成為z/x≦10。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，在前述基板之另外一面側處，係設置有金屬薄膜。
又，上述發明之配線基板，較理想，係設為下述之構 成：亦即是，前述金屬薄膜，係由於內部具有多數之空孔的多孔導電層所成。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述金屬薄膜，係由複數層所成，其中一層，係由於內部具有多數之空孔的多孔導電層所成。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述配線以及前述金屬薄膜，係由3層所成，除了中間層以外，係分別由於內部具有多數之空孔的多孔導電層所成。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，在前述金屬薄膜和前述基板之間，係設置有彈性率為較前述金屬薄膜之前述多孔導電層更高的追加層。
又，上述發明之配線基板，較理想，係設為下述構成：亦即是，在被設置於前述基板上之前述金屬薄膜側處的全層處，前述基板側之面和與前述基板側之面相對向之面，其面積係為相異，當將被設置在前述基板上之前述配線側處的全層之合計厚度設為z，並將前述基板側之面和與前述基板側之面相對向之面的其中一面之相對於另外一面的朝向其中一方向之突出長度設為x時，係成為z/x≦10。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述追加層之厚度，係為10μm以下。
又，上述發明之配線基板，較理想，係設為下述之構 成：亦即是，前述追加層之線膨脹率，係為前述絕緣層之線膨脹率以上，並為前述配線之線膨脹率以下。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述基板，係具備有用以與其他構件相密著之基底層。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，在前述配線之多孔導電層以外之層的其中一面或雙面，係設置有用以與其他構件相密著之密著層。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，在前述金屬薄膜之多孔導電層以外之層的其中一面或雙面，係設置有用以與其他構件相密著之密著層。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，在被設置於前述絕緣層上之層的至少其中一層之表面，係被形成有施加了用以使原子空隙及/或錯位產生之加工的加工層。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述配線之多孔導電層以外之層，係以從由Cu、Al、Au、Ag所成之金屬元素群而選擇的1種之金屬、2種以上之合金或者是將1種以上作為主成分之合金。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述金屬薄膜之多孔導電層以外之層，係以從由Cu、Al、Au、Ag所成之金屬元素群而選擇的1種之金屬、2種以上之合金或者是將1種以上作為主成分之合 金。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述配線之多孔導電層以外之層，係被退火並軟化。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述金屬薄膜之多孔導電層以外之層，係被退火並軟化。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述基底層，係由金屬材料、有機材料或者是將金屬材料和有機材料作了混合之材料所成。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述絕緣層，係由有機材料或陶瓷所成。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述絕緣層，係由Al2O3、AlN、Si3N4、玻璃之其中一者或者是複數者所成。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述多孔導電層，係為將金屬微粒子作了燒結者。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，在前述空孔中，係以任意之比例而填充有有機材料。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，在前述多孔導電層之內，金屬材料所佔據之體積比例，係為50~99.999%之範圍。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述金屬微粒子，係以50質量%以上之比例而包含有一次粒子之平均粒徑為1nm~500nm之粒子，並以50質量%以下之比例而包含有一次粒子之平均粒徑為0.5μm~50μm之粒子。另外，所謂一次粒子之平均粒徑，係指身為構成二次粒子之各個金屬微粒子的一次粒子之直徑的平均。該一次粒徑，係可使用電子顯微鏡來作測定。又，所謂平均粒徑，係指一次粒子之數量平均粒徑。
又，上述發明之配線基板，較理想，係設為下述之構成：亦即是，前述金屬微粒子，係將Cu、Ag、Au、Al、Ni、Sn、In、Ti中之任1種或者是2種以上的金屬，作為主要之構成要素。
又，較理想，係設為下述之構成：亦即是，前述絕緣層，係為Al2O3或AlN，相對於前述配線之多孔導電層以外之層的厚度，前述絕緣層之厚度的比例，係為1.5以下。
又，較理想，係設為下述之構成：亦即是，前述絕緣層，係為Si3N4，相對於前述配線之多孔導電層以外之層的厚度，前述絕緣層之厚度的比例，係為0.25以下。
又，本發明之配線基板之製造方法，係為製造如上述之任一者所記載之配線基板之配線基板之製造方法，其特徵為，係包含有：藉由對於以金屬微粒子作為主要成份之材料，而一面加壓一面進行熱處理，來使金屬微粒子彼此 、金屬微粒子與其他之層作結合，而形成前述多孔導電層之工程。
又，本發明之配線基板之製造方法，係為製造如上述之任一者所記載之配線基板之配線基板之製造方法，其特徵為，係包含有：藉由對於以金屬微粒子作為主要成份之材料，而並不加壓地進行熱處理，來使金屬微粒子彼此、金屬微粒子與其他之層作結合，而形成前述多孔導電層之工程。
又，本發明之半導體裝置，其特徵為：係在如上述之任一者所記載之配線基板上，搭載有半導體元件。
又，上述發明之半導體裝置，較理想，係設為下述之構成：亦即是，前述半導體元件，係藉由於內部具有多數之空孔的元件連接用多孔導電層，而被與前述配線基板作連接。
若依據本發明之配線基板，則由於配線基板之側面的面積係增加，因此，係能夠提昇配線基板之散熱性，並提升配線基板和密封樹脂之密著性，藉由此，配線基板之信賴性係提昇。
又，若依據本發明之配線基板，則由於係於配線內部包含有具備多數之空孔的多孔導電層，因此，係不需要以像是將僅由主體材料所成之配線接合於基板上時一般之高溫來作長時間加熱，故而，係能夠縮短製程時間，並且能 夠削減製程時之電力消耗量。又，由於係在配線之內部存在有多數之空孔，因此，就算是構成配線之金屬由於熱而膨脹，由熱膨脹所導致之應力亦係被空孔所吸收，表觀彈性率係降低。又，就算是產生有起因於半導體元件和配線間之線膨脹率差或者是基板和配線間之線膨脹率差所導致的應力，亦由於係被空孔所吸收，因此應力係被舒緩。故而，在將半導體元件作了搭載時，係能夠將配線基板之層間剝離或碎裂的發生情況降低。
以下，根據圖面，對本發明之實施形態作詳細說明。
實施形態之配線基板1，係如圖1中所示一般，具備有基板2，該基板2，係具有絕緣層20和基底層21a、21b，在基板2之其中一面側，係被設置有配線3。配線3，係由位置在基板2側之第1配線31、和被設置在第1配線31之上之第2配線32的2層所成，第1配線31，係由於內部具有多數之空孔的多孔導電層所成。在基板2之基底層21a和配線3之間，係被設置有彈性率為較由多孔導電層所成之第1配線31更高的追加層4a。又，在基板2之另外一面側，係被設置有金屬薄膜5。金屬薄膜5，係由位置在基板2側之第1金屬薄膜51、和被設置在第1金屬薄膜51之上之第2金屬薄膜52的2層所成，第1金屬薄膜51，係由於內部具有多數之空孔的多孔導電層所成。在基板2之基底層21b和金屬薄膜5之間，係被設 置有彈性率為較由多孔導電層所成之第1金屬薄膜51更高的追加層4b。
以下，針對本實施形態之配線基板1的各構成要素作詳細說明。
(基板2)
基板2，係由有機材料或陶瓷等之絕緣層20、和基底層21a、21b所成。
作為陶瓷，係可使用：在例如Al2O3、AlN、Si3N4、玻璃之其中一種的粉末原料、2種以上的粉末原料、或者是以此些作為主成分之粉末原料中，因應於需要而將黏結劑成分等作配合，而成形為薄片狀，之後進行燒成，所製作者。又，由陶瓷所成之基板2，係亦可適宜進行將表面以砥粒來作研磨等的工程，而將其平滑化。
作為有機材料，係可使用聚醯胺、環氧、聚醯亞胺等之材料，或者是對於此些而賦予有置換電鍍性、感光性之各種材料。另外，可作使用之材料，係並不被限定於該些，只要是適合於本發明之目的者，便可作使用。
絕緣層20之厚度，係可適宜作設計，但是，較理想，係為100~1000μm。特別是，當在配線基板1之金屬薄膜5側之面上而設置散熱元件的情況時，藉由將絕緣層20之厚度減薄為100~300μm，係能夠將從配線基板1之半導體元件安裝面起直到散熱元件面之間的熱阻抗縮小。
基底層21a、21b，係為用以將基板2和追加層4a、4b強固地做連接者，並藉由金屬材料、有機材料或者是將金屬材料和有機材料作了混合的材料所形成。作為金屬材料，係可合適使用Ti、Cr、Cu、Ni、Ag、Au。又，作為有機材料，係可合適使用聚醯胺、環氧、聚醯亞胺、多價乙醇等之材料，或者是對於此些而賦予有置換電鍍性、感光性之各種材料。又，作為將金屬材料和有機材料作了混合的材料，係可合適使用將上述之金屬材料和有機材料以任意之比例來作了混合者。
基底層21a之厚度，係可適宜作設計，但是，較理想，係為0.01~5μm。絕緣層20，若是並未進行平滑化處理，則通常在表面上會存在有凹凸。當於存在有凹凸的狀態下而直接形成了追加層4a以及第1配線31和第2配線32的情況時，當高頻訊號通過所製造出之配線基板1時，會引起訊號之衰減或雜訊之增加。為了防止此種情況，藉由代替平滑化處理而將基底層21a以1~5μm之厚度而形成為較厚，係能夠使凹凸面成為平滑。藉由此，係能夠省略絕緣層20之平滑化工程，而成為能夠以更低的成本來製造配線基板1。當配線基板1並非為高頻訊號用途的情況時，藉由將基底層21a形成為0.01~0.05μm而為較薄，係能夠使絕緣層20之凹凸亦殘留在基底層21a之表面上，藉由此，係成為能夠將追加層4a更強固地接合在基底層21a上。從防止彎折等之觀點來看，基底層21b，係設計為與基底層21a相對應之厚度。
另外，作為基底層21a、21b，係亦能夠與第1配線31、第1金屬薄膜51相同的，而使用於內部具有多數之空孔的多孔導電層。於此情況，在對於絕緣層20而將與第1配線31、第1金屬薄膜51相同的材料作了供給後，藉由在惰性或還原氛圍中進行燒成或者是電漿處理，係能夠成形多孔導電層並作為基底層21a、21b。藉由進行電漿處理，相較於通常之加熱，係能夠縮短成形時間。
(第1配線31)
第1配線31，係由於內部具有多數之空孔的多孔導電層所成。構成多孔導電層之材料，只要是具有導電性之金屬材料，則係並不特別作限定，但是，係以銅或銀、鋁一般之電阻率為低的材料為理想。於此之所謂空孔，係為被形成在金屬材料中之不存在有金屬材料的部份，而亦能夠以任意之比例而被填充有機材料。更詳細而言，係亦可對於1個空孔而以任意之比例來填充有機材料，且此種空孔係亦能夠以任意之比例而作複數存在。此時，係亦可具備有完全被有機材料所填充之空孔，且亦可具備有完全未被作填充之空孔。空孔之大小，係以平均最大寬幅為10~1000nm為理想。空孔之大小，若是較10nm更小，則當構成多孔導電層之金屬材料由於熱而欲進行膨脹時，或者是當起因於半導體元件和配線基板1與配線3之線膨脹率差而產生有應力時，係無法將該應力有效率地作吸收。若是較1000nm更大，則導電率會變低。
多孔導電層，較理想，係為將金屬微粒子作了燒結者。金屬微粒子，較理想，係將Cu、Ag、Au、Al、Ni、Sn、In、Ti中之任1種或者是2種以上的金屬，作為主要之構成要素。除了此些金屬之外，亦可將聚醯胺、環氧、聚醯亞胺、多價乙醇等之材料，或者是對於此些而賦予有置換電鍍性、感光性之各種材料，作為構成要素而包含之。又，在將金屬微粒子燒結前的狀態下，為了容易進行處理，較理想，除了金屬微粒子以外，係亦包含有分散材、增黏劑。作為分散劑，係可使用多價乙醇等。又，作為增黏劑，係可使用聚乙烯吡咯烷酮等。
金屬微粒子，較理想，係以50質量%以上之比例而包含有一次粒子之平均粒徑為1nm~500nm之粒子，並以50質量%以下之比例而包含有一次粒子之平均粒徑為0.5μm~50μm之粒子。當多孔導電層係身為將金屬微粒子作了燒結者的情況時，空孔，係藉由金屬微粒子間之間隙而形成。又，作為被填充於空孔中之有機材料，係為聚醯胺、環氧、聚醯亞胺、多價乙醇等之材料，或者是對於此些而賦予有置換電鍍性、感光性之各種材料。較理想，在多孔導電層之內，金屬材料所佔據之體積比例，係為50~99.999%之範圍。
第1配線31之空孔，係亦可設為藉由對於金屬薄膜或者是以電鍍所形成之配線而經由蝕刻或雷射等來進行加工，而得到之。又，當將第1配線31藉由電鍍等來形成的情況時，係存在有藉由混合存在有以任意之速度而析出 之有機材料的電鍍液來進行導體之形成的方法。
第1配線31之厚度，係可適宜作設計，但是，較理想，係為5~300μm。在高溫環境下，第2配線32，係依據材料之線膨脹係數而膨脹。此膨脹，相較於基板2，由於係為大，因此，為了防止第2配線32或基板2之破損，係成為有必要藉由第1配線31來對於上述之線膨脹的差作緩衝。較理想，係在能夠進行此線膨脹差之緩衝的範圍內，來將第1配線31盡可能設為較薄。第1配線31，由於相較於通常之金屬薄係為高價，因此，藉由減少使用量，係成為能夠將配線基板1之成本降低。
(第2配線32)
第2配線32，較理想，係從由Cu、Al、Au、Ag所成之金屬元素群而選擇的1種之金屬、2種以上之合金或者是將1種以上作為主成分之合金所成，更理想，係由如同Cu或Al之類的金屬一般之電阻率為低的材料所成。
第2配線32，由於在內部係實質性並不含有空孔，因此，係能夠對於由多孔導電層所成之第1配線31的低導電率作補償。又，藉由將第2配線32設置在配線3之最表層，係能夠將配線3表面平滑化，而能夠將高頻特性提昇。又，藉由將配線3表面平滑化，係能夠確實地進行由打線接合所致之連接。
又，第2配線32，較理想，係被作退火而軟化。藉由此，係能夠將在高溫環境下所產生之熱應力降低。又， 亦能夠防止由於從外部而對第2配線32所施加之應力而導致在第2配線32處發生龜裂等。所謂被作退火並軟化的狀態，係指形成第2配線32之金屬材料的結晶粒成為相較於通常之狀態而變大的狀態，或由於加工硬化所產生之錯位被作了消除的狀態。若是使用結晶粒為大之金屬材料，則係成為能夠形成電阻為少之電路。
第2配線32之厚度，係可適宜作設計，但是，較理想，係為100~1000μm。但是，如圖2中所示一般，當為了將從配線基板100之半導體元件安裝面起直到散熱元件面之間的熱阻抗縮小，而將絕緣層200之厚度設為較薄的情況時，為了維持配線基板100全體之強度，係有必要將絕緣層200之厚度的減薄量，增厚在第2配線320處。此時，當作為絕緣層200而使用Al2O3、AlN的情況時，較理想，相對於第2配線320之厚度的絕緣層200之厚度的比例(絕緣層200之厚度/第2配線320之厚度)，係為1.5以下，當作為絕緣層200而使用Si3N4的情況時，較理想，相對於第2配線320之厚度的絕緣層200之厚度的比例(絕緣層200之厚度/第2配線320之厚度)，係為0.25以下。又，第1配線310，由於係如同前述一般，為用以將第2配線320和絕緣層200之熱膨脹差作緩衝者，因此，對應於此，亦有必要對於第1配線310之厚度作適宜設定。又，伴隨著第1配線310和第2配線320之厚度的變更，係亦有必要以不會在配線基板100處產生彎折等的方式，來對於第1金屬薄膜510和第2金屬薄膜520 之厚度作適宜設定。
(第1金屬薄膜51)
第1金屬薄膜51，係由於內部具有多數之空孔的多孔導電層所成，並由與第1配線31相同之材料所成。配線基板1，為了將當存在有溫度變化的情況時之由於熱應力所導致的彎折、碎裂有效地減輕，較理想，熱應力之大小，係在基板2之表背面處而為相同。藉由設置第1金屬膜，係能夠將熱應力之大小在基板2之兩面處而設為相同。
(第2金屬薄膜52)
第2金屬薄膜52，係由與第2配線32相同之材料所成。與第1金屬膜相同的，藉由設置第2金屬膜，係能夠將熱應力之大小在基板2之兩面處而設為相同。
(追加層4a、4b)
追加層4a、4b，其彈性率係成為較多孔導電層更高。較理想，追加層4a、4b之彈性率，係成為較多孔導電層而更高出5GPa~150GPa之程度。作為構成追加層4a、4b之材料，只要是彈性率為較多孔導電層更高之材料，則係並不被特別限定而均可使用，但是，例如，係可使用Cu、Mo、Cr或其之合金等。從導電性之提昇以及密著性之觀點來看，較理想，係使用作為電路材料而展現有良好 之特性的Cu。於此，多孔導電層之彈性率，當會由於具備空孔而使得表觀彈性率有所改變的情況時，係為改變後之彈性率。
藉由使追加層4a、4b之彈性率成為較多孔導電層之彈性率更高，由於配線3之熱膨脹係並不會被傳導至基板2處，因此，係能夠對於基板2之碎裂作抑制。又，藉由使用彈性率為高之追加層4a、4b，由於配線基板之剛性係增加，因此，係能夠將基板2減薄。進而，藉由追加熱傳導率為較基板2更高之材料，全體之熱阻抗係降低。
追加層4a、4b之厚度，係以10μm以下為理想，又以5μm以下為更理想。又，追加層4a、4b之厚度，係以0.5μm以上為理想。此係因為，若是追加層4a、4b之厚度超過10μm，則在功率循環(PC)試驗中，會變得容易在半導體封裝處產生碎裂並使信賴性降低，而若是變得較0.5μm更小，則會由於從多孔導電層而來之應力而導致追加層變得容易變形之故。
追加層4a之線膨脹率，較理想，係為絕緣層20之線膨脹率以上，配線3之線膨脹率以下。藉由設為絕緣層20之線膨脹率以上，能夠防止起因於伴隨著溫度變化所產生的尺寸改變而導致應力集中在追加層4a和配線3之間而在半導體封裝處產生碎裂並使信賴性降低的情況。又，藉由設為配線3之線膨脹率以下，能夠防止起因於伴隨著溫度變化所產生的尺寸改變而導致應力集中在追加層4a和基板2之間而在半導體封裝處產生碎裂並使信賴性 降低的情況。同樣的，追加層4b之線膨脹率，較理想，係為絕緣層20之線膨脹率以上，金屬薄膜5之線膨脹率以下。
配線31、32以及追加層4a，係如圖1中所示一般，分別成為相較於基板2側之面的面積，與基板2側之面相對向之面的面積為變小，連接於基板2側之面和與基板2側之面相對向之面處的側面，係成為朝向內側作了彎曲的錐狀形狀。又，在基板2上之被設置於配線3側的全層處之基板2側之面、亦即是追加層4a之在圖1中的下面，和與基板2側之面相對向之面、亦即是配線3之在圖1中的上面，面積係為相異，追加層4a之下面的面積係成為較大。
如此這般，藉由在基板2側之面和與基板2側之面相對向之面處，而使面積互為相異，由於連接於基板2側之面和與基板2側之面相對向之面處的側面之面積係增加，因此，係能夠使散熱效果提昇，並且，並不會使被設置在基板2上之各層的厚度增加，便能夠改善其與密封樹脂間的密著性，而能夠使信賴性提昇。
進而，如圖3中所示一般，當將被設置在基板2上之配線3側處的全層之合計厚度設為z，並將被設置在基板2上之配線3側處的全層之基板2側之面的相對於與基板2側之面相對向之面而朝向其中一方向之突出長度設為x時，較理想，係成為z/x≦10。藉由此，係能夠更加改善散熱性和與密封樹脂間的密著性。
又，金屬薄膜51、52以及追加層4b，亦係如圖1中所示一般，較理想，係分別成為相較於基板2側之面的面積，與基板2側之面相對向之面的面積為變小，連接於基板2側之面和與基板2側之面相對向之面處的側面，係成為朝向內側作了彎曲的錐狀形狀。又，較理想，在基板2上之被設置於金屬薄膜5側的全層處之基板2側之面、亦即是追加層4b之在圖1中的上面，和與基板2側之面相對向之面、亦即是金屬薄膜5之在圖1中的下面，面積係為相異，追加層4b之上面的面積係成為較大。藉由此，係能夠更加改善散熱性和與密封樹脂間的密著性。
進而，當將被設置在基板2上之金屬薄膜5側處的全層之合計厚度設為z，並將被設置在基板2上之金屬薄膜5側處的全層之基板2側之面的相對於與基板2側之面相對向之面而朝向其中一方向之突出長度設為x時，較理想，係成為z/x≦10。藉由此，係能夠更加改善散熱性和與密封樹脂間的密著性。又，當將配線設為錐狀形狀的情況時，較理想，係將在多孔導電層處之z/x之值，設為較其他層而更小。此係因為，由於多孔導電層係具有空孔，因此密著性提昇效果以及散熱效果為較其他層更高之故。
另外，在本實施形態中，雖係設為使基板2側之面的面積成為較與基板2側之面相對向之面的面積更大，但是，係亦可設為相反。然而，從各層間之密著力的觀點來看，係以使基板2側之面的面積成為較大為理想。又，在本 實施形態中，配線31、32以及追加層4a、金屬薄膜51、52以及追加層4b，係設為錐狀形狀，亦即是，係設為使構成基板2側之面的4邊，分別成為較構成與基板2側之面相對向之面的4邊更長，但是，亦可設為使形成基板2側之面的4邊中之縱、橫其中一者的邊成為更長。
又，只要至少在基板2上之被設置於配線3側處的全層中之「基板2側之面」和「與基板2側之面相對向之面」處的面積成為相異，則配線31、32以及追加層4a，係並不需要分別成為相較於基板2側之面的面積而使與基板2側之面相對向之面的面積成為更小，亦可如圖4中所示一般，設為在配線31’、32’以及追加層4a’之各層處而使面積互為相異。於此情況，金屬薄膜51’、52’以及追加層4b’，亦係如圖4中所示一般，以設為在各層處而使面積互為相異為理想。
又，配線31、32以及追加層4a，在圖1所示之例中，係分別成為相較於基板2側之面的面積，與基板2側之面相對向之面的面積為變小，連接於基板2側之面和與基板2側之面相對向之面處的側面，係成為朝向內側作了彎曲的錐狀形狀，但是，亦可如圖5中所示一般，將配線31”、32”以及追加層4a”，設為使連接於基板2側之面和與基板2側之面相對向之面處的側面成為並不朝向內側作彎曲而成直線之錐狀形狀。於此情況，金屬薄膜51”、52”以及追加層4b”，亦係如圖5中所示一般，較理想，係設為使連接於基板2側之面和與基板2側之面相對向之 面處的側面成為直線之錐狀形狀。
但是，錐狀形狀，相較於圖5中所示一般之側面為直線形狀者，係以如圖1中所示一般之側面為彎曲的形狀或者是如圖4中所示一般之階差形狀的情況時，密著面積、散熱部之面積係更加提昇，故為更理想。進而，係以如圖1中所示一般之側面作了彎曲的形狀，在製作上較為容易，因此，係為更理想。
〈製造配線基板1之方法〉
以下，針對製造本實施形態之配線基板1的方法作說明。
首先，如圖6(a)中所示一般，在絕緣層20上形成基底層21a、21b。基底層21a、21b之形成方法，係可從真空成膜、電鍍、金屬箔之高溫貼附等來適宜作選擇。另外，為了使絕緣層20和基底層21a、21b之間的密著性提昇，亦可對於絕緣層20預先進行前置處理。作為前置處理，例如，係存在有電漿處理。藉由電漿處理，係能夠進行絕緣層20表面之清淨化和活性化。
接著，如圖6(b)中所示一般，在基板2之基底層21a、21b上，形成成為追加層4a、4b之金屬薄膜40a、40b。金屬薄膜40a、40b之形成方法，係可從真空成膜、電鍍、金屬箔之高溫貼附等來適宜作選擇。
接著，形成第1配線31和第1金屬薄膜51，以及第2配線32和第2金屬薄膜52。作為第1配線31、第1金 屬薄膜51之形成方法的其中一例，係存在有對於金屬薄膜40a、40b上供給金屬微粒子6a、6b，之後進行熱處理之方法。於此情況，係如圖6(c)中所示一般，對於金屬薄膜40a、40b上供給金屬微粒子6a、6b，並在所供給了的金屬微粒子6a、6b上，如圖6(d)中所示一般，分別層積身為第2配線32之材料的金屬薄膜7a、以及成為第2金屬薄膜52之金屬薄膜7b。在此狀態下進行加熱，而燒結金屬微粒子6a、6b。此時，藉由金屬微粒子6a、6b之粒子彼此作結合，而形成多孔質導電層，並且，金屬微粒子6a和金屬薄膜7a、金屬微粒子6b和金屬薄膜7b亦係作結合。在燒結中所需要之溫度，係為300℃程度，相較於在DBC基板中而接合銅電路所需要的溫度(1000℃程度)，由於係為非常低，因此，在形成配線3之製程中，係能夠將在配線3處所產生的殘留應力顯著地降低。
金屬微粒子6a、6b之燒結，係以在還原氛圍或者是惰性氛圍中實施為理想。所謂惰性氛圍，係指填充有氮等之氣體的氛圍，或者是真空氛圍。藉由設為此種構成，係能夠防止第1配線31或第1金屬薄膜51之氧化。進而，係成為能夠將金屬微粒子6a、6b表面之氧化層除去，而使金屬微粒子6a、6b之燒結性提昇。又，因應於基板2之用途、與金屬微粒子6a、6b相配合之分散材的性質，若是一面適當加壓一面進行燒結，則為理想。
作為係以一面進行加壓一面進行熱處理而進行金屬微 粒子6a、6b之燒結為理想的情況，係存在有下述之情況：亦即是，當分散材會由於熱處理而揮發，而金屬微粒子6a、6b之佔有體積的減少量為大的情況時，會有金屬微粒子6a、6b無法僅藉由熱處理來與上層或下層充分地作結合的情況。當由於熱處理所導致之金屬微粒子6a、6b之佔有面積的減少為顯著的情況時，藉由加壓，係能夠對於在多孔導電層處形成龜裂的情況作防止。又，當金屬微粒子6a、6b與上層或下層間之接合性為不足的情況時，藉由進行加壓，係成為能夠將兩者強固地作接合。
作為係以並不進行加壓地來進行熱處理而進行金屬微粒子6a、6b之燒結為理想的情況，係存在有下述之情況：亦即是，當就算是進行熱處理，金屬微粒子6a、6b之佔有體積亦幾乎不會改變的情況時，金屬微粒子6a、6b彼此的表面張力係為非常小，當進行熱處理時會有產生凝縮的情況、或者是金屬微粒子6a、6b和上層或下層間之接合性為非常良好的情況。
最後，藉由對於由金屬微粒子6a之燒結體所成的層(多孔質導電層)和金屬薄膜7a進行圖案化，而形成配線3。作為圖案化之方法的其中一例，係存在有光微影工程。如圖7(a)中所示一般，在金屬薄膜7a上，藉由層壓等之手段來貼附感光性之鍍敷光阻8a，之後，隔著具有特定之圖案的遮罩，來進行曝光。接下來，如圖7(b)中所示一般，藉由與鍍敷光阻8a之性質相配合的顯像液來進行顯像。之後，如圖7(c)中所示一般，藉由暴 露在能夠溶解由金屬微粒子6a之燒結體所成之層以及金屬薄膜7a、追加層4a、基底層21a的蝕刻液中，來進行圖案化，並形成第2配線32、第1配線31。當第2配線32、第1配線31、基底層21a並非由同一金屬所成的情況時，係因應於需要而使用複數之蝕刻液。
此時，在蝕刻工程中，係將經由噴淋法而噴射蝕刻液之壓力設定為0.06MPa程度，來將基板厚度方向和基板平面方向間之蝕刻向異性提高，藉由此，配線31、32以及追加層4a，係如圖7(c)中所示一般，分別成為相較於基板2側之面的面積，與基板2側之面相對向之面的面積為變小，連接於基板2側之面和與基板2側之面相對向之面處的側面，係成為朝向內側作了彎曲的錐狀形狀。又，基板2上之被設置在配線3側之全層處的基板2側之面的面積，係成為較與基板2側之面相對向之面的面積更大。對於形成錐狀形狀之電路而言為適當的蝕刻液之噴射壓力，係依存於所使用之液、進行蝕刻之材料的結晶構造、蝕刻液之種類等而有所相異。故而，為了製作錐狀形狀，若是相較於製作不存在有錐狀的狀態之電路形狀時，而將噴射壓力設為較低，則為理想。
又，如圖7(a)中所示一般，當在金屬薄膜7a上貼附鍍敷光阻8a時，在第2金屬薄膜52上，亦係貼附鍍敷光阻8b，而如圖7(b)中所示一般，藉由以使光阻8b之端部被除去的方式來預先進行曝光、顯像，在進行蝕刻之後，金屬薄膜51、52以及追加層4b，如圖7(c)中所示 一般，係分別成為相較於基板2側之面的面積，與基板2側之面相對向之面的面積為變小，連接於基板2側之面和與基板2側之面相對向之面處的側面，係成為朝向內側作了彎曲的錐狀形狀。又，基板2上之被設置在配線3側之全層處的基板2側之面的面積，係成為較與基板2側之面相對向之面的面積更大。
另外，當如圖4中所示一般，設為在配線31’、32’以及追加層4a’之各層的每一者，在金屬薄膜51’、52’以及追加層4b’之各層的每一者處，而使面積互為相異的情況時，若是設置對於各層之蝕刻的每一者而重新以所期望之形狀來設置蝕刻阻劑的手段，或者是在對於各層進行了蝕刻之後，為了得到目的之形狀而對於各層追加進行第2次之蝕刻，則為理想。又，當如圖5中所示一般，設為使配線之連接於基板2側之面和與基板2側之面相對向之面處的側面成為直線一般之錐狀形狀的情況時，若是在各層之蝕刻中，將速率設為涵蓋全工程而成為均一，則為理想。
在形成了圖案之後，如圖7(d)中所示一般，藉由剝離液而將鍍敷光阻8a、8b剝離，而完成配線基板1。
〈配線基板1之使用例〉
接著，作為本實施形態之配線基板1的使用例，針對在本實施形態之配線基板1上而搭載了半導體元件9的半導體裝置10來作說明。
如圖8中所示一般，在配線基板1之第2配線32a處 ，被形成於半導體元件9之其中一面(圖5中之下側之面)上的端子(未圖示)，係經由於內部具有多數之空孔的元件連接用多孔導電層11而被作連接。又，在配線基板1之第2配線32b處，被形成於半導體元件9之另外一面(圖5中之上側之面)上的端子(未圖示)，係經由鋼線12而被作連接。
元件連接用多孔導電層11，係藉由與第1配線31以及第1金屬薄膜51相同之材料所構成。藉由透過元件連接用多孔導電層11來將配線基板1和半導體元件9作連接，就算是構成配線3之金屬由於熱而膨脹，亦由於經由具有空孔之層產生變形一事，伴隨著膨脹所產生的熱應力係不會有傳導至其他之層處的情況，因此，表觀彈性率係降低。又，就算是產生有起因於半導體元件9和配線基板1間之線膨脹率差或者是半導體元件9和配線3間之線膨脹率差所導致的應力，亦由於係被空孔所吸收，因此前述應力係被舒緩。故而，係能夠將在半導體元件9和配線基板1之間所產生的剝離或碎裂的情形降低。又，由於並未如同先前技術之DBC基板和半導體元件之間的連接一般地而使用有焊材(焊料)，因此，係並不會有產生由於半導體元件之高溫動作所導致的連接材料之脆化的情形。
〈變形例〉
在上述之實施形態中，係設為在第1配線31之上設置第2配線32，但是，係亦可如圖9中所示一般，在第2 配線32之第1配線31側的面處，設置用以將其與第1配線31之間的密著性更進一步作提昇之密著層13a。進而，亦可如圖9中所示一般，在第2金屬薄膜52之第1金屬薄膜51側之面處，設置用以將其與第1金屬薄膜51之間的密著性更進一步作提昇之密著層13b。密著層13a、13b，係由金屬所成，而可合適使用Au、Ti、Cr、Cu、Ni、Ag等。密著層13a、13b之厚度，係以0.01~1μm為理想。
又，在上述之實施形態中，雖係設為將配線3以及金屬薄膜5分別以2層來構成，但是，亦可如圖10中所示一般，以3層來構成，並設為分別將上下之層(亦即是中間層以外之層)，藉由於內部具有多數之空孔的多孔導電層來構成之。亦即是，配線30，係在追加層4a之上，依序層積有第3配線33、第2配線32、第1配線31，金屬薄膜50，係在追加層4b之上，依序層積第3金屬薄膜53、第2金屬薄膜52、第1金屬薄膜51。而，第3配線33，係藉由與第1配線31相同之材料所構成，第3金屬薄膜53，係藉由與第1金屬薄膜51相同之材料所構成。另外，如此這般，就算是在藉由3層來構成配線30的情況時，亦同樣的，亦可將絕緣層20之厚度減薄，於此情況，若是配合於絕緣層20之厚度的減薄量，來將身為多孔導電層以外之層的第2配線32增厚，則為理想。此時，當作為絕緣層20而使用Al2O3、AlN的情況時，較理想，相對於第2配線32之基板2之厚度的比例(基板2之厚 度/第2配線32之厚度)，係為1.5以下，當作為絕緣層20而使用Si3N4的情況時，較理想，相對於第2配線32之厚度的基板2之厚度的比例(基板2之厚度/第2配線32之厚度)，係為0.25以下。
又，在上述之實施形態中，雖係設為在基板2之與配線3側相反側之面處，設置追加層4b、第1金屬薄膜51以及第2金屬薄膜52，但是，該些係亦可並不作設置。
又，在上述之實施形態中，雖係設為在絕緣層20之兩面處設置基底層21a、21b，但是，係亦可僅設置在其中一面處，且亦可在兩面處均不作設置。
又，在上述之實施形態中，雖係設為設置有第2配線32以及第2金屬薄膜52，但是，係亦可僅設置其中一者，且亦可將雙方均不作設置。
又，藉由對於配線部分而從絕緣層側起來進行蝕刻，亦成為能夠形成後述之將錐狀的形狀設為上下顛倒的形狀，亦即是形成相較於配線之與絕緣層相對向之面的相反側面，而將配線之與絕緣層相對向之面的面積形成為較大的形狀。
又，為了提高與其他層之間的接合性，亦可在各層之表面上，設置施加有使原子空孔及/或者是錯位產生之加工的加工層。加工層之形成，只要是在各層之表面上而使原子空孔及/或者是錯位產生者，則並不被特別限定，例如亦可藉由粒子束照射來使其產生輻射線損傷。
加工層，係可在身為被形成於絕緣層20上之層且與 其他層相接之面的全面上作設置，但是，特別是為了將多孔導電層之與其他層之間的密著性提昇，較理想，係設置在追加層4a、4b之多孔導電層側的表面、第2配線32之多孔導電層側的表面、第2金屬薄膜52之多孔導電層側的表面處。當在追加層4a、4b處設置加工層的情況時，若是在將成為追加層4a、4b之金屬薄膜40a、40b形成於基板2之基底層21a、21b上之後，在對於金屬薄膜40a、40b上供給金屬微粒子6a、6b之前，先對於金屬薄膜40a、40b之表面施加上述之使原子空孔及/或者是錯位產生的加工，則為理想。又，當在第2配線32或第2金屬薄膜52處設置加工層的情況時，若是在身為第2配線32之材料的金屬薄膜7a或成為第2金屬薄膜52之金屬薄膜7b之至少配置在金屬微粒子6a、6b之側的面處，預先施加使原子空孔及/或者是錯位產生的加工，則為理想。藉由此，在燒結金屬微粒子6a、6b時，在金屬微粒子表面上係局部性地產生熔融現象，在金屬微粒子間以及金屬微粒子和被施加有加工之金屬薄膜間，係形成有結合部(頸部，neck)。此時，被施加有加工之金屬薄膜，由於係至少在表面上，具有被施加了使原子空孔及/或者是錯位產生之加工的加工層，因此，與金屬微粒子間之頸部相同的，在金屬微粒子和被施加有加工之金屬薄膜之間，伴隨著加工層之原子空孔的朝向被接合材全體或者是金屬微粒子之移動，擴散係被促進，金屬微粒子和頸部係繼續成長，因此，係能夠得到更高之密著力，並且係成為能夠在 更低溫下來進行接合。其結果，係能夠對於熱應力、由變形所導致之層間剝離、碎裂之進展作防止。
〈實施例〉
接著，針對本發明之實施例作說明，但是，本發明係並不被限定於此些實施例。
將具備有表1中所示之厚度(單位均為μm)的各層之實施例1~7的配線基板，如同下述一般而製作出來。另外，在表1中，將厚度記載為「-」之場所，係代表並未設置有層。
作為絕緣層，使用Al2O3之粉末燒結體，並在此絕緣層之兩面上，藉由濺鍍來蒸鍍銅，並經由此而形成了基底層。另外，針對實施例1以及實施例4，係並未進行形成基底層之工程。
接著，針對實施例2、3、5~7，係在被形成於基板之兩面處的兩基底層上塗布銅奈米糊，針對實施例1、4，係在基板之兩面上塗布銅奈米糊。銅奈米糊，係使用有：作為金屬微粒子，而將平均粒徑20nm之銅粒子，分散在分散劑(二伸乙甘醇)中，並添加了增黏劑(聚乙烯吡咯烷酮)者。針對實施例3、7，係在銅奈米糊上配置金箔，並於其上配置銅條，針對實施例1、2、4~6，係在銅奈米糊上配置銅條。之後，在填充有氮氣之氛圍中，以320℃、5MPa，來進行10分鐘之加熱加壓，而將銅奈米糊中之銅粒子燒結，並在基板之兩面上，依序層積基底層 (實施例1、4的情況時係並不層積)、由銅粒子之燒結體所成之層、金之薄膜層(僅在實施例3、7中有層積)、銅層，而得到層積體。
接著，在上述之層積體的兩面上，將蝕刻阻劑，以100℃、0.1MPa來作30秒之加熱加壓，而作了層壓。之後，在形成配線之側的面上，配置與配線圖案相對應之遮罩，並進行了曝光、顯像。之後，進行蝕刻，而將形成配線之側的面上之銅層、金的薄膜層、由銅粒子之燒結體所成的層之不必要部分除去，而形成了配線。之後，將蝕刻阻劑剝離，而得到了各實施例之配線基板。
又，將具備有表1中所示之厚度(單位均為μm)的各層之比較例1~2的配線基板，如同下述一般而製作出來。
作為絕緣層，使用Al2O3之粉末燒結體，並在此絕緣層之兩面上，將相當於在比較例1中係為5μm、在比較例2中係為50μm之凝固後厚度的Ag71%-Cu27%-Ti2%加熱至800℃而作熔融供給，再在此狀態下，在比較例1中係接合300μm之銅，在比較例2中係接合250μm之銅，之後，進行冷卻而使前述Ag71%-Cu27%-Ti2%凝固，藉由此，而得到各比較例中之配線基板。
〈評價試驗〉 (碎裂等之發生的有無)
在實施例1~7、比較例1~2之配線基板上，將Sn- 0.1Ag-0.7Cu之焊錫，以加熱至240℃之狀態來作供給。
在供給有焊錫之配線基板上載置半導體元件，並以240℃來作0.5分鐘之加熱，而進行了被形成於半導體元件之其中一面上的端子和配線基板之配線間的連接。之後，將被形成在半導體元件之另外一面上的端子和配線基板之配線，藉由打線接合來作連接。作為半導體元件，係使用以5mm×5mm之面積而具有0.23mm之厚度者。
針對使用有如此這般所得到之實施例、比較例之各100個的半導體封裝，而以-60℃作了30分鐘的保持，之後，升溫至200℃並保持30分鐘，將此循環反覆進行3000循環，而進行了熱循環試驗。之後，將各半導體封裝在厚度方向上作切斷，並使用掃描型電子顯微鏡(SEM)來對於剖面作觀察，而對於碎裂或層間剝離之有無作了評價。將其結果展示於表1中。將並未發生有任何之0.01mm以上的碎裂或者是0.01mm以上的層間剝離者，標示為「無」，並將產生有1個以上者，標示為「有」。
實施例1~7，係具備於內部存在有多數之空孔的第1 配線，藉由此第1配線，應力係被舒緩，因此，就算是進行3000循環之熱循環試驗，也並未發生碎裂或層間剝離。另一方面，比較例1~2，由於係並未具備於內部存在有多數之空孔的第1配線，因此，應力係並未被舒緩，熱循環試驗之結果，係產生有碎裂或層間剝離。
(實施例8)
又，將具備有表2中所示之厚度的各層之實施例8的配線基板，如同下述一般而製作出來。作為絕緣層，使用Al2O3之粉末燒結體，並在此絕緣層之兩面上，藉由濺鍍來蒸鍍Ti，並經由此而形成了基底層。進而，在兩基底層上，以濺鍍以及電鍍來成膜Cu，藉由此，而形成了追加層。
接著，在兩追加層上，塗布了銅奈米糊。銅奈米糊，係使用有：作為金屬微粒子，而將平均粒徑20nm之銅粒子，分散在分散劑(二伸乙甘醇)中，並添加了增黏劑(聚乙烯吡咯烷酮)者。在銅奈米糊上，配置於表面具有金層之銅條，之後，在填充有氮氣之氛圍中，以320℃、5MPa，來進行10分鐘之加熱加壓，而將銅奈米糊中之銅粒子燒結，並在絕緣層之兩面上，依序層積基底層、追加層、由銅粒子之燒結體所成之層、金之薄膜層、銅層，而得到層積體。
接著，在上述之層積體的兩面上，將蝕刻阻劑，以100℃、0.1MPa來作30秒之加熱加壓，而作了層壓。之 後，在形成配線之側的面上，配置與配線圖案相對應之遮罩，並在形成金屬薄膜之側的面上，以使光阻劑之端部會被除去的方式來配置遮罩，而進行了曝光、顯像。之後，進行蝕刻，而將銅層、金的薄膜層、由銅粒子之燒結體所成的層、追加層、基底層之不必要部分除去，而形成了配線以及金屬薄膜。蝕刻，係在全部的工程中，藉由噴淋法而在0.06MPa之壓力設定下來進行。之後，將蝕刻阻劑剝離，而得到了實施例之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表2中所示一般。各層之彈性率，係如同表2中所示一般。彈性率，係根據藉由對於施加有與基板製作條件相同之壓力、溫度履歷的各層之材料進行拉張試驗所得到之應力-變形曲線，而決定之。
(實施例9)
除了以下之點以外，係與實施例8相同的而得到了實施例9之配線基板。在實施例9中，係與實施例8同樣的進行蝕刻，而將銅層、金的薄膜層、由銅粒子之燒結體所 成的層、追加層、基底層之不必要部分除去，之後，再度形成能夠達成各層之目的尺寸的蝕刻抗劑，而再度對於各層進行了蝕刻。將配線基板在厚度方向上作切斷，並藉由SEM來對於形狀作了觀測，其結果，相較於第2配線之面積，第1配線之面積係為更大，相較於第1配線之面積，追加層之面積係成為更大，相較於第2金屬薄膜之面積，第1金屬薄膜之面積係為更大，相較於第1金屬薄膜之面積，追加層之面積係成為更大，如此這般，而成為在各層之每一者處均形成有階差的形狀，亦即是成為如圖4中所示一般之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表2中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表2中所示一般。
(實施例10)
除了以下之點以外，係與實施例8相同的而得到了實施例10之配線基板。在實施例10中，係對於在實施例8中而以全部之層作為對象的蝕刻工程，而將噴淋法中之射出壓力，於蝕刻開始時而設定為0.05MPa，並以0.08MPa作為上限，而連續性地使壓力增加，直到蝕刻結束為止。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為 連接於基板側之面和與基板側之面相對向之面處的側面乃身為直線的錐狀形狀，亦即是成為圖5中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表2中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表2中所示一般。
(實施例11)
除了將蝕刻液之射出壓力設為0.08MPa之點以外，係與實施例8相同的而得到了實施例11之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表2中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表2中所示一般。
(實施例12)
除了對於第1、第2配線、第1、第2金屬薄膜之厚度作了變更之點以外，係與實施例8相同的而得到了實施 例12之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表3中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表3中所示一般。
(實施例13)
又，將具備有表3中所示之厚度的各層之實施例13的配線基板，如同下述一般而製作出來。作為絕緣層，使用Al2O3之粉末燒結體，並在此絕緣層之兩面上，藉由濺鍍來蒸鍍Ti，並經由此而形成了基底層。進而，在兩基底層上，以濺鍍來蒸鍍Ag，藉由此，而形成了追加層。
接著，在兩追加層上，塗布了鋁奈米糊。鋁奈米糊，係使用有：作為金屬微粒子，而將平均粒徑20nm之鋁粒子，分散在分散劑(二伸乙甘醇)中，並添加了增黏劑(聚乙烯吡咯烷酮)者。在鋁奈米糊上，配置於表面具有金層之鋁條，之後，在填充有氮氣之氛圍中，以320℃、5MPa，來進行10分鐘之加熱加壓，而將鋁奈米糊中之鋁粒子燒結，並在絕緣層之兩面上，依序層積基底層、追加 層、由鋁粒子之燒結體所成之層、金之薄膜層、鋁層，而得到層積體。
接著，在上述之層積體的兩面上，將蝕刻阻劑，以100℃、0.1MPa來作30秒之加熱加壓，而作了層壓。之後，在形成配線之側的面上，配置與配線圖案相對應之遮罩，並在形成金屬薄膜之側的面上，以使光阻劑之端部會被除去的方式來配置遮罩，而進行了曝光、顯像。之後，進行蝕刻，而將鋁層、金的薄膜層、由鋁粒子之燒結體所成的層、追加層、基底層之不必要部分除去，而形成了配線以及金屬薄膜。蝕刻，係在全部的工程中，藉由噴淋法而在0.06MPa之壓力設定下來進行。之後，將蝕刻阻劑剝離，而得到了實施例之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表3中所示一般。各層之彈性率，係如同表3中所示一般。
(實施例14)
除了將追加層藉由Mn而形成以外，係與實施例8相 同的而得到了實施例14之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表3中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表3中所示一般。
(實施例15)
除了將追加層之厚度設為15μm以外，係與實施例8相同的而得到了實施例15之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表3中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表3 中所示一般。
(實施例16)
除了將追加層之厚度設為15μm以外，係與實施例14相同的而得到了實施例16之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表4中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表4中所示一般。
(實施例17)
除了將追加層藉由Al而形成以外，係與實施例8相同的而得到了實施例17之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲 的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表4中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表4中所示一般。
(實施例18)
除了並未設置追加層以外，係與實施例8相同的而得到了實施例18之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表4中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表4中所示一般。
(實施例19)
除了將蝕刻液之射出壓力設為0.08MPa之點以外，係與實施例14相同的而得到了實施例19之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬 薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表4中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表4中所示一般。
(實施例20)
除了將追加層之厚度設為15μm，並將蝕刻液之射出壓力設為0.08MPa之點以外，係與實施例8相同的而得到了實施例20之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表5中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表5中所示一般。
(實施例21)
除了將蝕刻液之射出壓力設為0.08MPa之點以外，係與實施例16相同的而得到了實施例21之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表5中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表5中所示一般。
(實施例22)
除了將蝕刻液之射出壓力設為0.08MPa之點以外，係與實施例17相同的而得到了實施例22之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表5中所 示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表5中所示一般。
(實施例23)
除了將蝕刻液之射出壓力設為0.08MPa之點以外，係與實施例18相同的而得到了實施例23之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表5中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表5中所示一般。
(實施例24)
除了將蝕刻液之射出壓力設為0.08MPa之點以外，係與實施例12相同的而得到了實施例24之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接 於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表6中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表6中所示一般。
(實施例25)
除了將蝕刻液之射出壓力設為0.08MPa之點以外，係與實施例13相同的而得到了實施例25之配線基板。將配線基板在厚度方向上切斷，並藉由SEM而對於形狀作了觀測，其結果，第1配線、第2配線、追加層、第1金屬薄膜、第2金屬薄膜，係分別成為相較於基板側之面的面積，與基板側之面相對向之面的面積係變小，並成為連接於基板側之面和與基板側之面相對向之面處的側面乃朝向內側作了彎曲的錐狀形狀，亦即是成為圖1中所示之形狀。又，在對於第2配線之上面、基底層以及第2金屬薄膜之下面的尺寸作了測定後，其結果，係成為如同表6中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表6中所示一般。
(比較例3)
除了將蝕刻液之射出壓力設為0.20MPa之點以外，係與實施例8相同的而得到了比較例3之配線基板。將配線 基板在厚度方向上切斷，並藉由SEM來對於形狀作了觀測，其結果，第1配線、第2配線以及追加層之面積係為相同。又，第1金屬薄膜、第2金屬薄膜以及追加層之面積係為相同。又，在對於各層之上面以及下面的尺寸作了測定後，其結果，係如同表7中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表7中所示一般。
(比較例4)
除了並未設置追加層以外，係與比較例3相同的而得到了比較例4之配線基板。將配線基板在厚度方向上切斷，並藉由SEM來對於形狀作了觀測，其結果，第1配線、第2配線以及追加層之面積係為相同。又，第1金屬薄膜、第2金屬薄膜以及追加層之面積係為相同。又，在對於各層之上面以及下面的尺寸作了測定後，其結果，係如同表7中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表7中所示一般。
(比較例5)
除了將追加層藉由Al而形成以外，係與比較例3相同的而得到了比較例5之配線基板。將配線基板在厚度方向上切斷，並藉由SEM來對於形狀作了觀測，其結果，第1配線、第2配線以及追加層之面積係為相同。又，第1金屬薄膜、第2金屬薄膜以及追加層之面積係為相同。 又，在對於各層之上面以及下面的尺寸作了測定後，其結果，係如同表7中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表7中所示一般。
(比較例6)
除了將追加層之厚度設為10μm以外，係與比較例3相同的而得到了比較例6之配線基板。將配線基板在厚度方向上切斷，並藉由SEM來對於形狀作了觀測，其結果，第1配線、第2配線以及追加層之面積係為相同。又，第1金屬薄膜、第2金屬薄膜以及追加層之面積係為相同。又，在對於各層之上面以及下面的尺寸作了測定後，其結果，係如同表7中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表7中所示一般。
(比較例7)
除了將追加層之厚度設為15μm以外，係與比較例3相同的而得到了比較例7之配線基板。將配線基板在厚度方向上切斷，並藉由SEM來對於形狀作了觀測，其結果，第1配線、第2配線以及追加層之面積係為相同。又，第1金屬薄膜、第2金屬薄膜以及追加層之面積係為相同。又，在對於各層之上面以及下面的尺寸作了測定後，其結果，係如同表7中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表7中所示一般。
(比較例8)
除了將追加層藉由Mn來形成，並將厚度設為15μm以外，係與比較例3相同的而得到了比較例8之配線基板。將配線基板在厚度方向上切斷，並藉由SEM來對於形狀作了觀測，其結果，第1配線、第2配線以及追加層之面積係為相同。又，第1金屬薄膜、第2金屬薄膜以及追加層之面積係為相同。又，在對於各層之上面以及下面的尺寸作了測定後，其結果，係如同表8中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表8中所示一般。
(比較例9)
除了對於第1、第2配線、第1、第2金屬薄膜之厚度作了變更之點以外，係與比較例4相同的而得到了比較例9之配線基板。將配線基板在厚度方向上切斷，並藉由SEM來對於形狀作了觀測，其結果，第1配線和第2配線之面積係為相同。又，第1金屬薄膜和第2金屬薄膜之面積係為相同。又，在對於各層之上面以及下面的尺寸作了測定後，其結果，係如同表8中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表8中所示一般。
(比較例10)
除了對於第1、第2配線、第1、第2金屬薄膜之厚 度作了變更之點以外，係與比較例5相同的而得到了比較例10之配線基板。將配線基板在厚度方向上切斷，並藉由SEM來對於形狀作了觀測，其結果，第1配線、第2配線以及追加層之面積係為相同。又，第1金屬薄膜、第2金屬薄膜以及追加層之面積係為相同。又，在對於各層之上面以及下面的尺寸作了測定後，其結果，係如同表8中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表8中所示一般。
(比較例11)
將具備有表3中所示之厚度的各層之比較例11的配線基板，如同下述一般而製作出來。作為絕緣層，使用Al2O3之粉末燒結體，並在此絕緣層之兩面上，藉由濺鍍來蒸鍍Ti，並經由此而形成了基底層。
接著，在兩追加層上，塗布了銀奈米糊。銀奈米糊，係使用有：作為金屬微粒子，而將平均粒徑20mm之銀粒子，分散在分散劑(二伸乙甘醇)中，並添加了增黏劑(聚乙烯吡咯烷酮)者。在銀奈米糊上，配置於表面具有金層之銀條，之後，在填充有氮氣之氛圍中，以320℃、5MPa，來進行10分鐘之加熱加壓，而將銀奈米糊中之銀粒子燒結，並在絕緣層之兩面上，依序層積基底層、追加層、由銀粒子之燒結體所成之層、金之薄膜層、銀層，而得到層積體。
接著，在上述之層積體的兩面上，將蝕刻阻劑，以 100℃、0.1MPa來作30秒之加熱加壓，而作了層壓。之後，在形成配線之側的面上，配置與配線圖案相對應之遮罩，並在形成金屬薄膜之側的面上，以使光阻劑之端部會被除去的方式來配置遮罩，而進行了曝光、顯像。之後，進行蝕刻，而將銀層、金的薄膜層、由銀粒子之燒結體所成的層之不必要部分除去，而形成了配線以及金屬薄膜。蝕刻，係在全部的工程中，藉由噴淋法而在0.20MPa之壓力設定下來進行。之後，將蝕刻阻劑剝離，而得到了比較例11之配線基板。將配線基板在厚度方向上切斷，並藉由SEM來對於形狀作了觀測，其結果，第1配線和第2配線之面積係為相同。又，第1金屬薄膜和第2金屬薄膜面積係為相同。又，在對於各層之上面以及下面的尺寸作了測定後，其結果，係如同表8中所示一般。又，在對於各層之彈性率作了測定後，其結果，係如同表8中所示一般。
(比較例12)
除了設置了Mn之追加層以外，係與比較例11相同的而得到了比較例12之配線基板。將配線基板在厚度方向上切斷，並藉由SEM來對於形狀作了觀測，其結果，第1配線、第2配線以及追加層之面積係為相同。又，第1金屬薄膜、第2金屬薄膜以及追加層之面積係為相同。又，在對於各層之上面以及下面的尺寸作了測定後，其結果，係如同表8中所示一般。又，在對於各層之彈性率作 了測定後，其結果，係如同表8中所示一般。
〈評價試驗〉 〈碎裂等的發生、密封樹脂和配線間之剝離的發生之有無〉
在實施例8~11、比較例3~8之配線基板上，將Sn-0.1Ag-0.7Cu之焊錫，以加熱至240℃之狀態來作供給。
在供給有焊錫之配線基板上載置半導體元件，並以240℃來作0.5分鐘之加熱，而進行了被形成於半導體元件之其中一面上的端子和配線基板之配線間的連接。之後，將被形成在半導體元件之另外一面上的端子、和配線基板之配線，藉由打線接合來作連接，並將配線基板和銅基底藉由焊錫來連接，再將銅基底和散熱構件藉由耐熱脂膏來進行接合，藉由此而製作出模組。作為半導體元件，係使用以5mm×5mm之面積而具有0.23mm之厚度者。又，作為密封劑，係使用KYOCERA(股份有限公司)製之KE-850SH，並在轉移模中，藉由進行成形、加熱硬化而進行了密封。
(散熱效果)
對於使用實施例8~25、比較例3~12之配線基板而如同前述一般地做了組裝之模組，來以使熱輸入成為100W的方式而對於半導體元件流動電流，並對於半導體元件上面之溫度作了測定。將測定結果展示於表2~8中 。
〈碎裂等的發生、密封樹脂和配線間之剝離的發生之有無〉
針對使用實施例8~25、比較例3~12之配線基板而如同前述一般地作了組裝之各100個模組，而將會成為100W之熱輸入的電流作2秒之流動，並設置18秒之不會流動電流的時間，將上述之組合作為1個循環，而反覆進行功率循環試驗，並分別進行了3000循環、3250循環、3500循環、3750循環。在各循環之後，將各半導體封裝在厚度方向上作切斷，並使用掃描型電子顯微鏡(SEM)來對於剖面作觀察，而對於碎裂或層間剝離之有無以及密封樹脂和配線之間之剝離的發生之有無作了評價。另外，碎裂或層間剝離之有無的觀察，係一直進行至3500循環。將其結果展示於表2~8中。關於碎裂或層間剝離之有無，係將並未發生有任何之0.01mm以上的碎裂或者是0.01mm以上的層間剝離者，標示為「無」，並將產生有1個以上者，標示為「有」。關於密封樹脂和配線之間的剝離之發生的有無，係將並未有任何之發生者，標示為「無」，並將產生有1個以上者，標示為「有」。
實施例8~25，由於被設置在基板上之層，其基板側之面和與基板側之面相對向之面處的面積係為相異，因此，係能夠對於密封樹脂和配線間之剝離的發生良好地作抑制，且散熱性亦為良好。特別是，實施例8~10、12、13~18，由於係為z/x≦10，因此，就算是實施3750循環之功率循環試驗，亦並未發生密封樹脂和配線間之剝離。又，實施例8~16、19~21、24、25，由於係在金屬薄膜和基板之間，設置有彈性率為較金屬薄膜之多孔導電層更高的追加層，因此，係能夠對於碎裂或層間剝離作良好的抑制。特別是，實施例8~14、19、24、25，由於追加層之厚度係為10μm以下，因此，至少直到3250循環為止，均不會發生碎裂或層間剝離，在追加層之線膨脹率為絕緣層之線膨脹率以上的實施例8~13中，係直到3500循環為止均不會發生碎裂或層間剝離。
相對於此，比較例3~12，由於被設置在基板上之層，其基板側之面和與基板側之面相對向之面處之面積係為相同，因此，若是超過3000循環，則會產生密封樹脂和配線間之剝離，且散熱性亦為差。如此這般，由於係容易產生密封樹脂和配線間之剝離，因此，碎裂或層間剝離亦係較實施例而更容易發生，但是，在如同比較例3、6、10、12一般之在金屬薄膜和基板之間而將彈性率為較金屬薄膜之多孔導電層更高的追加層以厚度10μm以下來作了設置的情況時，相較於其他之比較例，係能夠更加抑制碎裂或層間剝離。
根據以上，可以得知，若依據本實施形態之配線基板，則由於係在第1配線之內部存在有多數之空孔，因此，就算是構成第1配線之金屬由於熱而膨脹，亦係被空孔所吸收，故而，表觀彈性率係降低。又，就算是產生有起因於半導體元件和配線(特別是第2配線)間之線膨脹率差或者是基板和配線(特別是第2配線)間之線膨脹率差所導致的應力，亦由於係被空孔所吸收，因此應力係被舒緩。故而，係能夠降低在將半導體元件作了搭載時之層間剝離或碎裂的發生。又，由於係於配線中包含有於內部具備多數之空孔的多孔導電層，因此，係不需要以像是將僅由主體材料所成之配線接合於基板上時一般之高溫來作長時間加熱，故而，係能夠縮短製程時間，並且能夠削減製程時之電力消耗量。
進而，若依據本實施形態之配線基板，則藉由使被設置在基板上之層，成為在基板側之面和與基板側之面相對向之面處而面積互為相異，由於連接於基板側之面和與基板側之面相對向之面的側面之面積係增加，因此，係能夠使散熱效果提昇，並且，並不會使被設置在基板上之各層的厚度增加，便能夠改善其與密封樹脂間的密著性，而能夠使信賴性提昇。又，藉由設置彈性率為較多孔導電層更高之追加層，由於配線之熱膨脹係並不會被傳導至基板處，因此，係能夠對於在基板處產生碎裂之情況作抑制。特別是，當追加層之厚度為10μm以下，或進而為5μm以下的情況時，係能夠更有效地對於碎裂之發生作抑制。又 ，當追加層之線膨脹率係成為絕緣層之線膨脹率以上且為配線之線膨脹率以下的情況時，係能夠更有效地對於碎裂之發生作抑制。
1‧‧‧配線基板
2‧‧‧基板
21a、21b‧‧‧基底層
3‧‧‧配線
3a‧‧‧第1配線
3b‧‧‧第2配線
4a、4b‧‧‧追加層
5‧‧‧金屬薄膜
5a‧‧‧第1金屬薄膜
5b‧‧‧第2金屬薄膜
6a、6b‧‧‧金屬微粒子
9‧‧‧半導體元件
10‧‧‧半導體裝置
11‧‧‧元件連接用多孔導電層
13a、13b‧‧‧密著層
[圖1]對於本實施形態之配線基板作模式性展示的剖面圖。
[圖2]對於本實施形態之配線基板之變形例作模式性展示的剖面圖。
[圖3]用以對於本實施形態之配線基板的配線以及追加層之形狀作說明的說明圖。
[圖4]對於本實施形態之配線基板之其他變形例作模式性展示的剖面圖。
[圖5]對於本實施形態之配線基板之其他變形例作模式性展示的剖面圖。
[圖6]對於製造本實施形態之配線基板的方法作模式性說明之說明圖。
[圖7]對於製造本實施形態之配線基板的方法作模式性說明之說明圖。
[圖8]對於在本實施形態之配線基板上搭載了半導體元件之半導體裝置作模式性展示的剖面圖。
[圖9]對於本實施形態之配線基板之其他變形例作模式性展示的剖面圖。
[圖10]對於本實施形態之配線基板之其他變形例作模 式性展示的剖面圖。
1‧‧‧配線基板
2‧‧‧基板
3‧‧‧配線
4a、4b‧‧‧追加層
5‧‧‧金屬薄膜
20‧‧‧絕緣層
21a、21b‧‧‧基底層
31‧‧‧第1配線
32‧‧‧第2配線
51‧‧‧第1金屬薄膜
52‧‧‧第2金屬薄膜

Claims (35)

  1. 一種配線基板，其特徵為，係具備有：具備絕緣層之基板；和被設置在前述基板之其中一面側的配線，前述配線，係由於內部具有多數之空孔的多孔導電層所成，前述配線，在前述基板側之面上和與前述基板側之面相對向之面上，其面積係為相異。
  2. 一種配線基板，其特徵為，係具備有：具備絕緣層之基板；和被設置在前述基板之其中一面側的配線，前述配線，係由於內部具有多數之空孔的多孔導電層所成，在前述配線和前述基板之間，係具備有彈性率為較前述多孔導電層更高之追加層，前述追加層之在前述基板側之面上和前述配線之與前述基板側之面相對向之面上，其面積係為相異。
  3. 一種配線基板，其特徵為，係具備有：具備絕緣層之基板；和被設置在前述基板之其中一面側的由複數層所成之配線，前述配線之其中一層，係由於內部具有多數之空孔的多孔導電層所成，前述配線，在前述基板側之面上和與前述基板側之面相對向之面上，其面積係為相異。
  4. 一種配線基板，其特徵為，係具備有：具備絕緣層之基板；和 被設置在前述基板之其中一面側的由複數層所成之配線，前述配線之其中一層，係由於內部具有多數之空孔的多孔導電層所成，在前述配線和前述基板之間，係具備有彈性率為較前述多孔導電層更高之追加層，前述追加層之在前述基板側之面上和前述配線之與前述基板側之面相對向之面上，其面積係為相異。
  5. 如申請專利範圍第1項乃至第4項中之任一項所記載之配線基板，其中，在被設置於前述基板上之前述配線側處的全層處之前述基板側之面和與前述基板側之面相對向之面，其面積係為相異，當將被設置在前述基板上之前述配線側處的全層之合計厚度設為z，並將前述基板側之面和與前述基板側之面相對向之面的其中一面之相對於另外一面的朝向其中一方向之突出長度設為x時，係成為z/x≦10。
  6. 如申請專利範圍第1項乃至第5項中之任一項所記載之配線基板，其中，在前述基板之另外一面側處，係設置有金屬薄膜。
  7. 如申請專利範圍第6項所記載之配線基板，其中，前述金屬薄膜，係由於內部具有多數之空孔的多孔導電層所成。
  8. 如申請專利範圍第6項所記載之配線基板，其中，前述金屬薄膜，係由複數層所成，該些之其中一層，係 由於內部具有多數之空孔的多孔導電層所成。
  9. 如申請專利範圍第8項所記載之配線基板，其中，前述配線以及前述金屬薄膜，係由3層所成，除了中間層以外，係分別由於內部具有多數之空孔的多孔導電層所成。
  10. 如申請專利範圍第7項乃至第9項中之任一項所記載之配線基板，其中，在前述金屬薄膜和前述基板之間，係設置有彈性率為較前述金屬薄膜之前述多孔導電層更高的追加層。
  11. 如申請專利範圍第6項乃至第10項中之任一項所記載之配線基板，其中，在被設置於前述基板上之前述金屬薄膜側處的全層處之前述基板側之面和與前述基板側之面相對向之面，其面積係為相異，當將被設置在前述基板上之前述配線側處的全層之合計厚度設為z，並將前述基板側之面和與前述基板側之面相對向之面的其中一面之相對於另外一面的朝向其中一方向之突出長度設為x時，係成為z/x≦10。
  12. 如申請專利範圍第2項、第4項乃至第11項中之任一項所記載之配線基板，其中，前述追加層之厚度，係為10μm以下。
  13. 如申請專利範圍第2項、第4項乃至第12項中之任一項所記載之配線基板，其中，前述追加層之線膨脹率，係為前述絕緣層之線膨脹率以上，且為前述配線之線 膨脹率以下。
  14. 如申請專利範圍第1項乃至第13項中之任一項所記載之配線基板，其中，前述基板，係具備有用以與其他構件相密著之基底層。
  15. 如申請專利範圍第3項、第4項或第9項中之任一項所記載之配線基板，其中，在前述配線之多孔導電層以外之層的其中一面或者是雙面，設置有用以與其他構件相密著之密著層。
  16. 如申請專利範圍第8項或第9項所記載之配線基板，其中，在前述金屬薄膜之多孔導電層以外之層的其中一面或者是雙面，設置有用以與其他構件相密著之密著層。
  17. 如申請專利範圍第1項乃至第16項中之任一項所記載之配線基板，其中，在被設置於前述絕緣層上之層的至少其中一層之表面，係被形成有施加了用以使原子空隙及/或錯位產生之加工的加工層。
  18. 如申請專利範圍第3項、第4項或第9項中之任一項所記載之配線基板，其中，前述配線之多孔導電層以外之層，係以從由Cu、Al、Au、Ag所成之金屬元素群而選擇的1種之金屬、2種以上之合金或者是將1種以上作為主成分之合金。
  19. 如申請專利範圍第8項或第9項所記載之配線基板，其中，前述金屬薄膜之多孔導電層以外之層，係以從由Cu、Al、Au、Ag所成之金屬元素群而選擇的1種之金 屬、2種以上之合金或者是將1種以上作為主成分之合金。
  20. 如申請專利範圍第3項、第4項或第9項中之任一項所記載之配線基板，其中，前述配線之多孔導電層以外之層，係被作退火而軟化。
  21. 如申請專利範圍第8項或第9項所記載之配線基板，其中，前述金屬薄膜之多孔導電層以外之層，係被作退火而軟化。
  22. 如申請專利範圍第14項所記載之配線基板，其中，前述基底層，係由金屬材料、有機材料或者是將金屬材料和有機材料作了混合之材料所成。
  23. 如申請專利範圍第1項乃至第22項中之任一項所記載之配線基板，其中，前述絕緣層，係由有機材料或者是陶瓷所成。
  24. 如申請專利範圍第1項乃至第23項中之任一項所記載之配線基板，其中，前述絕緣層，係由Al2O3、AlN、Si3N4、玻璃之其中一者或者是複數者所成。
  25. 如申請專利範圍第1項乃至第24項中之任一項所記載之配線基板，其中，前述多孔導電層，係由將金屬微粒子作了燒結者所成。
  26. 如申請專利範圍第1項乃至第25項中之任一項所記載之配線基板，其中，在前述空孔中，係以任意之比例而填充有有機材料。
  27. 如申請專利範圍第1項乃至第26項中之任一項 所記載之配線基板，其中，在前述多孔導電層內，金屬材料所佔據之體積比例係為50~99.999%之範圍。
  28. 如申請專利範圍第25項所記載之配線基板，其中，前述金屬微粒子，係以50質量%以上之比例而包含有一次粒子之平均粒徑為1nm~500nm之粒子，並以50質量%以下之比例而包含有一次粒子之平均粒徑為0.5μm~50μm之粒子。
  29. 如申請專利範圍第25項或第28項所記載之配線基板，其中，前述金屬微粒子，係將Cu、Ag、Au、Al、Ni、Sn、In、Ti中之任1種或者是2種以上的金屬，作為主要之構成要素。
  30. 如申請專利範圍第1項、第6項、第11項、第13項中之任一項所記載之配線基板，其中，前述絕緣層，係為Al2O3或AlN，相對於前述配線之多孔導電層以外之層的厚度，前述絕緣層之厚度的比例，係為1.5以下。
  31. 如申請專利範圍第3項、第4項、第9項、第18項、第20項中之任一項所記載之配線基板，其中，前述絕緣層，係為Si3N4，相對於前述配線之多孔導電層以外之層的厚度，前述絕緣層之厚度的比例，係為0.25以下。
  32. 一種配線基板之製造方法，係為製造如申請專利範圍第1項乃至第31項中之任一項所記載之配線基板之配線基板之製造方法，其特徵為，係包含有：藉由對於以金屬微粒子作為主要成份之材料，而一面 加壓一面進行熱處理，來使金屬微粒子彼此、金屬微粒子與其他之層作結合，而形成前述多孔導電層之工程。
  33. 一種配線基板之製造方法，係為製造如申請專利範圍第1項乃至第31項中之任一項所記載之配線基板之配線基板之製造方法，其特徵為，係包含有：藉由對於以金屬微粒子作為主要成份之材料，而並不加壓地進行熱處理，來使金屬微粒子彼此、金屬微粒子與其他之層作結合，而形成前述多孔導電層之工程。
  34. 一種半導體裝置，其特徵為：係在如申請專利範圍第1項乃至第31項中之任一項所記載之配線基板上，搭載有半導體元件。
  35. 如申請專利範圍第34項所記載之半導體裝置，其中，前述半導體元件，係藉由於內部具有多數之空孔的元件連接用多孔導電層，而被與前述配線基板作連接。
TW101125655A 2011-08-11 2012-07-17 配線基板及其製造方法以及半導體裝置 TW201325330A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011176352 2011-08-11

Publications (2)

Publication Number Publication Date
TW201325330A true TW201325330A (zh) 2013-06-16
TWI562690B TWI562690B (zh) 2016-12-11

Family

ID=47668270

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125655A TW201325330A (zh) 2011-08-11 2012-07-17 配線基板及其製造方法以及半導體裝置

Country Status (4)

Country Link
EP (1) EP2744310A4 (zh)
JP (1) JP5367914B2 (zh)
TW (1) TW201325330A (zh)
WO (1) WO2013021750A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6142584B2 (ja) * 2013-03-08 2017-06-07 三菱マテリアル株式会社 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP6421549B2 (ja) * 2014-11-04 2018-11-14 トヨタ自動車株式会社 パワーモジュール
CN108028242B (zh) * 2015-09-30 2021-08-17 敏捷电源开关三维集成Apsi3D 包括附加迹线的半导体功率器件及制造半导体功率器件的方法
WO2017159024A1 (ja) * 2016-03-17 2017-09-21 株式会社村田製作所 セラミック基板、セラミック基板の製造方法、及びパワーモジュール
JP6936040B2 (ja) * 2016-04-28 2021-09-15 三ツ星ベルト株式会社 メタライズ基板及びその製造方法
KR102327870B1 (ko) * 2016-08-30 2021-11-18 주식회사 아모센스 세라믹 기판 및 그 제조방법
JP6853135B2 (ja) * 2017-07-25 2021-03-31 京セラ株式会社 薄膜配線基板
TWI638433B (zh) * 2017-10-24 2018-10-11 英屬維京群島商艾格生科技股份有限公司 元件次黏著載具及其製造方法
JP7067114B2 (ja) * 2018-02-27 2022-05-16 三菱マテリアル株式会社 絶縁回路基板及びその製造方法
CN112673715A (zh) * 2018-09-14 2021-04-16 昭和电工材料株式会社 电子零件及电子零件的制造方法
JP7211323B2 (ja) 2019-10-08 2023-01-24 株式会社村田製作所 インダクタ部品、及びインダクタ部品の製造方法
JP7211322B2 (ja) * 2019-10-08 2023-01-24 株式会社村田製作所 インダクタ部品
KR102312085B1 (ko) 2019-11-08 2021-10-13 제엠제코(주) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
CN114846598A (zh) * 2019-12-26 2022-08-02 三菱电机株式会社 功率模块和电力变换装置
CN112399724B (zh) * 2020-11-04 2022-03-22 广东佛智芯微电子技术研究有限公司 一种基于键合丝的精细线路修复方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236192A (ja) * 1985-04-12 1986-10-21 株式会社日立製作所 セラミツク基板の電極形成方法
EP0504614B1 (en) * 1991-02-22 2003-10-15 Canon Kabushiki Kaisha Electrical connecting member and manufacturing method therefor
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
JP3628088B2 (ja) * 1994-12-02 2005-03-09 株式会社東芝 窒化アルミニウム多層配線基板およびその製造方法
JPH09326416A (ja) * 1996-06-05 1997-12-16 Kokusai Electric Co Ltd 半導体素子の実装方法およびその製品
JP3827569B2 (ja) * 2001-12-06 2006-09-27 旭化成エレクトロニクス株式会社 微細パターン接続用回路部品およびその形成方法
JP3636706B2 (ja) 2002-12-20 2005-04-06 イビデン株式会社 セラミックｄｂｃ基板
JP2006173399A (ja) * 2004-12-16 2006-06-29 Sumitomo Bakelite Co Ltd 配線基板
JP2006228804A (ja) 2005-02-15 2006-08-31 Fuji Electric Holdings Co Ltd 半導体モジュール用セラミックス回路基板及びその製造方法
JP4365351B2 (ja) * 2005-07-06 2009-11-18 田中貴金属工業株式会社 バンプ
TW200715928A (en) * 2005-10-06 2007-04-16 Mec Co Ltd Method for manufacturing a printed wiring board
US7833884B2 (en) * 2007-11-02 2010-11-16 International Business Machines Corporation Strained semiconductor-on-insulator by Si:C combined with porous process
JP5363839B2 (ja) * 2008-05-12 2013-12-11 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
JP5353248B2 (ja) * 2009-01-06 2013-11-27 株式会社リコー 配線基板及び配線基板の製造方法
JP2010251446A (ja) * 2009-04-14 2010-11-04 Panasonic Corp 配線板、およびその製造方法
JP5426246B2 (ja) * 2009-04-23 2014-02-26 パナソニック株式会社 配線板、およびその製造方法

Also Published As

Publication number Publication date
EP2744310A4 (en) 2015-06-17
JPWO2013021750A1 (ja) 2015-03-05
TWI562690B (zh) 2016-12-11
EP2744310A1 (en) 2014-06-18
JP5367914B2 (ja) 2013-12-11
WO2013021750A1 (ja) 2013-02-14

Similar Documents

Publication Publication Date Title
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP6096094B2 (ja) 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
KR20110033117A (ko) 파워 모듈용 기판, 파워 모듈, 및 파워 모듈용 기판의 제조 방법
JP6115900B2 (ja) ヒートスプレッダ
JP6575386B2 (ja) 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP6146007B2 (ja) 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP2007528601A (ja) 信頼性が高く、費用効果があり、熱的に強いＡｕＳｎダイ取付け技術
JP6108987B2 (ja) 接続構造体
JP7420555B2 (ja) セラミックス回路基板
JP2008198706A (ja) 回路基板、その製造方法およびそれを用いた半導体モジュール
WO2017150096A1 (ja) 半導体装置
JP2012038790A (ja) 電子部材ならびに電子部品とその製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP6031784B2 (ja) パワーモジュール用基板及びその製造方法
JP5640569B2 (ja) パワーモジュール用基板の製造方法
JP2012074591A (ja) 回路基板および電子装置
KR102380037B1 (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈
US9941235B2 (en) Power module substrate with Ag underlayer and power module
WO2019180914A1 (ja) 電子部品実装モジュール
JP4048914B2 (ja) 回路基板の製造方法および回路基板
JP2014029964A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
TWI745572B (zh) 電子零件安裝模組
TWI753854B (zh) 接合體之製造方法、附散熱片之電力模組用基板之製造方法、及散熱片之製造方法
JP2022166640A (ja) 回路基板、回路基板の製造方法、および、半導体モジュールの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees