JP6108987B2 - 接続構造体 - Google Patents

接続構造体 Download PDF

Info

Publication number
JP6108987B2
JP6108987B2 JP2013137327A JP2013137327A JP6108987B2 JP 6108987 B2 JP6108987 B2 JP 6108987B2 JP 2013137327 A JP2013137327 A JP 2013137327A JP 2013137327 A JP2013137327 A JP 2013137327A JP 6108987 B2 JP6108987 B2 JP 6108987B2
Authority
JP
Japan
Prior art keywords
layer
metal
metal layer
porous metal
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013137327A
Other languages
English (en)
Other versions
JP2015012187A (ja
Inventor
佐藤 俊一郎
俊一郎 佐藤
直之 児島
直之 児島
和人 日笠
和人 日笠
佐藤 義浩
義浩 佐藤
敏明 浅田
敏明 浅田
藤原 英道
英道 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2013137327A priority Critical patent/JP6108987B2/ja
Publication of JP2015012187A publication Critical patent/JP2015012187A/ja
Application granted granted Critical
Publication of JP6108987B2 publication Critical patent/JP6108987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Powder Metallurgy (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、基板、リードフレーム等の被接続体と、半導体素子等の他方の被接続体とが多孔質金属層を介して接合されている電気・電子部品、種々の機械部品等の接続構造体に関する。
半導体装置は、一般に、リードフレームの素子担持部上に、半導体素子(チップ)を接合するためのダイマウント材を形成する工程と、リードフレーム上のダイマウント材表面に半導体素子を搭載しリードフレームの素子担持部と半導体素子とを接合する工程と、半導体素子の電極部と、リードフレームの端子部とを電気的に接合するワイヤボンディング工程と、このようにして組み立てた半導体装置を樹脂被覆するモールド工程を経て製造される。
特許文献1には、被接合材及びはんだ材のうちの少なくとも一方の接合面側に、前記はんだ材の融点に比して低い融点の低融点はんだ層を形成しておき、前記低融点はんだ層の融点から前記はんだ材の融点までの範囲内の温度で、前記被接合材及び前記はんだ材の接合面同士を接合することを特徴とするはんだ付け方法が開示されている。
一方、導電性の樹脂系ペーストは、銀、金等の金属粒子と樹脂を混合したペーストが用いられている。近年、銀ペーストが最も汎用されている。
特許文献2には金属層を表面に持つリードフレームと金属層を裏面に持つ半導体素子の間を、鉛元素を含有しない材料を用いた3層からなる接合層を介して接合し、前記リードフレーム、前記半導体素子、接合層の隣り合ったいずれの界面でも金属接合させることが開示されている。また、特許文献3には、2つの構造素子を結合するために、発熱的に緻密化可能な金属ペーストを介して互いにボンディングするための、金属粉末、吸熱分解可能な金属化合物、及び溶剤を含有する金属ペースト開示されている。
しかし、特許文献1に開示のはんだ付け方法では、Pbフリーはんだを利用する場合、はんだの延性が不足する傾向があり、半導体素子の構成材料と半導体素子に実装する回路配線基板との間の接合構成材料が異なると、熱膨張係数の相異に起因して接合時に応力歪を発生したり、衝撃荷重がかかった場合に欠陥が発生し、させる。この応力歪ははんだ電極を破壊させて信頼性寿命を低下させる。このような問題点を解消する手段として、金属微粒子を含む導電性ペーストを焼成して形成される多孔質体が知られている。
特許文献2、3に開示の金属微粒子を含む金属ペーストの焼結による接合では、鉛フリー化と耐熱性と熱伝導性の課題は解決できるが、多孔質化によって、弾性率が低い状態となり、変形しやすくなるため、接続応力による破断を防ぐことができるが、空孔部がクラックの起点になる場合があり、半導体の発熱により繰り返し熱応力がかかるような環境下では、クラックやはがれが拡大し、長期の使用に問題が生じる場合があった。
特開平7−169908号公報 特開2006−59904号公報 特開2010−53449号公報
本発明の目的は、対向する、基板、リードフレーム等の被接続体と、半導体素子等の他方の被接続体とが多孔質金属層を介して接合されている接続構造体において、前者の被接続体と多孔質金属層との接合面、又は多孔質金属層と、いずれか一方又は双方の被接続体との接合面端部に発生する応力を緩和し、クラックや剥がれの発生を抑制すること等により接合寿命を向上して接続信頼性の向上を図ることができる、電気・電子部品、種々の機械部品等の接続構造体を提供することを目的とする。
本発明者らは、前記一方の被接続体と、他方の被接続体とが多孔質多孔質金属層を介して接合されている接続構造体において、該多孔質多孔質金属層における、空孔率と平均空孔径を特定の範囲とし、更に空孔フェレ垂直径の平均値(V)と空孔フェレ水平径の平均値(H)の比(V/H)を1を超える特定の範囲とすることにより、上記課題を解決できることを見出し、本発明を完成するに至った。
即ち、本発明は、以下の(1)〜(5)に記載する発明を要旨とする。
(1)被接続体(B)上に多孔質金属層(A)を介して被接続体(C)が接合されている接続構造体であって、
多孔質金属層(A)における、空孔率が2〜25体積%であり、
多孔質金属層(A)の空孔フェレ垂直径の平均値(V)と空孔フェレ水平径の平均値(H)の比(V/H)が1超、1.5以下であり、平均空孔径が30〜600nmであることを特徴とする接続構造体。
(2)前記多孔質金属層(A)の空孔フェレ垂直径の平均値(V)と空孔フェレ水平径の平均値(H)の比(V/H)が1.05〜1.30であることを特徴とする、前記(1)に記載の接続構造体。
(3)前記多孔質金属層(A)が金、銀、銅、アルミニウム、クロム、ニッケル、チタン、コバルト、及びインジウムから選択された1種、又は2種以上から形成されていることを特徴とする、前記(1)又は(2)に記載の接続構造体。
(4)前記被接続体(B)及び被接続体(C)の多孔質金属層(A)との接合部がそれぞれ金、銀、銅、クロム、ニッケル、及びチタンから選択される1種、又は2種以上で形成されているか、またはこれらの金属もしくは合金で被接続体(B)及び被接続体(C)の多孔質金属層(A)側の面が表面処理されていることを特徴とする、前記(1)から(3)のいずれかに記載の接続構造体。
(5)前記多孔質多孔質金属層(A)に形成された空孔の少なくとも一部に、耐熱性樹脂(R)が充填されていることを特徴とする、前記(1)から(4)のいずれかに記載の接続構造体。
本発明の接続構造における、対向する被接続体(B)と被接続体(C)を、空孔のフェレ垂直径の合計が空孔のフェレ水平径の合計より上記の通り高い多孔質多孔質金属層(A)で接合することにより、被接続体(B)と多孔質多孔質金属層(A)間の接合界面端部、及び多孔質多孔質金属層(A)と被接合体(C)の接合界面端部に発生する応力が緩和されることにより、接合寿命を向上することができ、また、放熱性と導電性を維持し接合信頼性を向上することができる。
実施例1〜9、及び比較例1〜6で使用した焼結炉の断面を示す概念図である。 第2の実施形態に係る半導体装置を模式的に示す断面図である。 第2の実施形態に係る半導体装置を製造する方法を模式的に説明する説明図である。 第2の実施形態に係る半導体装置を製造する方法を模式的に説明する説明図である。
以下に本発明の第1の実施形態である、〔1〕接続構造体、並びに第1の実施形態の応用発明である、第2の実施形態の〔2〕半導体装置、について説明する。
〔1〕接続構造体(第1の実施形態)
以下に本発明の第1の実施形態である、接続構造体とその製造方法について説明する。
〔1−1〕接続構造体
本発明の接続構造体は、被接続体(B)上に多孔質金属層(A)を介して被接続体(C)が接合されている接続構造体であって、
多孔質金属層(A)における、空孔率が2〜25体積%であり、
多孔質金属層(A)の空孔フェレ垂直径の平均値(V)と空孔フェレ水平径の平均値(H)の比(V/H)が1超、1.5以下であり、平均空孔径が30〜600nmであることを特徴とする。
以下に本発明の接続構造体を構成する(1)被接続体、及び(2)多孔質金属層(A)、並びに(3)接続構造体について説明する。
(1)被接続体(B)、(C)
本発明の接続構造体は、多孔質金属層(A)を介して被接続体(B)と被接続体(C)とが接合されている接続構造体であり、その使用用途は、特に制限はなく、電気・電子部品、車載用の機械部品に広く使用することが可能である。車載用の機械部品の場合には特にエンジン部品等の発熱部に使用される被接続体間が多孔質金属層(A)で接合された接続構造体に好適に使用できる。
また、本発明の接続構造体が電気・電子部品である場合には、例えば、以下に記載するように、一方の被接続体(B)は基板とし、他方の被接続体(C)を半導体素子とすることができる。
(i)基板
半導体装置に使用する基板(K)は、セラミックス等の絶縁層の一方の面上に銅板等の導体パターンをめっきやスパッタ、あるいは、ロウ材等で接合して形成したもの、セラミック基板に直接電極板を接合したDBC(Direct Bonded Copper)基板等が好適に使用できる。尚、他方の面に放熱等の目的で銅板を接合することもできる。また、基板(K)の他方の面には放熱等を目的として金属板を接合することができる。セラミックとしては、アルミナ(Al)、窒化アルミ(AlN)、窒化ケイ素(Si)などが例示できる。なお、本発明において、基板(K)の他にリードフレーム(L)も使用することができる。半導体素子(S)をリードフレーム(L)上に実装すると、放熱性が高まることが期待できる。
(ii)半導体素子(S)
半導体素子(S)は、半導体による電子部品、または電子部品の機能中心部の素子であり、例えば半導体ウエハと外部接続用電極を有する基板(K)とを貼り合わせ、これをチップ単位に切断(ダイシング)して形成されている。尚、半導体素子(S)には通常電極等との接合面に合金等の金属層が設けられている。
(2)多孔質金属層(A)
多孔質金属層(A)は、空孔率が2〜25体積%であり、多孔質金属層(A)の空孔フェレ垂直径の平均値(V)と空孔フェレ水平径の平均値(H)の比(V/H)が1超、1.5以下であり、平均空孔径が30〜600nmである。
本発明の接続構造体における、対向する被接続体(B)と被接続体(C)を、空孔率と平均空孔径を上記特定の範囲とし、更に空孔のフェレ垂直径の平均値が空孔のフェレ水平径の平均値を超える多孔質多孔質金属層(A)で接合することにより、被接続体(B)と多孔質多孔質金属層(A)間の接合界面端部、及び多孔質多孔質金属層(A)と被接合体(C)の接合界面端部に発生する応力が緩和されることにより、接合寿命を向上することができ、また、放熱性と導電性を維持し接合信頼性を向上することができる。
(2−1)多孔質多孔質金属層(A)の空孔率、空孔フェレ水平径・垂直径、平均空孔径の測定方法
(i)多孔質多孔質金属層(A)の空孔率、平均空孔径、多孔質多孔質金属層(A)の厚みの測定
空孔率と、多孔質多孔質金属層(A)の厚みの測定は、多孔質多孔質金属層(A)をエポキシ樹脂に埋め込んで、その断面を研磨して露出させ、走査型電子顕微鏡により観察することにより行った。
平均空孔径は、空孔全ての楕円長軸径と楕円短軸径をソフトツールを用いて計測し、楕円長軸径の平均値を平均空孔径として求めた。
(ii)多孔質多孔質金属層(A)の空孔フェレ水平径、垂直径
多孔質多孔質金属層(A)の空孔フェレ水平・垂直径は、多孔質多孔質金属層の垂直方向の切断面を走査型電子顕微鏡(SEM、5000倍)で、端部を除いた中心側部分を観察し、SEM画像内の金属部分が白く見えるように2値化処理して、選択範囲内(縦10μm×横20μm)の空孔全てのフェレ水平径とフィレ垂直径をソフトツールを用いて計測し、フィレ水平径の平均と、フェレ垂直径の平均を求めた。
(2−2)空孔率
多孔質金属層(A)における、空孔率が2〜25体積%である。
空孔率が前記2%以上の場合、半導体素子(S)、半導体素子(S)と多孔質金属層(A)間の接合界面、及び多孔質金属層(C)と基板(P)間の接合界面に発生する応力集中を緩和する機能が効果的に発揮されるので好ましく、一方、空孔率が25%以下の場合、多孔質金属層(A)の必要な機械強度が確保されて、多孔質金属層(A)内での材料破壊を抑制することができる。かかる観点から該空孔率は10〜20体積%が好ましい。
(2−3)空孔フェレ垂直径の平均値(V)と水平径の平均値(H)の比(V/H)
多孔質金属層(A)の空孔フェレ垂直径の平均値(V)と空孔フェレ水平径の平均値(H)の比(V/H)が1超、1.5以下であり、好ましくは1.05〜1.30である。
本発明の接続構造体(A)における、対向する被接続体(B)と被接続体(C)を、空孔のフェレ垂直径の平均値(V)と水平径の平均値(H)の比(V/H)が1を超える多孔質金属層(A)で接合することにより、被接続体(A)と多孔質金属層(A)間の接合界面端部、及び多孔質金属層(A)と被接合体(C)の接合界面端部に発生する応力が緩和されて、接合寿命を向上することができ、また、放熱性と導電性を維持し接合信頼性を向上することができる。一方、比(V/H)が1.5以下とすることにより、多孔質金属層(A)における空孔径が10μm以上のボイド(欠陥)の発生を抑制し、機械強度を向上することが可能になる。
(2−4)多孔質金属層(A)の平均空孔径
接合層(L)の平均空孔径は30〜600nmである。該平均空孔径が30nm以上で接続信頼性を向上することができ、一方、600nm以下で剥がれの発生が抑制されて接続信頼性が向上すると共に、熱伝導率の低下を抑制することができる。かかる観点から該平均空孔径は50〜500nmが好ましい。
(2−5)多孔質金属層(A)の厚み
多孔質金属層(A)の厚みは、5〜500μmが好ましい。該厚みが5μm未満では導電性金属板(K)上に大きな熱を発する部品(パワーデバイス)を実装した場合、部品から発生した熱を下の金属板に伝える際の熱抵抗は小さくなるが接続信頼性が低下するおそれがある。一方、500μmを越えると熱抵抗が大きくなるという不都合を生ずるおそれがある。
(3)加熱接合材料(F)
該多孔質金属層(A)は、後述するように、金属層からなる被接続体体(B)上に、少なくとも金属微粒子(M)と有機分散媒(D)とを含む加熱接合材料(F)をパターニング又は配置し、更に加熱接合材料(F)上に被接続体(C)を配置した後、該加熱接合材料(F)を加熱・焼結して形成される。
加熱接合材料(F)は、金属微粒子(M1)を含む金属微粒子(M)が有機分散媒(D)に分散された比較的粘度の高い、100Pa・s以下が好ましい。
導電性金属ペーストであある、加熱接合材料(F)は、例えば、印刷工程により供給され、印刷作業性を考慮すると、粘度は100Pa・s以下が好ましいことになる。粘度が100Pa・s以上では、印刷後の加熱接合材料表面に印刷痕や、内部に空気をまきこみボイド形成の原因になる恐れがある。粘度は、JIS Z8803 (2011)に準じて、振動式粘度計で測定することができる。前記振動式粘度計としては、例えば、(株)セコニック製、振動式粘度計、型式:VM100Aを挙げることができる。
粘度が100Pa・s以下と粘度が低く、焼結時に加圧が必要な加熱接合材料は、例えば印刷後にプレス機を用いて加圧加熱工程を行うと、加熱接続材料が被接続体外周に流れてしまい、所望の接続厚を確保することが難しい。そこで、粘度が低い加熱接合材料(F)は、含有溶剤を飛ばし流動性を低下させる予備乾燥を行うことが好ましい。
粘度が200Pa・s以上の分散材である。加熱接合材料(F)は、その粘度を200Pa・s以上に維持するためには、金属微粒子(M)70〜90質量%と、有機分散媒(D)30〜10質量%(質量%の合計は100質量%である。以下同じ)から形成されることが好ましく、金属微粒子(M)75〜85質量%と、有機分散媒(D)25〜15質量%から形成されることがより好ましい。
(イ)金属微粒子(M)
多孔質金属層(A)の形成に使用する金属微粒子(M)は、はんだペーストの場合と異なり、少なくとも1種以上の高純度金属微粒子をそのまま使用することができるので、接合強度と導電性に優れる
接合体を得ることが可能になる。一般にはんだペーストの場合、実装対象である基板の銅パッド部分の酸化を取り除くためにフラックス(有機成分)を含有しており、更に金属材料に含まれる不純物として少量ではあるがAl、Zn、Cd、As等の金属が含まれることが多いが、本発明においては、これらの有機成分や不純物の影響を回避することができる。
多孔質金属層(A)は、後述するように有機分散媒(D)中に分散された一次粒子の平均粒子径が1〜500nmの金属微粒子(M1)を焼結したものであってもよく、また、有機分散媒(D)中に分散された該金属微粒子(M1)と一次粒子の平均粒子径が0.5〜50μmの金属微粒子(M2)の混合物を焼結したものであってもよい。
金属微粒子(M)は、導電性と熱伝導性の高い、焼結性を有する微粒子であり、導電性、加熱処理(焼結性)、市場における入手の容易性等から、例えば金、銀、銅,白金、パラジウム、タングステン、ニッケル、鉄、コバルト、タンタル、ビスマス、鉛、インジウム、錫、亜鉛、チタン、又はアルミニウムが挙げられるが、これらの中でも、銅、金、銀、ニッケル、及びコバルトが好ましく、更にこれらの中でも導電性、熱伝導性、加工性、マイグレーションの防止、コスト低減等の点から銅が特に好ましい。
金属微粒子(M)は、導電性と熱伝導性が高く、焼結性を有する微粒子であり、平均一次粒子径がナノサイズ(1μm未満の粒子をいう)のものが好ましい。具体的には、平均一次粒子径が1〜500nmの金属微粒子(M1)が好ましい。金属微粒子(M1)の一次粒子の平均粒子径が1nm以上で焼成により均質な粒子径と空孔を有する多孔質体を形成することが可能になり、一方、500nm以下で精密な導電パターンを形成することができる。
金属微粒子(M)として、平均一次粒子径が1〜500nmの金属微粒子(M1)に、更に平均一次粒子径が0.5〜50μmの金属微粒子(M2)を併用すると、金属微粒子(M2)間に金属微粒子(M1)が分散して安定に存在するので、金属微粒子(M1)の平均一次粒子径との粒子径の差が確保できて、加熱処理する際に金属微粒子(M1)の自由な移動を効果的に抑制することができ、前述の金属微粒子(M1)の分散性と安定性を向上させることができる。金属微粒子(M)中に金属微粒子(M2)を混合して使用する場合、金属微粒子(M)中の金属微粒子(M1)は80〜95体積%で、金属微粒子(M2)は20〜5体積%(体積%の合計は100体積%である)とすることが好ましい。金属微粒子(M2)としては、金属微粒子(M1)に記載したと同種の金属粒子を使用することが好ましい。
ここで、一次粒子の平均粒子径とは、二次粒子を構成する個々の金属微粒子の一次粒子の直径の意味である。該一次粒子径は、電子顕微鏡を用いて得られる画像から測定すること可能な測定値である。また、平均粒子径とは、電子顕微鏡を用いて観察可能な一次粒子の数平均粒子径を意味する。
(ロ)有機分散媒(D)
有機分散媒(D)には、分子中に2以上のヒドロキシル基を有する1種又は2種以上のポリオールが含有されていることが好ましく、該ポリオールの融点は30〜280℃であることがより好ましい。ポリオールは、加熱接合材料(F)中で金属微粒子(M)を分散させ、かつ、加熱・焼結する際に脱水素化反応を受けて水素ラジカルを発生させて焼結を促進する作用を発揮する。
このようなポリオールとしては、エチレングリコール、ジエチレングリコール、1,2−プロパンジオール、1,3−プロパンジオール、1,2−ブタンジオール、1,3−ブタンジオール、1,4−ブタンジオール、2−ブテン−1,4−ジオール、2,3−ブタンジオール、ペンタンジオール、ヘキサンジオール、オクタンジオール、グリセロール、1,1,1−トリスヒドロキシメチルエタン、2−エチル−2−ヒドロキシメチル−1,3−プロパンジオール、1,2,6−ヘキサントリオール、1,2,3−ヘキサントリオール、1,2,4−ブタントリオール、トレイトール、エリトリトール、ペンタエリスリトール、ペンチトール、キシリトール、リビトール、アラビトール、ヘキシトール、マンニトール、ソルビトール、ズルシトール、グリセルアルデヒド、ジオキシアセトン、トレオース、エリトルロース、エリトロース、アラビノース、リボース、リブロース、キシロース、キシルロース、リキソース、グルコース、フルクトース、マンノース、イドース、ソルボース、グロース、タロース、タガトース、ガラクトース、アロース、アルトロース、ラクトース、キシロース、アラビノース、イソマルトース、グルコヘプトース、ヘプトース、マルトトリオース、ラクツロース、及びトレハロースから選択される1種又は2種以上が例示できる。
有機分散媒(D)の成分としては、上記ポリオール以外に、アルコール、アミド基を有する有機溶媒、エーテル系化合物、ケトン系化合物、アミン系化合物等を配合することができる。これらのポリオール以外の分散媒は有機分散媒(D)中で併せて30体積%以下となるように配合されることが好ましい。
(ハ)有機バインダー
有機バインダーは、加熱接合材料(F)中で金属微粒子(M)の凝集の抑制、加熱接合材料(F)の粘度の調節、及び被接続体(B)等に塗布後、形状を維持する機能を発揮する。前記有機バインダーは、セルロース樹脂系バインダー、アセテート樹脂系バインダー、アクリル樹脂系バインダー、ウレタン樹脂系バインダー、ポリビニルピロリドン樹脂系バインダー、ポリアミド樹脂系バインダー、ブチラール樹脂系バインダー、及びテルペン系バインダーの中から選択される1種又は2種以上が好ましい。該有機分散媒(D)は有機溶媒(S)単独、又は有機溶媒(S)80〜100質量%と有機バインダー20〜0質量%(質量%の合計は100質量%)とからなることが好ましい。前記有機分散媒(D)中の有機バインダーの配合割合が20質量%を超えると、導電接続部材前躯体を加熱処理する際に有機バインダーが熱分解して飛散する速度が遅くなり、また導電接続部材中に残留カーボン量が増えると焼結が阻害されて、クラック、剥離等の問題が生ずるおそれがあり好ましくない。
(ニ)有機分散剤
有機分散剤は、加熱接合材料(F)中で金属微粒子(M)を分散させる作用を有する。有機分散剤として、水溶性の高分子化合物を使用することができる、このような水溶性の高分子化合物としてポリエチレンイミン、ポリビニルピロリドン等のアミン系の高分子;ポリアクリル酸、カルボキシメチルセルロース等のカルボン酸基を有する炭化水素系高分子;ポリアクリルアミド等のアクリルアミド;ポリビニルアルコール、ポリエチレンオキシド、更にはデンプン、ゼラチン等が例示できる。
前記還元反応水溶液中における有機分散剤の濃度は、有機分散剤と、銅原子及び亜鉛原子の質量比(有機分散剤/(金属微粒子(M)))で0.01〜30が好ましく、0.5〜10がより好ましい。該比が前記0.01未満では還元反応が著しく遅くなり、前記30を超えると添加効果がなくなるおそれがある。
〔1−2〕接続構造体の製造方法
本発明の接続構造体は、例えば、被接続体(B)上に、基板等の加熱接合材料(F)を塗布(もしくはパターニング)又は配置し、更に加熱接合材料(F)上に半導体素子(S)等の被接続体(C)を配置後、加熱接合材料(F)を加熱・焼結して多孔質金属層(A)を形成すると共に、被接続体(B)と被接続体(C)とが多孔質金属層(A)を介して接合されることにより、形成される。
この場合、例えば、下記条件(1)〜(3)を選択することにより、
多孔質金属層(A)における、空孔率が2〜25体積%、多孔質金属層(A)の空孔フェレ垂直径の平均値(V)と空孔フェレ水平径の平均値(H)の比(V/H)が1超、1.5以下で、平均空孔径が30〜600nmである接続構造体を製造することが可能になる。
(1)加熱接合材料(F)の成分
多孔質金属層(A)は、前記の通り、有機分散媒(D)中に分散された一次粒子の平均粒子径が1〜500nmの金属微粒子(M1)を焼結したものであってもよく、また、有機分散媒(D)中に分散された該金属微粒子(M1)と一次粒子の平均粒子径が0.5〜50μmの金属微粒子(M2)の混合物を焼結したものであってもよい。
有機分散媒(D)には、分子中に2以上のヒドロキシル基を有する1種又は2種以上のポリオールが含有されていることが好ましく、該ポリオールの融点は30〜280℃であることがより好ましい。加熱接合材料(F)中の金属微粒子(M)と有機分散媒(D)の配合割合は、前記の通り、粘度が100Pa・s以下で、かつ塗布又は印刷可能な粘度となるように調整する。
(2)加熱接合材料(F)の粘度
加熱接合材料(F)は、金属微粒子(M1)を含む金属微粒子(M)が有機分散媒(D)に分散された比較的粘度の高い、100Pa・s以下が好ましい。
(3)加熱接合材料(F)の焼成条件
(イ)加熱接合材料(F)を焼結する際に被接続体(C)上側からの加圧条件
加熱接合材料(F)を被接続体(C)の上側から圧力5〜20MPaの加圧下に、焼結することが好ましい。
加圧条件は5MPa以上で、多孔質金属層(A)の空孔フェレ垂直径の平均値(V)と空孔フェレ水平径の平均値(H)の比(V/H)が1超とすることが可能になり、一方、20MPaを超えると半導体素子を破損するおそれがある。図1に示す焼結装置を使用した。該装置を用いて多孔質金属層前駆体を以下の操作により焼結して多孔質金属層を形成した。
図1(a)に示す、レイアップ用のプレス板42を用意して、ワーク41をそのプレス板42上にレイアップし、真空プレス機43の下熱盤44上にセットする。その後、図1(b)に示すように、チャンバー45を閉じてチャンバー45内を真空状態にする。そして、図1(c)に示すように、加圧シリンダー46により圧力を加えた状態で、ワーク41を上熱盤47と下熱盤44とで挟持して、加熱する。上記加熱、焼成により、多孔質金属層前駆体が焼結されて多孔質金属層(A)が形成される。
(ロ)加熱条件
加熱接合材料(F)は5〜20℃/分昇温速度で昇温後、一定温度で焼成することが好ましい。該昇温速度を前記範囲とすることにより、多孔質金属層(A)中の空孔率が2〜25体積%で、平均空孔径が30〜600nm、空孔フェレ垂直径の平均値(V)と空孔フェレ水平径の平均値(H)の比(V/H)が1超、1.5以下である、接続構造体を製造することが可能になる。
(4)多孔質金属層(A)内の少なくとも1部に耐熱性樹脂(R)の充填
本発明の多孔質金属層(A)を形成する際に、加熱接合材料(F)に更に、耐熱性樹脂(R)を配合することにより、被接続体(C)の上部側からの加熱下に焼成すると、該耐熱性樹脂(R)が有機分散媒(D)と共に外周側に押出されて、多孔質金属層(A)、及び/又は被接続体(C)の外周側面の少なくとも一部が耐熱性樹脂(R)からなる被覆層で覆われるようになり、被接続体(C)の側面から金属微粒子等が付着するのを防止して、特性のよい半導体装置を得ることが可能になる。
このような耐熱性樹脂(R)を形成する成分として、プレポリマー溶液、樹脂溶液等が挙げられる。プレポリマー溶液の成分としては、1分子中に2個以上のエポキシ基を有するエポキシ樹脂系、ポリイミドプレポリマー溶液等が挙げられる。また、樹脂溶液としては、シリコン樹脂、アミドイミド樹脂、マレイミド樹脂、ポリビニルピロリドン等の樹脂が挙げられる。上記耐熱性樹脂(R)は、荷重たわみ温度が150℃以上で、かつガラス転移温度(Tg)が100℃以上であることが好ましい。
〔2〕半導体装置(第2の実施形態)
以下に、本発明の第1の実施形態を利用した、第2の実施形態である、半導体装置、及びその製造方法について説明する。
〔2−1〕半導体装置
第2の実施形態である半導体装置を以下に記載する。
セラミックス基板と、
前記セラミックス基板の一方の面側に形成された金属回路層と、
前記金属回路層上に形成され、金属粒子の焼結体からなる焼結体層と、
前記焼結体層上に形成され、前記金属回路層と互いに対向する面の面積が前記金属回路層よりも小さい導体層と、
前記導体層にダイボンド接合層を介して接合された半導体素子と
を有することを特徴とする半導体装置。
上記半導体装置は、
「セラミックス基板と、
前記セラミックス基板の一方の面側に形成された金属回路層と、
前記金属回路層上に形成され、金属粒子の焼結体からなる焼結体層と、
前記焼結体層上に形成され、前記金属回路層と互いに対向する面の面積が前記金属回路層よりも小さい導体層とを有する電子回路基板」における導体層上に更に、ダイボンド接合層を介して半導体素子が結合されている。
以下に第2の実施形態を図面に基づいて詳細に説明する。
本実施形態に係る半導体装置1は、図2に示すように、セラミックス基板2とセラミックス基板2の一方の面上に形成された、金属回路層3(第1の実施形態の被接続体(B)に相当する。以下同じ。)とセラミックス基板2の他方の面上に形成された熱拡散用及び反り防止用の金属層4とを備える配線基板5を有している。配線基板5の金属回路層3の上面には、金属粒子の焼結体からなる焼結体層8(第1の実施形態の被接続体(B)に相当する。以下同じ。)が設けられており、焼結体層8上には導体層7(第1の実施形態の被接続体(C)に相当する。以下同じ。)が設けられている。金属回路層3と導体層7の互いに対向する面の面積は、導体層7の方が金属回路層3よりも小さくなっている。そして、導体層7には、ダイボンド接合層6を介して半導体素子9が接合されている。また、半導体素子9の上面(ダイボンド接合層6に接合されていない側の面)に形成された端子(図示しない)と配線基板5の配線3aとがワイヤー10により接続されている。
以下、第2の実施形態に係る半導体装置1の各構成要素について詳細に説明する。
(1)配線基板5
第2の実施形態における配線基板5は、金属回路層3として銅回路板が、金属層4として銅板がそれぞれセラミックス基板2上に共晶反応によって接合されたDBC基板である。
セラミックス基板2としては、例えばAl、AlN、Si、ガラスのいずれかの粉末原料、2種以上の粉末原料、またはこれらを主成分とする粉末原料に必要に応じてバインダー成分などを配合し、シート状に成形した後、焼成することにより作製されたものを使用することができる。特に、高強度が期待できることからSiを使用することが好ましい。また、セラミックスからなる基板は適宜、表面を砥粒で研磨する等して、平滑化してもよい。
セラミックス基板2の厚さは、適宜設計することができるが、100〜1000μmであることが好ましい。特に、配線基板5の金属層4側の面に、放熱デバイスを設ける場合、セラミックス基板2の厚さを100〜300μmと薄くすることで半導体素子9から放熱デバイスへの熱抵抗を小さくすることが可能である。
金属回路層3および金属層4の厚さは、30〜500μmであることが好ましい。製造上シワなどなくセラミックス上に形成し、さらに使用時にセラミックスにかかる熱応力を低減させる観点から100〜300μmであることが特に好ましい。
第2の実施形態においては、配線基板5としてDBC基板を用いたが、これに限定されるものではなく、金属回路層3および金属層4の材料として、Cuの他に、Al、Ag、Auなど導電性に優れた金属元素群から選ばれる1種の金属、2種以上の合金、または、1種以上を主成分とする合金を採用することができるが、特に、Cuは電気抵抗が低く種々厚みのものの入手が容易で一般的である。また、Alは電気抵抗が低くAlワイヤーボンディングが容易であることが至便である。また、TiやZrなどの活性な金属を添加したろう材を介して、セラミックス基板2上に金属回路層3や金属層4を接合したものを用いてもよい。
更に、下地層を介して、セラミックス基板2上に金属回路層3や金属層4を積層したものを用いてもよい。下地層は、金属材料、有機材料、または金属材料と有機材料とを混合した材料により形成される。金属材料としては、Ti、Cr、Cu、Ni、Ag、Auを好適に用いることができる。また、有機材料としては、ポリアミド、エポキシ、ポリイミド、多価アルコール等の材料やこれらに置換めっき性、感光性を付与した材料全般を好適に用いることができる。また、金属材料と有機材料とを混合した材料としては、上記の金属材料と有機材料を任意の割合で混合したものを好適に用いることができる。さらに、後述の焼結体層8と同様の材料をセラミックス基板2に均一に供給した後、不活性もしくは還元雰囲気中で、焼成またはプラズマ処理を行うことにより下地層とすることもできる。プラズマ処理を行うことで、通常の加熱に比較して成形時間が短縮することができる。下地層の厚さは、適宜設計することができるが、0.01〜5μmであることが好ましい。
また、本実施の形態においては、基板としてセラミックス基板2を用いるようにしたが、これに替えて有機材料からなる基板を用いてもよい。有機材料としては、ポリアミド、エポキシ、ポリイミド等の材料やこれらに置換めっき性、感光性を付与した材料全般を使用することができる。尚、使用可能な材料はこれらに限定されることは無く、本願の目的に適合するものであれば使用可能である。
(2)焼結体層8
焼結体層8は、金属粒子の焼結体であり、内部に多数の空孔を有する。ここでいう空孔は、焼結体中に形成された金属材料が存在しない部分であり、金属微粒子間の隙間によって形成されている。焼結体層8の内部において、金属材料の占める体積割合が50〜99.999%の範囲にあることが好ましい。空孔には、任意の割合で有機材料が充填されていてもよい。より詳細には、一つの空孔に対して任意の割合で有機材料が充填されており、このような空孔が任意の割合で複数存在していてもよい。このとき、有機材料が完全に充填されている空孔も有り、全く充填されていない空孔も存在していてもよい。空孔の大きさは、平均最大幅が10〜1000nmであることが好ましい。空孔の大きさが、10nmより小さいと、焼結体層8を構成する金属材料が熱により膨張しようとしたときや、セラミックス基板2と金属回路層3および導体層7との線膨張率差に起因する応力が生じたときに、その応力を効率的に吸収できない。1000nmより大きいと、導電率が低くなってしまう。
金属微粒子は、Cu、Ag、Au、Al、Ni、Sn、In、Tiの内、いずれか1種または2種以上の金属を主たる構成要素とすることが好ましい。特にマイグレーションを抑制することができることからCuが好適である。また、金属回路層3や導体層7と同じ素材にすると接合しやすい。金属微粒子は、一次粒子の平均粒子径1nm〜500nmの粒子を50質量%以上、かつ一次粒子の平均粒子径0.5μm〜50μmの粒子を50質量%以下の割合で含むことが好ましい。
また、空孔に充填される有機材料としては、ポリアミド、エポキシ、ポリイミド、多価アルコール等やこれらに置換めっき性、感光性を付与した材料全般がある。また、金属微粒子を焼結する前の状態では、取り扱いを容易にするために、金属微粒子の他に、分散材、増粘剤を含むことが好ましい。分散剤としては、多価アルコール等を使用することができる。また、増粘剤としては、ポリビニルピロリドン等を使用することができる。
焼結体層8の厚さは、5〜500μmであることが好ましい。5μm未満であると、回路層の結晶サイズが大きいため表面が粗くなり局所的なボイドが生じることがある。500μm超であると供給厚さバラつきも大きくなり接続ムラが生じる。また、確実に接続させる観点から10〜300μmであることが特に好ましい。
焼結体層8を設けることにより、焼結体層8を構成する金属材料が熱により膨張しようとしたときや、セラミックス基板2と金属回路層3および導体層7との線膨張率差に起因する応力が生じたときに、その応力を吸収することができるため、金属回路層3の端部にかかる応力が緩和される。また、焼結体層による金属回路層と導体層の接合のため熱抵抗が低くなり、放熱性がよい。
(3)導体層7
導体層7は、Cu、Al、Ag、Auからなる金属元素群から選ばれる1種の金属、2種以上の合金、または、1種以上を主成分とする合金からなることが好ましく、特に金属回路層と同じ材料からなることが、放熱性や線膨張の差から焼結体層に発生するによる熱応力の観点から、好ましい。
導体層7を設けることにより、半導体素子9の下側の熱容量を大きくすることができるため、放熱性に優れる。導体層7を、金属回路層3と対向する面の面積が金属回路層3の導体層7と対向する面の面積と同じとしてもよいが、更に、導体層7を、金属回路層3と対向する面の面積が金属回路層3の導体層7と対向する面の面積よりも小さくすることで、金属回路層3の端部が、金属回路層3の焼結体層8および導体層7が積層されている部分よりも、セラミックス基板2との線膨張率差を生じる部分としての厚みが薄くなっているため、セラミックス基板2との線膨張率差によって金属回路層3の端部にかかる応力が緩和されやすくなる。
(4)ダイボンド接合層6
ダイボンド接合層6としては、前述の焼結体層8と同様の金属粒子の焼結体であって焼結後の融点が250℃以上のものを用いることができる。特に、導体層7との接合性という理由からCu微粒子の焼結体が好ましい。金属粒子の焼結体を介して、導体層7と半導体素子9とを接続することにより、導体層7を構成する金属が熱により膨張しても、空孔に吸収されるため、見かけ上の弾性率が低下する。また、半導体素子9と配線基板5と導体層7の線膨張率差に起因する応力が生じても、空孔に吸収されるため、応力が緩和される。したがって、半導体素子9と導体層7との間で生じる剥離やクラックを低減することができる。なお、ダイボンド接合層6は、金属粒子の焼結体に限定されるものではなく、融点が250℃以上のろう材(半田)を使用してもよい。
(5)半導体素子9
半導体素子9は、Si、SiC、GaN、GaAsなどが採用でき、特に、耐熱性に優れるSiCが好適である。
〔2−2〕半導体装置1の製造方法
次に、第2の実施形態に係る半導体装置1の製造方法について説明する。
まず、図3(A)に示すように、セラミックス基板2の上面に金属回路層3、下面に金属層4が接合された配線基板5を準備する。
次に、図3(B)に示すように、金属回路層3上の半導体素子9を実装する位置に対応する位置に、導体層7の大きさに対応する大きさの開口を有するマスク11を配置し、スキージ12を用いて金属粒子を分散剤に分散させたペースト13を印刷する。マスク11としては、ステンレス等のメタルマスクを使用することができる。スキージ12は、金属製であることが好ましく、ゴム製であれば、なるべく硬度が高い方が、印圧によるマスク11の開口部での変形を抑えられるため、供給量をコントロールしやすい。印刷後、大気雰囲気で乾燥させる。
なお、第2の実施形態においては、印刷により金属粒子を分散剤に分散させたペースト13を金属回路層3上に供給するようにしたが、これに限定されるものではなく、ディスペンサーにより供給してもよいし、金属粒子を分散剤に分散させたペースト13を予めシート状に形成したものを金属回路層3上の所定の位置に配置するようにしてもよい。金属粒子を分散剤に分散させたペースト13を予めシート状に形成する方法としては、特開2013−041895号公報に記載の方法を用いることができる。
その後、図3(C)に示すように、金属粒子を分散剤に分散させたペースト13上に導体層7を配置し、真空プレス機14を用いて、減圧雰囲気下、加圧、加熱して接合する。この時の条件は、温度300〜350℃、圧力3〜20MPa、時間は5分〜30分程度とし、時間は長いほどが好ましい。また、雰囲気は、不活性雰囲気、還元雰囲気であってもよい。なお、この際、配線基板5の下面と導体層7の上面には、圧力を均一化し、さらにプレス盤への局所的加圧による変形や分散剤などの有機物の付着などを防止するために、副資材15を配置するとよい。副資材15としては、耐熱性のある材料、たとえば、ポリイミドフィルムや液晶ポリマー、テフロン(登録商標)シートなどのような樹脂材料からなるシートや、銅箔やSUSのような金属材料からなるシートを用いることができる。加圧したときの焼結体の体積変化に追従しやすいと、製品内・製品間での圧力バラつきやムラを低減できるため、テフロンシートを使用することが好ましい。
次に、図4(A)に示すように、導体層7上の半導体素子9を実装する位置に対応する位置に、金属粒子を分散剤に分散させたペースト13を供給し、乾燥させた後、その上に半導体素子9を配置する。供給方法、乾燥方法としては、上述の金属回路層3上に金属粒子を分散剤に分散させたペースト13を供給、乾燥する方法と同様の方法を用いることができる。その後、図4(B)に示すように、配線基板5上に焼結体層8を介して設けられた導体層7上に金属粒子を分散剤に分散させたペースト13および半導体素子9を配置したものを、真空プレス機14を用いて、減圧雰囲気下、加圧、加熱して半導体素子9と導体層7をダイボンド接合層6(本実施の形態においては金属粒子を分散剤に分散させたペースト13の焼結体)を介して接合する。この時の条件は、温度300〜350℃、圧力3〜20MPa、時間は5分〜30分程度とし、時間は長いほどが好ましい。また、雰囲気は、不活性雰囲気、還元雰囲気であってもよい。この際も、配線基板5の下面と半導体素子9の上面には、副資材15を配置するとよい。なお、金属粒子の焼結体に替えてダイボンド接合層6としてはんだを用いる場合は、リフロー装置で搭載するとよい。
その後、半導体素子9の上面(ダイボンド接合層6に接合されていない側の面)に形成された端子(図示しない)と配線基板5の配線3aとをワイヤー10を用いてワイヤーボンディングにより接続して、本実施の形態による半導体装置1が製造される。なお、本実施の形態においては、配線基板5としてDBC基板を用い、DBC基板の上に焼結体層8、導体層7、ダイボンド接合層6、および半導体素子9を実装するようにしたが、DBC基板上に焼結体層8および導体層7を形成したものを予め作製しておき、これを配線基板として用いて、半導体素子9をダイボンド接合層6を介して実装するようにしてもよい。
実施例により本発明をより具体的に説明する。尚、本発明はこれらの実施例に限定されるものではない。
尚、実施例1〜9、及び比較例1〜6は第1の実施形態に対応し、実施例10〜14、及び比較例7〜9は第2の実施形態に対応する。
〔1〕第1の実施形態に係る実施例1〜9、及び比較例1〜6
実施例1〜9、及び比較例1〜6で使用した(1)原材料、(2)焼結装置、及び(3)評価方法を以下に記載する。
(1)原材料
(イ)被接続体
被接続体として、下記の半導体素子(1)と、Cu回路(2)を使用した。
(i)半導体素子(1)
半導体素子(1)のサイズは7mm×7mmで厚みは230μmで、その接合面はTi―Ni−Au合金でメタライズされている。
(ii)Cu回路(2)
Cu回路(2)は無酸素銅(C1020)でサイズは20mm×20mmで厚みは300μmである。
(ロ)加熱接合材料
加熱接合材料として、下記の加熱接合材料(1)〜(4)を使用した。
(i)加熱接合材料(1)
平均一次粒子径20nmの銅微粒子がジエチレングリコール中に70質量%の濃度で分散している銅微粒子分散材(1)を使用した。尚、該銅微粒子分散材(1)には、高分子分散剤としてポリビニルピロリドンが2質量%配合されている。
(ii)金属微粒子分散材(2)
平均一次粒子径20nmの銅微粒子と平均一次粒子径が5μmの銅微粒子を1:9の割合でジエチレングリコール中に70質量%の濃度で分散している銅微粒子分散材(2)を使用した。尚、該銅微粒子分散材(2)には、高分子分散剤としてポリビニルピロリドンが2質量%配合されている。
(iii)金属微粒子分散材(3)
平均一次粒子径20nmの銅微粒子がジエチレングリコール中に80質量%の濃度で分散している銅微粒子分散材(1)を使用した。尚、該銅微粒子分散材(1)には、高分子分散剤としてポリビニルピロリドンが2質量%配合されている。得られた加熱接続材料をPETフィルームで挟み50MPaでプレスして、厚さ0.5mmの加熱接続シートを得た。
該金属微粒子分散材は、加圧加熱時の加圧力よりも高い圧力(50MPa)でプリフォーム(成型化)しているので、加熱接続材料の流動性は極めて乏しい。プリフォームの圧力より低い加圧力で加圧加熱する場合、特に予備乾燥を必要としない。
(iv)金属微粒子分散材(4)
平均一次粒子径20nmの銀微粒子がオクタンジオール中に90質量%の濃度で分散している銀微粒子分散材(3)を使用した。尚、該銅微粒子分散材(3)には、高分子分散剤としてポリエチレングリコールが2質量%配合されている。
(2)焼結装置
図1に示す焼結装置を使用した。該装置を用いて多孔質金属層前駆体を以下の操作により焼結して多孔質金属層を形成した。
図1(a)に示す、レイアップ用のプレス板42を用意して、ワーク41をそのプレス板42上にレイアップし、真空プレス機43の下熱盤44上にセットする。その後、図1(b)に示すように、チャンバー45を閉じてチャンバー45内を真空状態にする。そして、図1(c)に示すように、加圧シリンダー46により圧力を加えた状態で、ワーク41を上熱盤47と下熱盤44とで挟持して、加熱する。
上記加熱、焼成により、多孔質金属層前駆体が焼結されて多孔質金属層が形成される。
(3)評価方法
(イ)加熱接合材料の粘度の測定
粘度は、JIS Z8803 (2011)に準じて、振動式粘度計である(株)セコニック製、振動式粘度計、型式:VM100Aを用いた。
(ロ)予備乾燥後の加熱接合材料の10MPa加熱時の変位量
粘度が100Pa・s以下と粘度が低く、焼結時に加圧が必要な加熱接合材料は、例えば印刷後にプレス機を用いて加圧加熱工程を行うと、加熱接続材料が被接続体外周に流れてしまい、所望の接続厚を確保することが難しい。そこで、粘度が低い加熱接合材料は、含有溶剤を飛ばし流動性を低下させる予備乾燥を行うことが一般的である。予備乾燥を行った加熱接合材料は、前記振動式粘度計を用いて粘度を計測することができない。
そこで、乾燥後の加熱接合材料の粘度代替特性として、所望の加圧を与えた際の加熱接続材料の変位量を計測した。変位量の測定としては、荷重と変位量を出力できるフリップチップボンダー(澁谷工業製DB200)を用いて、予備乾燥後の加熱接続材料表面を3.2mm□の剛性あるSiチップを吸着させたボンディングツールで押込み、接触から10MPa印加時までの変位量を計測した。10MPa印加時の変位量が10μm以下の場合、材料の流動性が低く、加圧加熱時の加圧方向と平行した方向に金属粒子が結合し易く、空孔フェレ垂直径の平均値が空孔フェレ水平径の平均値より大きくなりやすい。10MPa印加時の変位量が10μmを超える場合は、材料の流動性が高く、加圧加熱時の加圧方向と平行した方向に金属粒子が結合しにくく、空孔フェレ垂直径の平均値が空孔フェレ水平径の平均値より大きくなりにくい。
(ハ)空孔率
多孔質金属層の垂直方向の切断面を走査型電子顕微鏡(SEM(scanning electron microscope))を用いて画像を作成し、該画像の金属微粒子分散材に含まれる金属微粒子が白っぽく見えるように立体的に画像処理して、白黒コントラストの比率から空孔率(体積%)を算出した。
(ニ)平均空孔径
多孔質金属層(A)をエポキシ樹脂に埋め込んで、その断面を研磨して露出させ、走査型電子顕微鏡により観察することにより行った。
(ホ)空孔のフェレ径の測定
作製したサンプルを樹脂埋めし、断面研磨しクロスセクションポリッシャ(日本電子製)により断面形成した面を走査型電子顕微鏡(SEM 倍率5000倍)を用いて画像を作成し、画像処理ソフト(三谷商事(株)、商品名:WinROOF)を用いて、該画像の金属微粒子分散材に含まれる金属微粒子が白っぽく見えるように2値化処理を行い、空孔形状抽出するため、処理後の該画像に空孔形状抽出範囲を設け(サイズ:縦10μm×横20μm 多孔質金属層の中心)、空孔の水平フェレ径と垂直フェレ径を算出した。尚、該画像処理ソフトにこれらを算出できる機能がついている。
(ヘ)温度サイクル試験(TCT(Temperature Cycling test))
被接続体1が前記多孔質金属層を介して被接続体2に接合したサンプルを10個、温度サイクル試験(+200℃で30分間保持と、その後−55℃で30分間保持を1サイクルとして、温度変化に対する耐性を評価するするサイクル試験)へ投入し、1000サイクル経過が、超音波探傷により、剥離面積が10%以上になるサンプル数と被接続体の割れと剥離がそれぞれ発生しているサンプル数を計測した。
[実施例1〜9]
(1)多孔質金属層前駆体の形成
Cu基板上に、開口径7.5mm□、厚さ0.1mmの印刷マスクを使用し、金属微粒子分散材からなる加熱接続材料をスキージで印刷供給し、110℃に設定した恒温槽で10分乾燥を行い、乾燥後の該加熱接合材料上に半導体素子を配置して、断面観察測定用(1個)と、温度サイクル試験用(10個)の計11個の多孔質金属層前駆体(1)を形成した。
(2)多孔質金属層の形成
前記多孔質金属層前駆体に半導体素子が配置され、前記多孔質金属層前駆体に半導体素子が配置されたCu基板を焼結装置を使用し、以下に記載する通りに多孔質金属層前駆体の加熱・焼結を行った。
前記半導体素子上に30μmの離型材(PTFEシート)を配置して、減圧雰囲気下(真空度500Pa)で、上熱盤で半導体素子の上側から圧力10MPaで加圧しながら、同時に10℃/分の昇温速度で加熱を開始し、300℃まで昇温後、該温度で20分間保持した。その後、冷却して除荷した。
上記焼結により、半導体素子を配置した多孔質金属層前駆体から多孔質金属層を形成すると共に、半導体素子を多孔質金属層を介してCu基板に接合した。
結果を表1に示す。
[比較例1〜6]
(1)多孔質金属層前駆体の形成
Cu基板上に、開口径7.5mm□、厚さ0.1mmの印刷マスクを使用し、金属微粒子分散材からなる加熱接続材料をスキージで印刷供給し、110℃に設定した恒温槽で10分乾燥を行い、乾燥後の該加熱接合材料上に半導体素子を配置して、断面観察測定用(1個)と、温度サイクル試験用(10個)の計11個の多孔質金属層前駆体(1)を形成した。
(2)多孔質金属層の形成
前記多孔質金属層前駆体に半導体素子が配置され、前記多孔質金属層前駆体に半導体素子が配置されたCu基板を焼結装置に使用し、以下に記載する通りに多孔質金属層前駆体の加熱・焼結を行った。前記半導体素子上に30μmの離型材(PTFEシート)を配置して、減圧雰囲気下(真空度500Pa)で、上熱盤で半導体素子の上側から圧力20MPaで加圧しながら、同時に10℃/分の昇温速度で加熱を開始し、300℃まで昇温後、該温度で20分間保持した。その後、冷却して除荷した。上記焼結により、半導体素子を配置した多孔質金属層前駆体から多孔質金属層を形成すると共に、半導体素子を多孔質金属層を介してCu基板に接合した。
結果を表2に示す。
Figure 0006108987
Figure 0006108987
[評価のまとめ]
表1〜表2の結果から、本発明の接続構造体における、対向する被接続体(B)と被接続体(C)を、空孔のフェレ垂直径の合計が空孔のフェレ水平径の合計より上記の通り高い多孔質金属層(A)で接合することにより、被接続体(B)と多孔質金属層(A)間の接合界面端部、及び多孔質金属層(A)と被接合体(C)の接合界面端部に発生する応力が緩和されることにより、接合寿命を向上することができ、また、放熱性と導電性を維持し接合信頼性を向上することが確認できた。
〔2〕第2の実施形態に係る実施例10〜14、及び比較例7〜9
以下に、第2の実施形態に係る実施例10〜14、及び比較例7〜9を記載する。
[実施例10]
配線基板として、30mm角のセラミックス基板上の外縁から1mm内側に28mm角の銅回路板および銅板が接合されたDBC基板(日鉄住金エレクトロデバイス株式会社製、Cu(0.3mmt)/Al(0.635mmt)/Cu(0.3mmt))を準備した。銅回路板上の半導体素子を実装する位置に対応する位置に、20mm角の開口を有する厚さ100umtのステンレスのメタルマスクを配置し、メタルスキージを用いて銅ナノペーストを印刷した。銅ナノペーストは、金属微粒子として、平均粒径20nmの銅粒子を、分散剤(ジエチレングリコール)に分散させ、増粘剤(ポリビニルピロリドン)を添加したものを用いた。印刷の条件は、スキージ圧1MPa、スキージ角度5°、スキージ速度5mm/sec、オンコンタクトで行った。
印刷後に、100℃で10分間、大気雰囲気で乾燥させた後、20mm角、厚さ0.3mmの銅板からなる導体層を銅ナノペースト上に載置し、加圧、加熱して接合した。接合は、ミカドテクノス株式会社製の真空プレス機を用いて、減圧雰囲気下、温度300℃、圧力10MPa、時間10Minで行った。また、副資材としてのテフロンシートの上にDBC基板の銅板側を載置し、導体層の上にさらにテフロンシートを配置した状態で接合を行った。この時の焼結体層としては、35μmの厚さとなった。
その後焼結体層と同じ銅ナノペーストで、5mm角の開口を有するメタルマスクを用いて同じ条件で印刷供給し、同じ条件で乾燥させ、その上に半導体素子を搭載し同じ条件で加圧加熱して接合した。その後、半導体素子の上面に形成された端子と配線基板の配線とをワイヤーボンディングにより接続した。半導体素子としては、5mm×5mmの面積で0.23mmの厚さを有するものを用いた。
[実施例11]
実施例10で使用したDBC基板と同じDBC基板を準備し、銅回路板上の半導体素子を実装する位置に対応する位置に、約28mm角の開口を有する厚さ100μmtのステンレスのメタルマスクを配置し、メタルスキージを用いて銅ナノペーストを印刷した。銅ナノペーストは、実施例1と同じものを用い、印刷条件及び乾燥条件も実施例1と同じとした。乾燥後、銅回路板と同じ面積である28mm角、厚さ0.3mmの銅板からなる導体層を銅ナノペースト上に載置し、加圧、加熱して接合した。接合およびその後の半導体素子の載置とワイヤーボンディングによる接続は実施例1と同様にして行った。
[実施例12]
配線基板として、30mm角のセラミックス基板上の外縁から1mm内側に28mm角の銅回路板および銅板が接合されたDBC基板(東芝マテリアル(株)製、Cu(0.6mmt)/Si(0.32mmt)/Cu(0.6mmt))としたほかは実施例10と同様にして、実施例12に係る半導体装置を作製した。
[実施例13]
実施例10で使用したDBC基板と同じDBC基板を準備し、銅回路板上の半導体素子を実装する位置に対応する位置に、約25mm角の開口を有する厚さ100μmtのステンレスのメタルマスクを配置し、メタルスキージを用いて銅ナノペーストを印刷した。銅ナノペーストは、実施例1と同じものを用い、印刷条件及び乾燥条件も実施例1と同じとした。乾燥後、銅回路板と同じ面積である25mm角、厚さ0.3mmの銅板からなる導体層を銅ナノペースト上に載置し、加圧、加熱して接合した。接合およびその後の半導体素子の載置とワイヤーボンディングによる接続は実施例10と同様にして行った。
[実施例14]
実施例10で使用したDBC基板と同じDBC基板を準備し、銅回路板上の半導体素子を実装する位置に対応する位置に、約15mm角の開口を有する厚さ100μmtのステンレスのメタルマスクを配置し、メタルスキージを用いて銅ナノペーストを印刷した。銅ナノペーストは、実施例1と同じものを用い、印刷条件及び乾燥条件も実施例1と同じとした。乾燥後、銅回路板と同じ面積である15mm角、厚さ0.3mmの銅板からなる導体層を銅ナノペースト上に載置し、加圧、加熱して接合した。接合およびその後の半導体素子の載置とワイヤーボンディングによる接続は実施例10と同様にして行った。
[比較例7]
実施例10で使用したDBC基板と同じDBC基板を準備し、銅回路板上の半導体素子を実装する位置に対応する位置に、厚さ0.335mmで20mm角の導体層用の銅板を載置し、窒素ガス雰囲気中において1075度で10minの加熱を行い、直接銅板同士を接合した(特開平1−59986の実施例1に記載された方法)。その後の半導体素子の載置とワイヤーボンディングによる接続は実施例1と同様にして行った。
[比較例8]
実施例10で使用したDBC基板と同じDBC基板を準備し、銅回路板上にAg71.0質量%、Cu16.5質量%、Ti25質量%からなるろう材を30μm厚で塗布し、厚さ0.3mmで20mm角の導体層用の銅板を搭載し、真空炉内で加熱接合した。その後の半導体素子の載置とワイヤーボンディングによる接続は実施例1と同様にして行った。
[従来例]
実施例10で使用したDBC基板と同じDBC基板を準備し、銅回路板上の半導体素子を実装する位置に対応する位置に、Sn−0.1Ag−0.7Cu半田層を形成し、半田層上に半導体素子を載置し、240℃の窒素雰囲気下で、0.5分、加熱して接合した。その後、半導体素子の上面に形成された端子と配線基板の配線とをワイヤーボンディングにより接続した。半導体素子としては、5mm×5mmの面積で0.23mmの厚さを有するものを用いた。
こうして得られた実施例10〜14に係る半導体装置は、超音波探傷機にて各層間の剥がれやボイド、接合不良がないことを確認した。
[評価方法]
(1)クラック、各層間の剥離の評価
実施例及び比較例に係る各々20個の半導体パッケージについて、−40℃で30分保持した後、150℃まで昇温して30分保持するサイクルを繰り返すヒートサイクル試験を行った。その後、超音波探傷機にて基板へのクラックと各層間の剥離の有無を観察評価した。その結果を表1に示す。超音波探傷機にて接合部面積の10%に剥離もしくはクラックがみられた時のサイクル数を確認し、2000回未満のサイクル数で剥離もしくはクラックがみられたサンプルの平均サイクル数を示す。(括弧内の数はサンプル数)また、2000回以上のサイクル数で剥離もしくはクラックがみられなかったものについては、2000回以上と示す。また、2000回のサイクル数で剥離もしくはクラックがみられなかったものについては、「−」を記し、そのサンプル数を示す。
(2)放熱効果の評価
実施例及び比較例に係る各々20個の半導体パッケージについて、入熱が100Wとなるように半導体素子に電流を流し、半導体素子上面の温度を測定した。175℃以下を放熱効果に特に優れるとして「◎」、175℃超200℃以下を放熱効果に優れるとして「○」、200℃超を放熱効果に劣るとして「×」で示した。評価結果を表1に示す。
Figure 0006108987
[評価のまとめ]
実施例10〜14は、金属回路層上に金属粒子の焼結体(第1の実施形態の多孔質金属層(A)に相当する)からなる焼結体層が形成され、焼結体層上には導体層が形成されているため、クラックや層間剥離が良好に抑制され、放熱効果も良好な結果となった。
一方、比較例7は金属回路層の端部に導体層が形成されておらず、端部に生じる応力が小さくなることから、金属回路層と導体層の剥離やクラックの発生は低減しているものの、焼結体層を介さずに、直接金属回路層と導体層が接続されているために、金属回路層と導体層との接合面にはわずかに未接合部も残ることから、未接合部を起点とした剥がれが発生したと考えられる。
また、比較例8は、ロウ材によって金属回路層と導体層が接合されており、金属回路層と導体層の間での熱伝導率が高くないために放熱特性が実施例1に比べて劣っている。また、ロウ材と金属回路層及び導体層の線膨張の違いによって、金属回路層と導体層の接合面での剥離が生じてしまった。なお、平均700サイクルで全てのサンプルでクラック及び剥離が生じてしまったため、セラミックス基板と金属回路層での耐久確認はできなかった。
従来例では、金属回路層に対して直接半田を用いて半導体素子を接続しているため、層間での剥離などは生じないが、導体層を介さずに接続されているために発熱源である半導体素子からの熱に対して、金属回路層の熱容量が小さいために放熱特性が著しく悪かった。
以上のように、金属回路層上に金属粒子の焼結体からなる焼結体層が形成され、焼結体層上には導体層が形成されている実施例10〜14では、比較例7,8及び従来例が実現できなかった良好な放熱特性と接合面における剥離の抑制を実現することができた。特に、実施例10及び12は、導体層の金属回路層と互いに対向する面の面積が金属回路層の導体層側の面積に対して71%と小さく、金属回路層の端部に導体層が積層されていないことから、金属回路層と導体層間、及びセラミックス基板と金属回路層間のクラックや層間剥離が効果的に抑制されており、かつ放熱特性も良好であった。
実施例10、13、及び14からわかるように、導体層の金属回路層と互いに対向する面の面積が金属回路層の導体層側の面積に対して70%以上である場合に、特に放熱特性が優れていることが分かった。また、導体層の金属回路層と互いに対向する面の面積が金属回路層の導体層側の面積に対して80%以下である場合に、金属回路層と導体層間、及びセラミックス基板と金属回路層間のクラックや層間剥離の抑制が最も効果的に機能することが分かった。また、実施例12から分かるようにセラミックス基板にSiのように破壊靱性が高いセラミックスを用いることで、より効果的にセラミックス基板と金属回路層間のクラックの抑制と高い放熱特性を実現することができた。なお、実施例、比較例及び従来例全てにおいて、セラミックス基板と金属回路層間でのクラックの発生は確認できなかった。
以上のように、パワー半導体素子のように高周波大電流動作すると駆動時の発熱が著しくなるような半導体素子に対しては、熱を瞬時に逃がすために半導体素子の下側に配される層の熱容量を大きくする必要がある。そのために、金属回路層の面積や厚みを大きくするなどして金属回路層の熱容量を大きくすることが提案されている(例えば、特開2003−188316号公報)。
しかしながら、金属回路層の面積や厚みを大きくした場合、製造段階において低温環境下におかれた後に高温環境下におかれるという温度サイクルが繰り返されると、セラミックス基板の線膨張率と金属回路層の線膨張率との差が大きいため、セラミックス基板が金属回路層の界面に沿って破壊する問題があった。
また、金属回路層の端部にエッチングにより段差を形成する技術(例えば、特許第3932343号)があるが、このような技術は、金属回路層端部の段差の形状や高さを精度よく形成することが困難である。また、セラミック基板上に、主に高融点金属からなる高融点金属層と、融点が1000℃以下でニッケル、銅、鉄の少なくとも1種を主成分とする金属介在層とを備え、該金属介在層上に銅を主体とする導体層を接合する技術(例えば、特開2000−311969号公報)は、金属介在層を現実的にはめっきで形成することになり、めっきが施される高融点金属層あるいは導体層は薄くバルク状であることから局所的に線膨張が異なるため、金属介在層において剥離が生じ、信頼性が低下するという問題がある。
以上のようなことから、特に発熱を伴う半導体装置においては、セラミックス基板の一方の面側に形成された金属回路層と、前記金属回路層上に形成され、金属粒子の焼結体からなる焼結体層と、前記焼結体層上に形成された導体層と、前記導体層にダイボンド接合層を介して接合された半導体素子構造をとることが好ましく、放熱性を向上させることができる。
特に、金属粒子の焼結体を第2の実施形態のような構成とし、かつ導体層の金属回路層と互いに対向する面の面積を金属回路層よりも小さくすることで、金属回路層と導体層間のクラックや剥離を抑制することができ、高い信頼性を有する半導体装置を実現することができる。
1 半導体装置
2 セラミックス基板
3 金属回路層(第1の実施形態の被接続体(B)に相当する)
4 金属層
5 配線基板
6 ダイボンド接合層
7 導体層(第1の実施形態の被接続体(C)に相当する)
8 焼結体層(第1の実施形態の多孔質金属層(A)に相当する)
9 半導体素子
41 ワーク
42 プレス板
43 真空プレス機
44 下熱盤
45 チャンバー
46 加圧シリンダー
47 上熱盤



Claims (5)

  1. 被接続体(B)上に多孔質金属層(A)を介して被接続体(C)が接合されている接続構造体であって、
    多孔質金属層(A)における、空孔率が2〜25体積%であり、
    多孔質金属層(A)の空孔フェレ垂直径の平均値(V)と空孔フェレ水平径の平均値(H)の比(V/H)が1超、1.5以下であり、平均空孔径が30〜600nmであることを特徴とする接続構造体。
  2. 前記多孔質金属層(A)の空孔フェレ垂直径の平均値(V)と空孔フェレ水平径の平均値(H)の比(V/H)が1.05〜1.30であることを特徴とする、請求項1に記載の接続構造体。
  3. 前記多孔質金属層(A)が金、銀、銅、アルミニウム、クロム、ニッケル、チタン、コバルト、及びインジウムから選択された1種、又は2種以上から形成されていることを特徴とする、請求項1又は2に記載の接続構造体。
  4. 前記被接続体(B)及び被接続体(C)の多孔質金属層(A)との接合部がそれぞれ金、銀、銅、クロム、ニッケル、及びチタンから選択される1種、又は2種以上で形成されているか、またはこれらの金属もしくは合金で被接続体(B)及び被接続体(C)の多孔質金属層(A)側の面が表面処理されていることを特徴とする、請求項1から3のいずれかに記載の接続構造体。
  5. 前記多孔質金属層(A)に形成された空孔の少なくとも一部に、耐熱性樹脂(R)が充填されていることを特徴とする、請求項1から4のいずれかに記載の接続構造体。


JP2013137327A 2013-06-28 2013-06-28 接続構造体 Active JP6108987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013137327A JP6108987B2 (ja) 2013-06-28 2013-06-28 接続構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013137327A JP6108987B2 (ja) 2013-06-28 2013-06-28 接続構造体

Publications (2)

Publication Number Publication Date
JP2015012187A JP2015012187A (ja) 2015-01-19
JP6108987B2 true JP6108987B2 (ja) 2017-04-05

Family

ID=52305083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013137327A Active JP6108987B2 (ja) 2013-06-28 2013-06-28 接続構造体

Country Status (1)

Country Link
JP (1) JP6108987B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016121764A1 (ja) * 2015-01-26 2016-08-04 新日鐵住金株式会社 金属粒子及び導電性材料の粒子を用いた導電性接合材料並びに導電性接合構造
JP6989242B2 (ja) * 2015-10-07 2022-01-05 古河電気工業株式会社 接続構造体
JP6815133B2 (ja) * 2016-08-31 2021-01-20 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
CN113921448A (zh) * 2016-11-18 2022-01-11 古河电气工业株式会社 贴合体
CN112585212B (zh) * 2018-08-30 2022-04-19 积水化学工业株式会社 无机微粒分散用载体组合物、无机微粒分散浆料组合物及无机微粒分散片的制造方法
DE102019208330A1 (de) * 2019-06-07 2020-12-10 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu
JP7527486B2 (ja) * 2021-06-23 2024-08-02 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5301385B2 (ja) * 2008-10-29 2013-09-25 ニホンハンダ株式会社 金属製部材用接合剤、金属製部材接合体の製造方法、金属製部材接合体および電気回路接続用バンプの製造方法
JP2010171271A (ja) * 2009-01-23 2010-08-05 Renesas Technology Corp 半導体装置およびその製造方法
CN103201834B (zh) * 2011-11-04 2016-03-02 松下知识产权经营株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP2015012187A (ja) 2015-01-19

Similar Documents

Publication Publication Date Title
JP5718536B2 (ja) 接続構造体、及び半導体装置
JP6108987B2 (ja) 接続構造体
JP6262968B2 (ja) 電子部品搭載基板およびその製造方法
WO2017002793A1 (ja) 半導体装置および半導体装置の製造方法
JP2013041884A (ja) 半導体装置
TWI624356B (zh) Metal joint structure using metal nanoparticle, metal joint method, and metal joint material
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
JP6989242B2 (ja) 接続構造体
JP2007019360A (ja) 電子部品の実装方法
CN114845977B (zh) 铜-陶瓷接合体、及绝缘电路基板
JP2013209720A (ja) 金属体の接合方法
JP2010050189A (ja) 接合材、半導体装置およびその製造方法
JP6178850B2 (ja) 接続構造体、及び半導体装置
JP2016169411A (ja) 多孔質銀製シート及び多孔質銀製シートを用いた金属製部材接合体
Calata et al. Sintered nanosilver paste for high-temperature power semiconductor device attachment
JP6142584B2 (ja) 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP5877276B2 (ja) 接合構造および電子部材接合構造体
TW201742215A (zh) 半導體裝置
JP6258954B2 (ja) 金属体の接合方法及び金属体の接合構造
WO2023286856A1 (ja) 銅/セラミックス接合体、および、絶縁回路基板
JP2013191640A (ja) パワーモジュール用基板及びその製造方法
JP2016082224A (ja) 放熱基板と、それを使用した半導体用モジュール
JP2014029964A (ja) 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール
JP5682779B2 (ja) 高密度かつ接合性に優れたパワーモジュール用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170307

R151 Written notification of patent or utility model registration

Ref document number: 6108987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350