JP5718536B2 - 接続構造体、及び半導体装置 - Google Patents

接続構造体、及び半導体装置 Download PDF

Info

Publication number
JP5718536B2
JP5718536B2 JP2014543691A JP2014543691A JP5718536B2 JP 5718536 B2 JP5718536 B2 JP 5718536B2 JP 2014543691 A JP2014543691 A JP 2014543691A JP 2014543691 A JP2014543691 A JP 2014543691A JP 5718536 B2 JP5718536 B2 JP 5718536B2
Authority
JP
Japan
Prior art keywords
metal layer
porous metal
connection structure
semiconductor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014543691A
Other languages
English (en)
Other versions
JPWO2014129626A1 (ja
Inventor
佐藤　俊一郎
俊一郎 佐藤
直之 児島
直之 児島
和人 日笠
和人 日笠
俊昭 天野
俊昭 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2014543691A priority Critical patent/JP5718536B2/ja
Application granted granted Critical
Publication of JP5718536B2 publication Critical patent/JP5718536B2/ja
Publication of JPWO2014129626A1 publication Critical patent/JPWO2014129626A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2936—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29366—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29381—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29384—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/29495—Coating material with a principal constituent of the material being a gas not provided for in groups H01L2224/294 - H01L2224/29491
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/7532—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子の裏面電極と、基板又はリードフレームとが多孔質状金属層を介して接合されている接続構造体、及び該接続構造体を有する半導体装置に関する。
尚、本出願の基礎出願である、（１）２０１３年２月２２日に出願された日本特許出願 特願２０１３−０３２７９１、及び（２）２０１３年３月２９日に出願された日本特許出願 特願２０１３−０７３１７０の出願内容は、本明細書の一部をなす参照文献として本願に組み込まれる。
半導体装置等に用いられる接続構造体は、例えば、リードフレームの素子担持部上に、半導体素子（チップ）を接合するためのダイマウント材を形成する工程と、リードフレーム上のダイマウント材表面に半導体素子を搭載しリードフレームの素子担持部と半導体素子とを接合する工程と、半導体素子の電極部と、リードフレームの端子部とを電気的に接合するワイヤボンディング工程と、このようにして組み立てた半導体装置を樹脂被覆するモールド工程を経て製造される。
特許文献１には、被接合材及びはんだ材のうちの少なくとも一方の接合面側に、前記はんだ材の融点に比して低い融点の低融点はんだ層を形成しておき、前記低融点はんだ層の融点から前記はんだ材の融点までの範囲内の温度で、前記被接合材及び前記はんだ材の接合面同士を接合する、はんだ付け方法が開示されている。
特許文献２には金属層を表面に持つリードフレームと金属層を裏面に持つ半導体素子の間を、鉛元素を含有しない材料を用いた３層からなる接合層を介して接合し、前記リードフレーム、前記半導体素子、接合層の隣り合ったいずれの界面でも金属接合させることが開示されている。特許文献３には、２つの構造素子を結合するために、発熱的に緻密化可能な金属ペーストを介して互いにボンディングするための、金属粉末、吸熱分解可能な金属化合物、及び溶剤を含有する金属ペースト開示されている。
また、特許文献４には、半導体素子の金属電極とダイパッドとを貴金属を含むＡｇ粒子（金属粒子）を混合した導電性樹脂を介して接続するとともに、金属電極またはダイパッドの互いに対向する面の少なくとも一方の面に、金属面にＡｇ（貴金属）のナノ粒子を焼結したポーラスなナノ粒子コート膜（貴金属層）を形成した接続構造体が提案されている。
さらに、特許文献５には、半導体素子とＣｕ電極間に低熱膨張板を挿入し、半導体素子側を鉛フリーの高温はんだ、Ｃｕ電極側を空隙率が２０〜７０％の多孔質のＡｇ層で接合した接続構造体が提案されている。
特開平７−１６９９０８号公報 特開２００６−５９９０４号公報 特開２０１０−５３４４９号公報 特開２００８−１５３４７０号公報 特開２０１１−７７２２５号公報
上記特許文献１に開示のはんだ付け方法では、はんだの延性が不足する傾向があり、半導体素子の構成材料と半導体素子に実装する回路配線基板との間の接合構成材料が異なると、熱膨張係数の相異に起因して接合時に応力歪を発生したり、衝撃荷重がかかった場合に欠陥が発生し、信頼性寿命を低下させる。このような問題点を解消する手段として、金属微粒子を含む導電性ペーストを焼成して形成される多孔質体が知られている。
特許文献２、３に開示の金属微粒子を含む金属ペーストの焼結による接合では、多孔質化によって、弾性率が低い状態となり、変形しやすくなるため、接続応力による破断を防ぐことができるが、空孔部がクラックの起点になる場合があり、半導体の発熱により繰り返し熱応力がかかるような環境下では、クラックやはがれが拡大し、長期の使用に問題が生じる場合があった。
引用文献４に記載の接続構造体では、半導体素子や接合界面に発生する局所的な応力が緩和されず、ＴＣＴ（サーマルサイクルテスト）において、半導体素子に割れが生じたり、接合界面が剥離するといった欠陥が生じる。また、金属粒子を焼結した層の空隙率が低いと、半導体素子にかかる応力が緩和されず、半導体素子の割れが生ずるという問題があった。また、引用文献５に記載の接続構造体では、多孔質のＡｇ層の空隙率が高すぎるため、接合界面で金属結合している表面積が低下し、例えば、せん断力を評価するシェア試験において接続強度が低下する。また、空隙率が高すぎる場合、材料の破断応力や高温での伸びが低下するため、Ａｇ層内で材料破壊しやすくなり、接合強度が低下するという問題があった。
本発明の目的は、半導体素子の裏面電極と、基板等又はリードフレームとが多孔質状金属層を介して接合されている接続構造体において、半導体素子の裏面電極と接合部材である多孔質状金属層との接合面、又は多孔質状金属層と基板等又はリードフレームとの接合面にクラックや剥がれの発生、及び接合部の酸化を抑制すること等により接合寿命を向上して接続信頼性の向上を図ることができる接続構造体、及び該接続構造体を有する半導体装置を提供することを目的とする。
本発明者らは、上記従来技術に鑑みて、半導体素子の裏面電極と、基板又はリードフレームとが多孔質状金属層を介して接合されている接続構造体において、該多孔質状金属層における、側面から該金属層の厚みに相当する部分の外周側部位の空隙率を、該外周側部位を除く内側に位置する中心側の空隙率よりも一定割合高くすること、
又は、半導体素子の裏面電極に緻密銅層、及び多孔質状銅層をこの順に接するように設けることにより上記課題を解決できることを見出し、本発明を完成するに至った。
即ち、本発明は、以下の（１）〜（１４）に記載する発明を要旨とする。（１）半導体素子の裏面電極と、基板又はリードフレームを接続するため接続構造体（Ｉ）であって、少なくとも半導体素子の裏面電極に多孔質金属層（Ｃ）が接するように設けられていて、前記多孔質状金属層（Ｃ）の側面から内側に向かって該多孔質状金属層（Ｃ）の厚みに相当する距離の位置に形成される断面部より外方領域の外周側部位（Ｂ）における厚み方向中間部の空隙率と、該外周側部位（Ｂ）を除いた中心側（Ａ）の中心点近傍の空隙率の比［（Ｂ）／（Ａ）］が１．１０〜１．６０であることを特徴とする、接続構造体（Ｉ）（以下、第１の実施形態ということがある）。（２）前記多孔質状金属層（Ｃ）における、中心側（Ａ）の中心点近傍の空隙率が１０．５〜２０．０％であることを特徴とする、前記（１）に記載の接続構造体（Ｉ）。（３）前記多孔質状金属層（Ｃ）における、外周側部位（Ｂ）の半導体素子（Ｓ）との接合面の弾性率と、中心側（Ａ）の半導体素子（Ｓ）との接合面の弾性率の比［（Ｂ）／（Ａ）］が０．７５〜０．９５であることを特徴とする、前記（１）又は（２）に記載の接続構造体（Ｉ）。
（４）前記多孔質状金属層（Ｃ）における、中心側（Ａ）の半導体素子との接合層の弾性率が４９．０〜７５．０ＧＰａであることを特徴とする、前記（１）から（３）のいずれかに記載の接続構造体（Ｉ）。
（５）前記多孔質状金属層（Ｃ）が平均粒子径１〜５００ｎｍの金属微粒子（Ｍ１）を含む金属微粒子（Ｍ）が有機分散媒（Ｓ）に分散された金属微粒子分散材（Ｅ１）を焼結させて形成された層であることを特徴とする、前記（１）から（４）のいずれかに記載の接続構造体（Ｉ）。
（６）前記金属微粒子（Ｍ）が銅、金、銀、ニッケル、及びコバルトの中から選択される１種又は２種以上であることを特徴とする、前記（５）に記載の接続構造体（Ｉ）。
（７）前記多孔質状金属層（Ｃ）における、外周側部位（Ｂ）の多孔質状金属層内の少なくとも一部に、耐熱性樹脂（Ｒ）が充填されていることを特徴とする、前記（１）から（６）のいずれかに記載の接続構造体（Ｉ）。
（８）前記（１）から（７）のいずれかに記載の接続構造体（Ｉ）を有することを特徴とする、半導体装置（Ｉ）（以下、第２の実施形態ということがある）。
（９）半導体素子の裏面電極と、基板又はリードフレームとを接続するための接続構造体（II）であって、
少なくとも半導体素子の裏面電極に緻密銅層（Ｄ１）、及び多孔質状銅層（Ｄ２）がこの順に接するように設けられていて、
緻密銅層（Ｄ１）の空隙率が１％以下であり、多孔質状銅層（Ｄ２）の空隙率が２〜１５％であることを特徴とする、接続構造体（II）（以下、第３の実施形態ということがある）。
（１０）前記緻密銅層（Ｄ１）の厚みが０．１〜１０μｍであることを特徴とする、前記（９）に記載の接続構造体（II）。
（１１）前記多孔質状銅層（Ｄ２）内の少なくとも一部に、耐熱性樹脂（Ｒ）が充填されていることを特徴とする、前記（９）又は（１０）に記載の接続構造体（II）。
（１２）前記多孔質状銅層（Ｄ２）は、銅微粒子（Ｐ）が分散媒に分散された銅微粒子分散材（Ｅ２）を焼結して形成された層であり、該銅微粒子分散材（Ｅ２）における銅微粒子（Ｐ）の平均一次粒子径が１〜５００ｎｍであることを特徴とする、前記（９）から（１１）のいずれかに記載の接続構造体（II）。
（１３）前記半導体素子の裏面電極が、Ｎｉ又はＮｉ合金によりめっきされたＮｉ層であることを特徴とする、前記（９）から（１２）のいずれかに記載の接続構造体（II）。
（１４）前記（９）から（１３）のいずれかに記載の接続構造体（II）を有することを特徴とする、半導体装置（II）（以下、第４の実施形態ということがある）。
（ｉ）本発明の第１の実施形態に係る接続構造体（Ｉ）は、半導体素子の裏面電極と、基板又はリードフレームとが、前記外周側部位（Ｂ）の空隙率が、その内側に位置する中心側（Ａ）の空隙率よりも上記の通り高い多孔質状金属層（Ｃ）で接合することにより、半導体素子の裏面電極と多孔質状金属層（Ｃ）間の接合界面、及び多孔質状金属層（Ｃ）と基板又はリードフレーム側間の接合界面に発生する応力が緩和されると共に、多孔質状金属層（Ｃ）の酸化も抑制されることにより、接合寿命を向上することができ、また、放熱性と導電性を維持し接合信頼性を向上することができる。
（ii）本発明の第３の実施形態に係る接続構造体（II）によれば、半導体素子の裏面電極に、空隙率が１％以下の緻密銅層（Ｄ１）、及び空隙率が２〜１５％の多孔質状銅層（Ｄ２）がこの順に接するように設けられているので、接続界面での金属結合する表面積が増加することにより、多孔質状銅層（Ｄ２）の破断強度や高温での伸びが増加し、多孔質状銅層（Ｄ２）内の銅微粒子間や、多孔質状銅層（Ｄ２）との接続界面での接続強度を向上することができる。また、多孔質状銅層（Ｄ２）が空孔を有することで、見かけの弾性率が下がり、半導体素子にかかる応力を緩和することができ、半導体素子に割れが生じるのを防止することができる。
第１の実施形態における、実施例３で得られた多孔質状金属層の中心側（ａ）断面を走査電子顕微鏡（ＳＥＭ）で得られた画像を画像処理した写真である。 第１の実施形態における、実施例３で得られた多孔質状金属層の外周側部位（ｂ）断面を走査電子顕微鏡（ＳＥＭ）で得られた画像を画像処理した写真である。 第１の実施形態における、実施例１、３、５で得られた多孔質状金属層の側面から中心部までの距離(The distance from the side of porous metal layer)と、空隙率(Porosity)（％）との関係を示すグラフである。 第１の実施形態を説明するための実施例、比較例で使用した焼結炉を模式的に示す断面図である。 第２の実施形態に係る接続構造体（II）の接続構造を模式的に示す断面図である。
以下に本発明の〔１〕接続構造体（Ｉ）（第１の実施形態）、〔２〕半導体装置（Ｉ）（第２の実施形態）、〔３〕接続構造体（II）（第３の実施形態）、及び〔４〕半導体装置（II）（第４の実施形態）について説明する。
〔１〕接続構造体（第１の実施形態）
以下に第１の実施形態の〔１−１〕接続構造体（Ｉ）、及び〔１−２〕該接続構造体（Ｉ）の製造方法について記載する。
〔１−１〕接続構造体（Ｉ）（第１の実施形態）
本発明の第１の実施形態の接続構造体（Ｉ）は、
半導体素子の裏面電極と、基板又はリードフレームとを接続するための接続構造体（Ｉ）であって、
少なくとも半導体素子の裏面電極に多孔質状金属層（Ｃ）が接するように設けられていて、前記多孔質状金属層（Ｃ）の側面から内側に向かって該多孔質状金属層（Ｃ）の厚みに相当する距離の位置に形成される断面部より外方領域の外周側部位（Ｂ）における厚み方向中間部の空隙率と、該外周側部位（Ｂ）を除いた中心側（Ａ）の中心点近傍の空隙率の比［（Ｂ）／（Ａ）］が１．１０〜１．６０であることを特徴とする。
多孔質状金属層（Ｃ）の形成に、平均一次粒子径１〜５００ｎｍのナノ粒子を含む、微粒子分散溶液（Ｅ１）を使用すると、該ナノ粒子は表面活性が高いので比較的低温で焼結を行うことが可能であり、焼結により得られる焼結体は酸化が抑制される。多孔質状金属層（Ｃ）は空孔を有する多孔質構造で、外周側部位（Ｂ）の空隙率は、外周側部位（Ｂ）の内側に位置する中心側（Ａ）の空隙率と比較して上記の通りに高い構造とすることにより、半導体素子や接合界面に発生する応力が緩和されて、接合寿命を向上することができ、放熱性と導電性を維持し接合信頼性を向上できる。
以下に本発明の接続構造体を構成する（１）基板及びリードフレーム、（２）半導体素子、（３）多孔質状金属層（Ｃ）、並びに（４）多孔質状金属層（Ｃ）の形成について説明する。
（１）基板及びリードフレーム
本発明の接続構造体に使用する基板は、セラミックス等の絶縁層の一方の面上に銅板等の導体パターンをめっきやスパッタ、又はロウ材等で接合して形成した基板、セラミック基板に直接電極板を接合したＤＢＣ（Direct Bonded Copper）基板等が好適に使用できる。尚、基板の他方の面には放熱等を目的として、銅板等の金属板を接合することができる。セラミックとしては、アルミナ（Ａｌ２Ｏ３）、窒化アルミ（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）などが例示できる。なお、本発明において、基板の他に、接合面にダイパッドが設けられたリードフレーム等も使用することができる。半導体素子をリードフレーム上に実装すると、放熱性が高まることが期待できる。
（２）半導体素子
半導体素子は、半導体による電子部品、または電子部品の機能中心部の素子であり、例えば半導体ウエハと外部接続用電極を有する基板とを貼り合わせ、これをチップ単位に切断（ダイシング）して形成されている。尚、半導体素子には通常電極等との接合面に合金等の裏面電極が設けられている。
（３）多孔質状金属層（Ｃ）
多孔質状金属層（Ｃ）は、その側面から内側に向かって該多孔質状金属層（Ｃ）の厚みに相当する距離の位置に形成される断面部より外方領域の外周側部位（Ｂ）と、該外周側部位（Ｂ）を除いた中心側（Ａ）とから形成される。多孔質状金属層（Ｃ）の主構成部である中心側（Ａ）は、導電性、伝熱性、機械的強度等の特性を左右する部分である。また、外周側部位（Ｂ）は、主として、半導体素子と多孔質状金属層（Ｃ）間の接合界面、及び多孔質状金属層（Ｃ）と基板（又はリードフレーム）間の接合界面に発生する応力を緩和する作用を発揮する。多孔質状金属層（Ｃ）は、後述する金属微粒子（Ｍ）の焼結により形成されるが、多孔質状金属層（Ｃ）の製造例は後述する。
（３−１）多孔質状金属層（Ｃ）の空隙率
（ｉ）空隙率の測定方法
本発明において、多孔質状金属層（Ｃ）の空隙率の測定は、多孔質状金属層の垂直方向の切断面を走査型電子顕微鏡（ＳＥＭ（scanning electron microscope）、（株）日立製作所製のＳＥＭＥＤＸ ＴｙｐｅＮ））を用いて、観察時の加速電圧は２０．０ｋＶ、観察時の倍率は５０００倍、動作距離（ＷＤ）は１２．１ｍｍ、ＳＥＭ像の種類は２次電子像で画像を作成し、該画像処理により行うことができる。
画像処理ソフト（ＷｉｎＲＯＯＦ 三谷商事（株）製）を用いて画像処理を行い、得られたＳＥＭ画像の縦１０μｍ×横２０μｍを処理範囲とする。２値処理は、２つのしきい値による２値化により実施する。このとき、２つの濃度（明るさ）しきい値を、しきい値：０（最小）、１００（最大）とした。測定項目は、面積率を選択した。なお、面積率は金属微粒子（Ｍ）に由来する多孔質状金属部分が含まれない部位が空隙率（％）となる。本発明において、上記中心側（Ａ）の空隙率の測定は、多孔質状金属層（Ｃ）の中心側（Ａ）の中心点近傍を測定している。上記外周側部位（Ｂ）の空隙率は、外周側部位（Ｂ）の厚み方向中間部を測定している。上記多孔質状金属層（Ｃ）の空隙率は、単位体積当たりの金属層における「金属以外から形成されている体積割合」をいい、金属以外の耐熱性樹脂（Ｒ）が占める体積は「金属以外から形成されている体積割合」中に含まれる。
（ii）中心側（Ａ）と外周側部位（Ｂ）の空隙率
本発明において、多孔質状金属層（Ｃ）の外周側部位（Ｂ）における厚み方向中間部の空隙率と、中心側（Ａ）の中心点近傍の空隙率の比［（Ｂ）／（Ａ）］は１．１０〜１．６０である。
該空隙率の比［（Ｂ）／（Ａ）］が前記範囲の上限を超えると多孔質状金属層（Ｃ）と基板（又はリードフレーム）間の接合界面に発生する応力を緩和する効果はあるが、多孔質状金属層（Ｃ）の機械強度が低下し、多孔質状金属層（Ｃ）内で材料破壊が生じ易くなるおそれがある。一方、該空隙率の比［（Ｂ）／（Ａ）］が前記範囲の下限未満では半導体素子（Ｓ）、半導体素子（Ｓ）と多孔質状金属層（Ｃ）間の接合界面、及び多孔質状金属層（Ｃ）と基板（又はリードフレーム）間の接合界面に発生する応力集中を緩和する機能が効果的に発揮されないおそれがある。
尚、多孔質状金属層（Ｃ）の部位の空隙率が高い部位ほど該部位に存在する空孔が変形し易いので、該部位近傍の弾性率が低くなる傾向があり、一方、空隙率の低い部位ほど該部位近傍の弾性率は、バルクの弾性率に近づく傾向にある。
（ii―１）中心側（Ａ）の空隙率
多孔質状金属層（Ｃ）の中心側（Ａ）の中心点近傍の空隙率は、１０．５〜２０．０％が好ましい。中心側（Ａ）の中心点近傍の空隙率が前記１０．５％以上の場合、半導体素子、半導体素子と多孔質状金属層（Ｃ）間の接合界面、及び多孔質状金属層（Ｃ）と基板（又はリードフレーム）間の接合界面に発生する応力集中を緩和する機能が効果的に発揮されるので好ましく、一方、中心側（Ａ）の中心点近傍の空隙率が２０．０％以下の場合、多孔質状金属層（Ｃ）の必要な機械強度が確保されて、多孔質状金属層（Ｃ）内での材料破壊を抑制することができる。
（ii−２）外周側部位（Ｂ）の空隙率
多孔質状金属層（Ｃ）の外周側部位（Ｂ）における厚み方向中間部の空隙率と、中心側（Ａ）の中心点近傍の空隙率の比［（Ｂ）／（Ａ）］が前記の通り１．１０〜１．６０であることにより、半導体素子、半導体素子と多孔質状金属層（Ｃ）間の接合界面、及び多孔質状金属層（Ｃ）と基板（又はリードフレーム）間の接合界面に発生する応力を緩和し、酸化も抑制され、接合寿命を向上することができ、放熱性と導電性を維持し接合信頼性を向上できる。



（３−２）多孔質状金属層（Ｃ）の弾性率
（ｉ）弾性率の測定方法
本発明において、多孔質状金属層（Ｃ）の弾性率の測定は、ISO 14577 Part 1,2,3に準拠した測定法が採用される。該弾性率の測定機器として、例えば（株）東陽テクニカ製、型式：Nano Indenter G200を用いて、弾性率を測定することができる。
多孔質状金属層（Ｃ）の中心側（Ａ）の弾性率は、中心側（Ａ）の中心箇所と、中心側（Ａ）の中心点と中心側（Ａ）端部との中間点近傍を中心点回りにおける位相が９０度ずつ離間した４箇所との計５箇所の半導体素子との接合面の弾性率の測定値の平均値とする。
多孔質状金属層（Ｃ）の外周側部位（Ｂ）の弾性率は、多孔質状金属層（Ｃ）の中心点回りにおける位相が９０度ずつ離間した外周側部位（Ｂ）の４箇所における半導体素子との接合面の弾性率の測定値の平均値とする。
（ii）中心側（Ａ）と外周側部位（Ｂ）の弾性率
本発明の多孔質状金属層（Ｃ）において、外周側部位（Ｂ）の半導体素子との接合面の弾性率と、中心側（Ａ）の半導体素子との接合面の弾性率の比［（Ｂ）／（Ａ）］が０．７５〜０．９５であることが好ましい。
多孔質状金属層（Ｃ）における外周側部位（Ｂ）と中心側（Ａ）のそれぞれの弾性率の比［（Ｂ）／（Ａ）］が前記範囲の上限を超えると、外周側部位（Ｂ）における半導体素子
（Ｓ）、半導体素子と多孔質状金属層（Ｃ）間の接合界面、及び多孔質状金属層（Ｃ）と基板（又はリードフレーム）間の接合界面に発生する応力緩和効果が減少する傾向がある。一方、該弾性率の比が前記範囲の下限未満になると、外周側部位（Ｂ）における半導体素子、半導体素子と多孔質状金属層（Ｃ）間の接合界面、及び多孔質状金属層（Ｃ）と基板（又はリードフレーム）間の接合界面に発生する応力を緩和する効果はあるが、多孔質状金属層（Ｃ）の機械強度が低下し、多孔質状金属層（Ｃ）内で材料破壊が生じ易くなるおそれがある。
（ii―１）中心側（Ａ）の弾性率
中心側（Ａ）の弾性率は、４９．０〜７５．０ＧＰａであることが好ましい。
中心側（Ａ）の弾性率が前記７５．０ＧＰａ以下の場合、半導体素子、半導体素子と多孔質状金属層（Ｃ）間の接合界面、及び多孔質状金属層（Ｃ）と基板（又はリードフレーム）のパッド部間の接合界面に発生する応力集中を緩和する機能が効果的に発揮されるので好ましい。一方、中心側（Ａ）の弾性率が４９．０ＧＰａ以上の場合、多孔質状金属層（Ｃ）の必要な機械強度が確保されて、多孔質状金属層（Ｃ）内での材料破壊を抑制することができる。
（ii−２）外周側部位（Ｂ）の弾性率
外周側部位（Ｂ）の半導体素子との接合面の弾性率と、中心側（Ａ））の半導体素子との接合面の弾性率の比［（Ｂ）／（Ａ）］が上記０．７５〜０．９５であることにより、半導体素子、半導体素子と多孔質状金属層（Ｃ）間の接合界面、及び多孔質状金属層（Ｃ）と基板（又はリードフレーム）間の接合界面に発生する応力をより緩和し、接合寿命を向上することができる。
一般に空隙率の増大に伴って、弾性率は低下する傾向があるといわれている。しかし、本発明の多孔質状金属層（Ｃ）においては、（ａ）焼結に使用する金属微粒子分散材（Ｅ１）中の、金属微粒子（Ｍ）の粒子径、有機分散媒（Ｓ）の種類、金属微粒子（Ｍ）と有機分散媒（Ｓ）の配合割合、（ｂ）焼成条件、等によって形成される多孔質状金属層（Ｃ）の焼結している微粒子の見かけの平均粒子径、平均空孔径、単位体積当たりの空孔数等も異なってくる場合もあるので、空隙率と弾性率との間には必ずしも一定の関係にはなく、独立した物性になると考えられる。
（４）多孔質状金属層（Ｃ）の形成
該多孔質状金属層（Ｃ）は、後述するように、例えば、基板の金属層からなるパッド部上に、金属微粒子（Ｍ）と有機分散媒（Ｓ）とを含む金属微粒子分散材（Ｅ１）からなるペースト状物又は成形体をパターニング又は配置し、更にこれらのペースト状物又は成形体上に半導体素子を配置して多孔質状金属層前駆体（Ｆ）を形成した後、該多孔質状金属層前駆体（Ｆ）を加熱・焼結して形成される。
金属微粒子分散材（Ｅ１）は、後述する通り、比較的粘度の高い、例えば粘度が２００Ｐａ・ｓ以上の分散溶液、または成形体であることが好ましい。
（ｉ）金属微粒子（Ｍ）
多孔質状金属層（Ｃ）の形成に使用する金属微粒子（Ｍ）は、はんだペーストの場合と異なり、少なくとも１種以上の高純度金属微粒子をそのまま使用することができるので、接合強度と導電性に優れる接合体を得ることが可能になる。一般にはんだペーストの場合、実装対象である基板の銅パッド部分の酸化を取り除くためにフラックス（有機成分）を含有しており、更に金属材料に含まれる不純物として少量ではあるがＡｌ、Ｚｎ、Ｃｄ、Ａｓ等の金属が含まれることが多いが、本発明においては、これらの有機成分や不純物の影響を回避することができる。
多孔質状金属層（Ｃ）は、後述するように有機分散媒（Ｓ）中に分散された一次粒子の平均粒子径が１〜５００ｎｍの金属微粒子（Ｍ１）を焼結して形成することができ、また、有機分散媒（Ｓ）中に分散された該金属微粒子（Ｍ１）と一次粒子の平均粒子径が０．５〜５０μｍの金属微粒子（Ｍ２）の混合物を焼成して形成することもできる。
金属微粒子（Ｍ）は、導電性と熱伝導性の高い、焼結性を有する微粒子であり、導電性、加熱処理（焼結性）、市場における入手の容易性等から、例えば金、銀、銅，白金、パラジウム、タングステン、ニッケル、鉄、コバルト、タンタル、ビスマス、鉛、インジウム、錫、亜鉛、チタン、又はアルミニウムが挙げられるが、これらの中でも、銅、金、銀、ニッケル、及びコバルトが好ましく、更にこれらの中でも導電性、熱伝導性、加工性、マイグレーションの防止、コスト低減等の点から銅が特に好ましい。
金属微粒子（Ｍ）は、導電性と熱伝導性が高く、焼結性を有する微粒子であり、平均一次粒子径がナノサイズ（１μｍ以下の粒子をいう）の微粒子が好ましい。具体的には、平均一次粒子径が１〜５００ｎｍの金属微粒子（Ｍ１）が好ましい。金属微粒子（Ｍ１）の一次粒子の平均粒子径が１ｎｍ以上で焼成により均質な粒子径と空孔を有する多孔質体を形成することが可能になり、一方、５００ｎｍ以下で精密な導電パターンを形成することができる。
金属微粒子（Ｍ）として、平均一次粒子径が１〜５００ｎｍの金属微粒子（Ｍ１）に、更に平均一次粒子径が０．５〜５０μｍの金属微粒子（Ｍ２）を併用すると、金属微粒子（Ｍ２）間に金属微粒子（Ｍ１）が分散して安定に存在するので、金属微粒子（Ｍ１）の平均一次粒子径との粒子径の差が確保できて、加熱処理する際に金属微粒子（Ｍ１）の自由な移動を効果的に抑制することができ、前述の金属微粒子（Ｍ１）の分散性と安定性を向上させることができる。金属微粒子（Ｍ）中に金属微粒子（Ｍ２）を混合して使用する場合、金属微粒子（Ｍ）中の金属微粒子（Ｍ１）は８０〜９５体積％で、金属微粒子（Ｍ２）は２０〜５体積％（体積％の合計は１００体積％である）とすることが好ましい。金属微粒子（Ｍ２）としては、金属微粒子（Ｍ１）に記載したと同種の金属粒子を使用することが好ましい。
ここで、一次粒子の平均粒子径とは、二次粒子を構成する個々の金属微粒子の一次粒子の直径の意味である。該一次粒子径は、電子顕微鏡を用いて得られる画像から測定すること可能な測定値である。また、平均粒子径とは、電子顕微鏡を用いて観察可能な一次粒子の数平均粒子径を意味する。
（ii）有機分散媒（Ｓ）
有機分散媒（Ｓ）には、分子中に２以上のヒドロキシル基を有する１種又は２種以上のポリオールが含有されていることが好ましく、該ポリオールの融点は３０〜２８０℃であることがより好ましい。ポリオールは、金属微粒子分散材（Ｅ１）中で金属微粒子（Ｍ）を分散させ、かつ、加熱・焼結する際に脱水素化反応を受けて水素ラジカルを発生させて焼結を促進する作用を発揮する。
このようなポリオールとしては、エチレングリコール、ジエチレングリコール、１，２−プロパンジオール、１，３−プロパンジオール、１，２−ブタンジオール、１，３−ブタンジオール、１，４−ブタンジオール、２−ブテン−１，４−ジオール、２，３−ブタンジオール、ペンタンジオール、ヘキサンジオール、オクタンジオール、グリセロール、１，１，１−トリスヒドロキシメチルエタン、２−エチル−２−ヒドロキシメチル−１，３−プロパンジオール、１，２，６−ヘキサントリオール、１，２，３−ヘキサントリオール、１，２，４−ブタントリオール、トレイトール、エリトリトール、ペンタエリスリトール、ペンチトール、キシリトール、リビトール、アラビトール、ヘキシトール、マンニトール、ソルビトール、ズルシトール、グリセルアルデヒド、ジオキシアセトン、トレオース、エリトルロース、エリトロース、アラビノース、リボース、リブロース、キシロース、キシルロース、リキソース、グルコース、フルクトース、マンノース、イドース、ソルボース、グロース、タロース、タガトース、ガラクトース、アロース、アルトロース、ラクトース、キシロース、アラビノース、イソマルトース、グルコヘプトース、ヘプトース、マルトトリオース、ラクツロース、及びトレハロースから選択される１種又は２種以上が例示できる。
有機分散媒（Ｓ）の成分としては、上記ポリオール以外に、アルコール、アミド基を有する有機溶媒、エーテル系化合物、ケトン系化合物、アミン系化合物等を配合することができる。これらのポリオール以外の分散媒は有機分散媒（Ｓ）中で併せて３０体積％以下となるように配合されることが好ましい。
（iii）金属微粒子分散材（Ｅ１）中の成分濃度
金属微粒子分散材（Ｅ１）中の金属微粒子（Ｍ）の濃度は、７０〜９０質量％が好ましく、７５〜８５質量％であることがより好ましい。該範囲で、金属微粒子分散材（Ｅ１）の粘度を高く維持することが可能になり、外周側部位（Ｂ）の空隙率がその内側に位置する中心側（Ａ）の金属と比較して高い多孔質状金属層（Ｃ）が形成され易くなる。
金属微粒子（Ｍ）濃度が７０質量％未満では金属微粒子分散材（Ｅ１）の流動性が高く、塗布又は配置して多孔質状金属層前駆体（Ｆ）を形成するのに不都合を生ずる場合があり、一方、金属微粒子（Ｍ）濃度が９０質量％を超えると、多孔質状金属層（Ｃ）における空隙率が均一化される傾向が生ずる。
金属微粒子分散材（Ｅ１）は、金属微粒子（Ｍ）が分散している溶液、又は成形体であってもよい。
（iv）金属微粒子分散材（Ｅ１）の粘度
金属微粒子分散材（Ｅ１）の粘度は、ＪＩＳ Ｚ８８０３ （２０１１）に準じて、振動式粘度計で測定される粘度が２００Ｐａ・ｓ以上が好ましく、４００Ｐａ・ｓ以上がより好ましい。前記振動式粘度計としては、例えば、（株）セコニック製、振動式粘度計、型式：ＶＭ１００Ａを用いて測定することができる。金属微粒子分散材（Ｅ１）の粘度が２００Ｐａ・ｓ以上であると、焼成の際に半導体素子の上部側から加圧する場合、外周側部位（Ｂ）ではその形状を維持することができず流動して、空隙率がその内側に位置する中心側（Ａ）と比較して高い多孔質状金属層（Ｃ）を得ることが可能となり、そして外周側部位（Ｂ）の空隙率が、中心側（Ａ）の空隙率よりも高くなる多孔質状金属層（Ｃ）を形成することが可能になる。金属微粒子分散材（Ｅ１）の金属微粒子（Ｍ）と有機分散媒（Ｓ）の含有割合の調整により、その粘度を２００Ｐａ・ｓ以上とすることができる。
金属微粒子分散材（Ｅ１）の粘度が２００Ｐａ・ｓ未満であると、金属微粒子分散材（Ｅ１）が半導体素子の外周へ流れ出して接合層を形成することが困難になることから、金属微粒子分散材（Ｅ１）の予備乾燥を行って有機分散媒（Ｓ）の一部を蒸発させて、粘度を高くする必要が生ずる。しかし、前記予備乾燥を行うと、加圧下に焼成する際に、多孔質状金属層前駆体（Ｆ）の外周部位にも中心側と均一に加圧されるようになるため、焼結後の外周側部位の空隙率が中心側の空隙率より高くならず、中心側よりも外周側部位の弾性率低い多孔質状金属層を得ることが困難になる。
（ｖ）多孔質状金属層前駆体（Ｆ）
多孔質状金属層前駆体（Ｆ）は、金属微粒子分散材（Ｅ１）からなるペースト状物又は成形体を基板（又はリードフレーム）上に塗布（もしくはパターニング）又は配置後、更にこれらの該ペースト状物又は成形体上に半導体素子を配置して形成される。該多孔質状金属層前駆体（Ｆ）は、その後加熱・焼結して多孔質状金属層（Ｃ）が形成される。
（vi）多孔質状金属層（Ｃ）の形成
本発明の多孔質状金属層（Ｃ）は、基板（又はリードフレーム）上に上記多孔質状金属層前駆体（Ｆ）と半導体素子が配置された後、該半導体素子の上部側から加圧下に加熱・焼結して形成される。
（vii）多孔質状金属層内の少なくとも１部に耐熱性樹脂（Ｒ）の充填
本発明の多孔質状金属層（Ｃ）を形成する際に、金属微粒子（Ｍ）と有機分散媒（Ｓ）を含む金属微粒子分散材（Ｅ１）に更に、耐熱性樹脂（Ｒ）を配合することにより、半導体素子の上部側からの加圧下に焼成すると、該耐熱性樹脂（Ｒ）が有機分散媒（Ｓ）と共に外周側に押出されて、外周側部位（Ｂ）の空隙率がその内側に位置する中心側（Ａ）と比較して高い多孔質状金属層（Ｃ）が形成され易くなる。この場合、耐熱性樹脂（Ｒ）は多孔質状金属層（Ｃ）の外周側部位（Ｂ）の金属層内の少なくとも一部に、耐熱性樹脂（Ｒ）が充填された状態になる。
更に、耐熱性樹脂（Ｒ）が外周側に押出されると、多孔質状金属層（Ｃ）、及び／又は半導体素子の外周側面の少なくとも一部が耐熱性樹脂（Ｒ）からなる被覆層で覆われるようになり、半導体素子の側面から金属微粒子等が付着するのを防止して、特性のよい接続構造体を得ることが可能になる。
このような耐熱性樹脂（Ｒ）を形成する成分として、プレポリマー溶液、樹脂溶液等が挙げられる。プレポリマー溶液の成分としては、１分子中に２個以上のエポキシ基を有するエポキシ樹脂系、ポリイミドプレポリマー溶液等が挙げられる。また、樹脂溶液としては、シリコン樹脂、アミドイミド樹脂、マレイミド樹脂、ポリビニルピロリドン等の樹脂が挙げられる。上記耐熱性樹脂（Ｒ）は、荷重たわみ温度が１５０℃以上で、かつガラス転移温度（Ｔｇ）が１００℃以上であることが好ましい。
〔１−２〕接続構造体（Ｉ）の製造方法
本発明の第１の実施形態の接続構造体（Ｉ）は、基板等の金属層からなる基板（又はリードフレーム）上に、金属微粒子（Ｍ）と有機分散媒（Ｓ）を含む金属微粒子分散材（Ｅ１）からなるペースト状物又は成形体を塗布（もしくはパターニング）又は配置し、これらのペースト状物又は成形体上に半導体素子を配置して多孔質状金属層前駆体（Ｆ）を形成し、更に該多孔質状金属層前駆体（Ｆ）を加熱・焼結して多孔質状金属層（Ｃ）を形成すると共に、基板（又はリードフレーム）と半導体素子とが多孔質状金属層（Ｃ）を介して接合されることにより、形成される。
この場合、例えば、下記条件（ａ）〜（ｅ）を選択することが、外周側部位（Ｂ）の空隙率がその内側に位置する中心側（Ａ）の空隙率と比較して高い多孔質状金属層（Ｃ）を形成する上で好ましい。
（ａ）金属微粒子分散材（Ｅ１）には、平均一次粒子径１〜５００ｎｍの金属微粒子（Ｍ）と有機分散媒（Ｓ）が含まれていて、（ｂ）該金属微粒子分散材（Ｅ１）中の金属微粒子（Ｍ）の含有量を７０〜９０質量％とし、（ｃ）多孔質状金属層前駆体（Ｆ）の塗布面積を９〜２２５ｍｍ２とし、（ｄ）多孔質状金属層前駆体（Ｆ）を焼成する際に半導体素子の上部側から圧力４〜２０ＭＰａの加圧下に、（ｅ）５〜２０℃／分昇温速度で昇温後、一定温度で焼成する。
従来、金属粉末を圧縮成形して、密度が均一で、しかも高密度化する試みがなされている（石田恒雄著、「焼結材料工学」、森北出版株式会社、１９９７年３月２８日発行、６９頁）。また、液相焼結において、焼結体の微構造を均一にするためには、気孔径の大きさを均一にすることと粉末の充填を均一にすることは関係がある。気孔径が均一であると、液相が毛管力流動により小さい気孔へ流れることがなくなり、焼結が均一に進行することが知られている（RANDALL M. GERMAN著、守吉祐介他共訳、「液相焼結」、（株）内田老鶴圃、１９９２年６月２５日発行、２２６頁）。
一方、本発明の接続構造体（Ｉ）の製造において、上記焼成条件を選択して得られる多孔質状金属層（Ｃ）は、外周側部位（Ｂ）の空隙率がその内側に位置する中心側（Ａ）と比較して高くなるのに伴い、硬さと弾性率も低下するので、半導体素子、半導体素子と多孔質状金属層（Ｃ）間の接合界面、及び多孔質状金属層（Ｃ）と基板（又はリードフレーム）間の接合界面に発生する応力を緩和し、酸化も抑制され、接合寿命を向上することができ、放熱性と導電性を維持し接合信頼性を向上できる。
以下に本発明の第１の実施形態の接続構造体（Ｉ）を製造する方法の例を詳述する。
本発明の多孔質状金属層（Ｃ）の形成において、金属微粒子分散材（Ｅ１）からなるペースト状物又は成型体を基板（又はリードフレーム）上に塗布（若しくはパターニング）又は配置し、更にこれらのペースト状物又は成型体上に半導体素子を配置して多孔質状金属層前駆体（Ｆ）を形成した後に、加熱・焼結する際に、外周側部位（Ｂ）の空隙率がその内側に位置する中心側（Ａ）と比較して高い構造を形成するためには、下記（ａ）〜（ｃ）の条件を選択することが好ましい。
（ａ）基板（又はリードフレーム）上の多孔質状金属層前駆体（Ｆ）の塗布面積
基板（又はリードフレーム）上での多孔質状金属層前駆体（Ｆ）の塗布面積は、９〜２２５ｍｍ２とするのが好ましい。該塗布面積が前記９ｍｍ２以上で外周側部位（Ｂ）の空隙率がその内側に位置する中心側（Ａ）と比較して高い多孔質状金属層（Ｃ）を得ることが可能になり、一方、該塗布面積が２２５ｍｍ２以下で熱応力の影響が小さくなる結果、界面剥離・クラックが発生しにくくなる。
（ｂ）多孔質状金属層前駆体（Ｆ）を焼結する際に半導体素子上部側からの加圧条件
多孔質状金属層前駆体（Ｆ）を半導体素子の上側から圧力５〜２０ＭＰａの加圧下に、焼結することが好ましい。
加圧条件は５ＭＰａ以上で外周側部位（Ｂ）の空隙率がその内側に位置する中心側（Ａ）と比較して高い多孔質状金属層（Ｃ）を得ることが可能になり、一方、２０ＭＰａを超えると半導体素子を破損するおそれがある。
（ｃ）多孔質状金属層前駆体（Ｆ）の焼成条件
多孔質状金属層前駆体（Ｆ）は５〜２０℃／分昇温速度で昇温後、一定温度で焼成することが好ましい。該昇温速度を前記範囲とすることにより、外周側部位（Ｂ）の空隙率がその内側に位置する中心側（Ａ）と比較して高い多孔質状金属層（Ｃ）が形成され易くなる。該昇温速度が前記２０℃／分を超えると多孔質状金属層前駆体（Ｆ）が突沸しボイドが形成されるおそれがあり、前記５℃／分未満では生産性が低下する場合がある。
多孔質状金属層（Ｃ）において、外周側部位（Ｂ）の空隙率がその内側に位置する中心側（Ａ）の空隙率と比較して高い構造が形成されるメカニズムは正確には把握されていないが、焼結の際に蒸発又は分解ガス化した有機分散媒（Ｓ）が気体状物として、中心部近傍よりは外周部近傍が相対的に多く通り抜けるために形成されると考えられる。また、金属微粒子分散材（Ｅ１）中に耐熱性樹脂（Ｒ）が含有されていると、焼結の際に半導体素子上部側から多孔質状金属層前駆体（Ｆ）が加圧されると、該樹脂は外周部近傍に押出される現象が生じるので外周側部位（Ｂ）の空隙率がその内側に位置する中心側（Ａ）と比較して高い構造が形成される易くなると推定される。
〔２〕半導体装置（Ｉ）（第２の実施形態）
第２の実施形態の半導体装置（Ｉ）は、前記第１の実施形態の接続構造体（Ｉ）を有することを特徴とする半導体装置である。
半導体装置は、一般に半導体素子（チップ）と外線回路とを電気的に接続した装置で、プリント配線板に実装される方法では、挿入実装型、表面実装型等があり、また、外部端子の配列による分類では、外部端子が積層構造体本体の周辺に配列されているペリフェラル型、外部端子が積層構造体本体の面に配列されているエリアアレイ型等があるが、第１の実施形態の接続構造体（Ｉ）を有する半導体装置であれば、これらの種類に特に限定されることなく、第２の実施形態の半導体装置（Ｉ）に含まれる。
〔３〕接続構造体（第３の実施形態）
以下に第３の実施形態の〔３−１〕接続構造体（II）、及び〔３−２〕該接続構造体（II）の製造方法について記載する。
〔３−１〕接続構造体（II）（第３の実施形態）
本発明の第３の実施形態の接続構造体（II）は、半導体素子の裏面電極と、基板又はリードフレームとを接続するための接続構造体（II）であって、少なくとも半導体素子の裏面電極に緻密銅層（Ｄ１）、及び多孔質状銅層（Ｄ２）がこの順に接するように設けられていて、
緻密銅層（Ｄ１）の空隙率が１％以下であり、多孔質状銅層（Ｄ２）の空隙率が２〜１５％である、ことを特徴とする。
第３の実施形態に係る接続構造体（II）２０は、図５に示すように、半導体素子２２の裏面電極２３と基板２４のパッド２５とを、裏面電極２３に接するように空隙率が１％以下の緻密銅層（Ｄ１）２７、及び該緻密銅層（Ｄ１）に接するように、内部に多数の空孔を有し、空隙率が２〜１５％の多孔質状銅層（Ｄ２）２６が設けられている接続構造体である。
半導体素子２０の裏面電極２３は、例えば、ＮｉまたはＮｉ合金によりめっきされたＮｉ層を含み、緻密銅層（Ｄ１）２７は、Ｎｉ層に接するように形成されている。
第３の実施形態の接続構造体（II）は、半導体素子２２と、基板２４とを接続した接続構造体であるが、基板２４に替えてリードフレームと半導体素子２２とを接続した接続構造体であってもよい。また、接続構造体（II）は、半導体素子２２と他の半導体素子とを接続した、いわゆるチップオンチップ（chip on chip）構造にも適用することもできる。
なお、第３の実施形態では、多孔質状銅層（Ｄ２）２６は銅から形成されているが、銅合金から形成されるようにしてもよい。この場合、銅合金中の銅の含有量は６０質量％以上とすることが好ましい。
以下、第３の実施形態に係る接続構造体（II）について説明する。
（１）緻密銅層（Ｄ１）
緻密銅層（Ｄ１）２７は、半導体素子２２の裏面電極２３に接するように設けられ、空隙率が１％以下の銅層からなる。緻密銅層（Ｄ１）を設けることにより、半導体素子２２や接合界面に発生する局所的な応力集中を緩和することができ、長期信頼性が向上する。
緻密銅層（Ｄ１）の厚みは、０．１〜１０μｍであることが好ましい。緻密銅層（Ｄ１）の厚みが０．１μｍ以上であると、貫通するピンポールの発生を防止でき、局所的な応力集中を緩和する効果がより高くなる、一方、１０μｍ以下で、多孔質状銅層（Ｄ２）の空孔による全体にかかる応力の吸収効果がより効果的に発揮される。
（２）多孔質状銅層（Ｄ２）
多孔質状銅層（Ｄ２）は、内部に多数の空孔を有する銅層からなる。金属材料として銅を用いることにより、銀とは異なり、他の部材との密着性をより高めることができる。また、多孔質状金属層に銀を用いた場合よりも、より低い空隙率においても半導体素子の破壊を防止できるので、空隙率を低くすることができ、かつ破断強度や高温での伸びを増加させることができる。
ここで空孔は、多孔質状銅層（Ｄ２）中に形成された銅が存在しない部分であり、空孔の少なくとも一部に耐熱性樹脂（Ｒ）が充填されていてもよい。なわち、耐熱性樹脂（Ｒ）が完全に充填されている空孔も有り、全く充填されていない空孔も存在していてもよい。空孔の大きさは、平均最大幅が１０〜１０００ｎｍであることが好ましい。
前記平均最大幅の下限が、１０ｎｍ未満であると、多孔質状銅層（Ｄ２）を構成する銅材料が熱により膨張するとき、半導体素子、裏面電極、及び基板の線膨張率差に起因する応力が生じたときに、その応力を効率的に吸収できなくなる場合がある。一方、前記平均最大幅の上限が１０００ｎｍを超えると、導電率が低下する場合がある。空孔の平均最大幅は、以下のようにして求めることができる。多孔質状銅層（Ｄ２）の切断面中心から５００μｍ以内を走査型電子顕微鏡（ＳＥＭ）を用いて走査して画像を作成し、該画像の暗く見える空孔部分をｎ＝２０個抽出し、１空孔の最大空孔幅を測定し、ｎ＝２０の最大空孔幅の平均値を「平均最大幅」とする。
多孔質状銅層（Ｄ２）は、空隙率が２〜１５％である。ここでいう空隙率は、本発明において、多孔質状金属層（Ｃ）の空隙率の測定は、多孔質状金属層の垂直方向の切断面を走査型電子顕微鏡（ＳＥＭ（scanning electron microscope）、（株）日立製作所製のＳＥＭＥＤＸ ＴｙｐｅＮ））を用いて、観察時の加速電圧は２０．０ｋＶ、観察時の倍率は５０００倍、動作距離（ＷＤ）は１２．１ｍｍ、ＳＥＭ像の種類は２次電子像で画像を作成し、該画像処理により行うことができる。画像処理ソフト（ＷｉｎＲＯＯＦ 三谷商事（株）製）を用いて画像処理を行い、得られたＳＥＭ画像の縦１０μｍ×横２０μｍを処理範囲とする。２値処理は、２つのしきい値による２値化により実施する。このとき、２つの濃度（明るさ）しきい値を、しきい値：０（最小）、１００（最大）とした。測定項目は、面積率を選択した。なお、面積率は金属微粒子（Ｍ）に由来する多孔質状金属部分が含まれない部位が空隙率（％）となる。
前記空隙率が１５％を超えると、接合界面での金属結合している表面積が低下するため、多孔質状銅層（Ｄ２）の破断応力や高温での伸びが低下し、シェア試験において、接合界面における接合強度が低下するおそれがある。また、前記空隙率が２％未満であると、部材間の温度変化による線膨張率差によって半導体素子に加わる応力が緩和されないため、ＴＣＴ（サーマルサイクルテスト）において、半導体素子に割れが生じるおそれがある。
多孔質状銅層（Ｄ２）は、銅微粒子を焼成して形成されることが好ましい。また、多孔質状銅層（Ｄ２）には、その空孔に、第１の実施形態に記載したと同様のポリアミド、エポキシ樹脂、ポリイミド、ポリビニルピロリドン等の耐熱性樹脂（Ｒ）を含有させることができる。
銅微粒子の平均粒径（一次粒子の平均粒子径）は、１〜５００ｎｍであることが好ましい。銅微粒子の一次粒子の平均粒子径を１ｎｍ以上とすることにより、焼結後に均質な粒子径と空孔を有する多孔質状銅層（Ｄ２）を形成することが可能になる。また、銅微粒子の一次粒子の平均粒子径を５００ｎｍ以下とすることで、局所的に応力が緩和されない箇所が発生するのを防止することができる。
ここで、一次粒子の平均粒子径とは、二次粒子を構成する個々の銅微粒子である一次粒子の直径の平均の意味である。該一次粒子径は、電子顕微鏡を用いて測定することができる。また、平均粒子径とは、一次粒子の数平均粒子径を意味する。一次粒子の平均粒子径が、１〜５００ｎｍの銅微粒子を全体の７０質量％以上含有していることが好ましく、８０質量％以上含有していることがより好まし。該銅微粒子以外に、一次粒子の粒子径が０．５〜５０μｍの金属微粒子を含有させることができる。
多孔質状銅層（Ｄ２）が銅微粒子を焼結して形成されることにより、空孔が銅微粒子間の隙間に形成される。
多孔質状銅層（Ｄ２）の厚さは、５〜３００μｍであることが好ましい。高温環境下では、半導体素子と、基板又はリードフレームの線膨張係数の差が大きくなり、半導体素子、緻密金属層、又は基板の破損が発生する場合があるので、多孔質状銅層（Ｄ２）を設けることにより、上述の線膨張の差を緩和して、このような破損を防止することが可能になる。この線膨張差の緩和が可能な範囲にて、多孔質状銅層（Ｄ２）の厚みを大きくすることが望ましい。
（３）半導体素子、及び基板又はリードフレーム
第３の実施形態に係る半導体素子、半導体素子の接合面に設けられる裏面電極、及び基板又はリードフレームは、第１の実施形態に記載した内容と同様である。
〔３−２〕接続構造体（II）（第３の実施形態）を製造する方法
第３の実施形態に係る接続構造体（II）の製造方法を例示する。尚、本発明の第３の実施形態は下記の例示方法に何ら限定されない。
まず、半導体素子２２の裏面電極２３であるＮｉ層等の上に、緻密銅層（Ｄ１）７を形成する。
緻密銅層（Ｄ１）は、例えば上記Ｎｉ層等の上に銅をめっきすることにより形成することができる。次に、基板２４のパッド２５上に、多孔質状銅層（Ｄ２）６の材料である銅微粒子が分散媒に分散された銅微粒子分散材（Ｅ２）を塗布、パターニング等を行う。
分散媒としては、第１の実施形態に記載した有機分散媒（Ｓ）を使用することができる。
次に、基板又はリードフレーム上に供給した銅微粒子分散材（Ｅ２）の上に、半導体素子上に形成した緻密銅層（Ｄ１）を載置する。この状態で、銅微粒子分散材（Ｅ２）に含まれる銅微粒子を焼結させる。このとき、銅微粒子の粒子同士が焼結することで多孔質状銅層（Ｄ２）が形成されるとともに、銅微粒子と緻密銅層（Ｄ１）、銅微粒子と基板等におけるパッドも結合される。
銅微粒子の焼結は、還元性ガス雰囲気、不活性ガス雰囲気、又は真空中で行うことが望ましい。還元性ガス雰囲気とは水素ガス等の還元性ガスの雰囲気、不活性ガス雰囲気とは窒素などのイナートガスの雰囲気である。このような雰囲気で焼成を行うことで、緻密銅層（Ｄ１）と多孔質状銅層（Ｄ２）の酸化を防止することができ、更に、銅微粒子表面の酸化層の形成を抑制して、銅微粒子の焼結性を向上させることが可能になる。また、銅微粒子分散材（Ｅ２）に配合する分散媒の配合量、その性質によって、焼結は加圧下で行うことが望ましい場合がある。
熱処理のみでは、多孔質状銅層（Ｄ２）の著しい体積変化により、被接続体と接続面積が確保できず結合しない場合があるが、このような場合には、加圧することにより、空隙率を低くして、被接続体との接続面積を増加させて、所望の接合強度を得ることができる。
〔４〕半導体装置（II）（第４の実施形態）
第４の実施形態の半導体装置（II）は、前記第３の実施形態の接続構造体（II）を有することを特徴とする半導体装置である。
半導体装置は、一般に半導体素子（チップ）と外線回路とを電気的に接続した装置で、プリント配線板に実装される方法では、挿入実装型、表面実装型等があり、また、外部端子の配列による分類では、外部端子が積層構造体本体の周辺に配列されているペリフェラル型、外部端子が積層構造体本体の面に配列されているエリアアレイ型等があるが、第３の実施形態の接続構造体（II）を有する半導体装置であれば、これらの種類に特に限定されることなく、第４の実施形態の半導体装置（II）に含まれる。
実施例により本発明の〔１〕第１の実施形態の接続構造体、及び〔２〕第３の実施形態の接続構造体をより具体的に説明する。尚、本発明はこれらの実施例に限定されない。
先ず、本発明の第１の実施態様の実施例、比較例について説明する。
〔１〕本発明の第１の実施態様の実施例１〜６、比較例１〜１５
本実施例、比較例で使用した（１）原材料、（２）焼結装置、及び（３）評価方法を以下に記載する。
（１）原材料
（ｉ）基板
基板として、ＤＢＣ基板（Ｃｕ／アルミナ／Ｃｕ）を使用した。該ＤＢＣ基板において、Ｃｕ板の厚み：０．１ｍｍ／セラミック板の厚み：０．６３５ｍｍ／Ｃｕ板の厚み：０．１ｍｍである。
（ii）金属微粒子分散溶液
（ii−１）金属微粒子分散溶液（１）
平均一次粒子径２０ｎｍの銅微粒子がジエチレングリコール中に８０質量％の濃度で分散している銅微粒子分散溶液（１）を使用した。尚、該銅微粒子分散溶液（１）には、高分子分散剤としてポリビニルピロリドンが２質量％配合されている。
（ii−２）金属微粒子分散溶液（２）
平均一次粒子径２０ｎｍの銅微粒子がジエチレングリコール中に６０質量％の濃度で分散している銅微粒子分散溶液（２）を使用した。尚、該銅微粒子分散溶液（２）には、高分子分散剤としてポリビニルピロリドンが２質量％配合されている。
（ii−３）金属微粒子分散溶液（３）
平均一次粒子径２０ｎｍの銀微粒子がオクタンジオール中に９０質量％の濃度で分散している銀微粒子分散溶液（３）を使用した。尚、該銅微粒子分散溶液（３）には、高分子分散剤としてポリエチレングリコールが２質量％配合されている。
（iii）半導体素子
（iii−１）半導体素子（１）
半導体素子（１）のサイズは７ｍｍ×７ｍｍで厚みは２３０μｍで、その接合面はＴｉ―Ｎｉ−Ａｕ合金でメタライズされている。半導体素子（１）は、空隙率の測定と温度サイクル試験用のサンプルを作製する際に使用した。
（iii−２）半導体素子（２）
半導体素子（２）は半導体素子（１）と同じサイズであり、多孔質状金属層の弾性率測定用に、多孔質状金属層前駆体を焼結後に半導体素子と多孔質金属層間の接合面が剥離し易いようにするために、上記メタライズはされていない半導体素子である。
（２）焼結装置
図４に示す焼結装置を用いて多孔質状金属層前駆体を以下の操作により焼結して多孔質状金属層を形成した。
図４（ａ）に示す、レイアップ用のプレス板１２を用意して、ワーク１１をそのプレス板１２上にレイアップし、真空プレス機１３の下熱盤１４上にセットする。その後、図４（ｂ）に示すように、チャンバー１５を閉じてチャンバー１５内を真空状態にする。そして、図４（ｃ）に示すように、加圧シリンダー１６により圧力を加えた状態で、ワーク１１を上熱盤１７と下熱盤１４とで挟持して、加熱する。上記加熱、焼成により、多孔質状金属層前駆体が焼結されて多孔質状金属層が形成される。
（３）評価方法
（ｉ）空隙率の測定
（ｉ−１）空隙率の測定方法
本発明において、多孔質状金属層（Ｃ）の空隙率の測定は、多孔質状金属層の垂直方向の切断面を走査型電子顕微鏡（ＳＥＭ（scanning electron microscope）、（株）日立製作所製のＳＥＭＥＤＸ ＴｙｐｅＮ））を用いて、観察時の加速電圧は２０．０ｋＶ、観察時の倍率は５０００倍、動作距離（ＷＤ）は１２．１ｍｍ、ＳＥＭ像の種類は２次電子像で画像を作成し、該画像処理により行うことができる。画像処理ソフト（ＷｉｎＲＯＯＦ 三谷商事（株）製）を用いて画像処理を行い、得られたＳＥＭ画像の縦１０μｍ×横２０μｍを処理範囲とする。２値処理は、２つのしきい値による２値化により実施した。このとき、２つの濃度（明るさ）しきい値を、しきい値：０（最小）、１００（最大）とした。測定項目は、面積率を選択した。なお、面積率は金属微粒子（Ｍ）に由来する多孔質状金属部分が含まれない部位が空隙率（％）となる。本発明において、上記中心側（Ａ）の空隙率の測定は、多孔質状金属層（Ｃ）の中心側（Ａ）の中心点近傍を測定している。
（i−２）空隙率の測定箇所
後述する多孔質状金属層（１１〜６１、Ｃ１−１〜１５）の厚み方向の垂直方向の切断面において、該多孔質状金属層の側面側から内側に向かって該多孔質状金属層の厚みに相当する距離の位置に形成される断面部より外方領域の外周側部位（ｂ）を除いた中心側（ａ）の空隙率は、前記多孔質状金属層の水平方向の切断面中心側（ａ）の厚み方向中間部を測定した。外周側部位（ｂ）の空隙率は、前記多孔質状金属層の水平方向の切断面において、外周側部位（ｂ）の厚み方向中間部を測定した。
（ii）弾性率の測定
（ii−１）弾性率の測定方法
弾性率の測定は、ISO 14577 Part 1,2,3に準拠した、押し込みヘッドを用いた連続剛性試験法（ＣＳＭ）による多孔質状金属層の弾性率を測定した。測定装置として、（株）東陽テクニカ製、Nano Indenter G200を用いた。
（ii−２）弾性率の測定箇所
中心側（ａ）の弾性率は、後述する多孔質状金属層（１２〜６２、Ｃ２−１〜１５）に接合している半導体素子（２）を剥離、除去した後に、該多孔質状金属層の中心側（ａ）の中心箇所と、中心側（ａ）の中心点と中心側（ａ）端部との中間点近傍を中心点回りにおける位相が９０度ずつ離間した４箇所との計５箇所の半導体素子（２）と接合していた面の弾性率のそれぞれの測定値の平均値とした。
外周側部位（ｂ）の弾性率は、前記多孔質状金属層に接合している半導体素子（２）を剥離、除去した後に、該多孔質状金属層の中心点回りにおける位相が９０度ずつ離間した外周側部位（ｂ）の４箇所における半導体素子（２）と接合していた面の弾性率のそれぞれの測定値の平均値とした。
（iii）温度サイクル試験（ＴＣＴ(Temperature Cycling test））
半導体素子（１）が前記多孔質状金属層を介してＤＢＣ基板の銅板にそれぞれ接合したサンプルを１０個、温度サイクル試験（＋１７５℃で３０分間保持と、その後−５５℃で３０分間保持を１サイクルとして、温度変化に対する耐性を評価するするサイクル試験）へ投入し、超音波探傷により、剥離面積が２０％以上になるサイクル数を観察した。尚、超音波探傷による剥離面積の観察には、基板のパッド部と多孔質状金属層間の面積、及び多孔質状金属層と半導体素子間の面積の双方が含まれる。信頼性の評価基準は下記の通りである。
Ａ：ＴＣＴ３０００サイクル以上
Ｂ：ＴＣＴ１０００サイクル以上、３０００サイクル未満
Ｃ：ＴＣＴ７００以上、１０００サイクル未満
Ｄ：ＴＣＴ７００サイクル未満
［実施例１］
（１）多孔質状金属層前駆体（１）、（２）の形成
ＤＢＣ基板の銅板上に、１０ｍｍ×１０ｍｍで厚み３５０μｍの金属微粒子分散溶液（１）からなる成形体をそれぞれ配置し、更に該成形体上に半導体素子（１）を配置して、空隙率測定用（１個）と、温度サイクル試験用（１０個）の計１１個の多孔質状金属層前駆体（１）を形成した。
また、ＤＢＣ基板の銅板上に、１０ｍｍ×１０ｍｍで厚み３５０μｍの金属微粒子分散溶液（１）からなる成形体を配置し、更に該成形体上に半導体素子（２）を配置して、弾性率測定用の多孔質状金属層前駆体（２）を形成した。
（２）多孔質状金属層（１１）、（１２）の形成
前記多孔質状金属層前駆体（１）に半導体素子（１）がそれぞれ配置され、前記多孔質状金属層前駆体（２）に半導体素子（２）が配置されたＤＢＣ基板をそれぞれ図４に示す焼結装置を使用し、以下に記載する通りに多孔質状金属層前駆体の加熱・焼結を行った。
前記半導体素子（１）、（２）上にそれぞれ厚み３０μｍの離型材（ＰＴＦＥシート）を３枚重ねて、減圧雰囲気下（真空圧力１ｋＰａ）で、上熱盤で半導体素子の上側から圧力５．０ＭＰａで加圧しながら、同時に１０℃／分の昇温速度で加熱を開始し、３００℃まで昇温後、該温度で２０分間保持した。その後、冷却して除荷した。
上記焼結により、半導体素子（１）、（２）をそれぞれ配置した多孔質状金属層前駆体（１）、（２）から多孔質状金属層（１１）、（１２）を形成すると共に、半導体素子（１）、（２）をこれらの多孔質状金属層を介してＤＢＣ基板の銅板にそれぞれ接合した。
尚、空隙率測定用に使用した多孔質状金属層（１１）の厚みは２０３μｍであった。
上記多孔質状金属層（１１）、（１２）について、下記の評価を行った。
（３）評価
（ｉ）空隙率の測定
（ｉ−１）中心側（ａ）と外周側部位（ｂ）の空隙率の測定
多孔質状金属層（１１）の厚みの約１／２の位置を垂直方向に切断して、前記の通り、中心側（ａ）の５点と、外周側部位（ｂ）の４点の測定を行った。
測定値の平均値を表１に示す。
（i−２）多孔質状金属層（１１）の側面から内側に向かう８箇所の空隙率の測定
前記多孔質状金属層（１１）の切断面において、側面側から内側に向かって５０μｍの間隔で３５０μｍまでと、側面から３４００μｍ、３５００μｍの位置の空隙率の測定を行った。結果を表２に、表２の結果を図３にプロットした。表２、及び図３に示す通り、外周側部位（ｂ）においては、多孔質状金属層（１１）の側面からほぼ厚みに相当位置まで空隙率が高くなっていることが確認され、中心側（ａ）の空隙率はほぼ一定値になっていることが確認された。
（ii）弾性率の測定
前記焼結して得られた多孔質状金属層（１２）を半導体素子（２）から剥離して、多孔質状金属層（１２）表面側から外周側部位（ｂ）と、中心側（ａ）の弾性率を測定した。結果を表１に示す。
（iii）温度サイクル試験（ＴＣＴ）
ＤＢＣ基板の銅板上に多孔質状金属層（１１）が形成された、１０個のサンプルについて、温度サイクル試験を行った。
上記（ｉ）〜（iii）の結果を表１にまとめて示す。
［実施例２］
（１）多孔質状金属層前駆体（１）、（２）の形成と、多孔質状金属層（２１）、（２２）の形成
半導体素子（１）、（２）をそれぞれ使用し、多孔質状金属層前駆体（１）、（２）を加熱・焼結する際に、これらの半導体素子上側から圧力７．５ＭＰａで加圧した以外は実施例１に記載したと同様の加熱・焼成条件で焼結して、半導体素子（１）、（２）をそれぞれ多孔質状金属層（２１）、（２２）を介してＤＢＣ基板の銅板に接合した。
該多孔質状金属層（２１）、（２２）について、下記の評価を行った。
（２）評価
（ｉ）中心側（ａ）と外周側部位（ｂ）の空隙率の測定
実施例１に記載したと同様に、多孔質状金属層（２１）について中心側（ａ）と外周側部位（ｂ）の空隙率の測定を行った。
（ii）中心側（ａ）と外周側部位（ｂ）の弾性率の測定
実施例１に記載したと同様に、多孔質状金属層（２２）について、中心側（ａ）と外周側部位（ｂ）の弾性率の測定を行った。
（iii）温度サイクル試験（ＴＣＴ）
実施例１に記載したと同様に、ＤＢＣ基板の銅板上に多孔質状金属層（２１）が形成された、１０個のサンプルについて温度サイクル試験を行った。
上記（ｉ）〜（iii）の結果を表１にまとめて示す。
［実施例３］
（１）多孔質状金属層前駆体（１）、（２）の形成
実施例１に記載したと同様に、ＤＢＣ基板の銅板上に、金属微粒子分散溶液（１）からなる成型体をそれぞれ配置し、更に該成型体上に半導体素子（１）、（２）をそれぞれ配置して、１１個の多孔質状金属層前駆体（１）と、１個の多孔質状金属層前駆体（２）をそれぞれ形成した。
（２）多孔質状金属層（３１）、（３２）の形成
半導体素子（１）と、半導体素子（２）をそれぞれ使用し、多孔質状金属層前駆体（１）、（２）を加熱・焼結する際に、これらの半導体素子の上側から圧力１０．０ＭＰａで加圧した以外は実施例１に記載したと同様の加熱・焼成条件で焼結して、多孔質状金属層前駆体（１）、（２）から多孔質状金属層（３１）、（３２）を形成すると共に、半導体素子（１）、（２）をこれらの多孔質状金属層を介してＤＢＣ基板の銅板にそれぞれ接合した。尚、空隙率測定用に使用した多孔質状金属層（３１）の厚みは１５１μｍであった。
該多孔質状金属層（３１）、（３２）について、下記の評価を行った。
（３）評価
上記実施例３で得られた多孔質状金属層（３１）の厚みの約１／２の位置を垂直方向に切断した中心部断面、外周側断面を走査電子顕微鏡（ＳＥＭ）で得られた画像を撮影して画像処理した写真を図１、２にそれぞれ示す。倍率は、図１、２共に３０００倍である。
（ｉ）空隙率の測定
（ｉ−１）中心側（ａ）と外周側部位（ｂ）の空隙率の測定
実施例１に記載したと同様に、多孔質状金属層（３１）について中心側（ａ）と外周側部位（ｂ）の空隙率の測定を行った。
（i−２）多孔質状金属層（３１）の側面から内側に向かう８箇所の空隙率の測定
実施例１に記載したと同様に、多孔質状金属層（３１）の側面から内側に向かって５０μｍの間隔で３５０μｍまでと、側面から３４００μｍ、３５００μｍの位置の空隙率の測定を行った。結果を表２に、表２の結果を図３にプロットした。表２、及び図３に示す通り、外周側部位（ｂ）においては、多孔質状金属層（３１）の切断面において、側面側からほぼ厚みに相当位置まで空隙率が高くなっていることが確認され、中心側（ａ）の空隙率はほぼ一定値になっていることが確認された。
（ii）中心側（ａ）と外周側部位（ｂ）の弾性率の測定
実施例１に記載したと同様に、多孔質状金属層（３２）について、中心側（ａ）と外周側部位（ｂ）の弾性率の測定を行った。
（iii）温度サイクル試験（ＴＣＴ）
実施例１に記載したと同様に、ＤＢＣ基板の銅板上に多孔質状金属層（３１）が形成された、１０個のサンプルについて温度サイクル試験を行った。
上記（ｉ）〜（iii）の結果を表１にまとめて示す。
［実施例４］
（１）多孔質状金属層前駆体（１）、（２）の形成と、多孔質状金属層（４１）、（４２）の形成
半導体素子（１）、（２）をそれぞれ使用し、多孔質状金属層前駆体（１）、（２）を加熱・焼結する際に、これらの半導体素子上側から圧力１２．５ＭＰａで加圧した以外は実施例１に記載したと同様の加熱・焼成条件で焼結して、半導体素子（１）、（２）をそれぞれ多孔質状金属層（４１）、（４２）を介してＤＢＣ基板の銅板に接合した。
該多孔質状金属層（４１）、（４２）について、下記の評価を行った。
（２）評価
（ｉ）中心側（ａ）と外周側部位（ｂ）の空隙率の測定
実施例１に記載したと同様に、多孔質状金属層（４１）について中心側（ａ）と外周側部位（ｂ）の空隙率の測定を行った。
（ii）中心側（ａ）と外周側部位（ｂ）の弾性率の測定
実施例１に記載したと同様に、多孔質状金属層（４２）について、中心側（ａ）と外周側部位（ｂ）の弾性率の測定を行った。
（iii）温度サイクル試験（ＴＣＴ）
実施例１に記載したと同様に、ＤＢＣ基板の銅板上に多孔質状金属層（４１）が形成された、１０個のサンプルについて温度サイクル試験を行った。
上記（ｉ）〜（iii）の結果を表１にまとめて示す。
［実施例５］
（１）多孔質状金属層前駆体（１）、（２）の形成
実施例１に記載したと同様に、ＤＢＣ基板の銅板上に、金属微粒子分散溶液（１）からなる成型体をそれぞれ配置し、更に該成型体上に半導体素子（１）、（２）をそれぞれ配置して、１１個の多孔質状金属層前駆体（１）と、１個の多孔質状金属層前駆体（２）をそれぞれ形成した。
（２）多孔質状金属層（５１）、（５２）の形成
加熱炉内で多孔質状金属層前駆体（１）、（２）を加熱・焼結する際に、これらの半導体素子上側から圧力１３．０ＭＰａで加圧した以外は実施例１に記載したと同様の加熱・焼成条件で焼結して、多孔質状金属層（５１）、（５２）を形成すると共に、半導体素子（１）、（２）をこれらの多孔質状金属層を介してＤＢＣ基板上の銅板にそれぞれ接合した。
尚、空隙率測定用に使用した多孔質状金属層（５１）の厚みは１０２μｍであった。
該多孔質状金属層（５１）、（５２）について、下記の評価を行った。
（３）評価
（ｉ）空隙率の測定
（ｉ−１）中心側（ａ）と外周側部位（ｂ）の空隙率の測定
実施例１に記載したと同様に、多孔質状金属層（５１）について中心側（ａ）と外周側部位（ｂ）の空隙率の測定を行った。
（ｉ―２）多孔質状金属層（３１）の側面から内側に向かう８箇所の空隙率の測定
実施例１に記載したと同様に、多孔質状金属層（５１）の側面から内側に向かって５０μｍの間隔で３５０μｍまでと、側面から３４００μｍ、３５００μｍの位置の空隙率の測定を行った。結果を表２に、表２の結果を図３にプロットした。表２、及び図３に示す通り、外周側部位（ｂ）においては、多孔質状金属層（５１）の側面からほぼ厚みに相当位置まで空隙率が高くなっていることが確認され、中心側（ａ）の空隙率はほぼ一定値になっていることが確認された。
（ii）中心側（ａ）と外周側部位（ｂ）の弾性率の測定
実施例１に記載したと同様に、多孔質状金属層（５２）について、中心側（ａ）と外周側部位（ｂ）の弾性率の測定を行った。
（iii）温度サイクル試験（ＴＣＴ）
実施例１に記載したと同様に、ＤＢＣ基板の銅板上に多孔質状金属層（５１）が形成された、１０個のサンプルについて温度サイクル試験を行った。
上記（ｉ）〜（iii）の結果を表１にまとめて示す。
［実施例６］
（１）多孔質状金属層前駆体（Ｅ１）、（Ｅ２）の形成と、多孔質状金属層（６１）、（６２）の形成
実施例６において、ＤＢＣ基板の銅板上に開口径が１０ｍｍ×１０ｍｍで３５０μｍ厚のメタルマスクとスキージを使用して、金属微粒子分散溶液（３）を印刷して、空隙率測定用（１個）、温度サイクル試験用（１０個）、弾性率測定用（１個）の計１２個のサンプルを作製した。
その後、前記１１個のサンプルの印刷部上に半導体素子（１）をそれぞれ配置して、多孔質状金属層前駆体（Ｅ１）を得た。
一方、前記１個のサンプルの印刷部上に半導体素子（２）を配置して、多孔質状金属層前駆体（Ｅ２）を得た。
これらの前駆体（Ｅ１）、（Ｅ２）がそれぞれ形成されたＤＢＣ基板を真空プレス機の下熱盤上に配置して、半導体素子（１）、（２）上に実施例１に記載したと同様に離型材（ＰＴＦＥシート）を配置し、大気雰囲気下で、上熱盤で半導体素子（１）、（２）の上側からそれぞれ表１に示す圧力で加圧しながら、１０℃／分の昇温速度で加熱を開始し、３５０℃まで昇温後、該温度で５分間保持した。その後、冷却して除荷し、多孔質状金属層（６１）、（６２）を得た。
（２）評価
（ｉ）中心側（ａ）と外周側部位（ｂ）の空隙率の測定
実施例１に記載したと同様に、多孔質状金属層（６１）について中心側（ａ）と外周側部位（ｂ）の空隙率の測定を行った。
（ii）中心側（ａ）と外周側部位（ｂ）の弾性率の測定
実施例１に記載したと同様に、多孔質状金属層（６２）について、中心側（ａ）と外周側部位（ｂ）の弾性率の測定を行った。
（iii）温度サイクル試験（ＴＣＴ）
実施例１に記載したと同様に、ＤＢＣ基板の銅板上に多孔質状金属層（６１）が形成された、１０個のサンプルについて温度サイクル試験を行った。
上記（ｉ）〜（iii）の結果を表１にまとめて示す。
Figure 0005718536
Figure 0005718536
［比較例１〜５］
（１）多孔質状金属層前駆体（１）、（２）の形成と、多孔質状金属層（Ｃ１−１〜５）、（Ｃ２−１〜５）の形成
比較例１〜５において、半導体素子（１）、（２）をそれぞれ使用して、実施例１に記載したと同様に多孔質状金属層前駆体（１）、（２）を形成し、加熱・焼結する際に、これらの半導体素子上側から表３に示す通りに、それぞれ加圧した以外は実施例１に記載したと同様の加熱・焼成条件で焼結して、半導体素子（１）、（２）を多孔質状金属層（Ｃ１−１〜５）、（Ｃ２−１〜５）をそれぞれ介してＤＢＣ基板の銅板に接合した。
得られた多孔質状金属層（Ｃ１−１〜５）、（Ｃ２−１〜５）について下記の評価を行った。
（２）評価
（ｉ）中心側（ａ）と外周側部位（ｂ）の空隙率の測定
実施例１に記載したと同様に、多孔質状金属層（Ｃ１−１〜５）について中心側（ａ）と外周側部位（ｂ）の空隙率の測定を行った。
（ii）中心側（ａ）と外周側部位（ｂ）の弾性率の測定
実施例１に記載したと同様に、多孔質状金属層（Ｃ２−１〜５）について、中心側（ａ）と外周側部位（ｂ）の弾性率の測定を行った。
（iii）温度サイクル試験（ＴＣＴ）
実施例１に記載したと同様に、ＤＢＣ基板の銅板上に多孔質状金属層（Ｃ１−１〜５）が形成された、１０個のサンプルについて温度サイクル試験を行った。
上記（ｉ）〜（iii）の結果を表３にまとめて示す。
Figure 0005718536
［比較例６〜１５］
（１）多孔質状金属層前駆体の形成（Ｃ１）、（Ｃ２）と、多孔質状金属層（Ｃ１−６〜１５）、（Ｃ２−６〜１５）の形成
比較例６〜１５において、ＤＢＣ基板の銅板上に開口径が１０ｍｍ×１０ｍｍで３５０μｍ厚のメタルマスクとスキージを使用して、金属微粒子分散溶液（２）を印刷した。
前記金属微粒子分散溶液（２）が印刷されたＤＢＣ基板を加熱炉内に配置して、窒素ガス雰囲気下で、それぞれ１００℃で６０分間予備乾燥を行い、その後、乾燥処理された印刷部上に半導体素子（１）、（２）をそれぞれ配置して、多孔質状金属層前駆体（Ｃ１）、（Ｃ２）を得た。
前記前駆体が形成されたＤＢＣ基板を真空プレス機の下熱盤上に配置して、実施例１に記載したと同様に半導体素子上に離型材（ＰＴＦＥシート）を配置し、減圧雰囲気下（真空圧力１ｋＰａ）で、上熱盤で半導体素子（１）、（２）の上側からそれぞれ表４、５に示す圧力で加圧しながら、１０℃／分の昇温速度で加熱を開始し、３００℃まで昇温後、該温度で２０分間保持した。その後、冷却して除荷して、半導体素子（Ｃ１）、（Ｃ２）を多孔質状金属層（Ｃ１−６〜１５）、（Ｃ２−６〜１５）をそれぞれ介してＤＢＣ基板の銅板に接合した。得られた多孔質状金属層（Ｃ１−６〜１５）、（Ｃ２−６〜１５）について下記の評価を行った。
（２）評価
（ｉ）中心側（ａ）と外周側部位（ｂ）の空隙率の測定
実施例１に記載したと同様に、多孔質状金属層（Ｃ１−６〜１５）について中心側（ａ）と外周側部位（ｂ）の空隙率の測定を行った。
（ii）中心側（ａ）と外周側部位（ｂ）の弾性率の測定
実施例１に記載したと同様に、多孔質状金属層（Ｃ２−６〜１５）について、中心側（ａ）と外周側部位（ｂ）の弾性率の測定を行った。
（iii）温度サイクル試験（ＴＣＴ）
実施例１に記載したと同様に、ＤＢＣ基板の銅板上に多孔質状金属層（Ｃ１−６〜１５）が形成された、１０個のサンプルについて温度サイクル試験を行った。
上記（ｉ）〜（iii）の結果を表４、５にまとめて示す。
Figure 0005718536
Figure 0005718536
［評価のまとめ］
表１〜表５の結果から、本発明の接続構造体における基板上の基板（又はリードフレーム）と半導体素子を接合している多孔質状金属層（Ｃ）の外周側部位（Ｂ）は中心側（Ａ）と比較して空隙率が高いので、半導体素子への機械的応力、熱応力を吸収して半導体素子の破損を防止して、接続構造体の信頼性を向上することが可能なことが確認された。
〔２〕本発明の第２の実施態様の実施例７〜１１、比較例１６〜１８
本実施例、比較例で使用した（１）原材料、（２）評価方法を以下に記載する。
（１）原材料
（ｉ）銅ナノペーストの調製
エチレングリコール１５ｇとエリスリトール５ｇからなる分散媒に、平均一次粒子径５０ｎｍの銅微粒子８０ｇを配合し、乳鉢を用いて十分混合して銅ナノペーストを得た。
（ii）基板
基板として、厚さ０．６３５ｍｍのセラミック（ＡｌＮ）板の両面に厚さ０．１ｍｍの銅板を接合させたＤＢＣ基板を用いた。
（iii）半導体素子
サーマルサイクルテスト評価用の７ｍｍ×７ｍｍで厚みが２３０μｍの半導体素子、及びシェア試験評価用の３．２ｍｍ×３．２ｍｍで厚みが２３０μｍの半導体素子は、共にその裏面電極がＴｉ層及びＮｉ層の順にメタライズして形成されている。また、半導体素子の裏面電極と反対の面には、ワイヤボンディングするために、パッドが設けられている。
（２）評価方法
（ｉ）空隙率の測定
実施例、比較例で得られた接続構造体を二分するように垂直に切断し、緻密銅層および多孔質状銅層の切断面中心から５００μｍ以内を走査型電子顕微鏡（ＳＥＭ（scanning electron microscope）、（株）日立製作所製のＳＥＭＥＤＸ ＴｙｐｅＮ））を用いて、観察時の加速電圧は２０．０ｋＶ、観察時の倍率は５０００倍、動作距離（ＷＤ）は１２．１ｍｍ、ＳＥＭ像の種類は２次電子像で画像を作成し、該画像処理により行うことができる。画像処理ソフト（ＷｉｎＲＯＯＦ 三谷商事（株）製）を用いて画像処理を行い、得られたＳＥＭ画像の縦１０μｍ×横２０μｍを処理範囲とする。２値処理は、２つのしきい値による２値化により実施した。このとき、２つの濃度（明るさ）しきい値を、しきい値：０（最小）、１００（最大）とした。測定項目は、面積率を選択した。なお、面積率は金属微粒子（Ｍ）に由来する多孔質状金属部分が含まれない部位が空隙率（％）となる。
（ii）シェア試験
下記方法により、接続構造体サンプルの半導体素子部に水平方向にせん断力をかけてシェア試験を行った。
実施例、比較例で得られた接続構造体サンプルについて、ＤＢＣ基板の銅板上における半導体素子の外周部からはみ出している多孔質状銅層部分を削り取る加工を行い、シェア強度評価用のサンプルを作製した。シェア試験装置として、テイジ・ジャパン（株）製、「万能型ボンドテスター、型式：シリーズ４０００」を用いた。シェアツールは、多孔質状銅層と緻密銅層との界面より５０μｍ高い位置に設置し、シェアツールの送り速度は５０μｍ／ｓｅｃとし、半導体素子を横から水平に方向にせん断力を与えた。
評価基準は、シェア強度が半導体素子の外径面積（３．２ｍｍ×３．２ｍｍ）に対し５０ＭＰａ未満の場合を試験不良サンプルとし、５０ＭＰａ以上を試験成功サンプルとして、試験成功サンプルの割合を求めた。
（iii）サーマルサイクルテスト（ＴＣＴ試験）
実施例、比較例で得られた接続構造体サンプルについて、−５５℃で３０分保持した後、１７５℃まで昇温して３０分保持するサイクルを１０００サイクル繰り返すサーマルサイクル試験を行った。超音波映像装置（ＳＡＴ：scanning acoustic tomograph、日立建機（株）製、装置名：mi-scope）を用いて、各接続構造体サンプルの、内部ボイド、クラック、剥離などの欠陥を、超音波非破壊で映像化して観察を行った。該装置で反射法を用いた場合、欠陥部分や界面は白く見える。
評価基準として、剥離面積が接合面積の２０％以上の場合を試験不良サンプルとし、剥離面積が接合面積の２０％未満の場合を試験成功サンプルとして、試験成功サンプルの割合を求めた。
［実施例７］
半導体素子の裏面電極の最表層であるＮｉ層の上に、銅をめっきすることにより、厚さ２μｍの緻密銅層を形成した。ＴＣＴ評価用とシェア試験評価用に用意した各ＤＢＣ基板の銅板上に、上記銅ナノペーストを、ＴＣＴ評価用の場合は開口７ｍｍ×７ｍｍのスペーサーを用いて、シェア試験評価用の場合は５ｍｍ×５ｍｍのスペーサーを用いて、厚さ３５０μｍになるようそれぞれ印刷し、その上に、半導体素子に形成した緻密銅層を載置した。
その後、得られたサンプルを加熱、焼成して、銅ナノペーストに含まれていた銅微粒子を焼結させて、厚み９８μｍの多孔質状銅層を形成するとともに、半導体素子をＤＢＣ基板に接合して、実施例７の接続構造体サンプルを得た。上記焼結は、真空中で、半導体素子の上側から１０ＭＰａの加圧下に、常温から１０℃／ｍｉｎで昇温し、３００℃到達後２０分間、加熱することにより行った。緻密銅層の空隙率は１％、多孔質状銅層の空隙率は１５％であった。
［実施例８］
焼結を、真空中で、２０ＭＰａの加圧下に、常温から１０℃／ｍｉｎで昇温し、３５０℃到達後６０分間、加熱した以外は、実施例７と同様にして、実施例８に係る接続構造体サンプルを得た。緻密銅層の空隙率は１％、多孔質状銅層の空隙率は２％であった。
［実施例９］
緻密銅層の厚みを１０μｍ、多孔質状銅層の厚みを９０μｍとした以外は、実施例７と同様にして、実施例９の接続構造体サンプルを得た。
［実施例１０］
緻密銅層の厚みを１１μｍ、多孔質状銅層の厚みを９８μｍとした以外は、実施例７と同様にして、実施例１０の接続構造体サンプルを得た。
［実施例１１］
緻密銅層の厚さを０．１μｍ、多孔質状銅層の厚みを９８μｍとした以外は、実施例７と同様にして、実施例１１の接続構造体サンプルを得た。
［比較例１６］
多孔質状銅層の空隙率を１５％とした以外は、実施例７と同様にして、比較例１６に係る接続構造体サンプルを得た。
［比較例１７］
緻密銅層の空隙率を５％とした以外は、実施例７と同様にして、比較例１７の接続構造体サンプルを得た。
［比較例１８］
焼結を、真空中で、５ＭＰａの加圧下に、常温から１０℃／ｍｉｎで昇温し、３００℃到達後２０分間、加熱する条件で行った以外は、実施例７と同様にして、比較例１８の接続構造体サンプルを得た。多孔質状銅層の空隙率は２０％であった。
実施例７〜１１、及び比較例１６〜１８で得られた結果を表６にまとめて示す。
Figure 0005718536
［評価のまとめ］
実施例７〜１１では、接続構造体サンプルが空隙率２〜１５％の多孔質状銅層（Ｄ２）と、空隙率１％以下の緻密銅層（Ｄ１）とを有しているためシェア試験、ＴＣＴともに良好な結果となった。これに対して、比較例１６では、多孔質状銅層の空隙率が２〜１５％であるが、緻密銅層が存在しないため、界面に局所的な応力が集中し、ＴＣＴが劣る結果となった。また、比較例１７では、緻密銅層の空隙率が５％と高く、緻密銅層にピンホールがあるため、界面に局所的な応力が集中しＴＣＴが劣る結果となった。また、比較例１８では、多孔質状銅層の空隙率が２０％と高いため、シェア試験が劣る結果となった。
以上より、第３の実施形態の接続構造体によれば、多孔質状銅層（Ｄ２）の空隙率が２〜１５％以上であるため、接続界面での金属結合する表面積が増加や、多孔質状銅層（Ｄ２）の破断強度や高温での伸びが増加し、多孔質状銅層（Ｄ２）内の銅微粒子間や、多孔質状銅層（Ｄ２）との接続界面での接続強度が向上することが確認された。また、多孔質状銅層（Ｄ２）に空孔が存在することで、見かけの弾性率が下がり、半導体素子にかかる応力を緩和することができ、半導体素子に割れが生じるのを防止できることが確認された。
更に、半導体素子の裏面電極に接するように空隙率が１％以下の緻密銅層（Ｄ１）が形成されていると、半導体素子や接合界面に発生する局所的な応力を緩和することができ、長期信頼性が向上することが確認された。
１１ ワーク
１２ プレス板空隙率
１３ 真空プレス機
１４ 下熱盤
１５ チャンバー
１６ 加圧シリンダー
１７ 上熱盤
２０：接続構造体
２２：半導体素子
２３：裏面電極
２４：基板
２５：パッド
２６：多孔質状銅層
２７：緻密銅層

Claims (14)

  1. 半導体素子の裏面電極と、基板又はリードフレームを接続するため接続構造体（Ｉ）であって、少なくとも半導体素子の裏面電極に多孔質金属層（Ｃ）が接するように設けられていて、前記多孔質状金属層（Ｃ）の側面から内側に向かって該多孔質状金属層（Ｃ）の厚みに相当する距離の位置に形成される断面部より外方領域の外周側部位（Ｂ）における厚み方向中間部の空隙率と、該外周側部位（Ｂ）を除いた中心側（Ａ）の中心点近傍の空隙率の比［（Ｂ）／（Ａ）］が１．１０〜１．６０であることを特徴とする、接続構造体。
  2. 前記多孔質状金属層（Ｃ）における、中心側（Ａ）の中心点近傍の空隙率が１０．５〜２０．０％であることを特徴とする、請求項１に記載の接続構造体。
  3. 前記多孔質状金属層（Ｃ）における、外周側部位（Ｂ）の半導体素子との接合層の弾性率と、中心側（Ａ）の半導体素子との接合層の弾性率の比［（Ｂ）／（Ａ）］が０．７５〜０．９５であることを特徴とする、請求項１又は２に記載の接続構造体。
  4. 前記多孔質状金属層（Ｃ）における、中心側（Ａ）の半導体素子との接合層の弾性率が４９．０〜７５．０ＧＰａであることを特徴とする、請求項１から３のいずれかに記載の接続構造体。
  5. 前記多孔質状金属層（Ｃ）が平均粒子径１〜５００ｎｍの金属微粒子（Ｍ１）を含む金属微粒子（Ｍ）が有機分散媒（Ｓ）に分散された金属微粒子分散材（Ｅ１）を焼結させて形成された層であることを特徴とする、請求項１から４のいずれかに記載の接続構造体。
  6. 前記金属微粒子（Ｍ）が銅、金、銀、ニッケル、及びコバルトの中から選択される１種又は２種以上であることを特徴とする、請求項５に記載の接続構造体。
  7. 前記多孔質状金属層（Ｃ）における、外周側部位（Ｂ）の多孔質状金属層内の少なくとも一部に、耐熱性樹脂（Ｒ）が充填されていることを特徴とする、請求項１から６のいずれかに記載の接続構造体。
  8. 前記請求項１から請求項７のいずれかに記載の接続構造体（Ｉ）を有することを特徴とする、半導体装置。
  9. 半導体素子の裏面電極と、基板又はリードフレームとを接続するための接続構造体（II）であって、
    少なくとも半導体素子の裏面電極に緻密銅層（Ｄ１）、及び多孔質状銅層（Ｄ２）がこの順に接するように設けられていて、
    緻密銅層（Ｄ１）の空隙率が１％以下であり、多孔質状銅層（Ｄ２）の空隙率が２〜１５％であることを特徴とする、接続構造体。
  10. 前記緻密銅層（Ｄ１）の厚みが０．１〜１０μｍであることを特徴とする、請求項９に記載の接続構造体。
  11. 前記多孔質状銅層（Ｄ２）内の少なくとも一部に、耐熱性樹脂（Ｒ）が充填されていることを特徴とする、請求項９又は１０に記載の接続構造体。
  12. 前記多孔質状銅層（Ｄ２）は、銅微粒子（Ｐ）が分散媒に分散された銅微粒子分散材（Ｅ２）を焼結して形成された層であり、該銅微粒子分散材（Ｅ２）における銅微粒子（Ｐ）の平均一次粒子径が1〜５００ｎｍであることを特徴とする、請求項９から１１のいずれかに記載の接続構造体。
  13. 前記半導体素子の裏面電極が、Ｎｉ又はＮｉ合金によりめっきされたＮｉ層であることを特徴とする、請求項９から１２のいずれかに記載の接続構造体。
  14. 前記請求項９から１３のいずれかに記載の接続構造体（II）を有することを特徴とする、半導体装置。
JP2014543691A 2013-02-22 2014-02-24 接続構造体、及び半導体装置 Active JP5718536B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014543691A JP5718536B2 (ja) 2013-02-22 2014-02-24 接続構造体、及び半導体装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013032791 2013-02-22
JP2013032791 2013-02-22
JP2013073170 2013-03-29
JP2013073170 2013-03-29
JP2014543691A JP5718536B2 (ja) 2013-02-22 2014-02-24 接続構造体、及び半導体装置
PCT/JP2014/054343 WO2014129626A1 (ja) 2013-02-22 2014-02-24 接続構造体、及び半導体装置

Publications (2)

Publication Number Publication Date
JP5718536B2 true JP5718536B2 (ja) 2015-05-13
JPWO2014129626A1 JPWO2014129626A1 (ja) 2017-02-02

Family

ID=51391404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014543691A Active JP5718536B2 (ja) 2013-02-22 2014-02-24 接続構造体、及び半導体装置

Country Status (3)

Country Link
EP (1) EP2960930A4 (ja)
JP (1) JP5718536B2 (ja)
WO (1) WO2014129626A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016189952A1 (ja) * 2015-05-22 2016-12-01 株式会社村田製作所 電子部品

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114096A1 (de) 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Sinterwerkzeug für den Unterstempel einer Sintervorrichtung
DE102014114095B4 (de) 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Sintervorrichtung
DE102014114093B4 (de) * 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102014114097B4 (de) 2014-09-29 2017-06-01 Danfoss Silicon Power Gmbh Sinterwerkzeug und Verfahren zum Sintern einer elektronischen Baugruppe
CN107949447B (zh) * 2015-09-07 2020-03-03 日立化成株式会社 接合用铜糊料、接合体的制造方法及半导体装置的制造方法
JP2017066485A (ja) 2015-09-30 2017-04-06 日東電工株式会社 シートおよび複合シート
JP2017069558A (ja) * 2015-09-30 2017-04-06 日東電工株式会社 パワー半導体装置の製造方法
JP6858520B2 (ja) * 2015-09-30 2021-04-14 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
WO2017057429A1 (ja) * 2015-09-30 2017-04-06 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
JP2017069559A (ja) * 2015-09-30 2017-04-06 日東電工株式会社 パワー半導体装置の製造方法
WO2017057485A1 (ja) * 2015-09-30 2017-04-06 日東電工株式会社 シートおよび複合シート
JP6704322B2 (ja) 2015-09-30 2020-06-03 日東電工株式会社 シートおよび複合シート
JP6796937B2 (ja) * 2016-03-16 2020-12-09 日東電工株式会社 接合体の製造方法
DE112016006717T5 (de) * 2016-04-06 2019-01-03 Mitsubishi Electric Corporation Leistungs-halbleitereinheit
JP6684185B2 (ja) * 2016-08-18 2020-04-22 古河電気工業株式会社 半導体デバイス及びその製造方法
JP6930077B2 (ja) * 2016-09-02 2021-09-01 株式会社リコー 積層体、発光装置、光源ユニット、レーザ装置、点火装置
US20180138110A1 (en) * 2016-11-17 2018-05-17 Texas Instruments Incorporated Enhanced Adhesion by Nanoparticle Layer Having Randomly Configured Voids
US10385469B2 (en) * 2017-09-11 2019-08-20 Toyota Motor Engineering & Manufacturing North America, Inc. Thermal stress compensation bonding layers and power electronics assemblies incorporating the same
JP7128544B2 (ja) * 2018-02-26 2022-08-31 国立大学法人東海国立大学機構 熱交換器、冷凍機および焼結体
EP3787011A4 (en) * 2018-04-27 2022-06-08 Nitto Denko Corporation SEMICONDUCTOR DEVICE MANUFACTURING PROCESS
TW202034478A (zh) * 2019-02-04 2020-09-16 日商索尼半導體解決方案公司 電子裝置
US10914018B2 (en) * 2019-03-12 2021-02-09 Infineon Technologies Ag Porous Cu on Cu surface for semiconductor packages
JP2022133480A (ja) * 2019-05-29 2022-09-14 ローム株式会社 半導体装置
JP7351134B2 (ja) * 2019-08-08 2023-09-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2022133735A (ja) * 2021-03-02 2022-09-14 三菱マテリアル株式会社 プリフォーム層付きの接合用シート及び接合体の製造方法並びにプリフォーム層付きの被接合部材
DE112022000219T5 (de) 2021-07-16 2023-08-17 Fuji Electric Co., Ltd. Halbleitervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
JP2011249257A (ja) * 2010-05-31 2011-12-08 Hitachi Ltd 焼結銀ペースト材料及び半導体チップ接合方法
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191452A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH07169908A (ja) 1991-05-18 1995-07-04 Fuji Electric Co Ltd はんだ付け方法、半導体装置の製造方法及び複合はんだ板
JP2006059904A (ja) 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP2008085097A (ja) * 2006-09-28 2008-04-10 Kyocera Corp 半田ボールおよびその製造方法
JP2008153470A (ja) 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
WO2008078478A1 (ja) * 2006-12-27 2008-07-03 Panasonic Corporation 導電性バンプとその形成方法および半導体装置とその製造方法
JP5363839B2 (ja) * 2008-05-12 2013-12-11 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
DE102008039828A1 (de) 2008-08-27 2010-03-04 W.C. Heraeus Gmbh Steuerung der Porosität von Metallpasten für den druckfreien Niedertemperatursinterprozess
JP5449958B2 (ja) 2009-09-30 2014-03-19 株式会社日立製作所 半導体装置と接続構造及びその製造方法
JP2011165871A (ja) * 2010-02-09 2011-08-25 Denso Corp 電子装置およびその製造方法
JP5416153B2 (ja) * 2010-03-18 2014-02-12 古河電気工業株式会社 導電性ペースト、及びその製造方法、並びに導電接続部材
KR101755749B1 (ko) * 2010-03-19 2017-07-07 후루카와 덴키 고교 가부시키가이샤 도전 접속부재, 및 도전 접속부재의 제작방법
DE102010063021A1 (de) * 2010-12-14 2012-06-14 Robert Bosch Gmbh Elektronische Baugruppe mit verbesserter Sinterverbindung
KR101963801B1 (ko) * 2011-03-29 2019-08-01 한국과학기술연구원 전도성 잉크 조성물, 이의 제조 방법 및 이를 이용한 전도성 박막 제조 방법
JP5863323B2 (ja) * 2011-08-11 2016-02-16 古河電気工業株式会社 半導体装置、及び半導体装置の製造方法
JP2013041884A (ja) * 2011-08-11 2013-02-28 Furukawa Electric Co Ltd:The 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
JP2011249257A (ja) * 2010-05-31 2011-12-08 Hitachi Ltd 焼結銀ペースト材料及び半導体チップ接合方法
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016189952A1 (ja) * 2015-05-22 2016-12-01 株式会社村田製作所 電子部品
US10917069B2 (en) 2015-05-22 2021-02-09 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
WO2014129626A1 (ja) 2014-08-28
EP2960930A1 (en) 2015-12-30
EP2960930A4 (en) 2017-07-12
JPWO2014129626A1 (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
JP5718536B2 (ja) 接続構造体、及び半導体装置
Lei et al. Low-Temperature Sintering of Nanoscale Silver Paste for Attaching Large-Area $({>} 100~{\rm mm}^{2}) $ Chips
JP5041454B2 (ja) 導電接続部材
JP2013041884A (ja) 半導体装置
JP5830302B2 (ja) 加熱接合用材料、加熱接合用シート体、及び加熱接合用成形体
JP6337909B2 (ja) 電子部品モジュールの製造方法
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
JP4345066B2 (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP6108987B2 (ja) 接続構造体
JP6989242B2 (ja) 接続構造体
WO2011114751A1 (ja) 導電接続部材、及び導電接続部材の作製方法
JP2010050189A (ja) 接合材、半導体装置およびその製造方法
TWI781246B (zh) 附散熱器的功率模組用基板及附散熱器的功率模組用基板的製造方法
JPH09275166A (ja) 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法
EP3093882B1 (en) Electronic circuit device
EP3109222A1 (en) Ceramic circuit board
JP6178850B2 (ja) 接続構造体、及び半導体装置
Calata et al. Sintered nanosilver paste for high-temperature power semiconductor device attachment
Bai et al. Characterization of low-temperature sintered nanoscale silver paste for attaching semiconductor devices
CN109075081B (zh) 半导体装置
Zhao et al. Evaluation of Ag sintering die attach for high temperature power module applications
JP5863323B2 (ja) 半導体装置、及び半導体装置の製造方法
KR101887290B1 (ko) 접합 구조 및 전자부재 접합 구조체
JP2012124497A (ja) 半導体装置
TWI668199B (zh) 陶瓷電路板及其製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150318

R151 Written notification of patent or utility model registration

Ref document number: 5718536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350