JPH01191452A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01191452A
JPH01191452A JP63014450A JP1445088A JPH01191452A JP H01191452 A JPH01191452 A JP H01191452A JP 63014450 A JP63014450 A JP 63014450A JP 1445088 A JP1445088 A JP 1445088A JP H01191452 A JPH01191452 A JP H01191452A
Authority
JP
Japan
Prior art keywords
bump
porous
inner lead
gold
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63014450A
Other languages
English (en)
Inventor
Seiichi Ichihara
誠一 市原
Keizo Matsukawa
松川 敬三
Hiroshi Koyama
宏 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP63014450A priority Critical patent/JPH01191452A/ja
Publication of JPH01191452A publication Critical patent/JPH01191452A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ワイヤレスボンディング方式による半導体装
置の信頼性向上に適用して有効な技術に関するものであ
る。
〔従来の技術〕
ワイヤレスボンディング方式による半導体装置の代表例
であるフィルムキャリア(TAB)の構成については、
例えば、1983年、マグロウヒ/l/ (McGra
w−Hill)社発行、rVLSIテクノロジーJP5
62〜P563に記載がある。
上記文献にはフィルムキャリアの各種構成が記載されて
いるが、通常、半導体ペレット(以下、ペレットという
)の電極上に金(Au)などからなるバンプ(突起電極
)を形成し、このバンプにポリイミド樹脂/銅(Cu)
などからなる多層フィルムのインナリードをボンディン
グした後、ペレットを樹脂で封止した構成が一般的であ
る。
また、バンプにインナリードをボンディングするには、
通常、ペレットのバンプ上にインナリードを重ね合わせ
、ボンディングツールを高温で圧接することによって、
バンプとインナリードとを接合する方法が用いられてい
る。
〔発明が解決しようとする課題〕
しかしながら、上記した構成からなるフィルムキャリア
には、下記のような問題がある。
すなわち、ペレットの電極上に形成されたバンプは、金
(ΔU)や銅(Cu)などのような硬度の高い材料によ
って構成されているため、バンブとインナリードとを確
実に接合するためには、バンプに高い荷重を加える必要
がある。
ところが、バンプに高荷重が加わると、バンブ下の電極
が押し潰されて変形するため、電極の周囲のパッシベー
ション膜やその下層のシリコン基板に過剰の応力が加わ
り、クラッタなどの欠陥が発生するという問題が生ずる
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、インナリードボンディングを行う際、
電極の周囲のパッシベーション膜やその下層のシリコン
基板にクラッタなどの欠陥が発生するのを防止すること
ができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、インナリードがボンディングされるバンプの
少なくとも一部を多孔質状にした半導体装置である。
〔作用〕
上記した手段によれば、インナリードボンディングを行
う際にバンプに荷重が加わると、多孔質状の部分が変形
することによって応力を吸収するため、バンプ下の電極
の変形が確実に防止される。
また、多孔質形状を超微粒子により形成することにより
、インナーリードボンディング温度を下げられるためボ
ンディング時の熱ストレスによりダメージも防止される
〔実施例〕
第1図は本発明の一実施例である半導体装置のペレット
を示す要部拡大断面図、第2図はバンプにインナリード
がボンディングされたペレットを示す要部拡大断面図、
第3図はこの半導体装置の要部断面図である。
本実施例の半導体装置は、第3図に示すように、モジュ
ール基板1と、このモジュール基板1に実装された半導
体ペレット2とから構成されている。
ペレット2は、その周囲がエポキシ樹脂などの封止樹脂
3によって封止され、上面には所定数のバンプ4が形成
されている。
モジュール基板1の電極パッド5とバンプ4とを電気的
に接続するリード6は、銅(Cu)からなり、その一端
をなすインナリード6aがバンプ4に接合されている。
リード6の他端をなすアウタリード6bは、ペレット2
の側面から下方に折り曲げ形成され、その下端がモジニ
ール基板1の電極パッド5に半田付けされている。
次に、上記ペレット2に形成されたバンプ4の構造を第
1図により説明する。
ペレット2の絶縁膜7の上には、アルミ(A、e)電極
8が形成され、その周囲には、シリコンナイトライド(
SI3N4)などからなるパッシベーーション膜9が被
着形成されている。
AI電極80表面には、クロム(Cr)やチタン(Ti
)などからなる第一のバリヤ金RffllOa1次いで
、パラジウム(Pd)−クロム(Cr)合金やニッケル
(Ni)−クロム(Cr)合金などからなる第二のバリ
ヤ金属層10bが順次形成され、第二のバリヤ金属層1
0bの表面にバンプ4が形成されている。
このバンプ4は、金(Au)からなり、その上部には、
同じく金(Au)からなる多孔質状バンブ4aが一体形
成されている。
この多孔質状バンプ4aは、バリヤ金属層10bの表面
にメツキ法によってバンプ4を形成した後、スクリーン
印刷法などによってバンプ4の上部に金ペーストを被着
し、これを100℃程度の低温で加熱することにより得
られたものである。
すなわち、バンプ4の上部に被着された金ペーストを低
温で加熱すると、金ペースト中の有機溶媒が揮発すると
ともに、金の粒子が部分的に焼結し、内部に多数の微孔
を有する軟質の多孔質状バンブ4aが形成される。
なお、その際、金ペースト中に含有される金粒子の粒径
が小さい程、その焼結温度が低下し、バンプ形成工程を
短縮化することができる。
次に、上記のようにして形成された多孔質状バンブ4a
にインナリード6aをボンディングするには、第2図に
示すように、金(Au)やスズ(Sn)などのメツキを
施したインナリード6aを多孔質状バンプ4aに重ね合
わせ、500℃程度に加熱したボンディングツール11
を上方から押圧して荷重を加える。
すると、ボンディングツール1jからの熱によって、多
孔質状バンブ4aを構成する金粒子の焼結反応が進行し
、インナリード6aと多孔質状バンブ4aとの接合が達
成される。
その際、軟質の多孔質状バンブ4aが容易に変形するこ
とによって、この多孔質状バンブ4aに加えられた応力
が吸収されるため、バンプ4やその下方のA、 l電極
8に過剰の応力が加わることはない。
また、多孔質状バンブ4aを超微粒子により形成した場
合には、通常の粒子により形成されたパバンプより低温
で溶融するため、ボンディングツール温度を下げること
ができ、熱ストレスにより応力も減少する。
従って、本実施例によれば、次のような効果が得られる
(1)、バンプ4の上部に軟質の多孔質状バンブ4aを
一体形成したことにより、インナリード6aをボンディ
ングする際、この多孔質バンプ4aが変形することによ
ってボンディングツール11から加えられた応力が吸収
されるため、Aj2電極8の変形が確実に防止される。
また、超微粒子を用いた多孔質状バンブ4aとすること
により、より低温でのボンディングが可能となり、イン
ナーボンディング時の熱ストレスも低減される。
従って、Al電極8の周囲のパッシベーション膜9やそ
の下層の絶縁膜7などにクラックなどの欠陥が発生する
のを防止することができる。
(2)、上記(1)により、インナリードボンディング
工程の歩留りが向上し、信頼性の高い半導体装置が得ら
れる。
(3)、インナーリードボンディングが低温化できるこ
とにより、ポリイミドよりも安価なポリエステルテープ
の使用も可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、バンプの上部に多孔質状バンブを一体形成する
手段に代えて、バンプ全体を多孔質状にしてもよい。
また、金のバンプに代えて、銅の表面に金メツキを施し
たバンプを形成し、その一部に多孔質状バンブを一体形
成してもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、少なくとも一部が多孔質状になったバンプに
インナリードがボンディングされた半導体装置とするこ
とにより、インナリードボンディングを行う際にバンプ
に荷重が加えられると、バンプの多孔質状の部分が変形
することによって応力が吸収されるため、バンプ下の電
極の変形が確実に防止される。
これにより、ペレットの電極周辺におけるクラックなど
の欠陥発生が防止され、半導体装置の信頼性が向上する
【図面の簡単な説明】
第1図は本発明の一実施例である半導体装置のペレット
を示す要部拡大断面図、 第2図はバンプにインナリードがボンディングされたペ
レットを示す要部拡大断面図、第3図はこの半導体装置
の要部断面図である。 1・・・モジュール基板、2・・・半導体ペレット、3
・・・封止樹脂、4・・・バンプ、4a・・・多孔質状
バンブ、5・・・電極パッド、6・ ・ ・リード、6
a・ ・ ・インナリード、6b・・・アウタリード、
7・・・絶縁膜、8・・・AJ’I極、9・・・パッシ
ベーションIIW、10a。 10b・・・バリヤ金属層、11・・・ボンディングツ
ール。 第1図

Claims (1)

  1. 【特許請求の範囲】 1、半導体ペレットの電極上に形成されたバンプにイン
    ナリードをボンディングしてなる半導体装置であって、
    前記バンプの少なくとも一部を多孔質状にしたことを特
    徴とする半導体装置。 2、前記多孔質状のバンプが金ペーストの焼結体からな
    ることを特徴とする請求項1記載の半導体装置。
JP63014450A 1988-01-27 1988-01-27 半導体装置 Pending JPH01191452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63014450A JPH01191452A (ja) 1988-01-27 1988-01-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63014450A JPH01191452A (ja) 1988-01-27 1988-01-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH01191452A true JPH01191452A (ja) 1989-08-01

Family

ID=11861371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63014450A Pending JPH01191452A (ja) 1988-01-27 1988-01-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH01191452A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302511A (ja) * 2008-05-12 2009-12-24 Tanaka Holdings Kk バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
WO2011114751A1 (ja) * 2010-03-19 2011-09-22 古河電気工業株式会社 導電接続部材、及び導電接続部材の作製方法
WO2014129626A1 (ja) * 2013-02-22 2014-08-28 古河電気工業株式会社 接続構造体、及び半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302511A (ja) * 2008-05-12 2009-12-24 Tanaka Holdings Kk バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
US8492894B2 (en) 2008-05-12 2013-07-23 Tanaka Kikinzoku Kogyo K.K. Bump, method for forming the bump, and method for mounting substrate having the bump thereon
WO2010101236A1 (ja) * 2009-03-06 2010-09-10 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
US8962471B2 (en) 2009-03-06 2015-02-24 Tanaka Kikinzoku Kogyo K.K. Bump, method for forming the bump, and method for mounting substrate having the bump thereon
WO2011114751A1 (ja) * 2010-03-19 2011-09-22 古河電気工業株式会社 導電接続部材、及び導電接続部材の作製方法
CN102812543A (zh) * 2010-03-19 2012-12-05 古河电气工业株式会社 导电连接部件和导电连接部件的制作方法
JP5158904B2 (ja) * 2010-03-19 2013-03-06 古河電気工業株式会社 導電接続部材、及び導電接続部材の作製方法
US10177079B2 (en) 2010-03-19 2019-01-08 Furukawa Electric Co., Ltd. Conductive connecting member and manufacturing method of same
WO2014129626A1 (ja) * 2013-02-22 2014-08-28 古河電気工業株式会社 接続構造体、及び半導体装置

Similar Documents

Publication Publication Date Title
TWI428967B (zh) 熱機械倒裝晶片接合法
KR100186752B1 (ko) 반도체 칩 본딩방법
US8283758B2 (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
JPH0758722B2 (ja) 半導体装置のチップボンディング方法
US20070267744A1 (en) Manufacturing a bump electrode with roughened face
JP2001085470A (ja) 半導体装置及びその製造方法
US5808853A (en) Capacitor with multi-level interconnection technology
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
US6080494A (en) Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
JP3356649B2 (ja) 半導体装置及びその製造方法
JP3252745B2 (ja) 半導体装置およびその製造方法
US6689679B2 (en) Semiconductor device having bumps
JP2009277949A (ja) 半導体装置とその製造方法
JPH01191452A (ja) 半導体装置
US20110298124A1 (en) Semiconductor Structure
JP3412672B2 (ja) 半導体装置、およびこの半導体装置の製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3232824B2 (ja) 熱圧着用ツール、バンプ形成方法およびリード接合方法
JPS6143438A (ja) 半導体装置
JP3024097B2 (ja) ソルダ・ボールによりデバイス・キャリアに直接接続される多層絶縁コンデンサおよびその多層絶縁コンデンサを含む回路カード・アセンブリ
JP3635151B2 (ja) 半導体装置および半導体装置の製造方法
JPS62196839A (ja) ハイブリツド型半導体装置
JP2937398B2 (ja) 封止型半導体装置の製造方法
JPH05136216A (ja) 半導体取付装置
JPH06188286A (ja) テープキャリアパッケージ型半導体装置