JP6262968B2 - 電子部品搭載基板およびその製造方法 - Google Patents

電子部品搭載基板およびその製造方法 Download PDF

Info

Publication number
JP6262968B2
JP6262968B2 JP2013185997A JP2013185997A JP6262968B2 JP 6262968 B2 JP6262968 B2 JP 6262968B2 JP 2013185997 A JP2013185997 A JP 2013185997A JP 2013185997 A JP2013185997 A JP 2013185997A JP 6262968 B2 JP6262968 B2 JP 6262968B2
Authority
JP
Japan
Prior art keywords
electronic component
plate
component mounting
copper
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013185997A
Other languages
English (en)
Other versions
JP2015053414A (ja
Inventor
砂地　直也
直也 砂地
小山内　英世
英世 小山内
哲 栗田
哲 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Metaltech Co Ltd
Original Assignee
Dowa Metaltech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013185997A priority Critical patent/JP6262968B2/ja
Application filed by Dowa Metaltech Co Ltd filed Critical Dowa Metaltech Co Ltd
Priority to US14/917,095 priority patent/US9831157B2/en
Priority to HUE14842159A priority patent/HUE053497T2/hu
Priority to EP14842159.7A priority patent/EP3048640B1/en
Priority to PCT/JP2014/073599 priority patent/WO2015034078A1/ja
Priority to CN201480049462.0A priority patent/CN105531805B/zh
Priority to KR1020167009152A priority patent/KR102280653B1/ko
Publication of JP2015053414A publication Critical patent/JP2015053414A/ja
Application granted granted Critical
Publication of JP6262968B2 publication Critical patent/JP6262968B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27442—Manufacturing methods by blanket deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29394—Base material with a principal constituent of the material being a liquid not provided for in groups H01L2224/293 - H01L2224/29391
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemically Coating (AREA)

Description

本発明は、電子部品搭載基板およびその製造方法に関し、特に、銅板また銅めっき板の一方の面がセラミックス基板に接合した金属−セラミックス接合基板の金属板の他方の面に半導体チップなどの電子部品が取り付けられた電子部品搭載基板およびその製造方法に関する。
従来、電気自動車、電車、工作機械などの大電流を制御するために、パワーモジュールが使用されている。従来のパワーモジュールでは、ベース板と呼ばれている金属板または複合材の一方の面に金属−セラミックス絶縁基板が固定され、この金属−セラミックス絶縁基板の金属板上に半導体チップが半田付けにより固定されている。
近年、銀微粒子を含む銀ペーストを接合材として使用し、銅板などの被接合物間に接合材を介在させ、被接合物間に圧力を加えながら所定時間加熱して、接合材中の銀を焼結させて、被接合物同士を接合することが提案されており（例えば、特許文献１参照）、このような銀微粒子を含む銀ペーストからなる接合材を半田の代わりに使用して、金属−セラミックス絶縁基板の金属板上に半導体チップなどの電子部品を固定する試みがなされている。
このように電子部品を基板上に固定する方法として、半導体素子の端子と基板の電極との間に低温で焼結するＡｇナノ粒子を介在させ、Ａｇナノ粒子を焼結させて、半導体素子の端子と基板の電極とを接合する方法が提案されている（例えば、特許文献２参照）。
また、半導体素子のＡｇ部分とセラミックス絶縁基板上のＣｕ回路板とを、Ａｇナノ粒子を有機系溶媒中に分散させた金属ナノペーストを介在させて、加熱して接合する方法が提案されている（例えば、特許文献３参照）。この方法では、Ｃｕ回路板が半導体素子のＡｇ部分と接合するＣｕ回路板の表面に凹部を形成して、大面積の接合に有利にしている。
特開２０１１−８０１４７号公報（段落番号００１４−００２０） 特開２００７−２０８０８２号公報（段落番号０００７−００１６） 特開２００６−２０２５８６号公報（段落番号０００９−００１２）
しかし、特許文献１〜３の方法では、（電子部品搭載用）金属板として銅板または（アルミニウム板に銅めっきを施した）銅めっき板を使用して、銀ペーストからなる接合材によって、金属板上に半導体チップなどの電子部品を接合した場合、接合欠陥が少ない状態で接合することができず、接合後にヒートサイクルを付与すると、良好な接合状態を保持することができなかった。
したがって、本発明は、このような従来の問題点に鑑み、銅板または銅めっき板上に電子部品を接合欠陥が少ない状態で接合して、ヒートサイクルを付与した後にも良好な接合状態を保持することができる、耐熱衝撃性に優れた電子部品搭載基板およびその製造方法を提供することを目的とする。
本発明者らは、上記課題を解決するために鋭意研究した結果、銅板または銅めっき板の一方の面に電子部品が搭載された電子部品搭載基板の製造方法において、銅板または銅めっき板の一方の面の表面粗さを０．４μｍ以上にする表面加工を行い、その面に銀ペーストを塗布して電子部品を配置した後、銀ペースト中の銀を焼結させて銀接合層を形成し、この銀接合層によって電子部品を銅板または銅めっき板の一方の面に接合することにより、銅板または銅めっき板上に電子部品を接合欠陥が少ない状態で接合して、ヒートサイクルを付与した後にも良好な接合状態を保持することができることを見出し、本発明を完成するに至った。
すなわち、本発明による電子部品搭載基板の製造方法は、銅板または銅めっき板の一方の面に電子部品が搭載された電子部品搭載基板の製造方法において、銅板または銅めっき板の一方の面の表面粗さを０．４μｍ以上にする表面加工を行い、その面に銀ペーストを塗布して電子部品を配置した後、銀ペースト中の銀を焼結させて銀接合層を形成し、この銀接合層によって電子部品を銅板または銅めっき板の一方の面に接合することを特徴とする。
この電子部品搭載基板の製造方法において、表面加工がウエットブラスト処理であるのが好ましい。また、表面加工を行った後、銀ペーストを塗布する前に、銅板または銅めっき板を焼鈍するのが好ましく、この焼鈍により銅板または銅めっき板のビッカース硬さＨｖを４０以下にするのが好ましい。また、銀ペースト中の銀の焼結は、銅板または銅めっき板に対して電子部品を加圧しながら加熱するのが好ましい。また、電子部品の銅板または銅めっき板の一方の面に接合される面が、金、銀およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金でめっきされているのが好ましい。また、銅板または銅めっき板の他方の面にセラミックス基板の一方の面を接合するのが好ましく、セラミックス基板の他方の面に金属ベース板を接合するのが好ましい。
また、本発明による電子部品搭載基板は、銅板または銅めっき板の一方の面に電子部品が搭載された電子部品搭載基板において、銅板または銅めっき板の一方の面の表面粗さが０．４μｍ以上であり、この銅板または銅めっき板の一方の面に銀接合層により電子部品が接合されていることを特徴とする。
この電子部品搭載基板において、銅板または銅めっき板の一方の面の表面粗さが０．５〜２．０μｍであるのが好ましい。また、銅板または銅めっき板の一方の面のビッカース硬さＨｖが１００以下であるのが好ましく、４０以下であるのがさらに好ましい。また、電子部品の銅板または銅めっき板の一方の面に接合される面が、金、銀およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金でめっきされているのが好ましい。また、銀接合層が銀の焼結体を含むのが好ましい。また、銅板または銅めっき板の他方の面にセラミックス基板の一方の面が接合されているのが好ましく、セラミックス基板の他方の面に金属ベース板が接合されているのが好ましい。
本発明によれば、銅板または銅めっき板上に電子部品を接合欠陥が少ない状態で接合して、ヒートサイクルを付与した後にも良好な接合状態を保持することができる、耐熱衝撃性に優れた電子部品搭載基板およびその製造方法を提供することができる。
本発明による電子部品搭載基板の実施の形態の断面図である。 図１の電子部品搭載基板の斜視図である。
以下、添付図面を参照して、本発明による電子部品搭載基板およびその製造方法の実施の形態について詳細に説明する。
図１および図２に示すように、本発明による電子部品搭載基板の実施の形態では、平面形状が略矩形の（電子部品搭載用）金属板１０の一方の主面に、（銀の焼結体を含む）銀接合層１２により電子部品１４が接合されている。また、金属板１０の他方の主面に、平面形状が略矩形のセラミックス基板１６の一方の主面を接合し、このセラミックス基板１６の他方の主面に、平面形状が略矩形の放熱用金属板（金属ベース板）１８を接合してもよい。また、金属板１０の一方の主面に銅めっき皮膜２０を形成し、その銅めっき皮膜２０上に、銀接合層１２により電子部品１４を接合してもよい。
なお、金属板１０は、銅あるいは（銅めっき皮膜２０を形成する場合には）アルミニウムまたはアルミニウム合金からなり、金属板１０の一方の主面（または銅めっき皮膜２０の表面）（電子部品１４が接合される面）の表面粗さが０．４μｍ以上、好ましくは０．５〜２．０μｍになっている。また、金属板１０の一方の主面（または銅めっき皮膜２０の表面）（電子部品１４が接合される面）のビッカース硬さＨｖが１００以下であるのが好ましく、４０以下であるのがさらに好ましい。
また、電子部品１４の金属板１０の一方の主面（電子部品１４が接合される面）（銅めっき皮膜２０を形成する場合には銅めっき皮膜２０の表面）に接合される面が、金、銀、銅およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金のように、銀接合層１２で接合可能な金属で覆われているのが好ましく、金、銀およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金でめっきされているのが好ましい。
本発明による電子部品搭載基板の製造方法の実施の形態では、銅あるいは（銅めっき皮膜２０を形成する場合には）アルミニウムまたはアルミニウム合金からなる金属板１０の一方の主面（または銅めっき皮膜２０の表面）に電子部品１４が搭載された電子部品搭載基板の製造方法において、金属板１０の一方の主面（または銅めっき皮膜２０の表面）（電子部品１４が接合される面）を粗くしてその表面粗さを０．４μｍ以上、好ましくは０．５〜２．０μｍにする表面加工を行い、その主面（または銅めっき皮膜２０の表面）に銀ペーストを塗布して電子部品１４を配置した後、銀ペースト中の銀を焼結させて銀接合層１２を形成し、この銀接合層１２によって電子部品１４を金属板１０の一方の主面（または銅めっき皮膜２０の表面）に接合する。
また、表面加工を行った後、銀ペーストを塗布する前に、金属板１０の一方の主面（または銅めっき皮膜２０の表面）（電子部品１４が接合される面）を加熱処理して焼鈍するのが好ましく、この焼鈍により金属板１０（または銅めっき皮膜２０）のビッカース硬さＨｖを（小さくして）４０以下に（軟らかく）するのが好ましい。この焼鈍の際の加熱温度は、３００〜６５０℃であるのが好ましく、３５０〜４５０℃であるのがさらに好ましい。また、この焼鈍の際の加熱時間は、１５〜９０分間であるのが好ましく、３０〜６０分間であるのがさらに好ましい。
なお、銀ペースト中の銀の焼結は、金属板１０（または銅めっき皮膜２０）に対して電子部品１４を加圧しながら加熱することによって行うのが好ましい。この焼結の際の加熱温度は、２００〜４００℃であるのが好ましく、２２０〜３００℃であるのがさらに好ましい。また、この焼結の際の加熱時間は、１〜１０分間であるのが好ましい。また、この焼結の際に加圧する圧力は、１０ＭＰａ以下でよく、２〜１０ＭＰａであるのが好ましく、３〜８ＭＰａであるのがさらに好ましい。
また、金属板１０の他方の主面に、平面形状が略矩形のセラミックス基板１６の一方の主面を接合し、このセラミックス基板１６の他方の主面に、平面形状が略矩形の放熱用金属板（金属ベース板）１８を接合してもよい。この場合、これらの金属板１０とセラミックス基板１６の間およびセラミックス基板１６と金属ベース板１８の間の接合の後に、金属板１０の一方の主面（または銅めっき皮膜２０の表面）（電子部品１４が接合される面）の表面加工を行い、その主面（または銅めっき皮膜２０の表面）に銀ペーストを塗布して電子部品１４を配置した後、銀ペースト中の銀を焼結させて銀接合層１２を形成し、この銀接合層１２によって電子部品１４を金属板１０の一方の主面（または銅めっき皮膜２０の表面）に接合すればよい。
なお、金属板１０が銅板からなる場合には、金属板１０とセラミックス基板１６の間およびセラミックス基板１６と金属ベース板１８の間を直接接合してもよいし、ろう材を介して接合してもよい。これらの場合、金属板１０とセラミックス基板１６の間（およびセラミックス基板１６と金属ベース板１８の間）の接合の前に、金属板１０の一方の主面（または銅めっき皮膜２０の表面）の表面加工を行ってもよい。この場合、表面加工後に加熱処理による焼鈍をしなくても、接合の際に金属板１０（または銅めっき皮膜２０）が加熱されることにより、金属板１０（または銅めっき皮膜２０）のビッカース硬さＨｖを（小さくして）４０以下に（軟らかく）することができる。
また、金属板１０がアルミニウムまたはアルミニウム合金からなる場合には、金属板１０とセラミックス基板１６の間およびセラミックス基板１６と金属ベース板１８の間の接合では、（図示しない）鋳型内にセラミックス基板１６を配置した後、セラミックス基板１６の両主面に接触するようにアルミニウムまたはアルミニウム合金の溶湯を注湯した後に溶湯を冷却して固化させることにより、セラミックス基板１６の各々の主面に金属板１０および金属ベース板１８を形成して直接接合させるのが好ましい。
また、表面加工は、（液体中に微粒子を含む研磨材スラリーを金属板の表面に噴射するウエットブラスト処理などの）ブラスト処理や、（砥粒としてラップ剤を介してラップ盤上に金属板を配置して金属板に圧力を加えてスライディングさせて研磨する）ラップ加工によって行うのが好ましい。
また、銀ペーストとして、４００℃以下の温度で焼結可能な銀微粒子を含むペーストを使用することができ、ソルビン酸などの炭素数８以下（好ましくは６〜８）の有機化合物で被覆された平均一次粒子径１〜２００ｎｍの銀微粒子が分散媒（好ましくは極性溶媒）に分散した接合材（例えば、ＤＯＷＡエレクトロニクス株式会社製のＰＡ−ＨＴ−１５０３Ｍ−Ｃ）を使用するのが好ましい。このような銀微粒子が分散した分散媒に平均一次粒径（Ｄ５０径）が０．５〜３．０μｍの（球状）銀粒子がさらに分散した接合材（例えば、ＤＯＷＡエレクトロニクス株式会社製のＰＡ−ＨＴ−１００１Ｌ）を使用してもよい。
本発明による電子部品搭載基板の製造方法の実施の形態では、銀ペースト中の銀の焼結の際に５〜７ＭＰａ程度の低い圧力で加圧しながら２５０〜２６０℃程度の低温で加熱した場合でも、金属板（銅板または銅めっき板）上に（接合部に空隙などの接合欠陥が殆どなく）十分な接合強度で電子部品を接合することができる。
なお、本明細書中において、「表面粗さ」とは、ＪＩＳ Ｂ０６０１（２００１年）に基づいて算出した算術平均粗さＲａをいう。また、「銀粒子の平均一次粒径（Ｄ５０径）」とは、レーザー回折法により測定した銀粒子の５０％粒径（Ｄ５０径）（累積５０質量％粒径）をいい、「銀微粒子の平均一次粒子径」とは、透過型電子顕微鏡写真（ＴＥＭ像）による銀微粒子の一次粒子径の平均値をいう。
以下、本発明による電子部品搭載基板およびその製造方法の実施例について詳細に説明する。
［実施例１］
まず、４８ｍｍ×５７ｍｍ×０．２５ｍｍの無酸素銅からなる（電子部品搭載用）金属板と（放熱用）金属ベース板を用意した。
次に、活性金属としてＴｉを含有するＡｇ−Ｃｕ系ろう材を介して、（電子部品搭載用）金属板の一方の面を４９ｍｍ×５８ｍｍ×０．６４ｍｍのＡｌＮからなるセラミックス基板の一方の主面に接合するとともに、（放熱用）金属ベース板をそのセラミックス基板の他方の面に接合して、金属−セラミックス接合基板を作製した。
次に、ウエットブラスト装置（マコー株式会社製の型番ＮＦＲ−７３７）により、金属−セラミックス接合基板の（電子部品搭載用）金属板の他方の面の表面処理を行った。なお、ウエットブラスト装置の処理条件として、エアー圧０．２０ＭＰａ、処理速度０．３ｍ／分、投射距離２０ｍｍ、投射角度９０°とし、水中に砥粒として平均粒径４０μｍのアルミナ＃３２０を１５体積％含む研磨材スラリーを使用した。このウエットブラスト処理後の（電子部品搭載用）金属板について、超深度表面形状測定顕微鏡（株式会社キーエンス製のＶＫ−８５００）の線粗さ測定機能を使用して、金属板の表面の任意の１００μｍ×１００μｍの正方形の領域の１辺に平行な長さ１００μｍの任意の直線に沿った線粗さを測定した結果から、ＪＩＳ Ｂ０６０１（２００１年）に基づいて表面粗さ（算術平均粗さＲａ）を算出したところ、０．８１μｍであった。なお、この金属板の他方の面のビッカース硬さＨｖを微小硬さ試験機（ヘルモートフィッシャー社製のフィッシャースコープＨＭ２０００）により３００ｍＮ／１０ｓの条件で測定したところ、９７．８であった。
次に、銀微粒子と銀粒子が分散媒に分散した銀ペーストとして、ソルビン酸で被覆された平均一次粒子径１００ｎｍの銀微粒子（銀ナノ粒子）の凝集体の乾燥粉末と平均一次粒径（Ｄ５０径）１．０μｍの球状銀粒子の粉末（ＤＯＷＡエレクトロニクス株式会社製の２−１Ｃ球状銀粉末）とを分散剤とともに分散媒に混合した銀ペースト（ＤＯＷＡエレクトロニクス株式会社製のＰＡ−ＨＴ−１００１Ｌ）を用意した。この銀ペーストを上記の金属−セラミックス接合基板の（電子部品搭載用）金属板の（表面処理した）表面の電子部品搭載部分に塗布し、その上に電子部品として底面（裏面）が金めっきされた（１３ｍｍ×１３ｍｍの大きさの）Ｓｉチップを配置し、大気中において、１００℃で１０分間予備加熱した後、Ｓｉゴムシートを介して７ＭＰａで加圧しながら２６０℃で２分間加熱して、（電子部品搭載用）金属板にＳｉチップを接合した。
このようにして作製した電子部品搭載基板について、（電子部品搭載用）金属板とＳｉチップとの接合部を超音波探傷装置（ＳＡＴ）（日立建機ファインテック株式会社製のＦＳ１００ＩＩ）により観察したところ、接合部の剥がれはなく、ボイドなどの接合欠陥がなく良好に接合されていた。
また、作製した電子部品搭載基板を−４０℃で１５分間保持した後に室温で１分間保持し、その後、１７５℃で１５分間保持した後に室温で１分間保持するヒートサイクルの１００サイクル後と３００サイクル後の接合状態を確認したところ、１００サイクル後の電子部品搭載基板では、（電子部品搭載用）金属板とＳｉチップが良好に接合されていたが、３００サイクル後の電子部品搭載基板では、（わずかにボイドなどの接合欠陥による不良状態が見られたが）ほぼ良好に接合されていた。
［実施例２］
（電子部品搭載用）金属板の表面処理を行った金属−セラミックス接合基板を還元ガス雰囲気として水素ガス中において３７０℃で３０分間加熱して焼鈍した以外は、実施例１と同様の方法により、電子部品搭載基板を作製した。なお、焼鈍後の（電子部品搭載用）金属板の（表面処理した）表面の表面粗さ（算術平均粗さＲａ）は０．７７μｍであり、その（電子部品搭載用）金属板の（表面処理した）表面のビッカース硬さＨｖは３６．１であった。
このようにして作製した電子部品搭載基板について、実施例１と同様の方法により、（電子部品搭載用）金属板とＳｉチップとの接合部を観察したところ、接合部の剥がれはなく、良好に接合されていた。
また、作製した電子部品搭載基板について、実施例１と同様のヒートサイクル後の接合状態を確認したところ、１００サイクル後と３００サイクル後のいずれも、（電子部品搭載用）金属板とＳｉチップが良好に接合されていた。
［比較例１］
ウエットブラスト処理を行わなかった以外は、実施例１と同様の方法により、電子部品搭載基板を作製した。なお、（電子部品搭載用）金属板の（表面処理した）表面の表面粗さ（算術平均粗さＲａ）は０．０９μｍであり、（電子部品搭載用）金属板のビッカース硬さＨｖは３５．４であった。
このようにして作製した電子部品搭載基板について、実施例１と同様の方法により、（電子部品搭載用）金属板とＳｉチップとの接合部を観察したところ、（わずかに不良状態が見られたが）ほぼ良好に接合されていた。
また、作製した電子部品搭載基板について、実施例１と同様のヒートサイクル後の接合状態を確認したところ、１００サイクル後の電子部品搭載基板では、（わずかに不良状態が見られたが）ほぼ良好に接合されていたか、一部不良状態があったが接合部の剥がれまでには至っておらず、３００サイクル後の電子部品搭載基板では、一部不良状態があったが接合部の剥がれまでには至っていなかった。
［実施例３］
鋳型内に７８ｍｍ×９５ｍｍ×０．６４ｍｍの大きさのＡｌＮからなるセラミックス基板を配置し、このセラミックス基板の両主面に接触するように９９．９質量％のアルミニウムの溶湯を注湯した後に溶湯を冷却して固化させることにより、セラミックス基板の各々の主面に６８ｍｍ×８５ｍｍ×０．２ｍｍの大きさの（電子部品搭載用）金属板と６８ｍｍ×８５ｍｍ×０．２ｍｍの大きさの（放熱用）金属ベース板を形成して、それぞれセラミックス基板の主面に直接接合させた。
次に、実施例１と同様のウエットブラスト装置により（電子部品搭載用）金属板の表面処理を行った。なお、ウエットブラスト装置の処理条件として、エアー圧０．２０ＭＰａ、処理速度０．３ｍ／分、投射距離３０ｍｍ、投射角度９０°とし、水中に砥粒として平均粒径４０μｍのアルミナ＃３２０を１５体積％含む研磨材スラリーを使用した。このウエットブラスト処理後の（電子部品搭載用）金属板について、実施例１と同様の方法により、表面粗さ（算術平均粗さＲａ）を算出したところ、１．６μｍであった。なお、この金属板のビッカース硬さＨｖは２９．１であった。
次に、表面処理後の（電子部品搭載用）金属板の表面の脱脂および化学研磨を行い、この脱脂および化学研磨後の（電子部品搭載用）金属板を、２５℃の亜鉛置換液（奥野製薬工業株式会社製のサブスターＺＮ−１１１）に３０秒間浸漬して亜鉛置換を行い、水洗し、硝酸に室温で３０秒間浸漬して酸洗し、水洗し、上記と同じ亜鉛置換液に３０秒間浸漬して２回目の亜鉛置換を行った後、水洗することにより、（電子部品搭載用）金属板のダブルジンケート処理（２回亜鉛置換）を行った。
次に、ダブルジンケート処理後の（電子部品搭載用）金属板を無電解ニッケルめっき液（奥野製薬工業株式会社製のトップニコロンＴＯＭ−ＬＦ）に浸漬することにより、（電子部品搭載用）金属板上に厚さ４〜５μｍのＮｉめっき層を形成した。
次に、Ｎｉめっき層を形成した（電子部品搭載用）金属板を無電解銅めっき液（奥野製薬工業株式会社製のＡＩＳ−アドカッパーＣＴ）に浸漬することにより、電子部品搭載用）金属板上のＮｉめっき層上に厚さ０．４〜０．５μｍのＣｕめっき層を形成した。
なお、Ｃｕめっき層を形成した後の（電子部品搭載用）金属板上のＣｕめっき層の表面の表面粗さ（算術平均粗さＲａ）は１．６μｍであり、ビッカース硬さＨｖは２９．１であった。
次に、接合の際の圧力を５ＭＰａとした以外は、実施例１と同様の方法により、電子部品搭載用）金属板上のＣｕめっき層にＳｉチップを接合した。
このようにして作製した電子部品搭載基板について、実施例１と同様の方法により、（電子部品搭載用）金属板上のＣｕめっき層とＳｉチップとの接合部を観察したところ、接合部の剥がれはなく、良好に接合されていた。
また、作製した電子部品搭載基板を−４０℃で１５分間保持した後に室温で１分間保持し、その後、２５０℃で５分間保持した後に室温で１分間保持するヒートサイクルの１００サイクル後、３００サイクル後および１０００サイクル後の接合状態を確認したところ、１００サイクル後、３００サイクル後および１０００サイクル後のいずれも、（電子部品搭載用）金属板上のＣｕめっき層とＳｉチップが良好に接合されていた。
［比較例２］
表面処理としてウエットブラスト処理に代えてパフ研磨を行った以外は、実施例３と同様の方法により、電子部品搭載基板を作製した。なお、（電子部品搭載用）金属板上のＣｕめっき層の（表面処理した）表面の表面粗さ（算術平均粗さＲａ）は０．１５μｍであり、（電子部品搭載用）金属板のビッカース硬さＨｖは２９．１であった。
このようにして作製した電子部品搭載基板について、実施例３と同様の方法により、（電子部品搭載用）金属板とＳｉチップとの接合部を観察したところ、接合部の剥がれはなく、良好に接合されていた。
また、作製した電子部品搭載基板について、実施例１と同様のヒートサイクル後の接合状態を確認したところ、１００サイクル後の電子部品搭載基板では、（電子部品搭載用）金属板とＳｉチップが良好に接合され、３００サイクル後の電子部品搭載基板では、（わずかに不良状態が見られたが）ほぼ良好に接合されていたか、一部不良状態があったが接合部の剥がれまでには至っておらず、１０００サイクル後の電子部品搭載基板では、一部不良状態があったが接合部の剥がれまでには至っていなかった。
［実施例４］
鋳型内に３４ｍｍ×３１ｍｍ×０．６ｍｍの大きさのＡｌＮからなるセラミックス基板を配置し、このセラミックス基板の各々の主面に３０ｍｍ×２７ｍｍ×０．４ｍｍの大きさの（電子部品搭載用）金属板と３０ｍｍ×２７ｍｍ×０．４ｍｍの大きさの（放熱用）金属ベース板を形成した以外は、実施例３と同様の方法により、セラミックス基板の各々の主面に金属板を直接接合させて金属−セラミックス接合基板を作製した後、金属板の表面処理およびダブルジンケート処理を行い、Ｎｉめっき層及びＣｕめっき層を形成した。なお、Ｃｕめっき層を形成した後の（電子部品搭載用）金属板上のＣｕめっき層の表面の表面粗さ（算術平均粗さＲａ）は１．５μｍであり、ビッカース硬さＨｖは２９．０であった。
次に、作製した金属−セラミックス接合基板の（電子部品搭載用）金属板上のＣｕめっき層の表面の電子部品搭載部分に、実施例１と同様の銀ペーストを塗布し、その上に電子部品としてＳｉチップ（底面（裏面）に下地層として厚さ１μｍのＴｉめっき層と（その上の）厚さ３μｍのＮｉめっき層が形成されるとともにこれらの下地層が金めっきされた（７ｍｍ×７ｍｍの大きさの）Ｓｉチップ）を配置し、窒素雰囲気中において、昇温速度１℃／ｓで昇温させた後、６ＭＰａで加圧しながら２５０℃で５分間加熱して、（電子部品搭載用）金属板上のＣｕめっき層にＳｉチップを接合した。
このようにして作製した電子部品搭載基板について、（電子部品搭載用）金属板上のＣｕめっき層とＳｉチップとの接合部を走査型超音波顕微鏡（ＳＡＭ）（日立建機ファインテック株式会社製のＦｉｎｅＳＡＴ ＦＳ１００ＩＩ）により観察したところ、接合部の剥がれはなく、良好に接合されていた。また、（電子部品搭載用）金属板とＳｉチップとの接合部のせん断強度をせん断強度測定器（ライジ社製のＤＡＧＥ２００）により測定したところ、４０ＭＰａ以上であり、良好に接合されていた。
また、作製した電子部品搭載基板について、実施例３と同様のヒートサイクルの１００サイクル後と５００サイクル後と１０００サイクル後の接合状態をＳＡＭにより観察したところ、１００サイクル後と５００サイクル後と１０００サイクル後のいずれも、（電子部品搭載用）金属板上のＣｕめっき層とＳｉチップが良好に接合されていた。また、実施例３と同様のヒートサイクルの１００サイクル後と５００サイクル後と１０００サイクル後の（電子部品搭載用）金属板上のＣｕめっき層とＳｉチップとの接合部のせん断強度を測定したところ、１００サイクル後と５００サイクル後のせん断強度は４０ＭＰａ以上、１０００サイクル後のせん断強度は２９ＭＰａであり、良好に接合されていた。
１０ （電子部品搭載用）金属板
１２ 銀接合層
１４ 電子部品
１６ セラミックス基板
１８ （放熱用）金属ベース板
２０ 銅めっき皮膜

Claims (5)

  1. 銅板または銅めっき板の一方の面に電子部品が搭載された電子部品搭載基板の製造方法において、銅板または銅めっき板の一方の面の表面粗さを０．４μｍ以上にする表面加工を行った後、その銅板または銅めっき板を焼鈍し、その一方の面に銀ペーストを塗布して電子部品を配置した後、銀ペースト中の銀を焼結させて銀接合層を形成し、この銀接合層によって電子部品を銅板または銅めっき板の一方の面に接合することを特徴とする、電子部品搭載基板の製造方法。
  2. 前記焼鈍により前記銅板または銅めっき板のビッカース硬さＨｖを４０以下にすることを特徴とする、請求項１に記載の電子部品搭載基板の製造方法。
  3. 前記表面加工がウエットブラスト処理であることを特徴とする、請求項１または２に記載の電子部品搭載基板の製造方法。
  4. 前記銅板または銅めっき板の他方の面にセラミックス基板の一方の面を接合することを特徴とする、請求項１乃至３のいずれかに記載の電子部品搭載基板の製造方法。
  5. 前記セラミックス基板の他方の面に金属ベース板を接合することを特徴とする、請求項４に記載の電子部品搭載基板の製造方法。
JP2013185997A 2013-09-09 2013-09-09 電子部品搭載基板およびその製造方法 Active JP6262968B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013185997A JP6262968B2 (ja) 2013-09-09 2013-09-09 電子部品搭載基板およびその製造方法
HUE14842159A HUE053497T2 (hu) 2013-09-09 2014-09-02 Eljárás elektronikai alkatrész-szerelvény tábla gyártására
EP14842159.7A EP3048640B1 (en) 2013-09-09 2014-09-02 Method for producing an electronic part mounting substrate
PCT/JP2014/073599 WO2015034078A1 (ja) 2013-09-09 2014-09-02 電子部品搭載基板およびその製造方法
US14/917,095 US9831157B2 (en) 2013-09-09 2014-09-02 Method of attaching an electronic part to a copper plate having a surface roughness
CN201480049462.0A CN105531805B (zh) 2013-09-09 2014-09-02 电子器件搭载基板及其制造方法
KR1020167009152A KR102280653B1 (ko) 2013-09-09 2014-09-02 전자 부품 탑재 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185997A JP6262968B2 (ja) 2013-09-09 2013-09-09 電子部品搭載基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015053414A JP2015053414A (ja) 2015-03-19
JP6262968B2 true JP6262968B2 (ja) 2018-01-17

Family

ID=52628536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013185997A Active JP6262968B2 (ja) 2013-09-09 2013-09-09 電子部品搭載基板およびその製造方法

Country Status (7)

Country Link
US (1) US9831157B2 (ja)
EP (1) EP3048640B1 (ja)
JP (1) JP6262968B2 (ja)
KR (1) KR102280653B1 (ja)
CN (1) CN105531805B (ja)
HU (1) HUE053497T2 (ja)
WO (1) WO2015034078A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6276424B2 (ja) * 2014-12-16 2018-02-07 京セラ株式会社 回路基板および電子装置
DE102015102759A1 (de) * 2015-02-26 2016-09-01 Heraeus Deutschland GmbH & Co. KG Leistungselektronik-Modul und Verfahren zur Herstellung eines Leistungselektronik-Moduls
JP6782561B2 (ja) * 2015-07-16 2020-11-11 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6200042B2 (ja) 2015-08-06 2017-09-20 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
EP3451372B1 (en) * 2016-04-26 2021-09-15 KYOCERA Corporation Power module substrate, power module, and method for manufacturing power module substrate
JP6753721B2 (ja) * 2016-07-29 2020-09-09 Ｄｏｗａメタルテック株式会社 金属−セラミックス回路基板およびその製造方法
WO2018181417A1 (ja) 2017-03-31 2018-10-04 ローム株式会社 パワーモジュールおよびその製造方法
CN110622301B (zh) * 2017-05-10 2023-06-23 罗姆股份有限公司 功率半导体装置及其制造方法
KR20230066662A (ko) * 2017-06-09 2023-05-16 덴카 주식회사 세라믹스 회로 기판
JP7207904B2 (ja) * 2017-08-25 2023-01-18 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
CN111868900A (zh) * 2018-03-23 2020-10-30 三菱综合材料株式会社 电子组件安装模块的制造方法
US11070190B2 (en) 2018-03-27 2021-07-20 Statek Corporation Silver-bonded quartz crystal
JP6991950B2 (ja) * 2018-09-26 2022-01-13 日立Astemo株式会社 パワーモジュール
CN110582166B (zh) * 2019-09-04 2021-09-14 广州陶积电电子科技有限公司 一种dbc与dpc结合的陶瓷板加工方法及陶瓷基板
EP3792962A1 (en) * 2019-09-12 2021-03-17 Infineon Technologies AG Method for monitoring a process of forming a sinterable connection layer by photometric measurements

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01135057A (ja) * 1987-11-20 1989-05-26 Kobe Steel Ltd リードフレーム材料の製造方法
JP3222614B2 (ja) * 1993-04-15 2001-10-29 松下電工株式会社 立体表面への膜形成方法
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
JPH08158027A (ja) * 1994-12-05 1996-06-18 Nippon Foil Mfg Co Ltd 圧延銅箔の焼鈍方法
KR100371974B1 (ko) 1997-05-26 2003-02-17 스미토모덴키고교가부시키가이샤 구리회로접합기판 및 그 제조방법
KR20020048369A (ko) * 1999-07-09 2002-06-22 마티네즈 길러모 절연 기판 상에 얇은 금속 층을 형성하는 방법
US6853087B2 (en) * 2000-09-19 2005-02-08 Nanopierce Technologies, Inc. Component and antennae assembly in radio frequency identification devices
JP2004022852A (ja) * 2002-06-18 2004-01-22 Cmk Corp 微細回路の形成方法
JP4704025B2 (ja) * 2004-12-21 2011-06-15 Ｊｘ日鉱日石金属株式会社 高周波回路用粗化処理圧延銅箔及びその製造方法
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
WO2007061112A1 (ja) * 2005-11-28 2007-05-31 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
JP4731340B2 (ja) 2006-02-02 2011-07-20 富士通株式会社 半導体装置の製造方法
DE102006037198A1 (de) * 2006-08-09 2008-02-14 Waag, Andreas, Dr. Verbindungsschicht mit anisotroper Leitfähigkeit
US7821130B2 (en) * 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint
US7754533B2 (en) * 2008-08-28 2010-07-13 Infineon Technologies Ag Method of manufacturing a semiconductor device
JP5824201B2 (ja) * 2009-09-11 2015-11-25 Ｄｏｗａエレクトロニクス株式会社 接合材およびそれを用いた接合方法
JP2011073194A (ja) * 2009-09-29 2011-04-14 Dowa Metaltech Kk 金属−セラミックス接合基板およびその製造方法
US8885326B2 (en) * 2011-04-26 2014-11-11 Rohm Co., Ltd. Solid electrolytic capacitor and method for manufacturing the same
JP6099453B2 (ja) * 2012-11-28 2017-03-22 Ｄｏｗａメタルテック株式会社 電子部品搭載基板およびその製造方法

Also Published As

Publication number Publication date
EP3048640A4 (en) 2017-07-19
EP3048640A1 (en) 2016-07-27
KR20160054549A (ko) 2016-05-16
JP2015053414A (ja) 2015-03-19
HUE053497T2 (hu) 2021-06-28
EP3048640B1 (en) 2020-12-23
US20160211195A1 (en) 2016-07-21
US9831157B2 (en) 2017-11-28
WO2015034078A1 (ja) 2015-03-12
CN105531805A (zh) 2016-04-27
KR102280653B1 (ko) 2021-07-21
CN105531805B (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
JP6262968B2 (ja) 電子部品搭載基板およびその製造方法
JP6099453B2 (ja) 電子部品搭載基板およびその製造方法
JP6100501B2 (ja) セラミック回路基板および製造方法
US9960140B2 (en) Metal joining structure using metal nanoparticles and metal joining method and metal joining material
JP5367914B2 (ja) 配線基板およびその製造方法ならびに半導体装置
JP5359644B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP6108987B2 (ja) 接続構造体
JP6384894B2 (ja) 金属ナノ粒子を用いた金属接合構造及び金属接合方法並びに金属接合材料
EP3093882B1 (en) Electronic circuit device
JP2016168625A (ja) 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP5877276B2 (ja) 接合構造および電子部材接合構造体
JP6442688B2 (ja) 金属材の接合方法
JP2015080812A (ja) 接合方法
JP2024041251A (ja) 電子部品接合方法
JP7141864B2 (ja) 電子部品搭載基板およびその製造方法
TW202243883A (zh) 附有預成形層之接合用薄片、接合體之製造方法及附有預成形層之被接合構件
JP2015076500A (ja) 接合構造および電子部材接合構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171215

R150 Certificate of patent or registration of utility model

Ref document number: 6262968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250