JP5682779B2 - 高密度かつ接合性に優れたパワーモジュール用基板 - Google Patents

高密度かつ接合性に優れたパワーモジュール用基板 Download PDF

Info

Publication number
JP5682779B2
JP5682779B2 JP2011022662A JP2011022662A JP5682779B2 JP 5682779 B2 JP5682779 B2 JP 5682779B2 JP 2011022662 A JP2011022662 A JP 2011022662A JP 2011022662 A JP2011022662 A JP 2011022662A JP 5682779 B2 JP5682779 B2 JP 5682779B2
Authority
JP
Japan
Prior art keywords
particles
ceramic substrate
power module
fibrous
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011022662A
Other languages
English (en)
Other versions
JP2012164741A (ja
Inventor
慎介 青木
慎介 青木
長瀬 敏之
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2011022662A priority Critical patent/JP5682779B2/ja
Publication of JP2012164741A publication Critical patent/JP2012164741A/ja
Application granted granted Critical
Publication of JP5682779B2 publication Critical patent/JP5682779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、セラミックス焼結体を用いたセラミックス基板を備えるとともに、大電流・大電圧を制御する高放熱性絶縁基板として用いられるパワーモジュール用基板に関し、さらに詳しくは、焼結性および接合性に優れたパワーモジュール用基板に関する。
従来、半導体素子の中でも電力供給のためのパワーモジュールは発熱量が比較的高く、これを搭載する基板としては、例えば、AlN、Al、Si、SiC等からなるセラミックス基板上にアルミニウム層をAl−Si系等のろう材料を介して接合させたパワーモジュール用基板が用いられている。このアルミニウム層は、後工程のエッチングにおいて回路が形成されて回路層となる。そして、エッチング後は、この回路層の表面にはんだ材を介して半導体チップ等のパワー素子(電子部品)が搭載されパワーモジュールが構成される。セラミックス基板の中でもSiは、機械的強度に優れており、高温かつ衝撃が加わるような、例えば、自動車のエンジンルームなどの過酷な使用条件下においても割れ等の問題を回避することができるため、注目を集めている(例えば、特許文献1参照)。
なお、セラミックス基板の下面にも放熱のための熱伝導層としてAl等の金属板が接合され、この金属板を介してヒートシンク等の放熱板上にパワーモジュール用基板全体が接合されたものが知られている。
前述のパワーモジュール用基板のセラミックス基板として、セラミックス材料を焼結してなるセラミックス焼結体を適用することが可能である。例えば、セラミックス焼結体は、セラミックス粒子を母材とするマトリックスと、このマトリックスに分散されるセラミックス球状粒子およびセラミックス板状粒子とから形成されている(例えば、特許文献2参照)。
特開2009−76649号公報 特開平7−82047号公報
しかしながら、Siは高強度であるが、AlNやAlと比較して、Si自身が針状の出発材料が一般的であるため難焼結性であり、高密度かつ平滑な表面を持つセラミックス基板を得ることが困難である。そのため同じ接合温度で比較した場合、接合性が悪くなる傾向があるという課題があった。
すなわち、Si焼結体からなるセラミックス基板を用いても、未だパワーモジュール用基板の熱サイクル時における耐久性は充分とは言えず、使用時にこのセラミックス焼結体を形成する粒子の粒界に沿って亀裂が進展することがあった。そのため、熱サイクル時の強度をさらに向上させ、耐久性の高いパワーモジュール用基板を製作可能なセラミックス焼結体が求められていた。
そこで、本発明が解決しようとする技術的課題、すなわち、本発明の目的は、熱サイクル時における亀裂の進展が抑制されるとともに、焼結性および接合性に優れたパワーモジュール用基板を提供することである。
前記目的を達成するために、本発明者らが鋭意研究を重ねた結果、本発明は、以下の手段を提案している。
すなわち、本発明は、回路層となる金属板をセラミックス基板に接合したパワーモジュール用基板であって、前記セラミックス基板平均面粗さRaが0.4μm以下、密度が93.8%以上であり、繊維状Si粒子と、非晶質Si粒子とが焼結されており、前記繊維状Si粒子が、0.05μm以上3μm以下の短軸径と3以上20以下のアスペクト比を有し、且つ、一つの断面における前記繊維状Si粒子のセラミックス基板に占める割合が、5面積%以上95面積%以下であり、前記非晶質Si粒子の平均粒子径が1nm以上500nm以下であることを特徴とする。
本発明に係るセラミックス基板によれば、セラミックス焼結体に含まれる繊維状Si粒子は、短軸径が0.05μm以上3μm以下、且つアスペクト比が3以上20以下とされているので、前記非晶質Si粒子同士を架橋し繋ぎ留める効果を充分に発揮することができる。従って、非晶質Si粒子の粒界に沿って亀裂が発生した際には、この繊維状Si粒子がこれら非晶質Si粒子同士を架橋するようにして繋ぎ留めるとともに、ピン留め効果を奏効せしめて、亀裂が進展するのを防止する。ここで、繊維状Si粒子の短軸径は、0.05μmより小さい場合や3μmより大きい場合には、充分なピン留め効果が得られないため、0.05μm以上3μm以下の範囲とすることが好ましい。また、アスペクト比は、3より小さい場合には充分なピン留め効果が得られにくくなり、20より大きい場合には焼結体の密度や表面の平滑性が低下するおそれがあるため、3以上20以下の範囲とすることが好ましい。
さらに、このセラミックス基板の非晶質Si粒子は、平均粒子径が1nm以上500nm以下とされており、繊維状Si粒子の粒界近傍に配置されやすくなされているので、これら繊維状Si粒子同士を密着させるようにして繋ぎ留め、前述の繊維状Si粒子の架橋効果をより促進することができる。また、これら非晶質Si粒子が、繊維状Si粒子の転位の移動を抑制する(ピン留め効果)ため、強度が向上される。また、ナノサイズの粒子が繊維状Si粒子の粒界の隙間を埋めるようにして配置されるので、このセラミックス基板は相対密度が非常に高く形成されるとともにその焼結性が向上する。ここで、非晶質Si粒子の平均粒子径は、1nmより小さく作製することは困難であり、また500nmより大きくすると粒子間の空隙を埋めるのに適さないため、1nm以上500nm以下の範囲とすることが好ましい。
また、一つの断面における繊維状Si粒子のセラミックス基板に占める割合が、5面積%以上95面積%以下とされており、非晶質Si粒子が繊維状Si粒子の粒界の隙間を埋めるようにして配置されるので、繊維状Si粒子および非晶質Si粒子の夫々の作用効果を確実に奏功せしめるとともに、このセラミックス基板の強度および熱サイクル時の耐久性が向上される。これら各Si粒子のセラミックス基板に占める割合が夫々5面積%に満たない場合は、夫々の粒子の作用効果が充分に現れず、また、これら各Si粒子のセラミックス基板に占める割合が夫々95面積%を超えると緻密体の作製が困難となり、焼結体の強度が逆に低減する虞があるので、前述の5面積%以上95面積%以下とされるのが好ましい。
Si粒子のアモルファス化の方法としては、特に限定されるものではないが、再現性、生産性の観点からメカノケミカル処理を用いることが好ましい。
さらに、焼結後の表面粗さは、接合性向上の観点から、Raで0.4μm以下であることがより望ましい。
本発明に係るパワーモジュール用基板によれば、前述のようなセラミックス基板を用いるので、熱サイクル時における亀裂の進展が抑制されるとともに、焼結性および接合性を向上することができる。
本発明に係るセラミックス基板およびパワーモジュール用基板によれば、熱サイクル時における亀裂の進展が抑制されるとともに、焼結性および接合性が向上される。
本発明の一実施形態に係るパワーモジュール用基板を示す概略図である。 図1のパワーモジュール用基板のセラミックス基板を示す拡大した概略断面図である。
以下、図面を参照し、この発明の実施の形態について説明する。
図1は、本発明の一実施形態に係るパワーモジュール用基板を示す概略図、図2は、図1のパワーモジュール用基板を示す拡大した概略断面図である。
本実施形態に係るパワーモジュール用基板1は、図1に示すように、矩形板状のセラミックス基板11を有しており、このセラミックス基板11の表面側に回路層となる回路層用金属板13が積層されるとともに、裏面側に放熱のための熱伝導層となる熱伝導層用金属板12が積層された構成である。例えば、これら回路層用金属板13および熱伝導層用金属板12は、純Alにより形成されている。
セラミックス基板11は、後述するSiの板状のセラミックス材料によって構成されている。ここで、セラミックス基板11は、その厚さが例えば0.635mmとなっている。
熱伝導層用金属板12は、例えばAl(アルミニウム)のような高熱伝導率を有する金属により形成されており、ロウ材層によってセラミックス基板11に接合固定されている。ここで、熱伝導層用金属板12の厚さは、例えば0.6mmとなっている。また、ロウ材層16は、例えばAl−Si(珪素)系(例えばAl:93重量%、Si:7重量%、厚さ10μm以上15μm)またはAl−Ge(ゲルマニウム)系のロウ材により形成されている。
回路層用金属板13は、熱伝導層用金属板12と同様に、例えばAlのような高熱伝導率を有する金属により形成されており、間隔を適宜あけて配置されることで回路を構成する。そして、回路層用金属板13は、ロウ材層17によってセラミックス基板11に接合固定されている。ここで、回路層用金属板13の厚さは、例えば0.6mmとなっている。また、ロウ材層17は、例えばAl−Si系またはAl−Ge系のロウ材により形成されている。
また、回路層用金属板13の上面には、電子部品18がハンダ層19によって固着される。ここで、電子部品18としては、例えば半導体チップが適用可能であり、半導体チップとしてIGBT(Insulated Gate Bipolar Transistor)などのパワーデバイスが挙げられる。
また、図2において、本実施形態のパワーモジュール用基板1に用いられるセラミックス基板11は、セラミックス材料を焼結してなるセラミックス焼結体より形成されている。詳しくは、このセラミックス基板11は、繊維状Si粒子2aおよび非晶質Si粒子2bとから構成されている。
また、繊維状Si粒子2aは、短軸径が0.05μm以上3μm以下、且つアスペクト比が3以上20以下とされている。また、非晶質Si粒子2bは、平均粒子径が1nm以上500nm以下とされており、繊維状Si粒子2aの粒界近傍およびこれら粒子同士の間隙を埋めるようにして配置されている。これら非晶質Si粒子2bにより、このセラミックス基板11の相対密度は一定以上の高い状態が確保されており、例えば、その相対密度は93.8%以上98%程度まで高められている。
また、これら繊維状Si粒子2a、非晶質Si粒子2bは夫々のセラミックス基板11に占める割合が、一つの断面において5面積%以上95面積%以下とされている。つまり、夫々の粒子が少なくとも5面積%以上含まれているのである。
このセラミックス基板11の繊維状Si粒子2aは、例えば、グラファイト等の反応容器内に珪素ブロックを入れ、これを真空雰囲気中で加熱し珪素蒸気を発生させるとともに、この反応容器内に窒素ガスを流入し反応させて、原料の粉末を得ることができる。また、非晶質Si粒子2bは、例えば、酸化珪素微粉末とカーボンブラック微粉末とに高純度の窒化珪素微粉末を添加して十分に混合し、これを加圧して圧成体とし、この圧成体を窒素雰囲気中で1550℃〜1650℃に加熱して還元窒化し、さらに600℃〜700℃で加熱してカーボンブラックを除去することにより、原料の粉末を得ることができる。そして、これら夫々の原料粉末を十分に混合した後、Arガス雰囲気中において1800〜2200℃にて150〜250MPaの条件で加圧焼結して、本実施形態のセラミックス基板11を得ることができる。
以上説明したように、本実施形態のパワーモジュール用基板1によれば、セラミックス基板11の繊維状Si粒子2aは、短軸径が0.05μm以上3μm以下、且つアスペクト比が3以上20以下とされているので、前述の非晶質Si粒子2b同士を架橋し繋ぎ留める効果を充分に発揮することができる。従って、非晶質Si粒子2bの粒界に沿って亀裂が発生した際には、この繊維状Si粒子2aがこれら非晶質Si粒子2b同士を架橋するようにして繋ぎ留めるとともに、ピン留め効果を奏効せしめて、亀裂が進展するのを防止する。ここで、繊維状Si粒子2aの短軸径は、0.05μmより小さい場合や3μmより大きい場合には、充分なピン留め効果が得られないため、0.05μm以上3μm以下の範囲とすることが好ましい。
さらに、このセラミックス基板11の非晶質Si粒子2bは、平均粒子径が1nm以上500nm以下とされており、繊維状Si粒子2aの粒界近傍に配置されやすくなされているので、これら非晶質Si粒子2b同士を密着させるようにして繋ぎ留め、前述の繊維状Si粒子2aの架橋効果をより促進することができる。また、これら非晶質Si粒子2bが、繊維状Si粒子2aの転位の移動を抑制する(ピン留め効果)ため、強度が向上される。また、ナノサイズの粒子が繊維状Si粒子2aの粒界の隙間を埋めるようにして配置されるので、このセラミックス基板11は相対密度が非常に高く形成されるとともにその焼結性が向上する。ここで、非晶質Si粒子2bの粒子径は、1nmより小さく作製することは困難であり、また500nmより大きくすると粒子間の空隙を埋めるのに適さないため、1nm以上500nm以下の範囲とすることが好ましい。
また、これら、繊維状Si粒子2a、非晶質Si粒子2bは夫々のセラミックス基板2に占める割合が、一つの断面において5面積%以上95面積%以下とされているので、夫々の粒子の作用効果を確実に奏功せしめるとともに、このセラミックス基板2の強度および熱サイクル時の耐久性が向上される。これら各Si粒子のセラミックス基板11に占める割合が一つの断面において夫々5面積%に満たない場合は、夫々の粒子の作用効果が充分に現れず、また、これら各Si粒子のセラミックス基板11に占める割合が夫々95面積%を超えると緻密体の作製が困難となり、焼結体の強度が逆に低減する虞があるので、各Si粒子のセラミックス基板11に占める割合は、5面積%以上95面積%以下の範囲とすることが好ましい。
以下に、実施例および比較例を示す。
<セラミックス基板の作成>
グラファイト等の反応容器内に珪素ブロックを入れ、これを真空雰囲気中で加熱し珪素蒸気を発生させるとともに、この反応容器内に窒素ガスを流入し反応させて、繊維状Si粒子を得た。
なお、導入する窒素ガス流量を調整することにより、短軸径およびアスペクト比が異なる複数種類の繊維状Si粒子を得た。
酸化珪素微粉末とカーボンブラック微粉末とに高純度の窒化珪素微粉末を添加して十分に混合し、これを加圧して圧成体とし、この圧成体を窒素雰囲気中で1550℃〜1650℃に加熱して還元窒化し、さらに600℃〜700℃で加熱してカーボンブラックを除去することにより、非晶質Si粒子を得た。
なお、焼成温度を調整することにより、平均粒径が異なる複数種類の繊維状Si粒子を得た。
そして、これら夫々のSi粒子を十分に混合した後、Arガス雰囲気中において、2000℃にて200MPaの条件で加圧焼結して、本実施形態のセラミックス基板11を得た。
<パワーモジュール用基板の作成>
前述のセラミックス基板(板厚0.635mm、一辺が30mmの正方形)の両面に、Al−Si合金のろう材箔を介して28mm角のアルミニウム金属層(回路層の厚み0.6mm、放熱層の厚み1.5mm)を配置した。そして、各積層体の両面にクッションシートを積層してベース板と押圧板との間に配置して加熱処理(650℃、2.5×10Pa)を施し、それぞれパワーモジュール用基板を得た。
<セラミックス基板およびパワーモジュール用基板の評価>
(Si粒子の粒径、アスペクト比、面積比率)
EPMAでの観察において0.05mmの観察視野の写真(500倍)を10枚撮影し、その中で観察可能なSi粒子のサイズを測定し、平均粒径、アスペクト比を計算した。また、同じ観察視野の写真から、繊維状Si粒子および非晶質Si粒子の占める面積比率を算出した。
(セラミックス基板の平滑性)
平均面粗さ(Ra)を原子間力顕微鏡によって測定した。
(セラミックス基板の焼結性)
セラミックス基板の焼結性に関し、下記の各物性を評価した。
アルキメデス法によってセラミックス基板の密度(理論密度に対する百分率)を測定した。
焼結体の曲げ強度を、JIS R 1601に従って評価した。焼結体から3×4×40mmの棒状試験片を切り出し、表面をダイアモンドホイールにて長軸方向に研磨した後、スパン30mm、クロスヘッドスピード0.5mm/分の条件で室温および1300℃で3点曲げ試験を行うことにより測定した。試験片の個数は室温用に30本、1300℃用に10本とし、値はそれらの平均値で示した。
(パワーモジュール用基板の接合性)
接合性評価は、次のように行った。各実施例および比較例のパワーモジュール用基板に、−50℃×30分→室温×10分→150℃×30℃→室温×10分を1サイクルとするヒートサイクルを1000回実施した。その後、目視および超音波探傷により、焼結板の剥離やクラック発生状況を観察した。
以上の結果を表1に示した。
Figure 0005682779
なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本実施形態ではパワーモジュール用基板1について説明したが、これに限られず、このパワーモジュール用基板1の表面に半導体チップ等の電子部品(不図示)を搭載し、パワーモジュール用基板1の裏面に熱交換器であるヒートシンク(不図示)を接合することによってパワーモジュールを形成してもよい。
また、本実施形態では加圧焼結で作製したセラミックス基板をアルミニウム金属層と接合して、パワーモジュール用基板を作成する方法の一例を示したが、これに限定されず、例えば、セラミックス基板にホーニング処理を施した後で、セラミックス基板をアルミニウム金属層とを接合してもよい。
1 ・・・ パワーモジュール用基板
11 ・・・ セラミックス基板
12 ・・・ 熱伝導層用金属板
13 ・・・ 回路層用金属板
16、17 ・・・ ロウ材層
18 ・・・ 電子部品
19 ・・・ ハンダ層
20 ・・・ セラミックス焼結体
2a ・・・ 繊維状Si3N4粒子
2b ・・・ 非晶質Si3N4粒子

Claims (1)

  1. セラミックス基板の表面に回路層となる金属板を接合したパワーモジュール用基板であって、
    前記セラミックス基板は、平均面粗さRaが0.4μm以下、密度が93.8%以上であり、繊維状Si粒子と、非晶質Si粒子とが焼結されており、
    前記繊維状Si粒子が、0.05μm以上3μm以下の短軸径と3以上20以下のアスペクト比を有し、且つ、一つの断面における前記繊維状Si粒子のセラミックス基板に占める割合が、5面積%以上95面積%以下であり、
    前記非晶質Si粒子の平均粒子径が1nm以上500nm以下であることを特徴とするパワーモジュール用基板。
JP2011022662A 2011-02-04 2011-02-04 高密度かつ接合性に優れたパワーモジュール用基板 Active JP5682779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011022662A JP5682779B2 (ja) 2011-02-04 2011-02-04 高密度かつ接合性に優れたパワーモジュール用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011022662A JP5682779B2 (ja) 2011-02-04 2011-02-04 高密度かつ接合性に優れたパワーモジュール用基板

Publications (2)

Publication Number Publication Date
JP2012164741A JP2012164741A (ja) 2012-08-30
JP5682779B2 true JP5682779B2 (ja) 2015-03-11

Family

ID=46843869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011022662A Active JP5682779B2 (ja) 2011-02-04 2011-02-04 高密度かつ接合性に優れたパワーモジュール用基板

Country Status (1)

Country Link
JP (1) JP5682779B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110312670A (zh) * 2017-02-27 2019-10-08 三菱电机株式会社 电梯的故障监视装置、电梯以及电梯的组群管理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100168A (en) * 1980-01-12 1981-08-11 Sumitomo Electric Industries Manufacture of fiber reinforced silicon nitride sintered body
JPS5921507A (ja) * 1982-07-26 1984-02-03 Toshiba Ceramics Co Ltd 結晶質窒化珪素の製造方法
JP3002642B2 (ja) * 1996-05-31 2000-01-24 電気化学工業株式会社 窒化珪素粉末、窒化珪素焼結体及びそれを用いた回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110312670A (zh) * 2017-02-27 2019-10-08 三菱电机株式会社 电梯的故障监视装置、电梯以及电梯的组群管理装置
CN110312670B (zh) * 2017-02-27 2020-12-11 三菱电机株式会社 电梯的故障监视装置、电梯以及电梯的组群管理装置

Also Published As

Publication number Publication date
JP2012164741A (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
JP5698947B2 (ja) 電子機器用放熱板およびその製造方法
JP6233677B1 (ja) 放熱板及びその製造方法
JP6108987B2 (ja) 接続構造体
US20090224399A1 (en) Silicon nitride substrate, method of manufacturing the same, and silicon nitride circuit board and semiconductor module using the same
JP6908173B2 (ja) 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP2013041884A (ja) 半導体装置
JP5439729B2 (ja) 窒化珪素基板及びその製造方法並びにそれを使用した窒化珪素回路基板及び半導体モジュール
JP4614868B2 (ja) 接合体及びその製造方法
WO2018180159A1 (ja) ヒートシンク付き絶縁回路基板の製造方法
JP2011057488A (ja) セラミックス接合体及びその製造方法
CN114728857B (zh) 铜-陶瓷接合体、绝缘电路基板、铜-陶瓷接合体的制造方法及绝缘电路基板的制造方法
TWI726048B (zh) 附有銀基材層之金屬構件、附有銀基材層之絕緣電路基板、半導體裝置、附有散熱片之絕緣電路基板及附有銀基材層之金屬構件之製造方法
JP5877276B2 (ja) 接合構造および電子部材接合構造体
JP5682779B2 (ja) 高密度かつ接合性に優れたパワーモジュール用基板
JP5119753B2 (ja) パワーモジュール用基板並びにパワーモジュール
JP2009215142A (ja) 窒化珪素基板及びその製造方法並びにそれを使用した窒化珪素回路基板及び半導体モジュール
WO2022224949A1 (ja) 銅/セラミックス接合体、および、絶縁回路基板
JP2023086688A (ja) 銅/セラミックス接合体、および、絶縁回路基板
JP2004160549A (ja) セラミックス−金属複合体およびこれを用いた高熱伝導放熱用基板
JP2009076649A (ja) パワーモジュール用基板
JP2007248317A (ja) 加熱冷却モジュール
JP2023013629A (ja) 銅/セラミックス接合体、および、絶縁回路基板
WO2022230877A1 (ja) ヒートシンク、および、ヒートシンク一体型絶縁回路基板
WO2022224958A1 (ja) 銅/セラミックス接合体、および、絶縁回路基板
JP2023044869A (ja) 銅/セラミックス接合体、および、絶縁回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141231

R150 Certificate of patent or registration of utility model

Ref document number: 5682779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150