DE102019208330A1 - Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu - Google Patents

Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu Download PDF

Info

Publication number
DE102019208330A1
DE102019208330A1 DE102019208330.7A DE102019208330A DE102019208330A1 DE 102019208330 A1 DE102019208330 A1 DE 102019208330A1 DE 102019208330 A DE102019208330 A DE 102019208330A DE 102019208330 A1 DE102019208330 A1 DE 102019208330A1
Authority
DE
Germany
Prior art keywords
substrate
mold
frame
und
der
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102019208330.7A
Other languages
English (en)
Inventor
Dirk Wormuth
Nora Jeske
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102019208330.7A priority Critical patent/DE102019208330A1/de
Priority to PCT/EP2020/065171 priority patent/WO2020245100A1/de
Publication of DE102019208330A1 publication Critical patent/DE102019208330A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H01L2224/2748—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines Verbindungs-Bereichs, insbesondere eines elektrisch und/oder Wärme-leitenden Bereichs auf einem Substrat der als Untergrund für ein elektrisches Bauelement, insbesondere auch eine leistungselektronische Baugruppe, dient. Außerdem betrifft die Erfindung ein Substrat für eine elektrische Baugruppe. Durch die Erfindung wird erstmals eine Lösung angegeben, wie ein Verlaufen und/oder Unebenheiten bei der Bildung von Verbindungs-Bereichen auf Substraten wie Schaltungsträgern durch einfache mechanische Maßnahmen, wie die Bildung einer Form und die Verflüssigung der Sinterpaste, vermieden werden kann.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Verbindungs-Bereichs, insbesondere eines elektrisch und/oder Wärme-leitenden Bereichs auf einem Substrat der als Untergrund für ein elektrisches Bauelement, insbesondere auch eine leistungselektronische Baugruppe, dient. Außerdem betrifft die Erfindung ein Substrat für eine elektrische Baugruppe.
  • Entsprechende elektrische Baugruppen werden beispielsweise in der Leistungselektronik eingesetzt. So ist aus der DE 100 62 108 A1 bekannt, dass ein Leistungsmodul ausgebildet werden kann, bei dem elektronische Leistungsbauelemente über eine Sinterschicht als Verbindungs-Bereich mit dem Substrat verbunden werden können. Bei dem Substrat kann es sich um in der Leistungselektronik üblicherweise verwendete DCB-Keramiksubstrate handeln (DCB steht für Direct Copper Bond). Die Oberseiten der Leistungsbauelemente können mit einer weiteren Sinterschicht als Verbindungs-Bereich beispielsweise an eine zusätzliche Wärmekapazität angeschlossen werden, die einen Kühlkörper zur Verfügung stellt. Genauso kann das Substrat mit seiner Unterseite über eine Sinterschicht und/oder ein Lot mit einem weiteren Kühlkörper und/oder mit weiteren Baugruppen verbunden werden.
  • Gemäß der DE 10 2007 047 698 A1 ist bekannt, dass Sinterverbindungen elektronischer Baugruppen mit Hilfe spezieller Werkzeuge gefertigt werden können. Diese Werkzeuge weisen Druckflächen auf, die die zu sinternden Bauteile berühren, so dass während der Sinterbehandlung ein Druck auf diese ausgeübt werden kann.
  • Vor der Sinterbehandlung werden die entsprechenden SinterHilfsstoffe wie beispielsweise Lotpaste, Sinterpaste und/oder andere insbesondere Wärme- und/oder elektrisch leitfähige Hilfsstoffe auf das Substrat aufgebracht. Die Aufbringung erfolgt in der Regel über Rakeln, Bedrucken, Beschichten, Spray Coating, Spin Coating oder sonstige Aufbringung der Hilfsstoffe. Dabei ist es insbesondere nachteilig, dass sich die Oberfläche dieser Hilfsstoffe nach dem Aufbringen nicht eben und/oder plan, insbesondere nicht parallel, zur Oberfläche des Substrats ausbildet, sondern es ergeben sich in der Regel toleranzbedingte Fertigungsungenauigkeiten, da innerhalb der Applikation der Hilfsstoffe - z.B. mittels Metallschablone - verschiedene Ausprägungen durch physikalische Eigenheiten entstehen, gedruckte Depots, die in Rakelrichtung mehr oder weniger ansteigende Flanken aufweisen. Ebenso tritt am gedruckten Depot möglicherweise am Ende eine Erhöhung an Material auf. Andererseits zieht es durch auf- oder ein-rakeln bei dünnen Rakeln beispielsweise mittig den Hilfsstoff weg, auch als „Auslöffeln“ bezeichnet, so dass mittig Mulden entstehen und/oder am Rand Überstände.
  • Die Fertigungsungenauigkeiten liegen demnach in Form von Rakelflanken, Unebenheiten an den Rändern, mittige Mulden etc. auf der Oberfläche des Hilfsstoffs, in der Regel eines elektrisch und/oder Wärme-leitfähigen Hilfsstoffes, vor und werden durch das Sintern eventuell gar nicht oder nicht vollständig ausgeglichen. Das ist insbesondere bei der Herstellung von Sinterverbindungen und/oder Lotverbindungen auf denen elektrische Bauelemente zu montieren sind, nachteilig, weil elektrische Bauelemente in der Regel plane Unterlagen brauchen, um nicht beispielsweise schräg montiert zu werden. Außerdem erfordert eine leitende Verbindung plane Oberflächen der Sinterverbindungen und/oder Lotverbindungen, auf denen die elektrischen Bauelemente aufgesetzt werden. Leider führen die nicht ganz planen Oberflächen der bekannten Hilfsstoffe zu nicht ganz formschlüssigen Verbindungen mit den auf dem Substrat montierten elektrischen Bauelementen. Das führt unter anderem auch zu einer Instabilität des gesamten Leistungsmoduls, in jedem Fall ist das aber nachteilig.
  • Hinzu kommt, dass sich bei der Montage der elektrischen Bauelemente auch die Gefahr eines Bruchs des Bauelements an den Stellen, an denen die durch den Hilfsstoff gebildete Unterlage Mulden hat oder die elektrischen Bauelemente schräg aufsitzen, ergibt.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zu schaffen, durch das ein Aufbringen eines elektrisch und/oder Wärme-leitfähigen Hilfsstoffes, beispielsweise einer Sinterpaste, auf ein Substrat, in einer Weise ermöglicht wird, die eine möglichst plane und/oder parallele Oberfläche zur Substratoberfläche gewährleistet. Außerdem ist Aufgabe der vorliegenden Erfindung die Schaffung eines Substrats für eine elektrische Baugruppe, auf das ein leitfähiger Hilfsstoff so aufgebracht werden kann, dass er eine möglichst homogene Verteilung und plane Oberfläche aufweist.
  • Diese Aufgabe wird durch den Gegenstand der vorliegenden Erfindung, wie er in der Beschreibung, den Figuren und den Ansprüchen offenbart ist, gelöst.
  • Dementsprechend ist Gegenstand der vorliegenden Erfindung ein Verfahren zur Herstellung eines elektrisch und/oder Wärme-leitenden Bereichs auf einem Substrat für eine elektrische Baugruppe, wobei
    • • eine Form auf dem Substrat erzeugt wird, die nach oben hin offen ist und zur Aufnahme einer Flüssigkeit geeignet ist, und dann
    • • ein elektrisch und/oder Wärme-leitfähiger Hilfsstoff in die Form in niedrig viskosem Zustand eingebracht wird. Außerdem ist Gegenstand der Erfindung ein Substrat als Träger für eine elektrische Baugruppe und/oder eine Wärmekapazität, welches eine Form zur Aufnahme einer Flüssigkeit aufweist.
  • Als Substrat wird vorliegend ein Schaltungsträger, eine Oberseite eines Leistungsmoduls und/oder eine Leiterplatte bezeichnet.
  • Allgemeine Erkenntnis der Erfindung ist erstens, dass durch geeignete Lösungsmittelzugabe die gebräuchlichen elektrisch und/oder Wärme-leitenden Hilfsstoffe, wie z.B. Lotpaste oder Sinterpaste, reversibel in einen niedrig viskosen Zustand überführbar sind und zweitens, dass durch dessen Applikation in eine begrenzte Form, wie einen auf dem Substrat aufsitzenden Rahmen und/oder eine in der Substratoberfläche gebildete Kavität, die Oberfläche aufgrund der niedrigen Viskosität bei waagrechter Handhabung automatisch eine ebene und gleichmäßige Oberfläche ausbildet. Durch Trocknung kann diese - vergleichsweise plane - Oberfläche dann fixiert werden, so dass nach dem Sintern ein Verbindungs-Bereich auf dem Substrat entsteht, der für eine formschlüssige und/oder plane Montage von elektrischen Baugruppen oder Wärmekapazitäten etc. bestens geeignet ist.
  • Als „Hilfsstoff“ wird hier beispielsweise Sintermaterial, wie Sinterpasten und/oder Lotpasten bezeichnet. Diese enthalten Füllstoff, wie beispielsweise Metallpartikel, also Metallplättchen, Metallstäbe und/oder Metallkugeln, feinverteilt in einer Matrix. In diesen leitfähigen Pasten sind die Füllstoffpartikel vor dem Trocknen und/oder Sintern beweglich eingebettet. Durch Zugabe von Lösungsmittel werden die Pasten in einen niedrig-viskosen, flüssigen Zustand überführt.
  • Diese leitfähigen Pasten sind handelsüblich und enthalten beispielsweise bis zu 99,5 % Flakes, wie z.B. Metallfüllstoff, vorzugsweise im Bereich von 70 bis 99 Gew% metallischen Füllstoff, insbesondere bevorzugt im Bereich von 80 bis 95Gew% Füllstoff. Beispielsweise handelt es sich bei den Metallpartikel um gut leitfähige Partikel wie beispielsweise Silber- und/oder Kupferpartikel.
  • Nach einer bevorzugten Ausführungsform liegen die Füllstoffe, also Plättchen oder Flakes, Kugeln und/oder Stäbe beschichtet vor, dadurch kann die Leitfähigkeit und/oder das Agglomerationsverhalten der Füllstoffe beeinflusst werden.
  • Ein Hilfsstoff in niedrig viskosem Zustand ergibt sich beispielsweise durch Verflüssigen und/oder Verdünnen des handelsüblich pastös vorliegenden Hilfsstoffes mit Lösungsmittel, insbesondere mit organischen Lösungsmitteln, die leicht abdampfen, wie beispielsweise Alkohole, z.B. Isopropylalkohol, Isotridekanol, Butylalkohol und/oder weiteren mehrwertigen Alkoholen.
  • Diese Verflüssiger und/oder Lösungsmittel können nach Applikation des Hilfsstoffes durch Trocknung verdampft werden und lassen dann den mit planer Oberfläche applizierten Hilfsstoff in pastösem bis viskosen Zustand auf dem Substrat zurück. Nach der Trocknung kann beispielsweise ein vorher zur Formbildung erforderlicher Rahmen wieder entfernt werden, ohne dass sich die Oberfläche des applizierten Hilfsstoffes ändert.
  • Der getrocknete und damit formstabile Hilfsstoff wird wie üblich bestückt, nachbehandelt und/oder gesintert.
  • Ein auf dem Substrat befindlicher Rahmen, in den der Hilfsstoff in niedrig viskosem Zustand eingefüllt wird, kann dann entweder auf dem Substrat verbleiben und mit diesem gesintert werden oder auch nach dem Trocknen entfernt werden, weil der Hilfsstoff - wie gesagt - nach dem Trocknen formstabil vorliegt.
  • Eine „Form“ auf oder in dem Substrat zur Bildung des Verbindungs-Bereichs kann natürlich jede beliebige Gestalt, in der der Hilfsstoff auf dem Substrat appliziert werden soll, annehmen. Rechteckig ist nur ein Beispiel für eine derartige Gestalt.
  • Als „Form“ wird vorliegend auch eine einfache Kavität im Substrat bezeichnet, schlicht alles, was zur Aufnahme des niedrig viskosen Hilfsstoffes geeignet ist und ein unkontrolliertes Auslaufen des - zunächst ja niedrig viskos vorliegenden - Hilfsstoffes auf das Substrat verhindert.
  • Beispielsweise bildet ein Rahmen zusammen mit dem Substrat, auf dem er aufsitzt, eine Form, in die der Hilfsstoff in flüssigem, zumindest aber ausreichend niedrig-viskosem Zustand, durch beispielsweise Eingießen, eingefüllt werden kann.
  • Die Höhe der Innenwände der Form, respektive die Höhe des Rahmens und/oder die Tiefe der Kavität, richtet sich auch wieder nach den jeweiligen Anforderungen, weil durch die Füllhöhe oder Füllmenge mit niedrig viskosem Hilfsstoff die End-Schichtdicke des auf dem Substrat verbleibenden leitfähigen Hilfsstoffes eingestellt werden kann. Beispielsweise kann auch schon ein einfaches Klebeband, ein- oder mehrlagig aufgebracht, eine ausreichend hohe Form mit dem Substrat bilden.
  • Beispiele für geeignete Rahmen sind:
    1. a) Rahmen aus einem Ätzresist - Lack:
      • Dazu wird ein spezieller Lack, ähnlich einem Lotstopplack, auf dem Substrat derart aufgetragen, dass auf den metallisierten Flächen, die später den Verbindungs-Bereich bilden und mit Bauelementen bestückt werden sollen, eine Form aufgetragen wird. Hierbei bleibt der Sinterbereich, abhängig von der Größe des eingesetzten Bauelementes, entsprechend ausgespart und bildet gleichzeitig damit den Rahmen, also die Form, in die der niedrigviskose Hilfsstoff gegossen wird.
      • Anschließend wird der Hilfsstoff im Ofen vorgetrocknet. Dabei kann eine Vibration des horizontal gelagerten Substrats die eingefüllte Menge noch in der Form verteilen und somit die finale ebene Oberfläche ausbilden.
      • Daran anschließend wird auf das vorgetrocknete und ebene Sinterpastenmaterial ein Bauelement einer elektrischen Baugruppe bestückt und gesintert.
      • Ein geeigneter Ätzresist-Lack ist bis mindestens 150°C temperaturbeständig und gibt bei Druck durch seine weiche Konsistenz nach, so dass der Sintervorgang in der Form nicht eingeschränkt wird.
      • Je nach Bedarf kann der Ätzresist-Lack rückstandslos entfernt werden und gibt die Struktur des so hergestellten gesinterten leitfähigen Bereichs mit ebener Oberfläche und montiertem Bauelement frei.
      • Ein derartiger Rahmen ist beispielsweise für große Flächen geeignet.
    2. b) Rahmen aus Kunststoff und/oder Metall
      • Ein Rahmen im Sinne der Erfindung kann auch in verschiedener Gestalt und Abmessungen aus einem temperaturbeständigen Kunststoff und/oder Metall vorgefertigt werden. Bevorzugt ist dabei, wenn zumindest teilweise die Unterseiten der Wände des Rahmens, die auf dem Substrat aufsitzen, klebrig sind.
      • Die Gestalt und Abmessung des Rahmens richten sich nach den Bauelementen, die später auf der leitfähigen Fläche aufgebracht, insbesondere aufgesintert werden. Der vorgefertigte Rahmen wird dazu beispielsweise einem Träger entnommen und auf den entsprechenden Flächen des Substrates aufgeklebt, dadurch entsteht die Form, in die der flüssige Hilfsstoff eingegossen wird.
      • Bevorzugt zeigt ein Rahmen aus Kunststoff und/oder Metall schwer zu benetzende Innenseiten, dann kann der Rahmen auch nach erfolgter Trocknung leicht wieder entfernt werden. Der freigelegte Verbindungs-Bereich, ein Depot aus getrocknetem leitfähigen Hilfsstoff bildend, hat dann, insbesondere wenn vor dem Trocknungsschritt noch ein Vibrationsschritt für eine homogene Verteilung des Hilfsstoffes sorgt, eine plane und ebene Oberfläche, auf der Bauelemente gut montiert werden können.
      • Ist der Rahmen jedoch - bezüglich der Höhe seiner Innenseiten - entsprechend dimensioniert, so dass das Bauelement beim Sintern im Rahmen versinkt und niedriger als die gesamte spätere Sinterverbindung ist, also Sinterschicht nach Sintern und Bauelementdicke, kann der Rahmen auch im nachfolgenden Sinterprozess auf dem Substrat verbleiben und wirkt sich dazu noch vorteilig auf den Sinterprozess aus, da der Rahmen eine zusätzliche, seitliche Begrenzung des Sinterdepots bildet. Vorzugsweise wird der Rahmen dann, bei dieser Variante nach dem Sinterprozess entfernt. Diese Variante ist für kleine Strukturen geeignet, vor allem für Strukturen mit konturscharfen Kanten.
    3. c) In generativem Fertigungsverfahren hergestellter Rahmen:
      • Auf einem Substrat wird mittels 3D-Drucker eine Rahmenstruktur aufgebracht. Hierbei wird entweder ein Druck-Kunststoff gewählt, der nach dem 3D-Druck getempert wird und somit ebenfalls wärmeunempfindlich für die nachfolgenden Prozesse ist und/oder mittels Metalldruck, bei dem ein wärmestabiles Metall aufgebracht wird. In die von Rahmen und Substrat begrenzte Form wird wieder das niedrig viskose Hilfsstoff-Material eingefüllt. Auch hier kann ein nachfolgender Vibrationsschritt die Rahmenfüllung homogenisieren. Wie bei den vorgenannten Ausführungsformen wird auch hier wieder nach Füllung und gegebenenfalls Vibration des niedrig-viskosen Hilfsstoffes in der Form diese horizontal im Vortrocknungsofen gelagert und/oder getrocknet, so dass sich eine ebene Sinterschicht ausbildet.
      • Da der 3D - Druck-Rahmen in Kunststoff und/oder Metall über schwer zu benetzende Innenwände verfügt, können die Rahmen anschließend, in einer ersten Variante, vor dem Sintervorgang entfernt werden. Das freigelegte Sinterpastendepot ist dann eben, grundsätzlich parallel zur Substratoberfläche und relativ konturenscharf.
      • Sind die Rahmen jedoch entsprechend dimensioniert -das Bauelement versinkt beim Sintern im Rahmen, und niedriger als die gesamte spätere Sinterverbindung umfassend Sinterschicht nach Sintern und Bauelementdicke, können die Kunststoff- und/oder Metallrahmen, in einer weiteren Variante, auch im nachfolgenden Sinterprozess auf dem Substrat verbleiben und wirken sich dazu noch vorteilig auf den Sinterprozess aus, da die Rahmen über eine zusätzliche, seitliche Begrenzung verfügen.
      • Dieser Prozess ist ebenfalls geeignet für Strukturen unterschiedlicher Größe mit konturenscharfen Kanten.
    4. d) Kavität im Substrat:
      • Eine weitere Möglichkeit ist das Verfüllen von Kavitäten, die die Form bilden, mit niedrig viskosem Hilfsstoff.
      • Diese Kavitäten werden beispielsweise bereits bei der Herstellung der Substrate erzeugt. Sie bilden eine geeignete Form, in der der eingefüllte Hilfsstoff, beispielsweise das Sinterpastenmaterial, die Höhe durch die Füllmenge vorgegeben, eine ebene Topographie respektive Oberfläche bilden kann. Auch hier begünstigt ein Vibrationsschritt vor dem Trocknen die homogene Füllung der Form. Nach horizontaler Lagerung im Vortrocknungsofen, bildet sich eine ebene Sinterschicht aus. Durch Variation der Kavitätentiefe, aber auch durch die Füllmenge der niedrig viskosen Sinterpaste, lässt sich sehr einfach die entsprechende Höhe der Bauelement - Oberseite einstellen. Dieser Prozess ist für Strukturen unterschiedlichster Größe mit konturenscharfen Kanten geeignet.
    5. e) Rahmen gebildet aus Klebeband, insbesondere aus so genanntem Kaptob-Klebeband:
      1. 1. Durch manuelles Abkleben mittels - beispielsweise im Bereich von 20mm bis 150 µm, bevorzugt zwischen 30µm bis 70µm, insbesondere einem 50µm dickem - Klebeband, wie insbesondere einem Kapton-Klebeband, was beispielsweise auch in mehreren Lagen möglich ist, werden auf einem Substrat entsprechende Formen definiert. In diese Form wird das niedrig viskose Sinterpastenmaterial eingebracht. Auch hier kann ein nachfolgender Vibrationsschritt die Füllung homogenisieren.
  • Nach horizontaler Lagerung im Vortrocknungsofen, bildet sich eine ebene Sinterschicht aus. Vor dem Sintervorgang wird das Kaptonband entfernt und gibt so die sinterfähige Schicht frei.
  • Dieser Prozess ist für Strukturen unterschiedlicher Größe mit konturenscharfen Kanten geeignet.
  • Im Folgenden wird die Erfindung noch anhand von 3 Figuren, die den Ablauf eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens zeigen, näher erläutert.
    • 1 gibt ein Substrat 2 - zum Einsatz in der Leistungselektronik - schematisch wieder. Das Substrat 2 zeigt mittig eine Form 3. Die Form 3 zeigt vier Innenseiten 7 und ist nach oben hin offen. Die Form 3 ist entweder durch Aufsetzen eines Rahmens 5 auf das Substrat 2 und/oder durch Erzeugen einer Kavität herstellbar.
    • 2 zeigt das Eingießen eines flüssig vorliegenden Hilfsstoffes 4 in die Form 3 zur Herstellung eines elektrisch und/oder Wärme-leitfähigen Verbindungs-Bereichs 1 auf dem Substrat.
    • 3 zeigt nach dem Füllen und gegebenenfalls der Vibration der gefüllten Form 3 auf dem Substrat 2 das Einbringen eines Bauelements 6 auf den leitfähigen Verbindungs-Bereich 1. Der elektrisch und/oder Wärmeleitfähige Verbindungs-Bereich 1 wird bevorzugt nach dem Befüllen mit dem Hilfsstoff 4 in horizontaler Lage noch durch eine Vibration homogenisiert, so dass eine plane, bevorzugt eine planparallele, Oberfläche des Hilfsstoffes 4 auf der Oberfläche des Substrats 2 erzeugt wird. Diese plane oder bevorzugt planparallele Oberfläche ist gut geeignet zur Bestückung mit einem Bauelement 6, weil sie die Nachteile des Standes der Technik überwindet und insbesondere auf der Oberfläche weder Mulden noch Flanken hat, die eine formschlüssige und plane Verbindung des Hilfsstoffes mit dem Bauelement nach dem Stand der Technik erschweren.
  • Gegenüber den bisherigen Prozessen zur Applikation einer möglichst ebenen und parallel zum Substrat verlaufenden Sinteroberfläche, ist dieses Verfahren in vieler Hinsicht verbessert. Es gestattet die leichte Herstellung von unterschiedlich dicken aber immer ebenen Oberflächen. Abhängig vom Prozesseinsatz können differente
    Rahmentypen zum Einsatz kommen. Jedes Bauelement kann somit sein spezielles Depot an Hilfsstoff, insbesondere sein Sinterpastendepot - das den Verbindungs-Bereich ergibt- erhalten.
  • Die Vorteile auf einen Blick:
    • - Ebene Sinteroberflächen - verbesserte Topographie,
    • - Zum Substrat planparallele Sinterpasten-Oberfläche nach waagerechter Lagerung,
    • - Scharfe Konturierung,
    • - Depotmenge, insbesondere Dicken genau herstellbar, weil sich die Höhen je nach Bauelement definiert einstellbar einstellen lassen,
    • - Closed - Loop - Lösung, weil das Material des Hilfsstoffes nach einem Messschritt nachgefüllt werden kann und last but not least:
    • - einfache Handhabung.
  • Durch die Erfindung wird erstmals eine Lösung angegeben, wie ein Verlaufen und/oder Unebenheiten bei der Bildung von Verbindungs-Bereichen auf Substraten wie Schaltungsträgern durch einfache mechanische Maßnahmen, wie die Bildung einer Form und die Verflüssigung der Sinterpaste, vermieden werden kann.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 10062108 A1 [0002]
    • DE 102007047698 A1 [0003]

Claims (15)

  1. Verfahren zur Herstellung eines elektrisch leitenden Verbindungs-Bereichs (1) auf einem Substrat (2) für eine elektrische Baugruppe, wobei • eine Form (3) auf dem Substrat (2) erzeugt wird, die nach oben hin offen ist und zur Aufnahme einer Flüssigkeit (4) geeignet ist, und dann • ein elektrisch leitfähiger Hilfsstoff (4) in die Form (3) in niedrig viskosem Zustand eingebracht wird.
  2. Verfahren nach Anspruch 1, wobei die Form (3) durch Aufsetzen eines Rahmens (5) auf das Substrat (2) gebildet wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Form (3) durch Erzeugung einer Kavität in dem Substrat (2) gebildet wird.
  4. Verfahren nach einem der vorstehenden Ansprüche, erweitert um den Verfahrensschritt: • wobei der niedrig viskose und elektrisch und/oder Wärmeleitfähige Hilfsstoff (4) nach dem Einbringen in die Form (3) getrocknet, insbesondere in waagrechter Lagerung, wird.
  5. Verfahren nach einem der vorstehenden Ansprüche, · wobei der Rahmen (5) nach dem Trocknen des niedrig viskosen und elektrisch leitfähigen Hilfsstoffes (4) vom Substrat (2) wieder entfernt wird.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei nach dem Einbringen des elektrisch leitfähigen Hilfsstoffes (4) in niedrig viskosem Zustand in die Form (3) das Substrat (2) mit der Form (3), die gefüllt ist, einer Vibration unterworfen wird, um eine homogene Füllung der Form (3) zu erzielen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Herstellung der Form (3) durch strukturierte Beschichtung des Substrats (2) mit einem Lack erfolgt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Herstellung der Form (3) durch Montage eines vorgefertigten Rahmens (5) auf dem Substrat (2) erfolgt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Herstellung des Rahmens (5) durch generative Fertigungsverfahren erfolgt.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Herstellung der Form (3) durch Erzeugung einer Kavität im Substrat (2) erfolgt.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Herstellung des Rahmens (5) und/oder der Form (3) durch Abkleben eines Bereichs auf dem Substrat (2) erfolgt.
  12. Substrat als Träger für eine elektrische Baugruppe (6), dass eine Form (3) aufweist.
  13. Substrat nach einem der vorhergehenden Ansprüche, wobei die Innenseiten (7) der Form (3) zumindest teilweise beschichtet sind.
  14. Substrat nach einem der vorhergehenden Ansprüche, wobei der Rahmen (5), der zusammen mit dem Substrat die Form (3) bildet, aus Metall ist.
  15. Substrat nach einem der vorhergehenden Ansprüche, wobei der Rahmen (5), der zusammen mit dem Substrat die Form (3) bildet, aus einem Kunststoff ist.
DE102019208330.7A 2019-06-07 2019-06-07 Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu Withdrawn DE102019208330A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019208330.7A DE102019208330A1 (de) 2019-06-07 2019-06-07 Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu
PCT/EP2020/065171 WO2020245100A1 (de) 2019-06-07 2020-06-02 Verfahren zur herstellung eines verbindungs-bereichs auf einem substrat für eine elektrische baugruppe und substrat dazu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019208330.7A DE102019208330A1 (de) 2019-06-07 2019-06-07 Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu

Publications (1)

Publication Number Publication Date
DE102019208330A1 true DE102019208330A1 (de) 2020-12-10

Family

ID=71094286

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019208330.7A Withdrawn DE102019208330A1 (de) 2019-06-07 2019-06-07 Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu

Country Status (2)

Country Link
DE (1) DE102019208330A1 (de)
WO (1) WO2020245100A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH205694A (de) * 1938-09-06 1939-06-30 Philips Nv Elektrischer Apparat.
DE69127557T2 (de) * 1990-11-30 1998-01-08 Intermetallics Co Ltd Verfahren zur Herstellung eines Permanentmagneten und Vorrichtung zur Herstellung eines Grünlings
DE10062108A1 (de) * 2000-12-13 2002-06-27 Daimler Chrysler Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
US20100136782A1 (en) * 2004-11-30 2010-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20160095227A1 (en) * 2013-11-12 2016-03-31 Nippon Mektron, Ltd. Filling method of conductive paste and manufacturing method of multi-layer printed circuit board
DE102016219586A1 (de) * 2016-10-10 2018-04-12 Robert Bosch Gmbh Sensorvorrichtung und Verfahren zur Herstellung einer Sensorvorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204227A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd バンプの形成法
JP3121464B2 (ja) * 1992-12-28 2000-12-25 ローム株式会社 バンプ形成法およびバンプ製造装置
US7525187B2 (en) 2006-10-13 2009-04-28 Infineon Technologies Ag Apparatus and method for connecting components
JP6300525B2 (ja) * 2010-11-03 2018-03-28 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドＡｌｐｈａ Ａｓｓｅｍｂｌｙ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． 焼結材料およびこれを用いた取付方法
JP6121804B2 (ja) * 2013-06-04 2017-04-26 Ｄｏｗａエレクトロニクス株式会社 接合材およびその接合材を用いて電子部品を接合する方法
JP6108987B2 (ja) * 2013-06-28 2017-04-05 古河電気工業株式会社 接続構造体
JP5992961B2 (ja) * 2014-06-25 2016-09-14 Ｄｏｗａエレクトロニクス株式会社 接合材およびそれを用いた接合方法
DE102014117020A1 (de) * 2014-11-20 2016-05-25 Infineon Technologies Ag Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH205694A (de) * 1938-09-06 1939-06-30 Philips Nv Elektrischer Apparat.
DE69127557T2 (de) * 1990-11-30 1998-01-08 Intermetallics Co Ltd Verfahren zur Herstellung eines Permanentmagneten und Vorrichtung zur Herstellung eines Grünlings
DE10062108A1 (de) * 2000-12-13 2002-06-27 Daimler Chrysler Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
US20100136782A1 (en) * 2004-11-30 2010-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20160095227A1 (en) * 2013-11-12 2016-03-31 Nippon Mektron, Ltd. Filling method of conductive paste and manufacturing method of multi-layer printed circuit board
DE102016219586A1 (de) * 2016-10-10 2018-04-12 Robert Bosch Gmbh Sensorvorrichtung und Verfahren zur Herstellung einer Sensorvorrichtung

Also Published As

Publication number Publication date
WO2020245100A1 (de) 2020-12-10

Similar Documents

Publication Publication Date Title
DE2558361C2 (de) Verfahren zum Herstellen von durchgehend metallisierten Bohrungen in mehrschichtigen keramischen Moduln
DE60011515T2 (de) Herstellung von Keramiksubstraten und ungesintertes Keramiksubstrat
DE69937153T2 (de) Gedruckte leiterplatte und verfahren zu deren herstellung
EP0361195B1 (de) Leiterplatte mit einem spritzgegossenen Substrat
EP2566308B1 (de) Verfahren zur Bestückung einer Leiterplatte
DE112014007248T5 (de) Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
DE102018121403A1 (de) Verfahren zur Herstellung einer stabilisierten Platine
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE2451236A1 (de) Verfahren zum herstellen keramischer dialektrika
DE2453788A1 (de) Verfahren zur herstellung von schaltplatten mit gedruckten schaltungen
DE69911902T2 (de) Verfahren zur Herstellung einer gedruckten Schaltung
DE19955538B4 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
DE102019208330A1 (de) Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu
EP1592288A1 (de) Leiterplatte
DE2630237A1 (de) Verfahren zur herstellung von besser abstimmbaren dickschichtwiderstaenden
DE102015114579B4 (de) Halbleiterchip
DE2301277A1 (de) Verfahren zum herstellen mehrschichtiger verbindungskonstruktionen, z.b. fuer integrierte halbleiterschaltkreise
DE102009000883B4 (de) Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
AT514074B1 (de) Verfahren zum Herstellen eines Leiterplattenelements
DE102016220678A1 (de) Druckvorrichtung und Druckverfahren zum Auftragen eines viskosen oder pastösen Materials
DE102014206565A1 (de) Verfahren zum Herstellen einer dreidimensionalen Schaltungsanordnung und Schaltungsanordnung
DE102011004543A1 (de) Impulswiderstand, Leiterplatte und elektrisches oder elektronisches Gerät
DE102016224943A1 (de) Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates
DE102010047156A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102016200062B4 (de) Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee