WO2020245100A1 - Verfahren zur herstellung eines verbindungs-bereichs auf einem substrat für eine elektrische baugruppe und substrat dazu - Google Patents

Verfahren zur herstellung eines verbindungs-bereichs auf einem substrat für eine elektrische baugruppe und substrat dazu Download PDF

Info

Publication number
WO2020245100A1
WO2020245100A1 PCT/EP2020/065171 EP2020065171W WO2020245100A1 WO 2020245100 A1 WO2020245100 A1 WO 2020245100A1 EP 2020065171 W EP2020065171 W EP 2020065171W WO 2020245100 A1 WO2020245100 A1 WO 2020245100A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
mold
frame
electrically
conductive auxiliary
Prior art date
Application number
PCT/EP2020/065171
Other languages
English (en)
French (fr)
Inventor
Dirk Wormuth
Nora JESKE
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2020245100A1 publication Critical patent/WO2020245100A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H01L2224/2748—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Definitions

  • the invention relates to a method for producing a connection area, in particular an electrically and / or heat-conducting area on a substrate, which serves as a base for an electrical component, in particular also a power electronic assembly.
  • the invention also relates to a substrate for an electrical assembly.
  • a power module can be formed in which electronic power components can be connected to the substrate via a sintered layer as a connection area.
  • the substrate can be DCB ceramic substrates commonly used in power electronics (DCB stands for Direct Copper Bond).
  • DCB Direct Copper Bond
  • the tops of the power components can be connected, for example, to an additional thermal capacity with a further sintered layer as a connection area, which provides a heat sink.
  • the sub strate can be connected with its underside via a sintered layer and / or a solder with a further heat sink and / or with further assemblies.
  • the corresponding sintering auxiliaries such as solder paste, sintering paste and / or other, in particular, heat and / or electrically conductive auxiliaries, are applied to the substrate.
  • the application usually takes place via doctor blades, printing, coating, spray coating, spin coating or other application of the auxiliaries.
  • the surface of these auxiliaries is not flat and / or planar, in particular not parallel, to the surface of the substrate after application by means of a metal stencil - different characteristics are created by physical peculiarities, printed depots that have more or less rising flanks in the direction of the squeegee. Likewise, there may be an increase in material at the end of the printed depot.
  • the manufacturing inaccuracies are accordingly in the form of rake flanks, unevenness at the edges, central depressions, etc. on the surface of the auxiliary material, usually an electrically and / or thermally conductive auxiliary material, and may not or not fully due to the sintering constantly balanced.
  • This is particularly disadvantageous in the manufacture of sintered connections and / or soldered connections on which electrical components are to be mounted, because electrical components usually need flat bases so that they are not mounted at an angle, for example.
  • a conductive connection requires plane surfaces of the sintered connections and / or solder connections on which the electrical components are placed.
  • the not entirely flat surfaces of the known auxiliaries lead to not entirely positive connections with the electrical components mounted on the substrate. Among other things, this leads to instability of the entire power module, but in any case this is disadvantageous.
  • the object of the present invention is therefore to create a method by means of which an application of an electrically and / or thermally conductive auxiliary material, for example a sintering paste, to a substrate is made possible in a manner that is as planar and / or parallel as possible Guaranteed surface to the substrate surface.
  • Another object of the present invention is to create a substrate for an electrical assembly to which a conductive auxiliary material can be applied in such a way that it has as homogeneous a distribution as possible and a flat surface.
  • the subject matter of the present invention is a method for producing an electrically and / or thermally conductive region on a substrate for an electrical assembly, wherein
  • the subject matter of the invention is a substrate as a carrier for an electrical assembly and / or a heat capacity, which has a shape for receiving a liquid.
  • the substrate is a circuit carrier, an upper side of a power module and / or a printed circuit board.
  • the customary electrically and / or heat-conductive auxiliaries such as solder paste or Sinter paste
  • solder paste or Sinter paste can be reversibly converted into a low-viscosity state and, secondly, that by its application in a limited form, such as a frame sitting on the substrate and / or a cavity formed in the substrate surface, the surface automatically due to the low viscosity when handled horizontally forms a flat and uniform surface.
  • This - comparatively flat - surface can then be fixed by drying, so that after sintering a connection area is created on the substrate that is ideally suited for a form-fitting and / or flat assembly of electrical assemblies or thermal capacitors, etc.
  • auxiliary material here is for example sintered material, such as sintering pastes and / or solder pastes. These contain filler such as metal particles, i.e. metal plates, metal rods and / or metal balls, finely distributed in a matrix Drying and / or sintering, embedded in a mobile manner. By adding solvents, the pastes are converted into a low-viscosity, liquid state.
  • conductive pastes are commercially available and contain, for example, up to 99.5% flakes, e.g. Metal filler, preferably in the range from 70 to 99% by weight of metallic filler, particularly preferably in the range from 80 to 95% by weight of filler.
  • the metal particles are highly conductive particles such as silver and / or copper particles.
  • the fillers that is to say platelets or flakes, spheres and / or rods, are coated, thereby influencing the conductivity and / or the agglomeration behavior of the fillers.
  • An auxiliary material in a low-viscosity state is obtained, for example, by liquefying and / or diluting the commercially available pasty auxiliary material with solvents. tel, especially with organic solvents that evaporate easily, such as alcohols, for example isopropyl alcohol, isotridekanol, butyl alcohol and / or other polyhydric alcohols.
  • liquefiers and / or solvents can be evaporated by drying after application of the auxiliary substance and then leave the auxiliary substance applied with a flat surface in a pasty to viscous state on the substrate.
  • a frame previously required for forming the shape can be removed again without the surface of the applied auxiliary material changing.
  • the dried and therefore dimensionally stable auxiliary material is fitted, post-treated and / or sintered as usual.
  • a frame located on the substrate, into which the auxiliary substance is filled in a low-viscosity state, can either remain on the substrate and be sintered with it or removed after drying because the auxiliary substance - as I said - is dimensionally stable after drying is present.
  • a “shape” on or in the substrate for the formation of the connection area can of course assume any shape in which the auxiliary substance is to be applied to the substrate. Rectangular is only one example of such a shape.
  • the term "form” also refers to a simple cavity in the substrate, simply everything that is suitable for receiving the low-viscosity auxiliary and prevents uncontrolled leakage of the auxiliary, which is initially of low viscosity, onto the substrate.
  • a frame together with the substrate on which it is seated, forms a form in which the excipient is in liquid, but at least sufficiently low-viscosity to stand, for example by pouring, can be filled.
  • the height of the inner walls of the mold, or the height of the frame and / or the depth of the cavity, also depends on the respective requirements, because the fill level or fill quantity with low-viscosity excipient determines the final layer thickness of the conductive material remaining on the substrate Excipient can be adjusted.
  • a simple adhesive tape applied in one or more layers, can form a sufficiently high shape with the substrate.
  • Suitable frames are: a) Frame made from an etching resist varnish:
  • a special lacquer similar to a solder mask, is applied to the substrate in such a way that a shape is applied to the metallized surfaces that will later form the connection area and are to be equipped with components.
  • the sintered area remains correspondingly recessed and at the same time forms the frame, i.e. the mold into which the low-viscosity auxiliary substance is poured.
  • the excipient is then pre-dried in the oven.
  • a vibration of the horizontally stored substrate can distribute the filled amount in the mold and thus form the final flat surface.
  • a component of an electrical assembly is then fitted onto the pre-dried and flat sintering paste material and sintered.
  • a suitable etch resist varnish is temperature-resistant up to at least 150 ° C and gives a good consistency, so that the sintering process is not restricted in shape.
  • the etch resist paint can be removed without leaving any residue and releases the structure of the sintered conductive area produced in this way with a flat surface and mounted component.
  • Such a frame is suitable for large surfaces, for example.
  • a frame within the meaning of the invention can also be prefabricated in various shapes and dimensions from a temperature-resistant plastic and / or metal. It is preferred here if at least some of the undersides of the walls of the frame that sit on the substrate are sticky.
  • the shape and dimensions of the frame depend on the components that are later applied to the conductive surface, in particular sintered on.
  • the pre-fabricated frame is taken from a carrier, for example, and glued to the corresponding surfaces of the sub strates, thereby creating the shape into which the liquid additive is poured.
  • a frame made of plastic and / or metal preferably shows inner sides that are difficult to wet, then the frame can easily be removed again even after drying has taken place.
  • the exposed connection area forming a depot of dried conductive auxiliary material, has a flat and even surface on which components can be easily mounted, especially if a vibration step ensures homogeneous distribution of the auxiliary material before the drying step.
  • the frame is dimensioned accordingly - with regard to the height of its inner sides - so that the component sinks into the frame during sintering and is lower than the entire subsequent sintered connection, i.e.
  • the frame can also be used in the subsequent sintering process remain on the substrate and also has an advantageous effect on the sintering process, since the frame forms an additional, lateral delimitation of the sintering deposit.
  • the frame is then preferably removed after the sintering process. This variant is for little ones
  • a frame structure is applied to a substrate using a 3D printer.
  • Either a printing plastic is selected that is tempered after 3D printing and is therefore also insensitive to heat for the subsequent processes and / or by means of metal printing, in which a heat-stable metal is applied.
  • the low-viscosity auxiliary material is again poured into the shape delimited by the frame and substrate.
  • a subsequent vibration step can homogenize the frame filling.
  • after filling and optionally vibration of the low-viscosity auxiliary material in the mold it is stored horizontally in the pre-drying oven and / or dried so that a flat sintered layer is formed.
  • the frames can then, in a first variant, be removed before the sintering process.
  • the exposed sinter paste depot is then flat, basically parallel to the substrate surface and relatively contoured sharp.
  • plastic and / or metal frames can, in a further variant, also in the following
  • Another option is to fill cavities that form the mold with a low-viscosity auxiliary material.
  • cavities are created, for example, when the substrates are manufactured. They form a suitable shape in which the filled auxiliary material, for example the sintered paste material, the height specified by the filling quantity, can form a flat topography or surface.
  • a vibration step before drying promotes the homogeneous filling of the mold. After horizontal storage in the pre-drying oven, a level sintered layer is formed.
  • a level sintered layer is formed.
  • the Kapton tape is removed, thus exposing the sinterable layer.
  • This process is suitable for structures of different sizes with sharp edges.
  • Figure 1 shows a substrate 2 - for use in power electronics - again schematically.
  • the substrate 2 shows a shape 3 in the middle.
  • the shape 3 shows four inner sides 7 and is open at the top.
  • the mold 3 is producible either by placing a frame 5 on the substrate 2 and / or by creating a cavity.
  • Figure 2 shows the pouring of a liquid auxiliary material 4 into the mold 3 for the production of an electrically and / or heat-conductive connection Area 1 on the substrate.
  • FIG. 3 shows, after the filled mold 3 has been filled and optionally vibrated on the substrate 2, the introduction of a component 6 onto the conductive connection area 1.
  • the electrically and / or heat-conductive connection area 1 is preferably after filling with the Auxiliary material 4 is also homogenized by vibration in a horizontal position, so that a flat, preferably plane-parallel, surface of auxiliary material 4 is produced on the surface of substrate 2.
  • This planar or preferably plane-parallel surface is well suited for equipping with a component 6 because it overcomes the disadvantages of the prior art and, in particular, has neither depressions nor flanks on the surface that allow a positive and planar connection of the auxiliary material with the component after the Complicate the state of the art.
  • this process is improved in many ways. It allows the easy production of surfaces of different thicknesses but always flat. Depending on the use of the process, differences
  • Each component can thus receive its special depot of auxiliary material, in particular its sinter paste depot - which results in the connection area.
  • Auxiliary material can be refilled after a measuring step and last but not least:
  • the invention provides a solution for the first time as to how running and / or unevenness in the formation of connection areas on substrates such as circuit carriers can be avoided by simple mechanical measures, such as the formation of a shape and the liquefaction of the sintered paste.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

In einem Verfahren zur Herstellung eines Verbindungs-Bereichs (1), insbesondere eines elektrisch und/oder Wärme-leitenden Bereichs, auf einem Substrat (2), der als Untergrund für ein elektrisches Bauelement (6), insbesondere eine leistungselektronische Baugruppe, dient, wird eine Form (3) auf dem Substrat (2) erzeugt, die nach oben hin offen ist und zur Aufnahme einer Flüssigkeit (4) geeignet ist, und dann wird ein elektrisch leitfähiger Hilfsstoff (4), beispielsweise eine Sinterpaste, in die Form (3) in niedrig viskosem Zustand (z.B., nach geeigneter Lösungsmittelzugabe die gebräuchlichen elektrisch und/ oder Wärme-leitenden Hilfsstoffe, wie z.B. Lotpaste oder Sinterpaste) eingebracht. Die Form (3) kann durch Aufsetzen eines Rahmens (5) aus z.B. Metall oder Kunststoff auf das Substrat (2) oder durch Erzeugung einer Kavität in dem Substrat (2) gebildet werden, oder die Herstellung der Form (3) kann durch strukturierte Beschichtung des Substrats (2) mit einem Lack, durch generative Fertigungsverfahren (mittels 3D-Drucker) oder durch Abkleben eines Bereichs auf dem Substrat (2) mit einem Klebeband erfolgen. Der niedrig viskose und elektrisch und/oder Wärme-leitfähige Hilfsstoff (4) kann nach dem Einbringen in die Form (3) getrocknet, insbesondere in waagrechter Lagerung, werden. Der Rahmen (5) kann nach dem Trocknen des niedrig viskosen und elektrisch leitfähigen Hilfsstoffes (4) vom Substrat (2) wieder entfernt werden. Dadurch kann das elektrisch und/oder Wärme-leitfähige Hilfsstoff (4) auf das Substrat (2) in einer Weise aufgebracht werden, die eine möglichst plane und/oder parallele Oberfläche zur Substratoberfläche gewährleistet, wobei der Hilfsstoff (4) so aufgebracht wird, dass er eine möglichst homogene Verteilung aufweist. Damit kann ein Verlaufen und/oder Unebenheiten bei der Bildung von Verbindungs-Bereichen auf Substraten wie Schaltungsträgern durch einfache mechanische Maßnahmen, wie die Bildung der Form (3) und die Verflüssigung der Sinterpaste (4), vermieden werden.

Description

Beschreibung
Verfahren zur Herstellung eines Verbindungs-Bereichs auf ei nem Substrat für eine elektrische Baugruppe und Substrat dazu
Die Erfindung betrifft ein Verfahren zur Herstellung eines Verbindungs-Bereichs, insbesondere eines elektrisch und/oder Wärme-leitenden Bereichs auf einem Substrat der als Unter grund für ein elektrisches Bauelement, insbesondere auch eine leistungselektronische Baugruppe, dient. Außerdem betrifft die Erfindung ein Substrat für eine elektrische Baugruppe.
Entsprechende elektrische Baugruppen werden beispielsweise in der Leistungselektronik eingesetzt. So ist aus der DE
100 62 108 Al bekannt, dass ein Leistungsmodul ausgebildet werden kann, bei dem elektronische Leistungsbauelemente über eine Sinterschicht als Verbindungs-Bereich mit dem Substrat verbunden werden können. Bei dem Substrat kann es sich um in der Leistungselektronik üblicherweise verwendete DCB- Keramiksubstrate handeln (DCB steht für Direct Copper Bond) . Die Oberseiten der Leistungsbauelemente können mit einer wei teren Sinterschicht als Verbindungs-Bereich beispielsweise an eine zusätzliche Wärmekapazität angeschlossen werden, die ei nen Kühlkörper zur Verfügung stellt. Genauso kann das Sub strat mit seiner Unterseite über eine Sinterschicht und/oder ein Lot mit einem weiteren Kühlkörper und/oder mit weiteren Baugruppen verbunden werden.
Gemäß der DE 10 2007 047 698 Al ist bekannt, dass Sinterver bindungen elektronischer Baugruppen mit Hilfe spezieller Werkzeuge gefertigt werden können. Diese Werkzeuge weisen Druckflächen auf, die die zu sinternden Bauteile berühren, so dass während der Sinterbehandlung ein Druck auf diese ausge übt werden kann.
Vor der Sinterbehandlung werden die entsprechenden Sinter- Hilfsstoffe wie beispielsweise Lotpaste, Sinterpaste und/oder andere insbesondere Wärme- und/oder elektrisch leitfähige Hilfsstoffe auf das Substrat aufgebracht. Die Aufbringung er- folgt in der Regel über Rakeln, Bedrucken, Beschichten, Spray Coating, Spin Coating oder sonstige Aufbringung der Hilfs stoffe. Dabei ist es insbesondere nachteilig, dass sich die Oberfläche dieser Hilfsstoffe nach dem Aufbringen nicht eben und/oder plan, insbesondere nicht parallel, zur Oberfläche des Substrats ausbildet, sondern es ergeben sich in der Regel toleranzbedingte Fertigungsungenauigkeiten, da innerhalb der Applikation der Hilfsstoffe - z.B. mittels Metallschablone - verschiedene Ausprägungen durch physikalische Eigenheiten entstehen, gedruckte Depots, die in Rakelrichtung mehr oder weniger ansteigende Flanken aufweisen. Ebenso tritt am ge druckten Depot möglicherweise am Ende eine Erhöhung an Mate rial auf. Andererseits zieht es durch auf- oder ein-rakeln bei dünnen Rakeln beispielsweise mittig den Hilfsstoff weg, auch als „Auslöffeln" bezeichnet, so dass mittig Mulden ent stehen und/oder am Rand Überstände.
Die Fertigungsungenauigkeiten liegen demnach in Form von Ra kelflanken, Unebenheiten an den Rändern, mittige Mulden etc. auf der Oberfläche des Hilfsstoffs, in der Regel eines elektrisch und/oder Wärme-leitfähigen Hilfsstoffes, vor und werden durch das Sintern eventuell gar nicht oder nicht voll ständig ausgeglichen. Das ist insbesondere bei der Herstel lung von Sinterverbindungen und/oder Lotverbindungen auf de nen elektrische Bauelemente zu montieren sind, nachteilig, weil elektrische Bauelemente in der Regel plane Unterlagen brauchen, um nicht beispielsweise schräg montiert zu werden. Außerdem erfordert eine leitende Verbindung plane Oberflächen der Sinterverbindungen und/oder Lotverbindungen, auf denen die elektrischen Bauelemente aufgesetzt werden. Leider führen die nicht ganz planen Oberflächen der bekannten Hilfsstoffe zu nicht ganz formschlüssigen Verbindungen mit den auf dem Substrat montierten elektrischen Bauelementen. Das führt un ter anderem auch zu einer Instabilität des gesamten Leis tungsmoduls, in jedem Fall ist das aber nachteilig.
Hinzu kommt, dass sich bei der Montage der elektrischen Bau elemente auch die Gefahr eines Bruchs des Bauelements an den Stellen, an denen die durch den Hilfsstoff gebildete Unterla ge Mulden hat oder die elektrischen Bauelemente schräg auf- sitzen, ergibt.
Aufgabe der vorliegenden Erfindung ist es daher, ein Verfah ren zu schaffen, durch das ein Aufbringen eines elektrisch und/oder Wärme-leitfähigen Hilfsstoffes, beispielsweise einer Sinterpaste, auf ein Substrat, in einer Weise ermöglicht wird, die eine möglichst plane und/oder parallele Oberfläche zur Substratoberfläche gewährleistet. Außerdem ist Aufgabe der vorliegenden Erfindung die Schaffung eines Substrats für eine elektrische Baugruppe, auf das ein leitfähiger Hilfs stoff so aufgebracht werden kann, dass er eine möglichst ho mogene Verteilung und plane Oberfläche aufweist.
Diese Aufgabe wird durch den Gegenstand der vorliegenden Er findung, wie er in der Beschreibung, den Figuren und den An sprüchen offenbart ist, gelöst.
Dementsprechend ist Gegenstand der vorliegenden Erfindung ein Verfahren zur Herstellung eines elektrisch und/oder Wärme leitenden Bereichs auf einem Substrat für eine elektrische Baugruppe, wobei
• eine Form auf dem Substrat erzeugt wird, die nach oben hin offen ist und zur Aufnahme einer Flüssigkeit geeig net ist, und dann
• ein elektrisch und/oder Wärme-leitfähiger Hilfsstoff in die Form in niedrig viskosem Zustand eingebracht wird.
Außerdem ist Gegenstand der Erfindung ein Substrat als Träger für eine elektrische Baugruppe und/oder eine Wärmekapazität, welches eine Form zur Aufnahme einer Flüssigkeit aufweist.
Als Substrat wird vorliegend ein Schaltungsträger, eine Ober seite eines Leistungsmoduls und/oder eine Leiterplatte be zeichnet .
Allgemeine Erkenntnis der Erfindung ist erstens, dass durch geeignete Lösungsmittelzugabe die gebräuchlichen elektrisch und/oder Wärme-leitenden Hilfsstoffe, wie z.B. Lotpaste oder Sinterpaste, reversibel in einen niedrig viskosen Zustand überführbar sind und zweitens, dass durch dessen Applikation in eine begrenzte Form, wie einen auf dem Substrat aufsitzen den Rahmen und/oder eine in der Substratoberfläche gebildete Kavität, die Oberfläche aufgrund der niedrigen Viskosität bei waagrechter Handhabung automatisch eine ebene und gleichmäßi ge Oberfläche ausbildet. Durch Trocknung kann diese - ver gleichsweise plane - Oberfläche dann fixiert werden, so dass nach dem Sintern ein Verbindungs-Bereich auf dem Substrat entsteht, der für eine formschlüssige und/oder plane Montage von elektrischen Baugruppen oder Wärmekapazitäten etc. bes tens geeignet ist.
Als „Hilfsstoff" wird hier beispielsweise Sintermaterial, wie Sinterpasten und/oder Lotpasten bezeichnet. Diese enthalten Füllstoff, wie beispielsweise Metallpartikel, also Metall plättchen, Metallstäbe und/oder Metallkugeln, feinverteilt in einer Matrix. In diesen leitfähigen Pasten sind die Füll stoffpartikel vor dem Trocknen und/oder Sintern beweglich eingebettet. Durch Zugabe von Lösungsmittel werden die Pasten in einen niedrig-viskosen, flüssigen Zustand überführt.
Diese leitfähigen Pasten sind handelsüblich und enthalten beispielsweise bis zu 99,5 % Flakes, wie z.B. Metallfüll stoff, vorzugsweise im Bereich von 70 bis 99 Gew% metalli schen Füllstoff, insbesondere bevorzugt im Bereich von 80 bis 95Gew% Füllstoff. Beispielsweise handelt es sich bei den Me tallpartikel um gut leitfähige Partikel wie beispielsweise Silber- und/oder Kupferpartikel.
Nach einer bevorzugten Ausführungsform liegen die Füllstoffe, also Plättchen oder Flakes, Kugeln und/oder Stäbe beschichtet vor, dadurch kann die Leitfähigkeit und/oder das Agglomerati onsverhalten der Füllstoffe beeinflusst werden.
Ein Hilfsstoff in niedrig viskosem Zustand ergibt sich bei spielsweise durch Verflüssigen und/oder Verdünnen des han delsüblich pastös vorliegenden Hilfsstoffes mit Lösungsmit- tel, insbesondere mit organischen Lösungsmitteln, die leicht abdampfen, wie beispielsweise Alkohole, z.B. Isopropylalko hol, Isotridekanol, Butylalkohol und/oder weiteren mehrwerti gen Alkoholen.
Diese Verflüssiger und/oder Lösungsmittel können nach Appli kation des Hilfsstoffes durch Trocknung verdampft werden und lassen dann den mit planer Oberfläche applizierten Hilfsstoff in pastösem bis viskosen Zustand auf dem Substrat zurück.
Nach der Trocknung kann beispielsweise ein vorher zur Form bildung erforderlicher Rahmen wieder entfernt werden, ohne dass sich die Oberfläche des applizierten Hilfsstoffes än dert .
Der getrocknete und damit formstabile Hilfsstoff wird wie üb lich bestückt, nachbehandelt und/oder gesintert.
Ein auf dem Substrat befindlicher Rahmen, in den der Hilfs stoff in niedrig viskosem Zustand eingefüllt wird, kann dann entweder auf dem Substrat verbleiben und mit diesem gesintert werden oder auch nach dem Trocknen entfernt werden, weil der Hilfsstoff - wie gesagt - nach dem Trocknen formstabil vor liegt .
Eine „Form" auf oder in dem Substrat zur Bildung des Verbin dungs-Bereichs kann natürlich jede beliebige Gestalt, in der der Hilfsstoff auf dem Substrat appliziert werden soll, an nehmen. Rechteckig ist nur ein Beispiel für eine derartige Gestalt .
Als „Form" wird vorliegend auch eine einfache Kavität im Sub strat bezeichnet, schlicht alles, was zur Aufnahme des nied rig viskosen Hilfsstoffes geeignet ist und ein unkontrollier tes Auslaufen des - zunächst ja niedrig viskos vorliegenden - Hilfsstoffes auf das Substrat verhindert.
Beispielsweise bildet ein Rahmen zusammen mit dem Substrat, auf dem er aufsitzt, eine Form, in die der Hilfsstoff in flüssigem, zumindest aber ausreichend niedrig-viskosem Zu stand, durch beispielsweise Eingießen, eingefüllt werden kann .
Die Höhe der Innenwände der Form, respektive die Höhe des Rahmens und/oder die Tiefe der Kavität, richtet sich auch wieder nach den jeweiligen Anforderungen, weil durch die Füllhöhe oder Füllmenge mit niedrig viskosem Hilfsstoff die End-Schichtdicke des auf dem Substrat verbleibenden leitfähi gen Hilfsstoffes eingestellt werden kann. Beispielsweise kann auch schon ein einfaches Klebeband, ein- oder mehrlagig auf gebracht, eine ausreichend hohe Form mit dem Substrat bilden.
Beispiele für geeignete Rahmen sind: a) Rahmen aus einem Ätzresist - Lack:
Dazu wird ein spezieller Lack, ähnlich einem Lotstopp lack, auf dem Substrat derart aufgetragen, dass auf den metallisierten Flächen, die später den Verbindungs- Bereich bilden und mit Bauelementen bestückt werden sol len, eine Form aufgetragen wird. Hierbei bleibt der Sin terbereich, abhängig von der Größe des eingesetzten Bau elementes, entsprechend ausgespart und bildet gleichzei tig damit den Rahmen, also die Form, in die der niedrig viskose Hilfsstoff gegossen wird.
Anschließend wird der Hilfsstoff im Ofen vorgetrocknet. Dabei kann eine Vibration des horizontal gelagerten Sub strats die eingefüllte Menge noch in der Form verteilen und somit die finale ebene Oberfläche ausbilden.
Daran anschließend wird auf das vorgetrocknete und ebene Sinterpastenmaterial ein Bauelement einer elektrischen Baugruppe bestückt und gesintert.
Ein geeigneter Ätzresist-Lack ist bis mindestens 150°C temperaturbeständig und gibt bei Druck durch seine wei- che Konsistenz nach, so dass der Sintervorgang in der Form nicht eingeschränkt wird.
Je nach Bedarf kann der Ätzresist-Lack rückstandslos entfernt werden und gibt die Struktur des so hergestell ten gesinterten leitfähigen Bereichs mit ebener Oberflä che und montiertem Bauelement frei.
Ein derartiger Rahmen ist beispielsweise für große Flä chen geeignet. b) Rahmen aus Kunststoff und/oder Metall
Ein Rahmen im Sinne der Erfindung kann auch in verschie dener Gestalt und Abmessungen aus einem temperaturbe ständigen Kunststoff und/oder Metall vorgefertigt wer den. Bevorzugt ist dabei, wenn zumindest teilweise die Unterseiten der Wände des Rahmens, die auf dem Substrat aufsitzen, klebrig sind.
Die Gestalt und Abmessung des Rahmens richten sich nach den Bauelementen, die später auf der leitfähigen Fläche aufgebracht, insbesondere aufgesintert werden. Der vor gefertigte Rahmen wird dazu beispielsweise einem Träger entnommen und auf den entsprechenden Flächen des Sub strates aufgeklebt, dadurch entsteht die Form, in die der flüssige Hilfsstoff eingegossen wird.
Bevorzugt zeigt ein Rahmen aus Kunststoff und/oder Me tall schwer zu benetzende Innenseiten, dann kann der Rahmen auch nach erfolgter Trocknung leicht wieder ent fernt werden. Der freigelegte Verbindungs-Bereich, ein Depot aus getrocknetem leitfähigen Hilfsstoff bildend, hat dann, insbesondere wenn vor dem Trocknungsschritt noch ein Vibrationsschritt für eine homogene Verteilung des Hilfsstoffes sorgt, eine plane und ebene Oberfläche, auf der Bauelemente gut montiert werden können. Ist der Rahmen jedoch - bezüglich der Höhe seiner Innen seiten - entsprechend dimensioniert, so dass das Bauele ment beim Sintern im Rahmen versinkt und niedriger als die gesamte spätere Sinterverbindung ist, also Sinter schicht nach Sintern und Bauelementdicke, kann der Rah men auch im nachfolgenden Sinterprozess auf dem Substrat verbleiben und wirkt sich dazu noch vorteilig auf den Sinterprozess aus, da der Rahmen eine zusätzliche, seit liche Begrenzung des Sinterdepots bildet. Vorzugsweise wird der Rahmen dann, bei dieser Variante nach dem Sin terprozess entfernt. Diese Variante ist für kleine
Strukturen geeignet, vor allem für Strukturen mit kon turscharfen Kanten. c) In generativem Fertigungsverfahren hergestellter Rahmen:
Auf einem Substrat wird mittels 3D-Drucker eine Rahmen struktur aufgebracht. Hierbei wird entweder ein Druck- Kunststoff gewählt, der nach dem 3D-Druck getempert wird und somit ebenfalls wärmeunempfindlich für die nachfol genden Prozesse ist und/oder mittels Metalldruck, bei dem ein wärmestabiles Metall aufgebracht wird. In die von Rahmen und Substrat begrenzte Form wird wieder das niedrig viskose Hilfsstoff-Material eingefüllt. Auch hier kann ein nachfolgender Vibrationsschritt die Rah menfüllung homogenisieren. Wie bei den vorgenannten Aus führungsformen wird auch hier wieder nach Füllung und gegebenenfalls Vibration des niedrig-viskosen Hilfsstof fes in der Form diese horizontal im Vortrocknungsofen gelagert und/oder getrocknet, so dass sich eine ebene Sinterschicht ausbildet.
Da der 3D - Druck-Rahmen in Kunststoff und/oder Metall über schwer zu benetzende Innenwände verfügt,
können die Rahmen anschließend, in einer ersten Varian te, vor dem Sintervorgang entfernt werden. Das
freigelegte Sinterpastendepot ist dann eben, grundsätz lich parallel zur Substratoberfläche und relativ kontu- renscharf .
Sind die Rahmen jedoch entsprechend dimensioniert -das Bauelement versinkt beim Sintern im Rahmen,
und niedriger als die gesamte spätere Sinterverbindung umfassend Sinterschicht nach Sintern und Bauelementdi cke,
können die Kunststoff- und/oder Metallrahmen, in einer weiteren Variante, auch im nachfolgenden
Sinterprozess auf dem Substrat verbleiben und wirken sich dazu noch vorteilig auf den Sinterprozess aus, da die Rahmen über eine zusätzliche, seitliche Begren zung verfügen.
Dieser Prozess ist ebenfalls geeignet für Strukturen un terschiedlicher Größe mit konturenscharfen Kanten. d) Kavität im Substrat:
Eine weitere Möglichkeit ist das Verfüllen von Kavitä ten, die die Form bilden, mit niedrig viskosem Hilfs stoff .
Diese Kavitäten werden beispielsweise bereits bei der Herstellung der Substrate erzeugt. Sie bilden eine ge eignete Form, in der der eingefüllte Hilfsstoff, bei spielsweise das Sinterpastenmaterial, die Höhe durch die Füllmenge vorgegeben, eine ebene Topographie respektive Oberfläche bilden kann. Auch hier begünstigt ein Vibra tionsschritt vor dem Trocknen die homogene Füllung der Form. Nach horizontaler Lagerung im Vortrocknungsofen, bildet sich eine ebene Sinterschicht aus. Durch Variati on der Kavitätentiefe, aber auch durch die Füllmenge der niedrig viskosen Sinterpaste, lässt sich sehr einfach die entsprechende Höhe der Bauelement - Oberseite ein stellen .
Dieser Prozess ist für Strukturen unterschiedlichster Größe mit konturenscharfen Kanten geeignet. e) Rahmen gebildet aus Klebeband, insbesondere aus so ge nanntem Kaptob-Klebeband :
1. Durch manuelles Abkleben mittels - beispielsweise im Bereich von 20mm bis 150 gm, bevorzugt zwischen 30gm bis 70pm, insbesondere einem 50gm dickem - Klebeband, wie insbesondere einem Kapton-Klebeband, was beispielsweise auch in mehreren Lagen möglich ist, werden auf einem Substrat entsprechende Formen definiert. In diese Form wird das niedrig viskose Sinterpastenmaterial eingebracht. Auch hier kann ein nachfolgender Vibrationsschritt die Füllung ho mogenisieren .
Nach horizontaler Lagerung im Vortrocknungsofen, bildet sich eine ebene Sinterschicht aus. Vor dem Sintervorgang wird das Kaptonband entfernt und gibt so die sinterfähi ge Schicht frei.
Dieser Prozess ist für Strukturen unterschiedlicher Grö ße mit konturenscharfen Kanten geeignet.
Im Folgenden wird die Erfindung noch anhand von 3 Figu ren, die den Ablauf eines Ausführungsbeispiels des er findungsgemäßen Verfahrens zeigen, näher erläutert.
Figur 1 gibt ein Substrat 2 - zum Einsatz in der Leis tungselektronik - schematisch wieder. Das Substrat 2 zeigt mittig eine Form 3. Die Form 3 zeigt vier Innen seiten 7 und ist nach oben hin offen. Die Form 3 ist entweder durch Aufsetzen eines Rahmens 5 auf das Sub strat 2 und/oder durch Erzeugen einer Kavität herstell bar .
Figur 2 zeigt das Eingießen eines flüssig vorliegenden Hilfsstoffes 4 in die Form 3 zur Herstellung eines elektrisch und/oder Wärme-leitfähigen Verbindungs- Bereichs 1 auf dem Substrat.
Figur 3 zeigt nach dem Füllen und gegebenenfalls der Vibration der gefüllten Form 3 auf dem Substrat 2 das Einbringen eines Bauelements 6 auf den leitfähigen Ver bindungs-Bereich 1. Der elektrisch und/oder Wärme leitfähige Verbindungs-Bereich 1 wird bevorzugt nach dem Befüllen mit dem Hilfsstoff 4 in horizontaler Lage noch durch eine Vibration homogenisiert, so dass eine plane, bevorzugt eine planparallele, Oberfläche des Hilfsstof fes 4 auf der Oberfläche des Substrats 2 erzeugt wird. Diese plane oder bevorzugt planparallele Oberfläche ist gut geeignet zur Bestückung mit einem Bauelement 6, weil sie die Nachteile des Standes der Technik überwindet und insbesondere auf der Oberfläche weder Mulden noch Flan ken hat, die eine formschlüssige und plane Verbindung des Hilfsstoffes mit dem Bauelement nach dem Stand der Technik erschweren.
Gegenüber den bisherigen Prozessen zur Applikation einer möglichst ebenen und parallel zum Substrat
verlaufenden Sinteroberfläche, ist dieses Verfahren in vieler Hinsicht verbessert. Es gestattet die leichte Herstellung von unterschiedlich dicken aber immer ebenen Oberflächen. Abhängig vom Prozesseinsatz können diffe rente
Rahmentypen zum Einsatz kommen. Jedes Bauelement kann somit sein spezielles Depot an Hilfsstoff, insbesondere sein Sinterpastendepot - das den Verbindungs-Bereich ergibt- erhalten.
Die Vorteile auf einen Blick:
- Ebene Sinteroberflächen - verbesserte Topographie,
- Zum Substrat planparallele Sinterpasten-Oberfläche nach waagerechter Lagerung,
- Scharfe Konturierung,
- Depotmenge, insbesondere Dicken genau herstellbar, weil sich die Höhen je nach Bauelement definiert ein stellbar einstellen lassen,
- Closed - Loop - Lösung, weil das Material des
Hilfsstoffes nach einem Messschritt nachgefüllt werden kann und last but not least:
- einfache Handhabung.
Durch die Erfindung wird erstmals eine Lösung angegeben, wie ein Verlaufen und/oder Unebenheiten bei der Bildung von Verbindungs-Bereichen auf Substraten wie Schaltungs trägern durch einfache mechanische Maßnahmen, wie die Bildung einer Form und die Verflüssigung der Sinterpas te, vermieden werden kann.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines elektrisch leitenden Ver bindungs-Bereichs (1) auf einem Substrat (2) für eine elekt rische Baugruppe, wobei
• eine Form (3) auf dem Substrat (2) erzeugt wird, die nach oben hin offen ist und zur Aufnahme einer Flüssig keit (4) geeignet ist, und dann
• ein elektrisch leitfähiger Hilfsstoff (4) in die Form (3) in niedrig viskosem Zustand eingebracht wird.
2. Verfahren nach Anspruch 1, wobei die Form (3) durch Auf setzen eines Rahmens (5) auf das Substrat (2) gebildet wird.
3. Verfahren nach Anspruch 1 oder 2, wobei die Form (3) durch Erzeugung einer Kavität in dem Substrat (2) gebildet wird.
4. Verfahren nach einem der vorstehenden Ansprüche, erweitert um den Verfahrensschritt:
• wobei der niedrig viskose und elektrisch und/oder Wärme leitfähige Hilfsstoff (4) nach dem Einbringen in die Form (3) getrocknet, insbesondere in waagrechter Lage rung, wird.
5. Verfahren nach einem der vorstehenden Ansprüche,
• wobei der Rahmen (5) nach dem Trocknen des niedrig vis kosen und elektrisch leitfähigen Hilfsstoffes (4) vom Substrat (2) wieder entfernt wird.
6. Verfahren nach einem der vorstehenden Ansprüche, wobei nach dem Einbringen des elektrisch leitfähigen Hilfsstoffes (4) in niedrig viskosem Zustand in die Form (3) das Substrat (2) mit der Form (3), die gefüllt ist, einer Vibration unter worfen wird, um eine homogene Füllung der Form (3) zu erzie len .
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Herstellung der Form (3) durch strukturierte Beschichtung des Substrats (2) mit einem Lack erfolgt.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Herstellung der Form (3) durch Montage eines vorgefertig ten Rahmens (5) auf dem Substrat (2) erfolgt.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Herstellung des Rahmens (5) durch generative Fertigungs verfahren erfolgt.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Herstellung der Form (3) durch Erzeugung einer Kavität im Substrat (2) erfolgt.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Herstellung des Rahmens (5) und/oder der Form (3) durch Abkleben eines Bereichs auf dem Substrat (2) erfolgt.
12. Substrat als Träger für eine elektrische Baugruppe (6), dass eine Form (3) aufweist.
13. Substrat nach einem der vorhergehenden Ansprüche, wobei die Innenseiten (7) der Form (3) zumindest teilweise be schichtet sind.
14. Substrat nach einem der vorhergehenden Ansprüche, wobei der Rahmen (5), der zusammen mit dem Substrat die Form (3) bildet, aus Metall ist.
15. Substrat nach einem der vorhergehenden Ansprüche, wobei der Rahmen (5), der zusammen mit dem Substrat die Form (3) bildet, aus einem Kunststoff ist.
PCT/EP2020/065171 2019-06-07 2020-06-02 Verfahren zur herstellung eines verbindungs-bereichs auf einem substrat für eine elektrische baugruppe und substrat dazu WO2020245100A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019208330.7A DE102019208330A1 (de) 2019-06-07 2019-06-07 Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu
DE102019208330.7 2019-06-07

Publications (1)

Publication Number Publication Date
WO2020245100A1 true WO2020245100A1 (de) 2020-12-10

Family

ID=71094286

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/065171 WO2020245100A1 (de) 2019-06-07 2020-06-02 Verfahren zur herstellung eines verbindungs-bereichs auf einem substrat für eine elektrische baugruppe und substrat dazu

Country Status (2)

Country Link
DE (1) DE102019208330A1 (de)
WO (1) WO2020245100A1 (de)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204230A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd バンプ形成法およびバンプ製造装置
JPH06204227A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd バンプの形成法
DE10062108A1 (de) 2000-12-13 2002-06-27 Daimler Chrysler Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE102007047698A1 (de) 2006-10-13 2008-04-17 Infineon Technologies Ag Vorrichtung und Verfahren zum Verbinden von Komponenten
WO2012061511A2 (en) * 2010-11-03 2012-05-10 Fry's Metals, Inc. Sintering materials and attachment methods using same
JP2014235942A (ja) * 2013-06-04 2014-12-15 Ｄｏｗａエレクトロニクス株式会社 接合材およびその接合材を用いて電子部品を接合する方法
JP2015012187A (ja) * 2013-06-28 2015-01-19 古河電気工業株式会社 接続構造体
DE102014117020A1 (de) * 2014-11-20 2016-05-25 Infineon Technologies Ag Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht
EP3141322A1 (de) * 2014-06-25 2017-03-15 DOWA Electronics Materials Co., Ltd. Bindematerial und binderverfahren damit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH205694A (de) * 1938-09-06 1939-06-30 Philips Nv Elektrischer Apparat.
EP0488334B1 (de) * 1990-11-30 1996-05-15 Intermetallics Co., Ltd. Verfahren und Apparat zur Dauermagnet-Herstellung durch Formieren eines grünen und gesinterten Kompakts
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6138026B2 (ja) * 2013-11-12 2017-05-31 日本メクトロン株式会社 導電ペーストの充填方法、および多層プリント配線板の製造方法
DE102016219586A1 (de) * 2016-10-10 2018-04-12 Robert Bosch Gmbh Sensorvorrichtung und Verfahren zur Herstellung einer Sensorvorrichtung

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204230A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd バンプ形成法およびバンプ製造装置
JPH06204227A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd バンプの形成法
DE10062108A1 (de) 2000-12-13 2002-06-27 Daimler Chrysler Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE102007047698A1 (de) 2006-10-13 2008-04-17 Infineon Technologies Ag Vorrichtung und Verfahren zum Verbinden von Komponenten
WO2012061511A2 (en) * 2010-11-03 2012-05-10 Fry's Metals, Inc. Sintering materials and attachment methods using same
JP2014235942A (ja) * 2013-06-04 2014-12-15 Ｄｏｗａエレクトロニクス株式会社 接合材およびその接合材を用いて電子部品を接合する方法
JP2015012187A (ja) * 2013-06-28 2015-01-19 古河電気工業株式会社 接続構造体
EP3141322A1 (de) * 2014-06-25 2017-03-15 DOWA Electronics Materials Co., Ltd. Bindematerial und binderverfahren damit
DE102014117020A1 (de) * 2014-11-20 2016-05-25 Infineon Technologies Ag Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht

Also Published As

Publication number Publication date
DE102019208330A1 (de) 2020-12-10

Similar Documents

Publication Publication Date Title
DE69937153T2 (de) Gedruckte leiterplatte und verfahren zu deren herstellung
DE60011515T2 (de) Herstellung von Keramiksubstraten und ungesintertes Keramiksubstrat
DE2558361C2 (de) Verfahren zum Herstellen von durchgehend metallisierten Bohrungen in mehrschichtigen keramischen Moduln
DE60224611T2 (de) Leiterplatte mit eingebetteter elektrischer Vorrichtung und Verfahren zur Herstellung einer Leiterplatte mit eingebetteter elektrischer Vorrichtung
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE60132397T2 (de) Verfahren zur Herstellung eines thermisch leitenden Substrats mit Leiterrahmen und Wärmestrahlungsplatte
DE10137184A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE112015005552T5 (de) Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
DE112014007248T5 (de) Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
DE102009032998A1 (de) Bauelement mit Kontaktelementen
DE10040200A1 (de) Chipförmiger Festelektrolytkondensator
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
AT516639B1 (de) Verfahren zur Fertigung eines elektronischen Moduls
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102014107909A1 (de) Leiterplatten und Verfahren zu deren Herstellung
DE10240415B4 (de) Halbleiteranordnung mit einem in einem Hohlraum eingebetteten Modul und Verfahren zum Herstellen derselben
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102015101561A1 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE19907168C1 (de) Schichtanordnung sowie Verfahren zu deren Herstellung
WO2020245100A1 (de) Verfahren zur herstellung eines verbindungs-bereichs auf einem substrat für eine elektrische baugruppe und substrat dazu
DE102013221153A1 (de) Embedding-technologie mit hohem wirkungsgrad
DE102014111439B4 (de) Elektronikmodul und Verfahren zu dessen Herstellung
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20732771

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20732771

Country of ref document: EP

Kind code of ref document: A1