AT516639B1 - Verfahren zur Fertigung eines elektronischen Moduls - Google Patents

Verfahren zur Fertigung eines elektronischen Moduls Download PDF

Info

Publication number
AT516639B1
AT516639B1 ATA51065/2015A AT510652015A AT516639B1 AT 516639 B1 AT516639 B1 AT 516639B1 AT 510652015 A AT510652015 A AT 510652015A AT 516639 B1 AT516639 B1 AT 516639B1
Authority
AT
Austria
Prior art keywords
layer
insulating material
electronic module
component
conductive
Prior art date
Application number
ATA51065/2015A
Other languages
English (en)
Other versions
AT516639A2 (de
AT516639A3 (de
Inventor
Tuominen Risto
Original Assignee
Ge Embedded Electronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ge Embedded Electronics Oy filed Critical Ge Embedded Electronics Oy
Publication of AT516639A2 publication Critical patent/AT516639A2/de
Application granted granted Critical
Publication of AT516639B1 publication Critical patent/AT516639B1/de
Publication of AT516639A3 publication Critical patent/AT516639A3/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10575—Insulating foil under component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Abstract

Die vorliegende Erfindung betrifft ein elektronisches Modul mit zumindest einer Komponente, die in Isoliermaterial eingebettet ist. Das elektronische Modul umfasst ein erstes Isoliermaterial mit einer ersten Oberfläche und einer zweiten Oberfläche und einer Dicke zwischen der ersten Oberfläche und der zweiten Oberfläche, zumindest eine Öffnung durch das erste Isoliermaterial, ein zweites Isoliermaterial auf der zweiten Oberfläche des ersten Isoliermaterials, zumindest eine Komponente, die in das zweite Isoliermaterial eingebettet ist, zumindest eine leitende Struktur in der zumindest einen Öffnung, wobei die zumindest eine leitende Struktur eine erste Oberfläche und eine zweite Oberfläche hat, wobei die zweite Oberfläche dem zweiten Isoliermaterial zugewandt ist und die erste Oberfläche vom zweiten Isoliermaterial abgewandt ist und eine Distanz zwischen der ersten Oberfläche des ersten Isoliermaterials und der zweiten Oberfläche der zumindest einen leitenden Struktur geringer oder größer als die Dicke des ersten Isoliermaterials ist, einen Klebstoff zwischen dem ersten Isoliermaterial und der zumindest einen Komponente, und Anschlusselemente zwischen der zumindest einen leitenden Struktur und der zumindest einen Komponente. Die vorliegende Erfindung betrifft ferner ein Verfahren zur Herstellung eines elektronischen Moduls mit zumindest einer Komponente, die in einer Isolierschicht eingebettet ist.

Description

VERFAHREN ZUR HERSTELLUNG EINES ELEKTRONISCHEN MODULS UND ELEKTRONISCHES MODUL
TECHNISCHES GEBIET DER ERFINDUNG [0001] Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Moduls mit zumindest einer Komponente, die in einer Isolierschicht eingebettet ist. Solche Lösungen können alternativ auch als Schaltplatte oder Modulstrukturen bezeichnet werden, die vergrabene, eingebettete oder eingebaute Komponenten enthalten. Die Isoliermaterialschicht, die die Komponente umgibt, ist typischerweise Teil der Grundstruktur einer Schaltplatte oder Modulstruktur, die eine Stütze für die innersten Leiterschichten der Schaltplatte oder des Moduls bildet.
[0002] Die Erfindung betrifft ferner ein elektronisches Modul. Insbesondere betrifft die Erfindung ein elektronisches Modul, das zumindest eine Komponente enthält, die in einer Isolierschicht eingebettet ist. Das elektronische Modul kann ein Modul wie eine Schaltplatte sein, die mehrere Komponenten enthält, die durch leitende Strukturen, die im Modul gefertigt sind, elektrisch aneinander angeschlossen sind. Die Komponenten können passive Komponenten, Mikroschaltungen, Halbleiterkomponenten, oder sämtliche andere Arten von Komponenten sein.
HINTERGRUND DER ERFINDUNG [0003] Es sind viele Verfahren bekannt, durch welche elektronische Module oder Schaltplattenstrukturen, die Komponenten enthalten, gefertigt werden können. Dokument US 5,936,847 offenbart zum Beispiel eine Schaltmodulkonstruktion zur Montage und Verbindung elektronischer Komponenten mit Trägerschichten, die zur Montage einer Vielzahl elektronischer Komponenten und Leiter anwendbar ist, einschließlich umgedrehter oder 'Flip-Chip'-montierter integrierter Schaltungen. Die Komponenten werden an der Trägerschicht mit einer dazwischen liegenden, nicht leitenden Polymerschicht montiert, die als Bondingmittel und Unterfüllung dient. Die Trägerschicht und Unterfüllung haben Öffnungen, die mit Signalspuren auf der Trägerschicht und den Kontakten der Komponente ausgerichtet sind, und leitendes Polymer wird durch die Öffnungen eingespritzt, um die Fläche zwischen den Trägerschichtkontakten und den Komponentenkontakten auszufüllen, um einen guten elektrischen Anschluss zu garantieren. In einer Ausführungsform wird das nicht leitende Polymer auf die Kontaktseite der Trägerschicht mit Lücken für die Kontakte gedruckt. In einer anderen Ausführungsform wird nicht leitendes Polymer der B-Stufe auf der Nicht-Kontaktseite der Trägerschicht vor dem Bilden von Kontaktöffnungen und der Montage von Komponenten aufgetragen. Dann wird leitendes Polymer in die Öffnungen eingespritzt, um die elektrischen Anschlüsse zu bilden, und die Baugruppe wird gehärtet. Es ist keine Beschichtung oder Vorbehandlung der Komponenten notwendig.
[0004] Zusätzlich lehrt Dokument US 6,038,133 ein Schaltungskomponenteneinbaumodul, enthaltend eine isolierende Trägerschicht, die aus einem Gemisch gebildet ist, das 70 Gew.-% bis 95 Gew.-% eines anorganischen Füllmittels und eines wärmehärtenden Harzes enthält, mehrere Verdrahtungsmuster, die zumindest auf einer Hauptebene der isolierenden Trägerschicht gebildet sind, eine Schaltungskomponente, die in einem inneren Abschnitt der isolierenden Trägerschicht angeordnet und elektrisch an das Verdrahtungsmuster angeschlossen ist, und eine innere Durchkontaktierung, die in der isolierenden Trägerschicht gebildet ist, um die mehreren Verdrahtungsmuster elektrisch anzuschließen. Somit kann ein äußerst zuverlässiges Schaltungskomponenteneinbaumodul mit Schaltungskomponenten hoher Dichte erhalten werden.
[0005] Dokument US 6,350,633 offenbart ferner eine Halbleiterchipbaugruppe, die einen Halbleiterchip enthält, der an einer Trägerschaltung befestigt ist. Die Trägerschaltung enthält eine isolierende Basis, eine leitende Bahn und ein Durchgangsloch zwischen ihrer Ober- und Unterseite. Das Durchgangsloch enthält einen oberen Seitenwandabschnitt neben der Oberseite und
1/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt einen unteren Seitenwandabschnitt neben der Unterseite. Die leitende Bahn enthält eine Säule an der Oberseite und eine Routingleitung am unteren Seitenwandabschnitt. Ein elektroplattierter Kontaktanschluss an der Säule erstreckt sich über die Basis und eine elektroplattierte Anschlussverbindung im Durchgangsloch kontaktiert die Routingleitung und die Klemme. Vorzugsweise ist die Anschlussverbindung das einzige Metall im Durchgangsloch. Ein Verfahren zum Herstellen der Baugruppe enthält ein gleichzeitiges Elektroplattieren des Kontaktanschlusses und der Anschlussverbindung.
[0006] Dokument US 2002/0117743 A1 beschreibt ferner ein Komponenteneinbaumodul, das eine Kernschicht, die aus einem elektrischen Isoliermaterial gebildet ist, und eine elektrische Isolierschicht und mehrere Verdrahtungsmuster enthält, die an zumindest einer Oberfläche der Kernschicht gebildet sind. Das elektrische Isoliermaterial der Kernschicht ist aus einem Gemisch gebildet, das zumindest ein anorganisches Füllmittel und ein wärmehärtendes Harz enthält. Zumindest eine oder mehrere aktive Komponenten und/oder passive Komponenten sind in einem inneren Abschnitt der Kernschicht enthalten. Die Kernschicht hat mehrere Verdrahtungsmuster und mehrere innere Durchkontaktierungen, die aus einem leitenden Harz gebildet sind. Das elektrische Isoliermaterial der Kernschicht, das aus dem Gemisch gebildet ist, das zumindest ein anorganisches Füllmittel und ein wärmehärtendes Harz enthält, hat einen Elastizitätsmodul bei Raumtemperatur im Bereich von 0,6 GPa bis 10 GPa. Daher ist es möglich, ein thermisch leitendes Komponenteneinbaumodul breitzustellen, bei welchem das anorganische Füllmittel mit hoher Dichte eingefüllt werden kann; die aktiven Komponente wie ein Halbleiters usw., und der passiven Komponente, wie ein Chipwiderstand, eine Chipkondensators usw., im inneren Abschnitt der Trägerschicht vergraben werden können; und eine mehrschichtige Verdrahtungsstruktur einfach produziert werden kann.
[0007] Dokument US 8,240,033 lehrt ein Verfahren zur Fertigung einer Schaltplattenstruktur. Gemäß dem Verfahren wird eine Leiterstruktur gebildet und Kontaktöffnungen für elektrische Kontakte einer Komponente werden darin ausgebildet. Danach wird die Komponente relativ zur Leiterstruktur derart befestigt, dass die Kontaktflächen oder Kontaktkügelchen der Komponente neben den Kontaktöffnungen liegen. Danach wird ein elektrisch leitendes Material zu den Kontaktöffnungen geleitet, um elektrische Kontakte zwischen der Leiterstruktur und der Komponente zu bilden.
[0008] Zusätzlich offenbar Dokument US 8,581,109 ein Verfahren zur Fertigung einer Schaltplattenstruktur. In dem Verfahren wird eine Leiterschicht gebildet, die eine Leiterfolie und eine Leiterstruktur an der Oberfläche der Leiterfolie umfasst. Eine Komponente wird an der Leiterschicht befestigt und zumindest etwas Leitermaterial der Leiterschicht wird von außerhalb der Leiterstruktur entfernt.
[0009] Dokument US 5,407,864 beschreibt einen Prozess zur Fertigung eines Halbleiterchips, der eine Anschlussklemme aufweist und an eine Vorderseite einer Schaltplatte angeschlossen ist, die eine leitende Bahn aufweist, die an ein Durchgangsloch angeschlossen ist. Eine isolierende Klebeschicht, die ein Loch aufweist, das der Klemme entspricht, ist zwischen dem Chip und der Platte so eingesetzt, dass die Klemme, das Loch in der Isolierschicht und das Durchgangsloch in der Platte ausgerichtet sind. Ein leitendes Material wird in das Durchgangsloch von der Rückseite der Platte aufgetragen, so dass es das Durchgangsloch füllt und die Klemme an die Bahn anschließt. Das leitende Material kann mit einem Sputterverfahren, einem Screening-Verfahren, einem Elektroplattierverfahren oder einem Aufdampfungsverfahren aufgetragen werden. Die Rückseite der Platte wird poliert, um leitendes Material zu entfernen, das auf der Rückseite der Platte außerhalb des Durchgangslochs aufgetragen sein kann.
KURZDARSTELLUNG DER ERFINDUNG [0010] Eine Aufgabe gewisser Ausführungsformen der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens zur Herstellung eines elektronischen Moduls mit zumindest einer Komponente, die in einer Isolierschicht eingebettet ist. Eine weitere Aufgabe gewisser Ausführungsformen der vorliegenden Erfindung ist die Bereitstellung eines elektronischen Moduls. Insbe
2/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt sondere ist eine Aufgabe gewisser Ausführungsformen der Erfindung die Bereitstellung eines elektronischen Moduls, das zumindest eine Komponente enthält, die in einer Isolierschicht eingebettet ist. Eine weitere Aufgabe gewisser Ausführungsformen der Erfindung ist die Bereitstellung eines elektronischen Moduls, das mehrere verbundene Komponenten enthält, die in einer Isolierschicht eingebettet sind.
[0011] Diese und andere Aufgaben werden durch die Ausführungsformen der vorliegenden Erfindung gelöst, wie in der Folge beschrieben und beansprucht. Gemäß einem Aspekt betrifft die Erfindung ein Verfahren zur Fertigung eines elektronischen Moduls, wobei das Verfahren umfasst:
[0012] - Bereitstellen einer Resistschicht mit einer ersten Oberfläche und einer zweiten Oberfläche und einer Dicke zwischen der ersten Oberfläche und der zweiten Oberfläche, [0013] - Bereitstellen zumindest einer Öffnung durch die Resistschicht, [0014] - Bereitstellen von Isoliermaterial auf der zweiten Oberfläche der Resistschicht und zumindest einer Komponente, die im Isoliermaterial eingebettet ist, [0015] - Bereitstellen zumindest einer leitenden Struktur in der zumindest einen Öffnung, so dass die zumindest eine leitende Struktur eine erste Oberfläche und eine zweite Oberfläche hat, wobei die zweite Oberfläche dem Isoliermaterial zugewandt ist und die erste Oberfläche vom Isoliermaterial abgewandt ist, und dass eine Distanz zwischen der ersten Oberfläche der Resistschicht und der zweiten Oberfläche der zumindest einen leitenden Struktur geringer oder größer als die Dicke der Resistschicht ist, und [0016] - Bereitstellen von Anschlusselementen zwischen der zumindest einen leitenden Struktur und der zumindest einen Komponente.
[0017] Gemäß einem anderen Aspekt kann die Aufgabe der Ausführungsformen auch durch ein Verfahren zur Herstellung eines elektronischen Moduls mit zumindest einer Komponente, die in einer Isolierschicht eingebettet ist, erreicht werden, wobei das Verfahren die folgenden Schritte umfasst:
[0018] a) Anordnen einer Trennschicht auf einer ersten Oberfläche einer leitenden Folie, [0019] b) Anordnen einer ersten Resistschicht mit Struktur- und/oder Durchkontaktierungsöffnungen an der Oberseite der Trennschicht und Züchten eines Leitermaterials, wobei die Dicke der ersten Resistschicht größer oder geringer als die Dicke des gezüchteten Leitermaterials ist, [0020] c) Anordnen eines Klebstoffs auf der Oberseite oder auf der Oberseite eines Teils der Resistschicht und des gezüchteten Leitermaterials oder auf einer Kontaktierungsfläche zumindest einer Komponente, die Kontaktzonen aufweist, [0021] d) Platzieren der zumindest einen Komponente derart, dass die Kontaktierungsfläche einer zweiten Oberfläche der Resistschicht zugewandt ist und die Positionen der Kontaktzonen mit den Positionen der Durchkontaktierungsöffnungen übereinstimmen, [0022] e) Anordnen einer Isolierschicht derart, dass die zumindest eine Komponente in der Isolierschicht eingebettet ist, [0023] f) Entfernen der leitenden Folie und der Trennschicht und [0024] g) Entfernen von Material aus den Durchkontaktierungsöffnungen, wodurch Durchkontaktierungslöcher gebildet werden, und Züchten von Leitermaterial in den Durchkontaktierungslöchern.
[0025] Gemäß einer Ausführungsform wird eine zusätzliche polymere Schicht zwischen der ersten Resistschicht und dem Klebstoff gebildet.
[0026] Gemäß einer anderen Ausführungsform wird eine zweite Resistschicht mit Struktur und
3/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt
Durchkontaktierungsöffnungen nach Schritt b) derart angeordnet, dass eine erste Oberfläche der zweiten Resistschicht der ersten Resistschicht zugewandt ist und Leitermaterial gezüchtet wird, wobei die Dicke der zweiten Resistschicht größer oder geringer als die Dicke des gezüchteten Leitermaterials ist. Gemäß gewissen Ausführungsformen kann nach Anordnen einer zweiten Resistschicht eine zusätzliche polymere Schicht zwischen einer zweiten Oberfläche der zweiten Resistschicht und dem Klebstoff gebildet werden.
[0027] Gemäß einer Ausführungsform wird die leitende Schicht und/oder ein untere leitende Oberfläche des elektronischen Moduls entfernt, wodurch leitende Strukturen nach Züchten von Leitermaterial in den Durchkontaktierungslöchern freigelegt werden.
[0028] Gemäß einem Aspekt der Erfindung, wird ein elektronisches Modul bereitgestellt, umfassend:
[0029] - ein erstes Isoliermaterial mit einer ersten Oberfläche und einer zweiten Oberfläche und einer Dicke zwischen der ersten Oberfläche und der zweiten Oberfläche, [0030] - zumindest einer Öffnung durch das erste Isoliermaterial, [0031] - einem zweiten Isoliermaterial auf der zweiten Oberfläche des ersten Isoliermaterials, [0032] - zumindest einer Komponente, die in das zweite Isoliermaterial eingebettet ist, [0033] - zumindest einer leitenden Struktur in der zumindest einen Öffnung, wobei die zumindest eine leitende Struktur eine erste Oberfläche und eine zweite Oberfläche hat, wobei die zweite Oberfläche dem zweiten Isoliermaterial zugewandt ist und die erste Oberfläche vom zweiten Isoliermaterial abgewandt ist und eine Distanz zwischen der ersten Oberfläche des ersten Isoliermaterials und der zweiten Oberfläche der zumindest einen leitenden Struktur geringer ist als die Dicke des ersten Isoliermaterials oder größer als die Dicke des ersten Isoliermaterials, und [0034] - Anschlusselemente zwischen der zumindest einen leitenden Struktur und der zumindest einen Komponente.
[0035] In einer Ausführungsform umfassen die Anschlusselemente Leitermaterial, das in einem Durchkontaktierungsloch im Isoliermaterial aufgebracht ist. In einer anderen Ausführungsform umfasst das zweite Isoliermaterial auf der zweiten Oberfläche zwischen dem ersten Isoliermaterial und der zumindest einen Komponente eine Isolierschicht wie eine Klebeschicht, eine polymere Schicht oder jedes andere Material als das zweite Isoliermaterial. Die polymere Schicht ist zwischen der zweiten Oberfläche des ersten Isoliermaterials, dem Klebstoff und/oder der Oberfläche der Isolierschicht, die dem ersten Isoliermaterial zugwandet ist, angeordnet.
[0036] In einer Ausführungsform ist eine Distanz zwischen der ersten Oberfläche des ersten Isoliermaterials und der ersten Oberfläche der zumindest einen leitenden Struktur größer als null.
[0037] In einer Ausführungsform ist das Längenverhältnis zumindest einer Durchkontaktierung, die sich von der zweiten Oberfläche der zumindest einen leitenden Struktur zu einer Kontaktierungsfläche zumindest einer Kontaktzone der Komponente erstreckt, kleiner als 2,0, kleiner als 1,0, kleiner als 0,75, kleiner als 0,5, kleiner als 0,4 oder kleiner als 0,3. In dem vorliegenden Dokument ist das Längenverhältnis als Verhältnis der Höhe zum Durchmesser der Durchkontaktierung (= h/d) definiert.
[0038] In einer Ausführungsform ist zumindest eine leitende Struktur auf der Oberseite des zweiten Isoliermaterials angeordnet.
[0039] In einer Ausführungsform ist die zumindest eine Komponente eine passive Komponente, eine Mikroschaltung, eine Halbleiterkomponente oder jede andere Art von Komponente.
[0040] Durch die Ausführungsformen der vorliegenden Erfindung werden beachtliche Vorteile erzielt. Ein elektronisches Modul mit zumindest einer Komponente, die in einer Isolierschicht eingebettet ist, kann gemäß gewissen Ausführungsformen der Erfindung gefertigt werden.
4/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt
Durch die Erfindung ist es möglich, ein Modul mit hoher Kontaktdichte zu bauen. Schichten des elektronischen Moduls sind sehr dünn, wodurch ein dünnes Modul erzeugt wird. Das Herstellungsverfahren ermöglicht die Bildung elektrischer Kontakte unter Verwendung des Durchkontaktierungsverfahrens. Kontakte können zum Beispiel mit Hilfe eines chemischen oder elektrochemischen Züchtungsverfahrens gebildet werden, wobei es in diesem Fall möglich ist, ausgezeichnete elektrische Eigenschaften für den Kontakt zwischen der Leiterstruktur und der Komponente zu erreichen. Es ist auch möglich, zuerst eine dünne Schicht durch ein chemisches Verfahren zu züchten und dann mit dem Züchten unter Verwendung eines billigeren elektrochemischen Verfahrens fortzufahren. Das kosteneffektive Herstellungsverfahren verbessert die Qualität des elektronischen Moduls und bietet eine bessere Ausbeute.
[0041] Die Ausrichtung der Durchkontaktierungsöffnungen in Bezug auf die Struktur kann ferner vor Befestigung der Komponenten oder Fortsetzung des Fertigungsprozesses überprüft werden. Somit kann eine Platzierung teurer Komponenten durch deren Ankleben an einer ungewünschten Position vermieden werden. Ferner ist die Struktur fertig und kann vor einem Zusammenbau der Komponenten überprüft werden und somit kann ein Zusammenbau einer Komponente zu einer defekten Struktur vermieden werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN [0042] Für ein umfassenderes Verständnis besonderer Ausführungsformen der vorliegenden Erfindung und deren Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen verwiesen. In den Zeichnungen:
[0043] zeigt Figur 1 eine schematische Ansicht eines ersten Fertigungsschritts eines elektronischen Moduls gemäß einer ersten Ausführungsform,
[0044] zeigt Figur 2 eine schematische Ansicht eines zweiten Fertigungsschritts eines elektronischen Moduls gemäß einer ersten Ausführungsform,
[0045] zeigt Figur 3 eine schematische Ansicht eines dritten Fertigungsschritts eines elektronischen Moduls gemäß einer ersten Ausführungsform,
[0046] zeigt Figur 4 eine schematische Ansicht eines vierten Fertigungsschritts eines elektronischen Moduls gemäß einer ersten Ausführungsform,
[0047] zeigt Figur 5 eine schematische Ansicht eines fünften Fertigungsschritts eines elektronischen Moduls gemäß einer ersten Ausführungsform,
[0048] zeigt Figur 6 eine schematische Ansicht eines sechsten Fertigungsschritts eines elektronischen Moduls gemäß einer ersten Ausführungsform,
[0049] zeigt Figur 7 eine schematische Ansicht eines siebenten Fertigungsschritts eines elektronischen Moduls gemäß einer ersten Ausführungsform,
[0050] zeigt Figur 8 eine schematische Ansicht eines achten Fertigungsschritts eines elektronischen Moduls gemäß einer ersten Ausführungsform,
[0051] zeigt Figur 9 eine schematische Ansicht eines neunten Fertigungsschritts eines elektronischen Moduls gemäß einer ersten Ausführungsform,
[0052] zeigt Figur 10 eine schematische Ansicht eines zehnten Fertigungsschritts eines elektronischen Moduls gemäß einer ersten Ausführungsform,
[0053] zeigt Figur 11 eine schematische Ansicht eines ersten Fertigungsschritts eines elektronischen Moduls gemäß einerzweiten Ausführungsform,
[0054] zeigt Figur 12 eine schematische Ansicht eines zweiten Fertigungsschritts eines elektronischen Moduls gemäß einerzweiten Ausführungsform,
[0055] zeigt Figur 13 eine schematische Ansicht eines dritten Fertigungsschritts eines elektronischen Moduls gemäß einerzweiten Ausführungsform,
5/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt
[0056] zeigt Figur 14 eine schematische Ansicht eines vierten Fertigungsschritts eines elektronischen Moduls gemäß einerzweiten Ausführungsform,
[0057] zeigt Figur 15 eine schematische Ansicht eines fünften Fertigungsschritts eines elektronischen Moduls gemäß einerzweiten Ausführungsform,
[0058] zeigt Figur 16 eine schematische Ansicht eines sechsten Fertigungsschritts eines elektronischen Moduls gemäß einerzweiten Ausführungsform,
[0059] zeigt Figur 17 eine schematische Ansicht eines siebenten Fertigungsschritts eines elektronischen Moduls gemäß einerzweiten Ausführungsform,
[0060] zeigt Figur 18 eine schematische Ansicht eines achten Fertigungsschritts eines elektronischen Moduls gemäß einerzweiten Ausführungsform,
[0061] zeigt Figur 19 eine schematische Ansicht eines neunten Fertigungsschritts eines elektronischen Moduls gemäß einerzweiten Ausführungsform,
[0062] zeigt Figur 20 eine schematische Ansicht eines zehnten Fertigungsschritts eines elektronischen Moduls gemäß einerzweiten Ausführungsform,
[0063] zeigt Figur 21 eine schematische Ansicht eines ersten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform,
[0064] zeigt Figur 22 eine schematische Ansicht eines zweiten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform,
[0065] zeigt Figur 23 eine schematische Ansicht eines dritten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform,
[0066] zeigt Figur 24 eine schematische Ansicht eines vierten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform,
[0067] zeigt Figur 25 eine schematische Ansicht eines fünften Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform,
[0068] zeigt Figur 26 eine schematische Ansicht eines sechsten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform,
[0069] zeigt Figur 27 eine schematische Ansicht eines siebenten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform,
[0070] zeigt Figur 28 eine schematische Ansicht eines achten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform,
[0071] zeigt Figur 29 eine schematische Ansicht eines elektronischen Moduls gemäß einer vierten Ausführungsform, und
[0072] zeigt Figur 30 eine schematische Ansicht eines elektronischen Moduls gemäß einer fünften Ausführungsform.
AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN DER ERFINDUNG [0073] In Figur 1, Figur 11 und Figur 21 ist eine schematische Ansicht eines ersten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer ersten, zweiten oder dritten Ausführungsform der vorliegenden Erfindung dargestellt. In diesem ersten Schritt wird eine leitende Trennschicht 3 auf der Oberseite einer leitenden Folie 2 angeordnet. Die leitende Folie 2 kann zum Beispiel aus Kupfer bestehen. Die leitende Folie 2 und die Trennschicht 3 bilden einen Träger für die Schritte des folgenden Herstellungsprozesses eines elektronischen Moduls 1. Die Leitfähigkeitseigenschaft der leitenden Trennschicht 3 und der leitenden Folie 2 ist notwendig, um den Strom, der zum elektrolytischen Züchten notwendig ist, zu der Fläche zu leiten, in der das Leitermaterial in einer späteren Stufe des Herstellungsverfahrens gezüchtet wird.
[0074] In Figur 2 und Figur 12 ist eine schematische Ansicht eines zweiten Fertigungsschritts
6/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt eines elektronischen Moduls 1 gemäß einer ersten oder zweiten Ausführungsform der vorliegenden Erfindung dargestellt. Eine erste Resistschicht 4, die Durchkontaktierungsöffnungen 5 bildet, ist auf der Oberseite der Trennschicht 3 angeordnet. Dann findet ein Züchten von Leitermaterial, zum Beispiel Kupfer, Aluminium, Zink, Nickel, Gold, Titan oder Eisen oder einer Kombination aus zwei oder mehr der oben genannten Metall, derart statt, dass die Dicke der ersten Resistschicht 4 geringer oder größer als die Dicke des gezüchteten Leitermaterials ist. Ein elektrolytisches Züchten einer Schicht aus Leitermaterial findet in den Flächen statt, aus welchen Resistmaterial entfernt wurde, oder in welchen kein Resistmaterial aufgetragen wurde.
[0075] In Figur 3 ist eine schematische Ansicht eines dritten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung dargestellt. Eine zweite Resistschicht 6, die Strukturen und Durchkontaktierungsöffnungen 5 bildet, ist derart angeordnet, dass eine erste Oberfläche 18 der zweiten Resistschicht 6 der ersten Resistschicht 4 zugewandt ist. Die Durchkontaktierungsöffnungen 5 der zweiten Resistschicht 6 sind so angeordnet, dass ihre Position mit der Position der Durchkontaktierungsöffnungen 5 der ersten Resistschicht 4 übereinstimmt. Somit bilden die Durchkontaktierungsöffnungen 5 der ersten und zweiten Resistschicht 4, 6 vereinte Durchkontaktierungsöffnungen 5. Dann findet ein Züchten von Leitermaterial derart statt, dass die Dicke der zweiten Resistschicht 6 geringer oder größer als die Dicke des gezüchteten Leitermaterials ist. Das Leitermaterial muss nicht unbedingt dasselbe sein wie jenes, das im zweiten Fertigungsschritt verwendet wird, sondern kann auch eines der anderen Alternativen oder Kombinationen sein. Das Material in den Durchkontaktierungsöffnungen 5 wird zum Beispiel in einer späteren Stufe des Herstellungsverfahrens durch Plasmaätzen oder Laserablation entfernt. Der Rest der zweiten Resistschicht 6 ist permanent im elektronischen Modul 1 enthalten. Eine Durchkontaktierungsöffnung 5 wird für jede Kontaktfläche gebildet, die an der Bildung eines elektrischen Kontakts beteiligt ist. Die Oberfläche der gebildeten Durchkontaktierungsöffnungen 5 kann etwa so groß sein wie die Oberflächen der entsprechenden Kontaktzonen 10. Die Oberfläche der Durchkontaktierungsöffnungen 5 kann natürlich auch kleiner gewählt werden oder in einigen Ausführungsformen etwas größer sein als die Oberfläche der entsprechenden Kontaktzonen 10. Die Ausrichtung der vereinten Durchkontaktierungsöffnungen 5 kann ferner vor der Befestigung der Komponenten 8 oder dem Fortsetzen des Fertigungsprozesses überprüft werden. Die Überprüfung der Ausrichtung der vereinten Durchkontaktierungsöffnungen 5 kann zum Beispiel mit einem 2-D oder 3-D Messsystem oder Röntgenstrahlmesssystem zum Messen der Position der vereinten Durchkontaktierungsöffnungen 5 erfolgen. Mit Hilfe einer elektronischen Rechnervorrichtung kann dann ein Messsignal oder ein Messwert gegen ein entsprechendes Referenzsignal oder einen entsprechenden Referenzwert geprüft werden und das Messsignal oder der Messwert können als “OK” oder “nicht OK” gemäß definierten Toleranzwerten klassifiziert werden.
[0076] In Figur 4 ist eine schematische Ansicht eines vierten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung dargestellt. An der Oberseite der zweiten Resistschicht 6 und des gezüchteten Leitermaterials wird eine Klebeschicht 7 aufgetragen. Der Klebstoff kann auch in Stufen und in Schichten verteilt werden. Der Klebstoff 7 kann lokal nur in der Fläche der Komponente oder global über die gesamte Oberfläche aufgetragen werden. Gemäß gewissen Ausführungsformen ist kein separater Klebstoff erforderlich und die Komponente kann direkt an dem Leitermaterial befestigt werden. In diesem Fall würde der gesamte leere Raum zwischen der Komponente und dem Leitermaterial gefüllt werden, wenn die isolierende Schicht 11 in einer späteren Stufe gebildet wird. In einigen gewissen Ausführungsformen kann bevorzugt sein, Klebstoff so frei auf der zweiten Oberfläche 19 der zweiten Resistschicht 6 und des gezüchteten Leitermaterials zu verteilen, dass der Klebstoff den gesamten Raum füllt, der zwischen den Komponenten 8 und der zweiten Resistschicht 6 verbleibt. Der Begriff Klebstoff bezieht sich auf ein Material, durch das Komponenten 8 an der Resistschicht 6 und dem Leitermaterial befestigt werden können. Der Klebstoff 7, der in den Ausführungsformen verwendet wird, kann zum Beispiel ein Epoxid sein. Die Dicke der Klebeschicht 7 liegt zum Beispiel im Bereich zwischen 2 μm und 20 μm, wie zwischen 5 μm und 15 μm. Der verwendete Klebstoff 7 wird derart gewählt, dass der verwendete Klebstoff eine ausreichende Adhäsion an die Resistschicht 6 und das Leitermaterial und die Komponenten 8
7/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt hat. Eine günstige Eigenschaft des Klebstoffs 7 ist ein geeigneter Wärmeausdehnungskoeffizient, so dass sich die Wärmeausdehnung des Klebstoffs nicht zu stark von der Wärmeausdehnung des umgebenden Materials während des Prozesses unterscheidet. Gemäß gewissen Ausführungsformen hat der gewählte Klebstoff eine kurze Härtungszeit, wie höchstens einige Sekunden. Gemäß einer anderen gewissen Ausführungsform härtet der Klebstoff 7 zumindest teilweise innerhalb dieser Zeit, so dass der Klebstoff 7 imstande ist, die Komponente 8 in Position zu halten. Die abschließende Härtung kann eindeutig länger dauern und die abschließende Härtung kann sogar so geplant sein, dass sie in Verbindung mit späteren Prozessstufen stattfindet. Typischerweise ist das Klebstoffmaterial ein elektrisches Isoliermaterial. Gemäß gewissen Ausführungsformen ist die elektrische Leitfähigkeit des Klebstoffs 7 in derselben Größenordnung wie die elektrische Leitfähigkeit des Isoliermaterials der Isolierschicht 11. Gemäß gewissen anderen Ausführungsformen, kann der verwendete Klebstoff 7 andere dielektrische Eigenschaften wie Durchschlagsfestigkeit oder dielektrische Konstante haben, die sich von der Isolierschicht 11 unterscheiden, die in einer späteren Stufe gebildet wird.
[0077] In Figur 5 ist eine schematische Ansicht eines fünften Fertigungsschritts eines elektronischen Moduls 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung dargestellt. Vier Komponenten 8, wie passive Komponenten, Mikroschaltungen, Halbleiterkomponenten oder sämtliche andere Arten von Komponenten, die eine Kontaktierungsfläche 9 haben, die Kontaktzonen 10 hat, werden auf der Klebeschicht angeordnet und zum Beispiel durch Kleben derart befestigt, dass die Kontaktflächen 9 der vier Komponenten 8 einer zweiten Oberfläche 19 der zweiten Resistschicht 6 zugewandt sind und die Positionen der Kontaktzonen 10 der Komponenten mit den Positionen der vereinten Durchkontaktierungsöffnungen 5 übereinstimmen. Die Komponenten 8 können an einer oder beiden Seite(n) Kontaktzonen 10 haben. Die Kontaktzonen 10 der Komponenten 8 können zum Beispiel flache Flächen auf der Kontaktierungsfläche 9 sein oder üblicherweise Kontaktvorsprünge, wie Kontakthügelchen, die von der Kontaktierungsfläche 9 der Komponente 8 abstehen. Kontaktzonen 10 können sich auch auf dem Boden von Vertiefungen in der Oberfläche der Komponente 8 befinden. Es sind im Allgemeinen zumindest zwei Kontaktzonen 10 oder Vorsprünge in der Komponente 8 vorhanden. In komplexen Mikroschaltungen können sehr viele Kontaktzonen 10 vorhanden sein. Die Befestigung der Komponenten 8 kann mit mehreren Techniken und in einer oder mehreren Stufe(n) ausgeführt werden. Die Komponenten 8 können zum Beispiel an der Klebeschicht 7 unter Verwendung eines geeigneten Flip-Chip-Montageapparats befestigt werden. Danach wird der Klebstoff 7 (zumindest teilweise) härten gelassen oder der Klebstoff wird (zumindest teilweise) aktiv gehärtet, so dass die Komponente mit Hilfe des Klebstoffs 7 fest am elektronischen Modul 1 befestigt ist.
[0078] In Figur 6 ist eine schematische Ansicht eines sechsten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung dargestellt. Eine Isolierschicht 11 wird derart hergestellt, dass die vier Komponenten 8 in der Isolierschicht 11 eingebettet sind. Beispiele für Materialien, die für die Isolierschicht 11 geeignet sind, sind Polyamid, FR1, FR5, Aramid, Polytetrafluorethylen, Teflon®, LCP (Flüssigkristallpolymer) und eine vorgehärtete Bindeschicht, d.h., Prepreg. Gemäß gewissen Ausführungsformen wird die Struktur, die in Figur 6 dargestellt ist, ferner mit Hilfe von Wärme gepresst, so dass ein einheitliches Modul entsteht, wodurch eine mechanisch dauerhafte Konstruktion erhalten wird. Gemäß gewissen anderen Ausführungsformen wird ein Formungsprozess verwendet, um ein vereinheitlichtes Modul zu erhalten. Gemäß gewissen Ausführungsformen ist auf der Oberseite der Isolierschicht 11 eine leitende Schicht 12, üblicherweise Kupfer oder ein anderes leitendes Material, angeordnet.
[0079] In Figur 7 ist eine schematische Ansicht eines siebenten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung dargestellt. Die leitende Folie 2 und die Trennschicht 3 werden entfernt. In einer Ausführungsform, wobei das Material der Trennschicht 3 so gewählt ist, dass es zumindest teilweise seine Adhäsion oder Kohäsion während des vorangehenden Wärmebehandlungsschritts verliert, kann die Metallfolie 2 einfach mit Hilfe einer solchen Wärmebehandlung entfernt werden. Natürlich kön
8/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt nen jedes andere anwendbare Verfahren und jede Technology verwendet werden. Nach der Entfernung verbleibt im Wesentlichen kein Material der Trennschicht 3 im elektronischen Modul 1. Zusätzlich, wenn es einige Überreste des Materials der Trennschicht 3 gibt, können diese leicht durch einen zusätzlichen Reinigungsschritt entfernt werden.
[0080] In Figur 8 ist eine schematische Ansicht eines achten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung dargestellt. Das Material in den Durchkontaktierungsöffnungen 5 des elektronischen Moduls 1 wird so entfernt, dass Leitermaterial nicht entfernt wird, zum Beispiel durch Plasmaätzen oder einen Niederenergielaser oder eine Kombination davon. Durch Entfernen des Materials der ersten und zweiten Resistschicht 4, 6 und des Klebstoffs 7 von den vereinten Durchkontaktierungsöffnungen 5 werden Durchkontaktierungslöcher 13 gebildet. Dies reinigt üblicherweise auch die Kontaktzonen 10 der Komponente 8, aber es ist auch möglich, einen separaten Reinigungsprozess zum Reinigen der Kontaktzonen 10 zu verwenden. Die Durchkontaktierungslöcher 13 erstrecken sich von der unteren Leiterschicht 14 durch das Leitermaterial und die Klebeschicht 7 zu den Kontaktzonen 10 der Komponenten 8. Nach dem Reinigen ist es ferner möglich, die Ausrichtung der Komponente 8 zu prüfen, da die Kontaktzonen 10 einer korrekt ausgerichteten Komponente 8 durch die Durchkontaktierungslöcher 13 erscheinen. Gemäß gewissen Ausführungsformen kann die Überprüfung der Ausrichtung der Kontaktzonen 10 zum Beispiel mit einem 2-D oder 3-D Messsystem oder einem Röntgenstrahlmesssystem zum Messen der Position der Kontaktzonen 10 erfolgen. Mit Hilfe einer elektronischen Rechnervorrichtung kann dann ein Messsignal oder ein Messwert gegen ein entsprechendes Referenzsignal oder einen entsprechenden Referenzwert geprüft werden und das Messsignal oder der Messwert können als “OK” oder “nicht OK” gemäß definierten Toleranzwerten klassifiziert werden.
[0081] In Figur 9 ist eine schematische Ansicht eines neunten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung dargestellt. Die Durchkontaktierungslöcher 13 werden mit einem Leitermaterial, zum Beispiel einem Metall, einer Metalllegierung, einer leitenden Paste oder leitendem Polymer, zum Beispiel einem leitenden Klebstoff gefüllt. Es ist auch möglich, die Durchkontaktierungslöcher 13 mit Schichten unterschiedlicher Leitermaterialien zu füllen. Der beste elektrische Kontakt wird durch Verwendung einer Ausführungsform erreicht, in welcher die Durchkontaktierungslöcher 13 durch Züchten von Metall in die Durchkontaktierungslöcher 13 und auf der Oberseite der Kontaktzonen 10 der Komponenten 8 gefüllt werden. Es ist dann möglich, in den Durchkontaktierungslöchern 13 eine Durchkontaktierungsstruktur zu erzeugen, die im Wesentlichen aus reinem Metall ist. Es ist dann auch möglich, in den Durchkontaktierungslöchern 13 eine Durchkontaktierungsstruktur zu erzeugen, die in metallurgischem Kontakt mit dem Leitermaterial der Kontaktzonen 10 der Komponenten 8 steht. Es finden eine Metallisierung der Durchkontaktierungslöcher 13 und ein Züchten von Leitermaterial, z.B. Kupfer, in den Durchkontaktierungslöchern 13 statt. Mit anderen Worten, ein Leitermaterial wird in die Durchkontaktierungslöcher 13 eingeleitet, um elektrische Kontakte zwischen den Kontaktzonen 10 der Komponenten 8 und der unteren leitenden Oberfläche 14 zu bilden. Es können elektrische Kontakte hoher Qualität gebildet werden, zum Beispiel durch Formen eines metallurgischen Anschlusses durch chemisches Züchten des Leitermaterials oder durch ein elektrochemisches Verfahren. Eine Alternative ist, eine dünne Schicht durch ein chemisches Verfahren zu züchten und mit dem Züchten unter Verwendung eines billigeren elektrochemischen Verfahrens fortzufahren. Natürlich kann jedes andere geeignete Verfahren anstelle der oder zusätzlich zu den oben genannten Verfahren verwendet werden. Somit enthalten die möglichen Verfahren zum Beispiel elektrochemisches Plattieren, chemische Abscheidungsverfahren, Sputtern und Verdampfung. Die Kontaktstruktur kann eine, zwei oder mehrere Schicht(en) aus einem zwei oder mehreren Metall(en) enthalten. Mögliche Metalle enthalten beispielweise, ohne aber darauf beschränkt zu sein, Aluminium, Kupfer, Zink, Nickel, Gold, Titan und Eisen. Es kann beispielsweise auch ein leitender Klebstoff, eine leitende Paste oder Lötmittel verwendet werden.
[0082] In Figur 10 ist eine schematische Ansicht eines zehnten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung darge
9/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt stellt. In diesem letzten Fertigungsschritt des elektronischen Moduls 1 werden die leitende Schicht 12 und eine untere leitende Oberfläche 14 des elektronischen Moduls 1 entfernt, wodurch die leitenden Strukturen 15, 16 freigelegt werden. In einer Ausführungsform ist das Längenverhältnis zumindest einer Durchkontaktierung, die sich von der zweiten Oberfläche 21 der zumindest einen leitenden Struktur 15 zur Kontaktierungsfläche 9 der zumindest einen Kontaktzone 10 der Komponente 8 erstreckt, kleiner als 2,0, kleiner als 1,0, kleiner als 0,75, kleiner als 0,5, kleiner als 0,4, oder kleiner als 0,3. Die Klebeschicht 7 verstärkt die mechanische Verbindung zwischen den Komponenten 8 und den leitenden Strukturen 15, wodurch eine mechanisch dauerhaftere Konstruktion erhalten wird.
[0083] In Figur 13 ist eine schematische Ansicht eines dritten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung dargestellt. Im Gegensatz zum dritten Fertigungsschritt des oben genannten elektronischen Moduls 1 gemäß der ersten Ausführungsform (vgl. Figur 3) ist eine zusätzliche polymere Schicht 17 auf der Oberseite der zweiten Oberfläche 19 der zweiten Resistschicht 6 angeordnet. Diese Anordnung fuhrt zu einer zusätzlichen Schicht zwischen der zweiten Oberfläche 19 der zweiten Resistschicht 6 und der Klebeschicht 7 und Isolierschicht 11 des elektronischen Moduls 1. Gemäß einer gewissen Ausführungsform, wird die polymere Schicht 17 als eine einzelne Schicht oder als Mehrfachschichten aufgetragen. Gemäß einer anderen gewissen Ausführungsform ist die polymere Schicht 17 ein Film, der unter Verwendung einer zusätzlichen Klebeschicht befestigt ist. Die zusätzliche polymere Schicht 17 ist in Ausführungsformen günstig, wo es wichtig ist, sämtliche Poren in der Isolierung zwischen leitenden Strukturen 15 und den Komponenten 8 zu vermeiden. Solche Poren können zum Beispiel auftreten, wenn Luftblasen in dem Klebstoff vorhanden sind, der die Klebeschicht 7 bildet. Solche Luftblasen beeinflussen dielektrische Eigenschaften der Isolierung zwischen leitenden Strukturen 15 und der Komponente 8, was in zumindest einigen Anwendungen zu vermeiden ist. Die zusätzliche polymere Schicht 17 kann auch zum Einstellen oder Anpassen der dielektrischen Eigenschaften der Isolierschicht zwischen der Komponente und den Leiterstrukturen verwendet werden. Die zusätzliche polymere Schicht 17 kann auch zum Einstellen oder Anpassen der Distanz zwischen der Komponente und den Leiterstrukturen verwendet werden. Die zusätzliche polymere Schicht 17 kann beispielsweise aus Polyimid oder Epoxid bestehen.
[0084] In Figur 14 ist eine schematische Ansicht eines vierten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung dargestellt. Eine Klebeschicht 7 wird auf der Oberseite der zusätzlichen polymeren Schicht 17 aufgetragen. Die Dicke der Klebeschicht 7 ist zum Beispiel im Bereich zwischen 2 μm und 20 μm, wie zwischen 5 μm und 15 μm.
[0085] In Figur 15 ist eine schematische Ansicht eines fünften Fertigungsschritts eines elektronischen Moduls 1 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung dargestellt. Vier Komponenten 8, die Kontaktflächen 9 haben, die Kontaktzonen 10 haben, sind auf der Klebeschicht 7 derart platziert, dass die Kontaktflächen 9 der vier Komponenten 8 der zweiten Oberfläche 19 der zweiten Resistschicht 6 zugewandt sind und die Positionen der Kontaktzonen 10 der Komponenten mit den Positionen der vereinten Durchkontaktierungsöffnungen 5 übereinstimmen. Die befestigten Komponenten 8 können zum Beispiel eine integrierte Schaltung, wie ein Speicherchip, ein Prozessor, oder eine ASIC sein. Die befestigte Komponente kann auch zum Beispiel eine MEMS, LED, oder eine passive Komponente sein. Die befestigte Komponente 8 kann eingehäust oder uneingehäust sein und kann Kontakthügelchen, Vertiefungen oder flache Oberflächen in ihren Kontaktzonen 10 umfassen. Die Kontaktzonen 10 können an einer oder mehreren Seite(n) der Komponente 8 angeordnet sein.
[0086] In Figur 16 ist eine schematische Ansicht eines sechsten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung dargestellt. Eine Isolierschicht 11 wird derart gebildet, dass die vier Komponenten 8 in der Isolierschicht 11 eingebettet sind. Gemäß gewissen Ausführungsformen ist auf der Oberseite der Isolierschicht 11 eine leitende Schicht 12, wie Kupfer, angeordnet.
10/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt [0087] In Figur 17 ist eine schematische Ansicht eines siebenten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung dargestellt. Die leitende Folie 2 und die Trennschicht 3 werden entfernt.
[0088] In Figur 18 ist eine schematische Ansicht eines achten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung dargestellt. Das Material in den Durchkontaktierungsöffnungen 5 des elektronischen Moduls 1 wird entfernt, zum Beispiel durch Plasmaätzen oder einen Niederenergielaser oder eine Kombination davon. Durch Entfernen des Materials der ersten und zweiten Resistschicht 4, 6, der polymeren Schicht 17 und des Klebstoffs 7 aus den vereinten Durchkontaktierungsöffnungen 5 werden Durchkontaktierungslöcher 13 gebildet. Die Durchkontaktierungslöcher 13 erstrecken sich von der unteren Leiterschicht 14 durch das Leitermaterial, die polymere Schicht 17 und die Klebeschicht 7 zu den Kontaktzonen 10 der Komponenten 8.
[0089] In Figur 19 ist eine schematische Ansicht eines neunten Fertigungsschritts eines elektronischen Moduls 1 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung dargestellt. In diesem Schritt finden eine Metallisierung der Durchkontaktierungslöcher 13 und ein Züchten von Leitermaterial, z.B. Kupfer, in den Durchkontaktierungslöchern 13 statt.
[0090] In Figur 20 ist eine schematische Ansicht eines zehnten Fertigungsschritts eines elektronischen Moduls gemäß einer zweiten Ausführungsform der vorliegenden Erfindung dargestellt. In diesem letzten Fertigungsschritt des elektronischen Moduls 1 werden die leitende Schicht 12 und eine untere leitende Oberfläche 14 des elektronischen Moduls 1 entfernt, wodurch leitende Strukturen 15, 16 freigelegt werden. In einer Ausführungsform ist das Längenverhältnis zumindest einer Durchkontaktierung, die sich von der zweiten Oberfläche 21 der zumindest einen leitenden Struktur 15 zur Kontaktfläche 9 der zumindest einen Kontaktzone 10 der Komponente 8 erstreckt, kleiner als 2,0, kleiner als 1,0, kleiner als 0,75, kleiner als 0,5, kleiner als 0,4 oder kleiner als 0,3.
[0091] In Figur 22 ist eine schematische Ansicht eines zweiten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform der vorliegenden Erfindung dargestellt. Eine Resistschicht 4, die Durchkontaktierungsöffnungen 5 und eine Struktur bildet, ist auf der Oberseite der Trennschicht 3 angeordnet. Dann findet ein Züchten von Leitermaterial, zum Beispiel Kupfer, Aluminium, Zink, Nickel, Gold, Titan oder Eisen, oder eine Kombination von zwei oder mehr der oben genannten Metalle, derart statt, dass die Dicke der Resistschicht 4 geringer oder größer als die Dicke des gezüchteten Leitermaterials ist. Ein elektrolytisches Züchten einer Schicht Leitermaterial findet in den Flächen statt, von welchen Resistmaterial entfernt wurde oder in welchen kein Resistmaterial aufgetragen wurde. Die Ausrichtung der Durchkontaktierungsöffnungen 5 kann ferner vor dem Befestigen der Komponenten 8 oder Fortsetzen des Fertigungsprozesses überprüft werden. Die Prüfung der Ausrichtung der Durchkontaktierungsöffnungen 5 kann zum Beispiel mit einem 2-D oder 3-D Messsystem oder einem Röntgenstrahlmesssystem zum Messen der Position der Durchkontaktierungsöffnungen 5 stattfinden. Mit Hilfe einer elektronischen Rechnervorrichtung kann ein Messsignal oder ein Messwert gegen ein entsprechendes Referenzsignal oder einen entsprechenden Referenzwert geprüft werden und das Messsignal oder der Messwert können als OK” oder “nicht OK” gemäß definierten Toleranzwerten klassifiziert werden.
[0092] In Figur 23 ist eine schematische Ansicht eines dritten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform der vorliegenden Erfindung dargestellt. An der Oberseite der Resistschicht 4 und des gezüchteten Leitermaterials wird eine Klebeschicht 7 aufgetragen. Der Klebstoff 7, der in den Ausführungsformen verwendet wird, kann zum Beispiel ein Epoxid sein. Der verwendete Klebstoff 7 wird derart gewählt, dass der verwendete Klebstoff eine ausreichende Adhäsion an der Resistschicht 4 und dem Leitermaterial und den Komponenten 8 hat. Die elektrische Leitfähigkeit des Klebstoffs 7 ist vorzugsweise von derselben Größenordnung wie die elektrische Leitfähigkeit des Isoliermaterials der Isolierschicht 11.
[0093] In Figur 24 ist eine schematische Ansicht eines vierten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform der vorliegenden Erfindung dargestellt.
/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt
Vier Komponenten 8, die Kontaktflächen 9 haben, die Kontaktzonen 10 haben, werden derart auf der Klebeschicht 7 platziert, dass die Kontaktflächen 9 der vier Komponenten 8 der zweiten Oberfläche 19 der Resistschicht 4 zugewandt sind und die Positionen der Kontaktzonen 10 der Komponenten mit den Positionen der Durchkontaktierungsöffnungen 5 übereinstimmen. Die befestigten Komponenten 8 können zum Beispiel eine integrierte Schaltung, wie ein Speicherchip, ein Prozessor oder ein ASIC sein. Die befestigte Komponente 8 kann auch zum Beispiel eine MEMS, LED oder eine passive Komponente sein. Die befestigte Komponente 8 kann eingehäust oder uneingehäust sein und kann Kontakthügelchen, Vertiefungen oder flache Oberflächen in ihren Kontaktzonen 10 umfassen. Die Kontaktzonen 10 können an einer oder mehreren Seite(n) der Komponente 8 angeordnet sein.
[0094] In Figur 25 ist eine schematische Ansicht eines fünften Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform der vorliegenden Erfindung dargestellt. Einen Isolierschicht 11 ist derart gebildet, dass die vier Komponenten 8 in der Isolierschicht 11 eingebettet sind. Gemäß gewissen Ausführungsformen ist auf der Oberseite der Isolierschicht 11 eine leitende Schicht 12, wie Kupfer, angeordnet.
[0095] In Figur 26 ist eine schematische Ansicht eines sechsten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform der vorliegenden Erfindung dargestellt. Die leitende Metallfolie 2 und die Trennschicht 3 werden entfernt.
[0096] In Figur 27 ist eine schematische Ansicht eines siebenten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform der vorliegenden Erfindung dargestellt. Das Material in den Durchkontaktierungsöffnungen 5 des elektronischen Moduls 1 wird entfernt, zum Beispiel durch Plasmaätzen oder einen Niederenergielaser oder eine Kombination davon. Durch Entfernen des Materials der Resistschicht 4 und des Klebstoffs 7 aus den Durchkontaktierungsöffnungen 5 werden Durchkontaktierungslöcher 13 gebildet.
[0097] In Figur 28 ist eine schematische Ansicht eines achten Fertigungsschritts eines elektronischen Moduls gemäß einer dritten Ausführungsform der vorliegenden Erfindung dargestellt. In diesem Schritt finden eine Metallisierung der Durchkontaktierungslöcher 13 und ein Züchten des Leitermaterials, z.B. Kupfer, in den Durchkontaktierungslöchern 13 statt. In diesem letzten Fertigungsschritt des elektronischen Moduls 1 wird die leitende Schicht 12 weiter strukturiert, um leitende Strukturen 16 zu bilden. In einer Ausführungsform ist das Längenverhältnis zumindest einer Durchkontaktierung, die sich von der zweiten Oberfläche 21 der zumindest einen leitenden Struktur 15 zur Kontaktierungsfläche 9 der zumindest einen Kontaktzone 10 der Komponente 8 erstreckt, kleiner als 2,0, kleiner als 1,0, kleiner als 0,75, kleiner als 0,5, kleiner als 0,4 oder kleiner als 0,3. Die Klebeschicht 7 verstärkt die mechanische Verbindung zwischen den Komponenten 8 und den leitenden Strukturen 15, wodurch eine mechanisch dauerhaftere Konstruktion erhalten wird.
[0098] In Figur 29 ist eine schematische Ansicht eines elektronischen Moduls 101 gemäß einer vierten Ausführungsform der vorliegenden Erfindung dargestellt. Das elektronische Modul 101 hat zumindest eine Komponente 108 eingebettet in eine zweite Isoliermaterialschicht 111. Eine erste Isoliermaterialschicht 106 hat eine erste Oberfläche 118, eine zweite Oberfläche 119 und einer Dicke hr. Die erste Isoliermaterialschicht 106 ist an die zweite Isoliermaterialschicht 111 gekoppelt. Die erste Isoliermaterialschicht 106 kann an die zweite Isoliermaterialschicht 111 durch eine Klebeschicht 107 gekoppelt sein. Die zweite Isoliermaterialschicht 111 kann sich auch auf zumindest einem Abschnitt der zweiten Oberfläche 119 der ersten Isoliermaterialschicht befinden. Zusätzlich befindet sich zumindest eine leitende Strukturschicht 115 mit einer ersten Oberfläche 120, einer zweiten Oberfläche 121 und einer Dicke hp zumindest teilweise in einer Öffnung in der ersten Isoliermaterialschicht 106.
[0099] Die Dicke hr der ersten Isoliermaterialschicht 106 kann größer sein als die Distanz d! zwischen der ersten Oberfläche 118 der ersten Isoliermaterialschicht 106 und der zweiten Oberfläche 121 der zumindest einen leitenden Strukturschicht 115. Die Dicke hr der ersten Isoliermaterialschicht 106 kann beispielsweise kleiner sein als hr = 25 [μm].
12/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt [00100] Gemäß gewissen Ausführungsformen der vorliegenden Erfindung kann die Dicke hr der ersten Isoliermaterialschicht 106 gleich oder größer als hr = 25 [μm] sein. Gemäß einem Beispiel kann die Distanz d3 = hr - d! im Bereich zwischen d3 = 0,2 [μm] und d3 = 5,0 [μm] liegen. Die Distanz d3 kann auch gleich oder größer als d3 = 5,0 [μm] sein. Gemäß gewissen Ausführungsformen kann die Distanz d2 zwischen der ersten Oberfläche 118 der ersten Isoliermaterialschicht 106 und der ersten Oberfläche der zumindest einen leitenden Struktur 115 größer als d2 = 0 [mm] sein, z.B. können die zwei Oberflächen nicht in einer Ebene liegen. Gemäß gewissen Beispiele kann die Distanz d2 zwischen der ersten Oberfläche 118 der ersten Isoliermaterialschicht 106 und der ersten Oberfläche der zumindest einen leitenden Struktur 115 d2 = 0 [mm] sein, z.B. können die zwei Oberflächen nicht in einer Ebene liegen.
[00101] Das elektronische Modul 101 gemäß Figur 29 ist ferner mit einer Klebeschicht dargestellt, die zwischen der zweiten Oberfläche 119 der ersten Isoliermaterialschicht 106 und einer Kontaktierungsfläche 109 der zumindest einen Komponente 108 angeordnet ist. Die Dicke der Klebeschicht 107 kann beispielsweise im Bereich zwischen ha = 5 [μm] und ha = 15 [μm] sein. Gemäß gewissen Beispiele kann die Dicke der Klebeschicht 107 gleich oder größer als ha = 15 [μm] sein. Gemäß einem weiteren anderen Beispiel kann die Dicke der Klebeschicht 107 kleiner als ha = 5 [μm] sein.
[00102] Ferner kann das elektronische Modul 101 zumindest ein Durchkontaktierungsloch 113 haben. Das Durchkontaktierungsloch 113 kann mit einem leitenden Material gefüllt sein. Das Durchkontaktierungsloch 113 kann die Komponente und die leitende Struktur 115 verbinden. Gemäß einem Beispiel kann die Distanz dvia der Querschnittsfläche des Durchkontaktierungslochs 113 kleiner als dVja = 20 [μm] sein. Gemäß anderen Beispielen kann die Distanz dVja der Querschnittsfläche des Durchkontaktierungslochs 113 gleich oder größer als dvia = 20 [μm] sein.
[00103] Gemäß gewissen Beispielen kann zumindest eine leitende Schicht oder leitende Strukturschicht 116 auf der Oberseite der Isolierschicht 11 angeordnet sein. Die zumindest eine Komponente 108 kann eine passive Komponente, eine Mikroschaltung, eine Halbleiterkomponente sein. Die Komponente 108 kann auch jede andere Art von Komponente sein.
[00104] In anderen Beispielen kann das elektronische Modul 101 ferner eine zusätzliche polymere Schicht umfassen, wie oben besprochen. Die polymere Schicht kann zwischen der zweiten Oberfläche 119 der ersten Isoliermaterialschicht 106, dem Klebstoff 107 und der Oberfläche der Isolierschicht 111, die der ersten Isoliermaterialschicht 106 zugewandt ist angeordnet sein.
[00105] In Figur 30 ist eine schematische Ansicht eines elektronischen Moduls 101 gemäß einer fünften Ausführungsform der vorliegenden Erfindung dargestellt. Das elektronische Modul 101 mit zumindest einer Komponente 108 eingebettet in einer zweiten Isoliermaterialschicht 111 umfasst eine erste Isoliermaterialschicht 106 mit einer ersten Oberfläche 118, einer zweiten Oberfläche 119 und einer Dicke hr, und zumindest eine leitende Struktur 115 mit einer ersten Oberfläche 120, einer zweiten Oberfläche 121 und einer Dicke hp. Die Distanz d! zwischen der ersten Oberfläche 118 der ersten Isoliermaterialschicht 106 und der zweiten Oberfläche 121 der zumindest einen leitenden Struktur 115 ist größer als die Dicke hr der ersten Isoliermaterialschicht 106.
[00106] Die Dicke hr der ersten Isoliermaterialschicht 106 kann beispielsweise kleiner als hr = 25 [μm] sein. Gemäß anderen Ausführungsformen der vorliegenden Erfindung kann die Dicke hr der ersten Isoliermaterialschicht 106 gleich oder größer als hr = 25 [μm] sein. In einer Ausführungsform kann die Distanz d4 = d! - hr üblicherweise im Bereich zwischen d4 = 0,2 [μm] und d4 = 5,0 [μm] sein.
[00107] Gemäß anderen Ausführungsformen der vorliegenden Erfindung kann die Distanz d4 gleich oder größer als d4 = 5,0 [μm] sein. In einer Ausführungsform ist die Distanz d2 zwischen der ersten Oberfläche 118 der ersten Isoliermaterialschicht 106 und der ersten Oberfläche der zumindest einen leitenden Struktur 115 größer als d2 = 0 [mm]. Gemäß anderen Ausführungsformen kann die Distanz d2 zwischen der ersten Oberfläche 118 der ersten Isoliermaterialschicht 106 und der ersten Oberfläche der zumindest einen leitenden Struktur 115 d2 = 0 [mm]
13/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt sein.
[00108] Das elektronische Modul 101 gemäß Figur 30 umfasst ferner eine Klebeschicht 107, die zwischen der zweiten Oberfläche 119 der ersten Isoliermaterialschicht 106 und einer Kontaktierungsfläche 109 der zumindest einen Komponente 108 angeordnet ist. Die Dicke der Klebeschicht 107 kann beispielsweise im Bereich zwischen ha = 5 [μm] und ha = 15 [μm] liegen. Gemäß anderen Ausführungsformen kann die Dicke der Klebeschicht 107 gleich oder größer als ha = 15 [μm] sein. Gemäß einer anderen Ausführungsform kann die Dicke der Klebeschicht 107 kleiner als ha = 5 [μm] sein.
[00109] Ferner kann das elektronische Modul 101 zumindest ein Durchkontaktierungsloch 113 umfassen, das mit leitendem Material gefällt ist und die Komponente 108 und die leitende Struktur 115 verbindet. In einer Ausführungsform kann die Distanz dvia der Querschnittsfläche des Durchkontaktierungslochs 113 kleiner als dVja = 20 [μm] sein. Gemäß anderen Ausführungsformen kann die Distanz dvia der Querschnittsfläche des Durchkontaktierungslochs 113 gleich oder größer als dvia = 20 [μm] sein.
[00110] Gemäß gewissen Beispielen kann zumindest eine leitende Struktur 116 auf der Oberseite der Isolierschicht 111 angeordnet sein. Die zumindest eine Komponente 108 kann 23 eine passive Komponente, eine Mikroschaltung, eine Halbleiterkomponente oder jede andere Art von Komponente sein. Das elektronische Modul 101 kann ferner eine zusätzliche polymere Schicht umfassen. Die polymere Schicht kann zwischen der zweiten Oberfläche 119 der ersten Isoliermaterialschicht 106, dem Klebstoff 107 und der Oberfläche der Isolierschicht 111 angeordnet sein, die der ersten Isoliermaterialschicht 106 zugewandt ist.
[00111] Gemäß gewissen Ausführungsformen hat ein elektronisches Modul eine erste Isoliermaterialschicht mit einer darin ausgebildeten Öffnung, eine zweite Isoliermaterialschicht, die an die erste Isoliermaterialschicht gekoppelt ist, eine Komponente, die zumindest teilweise in der zweiten Isoliermaterialschicht eingebettet ist, an einer Position, die zumindest teilweise mit der Öffnung in der gekoppelten ersten Isoliermaterialschicht überlappt, und eine leitende Strukturschicht zumindest teilweise in der Öffnung der ersten Isoliermaterialschicht und elektrisch an die Komponente gekoppelt, wobei die leitende Strukturschicht nicht in einer Ebene mit zumindest einer Oberfläche der ersten Isoliermaterialschicht liegt.
[00112] Wie in Figuren 29 und 30 erkennbar ist, ist die leitende Struktur 15 so gelegen, dass sie nicht in einer Ebene mit der ersten Isoliermaterialschicht 106 liegt. Die leitende Strukturschicht kann sich teilweise aus der Öffnung in die erste Isoliermaterialschicht und in die Klebeschicht erstrecken, z.B. wie in Figur 30. Die Klebeschicht kann sich teilweise auch in die Öffnung in der ersten Isoliermaterialschicht erstrecke, wie z.B. in Figur 29. Es kann auch eine Durchkontaktierung in der Klebeschicht vorhanden sein, durch die die Komponente elektrisch an die leitende Schicht gekoppelt ist.
[00113] Die Komponente kann vollständig in der zweiten Isoliermaterialschicht eingebettet sein. Die Komponente kann auch vollständig in der zweiten Isoliermaterialschicht und der Klebeschicht eingebettet sein.
[00114] Zusätzlich können zumindest zwei Komponenten vorhanden sein, die zumindest teilweise in der zweiten Isoliermaterialschicht eingebettet sind. Die zumindest zwei Komponenten können an einer Position sein, die der Öffnung in der ersten Isoliermaterialschicht entspricht, und die zumindest zwei Komponenten können elektrisch an die leitende Strukturschicht angeschlossen sein. Unter entspricht, wird verstanden, dass die Komponenten in Ausrichtung mit der Öffnung sind so dass sie elektrisch an die leitende Strukturschicht angeschlossen werden können, wie zum Beispiel in Figur 28 erkennbar ist.
[00115] Die leitende Strukturschicht kann in derselben Ebene liegen wie die erste Isoliermaterialschicht. Zusätzlich liegt gemäß gewissen Ausführungsformen zumindest eine Oberfläche der leitenden Strukturschicht nicht in einer Ebene mit der entsprechenden Oberfläche der ersten Isoliermaterialschicht. Wie in Figuren 29 und 30 erkennbar ist, liegt die Oberfläche der leitenden Strukturschicht weder mit Oberfläche 118 noch 119 der ersten Isoliermaterialschicht 106 in
14/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt einer Ebene. Die nicht in einer Ebene liegenden Oberflächen der leitenden Strukturschicht und ersten Isoliermaterialschichten können die Oberflächen an oder nahe der Grenzfläche mit der zweiten Isoliermaterialschicht sein, z.B. 119 und 121.
[00116] Obwohl die vorliegende Erfindung zur Veranschaulichung ausführlich beschrieben wurde, können verschiedene Änderungen und Modifizierungen im Umfang der Ansprüche vorgenommen werden. Zusätzlich ist klar, dass die vorliegende Offenbarung in Betracht zieht, dass, im möglichen Ausmaß, ein oder mehrere Merkmal(e) einer Ausführungsform mit einem oder mehreren Merkmal(en) einer anderen Ausführungsform kombiniert werden können.
[00117] Es ist klar, dass die Ausführungsformen der offenbarten Erfindung nicht auf die besonderen, hier offenbarten Strukturen, Verfahrensschritte oder Materialien beschränkt sind, sondern sich auf deren Äquivalente erstrecken, wie für einen Durchschnittsfachmann in der relevanten Technik offensichtlich ist. Es sollte auch klar sein, dass die hier verwendete Terminologie nur für den Zweck der Beschreibung besonderer Ausführungsformen verwendet wird und nicht als Einschränkung gedacht ist.
15/34
AT516 639 B1 2019-02-15 österreichisches
Patentamt
LISTE DER BEZUGSZEICHEN
Elektronisches Modul
Metallfolie
Trennschicht
Erste Resistschicht
Durchkontaktierungsöffnung
Zweite Resistschicht
Klebstoff
Komponente
Kontaktierungsfläche
Kontaktzone
Isolierschicht
Leitende Schicht
Durchkontaktierungsloch
Untere leitende Oberfläche
Leitende Struktur
Leitende Strukturen der leitenden Schicht
Polymere Schicht
Erste Oberfläche der ersten oder zweiten Resistschicht
Zweite Oberfläche der ersten oder zweiten Resistschicht
Erste Oberfläche der leitenden Struktur
Zweite Oberfläche der leitenden Struktur d! Distanz d2 Distanz d3 Distanz d4 Distanz dVja Distanz ha Dicke der Klebeschicht hp Dicke der leitenden Struktur hr Dicke der Resistschicht
101 Ein elektronisches Modul
108 Eine Komponente
111 Zweite Isoliermaterialschicht
106 Erste Isoliermaterialschicht
118 Erste Oberfläche einer ersten Isoliermaterialschicht
119 Zweite Oberfläche einer ersten Isoliermaterialschicht
115 Leitende Strukturschicht
120 Erste Oberfläche einer leitenden Strukturschicht
121 Zweite Oberfläche einer leitenden Strukturschicht
107 Klebeschicht
109 Kontaktierungsfläche
113 Durchkontaktierungsloch
116 Leitende Schicht oder leitende Strukturschicht
110 Kontaktzone

Claims (17)

  1. Patentansprüche
    1. Verfahren zur Herstellung eines elektronischen Moduls mit zumindest einer Komponente, die in einer Isolierschicht eingebettet ist, wobei das Verfahren die folgenden Schritte umfasst:
    a) Anordnen einer Trennschicht auf einer ersten Oberfläche einer leitenden Folie,
    b) Anordnen einer ersten Resistschicht mit Struktur- und/oder Durchkontaktierungsöffnungen an der Oberseite der Trennschicht und Züchten eines Leitermaterials, wobei die Dicke der ersten Resistschicht größer oder geringer als die Dicke des gezüchteten Leitermaterials ist, und anschließend Anordnen einer zweiten Resistschicht mit Struktur und Durchkontaktierungsöffnungen vor Platzieren zumindest einer Komponente derart, dass eine erste Oberfläche der zweiten Resistschicht der ersten Resistschicht zugewandt ist, und Leitermaterial gezüchtet wird, wobei die Dicke der zweiten Resistschicht größer oder geringer als die Dicke des gezüchteten Leitermaterials ist,
    c) Anordnen eines Klebstoffs auf der Oberseite oder auf der Oberseite eines Teils der Resistschicht und des gezüchteten Leitermaterials oder auf einer Kontaktierungsfläche der zumindest einen Komponente, die Kontaktzonen aufweist,
    d) Platzieren der zumindest einen Komponente derart, dass die Kontaktierungsfläche einer zweiten Oberfläche der Resistschicht zugewandt ist und die Positionen der Kontaktzonen mit den Positionen der Durchkontaktierungsöffnungen übereinstimmen,
    e) Anordnen einer Isolierschicht derart, dass die zumindest eine Komponente in der Isolierschicht eingebettet ist,
    f) Entfernen der leitenden Folie und der Trennschicht, und
    g) Entfernen von Material aus den Durchkontaktierungsöffnungen, wodurch Durchkontaktierungslöcher gebildet werden, und Züchten von Leitermaterial in den Durchkontaktierungslöchern nach der Platzierung der zumindest einen Komponente, wodurch das Leitermaterial und die zumindest eine Komponente elektrisch verbunden werden.
  2. 2. Verfahren zur Herstellung eines elektronischen Moduls nach Anspruch 1, wobei eine zusätzliche polymere Schicht zwischen der ersten Resistschicht und dem Klebstoff gebildet ist.
  3. 3. Verfahren zur Herstellung eines elektronischen Moduls nach Anspruch 1, wobei eine zweite Resistschicht mit Struktur und Durchkontaktierungsöffnungen nach Schritt b) derart angeordnet wird, dass eine erste Oberfläche der zweiten Resistschicht der ersten Resistschicht zugewandt ist und Leitermaterial gezüchtet wird, wobei die Dicke der zweiten Resistschicht größer oder geringer als die Dicke des gezüchteten Leitermaterials ist, und nach Anordnen einer zweiten Resistschicht eine zusätzliche polymere Schicht zwischen einer zweiten Oberfläche der zweiten Resistschicht und dem Klebstoff gebildet wird.
  4. 4. Verfahren zur Herstellung eines elektronischen Moduls nach Anspruch 1, wobei eine leitende Schicht und/oder eine untere leitende Oberfläche des elektronischen Moduls zur Bildung leitender Strukturen nach Züchten des Leitermaterials in den Durchkontaktierungslöchern geätzt wird.
  5. 5. Verfahren zur Herstellung eines elektronischen Moduls nach Anspruch 1, wobei der Klebstoff nach Platzieren der zumindest einen Komponente aktiv gehärtet wird.
  6. 6. Verfahren zur Herstellung eines elektronischen Moduls nach Anspruch 1, wobei der Klebstoff durch Aktivierung einer thermischen Härtung oder durch Aktivierung einer UV-Härtung aktiv gehärtet wird.
  7. 7. Verfahren zur Herstellung eines elektronischen Moduls nach Anspruch 1, wobei eine leitende Schicht auf der Oberseite der Isolierschicht angeordnet wird.
    17/34
    AT516 639 B1 2019-02-15 österreichisches
    Patentamt
  8. 8. Elektronisches Modul, umfassend:
    ein erstes Isoliermaterial mit einer ersten Oberfläche und einer zweiten Oberfläche und einer Dicke zwischen der ersten Oberfläche und der zweiten Oberfläche, zumindest eine Öffnung durch das erste Isoliermaterial, ein zweites Isoliermaterial auf der zweiten Oberfläche des ersten Isoliermaterials, zumindest eine Komponente, die in das zweite Isoliermaterial eingebettet ist und elektrisch verbunden ist mit einer leitenden Struktur, ein drittes Isoliermaterial zwischen der mindestens einen Komponente und dem ersten Isoliermaterial, zumindest eine leitende Struktur in der zumindest einen Öffnung, wobei die zumindest eine leitende Struktur eine erste Oberfläche und eine zweite Oberfläche hat, wobei die zweite Oberfläche dem zweiten Isoliermaterial zugewandt ist und die erste Oberfläche vom zweiten Isoliermaterial abgewandt ist und eine Distanz zwischen der ersten Oberfläche des ersten Isoliermaterials und der zweiten Oberfläche der zumindest einen leitenden Struktur geringer ist als die Dicke des ersten Isoliermaterials oder größer als die Dicke des ersten Isoliermaterials, und
    Anschlusselemente zwischen der zumindest einen leitenden Struktur und der zumindest einen Komponente in Durchkontaktierungsöffnungen durch das dritte Isoliermaterial, wobei die Durchkontaktierungsöffnungen übereinstimmen mit Positionen von Kontaktzonen der zumindest einen Komponente.
  9. 9. Elektronisches Modul nach Anspruch 8, wobei die Anschlusselemente Leitermaterial umfassen, das in einem Durchkontaktierungsloch im Isoliermaterial aufgebracht ist.
  10. 10. Elektronisches Modul nach Anspruch 8, wobei das zweite Isoliermaterial auf der zweiten Oberfläche des ersten Isoliermaterials eine Klebeschicht oder ein anderes Material umfasst, das sich vom zweiten Isoliermaterial unterscheidet.
  11. 11. Elektronisches Modul nach Anspruch 8, wobei das zweite Isoliermaterial auf der zweiten Oberfläche des ersten Isoliermaterials eine Isolierschicht umfasst.
  12. 12. Elektronisches Modul nach Anspruch 8, wobei das zweite Isoliermaterial auf der zweiten Oberfläche des ersten Isoliermaterials eine polymere Schicht umfasst.
  13. 13. Elektronisches Modul nach Anspruch 8, wobei das zweite Isoliermaterial auf der zweiten Oberfläche des ersten Isoliermaterials eine polymere Schicht umfasst, die zwischen der zweiten Oberfläche des ersten Isoliermaterials, einem Klebstoff und/oder einer Oberfläche einer Isolierschicht, die dem ersten Isoliermaterial zugewandt ist, angeordnet ist.
  14. 14. Elektronisches Modul nach Anspruch 8, wobei eine Distanz zwischen der ersten Oberfläche des ersten Isoliermaterials und der ersten Oberfläche der zumindest einen leitenden Struktur größer als null ist.
  15. 15. Elektronisches Modul nach Anspruch 8, wobei ein Längenverhältnis zumindest einer Durchkontaktierung, die sich von der zweiten Oberfläche der zumindest einen leitenden Struktur zu einer Kontaktierungsfläche von zumindest einer Kontaktzone der Komponente erstreckt, kleiner als 2,0, kleiner als 1,0, kleiner als 0,75, kleiner als 0,5, kleiner als 0,4, oder kleiner als 0,3 ist.
  16. 16. Elektronisches Modul nach Anspruch 8, wobei zumindest eine leitende Struktur auf der Oberseite des zweiten Isoliermaterials angeordnet ist.
  17. 17. Elektronisches Modul nach Anspruch 8, wobei die zumindest eine Komponente eine passive Komponente, eine Mikroschaltung, eine Halbleiterkomponente oder jede andere Art von Komponente ist.
ATA51065/2015A 2014-12-15 2015-12-15 Verfahren zur Fertigung eines elektronischen Moduls AT516639B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/569,900 US9999136B2 (en) 2014-12-15 2014-12-15 Method for fabrication of an electronic module and electronic module

Publications (3)

Publication Number Publication Date
AT516639A2 AT516639A2 (de) 2016-07-15
AT516639B1 true AT516639B1 (de) 2019-02-15
AT516639A3 AT516639A3 (de) 2019-02-15

Family

ID=56082411

Family Applications (1)

Application Number Title Priority Date Filing Date
ATA51065/2015A AT516639B1 (de) 2014-12-15 2015-12-15 Verfahren zur Fertigung eines elektronischen Moduls

Country Status (8)

Country Link
US (1) US9999136B2 (de)
JP (1) JP2016157919A (de)
KR (2) KR102155104B1 (de)
CN (1) CN105704926B (de)
AT (1) AT516639B1 (de)
DE (1) DE102015016196A1 (de)
FR (1) FR3030109B1 (de)
TW (1) TWI676409B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9439292B1 (en) * 2015-03-06 2016-09-06 Kinsus Interconnect Technology Corp. Method for manufacturing a circuit board with buried element having high density pin count and the circuit board structure
US10332832B2 (en) 2017-08-07 2019-06-25 General Electric Company Method of manufacturing an electronics package using device-last or device-almost last placement
KR102508540B1 (ko) * 2018-02-13 2023-03-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
WO2020073264A1 (zh) * 2018-10-11 2020-04-16 深圳市修颐投资发展合伙企业（有限合伙） 复合工艺扇出封装方法
TWI671572B (zh) * 2018-10-22 2019-09-11 友達光電股份有限公司 顯示面板及其製造方法
CN110324984B (zh) * 2019-07-26 2020-01-17 微智医疗器械有限公司 电子元件与电路板的连接方法、电路板组件及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104636A1 (en) * 2004-04-27 2005-11-03 Imbera Electronics Oy Electronics module and method for manufacturing the same
WO2005125298A2 (en) * 2004-06-15 2005-12-29 Imbera Electronics Oy Method for manufacturing an electronics module comprising a component electrically connected to a conductor- pattern layer
WO2006056648A2 (en) * 2004-11-26 2006-06-01 Imbera Electronics Oy Electronics module and method for manufacturing the same
WO2010048654A1 (de) * 2008-10-30 2010-05-06 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
KR20100051291A (ko) * 2008-11-07 2010-05-17 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950012658B1 (ko) 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5936847A (en) 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4117603B2 (ja) * 2002-08-26 2008-07-16 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
KR20070063748A (ko) * 2005-12-15 2007-06-20 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
US20100236822A1 (en) * 2009-03-23 2010-09-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5460388B2 (ja) * 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
KR101826898B1 (ko) * 2011-05-26 2018-03-23 삼성디스플레이 주식회사 표시패널
CN104025728A (zh) * 2011-10-31 2014-09-03 名幸电子有限公司 元器件内置基板的制造方法及使用该方法制造的元器件内置基板
CN103489796B (zh) * 2012-06-13 2016-01-20 健鼎（无锡）电子有限公司 元件内埋式半导体封装件的制作方法
JP6216157B2 (ja) * 2013-05-27 2017-10-18 新光電気工業株式会社 電子部品装置及びその製造方法
US9024429B2 (en) * 2013-08-29 2015-05-05 Freescale Semiconductor Inc. Microelectronic packages containing opposing devices and methods for the fabrication thereof
US9425121B2 (en) * 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104636A1 (en) * 2004-04-27 2005-11-03 Imbera Electronics Oy Electronics module and method for manufacturing the same
WO2005125298A2 (en) * 2004-06-15 2005-12-29 Imbera Electronics Oy Method for manufacturing an electronics module comprising a component electrically connected to a conductor- pattern layer
WO2006056648A2 (en) * 2004-11-26 2006-06-01 Imbera Electronics Oy Electronics module and method for manufacturing the same
WO2010048654A1 (de) * 2008-10-30 2010-05-06 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
KR20100051291A (ko) * 2008-11-07 2010-05-17 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat

Also Published As

Publication number Publication date
KR20200083954A (ko) 2020-07-09
JP2016157919A (ja) 2016-09-01
KR102155104B1 (ko) 2020-09-11
FR3030109B1 (fr) 2019-07-19
US20160174387A1 (en) 2016-06-16
FR3030109A1 (fr) 2016-06-17
DE102015016196A1 (de) 2016-06-16
AT516639A2 (de) 2016-07-15
TW201633860A (zh) 2016-09-16
US9999136B2 (en) 2018-06-12
CN105704926A (zh) 2016-06-22
KR20160072822A (ko) 2016-06-23
TWI676409B (zh) 2019-11-01
AT516639A3 (de) 2019-02-15
CN105704926B (zh) 2020-03-20

Similar Documents

Publication Publication Date Title
AT516639B1 (de) Verfahren zur Fertigung eines elektronischen Moduls
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
AT515101B1 (de) Verfahren zum Einbetten einer Komponente in eine Leiterplatte
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
EP2524394A2 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE102015120745B4 (de) Chip-Schutzumhüllung und -verfahren
DE102020120638A1 (de) Semi-flexibler Bauteilträger mit dielektrischem Material mit hoher Dehnungsfähigkeit und niedrigem Young'schen Modul
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE102011007842A1 (de) Mehrschichtige Leiterplatte
DE102008007216A1 (de) Gedruckte Leiterplatte und Herstellungsverfahren derselben
DE102020102367A1 (de) Komponententräger mit einer Durchgangsöffnung mit einer zusätzlichen Plattierungsstruktur zwischen Seitenwänden und einer plattierten Brückenstruktur
DE102007040876A1 (de) Mehrschicht-Leiterplatte
DE102020102372A1 (de) Komponententräger mit Blindloch, das mit einem elektrisch leitfähigen Medium gefüllt ist und das eine Designregel für die Mindestdicke erfüllt
DE102016123129B4 (de) Elektronische Komponente und Verfahren
DE202009009950U1 (de) Elektronische Baugruppe
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE102017210349A1 (de) Verfahren zum Herstellen einer Leiterplatte, Leiterplatte sowie Getriebesteuerungseinheit umfassend eine derartige Leiterplatte
AT517460B1 (de) Klebeverfahren zur Befestigung eines Bauteils sowie Leiterplatte
DE112016003990B4 (de) Elektronisches Gerät mit eingebetteter elektronischer Komponente und Herstellungsverfahren
DE102007036046A1 (de) Planares elektronisches Modul

Legal Events

Date Code Title Description
PC Change of the owner

Owner name: IMBERATEK, LLC, US

Effective date: 20210504