DE102009032998A1 - Bauelement mit Kontaktelementen - Google Patents
Bauelement mit Kontaktelementen Download PDFInfo
- Publication number
- DE102009032998A1 DE102009032998A1 DE102009032998A DE102009032998A DE102009032998A1 DE 102009032998 A1 DE102009032998 A1 DE 102009032998A1 DE 102009032998 A DE102009032998 A DE 102009032998A DE 102009032998 A DE102009032998 A DE 102009032998A DE 102009032998 A1 DE102009032998 A1 DE 102009032998A1
- Authority
- DE
- Germany
- Prior art keywords
- cavity
- conductive material
- electrically conductive
- cavities
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 68
- 239000000463 material Substances 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 22
- 229920000642 polymer Polymers 0.000 claims description 13
- 230000005855 radiation Effects 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 28
- 238000010438 heat treatment Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000000155 melt Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005429 filling process Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910001338 liquidmetal Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 235000019253 formic acid Nutrition 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 239000012768 molten material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Ein elektrisches Bauelement mit Kontaktelementen weist eine Struktur (100) mit einer Hauptfläche (106) auf. Die Struktur (100) enthält ein Array von Hohlräumen (1021, 1022) und ein Array von Überhanggebieten (205), wobei jedes Überhanggebiet eine Öffnung zu einem der Hohlräume begrenzt. Das elektrische Bauelement enthält weiterhin ein Array von Kontaktelementen (102), wobei jedes Kontaktelement (102) einen der Hohlräume (1021, 1022) nur teilweise füllt und über die Hauptfläche (106) der Struktur vorsteht.
Description
- Die Erfindung betrifft elektrische Bauelemente mit Kontaktelementen sowie ein Verfahren zum Anbringen eines Kontaktelements an einer Struktur.
- Eine der Erfindung zugrundeliegende Aufgabe kann darin gesehen werden, die bisher bekannten Techniken zum Ausbilden von elektrischen und mechanischen Verbindungen zu bereichern.
- Die beiliegenden Zeichnungen sollen ein eingehenderes Verständnis von Ausführungsformen vermitteln. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne Weiteres verstehen, wenn sie durch Bezugnahme auf die folgende Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen einander entsprechende oder ähnliche Teile.
-
1 zeigt eine Draufsicht auf eine Struktur gemäß einer Ausführungsform. -
2 zeigt eine Schnittansicht einer Ausführungsform der Struktur von1 entlang der Linie A-A'. -
3 zeigt eine Schnittansicht einer Ausführungsform der Struktur von1 entlang der Linie B-B'. -
4 zeigt ein Flussdiagramm, das ein Verfahren zum Herstellen einer Ausführungsform darstellt. -
5 zeigt eine Schnittansicht einer Ausführungsform der Struktur von1 entlang der Linie A-A' in einem ersten Stadium während der Herstellung. -
6 zeigt eine Schnittansicht einer Ausführungsform der Struktur von1 entlang der Linie A-A' in einem zweiten Stadium während der Herstellung. -
7 zeigt eine Draufsicht auf eine Struktur gemäß einer Ausführungsform. -
8 zeigt eine Draufsicht auf eine Struktur gemäß einer Ausführungsform. -
9 zeigt eine Schnittansicht einer Ausführungsform der Struktur von8 entlang der Linie E-E'. -
10 zeigt eine Schnittansicht einer Ausführungsform einer gegenüber einer Montageplattform positionierten Struktur. -
11 zeigt eine Schnittansicht einer Ausführungsform einer fest an einer Montageplattform montierten Struktur. -
12 zeigt eine Draufsicht auf eine Ausführungsform einer Struktur gemäß einer vierten Ausführungsform. -
13 zeigt eine Schnittansicht einer Ausführungsform der Struktur von12 entlang der Linie C-C'. -
14 zeigt eine Schnittansicht einer Ausführungsform der Struktur von12 entlang der Linie D-D'. -
15 zeigt eine schematische Darstellung einer Ausführungsform eines Halbleiterchips mit vorstehenden Kontaktteilen. -
16 zeigt eine schematische Darstellung einer Ausführungsform eines Trägers mit vorstehenden Kontaktteilen. -
17 zeigt eine schematische Darstellung einer Ausführungsform einer Polymerstruktur auf einem Halbleiterchip, wobei die Polymerstruktur vorstehende Kontaktteile enthält. -
18A -D zeigen eine Ausführungsform eines Prozesses zum Füllen von Öffnungen in einer Struktur unter Verwendung eines Saugverfahrens für geschmolzenes Metall. - In der folgenden Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht werden Richtungsbegriffe wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, werden die Richtungsbegriffe zu Zwecken der Darstellung verwendet und sind in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Erfindung abzuweichen. Die folgende Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen.
- Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
- Die hierin beschriebenen Strukturen können auf einem Halbleiterchip angeordnet werden. Sie können als Kontaktstrukturen dienen, um dafür zu sorgen, dass elektrische Kontaktelemente an externe Anwendungen wie etwa PCBs (Printed Circuit Boards – gedruckte Leiterplatten) oder andere Arten von Chipträgern gekoppelt werden. Weiterhin können sie als Gehäuse oder Packages zum Aufnehmen von aktiven oder passiven Komponenten oder mechanischen Elementen dienen. Als ein Beispiel können solche Gehäuse zum Aufnehmen von BAW-Filtern (Bulk Acoustic Wave – akustische Volumenwelle) auf Halbleiterchips oder sogenannten MEMS (Micro-Electro Mechanical Systems – mikroelektromechanische Systeme) verwendet werden, wobei mikromechanische bewegliche Strukturen wie etwa beispielsweise Brücken, Membranen oder Lamellenstrukturen innerhalb des Gehäuses vorgesehen werden können. Solche mikromechanischen beweglichen Strukturen sind beispielsweise in verschiedenen Arten von Sensoren wie etwa zum Beispiel Mikrofonen, Beschleunigungssensoren usw. implementiert. Die hierin beschriebenen Strukturen können aus Fotolackmaterialien hergestellt sein, oder Formmaterialien wie etwa zum Beispiel Kunststoffe auf Silikon- oder Epoxidharzbasis, wie sie für die Halbleiterbauelementkapselung verwendet werden, könnten verwendet werden.
- Weiterhin könnten die Strukturen als Halbleiterbauelemente dienen. In diesem Fall können sie aus Halbleitermaterialien bestehen, zum Beispiel können sie Siliziumsubstrate, Germaniumsubstrate, GaAs-Substrate, SiC-Substrate, ganz oder teilweise oxidiertes makroporöses Silizium usw. enthalten. Sie können integrierte aktive Komponenten, zum Beispiel Transistoren, Dioden, bewegliche mechanische Strukturelemente, optische Detektoren oder Emitterelemente, Sensorelemente usw. enthalten.
- Noch weiter können die hierin beschriebenen Strukturen als Träger zum Festhalten von aktiven oder passiven Halbleiterbauelementen, zum Beispiel Chips, Widerständen, Induktionsspulen usw. dienen. In diesem Fall können die Strukturen als PCBs, dielektrische Träger, Mehrschichtträger wie zum Beispiel aufgebaute Schichten aus SBU-Laminatsubstraten (Sequential Build-Up), Zwischenträger, die oftmals als „Interposer” bezeichnet werden, Keramiksubstrate oder beliebige andere Arten von Montageplattformen ausgelegt werden, die dazu verwendet werden, aktive oder passive Halbleiterbauelemente zu montieren. Als Träger dienende Strukturen können aus dielektrischen Materialien oder aus den gleichen Halbleitermaterialien wie oben erwähnt hergestellt sein und können optional wie oben erwähnt auch integrierte aktive Komponenten enthalten. Wenn Halbleiterstrukturen als Träger verwendet werden, können sie ein oder mehrere weitere Halbleitersubstrate (d. h. „Chips”) aufnehmen, die selbst als Träger dienen können und/oder die integrierte aktive Komponenten enthalten können. Auf diese Weise kann eine Halbleiterstruktur als ein Träger zum Herstellen von kompakten, hoch integrierten SiP-Modulen (System in Package) verwendet werden.
- Bei einer oder mehreren Ausführungsformen können die hier beschriebenen Strukturen eine oder mehrere passive oder aktive Komponenten einbetten oder können lediglich die Funktion eines Trägers zum Stützen einer oder mehrerer passiver oder aktiver Komponenten (z. B. integrierten Schaltungen) aufweisen oder können sowohl eine oder mehrere passive oder aktive Komponenten einbetten und eine oder mehrere andere Strukturen stützen, die eine oder mehrere passive oder aktive Komponenten einbetten.
- Die hier beschriebenen Struktruren enthalten mindestens einen Hohlraum, der sich von einer Hauptfläche des Substrats in das Substrat hinein erstreckt. Dieser Hohlraum wird als ein Loch für eine elektrisch leitende Durchführung oder ein elektrisch leitendes Via verwendet. Elektrisch leitende Durchführungen können von einer Hauptfläche zu der anderen Hauptfläche der Struktur reichen, d. h. die Struktur durchdringen. Bei einer Ausführungsform können die Hohlräume Sacklöcher sein, die von einer Hauptoberfläche der Struktur aus verlaufen, um mit einer internen Verdrahtung der Struktur wie etwa zum Beispiel einer Metallschicht in einer Mehrschicht-PCB oder -SBU oder einer Metallschicht innerhalb einer integrierten Schaltung zu verbinden.
- Die Hohlräume können durch verschiedene Verfahren hergestellt werden. In vielen Fällen, wenn zum Beispiel die Struktur aus einem Halbleiter- oder Lackmaterial hergestellt ist, ist Fotolithographie ein geeigneter Prozess zum Herstellen solcher Hohlräume.
- Die Hohlräume in der Struktur können besonders kleine Querschnittsflächen und Abstände aufweisen. Wenn die Struktur zum Beispiel aus einem Halbleitermaterial hergestellt ist, ist es möglich, eine Hohlraumdichte auf der Oberfläche der Struktur zu erzeugen, die den seitlichen strukturellen Abmessungen eines integrierten Halbleiters entspricht, die zum Beispiel nur einige wenige 100 nm betragen kann. Wenn die Struktur aus einem Lack hergestellt ist, kann die Hohlraumdichte auf der Oberfläche der Struktur immer noch nur einige wenige Mikrometer betragen. Verdrahtungen auf beiden Seiten der Struktur können somit elektrisch zusammengeschaltet bzw. miteinander verbunden werden. Auf diese Weise wird es möglich, kurze elektrische Verbindungen zwischen Elektronikkomponenten herzustellen, die auf gegenüberliegenden Hauptoberflächen der Struktur oder innerhalb einer Struktur und auf einer oder beiden Hauptoberflächen der Struktur angeordnet sind. Folglich kann die Oberfläche einer vorbestimmten Struktur wirtschaftlich genutzt werden, und Packagegrößen können auf ein Minimum reduziert werden. Beispielsweise ist es möglich, direkte Zwischenverbindungen zwischen auf einer Hauptoberfläche der Struktur angeordneten Kontaktteilen und Chipkontakten einer integrierten Schaltung, an der die Struktur montiert ist, herzustellen. Da die Positionen der elektrisch leitenden Durchführungen auf die Positionen der Chipkontakte ausgerichtet sind, können die Durchführungen kurze Verbindungen zu den Kontaktteilen bereitstellen, damit beispielsweise schnelle Signale (z. B. HF-Signale) nach außen zu einer externen Schaltungsanordnung ohne Störungen und mit einem Minimum an Verzögerung weitergeleitet werden.
- Das in den mindestens einen Hohlraum gebrachte, elektrisch leitende Material kann durch einen Schmelzbad-Flüssigmetallfüllprozess eingeleitet werden. Solche Schmelzbad- Flüssigmetallfüllprozesse sind preiswert und eignen sich für aus vielen verschiedenen Materialien hergestellte Strukturen. Andere mögliche Techniken zum Einleiten des elektrisch leitenden Materials in die Hohlräume sind CVD (Chemical Vapor Deposition- chemische Abscheidung aus der Dampfphase), PVD (Physical Vapor Deposition – physikalische Abscheidung aus der Dampfphase), galvanisches oder stromloses Plattieren oder Druckprozesse.
- Die
1 bis3 veranschaulichen eine Ausführungsform einer Struktur100 , die auf einem Substrat101 angeordnet ist und einen Hohlraum102 aufnimmt. In der Regel sind mehrere solche Hohlräume102 in der Struktur102 enthalten. Der Hohlraum102 besteht aus einem ersten Teilhohlraum1021 und einem zweiten Teilhohlraum1022 . Der erste Teilhohlraum1021 kann so ausgelegt sein, dass er in der Draufsicht von1 eine kreisförmige Gestalt besitzt. Der zweite Teilhohlraum1022 ist fluidisch mit dem ersten Teilhohlraum1021 verbunden und kann so ausgelegt sein, dass er in der Draufsicht von1 eine schlitzartige Grabengestalt aufweist. -
2 zeigt eine Querschnittsansicht entlang der Linie A-A' in1 . Die gestrichelte Linie1023 wird zum Darstellen des Übergangs von dem ersten Teilhohlraum1021 zum zweiten Teilhohlraum1022 verwendet. Sowohl der erste Teilhohlraum1021 als auch der zweite Teilhohlraum1022 können die Struktur100 durchdringen. Der erste Teilhohlraum1021 und der zweite Teilhohlraum1022 können sich voneinander dadurch unterscheiden, dass eine Oberflächenzone103 des ersten Teilhohlraums1021 aus einem benetzbaren Material wie etwa zum Beispiel einem Metallmaterial oder dergleichen hergestellt ist, wohingegen eine Oberflächenzone104 des zweiten Teilhohlraums1022 aus einem weniger oder nicht benetzbaren Material hergestellt ist. Die Oberflächenzonen103 ,104 können sich am Boden des ersten bzw. zweiten Teilhohlraums1021 bzw.1022 befinden. Wie in2 und3 dargestellt, kann das Substrat101 den Boden des ersten und zweiten Teilhohlraums1021 ,1022 definieren. In diesem Fall kann das benetzbare Material der Oberflächenzone103 in dem ersten Teilhohlraum1021 durch eine auf dem Substrat101 angeordnete Metallisierungsschicht implementiert sein. Das Material der Oberflächenzone104 im zweiten Teilhohlraum1022 kann durch das bloße Material des Substrats101 implementiert sein oder kann durch eine auf dem Substrat101 bereitgestellte Beschichtung (wie etwa zum Beispiel eine Polymerbeschichtung, eine SiO2-Beschichtung oder eine Si3N4-Beschichtung) hergestellt sein. Weiterhin ist anzumerken, dass sich der Boden des ersten Teilhohlraums1021 und der Boden des zweiten Teilhohlraums1022 nicht auf der gleichen Höhe zu befinden brauchen. - Beispielhaft kann das Substrat
101 eine integrierte Schaltung sein (d. h. ein Chip). Die benetzbare Oberflächenzone103 kann durch eine Metallisierungsschicht implementiert werden, beispielsweise ein Chip-Pad (z. B. einen Chipkontakt). Wie in Verbindung mit17 ausführlicher erläutert wird, kann die Struktur100 , wie in1 bis3 dargestellt, Teil eines Polymergehäuses zum Aufnehmen beispielsweise eines BAW-Filters oder eines MEMS (Micro-Electro Mechanical System) sein. -
3 zeigt eine Querschnittsansicht der in1 und2 dargestellten Anordnung entlang einer Schnittlinie B-B'. Die Schnittlinie B-B' verläuft von einer Hauptwand zu der gegenüberliegenden Hauptwand des schlitzartigen zweiten Teilhohlraums1022 . Somit stellt die Abmessung S eine seitliche Mindestabmessung des zweiten Teilhohlraums1022 dar. - Der zweite Teilhohlraum
1022 kann mit einem Einschnürungs- oder Überhanggebiet105 ausgestattet sein, das an der Öffnung des zweiten Teilhohlraums1022 in der Nähe der oberen Oberfläche106 der Struktur100 angeordnet ist. Allgemein ist die Überhangregion105 so ausgelegt, dass sie eine Querschnittsöffnungsfläche1051 des zweiten Teilhohlraums1022 definiert, die kleiner ist als eine Querschnittsfläche1024 , die durch die Wände des zweiten Teilhohlraums1022 an einem Gebiet unter dem Überhanggebiet105 definiert ist. - Bei einer Ausführungsform kann das Überhanggebiet
105 zum Beispiel als ein schlitzartiges Loch ausgelegt sein, wie in1 bis3 dargestellt. In diesem Fall kann die Schlitzbreite W entlang der Schnittlinie B-B' kleiner sein als die Grabenbreite S entlang der Schnittlinie B-B'. - Eine seitliche Mindestabmessung des ersten Teilhohlraums
1021 ist in1 durch H bezeichnet. In der Regel ist H wesentlich größer als die seitliche Mindestabmessung S des zweiten Teilhohlraums1022 (unter dem Überhanggebiet105 gemessen). Somit „öffnet” sich der zweite Teilhohlraum1022 in den ersten Teilhohlraum1021 . - Es wird angemerkt, dass mehrere solche zweite Teilhohlräume
1022 in Verbindung mit dem ersten Teilhohlraum1021 vorgesehen sein können. Beispielhaft kann bei einer in7 dargestellten Ausführungsform ein zweiter Teilhohlraum1032 gegenüber dem ersten Teilhohlraum1022 vorgesehen sein. - Die Herstellung der ersten und zweiten Teilhohlräume
1021 ,1022 in der Struktur100 kann auf viele verschiedene Weisen ausgeführt werden, die von dem Material der Struktur100 abhängen können. Wenn beispielsweise die Struktur100 aus einem Fotolackmaterial hergestellt ist, können die ersten und zweiten Teilhohlräume1021 ,1022 sowie das Überhanggebiet105 durch Fotolithographie ausgebildet werden. In einem ersten Prozess wird die Struktur100 als eine kontinuierliche Schicht auf dem Substrat101 erzeugt. Dann wird eine erste Maske verwendet, um die obere Hauptoberfläche106 einer ersten Strahlung mit einer Wellenlänge von zum Beispiel 365 nm zu belichten. Die erste Maske blockiert die Belichtung der Struktur100 dort, wo die ersten und zweiten Teilhohlräume1021 ,1022 ausgebildet werden sollen. Die erste Maske wird auf die Oberflächenzone (Metallisierung)103 ausgerichtet, um zu garantieren, dass der erste Teilhohlraum1021 in einer vertikalen Projektion über einem Bereich ausgebildet wird, der die Oberflächenzone103 enthält, wohingegen der zweite Teilhohlraum1022 in einer vertikalen Projektion neben der Oberflächenzone103 ausgebildet wird. Die Intensität und Wellenlänge der ersten Strahlung werden derart gewählt, dass belichtete Teile der Struktur100 von der ersten Strahlung vollständig durchdrungen werden. - Eine zweite Maske wird verwendet, um das Gebiet, wo das Überhanggebiet
105 ausgebildet werden soll, durch eine zweite Strahlung mit einer Wellenlänge von zum Beispiel 313 nm zu belichten. Bei einem in1 bis3 dargestellten Beispiel kann für die zweite Belichtung ein doppelstreifiges Belichtungsmuster verwendet werden. Die Wellenlänge und/oder die Intensität der zweiten Strahlung werden derart gewählt, dass nur eine kleine Eindringtiefe (z. B. etwa 0 bis 10 μm oder mehr) verwendet wird. Die Eindringtiefe der zweiten Belichtung definiert die Dicke des Überhanggebiets105 in einer vertikalen Richtung (3 ). Dann werden belichtete Teile der Struktur100 geätzt. Dadurch wird der Hohlraum102 hergestellt. - Wenn die Struktur
100 aus einem Halbleitermaterial wie etwa Silizium hergestellt ist, stellt ein Mehrschichtätzen eine mögliche Produktionsvariante dar. Die obere Hauptoberfläche106 der Halbleiterstruktur100 kann aus einer Deckschicht mit anderen Ätzeigenschaften als die Halbleiterstruktur100 darunter hergestellt sein. Die Deckschicht kann eine harte Passivierungsschicht wie etwa zum Beispiel eine Siliziumoxid-, Siliziumnitrid- oder Siliziumkarbidschicht sein. Zuerst werden die Öffnungsfläche des ersten Teilhohlraums1021 und die öffnungsfläche1051 des zweiten Teilhohlraums1022 unter Verwendung des Halbleitermaterials (z. B. Silizium) als ein Ätzstopp in der Deckschicht geätzt. Dann werden die ersten und zweiten Teilhohlräume1021 ,1022 unter Verwendung eines entsprechenden isotropen oder teilweise isotropen Ätzmittels in das Halbleitermaterial geätzt. Somit kann das Überhanggebiet105 des zweiten Teilhohlraums1022 während des Deckschichtätzens ausgebildet werden, und die Querschnittsflächen innerhalb eines Hohlraums102 können durch Steuerung der Ätzparameter während der Halbleitermaterialätzoperation eingestellt werden. - Bei einer Ausführungsform kann die Struktur
100 eine Dicke innerhalb des Bereichs von 25 bis 2000 μm und optional innerhalb des Bereichs von 50 bis 250 μm aufweisen. Der erste Teilhohlraum1021 kann einen Durchmesser oder eine seitliche Mindestabmessung H innerhalb eines Bereichs von z. B. 2 bis 200 μm und optional innerhalb eines Bereichs von 20 bis 100 μm aufweisen, z. B. etwa 50 μm. Die seitliche Mindestabmessung S des zweiten Teilhohlraums1022 ist kleiner als die seitliche Mindestabmessung H des ersten Teilhohlraums1021 und kann weniger als 30 μm betragen, bei einer Ausführungsform 20 μm oder sogar 10 μm. Die Breite W des Überhanggebiets105 kann nur einige wenige μm betragen, etwa 1, 2 oder 5 oder mehr μm kleiner als die Breite S. Beispielsweise kann die Breite W 5% kleiner sein als die Breite S. Es ist jedoch auch möglich, dass die Breite W erheblich kleiner ist als die Breite S, beispielsweise um einen Faktor von mindestens 2, 3 oder mehr. - Weiterhin ist anzumerken, dass das Überhanggebiet
105 durch einen Verschluss (nicht dargestellt) ersetzt sein kann, der den zweiten Teilhohlraum1022 vollständig bedeckt und nach oben abschließt. In diesem Fall besteht keine Verbindung des zweiten Teilhohlraums1022 zu der oberen Hauptoberfläche106 der Struktur100 . - Die ersten und zweiten Teilhohlräume
1021 ,1022 können so ausgebildet sein, dass sie Durchgangslöcher bilden, oder sie können so ausgelegt sein, dass sie Sacklöcher bilden. Im zweiten Fall wird das Substrat100 nicht benötigt. In diesem Fall, ähnlich den vorausgegangenen Ausführungsformen, kann der Boden oder ein Seitenwandabschnitt des ersten Teilhohlraums1021 mit einer Oberflächenzone103 bedeckt sein, die aus einem benetzbaren Material hergestellt ist (z. B. einem Metallmaterial). Im Gegensatz dazu ist kein benetzbares oder weniger benetzbares Material an dem Boden oder Seitenwandabschnitt des zweiten Teilhohlraums1022 vorgesehen. Eine Ausführungsform eines Herstellungsprozesses zum Bereitstellen der Struktur100 einschließlich eines Hohlraums102 mit einem ersten und einem zweiten Teilhohlraum1021 bzw.1022 wird in4 bei S1 dargestellt. - Nach der Ausbildung des Hohlraums
102 werden die ersten und zweiten Teilhohlräume1021 ,1022 mit einem elektrisch leitenden Material110 gefüllt. Dies ist in4 bei S2 bezeichnet und in5 dargestellt. Das Füllen kann für mehrere Hohlräume102 parallel bewirkt werden. Bei einer Ausführungsform kann zum Füllen der ersten und zweiten Teilhohlräume1021 ,1022 die Struktur100 oder Anordnung100 ,101 , in1 bis3 dargestellt, in die Schmelze des elektrisch leitenden Materials110 getaucht werden. Auf diese Weise kann die Schmelze gleichzeitig in die ersten und zweiten Teilhohlräume1021 ,1022 eindringen und verfestigt sich bei Entfernen der Struktur100 oder Anordnung100 ,101 aus der Schmelze. Ein beispielhafter Prozess, der diese Technik veranschaulicht, wird weiter unten in Verbindung mit den18A bis18D eingehender erläutert. Andere Ansätze zum Füllen der ersten und zweiten Teilhohlräume1021 ,1022 sind ebenfalls möglich. - Zum Beispiel nach dem vollständigen Füllen der ersten und zweiten Teilhohlräume
1021 ,1022 mit dem elektrisch leitenden Material110 wird das leitende Material110 erhitzt. Das Erhitzen bewirkt, dass das leitende Material110 schmilzt, siehe S3 von4 . Bei einer Ausführungsform bleibt das geschmolzene leitende Material110 in dem ersten Teilhohlraum1021 , weil das benetzbare Material in der Oberflächenzone103 nicht gestattet, dass die Flüssigkeit den ersten Teilhohlraum1021 verlässt. Der zweite Teilhohlraum1022 ist jedoch nicht mit einer benetzbaren Oberflächenzone ausgestattet. Deshalb kann das geschmolzene leitende Material110 in dem zweiten Teilhohlraum1022 den zweiten Teilhohlraum1022 verlassen. - Die Fluiddynamik des verflüssigten leitenden Materials
110 hängt größtenteils von den Abmessungen der ersten und zweiten Teilhohlräume1021 ,1022 ab. Wegen der Oberflächenspannung tendiert das flüssige leitende Material110 im Allgemeinen dazu, sich in einer Gestalt zu rekonfigurieren, die innerhalb der von der Geometrie des Hohlraums102 und der Adhäsionskraft des benetzbaren Materials in der Oberflächenzone103 vorgegebenen Bedingungen so rund wie möglich ist. Da die Mindestbreite S des zweiten Teilhohlraums1022 kleiner ist als die Mindestbreite H des ersten Teilhohlraums1021 , verlässt das flüssige leitende Material110 den zweiten Teilhohlraum1022 und steht aus einer Öffnung des ersten Teilhohlraums1021 über die Hauptoberfläche106 der Struktur100 vor. Man beachte, dass in dem zweiten Teilhohlraum1022 keine benetzbare Oberflächenzone vorgesehen ist, um diesen Prozess zu blockieren. - Allgemein nimmt die Oberflächenspannung des geschmolzenen leitenden Materials
110 mit schrumpfenden Abmessungen des Hohlraums102 zu. Wenn S kleiner ist als H, besitzt das geschmolzene Material110 somit einen höheren Kapillardruck in dem zweiten Teilhohlraum1022 als im ersten Teilhohlraum1021 . Wenn der Kapillardruck in dem zweiten Teilhohlraum1022 den Umgebungsdruck (z. B. 1 bar) übersteigt, gibt es eine Tendenz, dass das verflüssigte leitende Material110 den zweiten Teilhohlraum1022 in einer vertikalen Richtung verlässt, anstatt seitlich in den ersten Teilhohlraum1021 auszutreten. Es hat sich herausgestellt, dass in Fällen, wenn S kleiner ist als etwa 30 μm, dieser unerwünschte Effekt auftreten kann. Das Einschnürungs- oder Überhanggebiet105 ist bereitgestellt, um zu verhindern, dass das verflüssigte leitende Material110 den zweiten Teilhohlraum1022 in einer vertika len Richtung durch die Öffnung des zweiten Teilhohlraums1022 an der Hauptoberfläche106 verlässt. Das Verhältnis der Breite W zu der Grabenbreite S kann gemäß den tatsächlichen Anforderungen gewählt werden, die durch mehrere Parameter beeinflusst werden, unter ihnen die Abmessungen S, H, die Oberflächenspannung des verwendeten leitenden Materials110 , der Umgebungsdruck und etwaige ungewollte Oxidation des verflüssigten leitenden Materials110 , was seine Rekonfiguration hinsichtlich der Gestalt behindern kann. - Wegen des Überhanggebiets
105 (oder optional eines entsprechenden Verschlusses des zweiten Teilhohlraums1022 ) verlässt geschmolzenes leitendes Material110 den Hohlraum102 nur an der Öffnung des ersten Teilhohlraums1021 , um zum Reduzieren seiner internen Energie eine abgerundete Konfiguration anzunehmen. Folglich bildet der vorstehende Teil des geschmolzenen leitenden Materials110 einen kugelförmigen Kontaktteil111 , der sich über dem ersten Teilhohlraum1021 befindet. Dem zweiten Teilhohlraum1022 wird das elektrisch leitende Material110 fehlen, wie beispielsweise in der Ausführungsform von6 dargestellt. Somit kann der zweite Teilhohlraum1022 als ein Reservoir für das Halten von leitendem Material110 wirken, das danach zum Ausbilden des Kontaktteils111 ausgestoßen werden kann. Nach der Verfestigung wird ein Kontaktelement mit einem über die Hauptoberfläche106 vorstehenden Kontaktteil111 ausgebildet. Das Kontaktelement füllt den ersten Teilhohlraum1021 vollständig. Bei dieser und anderen Ausführungsformen kann das Kontaktelement ein Volumen aufweisen, das kleiner ist als das doppelte Volumen des Hohlraums102 und größer ist als z. B. das halbe Volumen des Hohlraums102 . - Die
8 und9 zeigen Ansichten einer Ausführungsform, ähnlich den1 bzw.2 . Der Hohlraum102 besteht aus einem ersten Teilhohlraum1021 und einem zweiten Teilhohlraum1022 . Der erste Teilhohlraum1021 ist vollständig mit einem aus dem verfestigten leitenden Material110 hergestellten Kontaktelement gefüllt. Das Kontaktelement besteht aus dem kugelförmigen Kontaktteil111 und einem Abschnitt des verfestigten leitenden Materials110 , das den ersten Teilhohlraum1021 füllt und begrenzt. Dem zweiten Teilhohlraum1022 fehlt das elektrisch leitende Material110 . Bei einer Ausführungsform kann das Überhanggebiet205 am zweiten Teilhohlraum1022 einen Verschluss bilden, das heisst einen Deckel des zweiten Teilhohlraums1022 ohne irgendein Loch an der Hauptoberfläche106 der Struktur100 . Bei einer anderen Ausführungsform kann das Überhanggebiet oder die Einschnürung205 ein Loch oder eine Öffnung an der Hauptoberfläche106 bilden, das oder die mit dem zweiten Teilhohlraum1022 verbunden ist und nicht mit leitendem Material110 , d. h. dem Kontaktelement, gefüllt ist. In diesem Fall kann die Breite W dieses Lochs kleiner sein als die seitliche Mindestabmessung des ersten Teilhohlraums1021 (z. B. der Durchmesser des Kontaktelements) und/oder kann im zuvor erwähnten Bereich liegen. In8 ist die gestrichelte Linie1025 eine Umrisslinie, die die Bodenfläche des Hohlraums102 anzeigt. Der Boden des ersten Teilhohlraums1021 und der Boden des zweiten Teilhohlraums1022 brauchen sich nicht auf der gleichen Höhe zu befinden. - Weiterhin können die ersten und zweiten Teilhohlräume
1021 ,1022 mit benetzbaren bzw. weniger benetzbaren Oberflächenzonen ausgestattet sein, um die Rekonfiguration des geschmolzenen leitenden Materials110 in das vorstehende Kontaktelement wie oben beschrieben zu unterstützen. Es wird auf in dieser Hinsicht auf die Beschreibung in Verbindung mit den oben beschriebenen Ausführungsformen Bezug genommen. Beispielhaft können sich diese Oberflächenzonen am Boden des Hohlraums102 befinden (der wie in2 und3 beispielhaft gezeigt durch ein Substrat101 implementiert sein kann). - Das oben beschriebene Verfahren kann mit einer Reihe von Varianten ausgeführt werden. Vor dem Erhitzen kann ein Mittel zugesetzt werden, das Oxidation verhindert oder von der Oberfläche des geschmolzenen leitenden Materials
110 entfernt. - Ein geeignetes Flussmittel oder ein anderes Reduktionsmittel wie z. B. Ameisensäure oder ein Wasserstoffplasma können verwendet werden. Das Erhitzen kann in einer Inertgas-Atmosphäre oder in einem Formiergas (z. B. N2H2) durchgeführt werden, um den Aufbau einer Oxidationsschicht an der Oberfläche des geschmolzenen leitenden Materials
110 zu vermeiden. Eine derartige Oxidationsschicht könnte den Austrag des geschmolzenen leitenden Materials110 aus dem ersten Teilhohlraum1021 blockieren. - Die Temperatur, die zum Schmelzen und Austragen des leitenden Materials
110 aus dem ersten Teilhohlraum1021 erforderlich ist, kann über einen sehr großen Bereich variieren. Wenn die Struktur100 aus einem Material mit geringer Temperaturstabilität hergestellt ist, wie beispielsweise einem Polymer, muss ein leitendes Material110 mit einem niedrigen Schmelzpunkt gewählt werden. Als Beispiel kann ein SnAgCu-Lot verwendet werden, das einen Schmelzpunkt bei oder etwas über 200°C aufweisen kann (z. B. etwa 220°C) und deshalb eine Polymerstruktur100 während des Erhitzens und Schmelzens nicht beschädigt. - Der Erhitzungsprozess kann im Allgemeinen in zwei verschiedenen Stadien innerhalb des Herstellungs- und Montageprozesses durchgeführt werden. Eine Möglichkeit besteht darin, den Erhitzungsprozess so durchzuführen, um den sogenannten „Ball-Attach” zu bewirken. In diesem Fall kann der Erhitzungsprozess in der Anlage des Herstellers durchgeführt werden, um eine Struktur
100 oder Anordnung100 ,101 herzustellen, die Kontaktelemente mit Kontaktteilen111 (z. B. Löthöckern oder Lötkugeln) aufweist, die an den Vias oder Durchführungen angebracht sind, die durch das leitende Material110 innerhalb der ersten Teilhohlräume1021 hergestellt werden. Eine derartige Struktur100 oder Anordnung100 ,101 wird dann an den Kunden versandt. Der Kunde montiert die Struktur100 oder Anordnung100 ,101 an einer geeigneten Montageplattform wie etwa z. B. einer PCB durch einen herkömmlichen Aufschmelzprozess (Reflow-Prozess), d. h. durch Wiederaufschmelzen der vorstehenden Kontaktteile111 in der Nähe der Montageplattform. In diesem Fall sind zwei Aufschmelzprozesse erforderlich (Ball-Attach und Aufschmelzmontage). - Als Alternative kann der Hersteller darauf verzichten, den Ball-Attach-Erhitzungsprozess durchzuführen. In diesem Fall wird die Struktur
100 oder Anordnung100 ,101 an den Kunden mit Hohlräumen102 versandt, die mit dem leitenden Material110 gefüllt sind, aber ohne ausgebrachte Kontaktteile111 . Somit sind die zweiten Teilhohlräume1022 immer noch geladen, wenn die Struktur100 oder Anordnung100 ,101 von dem Kunden erhalten wird. Das Ausbringen des geschmolzenen leitenden Materials110 aus dem ersten Teilhohlraum1021 und das Montieren der Struktur100 oder Anordnung100 ,101 an der Montageplattform (z. B. PCB) kann dann beim Kunden innerhalb eines Erhitzungs- oder Aufschmelzzyklus durchgeführt werden. Der Erhitzungs- oder Aufschmelzzyklus wird mit einer bei der Montageplattform angeordneten Struktur100 oder Anordnung100 ,101 durchgeführt. - Die
10 und11 zeigen eine Ausführungsform eines derartigen Verfahrens als Beispiel. Die Anordnung100 ,101 ist mit gefüllten Hohlräumen102 versehen und ist gegenüber von und in der Nähe einer Montageplattform200 , zum Beispiel einer PCB, einer Mutterplatine, einer MIP-Platine (Module-in-Package), einem MMP (Multi-Module Package), einem Trägersubstrat, einem Chipträger und/oder irgendeiner anderen Entität positioniert, die die Anordnung100 ,101 mit einer externen Schaltungsanordnung verbinden kann. Die Montageplattform200 ist mit elektrischen Kontaktgliedern201 wie z. B. gedruckten Drähten oder Leiterbahnen ausgestattet. Der Erhitzungs- oder Aufschmelzzyklus bewirkt, dass die Kontaktteile111 aus den ersten Teilhohlräumen1021 ausgestoßen werden und die Kontaktglieder201 in Eingriff nehmen. Folglich ist die Anordnung100 ,101 nach der Verfestigung des elektrisch leitenden Materials110 fest an der Montageplattform200 montiert und elektrisch mit ihr verbunden (11 ). - Gemäß einer weiteren Ausführungsform kann die Struktur
100 oder Anordnung100 ,101 mit mit dem leitenden Material110 immer noch ungefüllten Hohlräumen102 an den Kunden versandt werden. In diesem Fall werden sowohl der Füllprozess als der Montageprozess von dem Kunden bewerkstelligt. - Die
12 bis14 zeigen Schnittansichten ähnlich jeweils den1 bis3 . Die in den12 bis14 dargestellte Ausführungsform ist von der in den1 bis5 dargestellten Ausführungsform verschieden in Bezug auf das Design des Einschnürungs- oder Überhanggebiets305 . Bei einer Ausführungsform enthält das Überhanggebiet305 eine Bedeckung, die mit einer Reihe von Löchern3051 ausgestattet ist. Analog zum Überhanggebiet105 bewirkt diese Art von Überhanggebiet305 , dass der zweite Teilhohlraum1022 eine kleinere Querschnittsöffnungsfläche an dem Überhanggebiet305 als in einem Gebiet unter dem Überhanggebiet305 aufweist. Hier ist die Breite W durch den Durchmesser der Löcher3051 dargestellt. Mit Ausnahme der unterschiedlichen Ausbildung des Überhanggebiets305 gilt die Beschreibung in Verbindung mit der in1 bis5 gezeigten Ausführungsform gleichermaßen für die in12 bis14 dargestellte Ausführungsform. - In Variationen der in
1 bis3 und12 bis14 dargestellten Ausführungsformen kann das Einschnürungs- oder Überhanggebiet105 ,305 an dem zweiten Teilhohlraum1022 weiterhin durch einen Verschluss ersetzt werden, d. h. einen Deckel ohne jegliches Loch. Der zweite Teilhohlraum1022 kann dann in vertikaler Richtung vollständig geschlossen sein. Ebenfalls in diesem Fall wird auf die Beschreibung in Verbindung mit den oben beschriebenen Ausführungsformen verwiesen. - Die
15 –17 zeigen beispielhaft verschiedene Ausführungsformen, die die Prinzipien der obenerwähnten Ausführungsformen verwenden. Unter Bezugnahme auf15 enthält ein Halbleiterchip1000 eine interne Verdrahtung1001 , die an eine aktive Komponente1002 innerhalb des Halbleiterchips1000 angeschlossen ist. Ein aus einem leitenden Material110 hergestelltes erstes leitendes Element1003 schaltet die interne Verdrahtung1001 mit einem Kontaktteil (z. B. Lötkugel)111 zusammen. Ein aus einem leitenden Material110 hergestelltes zweites leitendes Element1004 ist als eine Durchführung ausgelegt und verbindet einen ersten Kontaktteil (z. B. Lötkugel)111A an einer Hauptoberfläche des Halbleiterchips1000 mit einem zweiten Kontaktteil111B an der gegenüberliegenden Hauptoberfläche des Halbleiterchips1000 . -
16 zeigt einen Mehrschichtenträger2000 wie etwa z. B. eine PCB, eine SBU oder ein Keramiksubstrat. Der Mehrschichtenträger2000 kann mit einem aus leitendem Material110 hergestellten ersten leitenden Element2003 versehen sein, das einen Kontaktteil (z. B. Lötkugel)111 mit einer ersten internen leitenden Schicht2001 des Mehrschichtenträgers2000 verbindet. Der Mehrschichtenträger2000 kann mit einem aus leitendem Material110 hergestellten zweiten leitenden Element2004 ausgestattet sein, das einen Kontaktteil (z. B. Lötkugel)111 mit einer zweiten internen leitenden Schicht2002 des Mehrschichtenträgers2000 verbindet. Der Mehrschichtenträger2000 kann mit einem dritten leitenden Element2005 ausgestattet sein, das aus einem leitenden Material110 hergestellt ist und eine Durchführung bildet, um einen ersten Kontaktteil (z. B. Lötkugel)111A an einer Hauptoberfläche des Mehrschichtenträgers2000 mit einem zweiten Kontaktteil (z. B. Lötkugel)111B an der gegenüberliegenden Hauptoberfläche des Mehrschichtenträgers2000 zu verbinden. Das dritte leitende Element2005 kann optional weiter an eine dritte interne leitende Schicht2006 angeschlossen sein. -
17 zeigt ein an einem Halbleiterchip1000 angebrachtes Polymergehäuse3000 . Das Polymergehäuse3000 kann aus einem Fotolackmaterial wie etwa z. B. SU8 hergestellt sein. Eine Vertiefung3001 in der unteren Oberfläche des Polymergehäuses3000 bildet einen Hohlraum zum Aufnehmen einer geschützten Struktur3002 wie etwa z. B. einem Sensor oder einer emittierenden Struktur, der oder die auf dem Halbleiterchip1000 montiert ist. Die Vertiefung3001 kann durch Multifrequenzlaserlithographie und Ätzen hergestellt werden. Die Struktur3002 ist über Chip-Pads3003 mit einer nicht gezeigten internen Verdrahtung des Halbleiterchips1000 verbunden. Leitende Elemente3004 ,3005 , die aus leitendem Material110 hergestellt sind, verlaufen durch eine Seitenwandsektion3006 des Polymergehäuses3000 , um die Chip-Pads3003 an der oberen Oberfläche des Halbleiterchips1000 mit Kontaktteilen (z. B. Lötkugeln)111 an der oberen Oberfläche des Polymergehäuses3000 zu verbinden. Die Kontaktteile111 gestatten eine Flip-Chip-Montage der Baugruppe auf einer Montageplattform200 (siehe10 ,11 ), oder gestatten, dass diese als ein Träger für ein gestapeltes Bauelement dient. Die Chip-Pads3003 können das benetzbare Material an der Oberflächenzone103 des Bodens der ersten Teilöffnungen1021 bereitstellen, wie in den obenerwähnten Ausführungsformen beschrieben. Die in17 gezeigte Chip-und-Gehäuse-Struktur kann vollständig auf Waferebene hergestellt werden. Bei allen in15 bis17 dargestellten Strukturen1000 ,2000 ,3000 werden die durch die leitenden Elemente1003 ,1004 ,2003 ,2004 ,2005 ,3004 ,3005 ausgebildeten Kontaktelemente und die Kontaktteile111 ,111A ,111B gemäß den beispielhaft in Verbindung mit den1 bis14 erläuterten Prinzipien hergestellt. Die zweiten Teilhohlräume1022 sind in den15 bis17 nicht dargestellt. Es ist anzumerken, dass im Fall von relativ langen Kontaktelementen (z. B. Kontaktelemente1004 ,2004 ,2005 , die Durchführungen bilden oder in eine interne leitende Schicht eindringen) die zweiten Teilhohlräume1022 möglicherweise die ersten Teilhohlräume1021 nicht entlang ihrer ganzen Länge begleiten, sondern in einer geringeren Tiefe enden können, z. B. bei einer internen leitenden Schicht wie etwa z. B. für das in16 dargestellte Beispiel an den obersten internen leitenden Schichten2001 bzw.2006 . - Über die ganze Beschreibung hinweg kann das Füllen der Hohlräume
102 durch das leitende Material110 durch Verwenden eines Schmelzmetallsaugverfahrens (MMSM – Molten Metal Suction Method) bewerkstelligt werden. Eine Ausführungsform dieses Füllverfahrens wird nun unter Bezugnahme auf die18A bis18D ausführlicher erläutert. -
18A zeigt in schematischer Weise ein Bad70 aus geschmolzenem Metall110 . Das geschmolzene Metall ist das elektrisch leitende Material110 , z. B. Lot. Das Bad aus geschmolzenem Metall110 ist in einer Druckkammer72 angeordnet, die an einem Einlass/Auslass73 unter Druck gesetzt oder dekomprimiert werden kann. - Zuerst ist die Druckkammer
72 dekomprimiert, d. h., ein Vakuum ist angelegt. Dann wird, wie in18B dargestellt, die Struktur100 , die Anordnung100 ,101 oder Baugruppe1000 ,2000 ,3000 , in18A –D durch Bezugszeichen X bezeichnet, optional auf Waferebene, in das geschmolzene Metallbad70 eingetaucht. Dann wird nach etwa z. B. einer Minute Eintauchen das Vakuum gebrochen und ein Druckgas kann in die Kammer72 bis zum Beispiel zu Atmosphärendruck oder Überdruck eingeleitet werden. Zu dieser Zeit werden, wie in18C gezeigt, die Hohlräume102 durch den Differentialdruck zwischen der Vakuumumgebung in den Hohlräumen102 und der unter Druck stehenden Umgebung der Kammer72 mit dem geschmolzenen Metall110 gefüllt. Nachdem der Druck z. B. für einige Minuten aufrecht erhalten worden ist, wird das Substrat X aus dem geschmolzenen Metallbad70 herausgenommen und so abgekühlt, dass sich das Metall innerhalb der Hohlräume102 verfestigt. Dann wird der Druck aufgehoben und die Struktur X wird aus der Druckkammer72 entfernt. - Somit ermöglicht das Anlegen eines reduzierten Drucks es demleitenden Material
110 in schmale Hohlräume102 einzudringen und selbige vollständig zu füllen. Der Druck in der luftdichten Druckkammer72 bei dem Dekomprimierungsprozess (18A ) kann im Bereich von z. B. 0,001 bis 100 mbar und optional weniger als 1 mbar liegen. Nach der Einleitung des verflüssigten leitenden Materials110 in die Hohlräume102 können Sacklöcher geöffnet werden, um falls, gewünscht, kontinuierliche Löcher (d. h. Durchgangslöcher) auszubilden. - Der zum Füllen der Hohlräume
102 erforderliche Druck (18C ) hängt hauptsächlich von der seitlichen Mindestabmessung der Hohlräume102 ab, d. h. S oder H, und der Oberflächenspannung des leitenden Materials. Diese Parameter steuern den Kapillardruck des leitenden Materials110 innerhalb der Hohlräume102 . Der Kapillardruck muss durch den während des Füllens der Hohlräume102 angelegten Fülldruck überwunden werden. Der Fülldruck kann im Bereich von z. B. 1 bis 20 bar und optional innerhalb des Bereichs von 5 bis 10 bar liegen. - Aufgrund des während des Füllens der Hohlräume
102 verwendeten Drucks braucht die Oberfläche in den Hohlräumen102 nicht mit einer Adhäsionsschicht zum Füllen versehen zu werden, selbst in dem Fall eines schlecht benetzbaren elektrisch leitenden Materials110 . Die Hohlräume102 können bis zum Rand an der Oberfläche der Struktur X vollständig und blasenfrei mit dem geschmolzenen leitenden Material110 gefüllt werden. Das heisst, alle ersten und zweiten Teilhohlräume1021 ,1022 werden mit dem geschmolzenen leitenden Material110 gefüllt. Dies gestattet das Anwenden des leitenden Materials110 für das Kontaktelement, d. h. das leitende Element, das sich innerhalb des ersten Teilhohlraums1021 der Struktur X erstreckt, und das leitende Material110 , das den über die Struktur X vorstehenden Kontaktteil111 bildet, in dem gleichen Herstellungsschritt. - Wenngleich vorstehend ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für eine bestimmte Anwendung erwünscht und vorteilhaft sein kann. Ferner wird darauf hingewiesen, dass Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.
- Wenngleich spezielle Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Prinzip der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken.
Claims (23)
- Elektrisches Bauelement, umfassend: eine ein Array von Hohlräumen (
102 ) umfassende Struktur (100 ,1000 ,2000 ,3000 ) mit einer Hauptfläche (106 )t; ein Array aus Überhanggebieten (105 ,205 ,305 ), wobei jedes Überhanggebiet (105 ,205 ,305 ) eine Öffnung zu einem der Hohlräume (102 ) begrenzt; und ein Array von Kontaktelementen (110 ,111 ), wobei jedes Kontaktelement (110 ,111 ) einen der Hohlräume (102 ) nur teilweise füllt und über die Hauptfläche (106 ) der Struktur vorsteht. - Elektrisches Bauelement nach Anspruch 1, wobei jeder Hohlraum (
102 ) eine Fläche innerhalb einer Ebene parallel zu der Hauptfläche begrenzt, die größer als die Fläche der jeweiligen Öffnung ist. - Elektrisches Bauelement nach Anspruch 1 oder 2, wobei die Struktur (
100 ,3000 ) eine Polymerschicht ist. - Elektrisches Bauelement nach Anspruch 1 oder 2, wobei die Struktur (
100 ) ein Halbleiterchip ist. - Elektrisches Bauelement nach Anspruch 1 oder 2, wobei die Struktur (
100 ,2000 ) ein Halbleiterchipträger ist. - Elektrisches Bauelement nach einem der vorhergehenden Ansprüche, weiterhin umfassend: einen Halbleiterchip (
1000 ) mit einem Chipkontaktpad (3003 ), wobei das Kontaktelement (110 ,111 ) elektrisch an das Chipkontaktpad (3003 ) gekoppelt ist. - Elektrisches Bauelement nach einem der vorhergehenden Ansprüche, wobei das Volumen des Kontaktelements (
110 ,111 ) kleiner ist als das doppelte Volumen des Hohlraums (102 ) und größer ist als das halbe Volumen des Hohlraums (102 ). - Elektrisches Bauelement, umfassend: eine ein Array von Hohlräumen umfassende Struktur (
100 ,1000 ,2000 ,3000 ) mit einer Hauptfläche (106 )t; Überhanggebiete (105 ,205 ,305 ), die jeweils eine Öffnung zu einem Hohlraum (102 ) begrenzen; ein an einer ersten Oberflächenzone eines Hohlraums (102 ) bereitgestelltes erstes Material (103 ), wobei das erste Material (103 ) durch ein elektrisch leitendes Material (110 ) benetzbar ist; ein an einer zweiten Oberflächenzone eines Hohlraums bereitgestelltes zweites Material, wobei das zweite Material durch das elektrisch leitende Material (110 ) weniger benetzbar ist als das erste Material; und wobei das elektrisch leitende Material (110 ) in dem Hohlraum (102 ) enthalten ist. - Elektrisches Bauelement nach Anspruch 8, wobei jeder Hohlraum (
102 ) eine Fläche innerhalb einer Ebene parallel zu der Hauptfläche begrenzt, die größer als die Fläche der jeweiligen Öffnung ist. - Elektrisches Bauelement nach Anspruch 8 oder 9, wobei sich die erste Oberflächenzone am Boden jedes Hohlraums (
102 ) befindet. - Elektrisches Bauelement nach einem der Ansprüche 8 bis 10, wobei sich die zweite Oberflächenzone am Boden jedes Hohlraums (
102 ) befindet. - Elektrisches Bauelement, umfassend: eine Struktur (
100 ,1000 ,2000 ,3000 ); einen Hohlraum (102 ), der sich von einer Öffnung an einer Hauptfläche (106 ) der Struktur in die Struktur (100 ,1000 ,2000 ,3000 ) hinein erstreckt und einen ersten Teilhohlraum (1021 ) und einen zweiten Teilhohlraum (1022 ) umfasst; ein aus einem elektrisch leitenden Material (110 ) hergestelltes Kontaktelement (110 ,111 ), wobei das Kontaktelement den ersten Teilhohlraum (1021 ) füllt, sich durch eine erste Teilöffnung der Öffnung erstreckt und über die Hauptfläche (106 ) der Struktur (100 ,1000 ,2000 ,3000 ) vorsteht; wobei der zweite Teilhohlraum (1022 ) nicht von dem elektrisch leitenden Material (110 ) gefüllt ist, und ein Überhanggebiet (105 ,205 ,305 ), das eine zweite Teilöffnung der Öffnung begrenzt. - Elektrisches Bauelement nach Anspruch 12, wobei das Überhanggebiet (
105 ,205 ,305 ) den zweiten Teilhohlraum mindestens teilweise überdeckt. - Elektrisches Bauelement nach Anspruch 12 oder 13, wobei der zweite Teilhohlraum (
1022 ) eine Fläche innerhalb einer Ebene parallel zu der Hauptfläche der Struktur (100 ,1000 ,2000 ,3000 ) begrenzt, die größer ist als die Fläche der zweiten Teilöffnung. - Elektrisches Bauelement nach Anspruch 14, wobei die zweite Teilöffnung eine seitliche Mindestabmessung aufweist, die mindestens 5% kleiner ist als eine seitliche Mindestabmessung der durch den zweiten Teilhohlraum (
1022 ) begrenzten Fläche innerhalb der Ebene parallel zu der Hauptfläche der Struktur (100 ,1000 ,2000 ,3000 ). - Elektrisches Bauelement nach einem der Ansprüche 12 bis 15, wobei die Struktur (
100 ,1000 ,2000 ,3000 ) eine Polymerschicht, ein Halbleitersubstrat oder ein Halbleiterchipträger ist. - Elektrisches Bauelement, umfassend: eine Struktur (
100 ,1000 ,2000 ,3000 ); einen Hohlraum (102 ), der sich von einer Öffnung an einer Hauptfläche (106 ) der Struktur in die Struktur (100 ,1000 ,2000 ,3000 ) hinein erstreckt; ein aus einem elektrisch leitenden Material (110 ) hergestelltes Kontaktelement (110 ,111 ), wobei das Kontaktelement einen ersten Teilhohlraum (1021 ) des Hohlraums (102 ) füllt, sich durch die Öffnung erstreckt und über die Hauptfläche (106 ) der Struktur (100 ,1000 ,2000 ,3000 ) vorsteht; einen zweiten Teilhohlraum (1022 ) des Hohlraums (102 ), der das elektrisch leitende Material (110 ) nicht enthält; und ein Überhanggebiet (105 ,205 ,305 ), das den zweiten Teilhohlraum (1022 ) an der Hauptfläche (106 ) der Struktur (100 ,1000 ,2000 ,3000 ) überdeckt. - Verfahren zum Anbringen eines Kontaktelements an einer Struktur (
100 ,1000 ,2000 ,3000 ), wobei das Verfahren umfasst: Bereitstellen einer eine Hauptfläche (106 ) aufweisenden Struktur (100 ,1000 ,2000 ,3000 ), wobei die Struktur ein Array von Hohlräumen (102 ) und ein Array von Überhanggebieten (105 ,205 ,305 ) umfasst, wobei jedes Überhanggebiet (105 ,205 ,305 ) eine Öffnung zu einem der Hohlräume (102 ) begrenzt; Füllen der Hohlräume (102 ) mit einem elektrisch leitenden Material (110 ) und Verflüssigen des elektrisch leitenden Materials (110 ), wobei das flüssige elektrisch leitende Material aus der Struktur (100 ,1000 ,2000 ,3000 ) hervorsteht. - Verfahren nach Anspruch 18, wobei sich das elektrisch leitende Material (
110 ) beim Verflüssigen in jedem Hohlraum (102 ) aus einem Teil des Hohlraums zurückzieht. - Verfahren nach Anspruch 18 oder 19, wobei das Bereitstellen der Struktur (
100 ,1000 ,2000 ,3000 ) umfasst: Bereitstellen einer Fotolackschicht (100 ,3000 ); Belichten der Fotolackschicht (100 ,3000 ) mit einer ersten Strahlung unter Verwendung einer ersten Maske; Belichten der Fotolackschicht (100 ,3000 ) mit einer zweiten Strahlung unter Verwendung einer zweiten Maske und Entfernen eines Teils der Fotolackschicht (100 ,3000 ), die durch die erste und zweite Strahlung nicht beeinflusst worden ist, zum Ausbilden der Hohlräume (102 ) und Überhanggebiete (105 ,205 ,305 ). - Verfahren nach einem der Ansprüche 18 bis 20, wobei beim Verflüssigen das flüssige elektrisch leitende Material (
110 ) ein an einer ersten Oberflächenzone jedes Hohlraums (102 ) bereitgestelltes erstes Material (103 ) benetzt und ein an einer zweiten Oberflächenzone jedes Hohlraums (102 ) bereitgestelltes zweites Material weniger oder nicht benetzt wird. - Verfahren nach einem der Ansprüche 18 bis 21, weiterhin umfassend: Anordnen einer Montageplattform (
200 ), auf der die Struktur (100 ,1000 ,2000 ,3000 ) montiert werden soll, gegenüber der Hauptfläche (106 ) der Struktur (100 ,1000 ,2000 ,3000 ), so dass das von der Struktur (100 ,1000 ,2000 ,3000 ) vorstehende elektrisch leitende Material (110 ) in Kontakt mit der Montageplattform (200 ) gerät. - Verfahren nach einem der Ansprüche 18 bis 22, wobei mindestens ein Hohlraum (
102 ) eine erste Oberflächenzone umfasst, die durch ein erstes Material (103 ) bereitgestellt wird, und eine zweite Oberflächenzone, die durch ein zweites Material bereitgestellt wird, wobei das zweite Material durch ein elektrisch leitendes Material weniger benetzbar ist als das erste Material (103 ) und wobei die Öffnung des Hohlraums (102 ) durch ein Überhanggebiet (105 ,205 ,305 ) begrenzt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/172,373 US8319344B2 (en) | 2008-07-14 | 2008-07-14 | Electrical device with protruding contact elements and overhang regions over a cavity |
US12/172,373 | 2008-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102009032998A1 true DE102009032998A1 (de) | 2010-01-21 |
DE102009032998B4 DE102009032998B4 (de) | 2015-05-28 |
Family
ID=41427498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009032998.6A Expired - Fee Related DE102009032998B4 (de) | 2008-07-14 | 2009-07-14 | Bauelement mit Kontaktelementen und Verfahren zur Herstellung desselben |
Country Status (2)
Country | Link |
---|---|
US (2) | US8319344B2 (de) |
DE (1) | DE102009032998B4 (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1784807B (zh) | 2003-03-04 | 2013-03-20 | 诺福特罗尼有限公司 | 同轴波导微结构及其形成方法 |
TWI364399B (en) | 2006-12-30 | 2012-05-21 | Rohm & Haas Elect Mat | Three-dimensional microstructures and methods of formation thereof |
EP1973190A1 (de) | 2007-03-20 | 2008-09-24 | Rohm and Haas Electronic Materials LLC | Integrierte elektronische Komponenten und Herstellungsverfahren dafür |
KR101472134B1 (ko) | 2007-03-20 | 2014-12-15 | 누보트로닉스, 엘.엘.씨 | 동축 전송선 마이크로구조물 및 그의 형성방법 |
US20100241496A1 (en) * | 2009-03-17 | 2010-09-23 | Qualcomm Incorporated | Time and waypoint-based incentives for mobile devices |
US20110123783A1 (en) | 2009-11-23 | 2011-05-26 | David Sherrer | Multilayer build processses and devices thereof |
JP2012186374A (ja) * | 2011-03-07 | 2012-09-27 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
US8866300B1 (en) | 2011-06-05 | 2014-10-21 | Nuvotronics, Llc | Devices and methods for solder flow control in three-dimensional microstructures |
US8814601B1 (en) | 2011-06-06 | 2014-08-26 | Nuvotronics, Llc | Batch fabricated microconnectors |
KR101982887B1 (ko) | 2011-07-13 | 2019-05-27 | 누보트로닉스, 인크. | 전자 및 기계 구조체들을 제조하는 방법들 |
DE102012208030A1 (de) * | 2012-05-14 | 2013-11-14 | Robert Bosch Gmbh | Mikromechanischer Inertialsensor und Verfahren zu dessen Herstellung |
US9325044B2 (en) | 2013-01-26 | 2016-04-26 | Nuvotronics, Inc. | Multi-layer digital elliptic filter and method |
US9306254B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration |
US9306255B1 (en) | 2013-03-15 | 2016-04-05 | Nuvotronics, Inc. | Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other |
US10310009B2 (en) | 2014-01-17 | 2019-06-04 | Nuvotronics, Inc | Wafer scale test interface unit and contactors |
DE102014211188A1 (de) * | 2014-06-12 | 2015-12-17 | Robert Bosch Gmbh | Vertikal hybrid integriertes Bauteil mit Interposer zur Stressentkopplung einer MEMS-Struktur und Verfahren zu dessen Herstellung |
US10847469B2 (en) | 2016-04-26 | 2020-11-24 | Cubic Corporation | CTE compensation for wafer-level and chip-scale packages and assemblies |
US10511073B2 (en) | 2014-12-03 | 2019-12-17 | Cubic Corporation | Systems and methods for manufacturing stacked circuits and transmission lines |
US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
DE102017130988B4 (de) * | 2017-12-21 | 2022-07-07 | Infineon Technologies Ag | Vorrichtungen und verfahren zur nutzung des photoakustischen effekts |
US10553673B2 (en) * | 2017-12-27 | 2020-02-04 | Micron Technology, Inc. | Methods used in forming at least a portion of at least one conductive capacitor electrode of a capacitor that comprises a pair of conductive capacitor electrodes having a capacitor insulator there-between and methods of forming a capacitor |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL293539A (de) * | 1962-06-09 | |||
JPH0799666B2 (ja) * | 1990-07-18 | 1995-10-25 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 集積真空超小型電子素子の製造方法及びその構造 |
US5615824A (en) * | 1994-06-07 | 1997-04-01 | Tessera, Inc. | Soldering with resilient contacts |
US5486483A (en) * | 1994-09-27 | 1996-01-23 | Trw Inc. | Method of forming closely spaced metal electrodes in a semiconductor device |
JP3160198B2 (ja) * | 1995-02-08 | 2001-04-23 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | デカップリング・コンデンサが形成された半導体基板及びこれの製造方法 |
US6046100A (en) * | 1996-12-12 | 2000-04-04 | Applied Materials, Inc. | Method of fabricating a fabricating plug and near-zero overlap interconnect line |
FR2762715B1 (fr) * | 1997-04-28 | 2000-07-21 | Novatec | Procede de realisation et de brasage de billes de connexion electrique sur des plages d'accueil de raccordement electrique de circuits ou de composants electroniques et dispositif de mise en oeuvre |
US5926731A (en) | 1997-07-02 | 1999-07-20 | Delco Electronics Corp. | Method for controlling solder bump shape and stand-off height |
DE19729596A1 (de) | 1997-07-10 | 1999-01-14 | Siemens Ag | Streustrahlenraster |
DE19750073A1 (de) * | 1997-11-12 | 1999-05-20 | Bosch Gmbh Robert | Schaltungsträgerplatte |
US6329605B1 (en) * | 1998-03-26 | 2001-12-11 | Tessera, Inc. | Components with conductive solder mask layers |
US6054761A (en) * | 1998-12-01 | 2000-04-25 | Fujitsu Limited | Multi-layer circuit substrates and electrical assemblies having conductive composition connectors |
DE19907168C1 (de) * | 1999-02-19 | 2000-08-10 | Micronas Intermetall Gmbh | Schichtanordnung sowie Verfahren zu deren Herstellung |
JP3387083B2 (ja) * | 1999-08-27 | 2003-03-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6583515B1 (en) * | 1999-09-03 | 2003-06-24 | Texas Instruments Incorporated | Ball grid array package for enhanced stress tolerance |
JP3968554B2 (ja) * | 2000-05-01 | 2007-08-29 | セイコーエプソン株式会社 | バンプの形成方法及び半導体装置の製造方法 |
US6449839B1 (en) * | 2000-09-06 | 2002-09-17 | Visteon Global Tech., Inc. | Electrical circuit board and a method for making the same |
JP3627856B2 (ja) | 2000-11-22 | 2005-03-09 | 株式会社フジクラ | 微細空間への金属充填装置及び金属充填方法 |
US6624500B2 (en) * | 2000-11-30 | 2003-09-23 | Kyocera Corporation | Thin-film electronic component and motherboard |
US6495865B2 (en) * | 2001-02-01 | 2002-12-17 | Honeywell International Inc. | Microcathode with integrated extractor |
JP3967239B2 (ja) | 2001-09-20 | 2007-08-29 | 株式会社フジクラ | 充填金属部付き部材の製造方法及び充填金属部付き部材 |
TW533555B (en) * | 2001-11-21 | 2003-05-21 | Siliconware Precision Industries Co Ltd | Substrate for passive device |
JP3761461B2 (ja) * | 2001-12-13 | 2006-03-29 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP3714466B2 (ja) * | 2002-01-21 | 2005-11-09 | ユーディナデバイス株式会社 | 半導体装置及びその製造方法 |
JP4057399B2 (ja) | 2002-11-07 | 2008-03-05 | 株式会社フジクラ | 微細孔への金属充填方法 |
DE10353767B4 (de) | 2003-11-17 | 2005-09-29 | Infineon Technologies Ag | Vorrichtung zur Häusung einer mikromechanischen Struktur und Verfahren zur Herstellung derselben |
US7262134B2 (en) * | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
DE102006035864B4 (de) * | 2006-08-01 | 2014-03-27 | Qimonda Ag | Verfahren zur Herstellung einer elektrischen Durchkontaktierung |
US7745321B2 (en) | 2008-01-11 | 2010-06-29 | Qimonda Ag | Solder contacts and methods of forming same |
-
2008
- 2008-07-14 US US12/172,373 patent/US8319344B2/en not_active Expired - Fee Related
-
2009
- 2009-07-14 DE DE102009032998.6A patent/DE102009032998B4/de not_active Expired - Fee Related
-
2012
- 2012-11-27 US US13/686,436 patent/US8884437B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8319344B2 (en) | 2012-11-27 |
DE102009032998B4 (de) | 2015-05-28 |
US20130082392A1 (en) | 2013-04-04 |
US8884437B2 (en) | 2014-11-11 |
US20100007016A1 (en) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009032998B4 (de) | Bauelement mit Kontaktelementen und Verfahren zur Herstellung desselben | |
DE102008032395B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102008028072B4 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen | |
DE102008039388B4 (de) | Gestapelte Halbleiterchips und Herstellungsverfahren | |
DE10137184B4 (de) | Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil | |
DE60300619T2 (de) | Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts | |
DE102009044639B4 (de) | Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen | |
DE102007038169B4 (de) | Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit Seitenwänden mit geringem Aspektverhältnis | |
DE102011001556B4 (de) | Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads | |
DE102006058010A1 (de) | Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren | |
DE10229692A1 (de) | Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE102009029873A1 (de) | Reparierbares Halbleiterbauelement und Verfahren | |
EP2539933B1 (de) | Verfahren zum herstellen eines halbleitermoduls | |
DE10235332A1 (de) | Mehrlagiger Schaltungsträger und Herstellung desselben | |
DE102007022959B4 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
DE102013203919B4 (de) | Halbleitergehäuse und Verfahren zu ihrer Herstellung | |
DE102014103050A1 (de) | Halbleiter-Bauelement und Verfahren zu dessen Herstellung | |
DE10015962C2 (de) | Hochtemperaturfeste Lotverbindung für Halbleiterbauelement | |
DE102005033254B4 (de) | Verfahren zur Herstellung eines Chip-Trägersubstrats aus Silizium mit durchgehenden Kontakten | |
DE102005015109A1 (de) | Verfahren zum Montieren von Halbleiterchips auf einem Substrat und entsprechende Anordnung | |
DE102015109965A1 (de) | Eingebettete Chipverpackungstechnologie | |
EP1405822A2 (de) | Verfahren zum Herstellen eines Gehaeuses für einen Chip mit einer mikromechanischen Struktur | |
DE102009038713A1 (de) | Elektronikbauelement und Verfahren zu dessen Herstellung | |
DE102010009452A1 (de) | Träger zum elektrischen Verbinden mehrerer Kontakte mindestens eines auf den Träger aufgebrachten Chips und Verfahren zum Herstellen des Trägers | |
EP3843136A1 (de) | Mehrlagiges 3d-folienpackage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |