DE102014117020A1 - Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht - Google Patents

Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht Download PDF

Info

Publication number
DE102014117020A1
DE102014117020A1 DE102014117020.2A DE102014117020A DE102014117020A1 DE 102014117020 A1 DE102014117020 A1 DE 102014117020A1 DE 102014117020 A DE102014117020 A DE 102014117020A DE 102014117020 A1 DE102014117020 A1 DE 102014117020A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
metal layer
connecting means
sus
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014117020.2A
Other languages
English (en)
Inventor
Nicolas Heuck
Frederik Otto
Christian Steininger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014117020.2A priority Critical patent/DE102014117020A1/de
Priority to CN201510690155.7A priority patent/CN105632954B/zh
Priority to US14/943,511 priority patent/US9659793B2/en
Publication of DE102014117020A1 publication Critical patent/DE102014117020A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/2744—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27442—Manufacturing methods by blanket deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29295—Material of the matrix with a principal constituent of the material being a gas not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29373—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/3701—Effects of the manufacturing process increased through put

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

Ein Aspekt betrifft ein Verfahren zur Herstellung einer stoffschlüssigen Verbindung zwischen einem Halbleiterchip (1) und einer Metallschicht (21). Hierzu werden ein Halbleiterchip (1) bereitgestellt, eine Metallschicht (2), die einen Chipmontageabschnitt (21c) aufweist, sowie ein ein Metallpulver enthaltendes Verbindungsmittel (3). Das Metallpulver wird in einem Sinterprozess gesintert. Hierbei sind während einer vorgegebenen Sinterdauer ununterbrochen die Vorgaben erfüllt, dass das Verbindungsmittel (3) zwischen dem Halbleiterchip (1) und der Metallschicht (21) angeordnet ist und sich durchgehend von dem Halbleiterchip (1) bis zu der Metallisierungsschicht (21) erstreckt, dass der Halbleiterchip (1) und die Metallschicht (21) in einem Anpressdruckbereich gegeneinander gepresst werden, der oberhalb eines Mindestanpressdrucks liegt, dass das Verbindungsmittel (3) in einem Temperaturbereich gehalten wird, der oberhalb einer Mindesttemperatur liegt, und dass ein Schallsignal (SUS) in das Verbindungsmittel (3) eingekoppelt wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer stoffschlüssigen Verbindung zwischen einem Halbleiterchip und einer Metallschicht. Bedingt durch steigende Leistungsdichten, kompaktere Bauweisen und neue Einsatzfelder ist zu erwarten, dass die Einsatztemperaturen von Halbleiterchips zukünftig weiter ansteigen werden. Sofern die Halbleiterchips mit Hilfe eines Verbindungsmittels auf einem Schaltungsträger montiert werden, muss auch das Verbindungsmittel im Hinblick auf die Temperaturbelastbarkeit höheren Anforderungen gerecht werden.
  • In jüngerer Zeit werden die als Verbindungsmittel üblicherweise eingesetzten Weichlotverbindungen zunehmend durch Verbindungsschichten ersetzt, die ein gesintertes Metallpulver enthalten. Derartige Sinterverbindungen besitzen bei hohen Anwendungstemperaturen eine höhere mechanische Stabilität als Weichlotverbindungen. Die Herstellung derartiger Sinterverbindungen ist jedoch zeitintensiv, da der Halbleiterchip und die Metallschicht bei erhöhtem Druck und erhöhter Sintertemperatur für eine gewisse Mindestdauer aneinandergepresst werden müssen. Grundsätzlich ließe sich die Mindestdauer zwar durch eine Erhöhung des Anpressdrucks und/oder eine Erhöhung der Sintertemperatur verkürzen, allerdings birgt ein hoher Anpressdruck – vor allem bei großflächigen Halbleiterchips, wie sie in der Leistungselektronik eingesetzt werden – die Gefahr eines Chipbruchs in sich, während hohe Sintertemperaturen die elektrischen Eigenschaften des Halbleiterchips signifikant verändern können.
  • Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, ein zeiteffizientes Verfahren zur Herstellung einer temperaturstabilen stoffschlüssigen Verbindung zwischen einem Halbleiterchip und einer Metallschicht bereitzustellen. Diese Aufgabe wird durch ein Verfahren zur Herstellung einer stoffschlüssigen Verbindung zwischen einem Halbleiterchip und einer Metallschicht gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Zur Herstellung einer stoffschlüssigen Verbindung zwischen einem Halbleiterchip und einer Metallschicht werden ein Halbleiterchip und eine Metallschicht bereitgestellt, sowie ein Verbindungsmittel, das ein Metallpulver enthält. Das Metallpulver wird in einem Sinterprozess gesintert. Während einer vorgegebenen Sinterdauer sind ununterbrochen die Vorgaben erfüllt sind, dass das Verbindungsmittel zwischen dem Halbleiterchip und der Metallschicht angeordnet ist und sich durchgehend von dem Halbleiterchip bis zu der Metallschicht erstreckt, dass der Halbleiterchip und die Metallschicht in einem Anpressdruckbereich gegeneinander gepresst werden, der oberhalb eines Mindestanpressdrucks liegt, dass das Verbindungsmittel in einem Temperaturbereich gehalten wird, der oberhalb einer Mindesttemperatur liegt, und dass ein Schallsignal in das Verbindungsmittel eingekoppelt wird.
  • Durch das Einkoppeln des Schallsignals in das Verbindungsmittel lässt sich die Sinterdauer gegenüber herkömmlichen Sinterprozessen, bei denen kein Schallsignal in das Verbindungsmittel eingekoppelt wird, deutlich verkürzen.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Es zeigen:
  • 1A bis 1G verschiedene Schritte eines ersten Verfahrens zur Herstellung einer stoffschlüssigen Verbindung zwischen einem Halbleiterchip und einer Metallschicht.
  • 2A bis 2G verschiedene Schritte eines zweiten Verfahrens zur Herstellung einer stoffschlüssigen Verbindung zwischen einem Halbleiterchip und einer Metallschicht.
  • 3 Ein Verfahren, bei dem zur Herstellung einer stoffschlüssigen Verbindung zwischen einem Halbleiterchip und einer Metallschicht ein Schallsignal über den Halbleiterchip in das Verbindungsmittel eingekoppelt wird.
  • 4 Ein Verfahren, bei dem zur Herstellung einer stoffschlüssigen Verbindung zwischen einem Halbleiterchip und einer Metallschicht ein Schallsignal über die Metallschicht in das Verbindungsmittel eingekoppelt wird.
  • Die Darstellung in den Figuren ist nicht maßstäblich. Sofern nicht anders angegeben, bezeichnen in den Figuren gleiche Bezugszeichen gleiche oder gleichwirkende Elemente.
  • 1A zeigt eine Metallschicht 21, auf der später ein Halbleiterchip montiert wird. Bei der Metallschicht kann es sich grundsätzlich um eine beliebige Metallschicht handeln. Sie kann als einzelnes Teil, beispielsweise als Leiterrahmen ("Leadframe") vorliegen, oder auch als Bestandteil eines Schaltungsträgers 2. Bei dem dargestellten Beispiel ist die Metallschicht 21 Bestandteil eines Schaltungsträgers 2, der zumindest einen dielektrischen Isolationsträger 20, beispielsweise eine Keramik, aufweist, sowie eine optionale, untere Metallschicht 22, wie sie auch in den 3 und 4 dargestellt ist.
  • Die Metallschicht 21 kann insgesamt eben sein, aber auch gekrümmt. Zumindest kann sie einen ebenen Chipmontageabschnitt 21c aufweisen, auf dem der Halbleiterchip später montiert wird. Eine ebene Montagefläche erleichtert die Chipmontage und verringert die Gefahr eines Chipbruchs.
  • Unabhängig davon, ob der Chipmontageabschnitt 21c eben ist oder nicht, wird auf den vorgegebenen Chipmontageabschnitt 21c ein Verbindungsmittel 3 aufgebracht, was grundsätzlich auf beliebige Weise erfolgen kann. Das Verbindungsmittel 3 enthält zumindest ein Metallpulver. Als Metalle für das Metallpulver eignen sich vor allem Edelmetalle wie zum Beispiel Silber, Gold, Platin, Palladium, Rhodium, aber auch Nicht-Edelmetalle wie zum Beispiel Kupfer. Das Metallpulver kann vollständig aus genau einem der genannten Metalle bestehen oder genau eines dieser Metalle aufweisen, es kann aber auch aus Metallpulvermischungen mit zwei oder mehr der genannten Metalle bestehen oder eine solche Metallpulvermischung aufweisen.
  • Bevorzugt wird als Metall Silber eingesetzt, da die hieraus erzeugte gesinterte Schicht eine hervorragende elektrische wie auch thermische Leitfähigkeit aufweist, was vor allem im Bereich der Leistungselektronik von Bedeutung ist, beispielsweise wenn Leistungshalbleiterchips über die fertige gesinterte Verbindungsschicht entwärmt werden sollen. Die Teilchen des Metallpulvers können beispielsweise als Körner ausgebildet sein, und/oder als flache Flocken („Flakes“).
  • Bei dem Verbindungsmittel 3 kann es sich beispielsweise um eine Paste 3 handeln, die außer dem Metallpulver noch ein Lösemittel enthält. Eine Paste kann auf einfache Weise auf den Chipmontageabschnitt 21c und/oder auf den Halbleiterchip aufgetragen werden. Ein Beispiel hierfür zeigt 1B. Hier wird das Verbindungsmittel 3 mittels eines Rakels 5 auf die Metallschicht 21 aufgetragen, was, wie ebenfalls gezeigt ist, optional unter Verwendung einer Schablone 4 erfolgen kann, die während des Auftragens des Verbindungsmittels 3 oberhalb der Metallschicht 21 angeordnet wird und die oberhalb des Chipmontageabschnitts 21c eine Aussparung aufweist, durch die hindurch das Verbindungsmittel 3 im Schablonendruck auf den Chipmontageabschnitt 21c aufgetragen wird. Hierzu wird der Rakel 5 mit seiner dem Chipmontageabschnitt 21c zugewandten Unterkante auf der Schablone 4 aufliegend derart über die Aussparung der Schablone 4 hinweg gezogen, dass auf dem Chipmontageabschnitt 21c eine Schicht aus dem Verbindungsmittel 3 zurückbleibt. Der Verlauf der von der Schablone 4 verdeckten Kanten des Schaltungsträgers 2 ist in 1B gestrichelt dargestellt.
  • Anstelle einer Schablone könnte auch ein Sieb mit einer Vielzahl von Sieböffnungen verwendet werden, von denen ein Teil verschlossen ist, ein oberhalb des Chipmontageabschnitts 21c befindlicher Teil jedoch unverschlossen ist, so dass das Verbindungsmittel 3 im Siebdruck durch die unverschlossenen Öffnungen hindurch auf den Chipmontageabschnitt 21c aufgetragen werden kann. Ebenso ist jedoch auch möglich, das Verbindungsmittel ohne Schablone oder Sieb auf die den Chipmontageabschnitt 21c aufzutragen.
  • Wie weiterhin in 1C dargestellt ist, kann das auf den Chipmontageabschnitt 21c bzw. das auf die Metallschicht 21 aufgetragene Verbindungsmittel 3 getrocknet werden, indem zumindest ein Teil des Lösemittels aus dem Verbindungsmittel 3 entfernt wird. Um den Trocknungsvorgang zu beschleunigen, kann das aufgetragene Verbindungsmittel 3 auf Temperaturen erwärmt werden, die höher sind als Raumtemperatur (20°C), beispielsweise auf Temperaturen, die wenigstens 50°C, wenigstens 100°C oder wenigstens 150°C betragen, und/oder die höchstens 250°C betragen. Die Trocknung kann z. B. an Luft erfolgen. Außerdem werden bei dem Trocknungsvorgang Mahlwachse verdampft, die dem Metallpulver herstellungsbedingt beigemischt sein können, und die eine Agglomeration und Verschweißung der Silberpartikel vor dem eigentlichen Sinterprozessschritt vermeiden sollen. Die Erwärmung des aufgetragenen Verbindungsmittels 3 kann mit Hilfe einer beliebigen, in 1C nur schematisch dargestellten Heizeinrichtung 8 erfolgen.
  • Nach dem Trocknen des Verbindungsmittels 3 kann ein Halbleiterchip 1 derart auf das auf dem Chipmontageabschnitt 21c befindliche, getrocknete Verbindungsmittel 3 aufgesetzt werden, dass sich das getrocknete Verbindungsmittel 3 zwischen dem Halbleiterchip 1 und dem Chipmontageabschnitt 21c befindet und sich durchgehend von dem Halbleiterchip 1 bis zu dem Chipmontageabschnitt 21c und damit bis zu der Metallschicht 21 erstreckt.
  • Das Aufsetzen kann prinzipiell auf beliebige Weise erfolgen. Beispielsweise kann hierzu ein Setzwerkzeug 6 eingesetzt werden, das den bereitgestellten Halbleiterchip 1 aufnimmt und oberhalb des Chipmontageabschnitts 21c auf das getrocknete Verbindungsmittel 3 aufsetzt, was in 1D anhand von Pfeilen und im Ergebnis in 1E dargestellt ist.
  • Gemäß einer ebenfalls in den 1D und 1E (anhand stilisierter Flammen in dem Setzwerkzeug 6) dargestellten Option kann das Setzwerkzeug 6 beheizt oder beheizbar sein, so dass der von ihm aufgenommene Halbleiterchip 1, bevor er auf das getrocknete Verbindungsmittel 3 aufgesetzt wird (1D), vorgeheizt wird, beispielweise auf Temperaturen, die aus Gründen der Prozesssicherheit etwas (z. B. 10 K) über der Temperatur liegen, die erforderlich ist, dass das in dem Verbindungsmittel 3 enthaltene Metallpulver sintert. Bei einem Metallpulver aus Silber, aber auch für alle anderen Edelmetall- oder Kupferpulver eignen sich beispielsweise Vorheiz-Temperaturen von wenigstens 100°C. Optional können die Vorheiz-Temperaturen kleiner gewählt werden als 400°C, um die thermische Belastung des Halbleiterchips gering zu halten. Zum Auf- bzw. Vorheizen des Setzwerkzeugs 6 kann dieses z. B. eine integrierte Widerstandsheizung aufweisen.
  • Alternativ oder zusätzlich kann gemäß noch einer anderen in 1D (anhand stilisierter Flammen unterhalb der Metallschicht 21) dargestellten Option die Metallschicht 21 beheizt werden, so dass das auf den Chipmontageabschnitt 21c aufgetragene Verbindungsmittel 3 über die Metallschicht 21 vorgeheizt wird, beispielweise auf Temperaturen von wenigstens 100°C, was den nachfolgenden Sintervorgang ebenfalls beschleunigt, und optional auf Temperaturen von kleiner als 400°C. Das Aufheizen kann beispielsweise mittels einer nicht im Detail dargestellten Wärmequelle erfolgen, die die Metallschicht 21 über ihre dem aufgetragenen Verbindungsmittel 3 abgewandte Seite erwärmt. Bei der Wärmequelle kann es sich zum Beispiel um einen beheizbaren und/oder einen vorgeheizten Block, beispielsweise einen Metallblock, handeln, der mit der dem aufgetragenen Verbindungsmittel 3 abgewandten Seite in Kontakt gebracht wird. Zum Auf- bzw. Vorheizen des Blocks kann dieser z. B. eine integrierte Widerstandsheizung aufweisen. Ebenso kann als Wärmequelle aber auch ein Heißluftgebläse oder eine Strahlungsheizung verwendet werden.
  • Wie weiterhin in 1E dargestellt ist, wird der Halbleiterchip 1 mit einem Anpressdruck PN gegen den Chipmontageabschnitt 21c und damit gegen die Metallschicht 21 gepresst. Optional kann der Anpressdruck PN durch das Setzwerkzeug 6 erzeugt werden, wozu auf der dem Setzwerkzeug 6 abgewandten Seite der Metallschicht 21 ein nicht dargestelltes Auflager erforderlich ist, das einen Gegenhalter bildet. Unabhängig von der Art seiner Erzeugung kann der Bereich des Anpressdrucks so gewählt, dass er der oberhalb eines Mindestanpressdrucks, beispielsweise oberhalb von 0,1 MPa liegt.
  • Das Anpressen erfolgt außerdem so, dass das Verbindungsmittel 3 simultan hohe Temperaturen aufweist, so dass das in dem Verbindungsmittel 3 enthaltene Metallpulver gesintert wird und eine stabile gesinterte Metallpulverschicht entsteht, die außerdem den Halbleiterchip 1 und die Metallschicht 21 fest und stoffschlüssig verbindet. Beispielsweise können die Temperaturen des Verbindungsmittels 3 während des Anpressens auf Temperaturen gehalten werden, die oberhalb einer Mindesttemperatur, beispielsweise oberhalb von 100°, liegen.
  • Alternativ wäre es auch möglich, das Setzwerkzeug 6 von dem auf dem mit dem Verbindungsmittel 3 versehenen Chipmontageabschnitt 21c aufgesetzten Halbleiterchip 1 zu entfernen und das Anpressen und Beheizen mittels einer separaten Presse durchzuführen, in die der Stapel mit der Metallschicht 21, dem auf dem Chipmontageabschnitt 21c aufgetragenen Verbindungsmittel 3 und dem auf das Verbindungsmittel 3 aufgesetzten Halbleiterchip 1 eingesetzt wird.
  • Wie außerdem in 1F dargestellt ist, wird zum Sintern ein Schallsignal SUS in das Verbindungsmittel 3 eingekoppelt. Hierzu wird ein Schallgeber (nicht dargestellt), z. B. ein piezoelektrischer Schallgeber, eingesetzt, der beispielsweise in das Setzwerkzeug 6 integriert sein kann. Das eingekoppelte Schallsignal SUS bewirkt eine Energiezufuhr sowie eine Verdichtung des in dem Verbindungsmittel 3 enthaltenen Metallpulvers, wodurch sich sowohl die Sinterdauer verkürzen als auch die Qualität der Sinterverbindung (Verringerung des Porositätsgrads) erhöhen lässt.
  • Das Sintern des Metallpulvers erfolgt jedenfalls in einem Sinterprozess, bei dem während einer vorgegebenen Sinterdauer ununterbrochen die Vorgaben erfüllt sind, dass das Verbindungsmittel 3 zwischen dem Halbleiterchip 1 und der Metallschicht 21 angeordnet ist und sich durchgehend von dem Halbleiterchip 1 bis zu der Metallisierungsschicht 21 erstreckt, dass der Halbleiterchip 1 und die Metallschicht 21 in einem Anpressdruckbereich gegeneinander gepresst werden, der oberhalb eines Mindestanpressdrucks liegt, dass das Verbindungsmittel 3 in einem Temperaturbereich gehalten wird, der oberhalb einer Mindesttemperatur liegt, und dass ein Schallsignal SUS in das Verbindungsmittel 3 eingekoppelt wird.
  • 1G zeigt den fertigen Verbund, bei dem der Halbleiterchip 1 und die Metallschicht 21 durch das gesinterte Verbindungsmittel 3 fest und stoffschlüssig sowie optional auch elektrisch leitend miteinander verbunden sind.
  • Anhand der 2A bis 2G wird nun noch ein weiteres Verfahren zur Herstellung einer stoffschlüssigen Verbindung zwischen einem Halbleiterchip 1 und einer Metallschicht 21 erläutert.
  • 2A zeigt einen Träger 30, auf den ein Verbindungsmittel 3 aufgetragen ist. Als Träger 30 kann z. B. eine Transferfolie verwendet werden, aber auch ein starrer Träger.
  • Das aufgetragene Verbindungsmittel 3 kann die Form einer Schicht, insbesondere einer ebenen Schicht, aufweisen. Das Verbindungsmittel 3 kann ebenso zusammengesetzt sein wie das vorangehend erläuterte Verbindungsmittel 3. Es kann, muss allerdings kein Lösemittel aufweisen. Sofern es ein Lösemittel enthält, liegt es als Paste vor. Es kann aber auch als trockenes oder im Wesentlichen trockenes Pulver vorliegen, das ein Metallpulver enthält, wie es bereits unter Bezugnahme auf die 1A bis 1G erläutert wurde. Außerdem kann das im Wesentlichen trockene Pulver noch Mahlwachs enthalten.
  • Auf das aufgetragene Verbindungsmittel 3 wird dann, wie in 2A anhand von Pfeilen angedeutet und in 2B im Ergebnis gezeigt ist, der Halbleiterchip 1 aufgesetzt, was beispielsweise mit Hilfe eines Setzwerkzeuges 6, grundsätzlich aber auf beliebige Weise erfolgen kann.
  • Nach dem Aufsetzen wird der Halbleiterchip 1 durch das Setzwerkzeug oder auf andere Weise mit einem Anpressdruck PS gegen das aufgetragene Verbindungsmittel 3 gepresst, so dass das Verbindungsmittel 3 an dem Halbleiterchip 1 haftet. Der Anpressdruck PS kann beispielsweise größer gewählt werden als 0,1 MPa und/oder kleiner als 20 MPa.
  • Vor und/oder nach dem Aufsetzen auf dem Verbindungsmittel 3 kann der Halbleiterchip 1 auf Temperaturen aufgeheizt werden, die über der Raumtemperatur liegen, beispielsweise auf mehr als 50°C, um ein sicheres Anhaften des Verbindungsmittels 3 an dem Halbleiterchip 1 zu erreichen. Die Temperaturen des Verbindungsmittels 3, des Halbleiterchips 1 und der Metallschicht 21 liegen dabei unterhalb der Temperatur, bei dem das in dem Verbindungsmittel 3 enthaltene Metallpulver signifikant sintert.
  • Der Halbleiterchip 1 mit dem an ihm haftenden Verbindungsmittel 3 kann nun, beispielsweise mittels des Setzwerkzeugs 6 oder auf andere Weise, derart auf den Chipmontageabschnitt 21c einer Metallschicht 21 aufgesetzt werden, dass sich das Verbindungsmittel 3 zwischen dem Halbleiterchip 1 und dem Chipmontageabschnitt 21c befindet und sich durchgehend von dem Halbleiterchip 1 bis zu dem Chipmontageabschnitt 21c und damit bis zu der Metallschicht 21 erstreckt, was in 2D anhand von Pfeilen und im Ergebnis in 2E dargestellt ist.
  • Gemäß einer in den 2D und 2E (anhand stilisierter Flammen in dem Setzwerkzeug 6) dargestellten Option kann die Metallschicht 21 beheizt werden, beispielweise auf Temperaturen von wenigstens 100°C, so dass der Sinterprozess nach dem Aufsetzen des Halbleiterchips 1 einschließlich des an diesem haftenden Verbindungsmittels 3 auf der Metallschicht 21 nahezu unverzögert einsetzt, wodurch sich die Prozesszeit deutlich verringern lässt. Optional kann die Metallschicht 21 beim Vorheizen auf Temperaturen erwärmt werden die kleiner sind als 400°C, um die thermische Belastung des Halbleiterchips 1 nach dem Aufsetzen gering zu halten. Das Aufheizen der Metallschicht 21 kann beispielsweise mittels einer Wärmequelle erfolgen, wie sie bereits unter Bezugnahme auf die 1A bis 1G erläutert wurde.
  • Ebenso wie bei dem anhand der 1A bis 1G erläuterten Verfahren kann auch bei dem Verfahren gemäß den 2A bis 2G das Setzwerkzeug 6 beheizt oder beheizbar sein, und zwar auf eine derselben bereits beschriebenen Arten.
  • Um zu verhindern, dass das an dem Halbleiterchip 1 anhaftende Verbindungsmittel 3 bereits signifikant zu Sintern beginnt, bevor der Halbleiterchip 1 mit dem daran anhaftenden Verbindungsmittel 3 auf den Chipmontageabschnitt 21c aufgesetzt wird, kann der Halbleiterchip 1 vom Aufsetzen des Halbleiterchips 1 auf dem mit dem Verbindungsmittel 3 versehenen Träger 30 (2B) bis zum Aufsetzen des Halbleiterchips 1 mit dem an ihm haftenden Verbindungsmittel 3 auf der Metallschicht 21 auf Temperaturen gehalten werden, die so gering sind, dass der das in dem Verbindungsmittel 3 befindliche Metallpulver nicht oder nicht signifikant zu Sintern beginnt, beispielsweise auf Temperaturen im Bereich von weniger als 100°C.
  • Nach dem Aufsetzen des Halbleiterchips 1 und des daran anhaftenden Verbindungsmittel 3 auf dem Chipmontageabschnitt 21c kann das Setzwerkzeug 6 optional aufgeheizt werden, um das Sintern des in dem Verbindungsmittel 3 befindlichen Metallpulvers zu beschleunigen.
  • Zum Aufheizen des Setzwerkzeugs 6 kann dieses z. B. eine integrierte Widerstandsheizung aufweisen.
  • Die weiteren, anhand der 2F und 2G dargestellten Prozessschritte können nun auf dieselbe Weise und mit denselben Parametern durchgeführt werden, wie dies bereits unter Bezugnahme auf die korrespondierenden 1F bzw. 1G erläutert wurde.
  • Der anhand der 2A bis 2G erläuterte Transferprozess, bei dem das Verbindungsmittel 3 durch Aufsetzen des Halbleiterchips 1 auf den mit dem Verbindungsmittel 3 versehenen Träger 30 und durch nachfolgendes Abheben des Halbleiterchips 1 mit dem an diesem anhaftenden Verbindungsmittel 3 von dem Träger 30 auf den Halbleiterchip 1 aufgebracht wird, bietet den Vorteil, dass sämtliche Prozessschritte vollautomatisch auf derselben Maschine durchgeführt werden können, wohingegen das anhand der 1A bis 1G erläuterte Verfahren zwei zusätzliche Prozessschritte, nämlich das Aufdrucken des Verbindungsmittels 3 auf die Metallschicht 21 (1B) und das Trocknen des aufgedruckten Verbindungsmittels 3 (1C) erfordert.
  • 3 zeigt noch ein Verfahren, bei dem zur Herstellung einer stoffschlüssigen Verbindung zwischen einem Halbleiterchip 1 und einer Metallschicht 21 ein Schallsignal SUS über den Halbleiterchip 1 in das Verbindungsmittel 3 eingekoppelt wird. Die Erzeugung des Schallsignals SUS erfolgt mittels eines nicht näher dargestellten Schallgebers 7, der in das Setzwerkzeug 6 integriert sein kann.
  • Das Setzwerkzeug 6 kann außerdem an der Seite, an der es den Halbleiterchip 1 aufnimmt, ein optionales, elastisches Druckkissen 61 aufweisen, um eine Beschädigung des Halbleiterchips 1 zu vermeiden. Als Druckkissen 61 eignet sich zum Beispiel ein Elastomer-Kunststoff (z. B. natürliche oder synthetische Kautschuke und deren Varianten), ein thermoelastischer Kunststoff (z. B. Polytetrafluorethylen = PTFE), oder ein thermoplastischer Kunststoff (z. B. Polyimid = PI).
  • Weiterhin kann das Setzwerkzeug 6 einen Ansaugkanal 60 aufweisen, durch den der Halbleiterchip 1 angesaugt und an dem Setzwerkzeug 6 gehalten werden kann. Sofern das Setzwerkzeug 6 ein Druckkissen 61 aufweist, kann sich der Ansaugkanal 60 auch durch das Druckkissen 61 hindurch erstrecken.
  • In 3 ist außerdem auch das in den 1A bis 1G und 2A bis 2G nicht gezeigte, gleichwohl aber vorhandene Gegenlager 9 dargestellt.
  • Wie weiterhin in 4 veranschaulicht ist, kann ein Schallsignal SUS auch über die Metallschicht 21 in das Verbindungsmittel 3 eingekoppelt werden. Die Erzeugung dieses Schallsignals SUS erfolgt mittels eines nicht näher dargestellten Schallgebers 7, der in das Gegenlager 9 integriert sein kann.
  • Ebenso ist es natürlich möglich, ein Teilsignal des Schallsignals SUS wie anhand von 3 erläutert über das Setzwerkzeug 6 in das Verbindungsmittel 3 einzukoppeln, und ein weiteres Teilsignal wie anhand von 4 erläutert über die Metallschicht 21.
  • Die anhand der 3 und 4 erläuterten Abwandlungen lassen sich insbesondere auch bei den anhand der 1A bis 1G bzw. 2A bis 2G erläuterten Verfahren einsetzen.
  • Unabhängig von der Art der Erzeugung und der Einkopplung des Schallsignals SUS kann eine oder mehrere Frequenzen im Bereich von 1 kHz bis 1 GHz aufweisen. Optional kann es sich bei dem Schallsignal z. B. auch um ein Ultraschallsignal handeln, das eine Frequenz im Bereich von 20 kHz bis 1 GHz aufweist.
  • Das Schallsignals SUS kann dabei in einer Richtung parallel zu dem Chipmontageabschnitt 21c eine Amplitude von wenigstens 0,5 µm aufweisen, und/oder in einer Richtung senkrecht zu dem Chipmontageabschnitt 21c eine Amplitude von wenigstens 0,5 µm.
  • Wie insbesondere in den 3 und 4 noch veranschaulicht ist, kann das Setzwerkzeug 6 den Halbleiterchip 1 während der Sinterdauer vollständig überdecken.
  • Wie vorangehend bereits erwähnt wurde, kann es sich bei der Metallschicht 21 um ein einzelnes Metallteil wie beispielsweise einen Leiterrahmen handeln, oder, wie in den vorangehenden Figuren lediglich beispielhaft dargestellt, um eine Metallisierungsschicht 21 eines Schaltungsträgers 2, siehe vor allem auch die 3 und 4.
  • Der Schaltungsträger 2 weist einen dielektrischen Isolationsträger 20 auf, auf den eine obere Metallisierungsschicht 21 aufgebracht ist, sowie eine optionale untere Metallisierungsschicht 22. Sofern eine obere und eine untere Metallisierungsschicht 21, 22 vorhanden sind, befinden sich diese auf einander entgegengesetzten Seiten des Isolationsträgers 20. Die obere Metallisierungsschicht 21 kann bei Bedarf strukturiert sein, so dass sie Leiterbahnen aufweist, die beispielsweise zur elektrischen Verschaltung und/oder zur Chipmontage genutzt werden können. Der dielektrische Isolationsträger 20 kann dazu verwendet werden, die obere Metallisierungsschicht 21 und die untere Metallisierungsschicht 22 elektrisch voneinander zu isolieren.
  • Bei dem Schaltungsträger 2 kann es sich um ein Keramiksubstrat handeln, bei dem der Isolationsträger 20 als dünne Schicht ausgebildet ist, die Keramik aufweist oder aus Keramik besteht. Als Materialien für die obere Metallisierungsschicht 21 und, soweit vorhanden, die untere Metallisierungsschicht eignen sich elektrisch gut leitende Metalle wie beispielsweise Kupfer oder Kupferlegierungen, Aluminium oder Aluminiumlegierungen, aber auch beliebige andere Metalle oder Legierungen. Sofern der Isolationsträger 20 Keramik aufweist oder aus Keramik besteht, kann es sich bei der Keramik beispielsweise um Aluminiumoxid (Al2O3) oder Aluminiumnitrid (AlN) oder Zirkoniumoxid (ZrO2) handeln, oder um eine Mischkeramik, die neben zumindest einer der genannten Keramikmaterialien noch wenigstens ein weiteres, von diesem verschiedenes Keramikmaterial aufweist. Zum Beispiel kann ein Schaltungsträger 2 als DCB-Substrat (DCB = Direct Copper Bonding), als DAB-Substrat (DAB = Direct Aluminum Bonding), als AMB-Substrat (AMB = Active Metal Brazing) oder als IMS-Substrat (IMS = Insulated Metal Substrate) ausgebildet sein. Die obere Metallisierungsschicht 21 und, soweit vorhanden, die untere Metallisierungsschicht 22 können, unabhängig voneinander, jeweils eine Dicke im Bereich von 0,05 mm bis 2,5 mm aufweisen. Die Dicke des Isolationsträgers 20 kann z. B. im Bereich von 0,1 mm bis 2 mm liegen. Größere oder kleinere als die angegebenen Dicken sind jedoch ebenfalls möglich.
  • Bei dem Halbleiterchip 1 kann es sich grundsätzlich um einen beliebigen Halbleiterchip handeln, z. B. um einen MOSFET (Metal Oxide Semiconductor Field Effect Transistor), einen IGBT (Insulated Gate Bipolar Transistor), einen Thyristor, einen JFET (Junction Field Effect Transistor), einen HEMT (High Electron Mobility Transistor), eine Diode, etc. Der Halbleiterchip 1 weist einen Halbleiterkörper 10 auf, sowie, jeweils optional, eine obere Chipmetallisierung 11 und eine untere Chipmetallisierung 12. Soweit ein Halbleiterchip 1 eine untere Chipmetallisierung 12 besitzt, kann er an dieser auf der Metallschicht 21 befestigt werden. Das bedeutet dass sich das Verbindungsmittel 3 während des Sinterprozesses und nach Abschluss des Sinterprozesses durchgehend von dem Chipmontageabschnitt 21c bis zu der unteren Chipmetallisierung 12 erstreckt und diese elektrisch leitend miteinander verbindet.
  • Die Verbindungsverfahren lassen sich jeweils als Pick-and-Place Verfahren realisieren, was bedeutet, dass die gesinterte Verbindung zwischen Halbleiterchip 1 und Metallschicht 21 bereits während des Setzprozesses realisiert wird, indem das Setzwerkzeug 6 sowohl dazu verwendet wird, den Halbleiterchip 1 aufzunehmen und auf der Chipmontageabschnitt 21c abzusetzen, als auch dazu, den während der Sinterzeit einwirkenden Anpressdruck PN zu erzeugen.
  • Sämtlichen Varianten der Erfindung lassen sich so durchführen, dass das in dem Verbindungsmittel 3 enthaltene Metallpulver nicht aufgeschmolzen wird.
  • Mit der vorliegenden Erfindung lässt sich Sinterdauer deutlich verkürzen. Sie kann beispielsweise weniger als 3 min betragen.

Claims (14)

  1. Verfahren zur Herstellung einer stoffschlüssigen Verbindung zwischen einem Halbleiterchip (1) und einer Metallschicht (21) mit den Schritten: Bereitstellen eines Halbleiterchips (1); Bereitstellen einer Metallschicht (2), die einen Chipmontageabschnitt (21c) aufweist; Bereitstellen eines ein Metallpulver enthaltenden Verbindungsmittels (3); Sintern des Metallpulvers in einem Sinterprozess, bei dem während einer vorgegebenen Sinterdauer ununterbrochen die Vorgaben erfüllt sind, dass – das Verbindungsmittel (3) zwischen dem Halbleiterchip (1) und der Metallschicht (21) angeordnet ist und sich durchgehend von dem Halbleiterchip (1) bis zu der Metallisierungsschicht (21) erstreckt, – der Halbleiterchip (1) und die Metallschicht (21) in einem Anpressdruckbereich gegeneinander gepresst werden, der oberhalb eines Mindestanpressdrucks liegt; – das Verbindungsmittel (3) in einem Temperaturbereich gehalten wird, der oberhalb einer Mindesttemperatur liegt; und – ein Schallsignal (SUS) in das Verbindungsmittel (3) eingekoppelt wird.
  2. Verfahren nach Anspruch 1, bei dem der Mindestanpressdruck 0,1 MPa beträgt.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Mindesttemperatur 100°C beträgt.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Halbleiterchip (1) vor dem Sinterprozess mittels eines Setzwerkzeugs (6) aufgenommen und derart auf dem Chipmontageabschnitt (21c) platziert wird, dass das Verbindungsmittel (3) zwischen dem Halbleiterchip (1) und dem Chipmontageabschnitt (21c) angeordnet wird und sich durchgehend von dem Halbleiterchip (1) bis zu dem Chipmontageabschnitt (21c) erstreckt.
  5. Verfahren nach Anspruch 4, bei dem der Halbleiterchip (1) und die Metallschicht (21) während der Sinterdauer durch das Setzwerkzeug (6) gegeneinander gepresst werden.
  6. Verfahren nach Anspruch 4 oder 5, bei dem das Verbindungsmittel (3) auf den Chipmontageabschnitt (21c) aufgetragen wird, bevor der Halbleiterchip (1) auf dem Chipmontageabschnitt (21c) platziert wird; und der Halbleiterchip (1) danach auf dem auf den Chipmontageabschnitt (21c) aufgetragenen Verbindungsmittel (3) platziert wird.
  7. Verfahren nach Anspruch 4 oder 5, bei dem das Verbindungsmittel (3) auf einem Träger (30) bereitgestellt wird; der von dem Setzwerkzeug (6) aufgenommene Halbleiterchip (1), bevor er auf der Metallschicht (21) platziert wird, durch das Setzwerkzeug (6) – auf das auf dem Träger (30) befindliche Verbindungsmittel (3) aufgesetzt wird, so dass das Verbindungsmittel (3) an dem Halbleiterchip (1) haftet; und – zusammen mit dem an ihm haftenden Verbindungsmittel (3) von dem Träger (30) abgenommen und derart auf dem Chipmontageabschnitt (21c) aufgesetzt wird, dass das Verbindungsmittel (3) zwischen dem Halbleiterchip (1) und dem Chipmontageabschnitt (21c) angeordnet wird und sich durchgehend von dem Halbleiterchip (1) bis zu dem Chipmontageabschnitt (21c) erstreckt.
  8. Verfahren nach einem der Ansprüche 4 bis 7, bei dem das Setzwerkzeug (6) den Halbleiterchip (1) während der Sinterdauer vollständig überdeckt.
  9. Verfahren nach einem der Ansprüche 4 bis 8, bei dem das Schallsignal (SUS) oder ein Teilsignal des Schallsignals (SUS) über das Setzwerkzeug (6) in das Verbindungsmittel (3) eingekoppelt wird.
  10. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Schallsignal (SUS) oder ein Teilsignal des Schallsignals (SUS) über die Metallschicht (21) in das Verbindungsmittel (3) eingekoppelt wird.
  11. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Schallsignal (SUS) in einer Richtung parallel zu dem Chipmontageabschnitt (21c) eine Amplitude von wenigstens 0,5 µm aufweist.
  12. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Schallsignal (SUS) in einer Richtung senkrecht zu dem Chipmontageabschnitt (21c) eine Amplitude von wenigstens 0,5 µm aufweist.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Metallpulver während der Sinterdauer nicht aufgeschmolzen wird.
  14. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Sinterdauer kürzer ist als 3 min.
DE102014117020.2A 2014-11-20 2014-11-20 Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht Pending DE102014117020A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014117020.2A DE102014117020A1 (de) 2014-11-20 2014-11-20 Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht
CN201510690155.7A CN105632954B (zh) 2014-11-20 2015-10-22 用于制造半导体芯片和金属层间的材料配合的连接的方法
US14/943,511 US9659793B2 (en) 2014-11-20 2015-11-17 Method for producing a material-bonding connection between a semiconductor chip and a metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014117020.2A DE102014117020A1 (de) 2014-11-20 2014-11-20 Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht

Publications (1)

Publication Number Publication Date
DE102014117020A1 true DE102014117020A1 (de) 2016-05-25

Family

ID=55914197

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117020.2A Pending DE102014117020A1 (de) 2014-11-20 2014-11-20 Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht

Country Status (3)

Country Link
US (1) US9659793B2 (de)
CN (1) CN105632954B (de)
DE (1) DE102014117020A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020245100A1 (de) * 2019-06-07 2020-12-10 Siemens Aktiengesellschaft Verfahren zur herstellung eines verbindungs-bereichs auf einem substrat für eine elektrische baugruppe und substrat dazu
DE102019126505B4 (de) 2019-10-01 2023-10-19 Infineon Technologies Ag Verfahren zum herstellen einer mehrchipvorrichtung
WO2024165354A1 (de) * 2023-02-09 2024-08-15 Robert Bosch Gmbh Verfahren sowie fertigungsvorrichtung zur herstellung einer stoffschlüssigen, elektrisch leitfähigen schnittstelle für eine verbindung von elektronischen bauteilen

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015120156B4 (de) * 2015-11-20 2019-07-04 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils und Verwendung einer solchen Vorrichtung
JP6582975B2 (ja) * 2015-12-28 2019-10-02 富士通株式会社 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
US9704832B1 (en) * 2016-02-29 2017-07-11 Ixys Corporation Die stack assembly using an edge separation structure for connectivity through a die of the stack
JP6307729B1 (ja) * 2016-11-30 2018-04-11 株式会社新川 ボンディング装置及びボンディング方法
DE102016125521B4 (de) * 2016-12-22 2020-10-15 Infineon Technologies Ag Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers
EP3395783B1 (de) * 2017-04-28 2019-09-25 Infineon Technologies AG Verfahren zur herstellung einer gesinterten verbindung zwischen einem keramiksubstrat und einem träger
DE102018128748A1 (de) * 2018-11-15 2020-05-20 Infineon Technologies Ag Verfahren zur herstellung einer halbleitervorrichtung mit einerpastenschicht und halbleitervorrichtung
US11373976B2 (en) * 2019-08-02 2022-06-28 Rockwell Collins, Inc. System and method for extreme performance die attach
CN111106023A (zh) * 2019-12-31 2020-05-05 广东芯聚能半导体有限公司 芯片表面连接方法、系统及功率模块系统
KR102196385B1 (ko) * 2020-05-04 2020-12-30 제엠제코(주) 반도체 패키지
EP4220342A4 (de) 2021-03-24 2024-05-29 Samsung Electronics Co., Ltd. Elektronische vorrichtung mit flexibler anzeige
TW202335556A (zh) * 2022-01-20 2023-09-01 美商阿爾發金屬化工公司 使用層壓模組化預製件接合電組件及機械組件之方法
US20240030181A1 (en) * 2022-07-22 2024-01-25 Asmpt Singapore Pte. Ltd. Apparatus for applying a sintering force via a compressible film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362742B2 (ja) * 2005-09-22 2009-11-11 ニホンハンダ株式会社 ペースト状金属粒子組成物の固化方法、金属製部材の接合方法およびプリント配線板の製造方法
WO2013185839A1 (de) * 2012-06-15 2013-12-19 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterbauelements mit einer unter einwirkung von wärme, druck und ultraschall versinterten verbindungsschicht

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667870A (en) * 1984-09-20 1987-05-26 American Telephone And Telegraph Company Registering articles to sites with recessed ultrasonic bonding tool head
JP4638382B2 (ja) * 2006-06-05 2011-02-23 田中貴金属工業株式会社 接合方法
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
KR101204187B1 (ko) * 2010-11-02 2012-11-23 삼성전기주식회사 소성 접합을 이용한 파워 모듈 및 그 제조 방법
DE102012207652A1 (de) * 2012-05-08 2013-11-14 Robert Bosch Gmbh Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
US8716864B2 (en) * 2012-06-07 2014-05-06 Ixys Corporation Solderless die attach to a direct bonded aluminum substrate
US9099567B2 (en) * 2013-11-25 2015-08-04 Freescale Semiconductor, Inc. Packaged semiconductor devices and methods of their fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362742B2 (ja) * 2005-09-22 2009-11-11 ニホンハンダ株式会社 ペースト状金属粒子組成物の固化方法、金属製部材の接合方法およびプリント配線板の製造方法
WO2013185839A1 (de) * 2012-06-15 2013-12-19 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterbauelements mit einer unter einwirkung von wärme, druck und ultraschall versinterten verbindungsschicht

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020245100A1 (de) * 2019-06-07 2020-12-10 Siemens Aktiengesellschaft Verfahren zur herstellung eines verbindungs-bereichs auf einem substrat für eine elektrische baugruppe und substrat dazu
DE102019126505B4 (de) 2019-10-01 2023-10-19 Infineon Technologies Ag Verfahren zum herstellen einer mehrchipvorrichtung
WO2024165354A1 (de) * 2023-02-09 2024-08-15 Robert Bosch Gmbh Verfahren sowie fertigungsvorrichtung zur herstellung einer stoffschlüssigen, elektrisch leitfähigen schnittstelle für eine verbindung von elektronischen bauteilen

Also Published As

Publication number Publication date
US9659793B2 (en) 2017-05-23
US20160148819A1 (en) 2016-05-26
CN105632954B (zh) 2018-07-13
CN105632954A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
DE102014117020A1 (de) Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht
DE102014103013B4 (de) Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung und Durchlaufanlage zur Durchführung der Verfahren
DE102013216633B4 (de) Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen
EP3103138B1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102012202282A1 (de) Lötverfahren
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE102007037538A1 (de) Baugruppe sowie Herstellung einer Baugruppe
DE102012202281A1 (de) Halbleiteranordnung für Druckkontaktierung
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102016125521A1 (de) Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers
WO2013167321A1 (de) Zweistufiges verfahren zum fügen eines halbleiters auf ein substrat mit verbindungsmaterial auf silberbasis
DE102012213003A1 (de) Befestigung eines Halbleiterchips in trockenen und druckunterstützten Verbindungsverfahren
DE10016129A1 (de) Verfahren zum Herstellen einer wärmeleitenden Verbindung zwischen zwei Werkstücken
DE102014105957B3 (de) Verfahren zur Herstellung einer Lötverbindung
DE102015114522B4 (de) Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern
DE102019128667B3 (de) Sinterpresse und Drucksinterverfahren zur Herstellung einer Sinterverbindung mittels der Sinterpresse
WO2013185839A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements mit einer unter einwirkung von wärme, druck und ultraschall versinterten verbindungsschicht
DE102013200868B4 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102018110132B3 (de) Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden
DE102013104572A1 (de) Verfahren zum Ausbilden einer optoelektronischen Baugruppe und optoelektronische Baugruppe
DE102015114521B4 (de) Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
DE102015101420B3 (de) Verfahren zum kontaminationsarmen Erzeugen einer Schicht mit einem Verbindungsmittel auf einem Fügepartner, Verfahren zum kontaminationsarmen Herstellen einer stoffschlüssigen Verbindung zwischen einem Fügepartner und einer Metallschicht, sowie Anlage zur Durchführung dieser Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication